CN104795109A - 动态随机存取存储器与选择性地执行刷新操作的方法 - Google Patents

动态随机存取存储器与选择性地执行刷新操作的方法 Download PDF

Info

Publication number
CN104795109A
CN104795109A CN201410581570.4A CN201410581570A CN104795109A CN 104795109 A CN104795109 A CN 104795109A CN 201410581570 A CN201410581570 A CN 201410581570A CN 104795109 A CN104795109 A CN 104795109A
Authority
CN
China
Prior art keywords
binary counter
described
dynamic ram
characterized
count value
Prior art date
Application number
CN201410581570.4A
Other languages
English (en)
Other versions
CN104795109B (zh
Inventor
唐诺马丁·摩根
Original Assignee
南亚科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US14/161,655 priority Critical
Priority to US14/161,655 priority patent/US9412433B2/en
Application filed by 南亚科技股份有限公司 filed Critical 南亚科技股份有限公司
Publication of CN104795109A publication Critical patent/CN104795109A/zh
Application granted granted Critical
Publication of CN104795109B publication Critical patent/CN104795109B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626Temperature related aspects of refresh operations
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh

Abstract

本发明公开了一种动态随机存取存储器与选择性地执行刷新操作的方法。所述动态随机存取存储器包括二进制计数器,所述二进制计数器用以接收外部命令来执行刷新操作,以及在每次接收到外部命令的时候,增加计数值。其中所述刷新操作会根据所述二进制计数器的计数值而被选择性地略过。当温度传感器判断所述动态随机存取存储器的温度运作状况低于第一临界值时,所述二进制计数器被启动为第一模式;以及当所述温度传感器判断所述动态随机存取存储器的温度运作状况低于第二临界值时,所述二进制计数器被启动为第二模式,其中所述第二临界值低于所述第一临界值。

Description

动态随机存取存储器与选择性地执行刷新操作的方法

技术领域

[0001] 本发明涉及一种动态随机存储器,尤其涉及一种动态随机存取存储器以及可用于该动态随机存取存储器的选择性执行刷新操作的方法。

背景技术

[0002] 第四代双倍速率动态随机存取存储器(double data rate fourth generat1ndynamic random access memory, DDR4DRAM,以下简称DDR4)是下一代的存储器技术,有比第三代双倍资料传输率动态随机存取存储器(DDR3)更快的运作速度,以及较低的耗能等特色。存储器的标准操作电压由DDR3的1.5V降至DDR4的1.2V。因此,DDR4更适合运用在对于能源效率要求较高的装置,像是移动装置与便携式装置等。

[0003] DDR4的一个特色在于温控刷新(Temperature Controlled Refresh)功能,这个功能可有效地降低耗能。一般来说,外部的刷新命令通常在每7.8微秒被传送至存储器,让动态随机存取存储器在每7.8微秒被刷新。然而,在较低的工作温度下,事实上动态随机存取存储器可以将资料保存更久。通过DDR4内建的温度传感器对工作温度进行监控,可在较低的工作温度下,略过外部的刷新命令。并且,这个功能可以在温度升高至正常工作温度时被关闭,大约最多可减少20%的功耗。

[0004] 现今的DDR4动态随机存取存储器的规范中,定义了一个正常模式(normal mode)以及一个扩展温度模式(extended temperature mode) ο在正常模式中,存储器每7.8微秒会收到外部的刷新命令,而在扩展温度模式中,存储器则是每3.9微秒会收到外部的刷新命令。模式是依据模式寄存器设定(mode register set, MRS)命令而被选择。DDR4的规范提供了三种温度范围,分别为:低于45°C、45°C至低于85°C、以及85°C至低于95°C。如果动态随机存取存储器运行在85°C或以上,动态随机存取存储器必须被编程为扩展温度模式。并且,动态随机存取存储器的控制器必须依据扩展温度模式的定义,每3.9微秒提供刷新命令。通过温控刷新功能,可略过某些刷新命令来降低耗能,并且确保数据完整地被保存。温控刷新功能是通过所述的模式寄存器设定命令而被启动之后,动态随机存取存储器会管理这项功能,使其适用于正常模式或者是扩展温度模式。在某些模式以及温度范围中,半数的外部刷新命令可能被略过。不过,在某些情形下,通过调整外部刷新命令与内部刷新操作之间的比例,可能可以更进一步降低功耗。

发明内容

[0005] 本发明的实施例公开一种动态随机存取存储器,包含二进制计数器,所述二进制计数器用以接收外部命令来执行刷新操作,以及在每次接收到外部命令时增加计数值,其中所述刷新操作会根据所述二进制计数器的计数值而被选择性地略过。

[0006] 本发明的实施例公开一种选择性地执行刷新操作的方法,用以选择性地执行动态随机存取存储器中的刷新操作,所述方法包括以下步骤:提供二进制计数器;接收外部命令来执行刷新操作;在每次接收到外部命令的时候,增加所述二进制计数器的计数值;以及根据所述二进制计数器之计数值,选择性地略过刷新操作。

[0007] 由上可知,本发明公开了一种动态随机存取存储器的自动刷新功能,可将外部刷新命令与内部刷新操作之间的比例编程,从而获得更细微的设定,增进温控刷新功能的调整精细度。

附图说明

[0008] 图1是本发明实施例的两位的二进制计数器的基本操作示意图。

[0009] 图2是本发明实施例的三位的二进制计数器的操作状态示意图。

[0010] 其中,附图标记说明如下:

[0011] nx0、nxl、nx2 数据线

[0012] 200 电路

具体实施方式

[0013] 本发明提供一种以计数器基础,实现温控刷新功能的设计,其可提供比现有技术更佳的调整精细度。另外,通过计数器的大小以及状态数目的调整,本发明可提供广泛的可编程刷新选择。

[0014] 本发明的基本实施例提供一个两位计数器,这个计数器在每次接收到外部刷新命令时,便增加计数值。之后,通过比较计数值的最高有效位(most significant bit, MSB)以及最低有效位(least significant bit, LSB)来得到多种不同的操作选项,如:刷新、略过、复位等。请参考图1,此图说明了如何利用两位的计数器来实现多种不同刷新模式。两位计数器有以下四种的可能状态:

[0015]状态 1:0,O

[0016]状态 2:0,I

[0017]状态 3:1,0

[0018]状态 4:1,I

[0019] 图1中的图表120说明了计数器的计数值增加以及所对应的四种状态。在状态4中,计数器总是会返回状态1,这个实质含义就是复位计数器。通过比较最高有效位以及最低有效位,其余的三种状态可对应至内部刷新操作或者是略过刷新命令。因此,两位计数器可以提供如图表125所示的三种刷新模式。第一刷新模式在每当接收到四个外部命令的时候,执行一次刷新(1/4),其中,刷新操作只会在最高有效位以及最低有效位都是O的时候执行(亦即,状态I)。第二刷新模式在每当接收到四个外部命令的时候,进行二次刷新(2/4),其中,刷新操作只在最低有效位是O的时候执行(状态I与3)。第三刷新模式在每当接收到四个外部命令的时候,进行三次刷新(3/4),其中,刷新操作除了在最高有效位以及最低有效位都是I的时候,不被执行,其余的时候每次接收到外部命令都会执行刷新(亦艮P,状态1、2与3) ο

[0020] 另外,一种提早复位操作也可被加入到两位计数器对应的操作模式中,增加操作的多元性。这个例子在图1中的图表130中。图表130列出了包含有提早复位操作的三种状态。状态3在这个例子中为复位状态,当计数器进入这个状态后会接着返回状态I。在这种具有提早复位的例子中,提供了两种刷新模式,分别具有1/3以及2/3的刷新比例,如图表135所不。

[0021] 若是使用三位计数器,那么将会有八种可能的状态,提供更多元的刷新模式,分别具有1/8、2/8、3/8、4/8、5/8、6/8以及7/8的可能刷新比例。如果是加入提早复位,则可以进一步增加可能的刷新比例。此外,如果是提早复位的条件被设置成最高有效位以及最低有效位都是I (亦即,状态4),那么三位计数器的运行则可与上述两位计数器的运行相同。

[0022] 三位计数器可通过一个电路来辅助,这个电路监控三条数据线的状态来达到三位的二进制数值,可作为进行复位、刷新、或者是略过等操作的基础。请参考图2,该图展示电路200的三条数据线nxO,nxl, nx2。另外,图2还包含了图表250,详细地说明电路200根据正常模式以及扩展温度模式所提供的五种刷新模式以及个别的刷新率。如图表所列,所有的刷新模式可通过增加提早复位来提供设置上的多种选项。

[0023] 图表250展示了〈000,001,010,011,100〉等状态,以及五种不同的刷新模式,其内部刷新操作与外部命令之间的比例分别为1/4,1/3,1/2,2/3,3/4。扩展温度模式中的外部命令是每3.9微秒发送,而正常模式的外部命令是每7.8微秒发送。不同的刷新模式可提供良好的调整精细度,并且增加刷新率的范围,从而提升DDR4在低温工作状态中的操作弹性。

[0024]总的来说,本发明提供一种以计数器为基础的刷新系统,其可编程至多种不同的刷新模式,增进温控刷新功能的调整精细度。

[0025] 以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (15)

1.一种动态随机存取存储器,包含: 二进制计数器,用以接收外部命令来执行刷新操作,以及在每次接收到外部命令的时候,增加计数值,其中所述刷新操作会根据所述二进制计数器的计数值而被选择性地略过。
2.如权利要求1所述的动态随机存取存储器,其特征在于,所述动态随机存取存储器另包含: 温度传感器,耦接于所述二进制计数器,用以监控所述动态随机存取存储器的温度运作状况。
3.如权利要求2所述的动态随机存取存储器,其特征在于,当所述温度传感器判断所述动态随机存取存储器的温度运作状况低于第一临界值时,所述二进制计数器被启动成第一模式;以及所述温度传感器判断所述动态随机存取存储器的温度运作状况低于第二临界值时,所述二进制计数器被启动成第二模式,其中所述第二临界值低于所述第一临界值。
4.如权利要求1所述的动态随机存取存储器,其特征在于,当所述二进制计数器的计数值增加到最大数值时,所述计数值返回到初始值。
5.如权利要求1所述的动态随机存取存储器,其特征在于,当所述二进制计数器的计数值增加到低于最大数值的特定数值时,所述二进制计数器被编程为复位。
6.如权利要求1所述的动态随机存取存储器,其特征在于,所述二进制计数器是具有两位的二进制计数器。
7.如权利要求1所述的动态随机存取存储器,其特征在于,所述二进制计数器是具有三位的二进制计数器。
8.如权利要求1所述的动态随机存取存储器,其特征在于,所述动态随机存取存储器为第四代双倍速率动态随机存取存储器。
9.一种选择性地执行刷新操作的方法,用以选择性地执行动态随机存取存储器中的刷新操作,所述方法包括以下步骤: 提供二进制计数器; 接收外部命令来执行刷新操作; 在每次接收到外部命令的时候,增加所述二进制计数器的计数值;以及 根据所述二进制计数器的计数值,选择性地略过刷新操作。
10.如权利要求9所述的方法,其特征在于,所述方法中增加所述二进制计数器的计数值的步骤包含: 监控所述动态随机存取存储器的温度运作状况;以及 当所述动态随机存取存储器的温度运作状况低于第一临界值的时候,启动所述二进制计数器。
11.如权利要求10所述的方法,其特征在于,当所述动态随机存取存储器的温度运作状况低于第一临界值的时候,所述二进制计数器被启动为第一模式;以及当所述动态随机存取存储器的温度运作状况低于第二临界值的时候,所述二进制计数器被启动为第二模式,其中所述第二临界值低于所述第一临界值。
12.如权利要求9所述的方法,其特征在于,所述方法另包含以下步骤: 当所述二进制计数器的计数值增加到最大数值时,将计数值设置成初始值。
13.如权利要求9所述的方法,其特征在于,所述方法另包含以下步骤: 当所述二进制计数器的计数值增加到低于最大数值的特定数值时,所述二进制计数器被复位。
14.如权利要求9所述的方法,其特征在于,所述二进制计数器是具有两位的二进制计数器。
15.如权利要求9所述的方法,其特征在于,所述二进制计数器是具有三位的二进制计数器。
CN201410581570.4A 2014-01-22 2014-10-27 动态随机存取存储器与选择性地执行刷新操作的方法 CN104795109B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/161,655 2014-01-22
US14/161,655 US9412433B2 (en) 2014-01-22 2014-01-22 Counter based design for temperature controlled refresh

Publications (2)

Publication Number Publication Date
CN104795109A true CN104795109A (zh) 2015-07-22
CN104795109B CN104795109B (zh) 2018-06-08

Family

ID=53545362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410581570.4A CN104795109B (zh) 2014-01-22 2014-10-27 动态随机存取存储器与选择性地执行刷新操作的方法

Country Status (3)

Country Link
US (1) US9412433B2 (zh)
CN (1) CN104795109B (zh)
TW (1) TWI604444B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576637B1 (en) * 2016-05-25 2017-02-21 Advanced Micro Devices, Inc. Fine granularity refresh
KR20170137330A (ko) * 2016-06-03 2017-12-13 에스케이하이닉스 주식회사 메모리 장치
US9865323B1 (en) 2016-12-07 2018-01-09 Toshiba Memory Corporation Memory device including volatile memory, nonvolatile memory and controller
KR20180081989A (ko) 2017-01-09 2018-07-18 삼성전자주식회사 메모리 장치 및 그것의 리프레시 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0221238B1 (en) * 1985-10-04 1992-09-09 Tektronix, Inc. Error tolerant thermometer-to binary encoder
US5715193A (en) * 1996-05-23 1998-02-03 Micron Quantum Devices, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks
US6233193B1 (en) * 1998-05-18 2001-05-15 Silicon Aquarius, Inc. Dynamic random access memory system with a static random access memory interface and methods for using the same
CN1520041A (zh) * 2003-02-06 2004-08-11 印芬龙科技股份有限公司 用于转换温度计码的转换装置和方法
US20050001596A1 (en) * 2003-07-03 2005-01-06 Micron Technology, Inc. Temperature sensing device in an integrated circuit
CN1905065A (zh) * 2005-07-26 2007-01-31 恩益禧电子股份有限公司 阻抗调整电路和方法
CN101047021A (zh) * 2006-03-30 2007-10-03 联发科技股份有限公司 校正存储器装置的方法及其相关的装置
US20110055671A1 (en) * 2009-09-03 2011-03-03 International Business Machines Corporation Advanced memory device having improved performance, reduced power and increased reliability

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6272588B1 (en) * 1997-05-30 2001-08-07 Motorola Inc. Method and apparatus for verifying and characterizing data retention time in a DRAM using built-in test circuitry
JP2004273029A (ja) * 2003-03-10 2004-09-30 Sony Corp 記憶装置およびそれに用いられるリフレッシュ制御回路ならびにリフレッシュ方法
US7035157B2 (en) * 2004-08-27 2006-04-25 Elite Semiconductor Memory Technology, Inc. Temperature-dependent DRAM self-refresh circuit
KR100689708B1 (ko) * 2005-01-05 2007-03-08 삼성전자주식회사 반도체 장치
KR100914294B1 (ko) * 2007-12-18 2009-08-27 주식회사 하이닉스반도체 오토 리프래쉬 제어 장치
JP2010170608A (ja) * 2009-01-21 2010-08-05 Elpida Memory Inc 半導体記憶装置
US8599595B1 (en) * 2011-12-13 2013-12-03 Michael C. Stephens, Jr. Memory devices with serially connected signals for stacked arrangements
US9524771B2 (en) * 2013-07-12 2016-12-20 Qualcomm Incorporated DRAM sub-array level autonomic refresh memory controller optimization

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0221238B1 (en) * 1985-10-04 1992-09-09 Tektronix, Inc. Error tolerant thermometer-to binary encoder
US5715193A (en) * 1996-05-23 1998-02-03 Micron Quantum Devices, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks
US6233193B1 (en) * 1998-05-18 2001-05-15 Silicon Aquarius, Inc. Dynamic random access memory system with a static random access memory interface and methods for using the same
CN1520041A (zh) * 2003-02-06 2004-08-11 印芬龙科技股份有限公司 用于转换温度计码的转换装置和方法
US20050001596A1 (en) * 2003-07-03 2005-01-06 Micron Technology, Inc. Temperature sensing device in an integrated circuit
CN1905065A (zh) * 2005-07-26 2007-01-31 恩益禧电子股份有限公司 阻抗调整电路和方法
CN101047021A (zh) * 2006-03-30 2007-10-03 联发科技股份有限公司 校正存储器装置的方法及其相关的装置
US20110055671A1 (en) * 2009-09-03 2011-03-03 International Business Machines Corporation Advanced memory device having improved performance, reduced power and increased reliability

Also Published As

Publication number Publication date
CN104795109B (zh) 2018-06-08
US20150206575A1 (en) 2015-07-23
US9412433B2 (en) 2016-08-09
TWI604444B (zh) 2017-11-01
TW201530543A (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
US10042588B2 (en) Electronic device and operating method thereof
US9286975B2 (en) Mitigating read disturb in a cross-point memory
US9286157B2 (en) Address detection circuit and memory including the same
CN108475519A (zh) 包含存储器及其操作的设备及方法
CN100530423C (zh) 存储器装置
US9269418B2 (en) Apparatus and method for controlling refreshing of data in a DRAM
US7755935B2 (en) Block erase for phase change memory
KR102103873B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US9190139B2 (en) Memory and memory system including the same
TWI574262B (zh) 用於偵測電阻式記憶體之寫入完成之裝置及方法
US9152557B2 (en) Program method, data recovery method, and flash memory using the same
CN104376868B (zh) 存储器和包括其的存储器系统
CN104347108B (zh) 存储器、包括其的存储系统以及操作存储器的方法
US9514850B2 (en) Memory device with improved refresh scheme for redundancy word line
US10229728B2 (en) Oscillator controlled random sampling method and circuit
EP2556507B1 (en) Asymmetric write scheme for magnetic bit cell elements
US9214216B2 (en) Semiconductor device and operation method thereof
US8547759B2 (en) Semiconductor device performing refresh operation
JP2013229096A5 (zh)
US7486584B2 (en) Semiconductor memory device and refresh control method thereof
US9627060B2 (en) Memory circuit and method of programming memory circuit
US20140112057A1 (en) Apparatus and method for reforming resistive memory cells
US7697360B2 (en) Semiconductor device
US8166238B2 (en) Method, device, and system for preventing refresh starvation in shared memory bank
US9336855B2 (en) Methods and systems for smart refresh of dynamic random access memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant