CN101047021A - 校正存储器装置的方法及其相关的装置 - Google Patents

Abstract

本发明提供一种校正存储器装置的方法及其相关的装置，该装置包含一第一传感器、一第二传感器与一指令产生器。该第一传感器用于检测该存储器控制器的操作环境。该第二传感器用于检测该存储器控制器的操作状态。该指令产生器连接于该第一传感器、该第二传感器与该存储器装置，用来在该第一传感器检测到的操作环境符合一第一条件且该第二传感器检测到的操作状态符合一第二条件时，发送指令至该存储器装置以校正该存储器装置。本发明确保存储器系统在整个操作过程中都能维持最佳的运作状况，使得存储器系统变得稳定。

Description

校正存储器装置的方法及其相关的装置

技术领域

本发明关于存储器装置，尤指一种用于校正存储器装置的方法及其相关的装置(METHOD FOR CALIBRATION OF MEMORY DEVICES，ANDAPPARATUS THEREOF)。

背景技术

存储器是众多电子装置内常见的一种重要组件。随着科技快速发展，动态随机存取存储器(Dynamic Random Access Memory，DRAM)的供应量大幅增加，并已成为电子装置中常使用的存储器。实际上，DRAM可进一步细分为几种不同的类型，例如：同步动态随机存取存储器(synchronous DRAM，SDRAM)为一种可以与接口的时钟脉冲同步，以高速度持续写入与读取的DRAM(此读/写的动作也可称为丛发传输(burst transfer))；双倍数据率同步动态存取存储器(Double Data Rate SDRAM，DDR SDRAM)为一种同步于时钟脉冲信号的前缘(leading edge)和后缘(trailing edge)执行丛发传输，以达到双倍的丛发传输速率的DRAM。由于DRAM是一种价格低廉且容量庞大的存储器来源，使它们更普遍地应用于各种电子装置之中。

相关技术提出了几种可在存储器装置的系统初始化过程中进行校正的机制。例如：根据电子设备工程联合委员会(Joint Electron DeviceEngineering Council，JEDEC)编号79-2B的标准，在系统初始化过程中可调整第二代双倍数据率同步动态随机存取存储器(DDR2 SDRAM)中芯片外驱动器(Off-Chip driver，OCD)的阻抗。更明确地说，由利用延伸模式缓存器设置(Extended Mode Register Set，EMRS)指令，可在系统初始化过程中完成DDR2 SDRAM的OCD阻抗的调整程序。图1为JEDEC编号79-2B的标准所提出的OCD阻抗调整程序流程图。

根据JEDEC编号79-2B的标准，使用两种EMRS模式(驱动模式与调整模式)将可达成调整OCD阻抗的目的。首先，在驱动模式中，DDR2 SDRAM驱动所有的输出，更明确地说，在驱动一模式(Drive(1)mode)中，所有的DQ、DQS(与RDQS)信号都会被驱动到高位准(level)，且所有的/DQS信号都会被驱动到低位准。而在驱动零模式(Drive(0)mode)中，所有的DQ、DQS(与RDQS)信号都会被驱动到低位准，且所有的/DQS信号都会被驱动到高位准。另外，在调整模式中，依照前述驱动模式的驱动结果来调整OCD阻抗值。图2与图3分别为前述的OCD驱动模式与OCD调整模式的菜单。

图4为现有的一存储器系统400的示意图，其包含一存储器控制器410与一存储器装置450，而存储器装置450在此一例子中为一DDR2 SDRAM。依据JEDEC编号79-2B的标准，存储器系统400可在系统初始化过程中执行OCD阻抗调整程序，而前述的OCD阻抗调整程序的目的在于最佳化(optimize)DDR2 SDRAM 450的输出驱动器460与470在拉高电压(Pull high)与拉低电压(Pull low)时的驱动强度。在存储器控制器410中，指令产生器430负责发送控制指令(例如：读、写指令与EMRS指令)给DDR2 SDRAM 450，其中，透过EMRS指令，存储器控制器410可调整DDR2 SDRAM 450的OCD阻抗，以最佳化输出驱动器460与470的驱动强度。OCD检测器420负责检测输出驱动器460与470所输出的信号的电压位准。在处于驱动模式时，若输出驱动器460与470输出的信号的电压位准落于理想的目标范围之内，则校正程序即可结束，存储器系统400可进入正常的操作模式。若输出驱动器460与470所输出的信号的电压位准不在理想的目标范围之内，指令产生器430即送出EMRS指令给DDR2 SDRAM 450，以调整OCD阻抗值，之后，指令产生器430会控制DDR2 SDRAM 450回到驱动模式，并由OCD检测器420重新检测输出驱动器460与470所输出的信号的电压位准。前述的校正程序将持续进行，直到输出驱动器460与470所输出的信号的电压位准调整到理想的目标范围之内为止。

相关技术的存储器系统只会在系统初始化过程中进行校正程序。举例来说，由DDR2 SDRAM所构成的存储器系统只会在系统初始化过程中进行OCD阻抗的校正程序，此点只能确保在系统刚开始运作时，DDR2 SDRAM拉高/拉低电压的驱动强度是最佳化的。然而，在系统之后的操作过程，DDR2 SDRAM的操作环境(包含操作电压与操作温度)可能会随着时间变化，而导致DDR2SDRAM拉高/拉低电压的驱动强度呈现不稳定变化。特别在经过长时间的使用之后，DDR2 SDRAM的温度可能会大幅升高，而导致拉高/拉低电压的驱动强度变得更不准确，使得存储器系统变得不稳定，甚至可能发生运作错误的情形。因此，需提供新的机制，来确保存储器系统在整个操作过程中都能维持最佳的运作状况。

发明内容

本发明的目的在于，揭露一种控制一存储器装置的存储器控制器，其包含一第一传感器、一第二传感器以及一指令产生器，其中该第一传感器用以检测该存储器控制器的操作环境，该第二传感器用以检测该存储器控制器的操作状态，而该指令产生器耦接于该第一传感器、该第二传感器与该存储器装置，用来在该第一传感器检测到的操作环境符合一第一条件以及该第二传感器检测到的操作状态符合一第二条件时，发送指令给该存储器装置以校正该存储器装置。

本发明的另一目的在于，揭露一种用以控制一存储器装置的装置，其包含一第一传感器与一存储器控制器。该第一传感器用来检测该存储器装置的操作环境，该存储器控制器耦接于该第一传感器与该存储器装置，并包含一第二传感器与一指令传感器。该第二传感器用于检测该存储器控制器的操作状态，该指令产生器耦接于该第一传感器、该第二传感器与该存储器装置，用来在该第一传感器检测到的操作环境符合一第一条件以及该第二传感器检测到的操作状态符合一第二条件时，发送指令给该存储器装置以校正该存储器装置。

本发明的又一目的在于，揭露一种校正一存储器装置的方法，其中，一存储器控制器用于控制该存储器装置。该方法包含检测该存储器控制器的操作环境，检测该存储器装置的操作状态，判定检测到的操作环境是否符合一第一条件以及判定检测到的操作状态是否符合一第二条件，并且在检测到的操作环境符合该第一条件且检测到的操作状态符合该第二条件时，发送指令给该存储器装置以校正该存储器装置。

根据本发明的再一目的在于，揭露一种校正一存储器装置的方法，而该方法包含检测该存储器装置的操作环境，检测该存储器装置的操作状态，判定检测到的操作环境是否符合一第一条件以及判定该检测到的操作状态是否符合一第二条件，并且在检测到的操作环境符合该第一条件且检测到的操作状态符合该第二条件时，发送指令给该存储器装置以校正该存储器装置。

本发明确保存储器系统在整个操作过程中都能维持最佳的运作状况，使得存储器系统变得稳定。

附图说明

图1为JEDEC编号79-2B的标准中的OCD阻抗调整程序流程图。

图2为JEDEC编号79-2B的标准中的OCD驱动模式菜单。

图3为JEDEC编号79-2B的标准中的OCD调整模式菜单。

图4为一现有的存储器系统。

图5为第一实施例的一存储器系统。

图6为OCD状态机操作的一流程图。

500：存储器系统

510：存储器控制器

520：OCD检测器

530：指令产生器

540：芯片内环境传感器

545：动态传感器

550：DDR2 SDRAM

560：输出驱动器

570：输出驱动器

590：芯片外环境传感器

具体实施方式

图5为第一实施例的一存储器系统。本实施例的存储器系统500包含一存储器控制器(memory controller)510、一存储器装置550、与一芯片外环境传感器(Off-Chip Environment Sensor)590。而DDR2 SDRAM为存储器装置550的一个例子，芯片外环境传感器590则用来检测DDR2 SDRAM的操作环境。存储器控制器510用于控制DDR2 SDRAM 550，其包含一OCD检测器(OCDDetector)520、一指令产生器(Command Generator)530、一芯片内环境传感器(On-Chip Environment Sensor)540、以及一动态传感器(ActivitySensor)545。OCD检测器520用于检测DDR2 SDRAM 550中的输出驱动器560与570的驱动强度。芯片内环境传感器540用于检测存储器控制器510的操作环境。动态传感器545则用于检测存储器控制器510的操作状态。由于包含了芯片内环境传感器540、芯片外环境传感器590、与动态传感器545，存储器系统500不仅可在系统初始化的过程中执行OCD阻抗的校正程序，甚至在系统初始化的过程结束后，依旧可视状况进行OCD阻抗的校正程序。

在系统初始化过程中，本实施例的存储器控制器510可由指令控制器530发送EMRS指令给DDR2 SDRAM 550，并利用OCD检测器520来检测输出驱动器560与570的驱动强度，以据以校正DDR2 SDRAM 550的OCD阻抗值。

在系统初始化之后，芯片外环境传感器590可用来监测DDR2 SDRAM 550的操作环境(举例来说，此处所述的操作环境指的可以是操作电压及/或操作温度)。借着检测DDR2 SDRAM 550的操作电压及/或操作温度，可以判定是否有重新校正DDR2 SDRAM 550的OCD阻抗的需求。更明确地说，当芯片外环境传感器590检测到的操作环境符合一第一条件(该第一条件为可程控的)时，可判定确实有重新校正DDR2 SDRAM 550的OCD阻抗的需求，举例来说，前述可程控的第一条件可以是“DDR2 SDRAM 550的温度高于一阀值”。而环形振荡器为可用以实现芯片外环境传感器590的电路组件的一个例子，DDR2 SDRAM 550的操作环境可由环形振荡器的振荡频率来判定。

由于DDR2 SDRAM 550的运作直接受到其操作环境的影响，将芯片外环境传感器590设置于DDR2 SDRAM 550的附近，将能确保芯片外环境传感器590可准确地检测出DDR2 SDRAM 550的操作环境的变化，以据以判定是否需要对DDR2 SDRAM 550进行OCD阻抗的校正程序。

但芯片外环境传感器590需使用额外的输入/输出(I/O)接脚来将检测结果回报给存储器控制器510，此点可能会导致硬件成本的增加。对于本来就包含有外部总线(例如I2C总线)的系统，芯片外环境传感器590则可直接利用外部总线来与存储器控制器510进行联系，此时系统即可不用包含额外的输入/输出接脚。

相似地，在系统初始化之后，芯片内环境传感器540持续监测存储器控制器510的操作环境，举例来说，此处所述的操作环境可包含有存储器控制器510的操作电压及/或操作温度。虽然芯片内环境传感器540检测到的是存储器控制器510的操作环境，而非DDR2 SDRAM 550的操作环境，然而，芯片内环境传感器540的检测结果在某种程度上依旧可以反应出DDR2 SDRAM550的操作环境。因此，由检测存储器控制器510的操作电压及/或操作温度，存储器控制器510可以推论出是否有对DDR2 SDRAM 550的OCD阻抗值进行重新校正的需求。更明确地说，当芯片内环境传感器540检测到的操作环境符合一第一条件(该第一条件为可程控的)时，可判定确实有重新校正DDR2SDRAM 550的OCD阻抗的需求，举例来说，前述可程控的第一条件可以是“存储器控制器510的温度高于一阀值”。而环形振荡器为可用以实现芯片内环境传感器540的电路组件的一个例子，存储器控制器510的操作环境可由环形振荡器的振荡频率来判定。

因为同时包含有芯片外环境传感器590以及芯片内环境传感器540，故存储器控制器510可依据此二者的检测结果来判断DDR2 SDRAM 550的OCD阻抗是否有重新校正的需要。举例来说，若芯片内环境传感器540检测到的操作环境符合一可程控条件及/或芯片外环境传感器590检测到的操作环境符合另一可程控条件，存储器控制器510将可判定确实有重新校正DDR2SDRAM 550的OCD阻抗的需求。

虽然前述实施例中的存储器系统500同时包含芯片内环境传感器540与芯片外环境传感器590，但在其它的实施例中，存储器系统也可以仅包含有芯片内环境传感器与芯片外环境传感器此二者中的一者。

动态传感器545用于检测存储器控制器510的操作状态，而存储器控制器510的操作状态则与DDR2 SDRAM 550的操作状态息息相关。明确地说，动态传感器545由检测存储器控制器510的操作状态，来判断是否可对输出驱动器560与570的OCD阻抗进行重新校正，当动态传感器545检测到的操作状态符合一可程控条件时(例如动态传感器545检测到存储器控制器510处于一闲置状态)，则表示此时可以对DDR2 SDRAM 550的OCD阻抗进行重新校正；当动态传感器545检测到的操作状态不符合该可程控条件时，则表示DDR2 SDRAM 550可能处于操作状态，故此时并不能对OCD阻抗进行重新校正。

芯片内环境传感器540、芯片外环境传感器590、与动态传感器545所检测到的结果都会被传送至指令产生器530。指令产生器530可另包含有一OCD状态机(state machine)，用来控制指令产生器530在系统初始化过程中进行OCD校正程序，以及控制指令产生器530在系统初始化过程结束后，重新进行OCD校正程序。

在系统初始化结束之后，该OCD状态机会依据芯片内环境传感器540与芯片外环境传感器590的检测结果来判断是否有重新校正OCD阻抗的需求，若芯片内环境传感器540与芯片外环境传感器590的检测结果都符合相对应的校正条件，则该OCD状态机将判定DDR2 SDRAM 550是需要重新校正的。若判定DDR2 SDRAM 550尚不需重新校正，则该OCD状态机将持续监控由芯片内环境传感器540与芯片外传感器590所回报的检测结果。

若该OCD状态机判断出确实有重新校正OCD阻抗的需求，则其会再进一步根据动态传感器545的检测结果来判定是否可执行重新校正程序。明确地说，若动态传感器545的检测结果符合相对应的条件(例如在动态传感器545检测到存储器控制器510处于闲置状态时)，该OCD状态机将认定此时可以对DDR2 SDRAM 550进行重新校正，并控制指令产生器530重新进行校正程序，若动态传感器545的检测结果不符合相对应的条件，则表示DDR2 SDRAM550并非处于闲置状态，故此时并不能控制指令产生器530重新进行校正程序，该OCD状态机构将持续监控动态传感器545所回报的检测结果，直到检测结果显示可以对DDR2 SDRAM 550进行重新校正为止。

图6为该OCD状态机运作时的一流程图。在系统开始运作时，该OCD状态机控制指令产生器530执行如图1所示的OCD校正程序。而在校正程序完成之后，DDR2 SDRAM 550的OCD阻抗将会暂时性处于最佳化的状态。接下来，OCD状态机会持续追踪芯片内环境传感器540与芯片外环境传感器590所回报的检测结果，并且依据芯片内环境传感器540与芯片外环境传感器590所回报的检测结果来判定是否需对DDR2 SDRAM 550进行重新校正。若有判断出有对DDR2 SDRAM 550进行重新校正的需求，该OCD状态机将持续监控该动态传感器545所回报的检测结果，并依据动态传感器545所回报的检测结果来判断是否可以对DDR2 SDRAM 550进行重新校正。若存储器控制器510与DDR2 SDRAM 550都处于闲置状态，则表示可以对DDR2 SDRAM 550进行重新校正，此时该OCD状态机将控制指令产生器530进行重新校正程序，而指令产生器530则会依照图1所示的流程来重新校正DDR2 SDRAM 550的OCD阻抗。

虽然在本实施例使用一DDR2 SDRAM来作为存储器装置550的例子，但本发明的概念与方法也可应用于其它类型的存储器所构成的存储器系统中。

以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (18)

1.一种用于控制一存储器装置的存储器控制器，其特征在于，所述控制器包含有：

一第一传感器，用于检测所述存储器控制器的操作环境；

一第二传感器，用于检测所述存储器控制器的操作状态；以及

一指令产生器，耦接所述第一传感器、所述第二传感器与所述存储器装置，用来在所述第一传感器检测到的操作环境符合一第一条件且所述第二传感器检测到的操作状态符合一第二条件时，发送指令至所述存储器装置以校正所述存储器装置。

2.如权利要求1所述的存储器控制器，其特征在于，所述第一传感器包含一环形振荡器。

3.如权利要求2所述的存储器控制器，其特征在于，所述第一传感器根据所述环形振荡器的振荡频率来判断其所检测到的操作环境是否符合所述第一条件。

4.如权利要求1所述的存储器控制器，其特征在于，在所述第二传感器检测到的操作状态符合闲置状态时，所述指令产生器判定所述操作状态符合所述第二条件。

5.如权利要求1所述的存储器控制器，其特征在于，所述存储器装置为一第二代双倍数据率动态随机存取存储器。

6.如权利要求5所述的存储器控制器，其特征在于，若所述第一传感器检测到的操作环境符合所述第一条件且所述第二传感器检测到的操作状态符合所述第二条件，则所述指令产生器发送延伸模式缓存器设置指令给所述第二代双倍数据率动态随机存取存储器以校正所述第二代双倍数据率动态随机存取存储器的芯片外驱动器阻抗值。

7.一种用于控制一存储器装置的装置，其特征在于，所述装置包含有：

一第一传感器，用于检测所述存储器装置的操作环境；

一存储器控制器，耦接所述第一传感器与所述存储器装置，其包含有：

一第二传感器，用于检测所述存储器控制器的操作状态；以及

一指令产生器，耦接所述第一传感器、所述第二传感器与所述存储器装置，用来在所述第一传感器检测到的操作环境符合一第一条件且所述第二传感器检测到的操作状态符合一第二条件时，发送指令给所述存储器装置以校正所述存储器装置。

8.如权利要求7所述的装置，其特征在于，所述第一传感器包含一环形振荡器。

9.如权利要求8所述的装置，其特征在于，所述第一传感器根据所述环形振荡器的振荡频率来决定其所检测到的操作环境是否符合所述第一条件。

10.如权利要求7所述的装置，其特征在于，当所述第二传感器检测到的操作状态处于闲置状态，所述指令产生器判定所述操作状态符合所述第二条件。

11.如权利要求7所述的装置，其特征在于，所述存储器装置为一第二代双倍数据率动态随机存取存储器。

12.如权利要求11所述的装置，其特征在于，若所述第一传感器检测到的操作环境符合所述第一条件且所述第二传感器检测到的操作状态符合所述第二条件，则所述指令产生器发送EMRS指令至所述第二代双倍数据率动态随机存取存储器以校正所述第二代双倍数据率动态随机存取存储器的芯片外驱动器阻抗值。

13.一种校正一存储器装置的方法，所述存储器装置受一存储器控制器所控制，其特征在于，所述方法包含有：

检测所述存储器控制器的操作环境；

检测所述存储器控制器的操作状态；

判定检测到的操作环境是否符合一第一条件，以及判定检测到的操作状态是否符合一第二条件；以及

在所述操作环境符合所述第一条件且所述操作状态符合所述第二条件的状况下，发送指令至所述存储器装置以校正所述存储器装置。

14.如权利要求13所述的方法，其特征在于，所述存储器装置为一第二代双倍数据率动态随机存取存储器。

15.如权利要求14所述的方法，其特征在于，发送指令至所述存储器装置以校正所述存储器装置的步骤包含有：

发送EMRS指令至所述第二代双倍数据率动态随机存取存储器以调整所述第二代双倍数据率动态随机存取存储器的芯片外驱动器阻抗值。

16.一种校正一存储器装置的方法，其特征在于，所述方法包含有：

检测所述存储器装置的操作环境；

检测所述存储器装置的操作状态；

判定检测到的操作环境是否符合一第一条件，以及判定检测到的操作状态是否符合一第二条件；以及

在所述操作环境符合所述第一条件且所述操作状态符合所述第二条件的状况下，发送指令至所述存储器装置以校正所述存储器装置。

17.如权利要求16所述的方法，其特征在于，所述存储器装置为一第二代双倍数据率动态随机存取存储器。

18.如权利要求17所述的方法，其特征在于，发送指令至所述存储器装置以校正所述存储器装置的步骤包含有：

发送EMRS指令至所述第二代双倍数据率动态随机存取存储器以调整所述第二代双倍数据率动态随机存取存储器的芯片外驱动器阻抗值。

Images