CN109979502B - 动态随机存取存储器 - Google Patents

动态随机存取存储器 Download PDF

Info

Publication number
CN109979502B
CN109979502B CN201711443484.7A CN201711443484A CN109979502B CN 109979502 B CN109979502 B CN 109979502B CN 201711443484 A CN201711443484 A CN 201711443484A CN 109979502 B CN109979502 B CN 109979502B
Authority
CN
China
Prior art keywords
node
switching elements
coupled
bit lines
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711443484.7A
Other languages
English (en)
Other versions
CN109979502A (zh
Inventor
林哲民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201711443484.7A priority Critical patent/CN109979502B/zh
Priority to US16/161,084 priority patent/US10714164B2/en
Publication of CN109979502A publication Critical patent/CN109979502A/zh
Application granted granted Critical
Publication of CN109979502B publication Critical patent/CN109979502B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种动态随机存取存储器，包括存储器晶胞阵列以及存储器控制器。存储器晶胞阵列包括多个比特线、多个字元线以及多个存储器晶胞。存储器控制器经由比特线及字元线耦接至存储器晶胞。存储器控制器用以在自我刷新期间对存储器晶胞阵列执行自我刷新操作。各比特线包括开关元件。存储器控制器在自我刷新期间控制开关元件的一部分导通，一部分不导通。

Description

动态随机存取存储器
技术领域
本发明涉及一种存储器元件，尤其涉及一种动态随机存取存储器(DynamicRandom Access Memory，DRAM)。
背景技术
动态随机存取存储器由于电路架构的需要，每隔一段时间就必须进行刷新操作来刷新存储器晶胞(cell)所储存的数据。一般而言，动态随机存取存储器会在待机模式(standby mode)中进行自我刷新(self-refresh)操作。然而，若自我刷新电流过高将会造成动态随机存取存储器在待机模式产生过多的功率消耗。此外，自我刷新电流的大小通常是取决于在自我刷新期间比特线的等效电容的大小。比特线的等效电容愈大，自我刷新电流愈大。反之，比特线的等效电容愈小，自我刷新电流愈小。
为了解决自我刷新电流过大的问题，在现有技术中，可利用减少与比特线耦接的字元线的数量来降低比特线的等效电容。然而，此种方式虽然降低比特线的等效电容，但是却会增加存储器芯片的面积。
发明内容
本发明提供一种动态随机存取存储器，在自我刷新期间具有低自我刷新电流。
本发明的动态随机存取存储器包括存储器晶胞阵列以及存储器控制器。存储器晶胞阵列包括多个比特线、多个字元线以及多个存储器晶胞。存储器控制器经由比特线及字元线耦接至存储器晶胞。存储器控制器用以在自我刷新期间对存储器晶胞阵列执行自我刷新操作。各比特线包括开关元件。存储器控制器在自我刷新期间控制开关元件的一部分导通，一部分不导通。
在本发明的一实施例中，上述的开关元件包括多个第一开关元件以及多个第二开关元件。包括第一开关元件的比特线耦接至第一感测放大器电路。包括第二开关元件的比特线耦接至第二感测放大器电路。存储器控制器利用第一控制信号控制第一开关元件的导通状态。存储器控制器利用第二控制信号控制第二开关元件的导通状态。
在本发明的一实施例中，上述的自我刷新期间包括第一期间以及第二期间。在第一期间存储器控制器控制第一开关元件导通，第二开关元件不导通。在第二期间存储器控制器控制第一开关元件不导通，第二开关元件导通。
在本发明的一实施例中，上述各开关元件包括第一端、第二端以及控制端。各比特线包括第一节点、第二节点、第三节点以及第四节点。各比特线的第一节点耦接至对应的存储器晶胞。各比特线的第二节点耦接至各开关元件的第一端。各比特线的第三节点耦接至各开关元件的第二端。各比特线的第四节点耦接至各开关元件的对应的感测放大器电路。各开关元件的控制端接收控制信号。
在本发明的一实施例中，上述各比特线在第一节点以及第二节点之间耦接第一数量的存储器晶胞，在第三节点以及第四节点之间耦接第二数量的存储器晶胞。第一数量与第二数量相等。
在本发明的一实施例中，上述各比特线在第一节点以及第二节点之间耦接第一数量的存储器晶胞，在第三节点以及第四节点之间耦接第二数量的存储器晶胞。第一数量与第二数量不相等。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为本发明一实施例的动态随机存取存储器的概要示意图。
图2为图1实施例的存储器晶胞阵列以及感测放大器电路的概要示意图。
图3为本发明一实施例的第一控制信号及第二控制信号的概要示意图。
图4为图2实施例的存储器晶胞阵列以及感测放大器电路的部分示意图。
符号说明：
100：动态随机存取存储器；
110：存储器控制器；
120：存储器晶胞阵列；
130、132_1、132_2：感测放大器电路；
122：存储器晶胞；
210、220：开关元件；
BL、121、123：比特线；
WL：字元线；
SW0、SW1：控制信号；
TSR：自我刷新期间；
T1、T2：期间；
N1、N2、N3、N4：节点。
具体实施方式
以下提出多个实施例来说明本发明，然而本发明不仅限于所例示的多个实施例。又实施例之间也允许有适当的结合。
图1为本发明一实施例的动态随机存取存储器的概要示意图。图2为图1实施例的存储器晶胞阵列以及感测放大器电路的概要示意图。请参考图1及图2，本实施例的动态随机存取存储器100包括存储器控制器110、存储器晶胞阵列120以及感测放大器电路130。存储器晶胞阵列120包括多个比特线BL、多个字元线WL以及多个存储器晶胞122。存储器控制器110经由比特线BL及字元线WL耦接至存储器晶胞122。在本实施例中，存储器控制器110用以在自我刷新期间对存储器晶胞阵列120执行自我刷新操作，其操作方法可以由所属技术领域的公知知识获致足够的教示、建议与实施说明。
在本实施例中，各比特线BL包括开关元件210或220。存储器控制器110在自我刷新期间控制开关元件210或220的一部分导通，一部分不导通。具体而言，在本实施例中，比特线121耦接至第一感测放大器电路132_1并且包括第一开关元件210。第一开关元件210的控制端接收第一控制信号SW0。比特线123耦接至第二感测放大器电路132_2并且包括第二开关元件220。第二开关元件220的控制端接收第二控制信号SW1。在本实施例中，存储器控制器110分别利用第一控制信号SW0及第二控制信号SW1来控制第一开关元件210及第二开关元件220的导通状态。
图3为本发明一实施例的第一控制信号及第二控制信号的概要示意图。请参考图1至图3，本实施例的存储器控制器110在自我刷新期间TSR对存储器晶胞阵列120执行自我刷新操作。在本实施例中，自我刷新期间TSR包括第一期间T1以及第二期间T2。在第一期间T1，第一控制信号SW0为高电平，第二控制信号SW1为低电平。存储器控制器110利用第一控制信号SW0来控制第一开关元件210导通，并且利用第二控制信号SW1来控制第二开关元件220不导通。因此，在第一期间T1，比特线123的等效电容可被降低。在第二期间T2，第一控制信号SW0为低电平，第二控制信号SW1为高电平。存储器控制器110利用第一控制信号SW0来控制第一开关元件210不导通，并且利用第二控制信号SW1来控制第二开关元件220导通。因此，在第二期间T2，比特线121的等效电容可被降低。
在本实施例中，虽然仅以比特线121、123及开关元件210、220作为例示说明，但其余的比特线BL、开关元件的操作方式可依此类推。因此，在本实施例中，在自我刷新期间TSR，比特线BL的整体的等效电容可被降低，从而降低自我刷新电流。
图4为图2实施例的存储器晶胞阵列以及感测放大器电路的部分示意图。在本实施例中，耦接在比特线121的第一节点N1以及第二节点N2之间的存储器晶胞例如为N个(包括与第一节点N1耦接的存储器晶胞)，耦接在比特线121的第三节点N3以及第四节点N4之间的存储器晶胞例如为M个，其中M、N为正整数。在本实施例中，第一数量N与第二数量M相等。在一实施例中，第一数量N与第二数量M也可以不相等。与比特线123耦接的存储器晶胞的数量也可依此类推。
在本实施例中，开关元件可被分为两群，也即受第一控制信号SW0控制的开关元件(第一开关元件210)可被归类为第一群，受第二控制信号SW1控制的开关元件(第二开关元件220)可被归类为第二群。因此，比特线BL也可被分为两群，也即包括第一开关元件210的比特线BL以及包括第二开关元件220的比特线BL，但本发明并不限于此。在一实施例中，开关元件可被分为三群或三群以上，受三个或三个以上的控制信号控制。因此，在自我刷新期间TSR，比特线BL的整体的等效电容的降低量可依设计需求加以调整。
综上所述，在本发明的示范实施例中，各比特线包括开关元件。在自我刷新期间，部分的开关元件导通，部分的开关元件不导通。因此，比特线的整体的等效电容在自我刷新期间可被降低，从而可降低自我刷新电流。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视所附的权利要求所界定者为准。

Claims (6)

1.一种动态随机存取存储器，包括：
存储器晶胞阵列，包括多个比特线、多个字元线以及多个存储器晶胞；以及
存储器控制器，经由所述多个比特线及所述多个字元线耦接至所述多个存储器晶胞，并且用以在自我刷新期间对所述存储器晶胞阵列执行自我刷新操作；
其中各所述比特线包括配置于所述多个字元线间的开关元件，以及所述存储器控制器在所述自我刷新期间控制所述多个开关元件的一部分导通，且一部分不导通，
其中所述多个开关元件包括多个第一开关元件以及多个第二开关元件，包括所述多个第一开关元件的所述多个比特线耦接至第一感测放大器电路而未耦接至第二感测放大器电路，包括所述多个第二开关元件的所述多个比特线耦接至所述第二感测放大器电路而未耦接至所述第一感测放大器电路。
2.根据权利要求1所述的动态随机存取存储器，
其中所述存储器控制器利用第一控制信号控制所述多个第一开关元件的导通状态，以及所述存储器控制器利用第二控制信号控制所述多个第二开关元件的导通状态。
3.根据权利要求2所述的动态随机存取存储器，其中所述自我刷新期间包括第一期间以及第二期间，在所述第一期间所述存储器控制器控制所述多个第一开关元件导通，所述多个第二开关元件不导通，以及在所述第二期间所述存储器控制器控制所述多个第一开关元件不导通，所述多个第二开关元件导通。
4.根据权利要求1所述的动态随机存取存储器，其中各所述开关元件包括第一端、第二端以及控制端，各所述比特线包括第一节点、第二节点、第三节点以及第四节点，各所述比特线的所述第一节点耦接至对应的存储器晶胞，各所述比特线的所述第二节点耦接至各所述开关元件的所述第一端，各所述比特线的所述第三节点耦接至各所述开关元件的所述第二端，各所述比特线的所述第四节点耦接至对应的感测放大器电路，以及各所述开关元件的所述控制端接收控制信号。
5.根据权利要求4所述的动态随机存取存储器，其中在各所述比特线的所述第一节点以及所述第二节点之间耦接第一数量的所述多个存储器晶胞，在各所述比特线的所述第三节点以及所述第四节点之间耦接第二数量的所述多个存储器晶胞，所述第一数量与所述第二数量相等。
6.根据权利要求4所述的动态随机存取存储器，其中在各所述比特线的所述第一节点以及所述第二节点之间耦接第一数量的所述多个存储器晶胞，在各所述比特线的所述第三节点以及所述第四节点之间耦接第二数量的所述多个存储器晶胞，所述第一数量与所述第二数量不相等。
CN201711443484.7A 2017-12-27 2017-12-27 动态随机存取存储器 Active CN109979502B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711443484.7A CN109979502B (zh) 2017-12-27 2017-12-27 动态随机存取存储器
US16/161,084 US10714164B2 (en) 2017-12-27 2018-10-16 Dynamic random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711443484.7A CN109979502B (zh) 2017-12-27 2017-12-27 动态随机存取存储器

Publications (2)

Publication Number Publication Date
CN109979502A CN109979502A (zh) 2019-07-05
CN109979502B true CN109979502B (zh) 2021-03-16

Family

ID=66949619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711443484.7A Active CN109979502B (zh) 2017-12-27 2017-12-27 动态随机存取存储器

Country Status (2)

Country Link
US (1) US10714164B2 (zh)
CN (1) CN109979502B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1523608A (zh) * 2003-01-16 2004-08-25 ���µ�����ҵ��ʽ���� 半导体存储器件
CN1828771A (zh) * 2005-03-04 2006-09-06 恩益禧电子股份有限公司 半导体存储器件及其操作方法
CN1841552A (zh) * 2005-03-31 2006-10-04 尔必达存储器株式会社 半导体存储装置
CN103137185A (zh) * 2011-11-21 2013-06-05 爱思开海力士有限公司 半导体存储装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050036363A1 (en) * 1996-05-24 2005-02-17 Jeng-Jye Shau High performance embedded semiconductor memory devices with multiple dimension first-level bit-lines
JP3971032B2 (ja) * 1997-12-10 2007-09-05 富士通株式会社 半導体記憶装置、半導体記憶装置のデータ読み出し方法、及びデータ記憶装置
JP3962638B2 (ja) * 2002-06-18 2007-08-22 株式会社東芝 半導体記憶装置、及び、半導体装置
US6847566B1 (en) * 2003-10-23 2005-01-25 Infineon Technologies Ag Method and circuit configuration for multiple charge recycling during refresh operations in a DRAM device
US7248528B2 (en) 2004-10-21 2007-07-24 Elpida Memory Inc. Refresh control method of a semiconductor memory device and semiconductor memory device
JP2006155841A (ja) * 2004-12-01 2006-06-15 Nec Electronics Corp 半導体記憶装置及びリフレッシュ制御方法
US7342835B2 (en) * 2005-04-14 2008-03-11 Winbond Electronics Corp. Memory device with pre-fetch circuit and pre-fetch method
US7286377B1 (en) * 2006-04-28 2007-10-23 Mosaid Technologies Incorporated Dynamic random access memory device and method for self-refreshing memory cells with temperature compensated self-refresh
JP2008065971A (ja) * 2006-08-10 2008-03-21 Fujitsu Ltd 半導体メモリおよびメモリシステム
DE102006040399B4 (de) * 2006-08-29 2010-10-21 Qimonda Ag Vorrichtung zur Erneuerung von Speicherinhalten
JP2008140505A (ja) * 2006-12-04 2008-06-19 Toshiba Corp 半導体記憶装置
US9196346B2 (en) * 2008-01-23 2015-11-24 Micron Technology, Inc. Non-volatile memory with LPDRAM
KR20130132377A (ko) * 2010-06-10 2013-12-04 모사이드 테크놀로지스 인코퍼레이티드 센스 증폭기 및 비트라인 절연을 갖는 반도체 메모리 장치
US9299414B1 (en) 2014-10-02 2016-03-29 Winbond Electronics Corp. Devices for self-refreshing memories, and methods thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1523608A (zh) * 2003-01-16 2004-08-25 ���µ�����ҵ��ʽ���� 半导体存储器件
CN1828771A (zh) * 2005-03-04 2006-09-06 恩益禧电子股份有限公司 半导体存储器件及其操作方法
CN1841552A (zh) * 2005-03-31 2006-10-04 尔必达存储器株式会社 半导体存储装置
CN103137185A (zh) * 2011-11-21 2013-06-05 爱思开海力士有限公司 半导体存储装置

Also Published As

Publication number Publication date
CN109979502A (zh) 2019-07-05
US10714164B2 (en) 2020-07-14
US20190198091A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
US9412432B2 (en) Semiconductor storage device and system provided with same
KR102157769B1 (ko) 메모리 시스템 및 이의 동작 방법
US8379462B2 (en) Memory device having reduced standby current and memory system including same
KR101692128B1 (ko) 리프레시 모드들 동안의 메모리 디바이스들에서의 전력 소비의 감소
CN106816180B (zh) 存储器件及其操作方法
KR102376650B1 (ko) 메모리 디바이스
US20200020361A1 (en) Memory power management
JP2018190480A (ja) ランダム・アクセス・メモリ及び関連する回路、方法及びシステム
CN109285573B (zh) 动态随机存取存储器及其电力管理方法
US11176974B2 (en) Memory device with shared amplifier circuitry
KR101935664B1 (ko) 차등 동작이 가능한 정적 랜덤 액세스 메모리 셀
US20110249523A1 (en) Semiconductor memory device with a sense amplifier controller for maintaining the connection of a previously selected memory cell array
CN109979502B (zh) 动态随机存取存储器
JP5715306B2 (ja) クロスポイントアレイにおける結合キャパシタを利用したタイルレベルでのスナップバック検出
JP2016115376A (ja) ビット線プリチャージ回路、スタティックｒａｍ、電子デバイスおよびスタティックｒａｍのビット線プリチャージ方法
JP5591621B2 (ja) 半導体装置及びその制御方法
US20190392892A1 (en) Memory device with enhanced access capability and associated method
TWI648736B (zh) 動態隨機存取記憶體
CN107799137B (zh) 存储器存储装置及其操作方法
US7193926B2 (en) Memory device for reducing leakage current
CN111951844B (zh) 半导体装置的数据感测电路
US10957375B2 (en) Dynamic random access memory (DRAM) cell, DRAM device and storage method
KR20060084071A (ko) 반도체 메모리에서의 리프레쉬 제어회로 및 그에 따른제어방법
US20150155028A1 (en) Memory, memory system including the memory and method for operating the memory system
KR101188260B1 (ko) 반도체 메모리 장치 및 이를 이용한 구동 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant