CN106816180B - 存储器件及其操作方法 - Google Patents

存储器件及其操作方法 Download PDF

Info

Publication number
CN106816180B
CN106816180B CN201610439739.1A CN201610439739A CN106816180B CN 106816180 B CN106816180 B CN 106816180B CN 201610439739 A CN201610439739 A CN 201610439739A CN 106816180 B CN106816180 B CN 106816180B
Authority
CN
China
Prior art keywords
test
address
backup
refresh
test target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610439739.1A
Other languages
English (en)
Other versions
CN106816180A (zh
Inventor
金泰均
赵真熙
崔俊基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106816180A publication Critical patent/CN106816180A/zh
Application granted granted Critical
Publication of CN106816180B publication Critical patent/CN106816180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G06F11/1451—Management of the data involved in backup or backup restore by selection of backup contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/84—Using snapshots, i.e. a logical point-in-time copy of the data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1806—Address conversion or mapping, i.e. logical to physical address

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

一种存储器件可以包括：多个存储单元；一个或更多个备份存储单元；测试电路，适用于对在多个存储单元之中选中的测试目标单元执行备份操作和测试操作；以及控制电路，适用于在对选中测试目标单元的备份操作完成之后的测试操作执行期间访问备份存储单元而不是测试目标单元，其中，在备份操作期间，测试电路控制控制电路以将测试目标单元的原始数据复制至在备份存储单元之中选中的对应备份存储单元，以及其中，在测试操作期间，测试电路判断测试目标单元是通过还是故障。

Description

存储器件及其操作方法
相关申请的交叉引用
本申请要求2015年11月27日提交的申请号为10-2015-0167633的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及存储器件以及存储器件的操作方法。
背景技术
存储器件的存储单元包括：用作开关的晶体管和用于储存电荷(即，数据)的电容器。根据电荷是否存在于存储单元的电容器中，即根据在电容器的端子处的电压为高还是低，来将数据的逻辑电平划分成“高”(逻辑1)或者“低”(逻辑0)。
原则上，数据的数据保持不消耗电力，因为数据作为累积的电荷而保持在存储单元的电容器中。然而，实际上，因为由于MOS晶体管的PN耦合引起泄漏电流而导致储存在存储单元的电容器中的初始电荷量随着时间降低，所以储存的数据可能丢失。为了防止这种损耗，存储单元中储存的数据需要在数据丢失之前被读取，并且正常的电荷量需要基于读取信息而被再充电。当周期性地重复用于对单元电荷再充电的这种操作(也称作为刷新操作)时，数据被保持。
每当刷新命令从存储器控制器输入至存储器件时，执行刷新操作。存储器控制器通过考虑存储器件的数据保持时间而以特定的时间间隔来输入刷新命令至存储器件。例如，当存储器件的数据保持时间为64ms，且存储器件中的所有存储单元仅在刷新命令被输入8000次时被刷新时，存储器控制器需要在64ms期间输入8000个刷新命令至存储器件。在存储器件的制造期间，在存储器件的质量测试过程中，当一些存储单元的数据保持时间未达到预定参考时间时，存储器件被视为故障器件。故障存储器件必须被丢弃。
当包括具有低于参考时间的数据保持时间的存储单元的存储器件被视为失败或故障的器件时，生产量降低。此外，尽管存储器件可能已经通过质量测试，但是如果在测试之后，存储单元的数据保持时间由于各种原因而变得低于参考时间，则错误仍可能出现在存储器件中。
发明内容
各种实施例针对一种存储器件以及存储器件的操作方法，该存储器件能够在存储器件操作时检测具有低于参考时间的数据保持时间的存储单元。
此外，各种实施例针对一种存储器件以及存储器件的操作方法，该存储器件能够执行刷新操作，使得具有低于参考时间的数据保持时间的存储单元能够正常地操作。
在一个实施例中，一种存储器件可以包括多个存储单元；一个或更多个备份存储单元；测试电路，适用于对在所述多个存储单元之中选中的测试目标单元执行备份操作和测试操作；以及控制电路，适用于在对选中测试目标单元的备份操作完成之后的测试操作执行期间访问备份存储单元而不是测试目标单元，其中，在备份操作期间，测试电路控制控制电路以将测试目标单元的原始数据复制至在备份存储单元之中选中的对应备份存储单元，以及其中，在测试操作期间，测试电路判断测试目标单元是通过还是故障。
在一个实施例中，一种存储器件的操作方法，所述存储器件包括多个存储单元和一个或更多个备份存储单元，所述操作方法可以包括：执行备份操作以将所述多个存储单元之中的测试目标单元的原始数据复制至备份存储单元中的对应一个备份存储单元；执行测试操作以判断测试目标单元是通过单元还是故障单元；以及在备份操作之后的测试操作期间控制访问备份存储单元而不是测试目标单元。
附图说明
图1为示出根据本发明的一个实施例的存储器件的配置的示图。
图2为图示图1的存储器件的操作示例的示图。
图3为示出在图1的存储器件中采用的单元阵列的部分的配置示例的示图。
图4为示出在图1的存储器件中采用的测试电路的配置示例的示图。
图5为图示图1的存储器件的测试操作示例的示图。
图6为图示根据本发明的第一实施例的图1的存储器件的刷新操作的示图。
图7为图示根据本发明的第二实施例的图1的存储器件的刷新操作的示图。
图8a和图8b为图示根据本发明的第二实施例而执行的第一刷新操作和第二刷新操作的示图。
具体实施方式
以下将参照附图来更详细地描述各种实施例。然而，本发明可以采用不同的形式实施，而不应解释为局限于本文所阐述的实施例。确切地说，提供这些实施例使得本公开将是彻底和完整的，并且这些实施例将向本领域技术人员充分地传达本发明。在本公开中，相同的附图标记在本发明的各个附图和实施例中表示相同的部分。
在下文中，第一刷新操作是指正常刷新操作，通过该正常刷新操作，包括在单元阵列(例如，存储体)中的所有字线在刷新时段(refresh section)tRFC期间被顺序地刷新一次。第二刷新操作是指额外的刷新操作，使得即使故障的字线(例如，具有低于预定参考时间的数据保持时间的字线)也能保持其储存的数据。
现在参见图1，根据本发明的一个实施例，提供了一种存储器件。
因此，存储器件可以包括：单元阵列110、刷新计数器120、刷新控制单元130、第一地址储存单元140、第二地址储存单元150、行电路160、列电路170以及测试电路180。
刷新计数器120、刷新控制单元130、第一地址储存单元140、第二地址储存单元150、行电路160以及列电路170可以形成用于控制单元阵列110的操作的控制电路。
单元阵列110可以包括多个单元区块(mat)MAT0至MATn(n为自然数)。单元区块MAT0至MATn中的每个可以包括多个字线WL、一个或更多个备份字线BWL、多个位线BL、耦接在字线WL与位线BL之间的多个存储单元MC、以及耦接在备份字线BWL与位线BL之间的多个备份存储单元BMC。
刷新计数器120可以在第一刷新信号REF1被使能时产生用于第一刷新操作的计数地址C_RADD。刷新计数器120可以在第一刷新信号REF1被使能时将计数地址C_RADD的值增加1。通过将计数地址C_RADD的值增加1，字线以顺序递增的次序通过第一刷新操作来刷新。
刷新控制单元130可以在刷新命令REF被施加时将第一刷新信号REF1使能。刷新控制单元130也可以在满足特定条件时将第二刷新信号REF2使能。根据本发明的第一实施例，当在第二刷新使能信号R2_EN的使能期间施加了预设数目的刷新命令REF时，刷新控制单元130可以将针对IR地址IR_RADD的第二刷新信号REF2使能，IR地址IR_RADD表示故障存储单元的行地址。第二刷新信号R2_EN表示出现了故障存储单元。根据本发明的第二实施例，当在第二刷新使能信号R2_EN的使能期间，在计数地址C_RADD与IR地址IR_RADD之间预定数目的位不同而其余的位相同的条件下，施加刷新命令REF时，刷新控制单元130可以将针对IR地址IR_ADDR的第二刷新信号REF2使能。
第一地址储存单元140可以将为当前测试操作的测试目标的存储单元的地址储存作为第一地址。当用于储存在测试目标单元中的原始数据的备份的备份信号BACKUP被使能时，第一地址储存单元140可以将测试行地址T_RADD储存作为第一地址，如之后进一步所描述的。
当表示故障存储单元出现的故障信号FAIL被使能时，第二地址储存单元150可以将测试行地址T_RADD储存作为第二地址。当第二地址被储存时，第二地址储存单元150可以将第二刷新使能信号R2_EN使能，并且将储存的第二地址输出作为IR地址IR_RADD。
行电路160可以控制由计数地址C_RADD、IR地址IR_RADD或测试行地址T_RADD选中的字线的激活操作和预充电操作。行电路160可以在激活命令ACT被施加时将选中字线激活，以及可以在预充电命令PRE被施加时将激活字线预充电。
当第一刷新信号REF1被使能时，行电路160可以对与计数地址C_RADD相对应的选中字线执行第一刷新操作。当第二刷新信号REF2被使能时，行电路160也可以对与IR地址IR_RADD相对应的故障选中字线执行第二刷新操作。在这种情况下，刷新操作可以意味着选中字线在特定时段期间被激活。
行电路160可以当用于备份操作的备份信号BACKUP被使能时，在特定时段期间将由测试行地址T_RADD选中的测试目标字线激活和预充电，然后可以在特定时段期间将备份字线BWL激活和预充电。通过这种备份操作，与由测试行地址T_RADD选中的测试目标字线耦接的目标测试存储单元MC的原始数据可以被复制至与备份字线BWL耦接的备份存储单元BMC。
此外，当用于测试操作的测试写入信号T_WT或测试读取信号T_RD在备份操作之后被使能时，行电路160可以在特定时段期间将由测试行地址T_RADD选中的测试目标字线激活和预充电。当测试写入信号T_WT被使能时，参考数据R_DATA可以被写入由测试行地址T_RADD和测试列地址T_CADD选中的测试目标单元MC中。当测试读取信号T_RD被使能时，由测试行地址T_RADD和测试列地址T_CADD选中的测试目标单元MC的测试数据T_DATA可以经由列电路170被读出至测试电路180。
当用于将来自备份存储单元BMC的原始数据返回至测试目标单元MC的更新信号UPDATE在测试操作之后被使能时，行电路160可以在特定时段期间将备份字线BWL激活和预充电，并且可以在特定时段期间将由测试行地址T_RADD选中的测试目标字线激活和预充电。通过这种更新操作，与备份字线BWL耦接的备份存储单元BMC的原始数据可以返回至与由测试行地址T_RADD选中的测试目标字线耦接的测试目标单元MC。
列电路170可以在测试写入信号T_WT被使能时将参考数据R_DATA传送至由测试列地址T_CADD选中的测试目标位线BL，以及可以在测试读取信号T_RD被使能时将测试目标位线BL的测试数据T_DATA传送至测试电路180。图1中的附图标记“101”表示多个线，参考数据R_DATA和测试数据T_DATA经由该多个线在列电路170与测试电路180之间传送。
测试电路180可以测试测试目标单元MC的数据保持时间。当测试目标单元MC的数据保持时间等于或大于预定参考时间时，测试电路180可以将测试目标单元MC确定为正确运行的单元(也简化地称为正确单元)(“通过”)。当测试目标单元MC的数据保持时间小于参考时间时，测试电路180可以将测试目标单元MC确定为故障单元。
测试电路180可以在前一种情况下将故障信号FAIL禁止，以及可以在后一种情况下将故障信号FAIL使能。当刷新命令REF被施加时，测试电路180可以在刷新时段中对测试目标单元MC执行测试操作。在这种情况下，可以对单元区块MAT0至MATn之中的不同单元区块执行第一刷新操作和第二刷新操作以及测试操作。
测试电路180可以如下测试测试目标单元MC的数据保持时间。测试电路180可以产生用于选择测试目标单元MC的测试行地址T_RADD和测试列地址T_CADD。测试电路180可以响应于第一刷新命令REF来将用于备份操作的备份信号BACKUP使能。当备份信号BACKUP被使能时，与对应于测试行地址T_RADD的测试目标字线耦接的测试目标单元MC的原始数据可以被复制至与备份字线BWL耦接的备份存储单元BMC。
测试电路180可以响应于第二刷新命令REF来使能测试写入信号T_WT。然后，参考数据R_DATA可以被写入在由测试行地址T_RADD和测试列地址T_CADD选中的测试目标单元MC中(在下文被称为测试写入操作)。
测试电路180可以响应于第三刷新命令REF来使能测试读取信号T_RD。然后，测试数据T_DATA可以从测试目标单元MC读取并且被传送至测试电路180。测试电路180可以将测试数据T_DATA与参考数据R_DATA进行比较，并且判断测试目标单元MC的数据保持时间是否等于或大于参考时间(在下文被称为测试比较操作)。在这种情况下，参考时间可以等于或大于刷新命令REF的两个连续输入之间的时间间隙。
当测试目标单元MC为具有等于或大于参考时间的数据保持时间的正常单元时，测试目标单元MC在参考时间期间照原样地保持写入在其中的参考数据R_DATA，而没有任何实质退化。因此，储存在其中的测试数据T_DATA和写入在其中的参考数据R_DATA应当相同。另一方面，当测试目标单元MC为具有小于参考时间的数据保持时间的故障单元时，测试目标单元MC在参考时间期间不会照原样地保持参考数据R_DATA，而没有任何实质退化，且因而测试数据T_DATA和参考数据R_DATA可以不同。因此，测试电路180可以基于储存在测试目标单元MC中的测试数据T_DATA与写入在测试目标单元MC中的参考数据R_DATA之间的比较来判断测试目标单元MC是否为故障单元。
测试电路180可以对由测试行地址T_RADD和测试列地址T_CADD选中的不同的存储单元MC重复地执行测试操作(即，测试写入操作和测试比较操作)。例如，不同的测试目标单元MC可以通过针对每个测试行地址T_RADD来顺序地改变测试列地址T_CADD而被选择。
备份操作、测试操作和更新操作可以以单个测试目标字线为单位(即，以与每个测试行地址T_RADD相对应的测试目标单元MC为单位)来顺序地执行。例如，当完成对与对应于测试行地址T_RADD的测试目标字线耦接的所有测试目标单元MC的测试时，测试电路180可以响应于下一个刷新命令REF来使能用于更新操作的更新信号UPDATE，以及改变测试行地址T_RADD的值。在更新操作期间，与备份字线BWL耦接的备份存储单元BMC的原始数据可以返回至与对应于测试行地址T_RADD的测试目标字线耦接的测试目标单元MC。
根据本发明的一个实施例，在对测试目标字线的备份操作完成之后的测试操作期间，控制电路可以对用于测试目标字线的备份字线执行正常访问操作，由此更新储存在备份存储单元BMC中的原始数据。当激活命令ACT被施加时，第一地址储存单元140可以将输入地址I_RADD与第一地址进行比较，可以当输入地址I_RADD与第一地址相同时将备份字线访问信号BWL_ACC使能，以及可以当输入地址I_RADD与第一地址不同时将备份字线访问信号BWL_ACC禁止。在完成测试操作时，存储器件可以将储存在备份存储单元BMC中的更新的原始数据返回至测试目标字线。照此，存储器件可以对测试目标字线同时执行测试操作和正常访问操作。
此外，当与计数地址C_RADD相对应的字线响应于刷新命令REF而被刷新时，存储器件可以对与测试行地址T_RADD相对应的测试目标字线执行测试操作。即，存储器件可以同时执行刷新操作和测试操作。然而，可以不在单个单元区块中同时执行测试操作和刷新操作。例如，执行刷新操作的单元区块可以与执行测试操作的单元区块不同。
现将参照图2来描述图1的存储器件的操作示例。更具体地，图2示出了单个单元区块的存储单元阵列。
在备份操作期间，与单个测试目标字线TEST_WL耦接的测试目标单元的数据被复制至与备份字线BWL耦接的备份存储单元(在图2中，由“S1”来指示)。
在对测试目标字线TEST_WL的备份操作完成之后的测试操作期间，通过顺序地改变测试列地址T_CADD来以顺序方式逐个地测试与测试目标字线TEST_WL耦接的测试目标单元(在图2中，由“S2_1”至“S2_m”指示)。
在对与测试目标字线TEST_WL耦接的所有单元的测试操作完成之后的更新操作期间，储存在与备份字线BWL耦接的备份存储单元BMC中的原始数据被返回至与测试目标字线TEST_WL耦接的测试目标单元(在图2中由“S3”指示)。
照此，备份操作、测试操作和更新操作可以通过顺序地改变用于测试目标字线TEST_WL的测试列地址T_CADD来执行。此外，可以以单个测试目标字线为单位来执行操作组(即，备份操作、测试操作和更新操作)。当针对一个测试目标字线TEST_WL完成操作组时，则选择下一个测试目标字线，并且对下一个测试目标字线执行操作组。
图3为示出图1的单元阵列110的部分的配置示例的示图。
参见图3，单元区块MAT0至MATn可以分别与第一线对MIO<0:n>和MIOB<0:n>耦接。第一线对MIO<0:n>和MIOB<0:n>可以分别经由区块开关SW0至SWn与第二数据线对BIO和BIOB耦接。区块开关SWO至SWn可以响应于相应的区块选择信号RMA<0:n>来导通和关断。第一线对MIO<0:n>和MIOB<0:n>以及第二数据线对BIO和BIOB可以将单元区块MAT0至MATn和列电路170耦接。
单元区块MATx可以包括：多个存储单元(未示出)的子阵列SUB_ARRAY和多个感测放大器SEN0至SENm。感测放大器SEN0至SENm中的每个可以放大每个位线(图3中未示出)的数据。
当刷新操作和测试操作被执行时，区块选择信号RMA<0:n>未被使能。因此，尽管针对刷新操作和测试操作在不同单元区块中同时激活字线，但是在来自与激活的字线耦接的不同单元区块的数据之间不存在冲突，因为不同单元区块中的数据不被传送至第二数据线对BIO和BIOB。因此，刷新操作和测试操作可以同时执行。
图4为示出测试电路180的配置示例的示图。
参见图4，测试电路180可以包括：测试地址发生单元410、参考数据发生单元420以及测试控制单元430。
测试地址发生单元410可以产生测试行地址T_RADD和测试列地址T_CADD，以及改变测试行地址T_RADD和测试列地址T_CADD的值。
测试地址发生单元410可以自测试读取信号T_RD被使能起经过特定时间之后，改变测试列地址T_CADD的值。更具体地，在对由测试列地址T_CADD的当前值选中的测试目标单元MC的测试比较操作完成之后，测试地址发生单元410可以将测试列地址T_CADD的值增加1。如上所述，测试列地址T_CADD的顺序改变可以针对测试行地址T_RADD中的每个而重复，以选择用于备份操作、测试操作和更新操作的测试目标单元MC，直到与测试行地址T_RADD相对应的字线中的所有单元已经被选择，并且经历以上操作组。在对测试行地址T_RADD中的所有单元的以上操作组完成时，对下一个测试行地址T_RADD执行相同的操作。
测试地址发生单元410可以自更新信号UPDATE被使能起经过特定时间之后改变测试行地址T_RADD的值。更具体地，在对由测试行地址T_RADD的当前值选中的最后一个测试目标单元MC的更新操作完成之后，测试地址发生单元410可以将测试行地址T_RADD的值增加1。测试行地址T_RADD的顺序改变可以针对单元区块MAT0至MATn中的每个而重复，以用于选择包括在单元区块MAT0至MATn之中的另一个单元区块中的测试目标单元MC。
测试地址发生单元410可以在测试列地址T_CADD的值改变时将列改变信号C_CHANGE使能，以及可以在测试行地址T_CADD的值改变时将行改变信号R_CHANGE使能。此外，测试地址发生单元410可以在测试列地址T_CADD达到终止值时将终止信号END使能。
参考数据发生单元420可以响应于测试读取信号T_RD或测试写入信号T_WT来产生参考数据R_DATA。当测试读取信号T_RD被使能时，参考数据发生单元420可以产生参考数据R_DATA，并且经由线路401将其传送至测试控制单元430。当测试写入信号T_WT被使能时，参考数据发生单元420可以经由线路101将参考数据R_DATA输出至测试电路180的外部。
测试控制单元430可以控制测试控制电路180的操作。例如，测试控制单元430可以控制将目标测试存储单元MC的原始数据复制至备份存储单元BMC中，可以在备份操作期间控制将参考数据R_DATA写入至目标测试存储单元MC中，可以在测试操作期间通过将测试数据T_DATA与用于目标存储单元的参考数据R_DATA进行比较来判断目标测试存储单元MC是正确单元还是故障单元，以及可以在更新操作期间控制将备份存储单元BMC的原始数据返回至目标测试存储单元MC。
当第一刷新命令REF在行改变信号R_CHANGE被使能之后被施加时，测试控制单元430可以将用于开始针对与改变的测试行地址T_RADD相对应的测试目标单元MC的备份操作的备份信号BACKUP使能。
当第二刷新命令REF在行改变信号R_CHANGE被使能之后被施加时，测试控制单元430可以将用于开始针对与改变的测试列地址T_CADD和当前测试行地址T_RADD相对应的每个测试目标单元MC的测试写入操作的测试写入信号T_WT使能。当第三刷新命令REF在行改变信号R_CHANGE被使能之后被施加时，测试控制单元430可以将用于开始针对与改变的测试列地址T_CADD和当前测试行地址T_RADD相对应的每个测试目标单元MC的测试比较操作的测试读取信号T_RD使能。
当在测试列地址T_CADD的值达到终止值且因而终止信号END被使能时完成对与当前测试行地址T_RADD相对应的最后一个测试目标单元MC的测试操作之后，刷新命令REF被施加时，测试控制单元430可以将用于开始针对与当前测试行地址T_RADD相对应的测试目标单元MC的更新操作的更新信号UPDATE使能。
图5为图示图1的存储器件的测试操作的示图。
参见图2和图5，当备份信号BACKUP响应于刷新命令REF而被使能时(在图5中由“E1”指示)，在刷新操作期间，与测试行地址T_RADD的测试目标字线TEST_WL耦接的测试目标单元MC的原始数据可以被复制至与备份字线BWL耦接的备份存储单元BMC(在图2中由“S1”指示)。
此后，当刷新命令REF被施加时，测试写入信号T_WT可以被使能(在图5中由“E2”指示)，且因而在刷新操作期间参考数据R_DATA可以被写入由测试列地址T_CADD和测试行地址T_RADD选中的测试目标单元MC中(在图2中由“S2_1”至“S2_m”指示)。
此后，当刷新命令REF被施加时，测试读取信号T_RD可以被使能(在图5中由“E3”指示)，并且可以将从由测试列地址T_CADD和测试行地址T_RADD选中的测试目标单元MC读取的测试数据T_DATA与参考数据R_DATA进行比较。故障信号FAIL可以基于比较的结果而被使能或禁止(在图2中由“S2_1”至“S2_m”指示)。图5例示了当前测试目标单元MC为正常的，且因而故障信号FAIL被禁止。当对当前测试目标存储单元MC的测试操作完成时，测试列地址T_CADD的值可以被改变以用于下一个测试目标单元MC的测试操作(在图5中由“E4”指示)。
当在对与测试行地址T_RADD的测试目标字线TEST_WL耦接的所有测试目标单元MC重复测试操作期间，与测试行地址T_RADD的测试目标字线TEST_WL耦接的测试目标单元MC中的一个或更多个被确定为故障时，测试行地址T_RADD可以储存在第二地址储存单元150中作为第二地址，且第二刷新使能信号R2_EN可以被使能(在图5中由“E5”指示)。图5示出了一种示例，在该示例中，测试列地址T_CADD的值从初始值0开始增加1，并且在达到终止值“max”之后再次改变为初始值0。此外，图5示出了当测试列地址T_CADD为“q”时检测出故障的示例。
当对与测试行地址T_RADD的测试目标字线TEST_WL耦接的所有测试目标单元MC的测试操作完成时，更新信号UPDATE可以响应于刷新命令REF而被使能(在图5中由“E6”指示)。在刷新操作期间，与备份字线BWL耦接的备份存储单元BMC中的原始数据可以返回至与测试行地址T_RADD的测试目标字线TEST_WL耦接的测试目标单元MC(在图2中由“S3”指示)。此后，测试行地址T_RADD的值可以被改变以用于对与下一个测试目标字线耦接的测试目标单元MC执行测试操作。图5示出了测试行地址T_RADD的值从“p”改变至“p+1”的示例。
图6为图示根据本发明的第一实施例的图1的存储器件的刷新操作的示图。
参见图6，当第二刷新使能信号R2_EN已经被禁止时(在图6中由“R2_DISABLE”指示)，存储器件可以仅执行第一刷新操作，以用于刷新由计数地址C_RADD顺序选中的字线。当第二刷新使能信号R2_EN被使能时(在图6中由“R2_ENABLE”指示)，可以分别针对计数地址C_RADD和IR地址IR_RADD来执行第一刷新和第二刷新二者。因此，根据第一实施例，当已经施加特定数目(例如，32)的刷新命令REF时，可以执行第二刷新。
现在参见图7，将描述根据第二实施例的图1的存储器件的刷新操作。具体地，图7示出了计数地址C_RADD和IR地址IR_RADD中的每个的位数目为6位的示例。如上所述，IR地址IR_RADD表示故障存储单元的行地址。当表示出现故障存储单元的故障信号FAIL被使能时，第二地址储存单元150可以将测试行地址T_RADD储存为第二地址。第二地址储存单元150可以将储存的第二地址输出作为IR地址IR_RADD。
参见图7，当第二刷新使能信号R2_EN已经被禁止时(在图7中由“R2_DISABLE”指示)，存储器件可以仅执行第一刷新操作，以用于刷新由计数地址C_RADD顺序选中的字线。当第二刷新使能信号R2_EN被使能时(在图7中由“R2_ENABLE”指示)，可以一起执行第一刷新和第二刷新二者。
在第二刷新操作中，当在计数地址C_RADD与IR地址IR_RADD之间预定数目的位是相同的，而其余的位是不同的时，第二刷新信号REF2可以在刷新命令REF被施加时被使能。例如，储存在第二地址储存单元150中的第二地址或IR地址IR_RADD为001010(表示十进制“10”)。当第二刷新使能信号R2_EN被使能时，具有值001010的IR地址IR_RADD可以通过第二地址储存单元150输出。当计数地址C_RADD为001010时，即当计数地址C_RADD和IR地址IR_RADD的所有位相同时，第一刷新信号REF1可以响应于刷新命令REF而被使能，且与具有值001010的计数地址C_RADD相对应的字线可以被刷新。
接下来，当在刷新命令REF被施加时计数地址C_RADD具有值101010(表示十进制“42”)时，第一刷新信号REF1可以被使能，且与值101010的计数地址C_RADD相对应的字线经历第一刷新操作。此外，由于计数地址C_RADD和IR地址IR_RADD的预定数目的位或者最高位不同，而其余的5个位相同，所以第二刷新信号REF2也可以被使能，且因而与具有值001010的IR地址IR_RADD相对应的字线可以经历第二刷新操作。
在这种情况下，为了判断是否执行第二刷新而进行比较的计数地址C_RADD与IR地址IR_RADD的位的预定数目可以对应于在刷新时段期间对与IR地址IR_RADD相对应的故障存储单元执行的第二刷新操作的数目。例如，假设计数地址C_RADD与IR地址IR_RADD的每个的位数目为10个位。当预定数目的位被设定为“k”个位时，当在地址C_RADD和IR_RADD的10个位之中，较低的10-k个位相同，而10个位的较高的k个位不同时，可以对与IR地址IR_RADD相对应的故障存储单元执行第二刷新操作。在刷新时段期间对与IR地址IR_RADD相对应的故障存储单元执行的第二刷新操作的总数目可以为(2k-1)次，而在刷新时段期间对故障存储单元执行第一刷新操作一次。在刷新时段期间对与IR地址IR_RADD相对应的故障存储单元执行的第一刷新操作和第二刷新操作二者的总数目可以为2k。
图7示出了值“k”为1的示例。因此，在刷新时段期间对与IR地址IR_RADD相对应的故障存储单元执行的第一刷新操作和第二刷新操作二者的总数目可以为2。
参见图7，其中“k”为1，在第二刷新操作的去激活期间(在图7中由“R2_DISABLE”指示)，第二刷新信号REF2未被使能。在第二刷新操作的激活期间(在图7中由“R2_ENABLE”指示)，当IR地址IR_RADD和计数地址C_RADD的所有位相同时，第一刷新信号REF1被使能，而当IR地址IR_RADD和计数地址C_RADD的较高的1位不同且较低的5位相同时，针对计数地址C_RADD的第一刷新信号REF1被使能，同时针对ID地址IR_RADD的第二刷新信号REF2被使能。
图8a和图8b为图示根据第二实施例执行的第一刷新操作和第二刷新操作的示图。
作为一个示例，假设存储器件包括8196个字线WL0至WL8195。因此，计数地址C_RADD和IR地址IR_RADD中的每个可以为13位的信号。此外，假设在第二地址储存单元150中IR地址IR_RADD具有值“0000000001010”(表示十进制“10”)，这意味着故障存储单元与地址值“0000000001010”的字线耦接。
图8a示出了“k”为1的示例。因此，在刷新时段期间对与IR地址IR_RADD相对应的故障存储单元执行的第一刷新操作和第二刷新操作二者的总数目可以为2(＝21)。
参见图8a，当计数地址C_RADD具有值“0000000001010”(十进制“10”)时，可以对与地址值“0000000001010”的字线耦接的故障存储单元执行第一刷新操作。另外，当计数地址C_RADD具有值“1000000001010”(十进制“4106”)时，可以对与地址值“1000000001010”的字线耦接的正常存储单元执行第一刷新操作，而对与地址值“0000000001010”的字线耦接的故障存储单元执行第二刷新操作。
图8b示出了“k”为2的示例。因此，在刷新时段期间对与IR地址IR_RADD相对应的故障存储单元执行的第一刷新操作和第二刷新操作二者的总数目可以为4(＝22)。
参见图8b，当计数地址C_RADD具有值“0000000001010”(十进制“10”)时，可以对与地址值“0000000001010”的字线耦接的故障存储单元执行第一刷新操作。另外，当计数地址C_RADD具有值“0100000001010”(十进制“2058”)、“1000000001010”(十进制“4106”)和“1100000001010”(十进制“6154”)中的一个时，可以对与地址值“0100000001010”(十进制“2058”)、“1000000001010”(十进制“4106”)和“1100000001010”(十进制“6154”)中的对应一个地址值的字线耦接的正常存储单元执行第一刷新操作，而对与地址值“0000000001010”的字线耦接的故障存储单元执行第二刷新操作。
参照图1至图8所述的存储器件能够检测具有不超过参考的数据保持时间的存储单元，并且储存这种存储单元的地址，由此增加刷新频率。因此，包括具有不超过参考的数据保持时间的存储单元的存储器件可以正常地操作。
以下参照图1至图8b来描述存储器件的操作方法。
在图1的存储器件中，测试电路可以产生测试行地址T_RADD和测试列地址T_CADD，使得在多个存储单元MC之中选择一个或更多个目标测试存储单元MC(测试目标单元选择步骤)。接下来，测试电路180可以控制将与对应于测试行地址T_RADD的测试目标字线耦接的测试目标单元MC中的原始数据复制至与备份字线BWL耦接的备份存储单元BMC(数据备份步骤)。
测试电路180可以对目标测试存储单元MC执行测试操作(即，测试写入操作和测试比较操作)。测试电路180还可以控制将参考数据R_DATA写入至目标测试存储单元MC中，可以在经过参考时间之后将从目标测试存储单元MC读取的测试数据T_DATA与参考数据R_DATA进行比较，以及可以判断目标测试存储单元MC是正确单元还是故障单元(测试步骤)。
在测试步骤期间，如果作为判断结果而确定测试数据T_DATA与参考数据R_DATA相同，则测试电路180可以将目标测试存储单元MC确定为正确运行的单元。在测试步骤期间，如果确定测试数据T_DATA不同于参考数据R_DATA，则测试电路180可以将目标测试存储单元MC确定为故障单元。如果确定目标测试存储单元MC为故障单元，则测试电路180可以执行控制，使得目标测试存储单元MC的行地址储存在第二地址储存单元150中作为第二地址或者IR地址IR_RADD。在测试操作期间，控制电路可以执行控制，使得备份存储单元BMC而不是目标测试存储单元被访问，由此在需要时更新原始数据。
当完成测试操作时，测试电路180可以将备份存储单元BMC的原始数据返回至目标测试存储单元MC(更新步骤)。
在刷新操作期间，控制电路可以执行控制，使得与正常存储单元MC相比可以以更高的频率来刷新与储存在第二地址储存单元150中的第二地址或者IR地址IR_RADD相对应的故障存储单元MC。更具体地，控制电路可以执行控制，使得故障存储单元MC经历第二刷新操作多于一次。
在本技术中，在存储器件操作时，可以通过对存储单元执行测试来检测具有不超过参考时间的数据保持时间的存储单元。
在本技术中，通过控制存储器件的刷新操作，当存储单元的数据保持时间不超过参考时间时，具有不超过参考时间的数据保持时间的存储单元可以正常地操作。
尽管已经出于说明性的目的描述了各种实施例，但是对于本领域的技术人员将明显的是，在不脱离所附权利要求所限定的本发明的精神和/或范围的情况可以进行各种改变和修改。

Claims (15)

1.一种存储器件，包括：
多个存储单元；
一个或更多个备份存储单元；
测试电路，适用于：响应于刷新命令，通过以与测试行地址相对应的测试目标单元为单位对在所述多个存储单元之中选中的测试目标单元顺序地执行备份操作、测试操作和更新操作；以及
控制电路，适用于：在测试操作期间，当与激活命令对应的输入地址与所述测试目标单元的地址相同时访问备份存储单元，
其中，在备份操作期间，测试电路控制控制电路，以将测试目标单元的原始数据复制至在备份存储单元之中选中的对应备份存储单元，以及
其中，在测试操作期间，测试电路判断测试目标单元是通过单元还是故障单元。
2.根据权利要求1所述的存储器件，
其中，在更新操作期间，测试电路控制控制电路，以将所述对应备份存储单元的原始数据返回至测试目标单元。
3.根据权利要求1所述的存储器件，其中，测试电路通过以下步骤来执行测试操作：将参考数据写入至测试目标单元中；在写入参考数据之后的特定时间读取测试目标单元的测试数据；以及当测试数据不同于参考数据时，将测试目标单元确定为故障单元。
4.根据权利要求1所述的存储器件，其中，控制电路还执行刷新操作，使得在测试操作期间被确定为故障单元的存储单元中的一个或更多个存储单元以比其它存储单元高的频率来刷新。
5.根据权利要求1所述的存储器件，其中，控制电路将测试目标单元的地址储存为第一地址，以及当测试目标单元被确定为故障时，将测试目标单元的地址储存为第二地址。
6.根据权利要求5所述的存储器件，
其中，当所述输入地址与第一地址相同时，控制电路控制对备份存储单元的访问，以及
其中，在刷新时段期间，控制电路根据第二地址对被确定为故障单元的一个或更多个存储单元执行额外的刷新操作，而根据正常刷新计数地址对所述多个存储器单元执行正常刷新操作。
7.根据权利要求6所述的存储器件，其中，每当正常刷新操作被执行预定次数时，控制电路执行额外的刷新操作。
8.根据权利要求6所述的存储器件，其中，当在第二地址与当前正常刷新操作的正常刷新计数地址之间预定数目的位相同时，控制电路执行额外的刷新操作。
9.一种存储器件的操作方法，所述存储器件包括多个存储单元和一个或更多个备份存储单元，所述操作方法包括：
执行备份操作，以将所述多个存储单元之中的测试目标单元的原始数据复制至备份存储单元中的一个对应备份存储单元；
执行测试操作，以判断测试目标单元是通过单元还是故障单元；
在测试操作期间，当与激活命令对应的输入地址与所述测试目标单元的地址相同时控制备份存储单元被访问；以及
执行更新操作，以将所述对应备份存储单元的原始数据返回至测试目标单元，
其中，响应于刷新命令，通过以与测试行地址相对应的测试目标单元为单位，所述备份操作、测试操作和更新操作被顺序地执行。
10.根据权利要求9所述的操作方法，其中，测试操作包括将参考数据写入至测试目标单元中；在写入参考数据之后的特定时间读取测试目标单元的测试数据；以及当测试数据不同于参考数据时将测试目标单元确定为故障单元。
11.根据权利要求9所述的操作方法，还包括：执行刷新操作，使得在测试操作期间被确定为故障单元的存储单元中的一个或更多个存储单元以比其它存储单元高的频率来刷新。
12.根据权利要求9所述的操作方法，
其中，执行备份操作包括将测试目标单元的地址储存为第一地址，以及
其中，执行测试操作包括当测试目标单元被确定为故障时将测试目标单元的地址储存为第二地址。
13.根据权利要求12所述的操作方法，
其中，当所述输入地址与第一地址相同时，执行对备份存储单元的控制，以及
还包括：在刷新时段期间，根据第二地址对被确定为故障单元的一个或更多个存储单元执行额外的刷新操作，而根据正常刷新计数地址对所述多个存储单元执行正常刷新操作。
14.根据权利要求13所述的操作方法，其中，每当正常刷新操作被执行预定次数时，执行额外的刷新操作。
15.根据权利要求13所述的操作方法，其中，当在第二地址与当前正常刷新操作的正常刷新计数地址之间预定数目的位相同时，执行额外的刷新操作。
CN201610439739.1A 2015-11-27 2016-06-17 存储器件及其操作方法 Active CN106816180B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0167633 2015-11-27
KR1020150167633A KR102405054B1 (ko) 2015-11-27 2015-11-27 메모리 장치 및 메모리 장치의 동작 방법

Publications (2)

Publication Number Publication Date
CN106816180A CN106816180A (zh) 2017-06-09
CN106816180B true CN106816180B (zh) 2020-11-10

Family

ID=58777760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610439739.1A Active CN106816180B (zh) 2015-11-27 2016-06-17 存储器件及其操作方法

Country Status (4)

Country Link
US (1) US10157685B2 (zh)
KR (1) KR102405054B1 (zh)
CN (1) CN106816180B (zh)
TW (1) TWI677874B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102591121B1 (ko) * 2016-09-28 2023-10-19 에스케이하이닉스 주식회사 반도체장치
KR102634813B1 (ko) * 2016-10-10 2024-02-13 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20190074691A (ko) 2017-12-20 2019-06-28 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR102468710B1 (ko) * 2018-03-26 2022-11-21 에스케이하이닉스 주식회사 메모리 장치와 메모리 컨트롤러를 포함하는 메모리 시스템, 및 그의 동작방법
KR20200052649A (ko) * 2018-11-07 2020-05-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
KR102685470B1 (ko) 2018-12-24 2024-07-17 에스케이하이닉스 주식회사 트래이닝 기능을 갖는 반도체 장치 및 반도체 시스템
KR102648186B1 (ko) * 2018-12-24 2024-03-18 에스케이하이닉스 주식회사 트래이닝 기능을 갖는 반도체 시스템
KR102674550B1 (ko) 2019-10-07 2024-06-13 삼성전자주식회사 온-다이 미러링 기능을 갖는 메모리 칩 및 그것을 테스트하는 방법
CN112927750A (zh) * 2021-03-01 2021-06-08 长鑫存储技术有限公司 失效单元测试方法及装置、存储介质、电子设备
CN116583902A (zh) * 2021-12-08 2023-08-11 华为技术有限公司 存储器、存储器测试方法和电子设备
CN116340191B (zh) * 2023-05-31 2023-08-08 合肥康芯威存储技术有限公司 一种存储器固件的测试方法、装置、设备及介质

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56101691A (en) * 1980-01-14 1981-08-14 Toshiba Corp Refresh control system
US4747082A (en) * 1984-11-28 1988-05-24 Hitachi Ltd. Semiconductor memory with automatic refresh means
US5596706A (en) * 1990-02-28 1997-01-21 Hitachi, Ltd. Highly reliable online system
CN1229249A (zh) * 1998-03-16 1999-09-22 日本电气株式会社 具有输出冗余取代选择信号装置的半导体存储器件
CN1835119A (zh) * 2005-03-15 2006-09-20 尔必达存储器股份有限公司 半导体存储器及分析半导体存储器故障的方法
CN1862706A (zh) * 2005-05-12 2006-11-15 恩益禧电子股份有限公司 易失性半导体存储器
US7225375B2 (en) * 2004-03-31 2007-05-29 International Business Machines Corporation Method and apparatus for detecting array degradation and logic degradation
CN101321341A (zh) * 2008-07-11 2008-12-10 东信和平智能卡股份有限公司 智能卡断电保护方法
US8738974B2 (en) * 2009-08-28 2014-05-27 Panasonic Corporation Nonvolatile memory device and memory controller
CN104335187A (zh) * 2012-03-21 2015-02-04 戴尔产品有限公司 独立于存储器控制器的存储备份
CN104733034A (zh) * 2013-12-18 2015-06-24 爱思开海力士有限公司 存储器和包括存储器的存储系统
CN104978993A (zh) * 2014-04-07 2015-10-14 爱思开海力士有限公司 易失性存储器、存储模块及其操作方法
CN105047221A (zh) * 2014-04-17 2015-11-11 爱思开海力士有限公司 易失性存储器件、包括该器件的存储模块及其操作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157634A (en) * 1990-10-23 1992-10-20 International Business Machines Corporation Dram having extended refresh time
US6272588B1 (en) * 1997-05-30 2001-08-07 Motorola Inc. Method and apparatus for verifying and characterizing data retention time in a DRAM using built-in test circuitry
JP5014125B2 (ja) * 2005-05-30 2012-08-29 スパンション エルエルシー 半導体装置及びプログラムデータ冗長方法
JP4439009B2 (ja) * 2005-09-15 2010-03-24 株式会社アドバンテスト 試験装置、試験方法、解析装置及びプログラム
KR100799688B1 (ko) * 2007-01-03 2008-02-01 삼성전자주식회사 백업 회로를 갖는 메모리 시스템 및 그것의 프로그램 방법
JP2009205555A (ja) * 2008-02-28 2009-09-10 Toshiba Corp メモリシステム
US9037928B2 (en) * 2012-01-01 2015-05-19 Mosys, Inc. Memory device with background built-in self-testing and background built-in self-repair
US8976604B2 (en) 2012-02-13 2015-03-10 Macronix International Co., Lt. Method and apparatus for copying data with a memory array having redundant memory
KR20130117198A (ko) * 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
US8661301B1 (en) * 2012-09-07 2014-02-25 Storart Technology Co. Ltd. Method for dodging bad page and bad block caused by suddenly power off
JP6206160B2 (ja) * 2013-12-18 2017-10-04 富士通株式会社 ストレージ制御装置、ストレージ制御プログラム及びストレージ制御方法
KR102258905B1 (ko) 2015-07-02 2021-05-31 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR20170023249A (ko) 2015-08-19 2017-03-03 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56101691A (en) * 1980-01-14 1981-08-14 Toshiba Corp Refresh control system
US4747082A (en) * 1984-11-28 1988-05-24 Hitachi Ltd. Semiconductor memory with automatic refresh means
US5596706A (en) * 1990-02-28 1997-01-21 Hitachi, Ltd. Highly reliable online system
CN1229249A (zh) * 1998-03-16 1999-09-22 日本电气株式会社 具有输出冗余取代选择信号装置的半导体存储器件
US7225375B2 (en) * 2004-03-31 2007-05-29 International Business Machines Corporation Method and apparatus for detecting array degradation and logic degradation
CN1835119A (zh) * 2005-03-15 2006-09-20 尔必达存储器股份有限公司 半导体存储器及分析半导体存储器故障的方法
CN1862706A (zh) * 2005-05-12 2006-11-15 恩益禧电子股份有限公司 易失性半导体存储器
CN101321341A (zh) * 2008-07-11 2008-12-10 东信和平智能卡股份有限公司 智能卡断电保护方法
US8738974B2 (en) * 2009-08-28 2014-05-27 Panasonic Corporation Nonvolatile memory device and memory controller
CN104335187A (zh) * 2012-03-21 2015-02-04 戴尔产品有限公司 独立于存储器控制器的存储备份
CN104733034A (zh) * 2013-12-18 2015-06-24 爱思开海力士有限公司 存储器和包括存储器的存储系统
CN104978993A (zh) * 2014-04-07 2015-10-14 爱思开海力士有限公司 易失性存储器、存储模块及其操作方法
CN105047221A (zh) * 2014-04-17 2015-11-11 爱思开海力士有限公司 易失性存储器件、包括该器件的存储模块及其操作方法

Also Published As

Publication number Publication date
CN106816180A (zh) 2017-06-09
US20170154688A1 (en) 2017-06-01
TWI677874B (zh) 2019-11-21
US10157685B2 (en) 2018-12-18
KR102405054B1 (ko) 2022-06-08
TW201732829A (zh) 2017-09-16
KR20170062624A (ko) 2017-06-08

Similar Documents

Publication Publication Date Title
CN106816180B (zh) 存储器件及其操作方法
TWI762367B (zh) 半導體記憶體裝置
US10032503B2 (en) Semiconductor memory device performing refresh operation based on weak cell information stored in memory array region and operating method thereof
US9190139B2 (en) Memory and memory system including the same
CN105321550B (zh) 存储器件
US10020073B2 (en) Memory device and operating method thereof
US9123447B2 (en) Memory, memory system including the same and method for operating memory
CN105989870B (zh) 存储器件和包括存储器件的存储系统
KR20170083466A (ko) 메모리 장치
US10043569B2 (en) Memory device for detecting failure of memory cells and refreshing memory cells
US9548101B2 (en) Retention optimized memory device using predictive data inversion
KR20170004322A (ko) 반도체 장치 및 그 동작 방법
KR20170044347A (ko) 메모리 장치 및 메모리 장치의 동작 방법
US11107517B2 (en) Semiconductor memory device and method for refreshing memory with refresh counter
US10255966B2 (en) Memory device and operating method thereof
US9922728B2 (en) Memory device
US8208335B2 (en) Semiconductor memory device and system including the same
US7120070B2 (en) Method for testing the serviceability of bit lines in a DRAM memory device
US10014071B2 (en) Comparing twice-read memory cell data for error detection in a memory device
CN117995256A (zh) 存储器的测试方法及设备
KR20230108676A (ko) 메모리 장치 및 그것의 동작 방법
CN118262777A (zh) 用于提高可靠性的易失性存储器装置和操作其的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant