TW201732829A - 記憶體裝置及其操作方法 - Google Patents

記憶體裝置及其操作方法 Download PDF

Info

Publication number
TW201732829A
TW201732829A TW105109863A TW105109863A TW201732829A TW 201732829 A TW201732829 A TW 201732829A TW 105109863 A TW105109863 A TW 105109863A TW 105109863 A TW105109863 A TW 105109863A TW 201732829 A TW201732829 A TW 201732829A
Authority
TW
Taiwan
Prior art keywords
test
address
unit
update
backup
Prior art date
Application number
TW105109863A
Other languages
English (en)
Other versions
TWI677874B (zh
Inventor
金泰均
趙真熙
崔俊基
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201732829A publication Critical patent/TW201732829A/zh
Application granted granted Critical
Publication of TWI677874B publication Critical patent/TWI677874B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G06F11/1451—Management of the data involved in backup or backup restore by selection of backup contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/84—Using snapshots, i.e. a logical point-in-time copy of the data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1806—Address conversion or mapping, i.e. logical to physical address

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

一種記憶體裝置可以包括：複數個記憶體單元；至少一個備份記憶體單元；測試電路，適用於對在複數個記憶體單元之中選中的測試目標單元執行備份操作和測試操作；以及控制電路，適用於在對選中測試目標單元的備份操作完成之後的測試操作執行期間存取備份記憶體單元而不是測試目標單元，其中，在備份操作期間，測試電路控制控制電路以將測試目標單元的原始資料複製至在備份記憶體單元之中選中的對應備份記憶體單元，以及其中，在測試操作期間，測試電路判斷測試目標單元是通過還是故障。

Description

記憶體裝置及其操作方法
本申請要求2015年11月27日提交的申請號為10-2015-0167633的韓國專利申請的優先權，其全部內容通過引用合併於此。
本發明的示例性實施例關於記憶體裝置以及記憶體裝置的操作方法。
記憶體裝置的記憶體單元包括：用作開關的電晶體和用於儲存電荷（即，資料）的電容器。根據電荷是否存在於記憶體單元的電容器中，即根據在電容器的端子處的電壓為高還是低，來將資料的邏輯位準分成“高”（邏輯1）或者“低”（邏輯0）。
原則上，資料的資料保持不消耗電力，因為資料作為累積的電荷而保持在記憶體單元的電容器中。然而，實際上，因為由於MOS電晶體的PN耦合引起漏電流而導致儲存在記憶體單元的電容器中的初始電荷量隨著時間降低，所以儲存的資料可能丟失。為了防止這種損耗，記憶體單元中儲存的資料需要在資料丟失之前被讀取，並且正常的電荷量需要基於讀取資訊而被再充電。當週期性地重複用於對單元電荷再充電的這種操作（也稱作為更新操作）時，資料被保持。
每當更新指令從記憶體控制器輸入至記憶體裝置時，執行更新操作。記憶體控制器通過考慮記憶體裝置的資料保持時間而以特定的時間間隔來輸入更新指令至記憶體裝置。例如，當記憶體裝置的資料保持時間為64ms，且記憶體裝置中的所有記憶體單元僅在更新指令被輸入8000次時被更新時，記憶體控制器需要在64ms期間輸入8000個更新指令至記憶體裝置。在記憶體裝置的製造期間，在記憶體裝置的品質測試過程中，當一些記憶體單元的資料保持時間未達到預定參考時間時，記憶體裝置被視為故障器件。故障記憶體裝置必須被丟棄。
當包括具有低於參考時間的資料保持時間的記憶體單元的記憶體裝置被視為失敗或故障的器件時，生產量降低。此外，儘管記憶體裝置可能已經通過品質測試，但是如果在測試之後，記憶體單元的資料保持時間由於各種原因而變得低於參考時間，則錯誤仍可能出現在記憶體裝置中。
各種實施例係針對一種記憶體裝置以及記憶體裝置的操作方法，該記憶體裝置能夠在記憶體裝置操作時檢測具有低於參考時間的資料保持時間的記憶體單元。
此外，各種實施例針對一種記憶體裝置以及記憶體裝置的操作方法，該記憶體裝置能夠執行更新操作，使得具有低於參考時間的資料保持時間的記憶體單元能夠正常地操作。
在一個實施例中，一種記憶體裝置可以包括複數個記憶體單元；至少一個備份記憶體單元；測試電路，適用於對在該等複數個記憶體單元之中選中的測試目標單元執行備份操作和測試操作；以及控制電路，適用於在對選中測試目標單元的備份操作完成之後的測試操作執行期間存取備份記憶體單元而不是測試目標單元，其中，在備份操作期間，測試電路控制控制電路以將測試目標單元的原始資料複製至在備份記憶體單元之中選中的對應備份記憶體單元，以及其中，在測試操作期間，測試電路判斷測試目標單元是通過還是故障。
在一個實施例中，一種記憶體裝置的操作方法，該記憶體裝置包括複數個記憶體單元和至少一個備份記憶體單元，該操作方法可以包括：執行備份操作以將該等複數個記憶體單元之中的測試目標單元的原始資料複製至備份記憶體單元中的對應一個備份記憶體單元；執行測試操作以判斷測試目標單元是通過單元還是故障單元；以及在備份操作之後的測試操作期間控制存取備份記憶體單元而不是測試目標單元。
以下將參照附圖來更詳細地描述各種實施例。然而，本發明可以採用不同的形式實施，而不應解釋為侷限於本文所闡述的實施例。確切地說，提供這些實施例使得本公開將是徹底和完整的，並且這些實施例將向本領域技術人員充分地傳達本發明。在本公開中，相同的附圖標記在本發明的各個附圖和實施例中表示相同的部分。
在下文中，第一更新操作是指正常更新操作，通過該正常更新操作，包括在單元陣列（例如，記憶體組）中的所有字元線（或所有的記憶體單元）在更新時段（refresh section）tRFC期間被順序地更新一次。第二更新操作是指額外的更新操作，使得即使故障的字元線（例如，具有低於預定參考時間的資料保持時間的字元線）也能保持其儲存的資料。
現在參見圖1，根據本發明的一個實施例，提供了一種記憶體裝置。
因此，記憶體裝置可以包括：單元陣列110、更新計數器120、更新控制單元130、第一位址儲存單元140、第二位址儲存單元150、列電路160、行電路170以及測試電路180。
更新計數器120、更新控制單元130、第一位址儲存單元140、第二位址儲存單元150、列電路160以及行電路170可以形成用於控制單元陣列110的操作的控制電路。
單元陣列110可以包括複數個單元區塊（cell mat）MAT0至MATn（n為自然數）。單元區塊MAT0至MATn中的每個可以包括複數個字元線WL、至少一個備份字元線BWL、複數個位元線BL、耦接在字元線WL與位元線BL之間的複數個記憶體單元MC、以及耦接在備份字元線BWL與位元線BL之間的複數個備份記憶體單元BMC。
更新計數器120可以在第一更新信號REF1被賦能時產生用於第一更新操作的計數位址C_RADD。更新計數器120可以在第一更新信號REF1被賦能時將計數地址C_RADD的值增加1。通過將計數地址C_RADD的值增加1，字元線以順序遞增的次序通過第一更新操作來更新。
更新控制單元130可以在更新指令REF被施加時將第一更新信號REF1賦能。更新控制單元130也可以在滿足特定條件時將第二更新信號REF2賦能。根據本發明的第一實施例，當在第二更新賦能信號R2_EN的賦能期間施加了預設數目的更新指令REF時，更新控制單元130可以將針對IR位址IR_RADD的第二更新信號REF2賦能，IR位址IR_RADD表示故障記憶體單元的列位址。第二更新信號R2_EN表示出現了故障記憶體單元。根據本發明的第二實施例，當在第二更新賦能信號R2_EN的賦能期間，在計數地址C_RADD與IR位址IR_RADD之間預定數目的位元不同而其餘的位元相同的條件下，施加更新指令REF時，更新控制單元130可以將針對IR位址IR_ADDR的第二更新信號REF2賦能。
第一位址儲存單元140可以將為當前測試操作的測試目標的記憶體單元的位址儲存作為第一位址。當用於儲存在測試目標單元中的原始資料的備份的備份信號BACKUP被賦能時，第一位址儲存單元140可以將測試列位址T_RADD儲存作為第一位址，如之後進一步所描述的。
當表示故障記憶體單元出現的故障信號FAIL被賦能時，第二位址儲存單元150可以將測試列位址T_RADD儲存作為第二位址。當第二位址被儲存時，第二位址儲存單元150可以將第二更新賦能信號R2_EN賦能，並且將儲存的第二位址輸出作為IR位址IR_RADD。
列電路160可以控制由計數位址C_RADD、IR位址IR_RADD或測試列位址T_RADD選中的字元線的啟動操作和預充電操作。列電路160可以在啟動指令ACT被施加時將選中字元線啟動，以及可以在預充電命令PRE被施加時將啟動字元線預充電。
當第一更新信號REF1被賦能時，列電路160可以對與計數位址C_RADD相對應的選中字元線執行第一更新操作。當第二更新信號REF2被賦能時，列電路160也可以對與IR位址IR_RADD相對應的故障選中字元線執行第二更新操作。在這種情況下，更新操作可以意味著選中字元線在特定時段期間被啟動。
列電路160可以當用於備份操作的備份信號BACKUP被賦能時，在特定時段期間將由測試列位址T_RADD選中的測試目標字元線啟動和預充電，然後可以在特定時段期間將備份字元線BWL啟動和預充電。通過這種備份操作，與由測試列位址T_RADD選中的測試目標字元線耦接的目標測試記憶體單元的原始資料可以被複製至與備份字元線BWL耦接的備份記憶體單元BMC。
此外，當用於測試操作的測試寫入信號T_WT或測試讀取信號T_RD在備份操作之後被賦能時，列電路160可以在特定時段期間將由測試列位址T_RADD選中的測試目標字元線啟動和預充電。當測試寫入信號T_WT被賦能時，參考資料R_DATA可以被寫入由測試列位址T_RADD和測試行位址T_CADD選中的測試目標單元中。當測試讀取信號T_RD被賦能時，由測試列位址T_RADD和測試行位址T_CADD選中的測試目標單元的測試資料T_DATA可以經由行電路170被讀出至測試電路180。
當用於將來自備份記憶體單元BMC的原始資料還原至測試目標單元的更新信號UPDATE在測試操作之後被賦能時，列電路160可以在特定時段期間將備份字元線BWL啟動和預充電，並且可以在特定時段期間將由測試列位址T_RADD選中的測試目標字元線啟動和預充電。通過這種更新操作，與備份字元線BWL耦接的備份記憶體單元BMC的原始資料可以還原至與由測試列位址T_RADD選中的測試目標字元線耦接的測試目標單元。
當施加讀取指令RD時，行電路170可以執行控制，使被選擇的記憶體單元MC的資料通過由輸入位址I_CADD選擇的至少一個位元線讀出，以及當施加寫入指令WT時，行電路170可以執行控制，使資料通過由輸入位址I_CADD選擇的至少一個位元線寫入被選擇的記憶體單元MC。當讀取操作被執行時，資料DATA可以被指示為由單元陣列110輸出並通過行電路170輸出的資料，或當寫入操作被執行時，資料DATA被指示為通過行電路170輸入至單元陣列110的資料。
行電路170可以在測試寫入信號T_WT被賦能時將參考資料R_DATA傳送至由測試行位址T_CADD選中的測試目標位元線BL，以及可以在測試讀取信號T_RD被賦能時將測試目標位元線BL的測試資料T_DATA傳送至測試電路180。圖1中的附圖標記“101”表示複數個線，參考資料R_DATA和測試資料T_DATA經由該複數個線在行電路170與測試電路180之間傳送。
測試電路180可以測試測試目標單元的資料保持時間。當測試目標單元的資料保持時間等於或大於預定參考時間時，測試電路180可以將測試目標單元確定為正確運行的單元（也簡化地稱為正確單元）（“通過”）。當測試目標單元的資料保持時間小於參考時間時，測試電路180可以將測試目標單元確定為故障單元。
測試電路180可以在前一種情況下將故障信號FAIL禁止，以及可以在後一種情況下將故障信號FAIL賦能。當更新指令REF被施加時，測試電路180可以在更新時段中對測試目標單元執行測試操作。在這種情況下，可以對單元區塊MAT0至MATn之中的不同單元區塊執行第一更新操作和第二更新操作以及測試操作。
測試電路180可以如下測試測試目標單元的資料保持時間。測試電路180可以產生用於選擇測試目標單元的測試列位址T_RADD和測試行位址T_CADD。測試電路180可以響應於第一更新指令REF來將用於備份操作的備份信號BACKUP賦能。當備份信號BACKUP被賦能時，與對應於測試列位址T_RADD的測試目標字元線耦接的測試目標單元的原始資料可以被複製至與備份字元線BWL耦接的備份記憶體單元BMC。
測試電路180可以響應於第二更新指令REF來賦能測試寫入信號T_WT。然後，參考資料R_DATA可以被寫入在由測試列位址T_RADD和測試行位址T_CADD選中的測試目標單元中（在下文被稱為測試寫入操作）。
測試電路180可以響應於第三更新指令REF來賦能測試讀取信號T_RD。然後，測試資料T_DATA可以從測試目標單元讀取並且被傳送至測試電路180。測試電路180可以將測試資料T_DATA與參考資料R_DATA進行比較，並且判斷測試目標單元的資料保持時間是否等於或大於參考時間（在下文被稱為測試比較操作）。在這種情況下，參考時間可以等於或大於更新指令REF的兩個連續輸入之間的時間間隔。
當測試目標單元為具有等於或大於參考時間的資料保持時間的正常單元時，測試目標單元在參考時間期間照原樣地保持寫入在其中的參考資料R_DATA，而沒有任何實質退化。因此，儲存在其中的測試資料T_DATA和寫入在其中的參考資料R_DATA應當相同。另一方面，當測試目標單元為具有小於參考時間的資料保持時間的故障單元時，測試目標單元在參考時間期間不會照原樣地保持參考資料R_DATA，而沒有任何實質退化，且因而測試資料T_DATA和參考資料R_DATA可以不同。因此，測試電路180可以基於儲存在測試目標單元中的測試資料T_DATA與寫入在測試目標單元中的參考資料R_DATA之間的比較來判斷測試目標單元是否為故障單元。
測試電路180可以對由測試列位址T_RADD和測試行位址T_CADD選中的不同的記憶體單元MC重複地執行測試操作（即，測試寫入操作和測試比較操作）。例如，不同的測試目標單元可以通過針對每個測試列位址T_RADD來順序地改變測試行位址T_CADD而被選擇。
備份操作、測試操作和更新操作可以以單個測試目標字元線為單位（即，以與每個測試列位址T_RADD相對應的測試目標單元為單位）來順序地執行。例如，當完成對與對應於測試列位址T_RADD的測試目標字元線耦接的所有測試目標單元的測試時，測試電路180可以響應於下一個更新指令REF來賦能用於更新操作的更新信號UPDATE，以及改變測試列位址T_RADD的值。在更新操作期間，與備份字元線BWL耦接的備份記憶體單元BMC的原始資料可以還原至與對應於測試列位址T_RADD的測試目標字元線耦接的測試目標單元。
根據本發明的一個實施例，在對測試目標字元線的備份操作完成之後的測試操作期間，控制電路可以對用於測試目標字元線的備份字元線執行正常存取操作，由此更新儲存在備份記憶體單元BMC中的原始資料。當啟動指令ACT被施加時，第一位址儲存單元140可以將輸入位址I_RADD與第一位址進行比較，可以當輸入位址I_RADD與第一位址相同時將備份字元線存取信號BWL_ACC賦能，以及可以當輸入位址I_RADD與第一位址不同時將備份字元線存取信號BWL_ACC禁止。在完成測試操作時，記憶體裝置可以將儲存在備份記憶體單元BMC中的更新的原始資料還原至測試目標字元線。照此，記憶體裝置可以對測試目標字元線同時執行測試操作和正常存取操作。
此外，當與計數地址C_RADD相對應的字元線回應於更新指令REF而被更新時，記憶體裝置可以對與測試列位址T_RADD相對應的測試目標字元線執行測試操作。即，記憶體裝置可以同時執行更新操作和測試操作。然而，可以不在單個單元區塊中同時執行測試操作和更新操作。例如，執行更新操作的單元區塊可以與執行測試操作的單元區塊不同。
現將參照圖2來描述圖1的記憶體裝置的操作示例。更具體地，圖2圖示了單個單元區塊的記憶體單元陣列。
在備份操作期間，與單個測試目標字元線TEST_WL耦接的測試目標單元的資料被複製至與備份字元線BWL耦接的備份記憶體單元（在圖2中，由“S1”來指示）。
在對測試目標字元線TEST_WL的備份操作完成之後的測試操作期間，通過順序地改變測試行位址T_CADD來以順序方式逐個地測試與測試目標字元線TEST_WL耦接的測試目標單元（在圖2中，由“S2_1”至“S2_m”指示）。
在對與測試目標字元線TEST_WL耦接的所有單元的測試操作完成之後的更新操作期間，儲存在與備份字元線BWL耦接的備份記憶體單元BMC中的原始資料被還原至與測試目標字元線TEST_WL耦接的測試目標單元（在圖2中由“S3”指示）。
照此，備份操作、測試操作和更新操作可以通過順序地改變用於測試目標字元線TEST_WL的測試行位址T_CADD來執行。此外，可以以單個測試目標字元線為單位來執行操作組（即，備份操作、測試操作和更新操作）。當針對一個測試目標字元線TEST_WL完成操作組時，則選擇下一個測試目標字元線，並且對下一個測試目標字元線執行操作組。
圖3為圖示圖1的單元陣列110的部分的配置示例的示圖。
參見圖3，單元區塊MAT0至MATn可以分別與第一線對MIO＜0:n＞和MIOB＜0:n＞耦接。第一線對MIO＜0:n＞和MIOB＜0:n＞可以分別經由區塊開關SW0至SWn與第二資料線對BIO和BIOB耦接。區塊開關SWO至SWn可以回應於相應的區塊選擇信號RMA＜0:n＞來導通和關斷。第一線對MIO＜0:n＞和MIOB＜0:n＞以及第二資料線對BIO和BIOB可以將單元區塊MAT0至MATn和行電路170耦接。
單元區塊MATx可以包括：複數個記憶體單元（未圖示）的子陣列SUB_ARRAY和複數個感測放大器SEN0至SENm。感測放大器SEN0至SENm中的每個可以放大每個位元線（圖3中未圖示）的數據。
當更新操作和測試操作被執行時，區塊選擇信號RMA＜0:n＞未被賦能。因此，儘管針對更新操作和測試操作在不同單元區塊中同時啟動字元線，但是在來自與啟動的字元線耦接的不同單元區塊的資料之間不存在衝突，因為不同單元區塊中的資料不被傳送至第二資料線對BIO和BIOB。因此，更新操作和測試操作可以同時執行。
圖4為圖示測試電路180的配置示例的示圖。
參見圖4，測試電路180可以包括：測試位址發生單元410、參考資料發生單元420以及測試控制單元430。
測試位址發生單元410可以產生測試列位址T_RADD和測試行位址T_CADD，以及改變測試列位址T_RADD和測試行位址T_CADD的值。
測試位址發生單元410可以自測試讀取信號T_RD被賦能起經過特定時間之後，改變測試行位址T_CADD的值。更具體地，在對由測試行位址T_CADD的當前值選中的測試目標單元的測試比較操作完成之後，測試位址發生單元410可以將測試行位址T_CADD的值增加1。如上所述，測試行位址T_CADD的順序改變可以針對測試列位址T_RADD 中的每個而重複，以選擇用於備份操作、測試操作和更新操作的測試目標單元，直到與測試列位址T_RADD相對應的字元線中的所有單元已經被選擇，並且經歷以上操作組。在對測試列位址T_RADD中的所有單元的以上操作組完成時，對下一個測試列位址T_RADD執行相同的操作。
測試位址發生單元410可以自更新信號UPDATE被賦能起經過特定時間之後改變測試列位址T_RADD的值。更具體地，在對由測試列位址T_RADD的當前值選中的最後一個測試目標單元的更新操作完成之後，測試位址發生單元410可以將測試列位址T_RADD的值增加1。測試列位址T_RADD的順序改變可以針對單元區塊MAT0至MATn中的每個而重複，以用於選擇包括在單元區塊MAT0至MATn之中的另一個單元區塊中的測試目標單元。
測試位址發生單元410可以在測試行位址T_CADD的值改變時將行改變信號C_CHANGE賦能，以及可以在測試行位址T_CADD的值改變時將列改變信號R_CHANGE賦能。此外，測試位址發生單元410可以在測試行位址T_CADD達到終止值時將終止信號END賦能。
參考資料發生單元420可以響應於測試讀取信號T_RD或測試寫入信號T_WT來產生參考資料R_DATA。當測試讀取信號T_RD被賦能時，參考資料發生單元420可以產生參考資料R_DATA，並且經由線路401將其傳送至測試控制單元430。當測試寫入信號T_WT被賦能時，參考資料發生單元420可以經由線路101將參考資料R_DATA輸出至測試電路180的外部。
測試控制單元430可以控制測試控制電路180的操作。例如，測試控制單元430可以控制將目標測試記憶體單元的原始資料複製至備份記憶體單元BMC中，可以在備份操作期間控制將參考資料R_DATA寫入至目標測試記憶體單元中，可以在測試操作期間通過將測試資料T_DATA與用於目標記憶體單元的參考資料R_DATA進行比較來判斷目標測試記憶體單元是正確單元還是故障單元，以及可以在更新操作期間控制將備份記憶體單元BMC的原始資料還原至目標測試記憶體單元。
當第一更新指令REF在列改變信號R_CHANGE被賦能之後被施加時，測試控制單元430可以將用於開始針對與改變的測試列位址T_RADD相對應的測試目標單元的備份操作的備份信號BACKUP賦能。
當第二更新指令REF在列改變信號R_CHANGE被賦能之後被施加時，測試控制單元430可以將用於開始針對與改變的測試行位址T_CADD和當前測試列位址T_RADD相對應的每個測試目標單元的測試寫入操作的測試寫入信號T_WT賦能。當第三更新指令REF在列改變信號R_CHANGE被賦能之後被施加時，測試控制單元430可以將用於開始針對與改變的測試行位址T_CADD和當前測試列位址T_RADD相對應的每個測試目標單元的測試比較操作的測試讀取信號T_RD賦能。
當在測試行位址T_CADD的值達到終止值且因而終止信號END被賦能時完成對與當前測試列位址T_RADD相對應的最後一個測試目標單元的測試操作之後，更新指令REF被施加時， 測試控制單元430可以將用於開始針對與當前測試列位址T_RADD相對應的測試目標單元的更新操作的更新信號UPDATE賦能。
圖5為圖示圖1的記憶體裝置的測試操作的示圖。
參見圖 2和圖5，當備份信號BACKUP回應於更新指令REF而被賦能時（在圖5中由“E1”指示），在更新操作期間，與測試列位址T_RADD的測試目標字元線TEST_WL耦接的測試目標單元的原始資料可以被複製至與備份字元線BWL耦接的備份記憶體單元BMC（在圖2中由“S1”指示）。
此後，當更新指令REF被施加時，測試寫入信號T_WT可以被賦能（在圖5中由“E2”指示），且因而在更新操作期間參考資料R_DATA可以被寫入由測試行位址T_CADD和測試列位址T_RADD選中的測試目標單元中（在圖2中由“S2_1”至“S2_m”指示）。
此後，當更新指令REF被施加時，測試讀取信號T_RD可以被賦能（在圖5中由“E3”指示），並且可以將從由測試行位址T_CADD和測試列位址T_RADD選中的測試目標單元讀取的測試資料T_DATA與參考資料R_DATA進行比較。故障信號FAIL可以基於比較的結果而被賦能或禁止（在圖2中由“S2_1”至“S2_m”指示）。圖5例示了當前測試目標單元為正常的，且因而故障信號FAIL被禁止。當對當前測試目標記憶體單元的測試操作完成時，測試行位址T_CADD的值可以被改變以用於下一個測試目標單元的測試操作（在圖5中由“E4”指示）。
當在對與測試列位址T_RADD的測試目標字元線TEST_WL耦接的所有測試目標單元重複測試操作期間，與測試列位址T_RADD的測試目標字元線TEST_WL耦接的測試目標單元中的至少一個被確定為故障時，測試列位址T_RADD可以儲存在第二位址儲存單元150中作為第二位址，且第二更新賦能信號R2_EN可以被賦能（在圖5中由“E5”指示）。圖5圖示了一種示例，在該示例中，測試行位址T_CADD的值從初始值0開始增加1，並且在達到終止值“max”之後再次改變為初始值0。此外，圖5圖示了當測試行位址T_CADD為“q”時檢測出故障的示例。
當對與測試列位址T_RADD的測試目標字元線TEST_WL耦接的所有測試目標單元的測試操作完成時，更新信號UPDATE可以回應於更新指令REF而被賦能（在圖5中由“E6”指示）。在更新操作期間，與備份字元線BWL耦接的備份記憶體單元BMC中的原始資料可以還原至與測試列位址T_RADD的測試目標字元線TEST_WL耦接的測試目標單元（在圖2中由“S3”指示）。此後，測試列位址T_RADD的值可以被改變以用於對與下一個測試目標字元線耦接的測試目標單元執行測試操作。圖5圖示了測試列位址T_RADD的值從“p”改變至“p+1”的示例。
圖6為圖示根據本發明的第一實施例的圖1的記憶體裝置的更新操作的示圖。
參見圖6，當第二更新賦能信號R2_EN已經被禁止時（在圖6中由“R2_DISABLE”指示），記憶體裝置可以僅執行第一更新操作，以用於更新由計數位址C_RADD順序選中的字元線。當第二更新賦能信號R2_EN被賦能時（在圖6中由“R2_ENABLE”指示），可以分別針對計數位址C_RADD和IR位址IR_RADD來執行第一更新和第二更新二者。因此，根據第一實施例，當已經施加特定數目（例如，32）的更新指令REF時，可以執行第二更新。
現在參見圖7，將描述根據第二實施例的圖1的記憶體裝置的更新操作。具體地，圖7圖示了計數位址C_RADD和IR位址IR_RADD中的每個的位元數目為6位元的示例。如上所述，IR位址IR_RADD表示故障記憶體單元的列位址。當表示出現故障記憶體單元的故障信號FAIL被賦能時，第二位址儲存單元150可以將測試列位址T_RADD儲存為第二位址。第二位址儲存單元150可以將儲存的第二位址輸出作為IR位址IR_RADD。
參見圖7，當第二更新賦能信號R2_EN已經被禁止時（在圖7中由“R2_DISABLE”指示），記憶體裝置可以僅執行第一更新操作，以用於更新由計數位址C_RADD順序選中的字元線。當第二更新賦能信號R2_EN被賦能時（在圖7中由“R2_ENABLE”指示），可以一起執行第一更新和第二更新二者。
在第二更新操作中，當在計數位址C_RADD與IR位址IR_RADD之間預定數目的位元是相同的，而其餘的位元是不同的時，第二更新信號REF2可以在更新指令REF被施加時被賦能。例如，儲存在第二位址儲存單元150中的第二位址或IR位址IR_RADD為001010（表示十進位“10”）。當第二更新賦能信號R2_EN被賦能時，具有值001010的IR位址IR_RADD可以通過第二位址儲存單元150輸出。當計數位址C_RADD為001010時，即當計數位址C_RADD和IR位址IR_RADD的所有位元相同時，第一更新信號REF1可以回應於更新指令REF而被賦能，且與具有值001010的計數位址C_RADD相對應的字元線可以被更新。
接下來，當在更新指令REF被施加時計數位址C_RADD具有值101010（表示十進位“42”）時，第一更新信號REF1可以被賦能，且與值101010的計數位址C_RADD相對應的字元線經歷第一更新操作。此外，由於計數位址C_RADD和IR位址IR_RADD的預定數目的位元或者最高位元不同，而其餘的5個位元相同，所以第二更新信號REF2也可以被賦能，且因而與具有值001010的IR位址IR_RADD相對應的字元線可以經歷第二更新操作。
在這種情況下，為了判斷是否執行第二更新而進行比較的計數位址C_RADD與IR位址IR_RADD的位元的預定數目可以對應於在更新時段期間對與IR位址IR_RADD相對應的故障記憶體單元執行的第二更新操作的數目。例如，假設計數位址C_RADD與IR位址IR_RADD的每個的位元數目為10個位元。當預定數目的位元被設定為“k”個位元時，當在地址C_RADD和IR_RADD的10個位元之中，較低的10-k個位元相同，而10個位元的較高的k個位元不同時，可以對與IR位址IR_RADD相對應的故障記憶體單元執行第二更新操作。在更新時段期間對與IR位址IR_RADD相對應的故障記憶體單元執行的第二更新操作的總數目可以為（2k -1）次，而在更新時段期間對故障記憶體單元執行第一更新操作一次。在更新時段期間對與IR位址IR_RADD相對應的故障記憶體單元執行的第一更新操作和第二更新操作二者的總數目可以為2k 。
圖7圖示了值“k”為1的示例。因此，在更新時段期間對與IR位址IR_RADD相對應的故障記憶體單元執行的第一更新操作和第二更新操作二者的總數目可以為2。
參見圖7，其中“k”為1，在第二更新操作的止動（deactivation）期間（在圖7中由“R2_DISABLE”指示），第二更新信號REF2未被賦能。在第二更新操作的啟動期間（在圖7中由“R2_ENABLE”指示），當IR位址IR_RADD和計數位址C_RADD的所有位元相同時，第一更新信號REF1被賦能，而當IR地址IR_RADD和計數位址C_RADD的較高的1位元不同且較低的5位元相同時，針對計數位址C_RADD的第一更新信號REF1被賦能，同時針對ID位址IR_RADD的第二更新信號REF2被賦能。
圖8A和圖8B為圖示根據第二實施例執行的第一更新操作和第二更新操作的示圖。
作為一個示例，假設記憶體裝置包括8196個字元線WL0至WL8195。因此，計數位址C_RADD和IR位址IR_RADD中的每個可以為13位元的信號。此外，假設在第二位址儲存單元150中IR位址IR_RADD具有值“0000000001010”（表示十進位“10”），這意味著故障記憶體單元與位址值“0000000001010”的字元線耦接。
圖8A圖示了“k”為1的示例。因此，在更新時段期間對與IR位址IR_RADD相對應的故障記憶體單元執行的第一更新操作和第二更新操作二者的總數目可以為2（= 21 ）。
參見圖8A，當計數位址C_RADD具有值“0000000001010”（十進位“10”）時，可以對與位址值“0000000001010”的字元線耦接的故障記憶體單元執行第一更新操作。另外，當計數位址C_RADD具有值“1000000001010”（十進位“4106”）時，可以對與位址值“1000000001010”的字元線耦接的正常記憶體單元執行第一更新操作，而對與位址值“0000000001010”的字元線耦接的故障記憶體單元執行第二更新操作。
圖8B圖示了“k”為2的示例。因此，在更新時段期間對與IR位址IR_RADD相對應的故障記憶體單元執行的第一更新操作和第二更新操作二者的總數目可以為4（= 22 ）。
參見圖8B，當計數位址C_RADD具有值“0000000001010”（十進位“10”）時，可以對與位址值“0000000001010”的字元線耦接的故障記憶體單元執行第一更新操作。另外，當計數位址C_RADD具有值“0100000001010”（十進位“2058”）、“1000000001010”（十進位“4106”）和“1100000001010”（十進位“6154”）中的一個時，可以對與位址值“0100000001010”（十進位“2058”）、“1000000001010”（十進位“4106”）和“1100000001010”（十進位“6154”）中的對應一個位址值的字元線耦接的正常記憶體單元執行第一更新操作，而對與位址值“0000000001010”的字元線耦接的故障記憶體單元執行第二更新操作。
參照圖1至圖8所述的記憶體裝置能夠檢測具有不超過參考的資料保持時間的記憶體單元，並且儲存這種記憶體單元的位址，由此增加更新頻率。因此，包括具有不超過參考的資料保持時間的記憶體單元的記憶體裝置可以正常地操作。
以下參照圖1至圖8B來描述記憶體裝置的操作方法。
在圖1的記憶體裝置中，測試電路可以產生測試列位址T_RADD和測試行位址T_CADD，使得在複數個記憶體單元MC之中選擇至少一個目標測試記憶體單元（測試目標單元選擇步驟）。接下來，測試電路180可以控制將與對應於測試列位址T_RADD的測試目標字元線耦接的測試目標單元中的原始資料複製至與備份字元線BWL耦接的備份記憶體單元BMC（資料備份步驟）。
測試電路180可以對目標測試記憶體單元執行測試操作（即，測試寫入操作和測試比較操作）。測試電路180還可以控制將參考資料R_DATA寫入至目標測試記憶體單元中，可以在經過參考時間之後將從目標測試記憶體單元讀取的測試資料T_DATA與參考資料R_DATA進行比較，以及可以判斷目標測試記憶體單元是正確單元還是故障單元（測試步驟）。
在測試步驟期間，如果作為判斷結果而確定測試資料T_DATA與參考資料R_DATA相同，則測試電路180可以將目標測試記憶體單元確定為正確運行的單元。在測試步驟期間，如果確定測試資料T_DATA不同於參考資料R_DATA，則測試電路180可以將目標測試記憶體單元確定為故障單元。如果確定目標測試記憶體單元為故障單元，則測試電路180可以執行控制，使得目標測試記憶體單元的列位址儲存在第二位址儲存單元150中作為第二位址或者IR位址IR_RADD。在測試操作期間，控制電路可以執行控制，使得備份記憶體單元BMC而不是目標測試記憶體單元被存取，由此在需要時更新原始資料。
當完成測試操作時，測試電路180可以將備份記憶體單元BMC的原始資料還原至目標測試記憶體單元（更新步驟）。
在更新操作期間，控制電路可以執行控制，使得與正常記憶體單元MC相比可以以更高的頻率來更新與儲存在第二位址儲存單元150中的第二位址或者IR位址IR_RADD相對應的故障記憶體單元MC。更具體地，控制電路可以執行控制，使得故障記憶體單元MC經歷第二更新操作多於一次。
在本技術中，在記憶體裝置操作時，可以通過對記憶體單元執行測試來檢測具有不超過參考時間的資料保持時間的記憶體單元。
在本技術中，通過控制記憶體裝置的更新操作，當記憶體單元的資料保持時間不超過參考時間時，具有不超過參考時間的資料保持時間的記憶體單元可以正常地操作。
儘管已經出於說明性的目的描述了各種實施例，但是對於本領域的技術人員將明顯的是，在不脫離所附申請專利範圍所限定的本發明的精神和/或範圍的情況可以進行各種改變和修改。
101‧‧‧複數個線
110‧‧‧單元陣列
120‧‧‧更新計數器
130‧‧‧更新控制單元
140‧‧‧第一位址儲存單元
150‧‧‧第二位址儲存單元
160‧‧‧列電路
170‧‧‧行電路
180‧‧‧測試電路
401‧‧‧線路
410‧‧‧測試位址發生單元
420‧‧‧參考資料發生單元
430‧‧‧測試控制單元
ACT‧‧‧啟動指令
BACKUP‧‧‧備份信號
BIO‧‧‧第二資料線對
BIOB‧‧‧第二資料線對
BMC‧‧‧備份記憶體單元
BWL‧‧‧備份字元線
BWL_ACC‧‧‧備份字元線存取信號
C_CHANGE‧‧‧行改變信號
C_RADD‧‧‧計數地址
DATA‧‧‧資料
E1~E3, E5~E6‧‧‧被賦能
E4‧‧‧T_CADD的值被改變
END‧‧‧終止信號
FAIL‧‧‧故障信號
I_CADD‧‧‧輸入位址
I_RADD‧‧‧輸入位址
IR_RADD‧‧‧IR位址
MAT0~MATn‧‧‧單元區塊
MC‧‧‧記憶體單元
MIO＜0:n＞‧‧‧第一線對
MIOB＜0:n＞‧‧‧第一線對
PRE‧‧‧預充電命令
R2_DISABLE‧‧‧當第二更新賦能信號R2_EN已經被禁止時
R2_EN‧‧‧第二更新賦能信號
R2_ENABLE‧‧‧當第二更新賦能信號R2_EN被賦能時
RD‧‧‧讀取指令
R_CHANGE‧‧‧列改變信號
R_DATA‧‧‧參考資料
REF‧‧‧更新指令
REF1‧‧‧第一更新信號
REF2‧‧‧第二更新信號
RMA＜0:n＞‧‧‧區塊選擇信號
S1‧‧‧指示方塊
S2­­_1~ S2_m‧‧‧指示方塊
S3‧‧‧指示方塊
SEN0~SENm‧‧‧感測放大器
SUB_ARRAY‧‧‧子陣列
SW0~SWn‧‧‧區塊開關
T_CADD‧‧‧測試行位址
T_DATA‧‧‧測試資料
T_RADD‧‧‧測試列位址
T_RD‧‧‧測試讀取信號
T_WT‧‧‧測試寫入信號
TEST_WL‧‧‧測試目標字元線
UPDATE‧‧‧更新信號
WL‧‧‧字元線
WT‧‧‧寫入指令
［圖1］圖1為圖示根據本發明的一個實施例的記憶體裝置的配置的示圖。 ［圖2］圖2為圖示圖1的記憶體裝置的操作示例的示圖。 ［圖3］圖3為圖示在圖1的記憶體裝置中採用的單元陣列的部分的配置示例的示圖。 ［圖4］圖4為圖示在圖1的記憶體裝置中採用的測試電路的配置示例的示圖。 ［圖5］圖5為圖示圖1的記憶體裝置的測試操作示例的示圖。 ［圖6］圖6為圖示根據本發明的第一實施例的圖1的記憶體裝置的更新操作的示圖。 ［圖7］圖7為圖示根據本發明的第二實施例的圖1的記憶體裝置的更新操作的示圖。 ［圖8A, 圖8B］圖8A和圖8B為圖示根據本發明的第二實施例而執行的第一更新操作和第二更新操作的示圖。
101‧‧‧複數個線
110‧‧‧單元陣列
120‧‧‧更新計數器
130‧‧‧更新控制單元
140‧‧‧第一位址儲存單元
150‧‧‧第二位址儲存單元
160‧‧‧列電路
170‧‧‧行電路
180‧‧‧測試電路
ACT‧‧‧啟動指令
BACKUP‧‧‧備份信號
BMC‧‧‧備份記憶體單元
BWL‧‧‧備份字元線
BWL_ACC‧‧‧備份字元線存取信號
C_RADD‧‧‧計數地址
DATA‧‧‧資料
FAIL‧‧‧故障信號
I_CADD‧‧‧輸入位址
I_RADD‧‧‧輸入位址
IR_RADD‧‧‧IR位址
MAT0~MATn‧‧‧單元區塊
MC‧‧‧記憶體單元
PRE‧‧‧預充電命令
R2_EN‧‧‧第二更新賦能信號
RD‧‧‧讀取指令
R_DATA‧‧‧參考資料
REF‧‧‧更新指令
REF1‧‧‧第一更新信號
REF2‧‧‧第二更新信號
T_CADD‧‧‧測試行位址
T_DATA‧‧‧測試資料
T_RADD‧‧‧測試列位址
T_RD‧‧‧測試讀取信號
T_WT‧‧‧測試寫入信號
UPDATE‧‧‧更新信號
WL‧‧‧字元線
WT‧‧‧寫入指令

Claims (20)

  1. 一種記憶體裝置，包括：        複數個記憶體單元；        至少一個備份記憶體單元；        測試電路，適用於對在該等複數個記憶體單元之中選中的測試目標單元執行備份操作和測試操作；以及        控制電路，適用於在對選中測試目標單元的備份操作完成之後的測試操作執行期間，存取備份記憶體單元而不是測試目標單元，        其中，在備份操作期間，測試電路控制控制電路，以將測試目標單元的原始資料複製至在備份記憶體單元之中選中的對應備份記憶體單元，以及        其中，在測試操作期間，測試電路判斷測試目標單元是通過還是故障。
  2. 如請求項1所述的記憶體裝置，         其中，在測試操作之後，測試電路還對測試目標單元執行更新操作，以及        其中，在更新操作期間，測試電路控制控制電路，以將對應備份記憶體單元的原始資料還原至測試目標單元。
  3. 如請求項2所述的記憶體裝置，其中，測試電路通過以下步驟來執行測試操作：將參考資料寫入至測試目標單元中；在寫入參考資料之後的特定時間讀取測試目標單元的測試資料；以及當測試資料不同於參考資料時，將測試目標單元確定為故障單元。
  4. 如請求項2所述的記憶體裝置，其中，測試電路響應於更新指令來執行備份操作、測試操作和更新操作。
  5. 如請求項2所述的記憶體裝置，         其中，測試電路以字元線為單位來執行備份操作和更新操作，以及        其中，測試電路以每個字元線的記憶體單元為單位來執行測試操作。
  6. 如請求項1所述的記憶體裝置，其中，控制電路還執行更新操作，使得在測試操作期間被確定為故障單元的記憶體單元中的至少一個記憶體單元以比其它記憶體單元高的頻率來更新。
  7. 如請求項1所述的記憶體裝置，其中，控制電路將測試目標單元的位址儲存為第一位址，以及當測試目標單元被確定為故障單元時，將測試目標單元的位址儲存為第二位址。
  8. 如請求項7所述的記憶體裝置，         其中，當輸入位址與第一位址相同時，控制電路控制對備份記憶體單元的存取，以及        其中，在更新時段期間，控制電路根據第二位址對被確定為故障單元的至少一個記憶體單元執行額外的更新操作，而根據正常更新計數位址對該等複數個記憶體單元執行正常更新操作。
  9. 如請求項8所述的記憶體裝置，其中，每當正常更新操作被執行預定次數時，控制電路執行額外的更新操作。
  10. 如請求項8所述的記憶體裝置，其中，當在第二位址與當前正常更新操作的正常更新計數位址之間預定數目的位元相同時，控制電路執行額外的更新操作。
  11. 一種記憶體裝置的操作方法，該記憶體裝置包括複數個記憶體單元和至少一個備份記憶體單元，該操作方法包括：        執行備份操作，以將該等複數個記憶體單元之中的測試目標單元的原始資料複製至備份記憶體單元中的對應一個備份記憶體單元；        執行測試操作，以判斷測試目標單元是通過單元還是故障單元；以及        在備份操作之後的測試操作期間，控制存取備份記憶體單元而不是測試目標單元。        確定該不可靠位元是否為錯誤位元。
  12. 如請求項11所述的操作方法，還包括在執行測試操作之後，執行更新操作，以將對應備份記憶體單元的原始資料還原至測試目標單元。
  13. 如請求項12所述的操作方法，其中，測試操作包括將參考資料寫入至測試目標單元中；在寫入參考資料之後的特定時間讀取測試目標單元的測試資料；以及當測試資料不同於參考資料時將測試目標單元確定為故障單元。
  14. 如請求項12所述的操作方法，其中，回應於更新指令來執行備份操作、測試操作和更新操作。
  15. 如請求項12所述的操作方法，         其中，以字元線為單位來執行備份操作和更新操作，以及        其中，以每個字元線的記憶體單元為單位來執行測試操作。
  16. 如請求項11所述的操作方法，還包括：執行更新操作，使得在測試操作期間被確定為故障單元的記憶體單元中的至少一個記憶體單元以比其它記憶體單元高的頻率來更新。
  17. 如請求項11所述的操作方法，         其中，執行備份操作包括將測試目標單元的位址儲存為第一位址，以及        其中，執行測試操作包括當測試目標單元被確定為故障時將測試目標單元的位址儲存為第二位址。
  18. 如請求項17所述的操作方法，         其中，當輸入位址與第一位址相同時，執行對備份記憶體單元的控制，以及        還包括：在更新時段期間，根據第二位址對被確定為故障單元的至少一個記憶體單元執行額外的更新操作，而根據正常更新計數位址對該等複數個記憶體單元執行正常更新操作。
  19. 如請求項18所述的操作方法，其中，每當正常更新操作被執行預定次數時，執行額外的更新操作。
  20. 如請求項18所述的操作方法，其中，當在第二位址與當前正常更新操作的正常更新計數位址之間預定數目的位元相同時，執行額外的更新操作。
TW105109863A 2015-11-27 2016-03-29 記憶體裝置及其操作方法 TWI677874B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150167633A KR102405054B1 (ko) 2015-11-27 2015-11-27 메모리 장치 및 메모리 장치의 동작 방법
KR10-2015-0167633 2015-11-27

Publications (2)

Publication Number Publication Date
TW201732829A true TW201732829A (zh) 2017-09-16
TWI677874B TWI677874B (zh) 2019-11-21

Family

ID=58777760

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105109863A TWI677874B (zh) 2015-11-27 2016-03-29 記憶體裝置及其操作方法

Country Status (4)

Country Link
US (1) US10157685B2 (zh)
KR (1) KR102405054B1 (zh)
CN (1) CN106816180B (zh)
TW (1) TWI677874B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102591121B1 (ko) * 2016-09-28 2023-10-19 에스케이하이닉스 주식회사 반도체장치
KR102634813B1 (ko) * 2016-10-10 2024-02-13 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20190074691A (ko) 2017-12-20 2019-06-28 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR102468710B1 (ko) * 2018-03-26 2022-11-21 에스케이하이닉스 주식회사 메모리 장치와 메모리 컨트롤러를 포함하는 메모리 시스템, 및 그의 동작방법
KR20200052649A (ko) * 2018-11-07 2020-05-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
KR102648186B1 (ko) * 2018-12-24 2024-03-18 에스케이하이닉스 주식회사 트래이닝 기능을 갖는 반도체 시스템
KR20200078982A (ko) 2018-12-24 2020-07-02 에스케이하이닉스 주식회사 트래이닝 기능을 갖는 반도체 장치 및 반도체 시스템
KR20210041656A (ko) 2019-10-07 2021-04-16 삼성전자주식회사 온-다이 미러링 기능을 갖는 메모리 칩 및 그것을 테스트하는 방법
CN112927750A (zh) * 2021-03-01 2021-06-08 长鑫存储技术有限公司 失效单元测试方法及装置、存储介质、电子设备
CN116583902A (zh) * 2021-12-08 2023-08-11 华为技术有限公司 存储器、存储器测试方法和电子设备
CN116340191B (zh) * 2023-05-31 2023-08-08 合肥康芯威存储技术有限公司 一种存储器固件的测试方法、装置、设备及介质

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56101691A (en) * 1980-01-14 1981-08-14 Toshiba Corp Refresh control system
US4747082A (en) * 1984-11-28 1988-05-24 Hitachi Ltd. Semiconductor memory with automatic refresh means
US5307481A (en) * 1990-02-28 1994-04-26 Hitachi, Ltd. Highly reliable online system
US5157634A (en) * 1990-10-23 1992-10-20 International Business Machines Corporation Dram having extended refresh time
US6272588B1 (en) * 1997-05-30 2001-08-07 Motorola Inc. Method and apparatus for verifying and characterizing data retention time in a DRAM using built-in test circuitry
US6122206A (en) * 1998-03-16 2000-09-19 Nec Corporation Semiconductor memory device having means for outputting redundancy replacement selection signal for each bank
US7225375B2 (en) * 2004-03-31 2007-05-29 International Business Machines Corporation Method and apparatus for detecting array degradation and logic degradation
JP2006260630A (ja) * 2005-03-15 2006-09-28 Elpida Memory Inc 半導体記憶装置における不良解析方法及び半導体記憶装置
CN1862706A (zh) * 2005-05-12 2006-11-15 恩益禧电子股份有限公司 易失性半导体存储器
WO2006129345A1 (ja) * 2005-05-30 2006-12-07 Spansion Llc 半導体装置及びプログラムデータ冗長方法
JP4439009B2 (ja) * 2005-09-15 2010-03-24 株式会社アドバンテスト 試験装置、試験方法、解析装置及びプログラム
KR100799688B1 (ko) * 2007-01-03 2008-02-01 삼성전자주식회사 백업 회로를 갖는 메모리 시스템 및 그것의 프로그램 방법
JP2009205555A (ja) * 2008-02-28 2009-09-10 Toshiba Corp メモリシステム
CN101321341B (zh) * 2008-07-11 2011-12-28 东信和平智能卡股份有限公司 智能卡断电保护方法
JP2011048725A (ja) * 2009-08-28 2011-03-10 Panasonic Corp 不揮発性記憶装置および不揮発性メモリコントローラ
US9037928B2 (en) * 2012-01-01 2015-05-19 Mosys, Inc. Memory device with background built-in self-testing and background built-in self-repair
US8976604B2 (en) 2012-02-13 2015-03-10 Macronix International Co., Lt. Method and apparatus for copying data with a memory array having redundant memory
US8719493B2 (en) * 2012-03-21 2014-05-06 Dell Products L.P. Memory controller-independent memory sparing
KR20130117198A (ko) * 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
US8661301B1 (en) * 2012-09-07 2014-02-25 Storart Technology Co. Ltd. Method for dodging bad page and bad block caused by suddenly power off
KR102189533B1 (ko) * 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
JP6206160B2 (ja) * 2013-12-18 2017-10-04 富士通株式会社 ストレージ制御装置、ストレージ制御プログラム及びストレージ制御方法
KR102174818B1 (ko) * 2014-04-07 2020-11-06 에스케이하이닉스 주식회사 휘발성 메모리, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법
KR20150120558A (ko) * 2014-04-17 2015-10-28 에스케이하이닉스 주식회사 휘발성 메모리 장치, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법
KR102258905B1 (ko) 2015-07-02 2021-05-31 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR20170023249A (ko) 2015-08-19 2017-03-03 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법

Also Published As

Publication number Publication date
US20170154688A1 (en) 2017-06-01
CN106816180B (zh) 2020-11-10
CN106816180A (zh) 2017-06-09
KR102405054B1 (ko) 2022-06-08
TWI677874B (zh) 2019-11-21
KR20170062624A (ko) 2017-06-08
US10157685B2 (en) 2018-12-18

Similar Documents

Publication Publication Date Title
TWI677874B (zh) 記憶體裝置及其操作方法
TWI652615B (zh) Dram電路、冗餘重寫電路及重寫方法
TWI611420B (zh) 記憶體及包含其之記憶體系統
TWI644322B (zh) 記憶體及包含該記憶體的記憶體系統
US9418724B2 (en) Memory and memory system including the same
KR20180121658A (ko) 반도체 디바이스
US20170052840A1 (en) Memory device and operating method thereof
US9548101B2 (en) Retention optimized memory device using predictive data inversion
TW201611005A (zh) 記憶體裝置及包含該記憶體裝置的記憶體系統
KR20170044347A (ko) 메모리 장치 및 메모리 장치의 동작 방법
US20170004890A1 (en) Semiconductor device and operating method thereof
US10566034B1 (en) Memory device with control and test circuit, and method for test reading and writing using bit line precharge voltage levels
US10802759B2 (en) Memory system including memory device and memory controller, and operating method thereof
US7773406B2 (en) Ferroelectric random access memory circuits for guarding against operation with out-of-range voltages
US9564207B2 (en) Semiconductor memory device, semiconductor memory system and method for controlling self refresh cycle thereof
JP2013030251A (ja) メモリシステム
KR102468864B1 (ko) 반도체 장치, 메모리 시스템 및 그 리페어 방법
KR20140080295A (ko) 코어 회로, 메모리 및 이를 포함하는 메모리 시스템
WO2023134002A1 (zh) 存储器的检测方法、装置及模拟检测方法
TW202412010A (zh) 記憶體系統、記憶體裝置以及操作記憶體裝置的方法
CN117636993A (zh) 存储器装置以及用于检测其故障存储器单元的方法
US7742354B2 (en) Random access memory data resetting method
KR20160108760A (ko) 반도체 메모리 장치 및 그의 동작방법