TWI644322B - 記憶體及包含該記憶體的記憶體系統 - Google Patents

記憶體及包含該記憶體的記憶體系統 Download PDF

Info

Publication number
TWI644322B
TWI644322B TW103139086A TW103139086A TWI644322B TW I644322 B TWI644322 B TW I644322B TW 103139086 A TW103139086 A TW 103139086A TW 103139086 A TW103139086 A TW 103139086A TW I644322 B TWI644322 B TW I644322B
Authority
TW
Taiwan
Prior art keywords
refresh
redundant
word line
address
signal
Prior art date
Application number
TW103139086A
Other languages
English (en)
Other versions
TW201528278A (zh
Inventor
鄭喆文
金保延
金生煥
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201528278A publication Critical patent/TW201528278A/zh
Application granted granted Critical
Publication of TWI644322B publication Critical patent/TWI644322B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本發明係揭露一種記憶體，包含複數字元線；一或多條冗餘字元線，用以取代該等字元線當中的一或多條字元線；一目標位址產生單元，適用於使用一已儲存位址而產生一或多個目標位址；以及一控制單元，適用於依序刷新該等字元線以回應被週期輸入的一刷新指令、當該刷新指令輸入M次時刷新基於該目標位址所選擇的一字元線，以及每當該刷新指令輸入N次時刷新該一或多條冗餘字元線，其中M及N為自然數。

Description

記憶體及包含該記憶體的記憶體系統
本發明的示例性實施例關於一種記憶體及一種包含該記憶體的記憶體系統。
本發明申請案主張於2013年12月18日申請且申請案號為10-2013-0158327的韓國專利申請案作為優先權基礎案，在此併入其全部參考內容。
一記憶體的一記憶胞包含一電晶體及一電容，該電晶體作為一開關，該電容用於儲存一電荷(資料)。根據一電荷是否儲存於該記憶胞的電容中，亦即，該電容的一終端電壓為高或低，則該資料可被區分成邏輯高位準(邏輯1)及邏輯低位準(邏輯0)資料。
資料係以電荷累積於一電容中的方式而被儲存。因此，理論上，已儲存資料的維持並不會消耗電力。然而，由於在MOS電晶體的PN接面發生的漏電，使得儲存在該電容的初始電荷可能遺失，進而導致所對應的資料遺失。為了避免資料遺失，在該資料遺失之前，該記憶胞的資料基於該讀取資訊被讀取且該電荷再次被儲存。此過程稱為一刷新作業，其係週期地執行以維持該資料。
第1圖為包含於一記憶體中的胞陣列之部分的示意圖，其可用來說明字元線干擾。在第1圖中，「BL」代表一字元線。
在第1圖中，於該胞陣列中的「WLK-1」、「WLK」與「WLK+1」 代表平行排列的三條字元線。此外，標示「HIGH_ACT」的字元線WLK代表一種具有高啟動的字元線，以及字元線WLK-1與WLK+1代表鄰近該字元線WLK設置的字元線。另外，「CELL_K-1」、「CELL_K」與「CELL_K+1」代表分別耦合至該等字元線WLK-1、WLK與WLK+1的記憶胞。該等記憶胞CELL_K-1、CELL_K與CELL_K+1分別包含胞電晶體TR_K-1、TR_R與TR_K+1，以及胞電容CAP_K-1、CAP_K與CAP_K+1。
在第1圖中，該字元線WLK被啟動及被預充電(被關閉)時，由於該字元線WLK與該等字元線WLK-1及WLK+1之間的一耦合效應，該等字元線WLK-1與WLK+1的電壓會增加及減少，因而影響儲存於該等胞電容CAP_K-1與CAP_K+1的電荷。因此，當該字元線WLK頻繁地被啟動-被預充電以在該啟動狀態與該預充電狀態之間被觸發時，儲存在該等記憶胞CELL_K-1及CELL_K+1之資料由於改變儲存於該等電容CAP_K-1及CAP_K+1的電荷而可能遺失。
此外，當一字元線在該啟動狀態與該預充電狀態之間啟動時所產生的電子波可將電子引入一胞電容，或是自該胞電容放出電子，可能遺失該記憶胞之資料，其中該胞電容係包含於耦合至一鄰近字元線的一記憶胞中。
本發明各種實施例係指一種記憶體及一種記憶體系統，係具有用於刷新鄰近一高啟動字元線的字元線之能力，因而避免遺失儲存於耦合至鄰近該等字元線的記憶胞中之資料。
此外，本發明各種時施例係指一種記憶體及一種記憶體系統，係具有避免遺失儲存於耦合至一冗餘字元線的記憶胞中之資料的能力。
在一實施例中，一種記憶體包含複數字元線；一或多條冗餘字元線，適用於取代該等字元線當中的一或多條字元線；一目標位址產生單元，適用於使用一已儲存位址而產生一或多個目標位址；以及一控制單元，適用於依序刷新該等字元線以回應被週期輸入的一刷新指令、當該刷新指令輸入M次時刷新基於該目標位址所選擇的一字元線，以及每當該刷新指令輸入N次時刷新該一或多條冗餘字元線，其中M及N為自然數。
該記憶體可更包含一位址偵測單元，適用於偵測該等字元線當中的一字元線之一位址，該字元線被啟動一設定次數或大於該設定次數，或被啟動一設定頻率或大於該設定頻率。
該記憶體可更包含一第一計數單元，適用於產生每當一字元線被刷新時而改變的第一計數資訊；以及一第二計數單元，適用於產生每當一冗餘字元線被刷新時而改變的第二計數資訊。
該控制單元可包含一刷新控制單元，適用於致能一第一刷新訊號以回應該刷新指令、當該刷新指令輸入M次時致能一第二刷新訊號，以及當該刷新指令輸入N次時致能一第三刷新訊號；以及一列控制單元，適用刷新於基於該第一計數資訊所選擇的字元線以回應該第一刷新訊號、刷新基於該目標位址所選擇的字元線以回應該第二刷新訊號，以及刷新基於該第二計數資訊所選擇的冗餘字元線以回應該第三刷新訊號。
該控制單元可更包含一冗餘控制單元，適用於儲存一錯誤位址，且當該第一計數資訊等於該錯誤位址時，致能一冗餘訊號並輸出對應該一或多條冗餘字元線之一者的冗餘資訊。
該列控制單元可包含一位址選擇單元，適用於選擇該第一計數 資訊以回應該第一刷新訊號，以及選擇該目標位址以回應該第二刷新訊號；以及一字元線控制單元，適用於當該第一刷新訊號或該第二刷新訊號被致能時刷新對應該位址選擇單元之一輸出的一字元線、當該冗餘訊號被致能時刷新對應該冗餘資訊的一冗餘字元線，以及當該第三刷新訊號被致能時刷新對應該第二計數資訊的一冗餘字元線。
該控制單元可包含一冗餘控制單元，適用於儲存錯誤位址，且當該第一計數資訊等於已儲存錯誤位址之一者時，致能一冗餘訊號並輸出對應該等冗餘字元線之一者的冗餘資訊；一刷新控制單元，適用於致能一第一刷新訊號以回應該刷新指令、當該刷新指令輸入M次時致能一第二刷新訊號，以及當該刷新指令輸入N次時致能一第三刷新訊號以回應該目標冗餘致能訊號；以及一列控制控制單元，適用於刷新基於該第一計數資訊所選擇的字元線以回應該第一刷新訊號、刷新基於該目標位址所選擇的字元線以回應該第二刷新訊號，以及刷新基於該第二計數資訊所選擇的冗餘字元線以回應該第三刷新訊號。
在一實施例中，一種記憶體系統可包含一記憶體，該記憶體包含複數字元線及用於取代該等字元線當中一或多條字元線的一或多條冗餘字元線，且適用於依序刷新該等字元線以回應被週期輸入的一刷新指令、每當該刷新指令輸入M次時刷新基於一目標位址所選擇的一字元線，以及每當該刷新指令輸入N次時依序刷新該一或多條冗餘字元線，其中M及N為自然數；以及一記憶體控制器，適用於將該刷新指令週期地輸入至該記憶體。
該記憶體可包含一位址偵測單元，適用於偵測該等字元線當中的一字元線之位址，該字元線被啟動一設定次數或以上，或以一設定頻率或以上而被啟動。
在一實施例中，一種記憶體可包含複數字元線；一或多條冗餘字元線，適用於取代該等字元線當中的一或多條字元線；以及一控制單元，適用於依序刷新該等字元線以回應被週期輸入的一刷新指令，以及每當該刷新指令輸入N次時依序刷新一或多條冗餘字元線，其中N為自然數。
該記憶體可更包含一第一計數單元，適用於產生每當一字元線被刷新時而改變的第一計數資訊；以及一第二計數單元，適用於產生每當一冗餘字元線被刷新時而改變的第二計數資訊。
該控制單元可包含一冗餘控制單元，適用於當該第一計數資訊等於一錯誤位址時致能一冗餘訊號；一刷新控制單元，適用於致能一刷新訊號以回應該刷新指令，以及當該刷新指令輸入N次時致能一冗餘刷新訊號；以及一列控制單元，適用於刷新基於該第一計數資訊所選擇的一字元線以回應該刷新訊號，以及刷新基於該第二計數資訊所選擇的一冗餘字元線以回應該冗餘刷新訊號。
在一實施例中，一記憶體可包含複數字元線；一或多條冗餘字元線，適用於取代該等字元線當中的一或多條字元線；一計數單元，適用於產生每當一字元線被刷新時而改變的第一計數資訊，以及產生每當一冗餘字元線被刷新時而改變的第二計數資訊；一目標位址產生單元，適用於偵測該等字元線當中的一字元線之一位址，該字元線被啟動一設定次數或大於該設定次數，或被啟動一設定頻率或大於該設定頻率，並產生對應一或多條字元線的一目標位址，其中該一或多條字元線係鄰近對應一已偵測字元線，該已偵測字元線對應由該位址偵測單元所偵測到的一已偵測位址；以及一控制單元，適用於刷新基於該第一計數資訊所選擇的一字元線以回應一刷新指令、每當該刷新指令輸入M次時刷新 基於該目標位址所選擇的一字元線，以及每當該刷新指令輸入N次時刷新基於該第二計數資訊所選擇的一冗餘字元線，其中M及N為自然數。
該控制單元可包含一刷新控制單元，適用於致能一第一刷新訊號以回應該刷新指令、當該刷新指令輸入M次時致能一第二刷新訊號，以及當該刷新指令輸入N次時致能一第三刷新訊號；以及一列控制單元，適用於刷新基於該第一計數資訊所選擇的字元線以回應該第一刷新訊號、刷新基於該目標位址所選擇的字元線以回應該第二刷新訊號，以及刷新基於該第二計數資訊所選擇的冗餘字元線以回應該第三刷新訊號。
210‧‧‧位址計數單元
220‧‧‧目標位址產生單元
230‧‧‧刷新控制單元
240‧‧‧列控制單元
250‧‧‧胞陣列
310‧‧‧指令輸入單元
320‧‧‧位址輸入單元
330‧‧‧指令解碼器
340‧‧‧第一計數單元
350‧‧‧第二計數單元
360‧‧‧位址偵測單元
370‧‧‧目標位址產生單元
380‧‧‧控制單元
381‧‧‧刷新控制單元
382‧‧‧冗餘控制單元
383‧‧‧列控制單元
390‧‧‧胞陣列
610_0~610_B‧‧‧位址儲存單元
620_0~620_B‧‧‧位址比較單元
630‧‧‧冗餘訊號產生單元
640‧‧‧目標冗餘致能訊號產生單元
810‧‧‧位址選擇單元
820‧‧‧字元線控制單元
910‧‧‧指令輸入單元
920‧‧‧位址輸入單元
930‧‧‧指令解碼器
940‧‧‧第一計數單元
950‧‧‧第二計數單元
960‧‧‧控制單元
961‧‧‧刷新控制單元
962‧‧‧冗餘控制單元
963‧‧‧列控制單元
970‧‧‧胞陣列
1010‧‧‧記憶體
1020‧‧‧記憶體控制器
ACT‧‧‧啟動指令
ADDs‧‧‧位址
BL‧‧‧字元線
CAP_K-1,CAP_K,CAP_K+1‧‧‧胞電容
CELL_K-1,CELL_K,CELL_K+1‧‧‧記憶胞
CMDs‧‧‧輸入指令訊號
CNT_ADD‧‧‧計數位址
CNT_ADD1‧‧‧第一計數資訊
CNT_ADD2‧‧‧第二計數資訊
DET‧‧‧偵測訊號
HIGH_ADD‧‧‧位址
IN_ADD‧‧‧輸入位址
MC‧‧‧記憶胞
PRE‧‧‧預充電指令
RED<0：B>‧‧‧冗餘資訊
RED<0>~RED<B>‧‧‧結果
RED_EN‧‧‧冗餘訊號
RED_REF‧‧‧冗餘刷新訊號
REF‧‧‧刷新指令
REF1‧‧‧第一刷新訊號
REF2‧‧‧第二刷新訊號
REF3‧‧‧第三刷新訊號
REF_ACT‧‧‧刷新訊號
RWL0~RWLB‧‧‧冗餘字元線
RWLK‧‧‧第K冗餘字元線
RWLK+1‧‧‧第K+1冗餘字元線
SEL_ADD‧‧‧已選擇位址
STO_0~STO_B‧‧‧值
TAR_ADD‧‧‧目標位址
TRR‧‧‧目標刷新訊號
TRR_RED_EN‧‧‧目標冗餘致能訊號
TR_K-1,TR_R,TR_K+1‧‧‧胞電晶體
USE_0~USE_B‧‧‧使用訊號
WLK‧‧‧第K字元線
WLK+1‧‧‧第K+1字元線
WL0~WLA‧‧‧字元線
WLK-1,WLK,WLK+1‧‧‧字元線
第1圖為包含於一記憶體的一胞陣列之一部分的示意圖，以說明字元線干擾。
第2圖為一記憶體之一部分的示意圖，以說明一目標刷新作業。
第3圖為根據本發明一實施例之一記憶體的配置圖。
第4圖為第3圖的記憶體之一刷新作業的波形圖。
第5圖為第3圖的記憶體之刷新作業的波形圖。
第6圖為一冗餘控制單元382的配置圖。
第7圖為根據本發明另一實施例之一記憶體的示意圖。
第8圖為一列控制單元383的配置圖。
第9圖為根據本發明另一實施例之一記憶體的示意圖。
第10圖為根據本發明一實施例之一記憶體系統的配置圖。
以下將參考附圖並詳細說明各種實施例。然而，本發明係以不同形式被體現，而不被解釋為限制於本文所述之實施例。而是，提供這些實施例以讓說明書的揭露更加完整及完全的，並將本發明的範圍傳達給本發明所屬技術領域中具有通常知識者。在整個說明書的揭露中，本發明的各種圖式及實施例中的相同元件符號代表相同元件。
在此說明書中，一高啟動字元線可指一種滿足一或多個下述條件的字元線：一啟動數(亦即該字元線被啟動的次數)，其係大於或等於一參考數；以及一啟動頻率(亦即該字元線被啟動的頻率)，其係大於或等於在一預設期間的一參考頻率。此後，一正常刷新作業可指一種一記憶體依序刷新一些字元線的作業，一目標刷新作業可指一種該記憶體刷新鄰近一高啟動字元線之一或多條字元線的作業，以及一冗餘刷新作業可指一種無論用於取代一字元線的一冗餘作業而該記憶體直接選擇及刷新一冗餘字元線的作業。
第2圖為一記憶體之一部分的示意圖，以說明一目標刷新作業。
如第2圖所示，該記憶體可包含一位址計數單元210、一目標位址產生單元220、一刷新控制單元230、一列控制單元240及一胞陣列250。
該胞陣列250可包含複數字元線WL0至WLA，該等字元線WL0至WLA係耦合至一或多個記憶胞MC；以及複數冗餘字元線RWL0至RWLB，用於取代該等字元線WL0至WLA當中在該作業中具有一錯誤的字元線。
當一刷新指令REF輸入時，該刷新控制單元230可致能一第一刷新訊號REF1一或多次；以及每當該刷新指令REF輸入一設定次數時，該刷新控制單元230可致能一第二刷新訊號REF2。舉例來說，當該刷新指令REF輸入時，該控制單元230可致能該第一刷新訊號REF1，並計數該刷新指令REF輸 入多少次；以及每當該刷新指令REF輸入四次時，該刷新控制單元230可致能該第二刷新指令REF。
該位址計數單元210可產生一計數位址CNT_ADD，以及每當該第一刷新訊號REF1被致能時，該位址計數單元210可改變該計數位址CNT_ADD的值。每當該第一刷新訊號REF1被致能時，該位址計數單元210可使該計數位址CNT_ADD的值增加1。為了使該計數位址CNT_ADD的值增加1，該位址計數單元210可改變該計數位址CNT_ADD，以在一第K字元線先被選擇的情況下選擇一第K+1字元線WLK+1。
該目標位址產生單元220可藉由參考在一設定期間於該記憶體中啟動的字元線上之資訊而偵測一高啟動字元線，並儲存該高啟動字元線的位址。該目標位址產生單元220可產生一目標位址TAR_ADD，該目標位址TAR_ADD對應鄰近使用已儲存的位址之高啟動字元線的一字元線。當該第二刷新訊號REF2被致能時，該目標位址產生單元220可輸出該目標位址TAR_ADD。該目標位址TAR_ADD可具有藉由使該高啟動字元線的位址增加或減去1而獲得的一值。
當該第一刷新訊號REF1被致能時，該列控制單元240可刷新對應該計數位址CNT_ADD的一字元線；以及當該第二刷新訊號REF2被致能時，該列控制單元240可刷新對應該目標位址TAR_ADD的一字元線。
當該刷新指令REF被輸入時，該記憶體可刷新對應該計數位址CNT_ADD的字元線，以回應該第一刷新訊號REF1。由於該計數位址CNT_ADD的值依序增加，包含於該記憶體中的複數字元線WL0至WLM可被依序刷新(正常刷新)。當該刷新指令REF輸入一設定次數時(目標刷新)，該記憶體可刷新對 應該目標位址TAR_ADD的字元線，以回應該第二刷新訊號REF2。此時，對應該目標位址TAR_ADD的字元線可包含一或多條鄰近字元線。
該等字元線WL0至WLA具有已分配位址。當一高啟動字元線係該等字元線WL0至WLA之一者時，該記憶體可使用該等位址而在鄰近該高啟動字元線的字元線上執行一目標刷新作業。然而，該等冗餘字元線RWL0至RWLB具有已分配位址。因此，當一高啟動字元線為該等冗餘字元線RWL0至RWLB之一者時，難以在該高啟動字元線對應的冗餘字元線所鄰近之冗餘字元線上執行一目標刷新作業。
第3圖為根據本發明一實施例之一記憶體的配置圖。
如第3圖所示，該記憶體可包含一指令輸入單元310、一位址輸入單元320、一指令解碼器330、一第一計數單元340、一第二計數單元350、一位址偵測單元360、一目標位址產生單元370、一控制單元380及一胞陣列390。第3圖僅示出與該記憶體中的一啟動作業及一刷新作業相關的元件，而並未示出與本發明無直接相關的作業(例如讀取及寫入作業)之元件。
請參考第3圖，將說明該記憶體。
該胞陣列390可包含複數字元線WL0至WLA以及複數冗餘字元線RWL0至RWLB，其中A及B為自然數。各該字元線WL0至WLA及各該冗餘字元線RWL0至RWLB可耦合至一或多個記憶胞MC。該等字元線WL0至WLA可以「WL0」至「WLA」的順序被設置，且該等冗餘字元線RWL0至RWLB可以「RWL0」至「RWLB」的順序被設置於該字源線WLA之後。
該指令輸入單元310可接收輸入指令訊號CMDs，且該位址指 令輸入單元320可接收位址ADDs。各該輸入指令訊號CMDs及各該位址ADDs可包含多位元訊號。
該指令解碼器330可解碼透過該指令輸入單元310所輸入的指令訊號CMDs，並產生一啟動指令ACT、一刷新指令REF及一預充電指令PRE。當該等輸入指令訊號CMDs的一組合指的是該啟動指令ACT時，該指令解碼器330可致能該啟動指令ACT；當該等輸入指令訊號CMDs的一組合指的是該刷新指令REF時，該指令解碼器330可致能該刷新指令REF；以及當該等輸入指令訊號CMDs的組合指的是該預充電指令PRE時，該指令解碼器330可致能該預充電指令PRE。此外，該指令解碼器330可亦藉由解碼該等輸入指令訊號CMDs而產生讀取及寫入指令。由於該等讀取及寫入指令與該記憶體無直接相關，因此其詳細圖式及說明將省略。
該第一計數單元340可產生第一計數資訊CNT_ADD1，每當該等字元線WL0至WLA被刷新時，該第一計數資訊CNT_ADD1的值會改變。每當該第一刷新訊號REF1被致能時，該第一計數單元340可使該第一計數資訊CNT_ADD1的值增加1。該第一計數資訊CNT_ADD1可被使用以做為用於選擇一字元線的一位址，其中在一正常刷新作業期間，在該字元線上執行一刷新作業。當該第一計數資訊CNT_ADD1的值增加1時，其可指的是該第一計數資訊CNT_ADD1被改變，以在一第K字元線WLK先被選擇的情況下選擇一第K+1字元線WLK+1。
該第二計數單元350可產生第二計數資訊CNT_ADD2，每當該等冗餘字元線RWL0至RWLB被刷新時，該第二計數資訊CNT_ADD2的值而改變。每當一第三刷新訊號REF3被致能時，該第二計數單元350可使該第二計 數資訊CNT_ADD2的值增加1。該第二計數資訊CNT_ADD2可被使用以做為用於選擇一冗餘字元線的資訊，其中在一冗餘刷新作業期間，該冗餘字元線上執行一刷新作業。當該第二計數資訊CNT_ADD2的值增加1時，其可指的是該第二計數資訊CNT_ADD2被改變，以在一第K冗餘字元線RWLK僅在之前被選擇的情況下選擇一第K+1冗餘字元線RWLK+1。
當一高啟動字元線或高啟動位址被偵測時，該位址偵測單元360可致能一偵測訊號DET，並輸出該高啟動字元線的一位址HIGH_ADD。該位址偵測單元360可偵測一字元線，以作為該等字元線WL0至WLA當中的一高啟動字元線，其滿足一或多個下述條件：一啟動數大於或等於一參考數；以及一啟動頻率大於或等於一參考頻率。
該位址偵測單元360可接收一啟動指令ACT及一輸出位址IN_ADD、計數各該字元線在一設定期間可啟動多少次、比較各該字元線的啟動數量與參考數量，以及在該設定期間偵測一字元線被啟動該參考次數或以上。此外，該位址偵測單元360在一設定期間可儲存各該字元線之被啟動的歷史紀錄、將各該字元線的啟動頻率與參考頻率相比較，以及在該設定期間偵測以該參考頻率或以上被啟動的一字元線。各該字元線的歷史紀錄可包含字元線在該設定期間被啟動的資訊。該位址偵測單元360可決定一字元線作為一高啟動字元線，其中該字元線係透過一或多個上述方法而被偵測。作為參考，該參考數量及該參考頻率可在考慮該記憶胞MC能夠承受多少字元線干擾的狀況下被設定。
舉例來說，該位址偵測單元360可設定該參考數量為10^5，並在該設定期間偵測具有一啟動數量大於或等於10^5的一字元線。另外，該位址偵測單元360可每五次啟動作業中啟動二次的頻率來設定該參考頻率，並在該 設定期間每五次啟動作業偵測被啟動二次或以上的一字元線。作為參考，該設定期間可使用一計時器而被設定以對應一特定時間，或是在該啟動指令ACT或刷新指令REF輸入一設定次數的一期間，該設定期間被設定以對應一期間。
當該偵測訊號DET被致能時，該目標位址產生單元370可儲存透過該位址偵測單元360所輸出的高啟動位址的位址HIGH_ADD(此後，稱為一高啟動位址)；以及當該目標刷新訊號TRR被致能時，該目標位址產生單元370可產生一目標位址TAR_ADD。該目標位址TAR_ADD可包含鄰近該高啟動字元線的一或多條字元線之(一)位址。當該目標刷新訊號TRR被致能時，該目標位址產生單元370可藉由使已儲存的高啟動位址HIGH_ADD的值增加或減少1而產生該目標位址TAR_ADD；以及當該第二刷新訊號REF2被致能時，該目標位址產生單元370輸出該目標位址TAR_ADD。當該高啟動字元線為一第K字元線WLK時，藉由使該高啟動位址HIGH_ADD減少1而獲得的值可對應一第K-1字元線WLK-1，並藉由使該高啟動位址HIGH_ADD增加1而獲得的值可對應一第K+1字元線WLK+1。
該控制單元380可刷新透過該第一計數資訊CNT_ADD1而選擇的一字元線，以回應被週期輸入的刷新指令REF。當該刷新指令REF輸入M次時，該控制單元380可刷新透過該目標位址TAR_ADD而選擇的一字元線；當該刷新指令REF輸入N次時，該控制單元380可刷新透該第二計數資訊CNT_ADD2而選擇的一冗餘字元線。由於該第一計數資訊CNT_ADD1依序增加以回應該第一刷新訊號REF1，使得該控制單元380可依序刷新該等字元線WL0至WLA以回應該第一計數資訊CNT_ADD1。此外，由於該第二計數資訊CNT_ADD2依序增加以回應該第三刷新訊號REF3，使得該控制單元380可依 序刷新該等冗餘字元線RWL0至RWLB以回應該第二計數資訊CNT_ADD2。
該控制單元380可包含一刷新控制單元381、一冗餘控制單元382及一列控制單元383。該刷新控制單元381可致能該第一刷新訊號REF1以回應該刷新指令REF、當該刷新指令REF輸入M次時致能該第二刷新訊號REF2，以及當該刷新指令REF輸入N次時致能該第三刷新訊號REF3。當該刷新指令REF輸入M次時，該刷新控制單元381在一設定期間可致能該目標刷新訊號TRR。該目標刷新訊號TRR在用於刷新一或多條鄰近字元線所需的一時間被致能。該刷新控制單元381可計數該刷新指令REF。當該刷新指令REF輸入M次時，該刷新控制單元381可致能該第二刷新訊號REF2；以及當該刷新指令REF輸入N次時，該刷新控制單元381可致能該第三刷新訊號REF3。當該刷新指令REF開始輸入時或是該刷新指令REF輸入一設定次數之後，該刷新指令REF可開始計數。
在本實施例中，M及N可具有相同或相異的值。當M=4及N=5時，亦即，當M及N具有相異值時，該刷新控制單元381在該刷新指令REF輸入四次時可致能該第二刷新訊號REF2，以及在該刷新指令REF輸入五次時可致能該第三刷新訊號REF3。當致能該第二刷新訊號REF2或該第三刷新訊號REF3時，該刷新控制單元381可致能該第一刷新訊號REF1，或不可致能該第一刷新訊號REF1。當該第一刷新訊號REF1及該第二刷新訊號REF2或該第三刷新訊號REF3一起致能時，該刷新指令REF可被使用於致能該第一刷新訊號REF1，接著並致能該第二刷新指令REF2或該第三刷新指令REF3。
當一起致能該第二刷新指令REF2及該第三刷新指令REF3時，該刷新控制單元381可致能該第二刷新訊號REF2，接著並致能該第三刷新訊號 REF3。舉例來說，當M=4及N=4時，亦即，當M及N具有相同值時，該刷新控制單元381在該刷新指令REF輸入四次時可依序致能該第二刷新訊號REF2及該第三刷新訊號REF3。另外，該刷新控制單元381可致能該第二刷新訊號REF2及該第三刷新訊號REF3，以使該第二刷新訊號REF2及該第三刷新訊號REF3不彼此重疊。舉例來說，該刷新控制單元381可自開始來計數該刷新指令REF以決定該第二刷新訊號REF2被致能的時間。然後，該刷新控制單元381可在該刷新指令REF輸入二次後計數該刷新指令REF，並決定該第三刷新指令REF3被致能的時間。在此例中，當該刷新指令輸入4*X次時，該第二刷新訊號REF2可被致能；當該刷新指令輸入(4*X+2)次時，該第三刷新訊號REF3可被致能，其中X為自然數。
該第一刷新訊號REF1至該第三刷新訊號REF3被致能的順序根據電路設計而不同。
通常情況下，二字元線係鄰近一特定字元線。當該特定字元線為「WLK」時，鄰近的字元線可為「WLK-1」及「WLK+1」。因此，當該刷新指令REF輸入M次時，該刷新控制單元381可致能該第二刷新訊號REF2二次。當該第二刷新訊號REF2第一次被致能時，該目標位址產生單元370可產生對應該字元線WLK-1的一位址；當該第二刷新訊號REF2第二次被致能時，該目標位址產生單元370可產生對應該字元線WLK+1的一位址。該等位址被產生的順序根據電路設計而不同。
該冗餘控制單元382可儲存錯誤位址。當自該位址輸入單元320或該第一計數資訊CNT_ADD1所輸出的輸入位址IN_ADD與已儲存的錯誤位址相同時，該冗餘控制單元382可執行一冗餘作業以選擇一冗餘字元線，其中 該冗餘字元線取代對應該輸入位址IN_ADD或該第一計數資訊CNT_ADD1的一字元線。當該啟動指令ACT被致能時，該冗餘控制單元382可比較該輸入位址IN_ADD與已儲存的錯誤位址，並產生對應該冗餘字元線的冗餘資訊RED<0：B>，其中該冗餘字元線取代對應該輸入位址IN_ADD的字元線。此外，當該第一刷新訊號REF1被致能時，該冗餘控制單元382可比較該第一計數資訊CNT_ADD1與已儲存的錯誤位址，並產生對應該冗餘字元線的冗餘資訊RED<0：B>，其中該冗餘字元線取代對應該第一計數資訊CNT_ADD1的字元線。當對應該輸入位址IN_ADD或該第一計數資訊CNT_ADD1的字元線被取代時，該冗餘控制單元382可致能一冗餘訊號RED_EN。將參考第6圖以詳細說明該冗餘控制單元382。
該列控制單元383可執行一字元線的一啟動或刷新作業。當該啟動指令ACT被致能時，該列控制單元383可啟動對應該輸入位址IN_ADD的一字元線；以及當該冗餘訊號RED_EN被致能時，該列控制單元383可啟動對應該冗餘資訊RED<0：B>的一冗餘字元線。當該預充電指令PRE被致能時，該列控制單元383可預充電已啟動的字元線。
當該第一刷新訊號REF1被致能時，該列控制單元383可刷新對應該第一計數資訊CNT_ADD1的一字元線；以及當該冗餘訊號RED_EN被致能時，該列控制單元383可刷新對應該冗餘資訊RED<0：B>的一冗餘字元線。當該第二刷新訊號REF2被致能時，該列控制單元383可刷新對應該目標位址TAR_ADD的一字元線。當該第三刷新訊號REF3被致能時，該列控制單元383可刷新對應該第二計數資訊CNT_ADD2的一冗餘字元線。
該記憶體可在鄰近一高啟動字元線及一冗餘字元線的字元線上 執行一額外刷新作業，因而避免由於字元線干擾而發生的錯誤。
第4圖為用於說明第3圖的記憶體之一刷新作業的波形圖。第4圖示出M與N為4(M=N=4)，且該第二刷新訊號REF2與該第三刷新訊號REF3一起被致能的例子。每當該刷新指令REF被致能時，該第一刷新訊號REF1可被致能二次；以及每當該刷新指令REF被輸入四次時，該第一刷新訊號REF1不被致能。每當該刷新指令輸入四次時，該第二刷新訊號REF2可被致能二次；以及每當該刷新指令REF輸入四次時，該第三刷新指令REF3可被致能一次。
首先，當該刷新指令REF第一次被致能時，該第一刷新訊號REF1可被致能二次，且對應該第一計數資訊CNT_ADD1的一字元線可被刷新。此時，當一第K字元線被刷新以回應第一次被致能的第一刷新訊號REF1時，一第K+1字元線可被刷新以回應第二次被致能的第一刷新訊號REF1。甚至當該刷新指令REF第二次及第三次被致能時，字元線可以上所述的相同方式被依序刷新。
當該刷新指令REF第四次被致能時，該第二刷新訊號REF2可被致能二次，且該第三刷新訊號REF3可被致能一次。當該高啟動字元線為一第L字元線時，一第L-1字元線可被刷新以回應第一次被致能的第二刷新訊號REF2，且一第L+1字元線可被刷新以回應第二次被致能的第二刷新訊號REF2。當該第三刷新訊號REF3被致能時，對應該第二計數資訊CNT_ADD2的一冗餘字元線可被致能。
第5圖為第3圖的記憶體之刷新作業的波形圖。第5圖示出M及N為4(M=N=4)的例子，且該第二刷新訊號REF2與該第三刷新訊號REF3被分開致能。當該刷新指令REF被輸入(2*X-1)次時，該第一刷新訊號REF1可 被致能二次，其中X為自然數。在此例中，當該刷新指令REF輸入4*X次時，該第一刷新訊號REF1可不被致能；但是，當該刷新指令REF輸入(4*X-2)次時，該第一刷新訊號可被致能一次。當該刷新指令REF輸入4*X次時，該第二刷新訊號REF2可被致能二次；以及當該刷新指令REF輸入(4*X-2)次時，該第三刷新訊號REF3可被致能一次。
當該刷新指令REF第一次被致能時，該第一刷新訊號REF1可被致能二次，且對應該第一計數資訊CNT_ADD的一字元線可被刷新。此時，當一第K字元線被刷新以回應第一次被致能的第一刷新訊號REF1時，一第K+1字元線可被刷新以回應於第二次被致能的第一刷新訊號REF1。當該刷新指令REF第三次被致能時，字元線可以上述的相同方式被依序刷新。
當該刷新指令REF被致能二次時，該第一刷新訊號REF1可被致能一次，且該第三刷新訊號REF3可被致能一次。此時，一第K+2字元線可被刷新以回應該第一刷新訊號REF1，且一第一冗餘字元線可被刷新以回應該第三刷新訊號REF3。
當該刷新指令REF第四次被致能時，該第二刷新訊號REF2可被致能二次。當一高啟動字元線為一第L字元線時，一第L-1字元線可被刷新以回應於第一次被致能的第二刷新訊號REF2，且一第L+1字元線可被刷新以回應第二次被致能的第二刷新訊號REF2。
該等字元線藉由該記憶體而被刷新的順序、該記憶體執行一或多個正常刷新作業的順序、該目標刷新作業、回應該刷新指令REF的冗餘刷新作業，以及對應一刷新指令的刷新作業之數量可藉由改變電路設計而以各種方式被設定。
第6圖為該冗餘控制單元382的配置圖。
如第6圖所示，該列控制單元382可包含一或多個位址儲存單元610_0至610_B、一或多個位址比較單元620_0至620_B、一冗餘訊號產生單元630及一目標冗餘致能訊號產生單元640。一或多個位址儲存單元610_0至610_B可分別對應一或多條冗餘字元線RWL0至RWLB。
請參考第6圖，將說明該冗餘控制單元382。
一或多個位址儲存單元610_0至610_B可儲存透過一測試所偵測到的一錯誤位址，該測試係在該記憶體或類似者的一製作程序期間被執行。該錯誤位址可指由於某些原因而無法使用的一字元線。該等位址儲存單元610_0至610B可輸出已儲存的值STO_0至STO_B。
當該啟動指令ACT被致能時，一或多個位址比較單元620_0至620_B可分別輸出藉由比較該輸入位址IN_ADD與對應的儲存單元的輸出而獲得的結果RED<0>至RED<B>；以及當該第一刷新訊號REF1被致能時，一或多個位址比較單元620_0至620_B可分別輸出藉由比較該第一計數資訊CNT_ADD1與對應的儲存單元的輸出而獲得的結果RED<0>至RED<B>。該等位址比較單元的輸出RED<0>至RED<B>可對應該冗餘資訊RED<0：B>的各別位元。
當該輸入位址IN_ADD或該第一計數資訊CNT_ADD1等於對應的位址儲存單元之輸出時，該等位址比較單元620_0至620_B可致能對應的字元。因此，對應該冗餘資訊RED<0：B>的已致能位元的一冗餘字元線可取代對應該輸入位址IN_ADD或該第一計數資訊CNT_ADD1的字元線。
該冗餘訊號產生單元630可產生該冗餘訊號RED_EN，其中該 冗餘訊號RED_EN表示對應該輸入位址IN_ADD的字元線或該第一計數資訊CNT_ALDD1是否被取代。當該冗餘訊號RED_EN被致能時，其可指對應該輸入位址IN_ADD的字元線或該第一計數資訊CNT_ADD1被取代；以及當該冗餘訊號RED_EN不被致能時，其可指對應該輸入位址IN_ADD的字元線或該第一計數資訊不被取代。當該冗餘資訊RED<0：B>的所有位元被失能時，該冗餘訊號產生單元630可失能該冗餘訊號RED_EN；以及當該冗餘資訊RED<0：B>的一或多個位元被致能時，該冗餘訊號產生單元630可致能該冗餘訊號RED_EN。
當一或多個位址儲存單元610_0至610_B當中的一設定量之位址儲存單元儲存一錯誤位址時，該目標冗餘致能訊號產生單元640可致能一目標冗餘致能訊號TRR_RED_EN。儲存一錯誤位址的位址儲存單元之數量在該記憶體的製作程序期間可被計數，並被儲存於該目標冗餘致能訊號產生單元640中，或可被計數以回應藉由一或多個位址儲存單元610_0至610_B而輸出的使用訊號USE_0至USE_B。當一錯誤位址係儲存於其中時，一或多個位址儲存單元610_0至610_B可致能對應的使用訊號。當一錯誤位址儲存於該等位址儲存單元610_0至610_B超過一半時，該目標位址致能訊號640可致能該目標冗餘致能訊號TRR_RED_EN。以下將參考第7圖來說明產生該冗餘致能訊號TRR_RED_EN的原因。
第7圖為根據本發明另一實施例之一記憶體的示意圖。第7圖示出該胞陣列390的一部分。如第7圖所示，該胞陣列390可包含複數字元線WL0至WLA以及一或多條冗餘字元線RWL0至RWL7。為了簡單說明，省略了記憶胞MC的圖示。
僅當該目標冗餘致能訊號TRR_RED_EN被致能時，第3圖的記 憶體可在一冗餘字元線上執行一刷新作業。因此，當產生該目標冗餘致能訊號TRR_RED_EN時，第3圖的冗餘控制單元382可致能該目標冗餘致能訊號TRR_RED_EN，其中一或多條冗餘字元線RWL0至RWLB當中的冗餘字元線之數量可以被使用。僅當該目標冗餘致能訊號被致能時，每當該刷新指令REF輸入N次，該刷新控制單元381可致能該第三刷新訊號REF3。
第3圖的記憶體首先可使用奇數冗餘字元線RWL0,RWL2,...,RWL6，接著使用偶數冗餘字元線RWL1,RWL3,...,RWL7。反之，第3圖的記憶體首先可使用該等偶數冗餘字元線，接著使用該等奇數冗餘字元線。以下說明將著重於在該胞陣列390中的偶數冗餘字元線RWL1,RWL3,RWL5及RWL7先被使用，且接著奇數冗餘字元線RWL0,RWL2,RWL4及RWL6被使用的例子。
(1)當已使用的冗餘字元線之數量等於或少於一半(A)時。
舉例來說，當該等偶數冗餘字元線當中的冗餘字元線RWL1,RWL3及RWL5被使用時，鄰近該等冗餘字元線RWL1,RWL3及RWL5的冗餘字元線RWL0,RWL2,RWL4，及RWL6不被使用。因此，雖然該記憶體執行大量的啟動作業，但是被使用的冗餘字元線不可能發生字元線干擾。因此，該等冗餘字元線無須分開刷新。該目標冗餘致能訊號產生單元640可失能該目標冗餘致能訊號TRR_RED_EN。
(2)當被使用的冗餘字元線之數量大於或等於一半(B)時。
舉例來說，當所有偶數冗餘字元線RWL1,RWL3,RWL5及RWL7被使用，且該等奇數冗餘字元線當中的冗餘字元線RWL0,RWL2及RWL4被使用時，鄰近該等冗餘字元線RWL0至RWL7的冗餘字元線被使用。因此，當用於一特定冗餘字元線的啟動作業之數量增加時，字元線干擾可發生在鄰近 的冗餘字元線。在此例中，該等冗餘字元線須被刷新。因此，該目標冗餘致能訊號產生單元640可致能該目標冗餘致能訊號TRR_RED_EN。
然而，甚至當相同數量的冗餘字元線被使用時，字元線是否需要被刷新可根據該等冗餘字元線的配置或該等冗餘字元線的使用順序而不同。亦即，甚至當超過一半的冗餘字元線被使用時，該等冗餘字元線可不被刷新。因此，該目標冗餘致能訊號產生單元640致能該目標冗餘致能訊號TRR_RED_EN的條件可根據電路設計而不同。
該記憶體可在鄰近高啟動字元線及冗餘字元線的字元線上執行一額外刷新作業，因而避免由於字元線干擾而發生的一錯誤。尤其是，僅當該字元線干擾可能發生在該冗餘字元線中時，該記憶體可額外刷新一冗餘字元線，因而減少刷新電流。
第8圖為一列控制單元383的配置圖。
如第8圖所示，該列控制單元383可包含一位址選擇單元810及一字元線控制單元820。
請參考第8圖，將說明該列控制單元383。
當該啟動指令ACT被致能時，該位址選擇單元810可選擇一輸入位址IN_ADD，並輸出已選擇位址SEL_ADD。當該第一刷新指令REF1被致能時，該位址選擇單元810可選擇該第一計數資訊CNT_ADD1，並輸出該已選擇位址SEL_ADD；以及當該第二刷新指令REF2被致能時，該位址選擇單元810可選擇該目標位址TAR_ADD，並輸出該已選擇位址SEL_ADD。
當該啟動指令ACT被致能時，該字元線控制單元820可啟動對應該已選擇位址SEL_ADD的一字元線；以及當該冗餘訊號RED_EN被致能時， 該字元線控制單元820可啟動對應該冗餘資訊RED<0：B>的一冗餘字元線。當該預充電指令PRE被致能時，該字元線控制單元820可預充電已啟動字元線。
當該第一刷新訊號REF1被致能時，該字元線控制單元820可刷新對應該已選擇位址SEL_ADD的一字元線。在此例中，當該冗餘訊號RED_EN被致能時，該字元線控制單元820可刷新對應該冗餘資訊RED<0：B>的一冗餘字元線。當該第二刷新訊號REF2被致能時，該字元線控制單元820可刷新對應該已選擇位址SEL_ADD的一字元線。當該第三刷新訊號REF3被致能時，該字元線控制單元820可刷新對應該第二計數資訊CNT_ADD2的一冗餘字元線。
第9圖為根據本發明另一實施例之一記憶體的示意圖。
如第9圖所示，該記體可包含一指令輸入單元910、一位址輸入單元920、一指令解碼器930、一第一計數單元940、一第二計數單元950、一控制單元960及一胞陣列970。第9圖僅示出與該記憶體中的一啟動作業及一刷新作業相關的元件，而並未示出與本發明無直接相關的作業(例如讀取作業及寫入作業)之元件。
請參考第9圖，將說明該記憶體。
第9圖的元件當中，該指令輸入單元910、該位址輸入單元920、該指令解碼器930及該胞陣列970可以與第3圖的指令輸入單元310、該位址輸入單元320、該指令解碼器330及該胞陣列390相同的方式配置。
該第一計數單元940可產生第一計數資訊CNT_ADD1，該第一計數資訊CNT_ADD1的值每當該等字元線WL0至WLA被刷新時而改變。每當該刷新訊號REF_ACT被致能時，該第一計數單元940可使該第一計數資訊CNT_ADD1的值增加1。該第一計數資訊CNT_ADD1可被使用以做為用於選擇 一字元線的一位址，其中在一正常刷新作業期間，可在該字元線上執行一刷新作業。當該第一計數單元910使該計數資訊的值增加1時，其指的是該第一計數單元910改變該第一計數資訊CNT_ADD1，以使在一第K字元線WLK先被選擇的情況下選擇一第K+1字元線WLK+1。
該第二計數單元950可產生第二計數資訊CNT_ADD2，該第二計數資訊CNT_ADD2的值每當該等冗餘字元線RWL0至RWLB被刷新時而改變。每當一冗餘刷新訊號RED_REF被致能時，該第二計數單元950可使該第二計數資訊CNT_ADD2的值增加1。該第二計數資訊CNT_ADD2可被使用以做為用於選擇一冗餘字元線的資訊，其中在一冗餘刷新作業期間，該冗餘字元線上的一刷新作業可被執行。當該第二計數單元950使該第二計數資訊CNT_ADD2的值增加1時，其指的是該第二計數單元950改變該第二計數資訊CNT_ADD2被改變，以使在一第K冗餘字元線RWLK在之前被選擇的情況下選擇一第K+1冗餘字元線RWLK+1。
該控制單元960可刷新透過該第一計數資訊CNT_ADD1而選擇的一字元線以回應被週期輸入的一刷新指令，並當該刷新指令REF輸入N次時刷新透過該第二計數資訊CNT_ADD2而選擇的一冗餘字元線。由於該第一計數資訊CNT_ADD1依序增加以回應該刷新訊號REF_ACT，使得該控制單元960可依序刷新該等字元線WL0至WLA以回應該第一計數資訊CNT_ADD1。此外，由於該第二計數資訊CNT_ADD2依序增加以回應該冗餘刷新訊號RED_REF，使得該控制單元960可依序刷新該等冗餘字元線RWL0至RWLB以回應該第二計數資訊CNT_ADD2。
該控制單元960可包含一刷新控制單元961、一冗餘控制單元 962及一列控制單元963。該刷新控制單元961可致能該刷新訊號REF_ACT以回應該刷新指令REF，且當該刷新指令REF輸入N次時，該刷新控制單元961可致能該冗餘刷新訊號RED_REF。該冗餘控制單元962可以第3圖及第6圖所述之相同方式而配置。
該列控制單元963可執行一字元線的一啟動或刷新作業。當該啟動指令ACT被致能時，該列控制單元963可啟動對應該輸入位址IN_ADD的一字元線。在此例中，當該冗餘訊號RED_EN被致能時，該列控制單元963可啟動對應該冗餘資訊RED<0：B>的一冗餘字元線。當該預充電指令PRE被致能時，該列控制單元963可預充電已啟動的字元線。
當該刷新訊號REF_ACT被致能時，該列控制單元963可刷新對應該第一計數資訊CNT_ADD1的一字元線；以及當該冗餘訊號RED_EN被致能時，該列控制單元963可刷新對應該冗餘資訊RED<0：B>的一冗餘字元線。當該冗餘刷新訊號RED_REF被致能時，該列控制單元963可刷新對應該第二計數資訊CNT_ADD2的一冗餘字元線。
當該刷新指令REF輸入時，該記憶體可致能該刷新訊號REF_ACT以執行一正常刷新作業。在此例中，每當該刷新指令REF輸入N次時，該記憶體可致能該冗餘刷新訊號RED_REF以刷新一冗餘字元線。將被刷新的冗餘字元線可透過該第二計數資訊CNT_ADD2而被選擇。
該記憶體可額外刷新一冗餘字元線，因而避免由於字元線干擾而發生錯誤。尤其是，由於僅當字元線干擾可能發生在該冗餘字元線中時，一冗餘字元線可被額外刷新，因而減少刷新電流。
第10圖為根據本發明一實施例之一記憶體系統的配置圖。
如第10圖所示，該記憶體系統可包含一記憶體1010及一記憶體控制器1020。
該記憶體控制器1020可施加輸入指令訊號CMDs及位址ADDs至該記憶體1010以控制該記憶體1010的作業，並在一讀取或寫入作業期間與該記憶體1010交換資料DATA。該記憶體控制器1020可傳輸輸入指令訊號CMDs以輸入一啟動指令ACT、一預充電指令PRE或一刷新指令REF至該記憶體1010。當輸入該啟動指令ACT時，該記憶體控制器1020可傳輸用於選擇一胞區塊的位址ADDs以及一字元線，以在該記憶體1010中啟動。該記憶體控制器1020可週期地傳輸該刷新指令REF至該記憶體1010。
該記憶體1010可包含第3圖、第7圖及第9圖所述之記憶體中之一者。該記憶體1010可偵測一高啟動字元線的一位址。該記憶體1010可偵測及儲存一高啟動字元線的一位址，並在一目標刷新作業期間產生一目標位址。當該刷新指令REF輸入時，該記憶體1010可執行一正常刷新作業。在此例中，當該刷新指令REF輸入M次時，該記憶體可執行一目標刷新作業；以及當該刷新指令REF輸入N次時，該記憶體可執行一冗餘刷新作業。作為參考，用於執行上述刷新作業的記憶體1010之配置及作業可與第3圖至第9圖的敘述相同。
該記憶體系統可在鄰近一高啟動字元線及冗餘字元線的字元線上執行一額外刷新作業，因而避免由於字元線干擾而發生錯誤。
根據本發明實施例，該記憶體及該記憶體系統可在鄰近一高啟動字元線的字元線上執行一目標刷新作業，因而避免使得儲存於與這些鄰近的字元線耦合的記憶體胞中的資料被損壞。
此外，該記憶體及該記憶體系統可避免使得儲存於與一冗餘字 元線耦合的記憶胞中的資料之損壞。
雖然各種實施例用於說明之目的已被描述，但是對於本發明所屬技術領域中具有通常知識者而言，在不背離下述的申請專利範圍所定義的本發明之精神及範圍下，各種改變及修正是相當明顯。

Claims (20)

  1. 一種記憶體，包括：複數字元線；一或多條冗餘字元線，適用於取代該等字元線當中的一或多條字元線；一目標位址產生單元，適用於使用一已儲存位址而產生一或多個目標位址；以及一控制單元，適用於依序刷新該等字元線以回應被週期輸入的一刷新指令、當該刷新指令輸入M次時刷新基於該目標位址所選擇的一字元線，以及每當該刷新指令輸入N次時刷新該一或多條冗餘字元線，其中M及N為自然數。
  2. 如請求項1所述之記憶體，更包括：一位址偵測單元，適用於偵測該等字元線當中的一字元線之一位址，該字元線被啟動一設定次數或大於該設定次數，或被啟動一設定頻率或大於該設定頻率，其中，該目標位址產生單元儲存由該位址偵測單元所偵測的一已偵測位址來作為該已儲存位址，且該一或多個目標位址對應一或多條字元線，其中該一或多條字元線鄰近對應該已偵測位址的一已偵測字元線。
  3. 如請求項1所述之記憶體，更包括：一第一計數單元，適用於產生每當一字元線被刷新時而改變的第一計數資訊；以及一第二計數單元，適用於產生每當一冗餘字元線被刷新時而改變的第二計數資訊。
  4. 如請求項3所述之記憶體，其中該控制單元刷新基於該第一計數資訊所選擇的一字元線以回應該刷新指令、當該刷新指令輸入M次時刷新基於該目標位址所選擇的字元線，以及當該刷新指令輸入N次時刷新基於該第二計數資訊所選擇的一冗餘字元線。
  5. 如請求項4所述之記憶體，其中該控制單元包括：一刷新控制單元，適用於致能一第一刷新訊號以回應該刷新指令、當該刷新指令輸入M次時致能一第二刷新訊號，以及當該刷新指令輸入N次時致能一第三刷新訊號；以及一列控制單元，適用於刷新基於該第一計數資訊所選擇的字元線以回應該第一刷新訊號、刷新基於該目標位址所選擇的字元線以回應該第二刷新訊號，以及刷新基於該第二計數資訊所選擇的冗餘字元線以回應該第三刷新訊號。
  6. 如請求項5所述之記憶體，其中該第一計數單元藉由執行計數而產生該第一計數資訊以回應該第一刷新訊號，以及該第二計數單元藉由執行計數而產生該第二計數資訊以回應該第三刷新訊號。
  7. 如請求項5所述之記憶體，其中該控制單元更包括：一冗餘控制單元，適用於儲存一錯誤位址，且當該第一計數資訊等於該錯誤位址時，致能一冗餘訊號並輸出對應該一或多條冗餘字元線之一者的冗餘資訊，其中該列控制單元包括： 一位址選擇單元，適用於選擇該第一計數資訊以回應該第一刷新訊號，以及選擇該目標位址以回應該第二刷新訊號；以及一字元線控制單元，適用於當該第一刷新訊號或該第二刷新訊號被致能時刷新對應該位址選擇單元之一輸出的一字元線、當該冗餘訊號被致能時刷新對應該冗餘資訊的一冗餘字元線，以及當該第三刷新訊號被致能時刷新對應該第二計數資訊的一冗餘字元線。
  8. 如請求項7所述之記憶體，其中當一輸入位址等於該錯誤位址時，該冗餘控制單元致能該冗餘訊號並輸出該冗餘資訊以回應一啟動指令，其中該字元線控制單元啟動對應該輸入位址的一字元線以回應該啟動指令，並啟動對應該冗餘資訊的一冗餘字元線以回應該冗餘訊號。
  9. 如請求項4所述之記憶體，其中當該一或多條冗餘字元線當中的冗餘字元線之一設定數量或大於該設定數量被使用時，當該刷新指令輸入N次，則該控制單元刷新基於該第二計數資訊所選擇的冗餘字元線。
  10. 如請求項9所述之記憶體，其中該控制單元包括：一冗餘控制單元，適用於儲存錯誤位址、當該第一計數資訊等於已儲存錯誤位址之一者時致能一冗餘訊號並輸出對應該等冗餘字元線之一者的冗餘資訊，以及當該已儲存錯誤位址之數量為一設定數量或大於該設定數量時致能一目標冗餘致能訊號；一刷新控制單元，適用於致能一第一刷新訊號以回應該刷新指令、當該刷新指令輸入M次時致能一第二刷新訊號，以及當該刷新指令輸入N次時致能一第三刷新訊號以回應該目標冗餘致能訊號；以及 一列控制控制單元，適用於刷新基於該第一計數資訊所選擇的字元線以回應該第一刷新訊號、刷新基於該目標位址所選擇的字元線以回應該第二刷新訊號，以及刷新基於該第二計數資訊所選擇的冗餘字元線以回應該第三刷新訊號。
  11. 如請求項10所述之記憶體，其中該冗餘控制單元包括：一或多個位址儲存單元，適用於儲存該等錯誤位址，且當儲存該等錯誤位址時產生使用訊號；一或多個位址比較單元，適用於比較該等已儲存錯誤位址及該第一計數資訊，以輸出該冗餘資訊；一冗餘訊號產生單元，適用於產生該冗餘訊號以回應該冗餘資訊；以及一目標冗餘致能訊號產生單元，適用於產生該目標冗餘致能訊號以回應該等使用訊號。
  12. 如請求項10所述之記憶體，其中該冗餘控制單元包括：第一位址儲存單元，對應設置在奇數位置的冗餘字元線；以及第二位址儲存單元，對應設置在偶數位置的冗餘字元線，該等第一位址儲存單元及該等第二位址儲存單元當中的第一位址儲存單元先被使用的情況下，當所有的第一位址儲存單元儲存該等錯誤位址時，該冗餘控制單元致能該目標冗餘致能訊號，該等第一位址儲存單元及該等第二位址儲存單元當中的第二位址儲存單元先被使用的情況下，當所有的第二位址儲存單元儲存該等錯誤位址時，該冗餘控制單元致能該目標冗餘致能訊號， 在所有的第一位址儲存單元儲存該等錯誤位址之後，一錯誤位址係儲存於該第二位址儲存單元。
  13. 一記憶體系統，包括：一記憶體，包括複數字元線及用於取代該等字元線當中一或多條字元線的一或多條冗餘字元線，且適用於依序刷新該等字元線以回應被週期輸入的一刷新指令、每當該刷新指令輸入M次時刷新基於一目標位址所選擇的一字元線，以及每當該刷新指令輸入N次時依序刷新該一或多條冗餘字元線，其中M及N為自然數；以及一記憶體控制器，適用於將該刷新指令週期地輸入至該記憶體，其中該目標位址係對應至一或多條字元線，其中該一或多條字元線係鄰近於被啟動一設定次數或大於該設定次數之一字元線，或鄰近於被啟動一設定頻率或大於該設定頻率之一字元線。
  14. 如請求項13所述之記憶體系統，其中該記憶體包括：一位址偵測單元，適用於偵測該等字元線當中的被啟動該設定次數或大於該設定次數之該字元線之一位址，或被啟動該設定頻率或大於該設定頻率之該字元線之一位址，並適用於基於偵測到的該位址產生該目標位址。
  15. 如請求項13所述之記憶體系統，其中該記憶體產生每當一字元線被刷新時而改變的第一計數資訊，以及產生每當一冗餘字元線被刷新時而改變的第二計數資訊，以及該記憶體刷新基於該第一計數資訊所選擇的一字元線以回應該刷新指令、當該刷新指令輸入M次時刷新基於該目標位址所選擇的一字元線，以及當該刷新指令輸入N次時刷新基於該第二計數資訊所選擇的一冗餘字元線。
  16. 如請求項13所述之記憶體系統，其中當一或多條冗餘字元線當中的冗餘字元線之一設定數量或大於該設定數量被使用時，每當該刷新指令輸入N次時，該記憶體依序刷新該一或多條冗餘字元線。
  17. 一種記憶體，包括：複數字元線；一或多條冗餘字元線，適用於取代該等字元線當中的一或多條字元線；一計數單元，適用於產生每當一字元線被刷新時而改變的第一計數資訊，以及產生每當一冗餘字元線被刷新時而改變的第二計數資訊；一目標位址產生單元，適用於偵測該等字元線當中的一字元線之一位址，該字元線被啟動一設定次數或大於該設定次數，或被啟動一設定頻率或大於該設定頻率，並產生對應一或多條字元線的一目標位址，其中該一或多條字元線係鄰近對應一已偵測字元線，該已偵測字元線對應由該目標位址產生單元所偵測到的一已偵測位址；以及一控制單元，適用於刷新基於該第一計數資訊所選擇的一字元線以回應一刷新指令、每當該刷新指令輸入M次時刷新基於該目標位址所選擇的一字元線，以及每當該刷新指令輸入N次時刷新基於該第二計數資訊所選擇的一冗餘字元線，其中M及N為自然數。
  18. 如請求項17所述之記憶體，其中該控制單元包括：一刷新控制單元，適用於致能一第一刷新訊號以回應該刷新指令、當該刷新指令輸入M次時致能一第二刷新訊號，以及當該刷新指令輸入N次時致能一第三刷新訊號；以及 一列控制單元，適用於刷新基於該第一計數資訊所選擇的字元線以回應該第一刷新訊號、基於刷新該目標位址所選擇的字元線以回應該第二刷新訊號，以及刷新基於該第二計數資訊所選擇的冗餘字元線以回應該第三刷新訊號。
  19. 如請求項18所述之記憶體，其中該計數單元藉由執行計數而產生該第一計數資訊以回應該第一刷新訊號，以及藉由執行計數而產生該第二計數資訊以回應該第三刷新訊號。
  20. 如請求項1所述之記憶體，更包括：一或多個位址儲存單元，對應該一或多條冗餘字元線，其中每當該刷新指令輸入N次時，該控制單元依序刷新該一或多條冗餘字元線，其中錯誤的一或多個位址儲存單元當中的一設定數量或大於該設定數量的位址儲存單元儲存一錯誤位址。
TW103139086A 2013-12-18 2014-11-11 記憶體及包含該記憶體的記憶體系統 TWI644322B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130158327A KR102189533B1 (ko) 2013-12-18 2013-12-18 메모리 및 이를 포함하는 메모리 시스템
??10-2013-0158327 2013-12-18

Publications (2)

Publication Number Publication Date
TW201528278A TW201528278A (zh) 2015-07-16
TWI644322B true TWI644322B (zh) 2018-12-11

Family

ID=53369286

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139086A TWI644322B (zh) 2013-12-18 2014-11-11 記憶體及包含該記憶體的記憶體系統

Country Status (4)

Country Link
US (1) US9190139B2 (zh)
KR (1) KR102189533B1 (zh)
CN (1) CN104733034B (zh)
TW (1) TWI644322B (zh)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
KR101976452B1 (ko) * 2013-04-22 2019-05-10 에스케이하이닉스 주식회사 반도체 장치
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
KR102168115B1 (ko) * 2014-01-21 2020-10-20 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR20160011483A (ko) * 2014-07-22 2016-02-01 에스케이하이닉스 주식회사 메모리 장치
KR20160069213A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
US9535787B2 (en) * 2015-02-12 2017-01-03 International Business Machines Corporation Dynamic cache row fail accumulation due to catastrophic failure
KR20170007927A (ko) * 2015-07-13 2017-01-23 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102405054B1 (ko) * 2015-11-27 2022-06-08 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR102399475B1 (ko) * 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
US9478316B1 (en) 2016-01-08 2016-10-25 SK Hynix Inc. Memory device
KR102419535B1 (ko) 2016-03-18 2022-07-13 에스케이하이닉스 주식회사 메모리 장치
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
JP6924524B2 (ja) * 2016-04-08 2021-08-25 ウルトラメモリ株式会社 半導体記憶装置
KR102436992B1 (ko) * 2016-09-21 2022-08-29 에스케이하이닉스 주식회사 리프레시 제어 장치
US9799391B1 (en) * 2016-11-21 2017-10-24 Nanya Technology Corporation Dram circuit, redundant refresh circuit and refresh method
KR20180068661A (ko) * 2016-12-14 2018-06-22 에스케이하이닉스 주식회사 반도체장치
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
KR102683296B1 (ko) * 2019-05-17 2024-07-10 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
TWI700694B (zh) * 2019-06-10 2020-08-01 華邦電子股份有限公司 記憶體裝置及其列干擾更新方法
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10930336B1 (en) 2019-07-31 2021-02-23 Winbond Electronics Corp. Memory device and row-hammer refresh method thereof
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
CN115995246A (zh) * 2021-10-18 2023-04-21 长鑫存储技术有限公司 刷新电路、刷新方法及半导体存储器
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations
CN118212957B (zh) * 2024-05-21 2024-08-20 浙江力积存储科技有限公司 存储器冗余字线刷新方法、装置、设备和介质
CN118351909B (zh) * 2024-06-17 2024-08-30 浙江力积存储科技有限公司 存储器字线刷新方法、激活方法、装置、设备和介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060098504A1 (en) * 2003-08-28 2006-05-11 Fujitsu Limited Semiconductor memory

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100527548B1 (ko) * 2004-03-29 2005-11-09 주식회사 하이닉스반도체 메모리 장치의 리프레시 테스트 회로
KR100668510B1 (ko) * 2005-06-30 2007-01-12 주식회사 하이닉스반도체 반도체 메모리 장치
JP5449670B2 (ja) 2007-12-25 2014-03-19 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置、および冗長領域のリフレッシュ方法
US8687450B2 (en) * 2011-02-28 2014-04-01 SK Hynix Inc. Semiconductor device
KR102103873B1 (ko) 2013-06-28 2020-04-24 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
CN103426465B (zh) * 2013-08-26 2016-09-07 郑君 存储器比较刷新电路模块

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060098504A1 (en) * 2003-08-28 2006-05-11 Fujitsu Limited Semiconductor memory

Also Published As

Publication number Publication date
KR102189533B1 (ko) 2020-12-11
TW201528278A (zh) 2015-07-16
CN104733034A (zh) 2015-06-24
US9190139B2 (en) 2015-11-17
KR20150071371A (ko) 2015-06-26
US20150170728A1 (en) 2015-06-18
CN104733034B (zh) 2019-05-28

Similar Documents

Publication Publication Date Title
TWI644322B (zh) 記憶體及包含該記憶體的記憶體系統
US9691466B1 (en) Memory device including refresh controller
TWI753976B (zh) 半導體記憶體裝置
KR102455027B1 (ko) 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
US10020073B2 (en) Memory device and operating method thereof
US9123447B2 (en) Memory, memory system including the same and method for operating memory
US9548099B2 (en) Memory device with advanced refresh scheme
US9286157B2 (en) Address detection circuit and memory including the same
US9437275B2 (en) Memory system and method for operating the same
CN106816180B (zh) 存储器件及其操作方法
US9165622B2 (en) Address detection circuit and memory device including the same
US9514798B2 (en) Address storage circuit and memory and memory system including the same
US9627032B2 (en) Address generation circuit and memory device including the same
US20150255140A1 (en) Semiconductor memory device and refresh control system
US10043569B2 (en) Memory device for detecting failure of memory cells and refreshing memory cells
US9263115B2 (en) Semiconductor device
KR102389259B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
TWI741809B (zh) 刷新測試電路及方法
US9672894B2 (en) Device and method of controlling refresh operation for dynamic random access memory (DRAM)
US10802759B2 (en) Memory system including memory device and memory controller, and operating method thereof
KR20180035068A (ko) 반도체장치
US9922728B2 (en) Memory device