TWI741809B - 刷新測試電路及方法 - Google Patents

刷新測試電路及方法 Download PDF

Info

Publication number
TWI741809B
TWI741809B TW109133595A TW109133595A TWI741809B TW I741809 B TWI741809 B TW I741809B TW 109133595 A TW109133595 A TW 109133595A TW 109133595 A TW109133595 A TW 109133595A TW I741809 B TWI741809 B TW I741809B
Authority
TW
Taiwan
Prior art keywords
signal
refresh
column address
value
coupled
Prior art date
Application number
TW109133595A
Other languages
English (en)
Other versions
TW202125526A (zh
Inventor
鄭淦元
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW202125526A publication Critical patent/TW202125526A/zh
Application granted granted Critical
Publication of TWI741809B publication Critical patent/TWI741809B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

一種刷新測試電路及方法。刷新測試電路包括內部時脈產生器、計數器以及位址檢測電路。內部時脈產生器傳送控制時脈信號至刷新控制器，以產生用於刷新動作的記憶庫選擇信號以及列位址信號。計數器對記憶庫選擇信號的變動進行計數，以產生計數值。位址檢測電路檢測在刷新動作中列位址信號的值是否依序增加，以產生檢測信號。

Description

刷新測試電路及方法
本發明是有關於一種記憶體測試裝置，且特別是有關於一種刷新測試電路及方法。
在動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）中，由於會有電荷損失（charge loss），需要定期對記憶記憶庫進行刷新動作以補充新的電荷。動態隨機存取記憶體例如可透過刷新控制器來逐次提供所有要進行刷新的列位址。因此，在記憶體的生產流程中必須要測試刷新控制器是否正常運行，以確保每個生產出來的記憶體都可正常執行刷新功能。
在現有技術中，當要測試刷新功能時，可從外部寫入新的資料來進行刷新，以檢測刷新後的資料是否正確。然而，在進行上述測試時，通常會禁止由內部觸發預充電動作，以得到足夠的時間進行寫入操作。因此，需要由一些其他控制電路來觸發預充電動作。與正常的刷新動作相比，控制時序會改變，耗費的時間也較長。
本發明提供一種刷新測試電路及方法，可藉由額外設置的電路來對刷新控制器所提供的刷新用信號進行檢測，以在不改變原本控制時序的情況下，進行刷新功能的測試。
本發明的刷新測試電路包括內部時脈產生器、計數器以及位址檢測電路。內部時脈產生器傳送控制時脈信號至刷新控制器，以產生用於刷新動作的記憶庫選擇信號以及列位址信號。計數器耦接刷新控制器。計數器對記憶庫選擇信號的變動進行計數，以產生計數值。位址檢測電路耦接刷新控制器以及計數器。位址檢測電路檢測在刷新動作中列位址信號的值是否依序增加，以產生檢測信號。
在本發明的一實施例中，上述的位址檢測電路包括比較器、及閘以及正反器。比較器的第一輸入端接收計數值，第二輸入端耦接列位址信號，並且對計數值及列位址信號的值進行比較，以在其輸出端輸出比較信號。及閘的第一輸入端耦接比較信號。正反器的輸入端耦接及閘的輸出端，控制端耦接記憶庫選擇信號，輸出端耦接及閘的第二輸入端，並且輸出檢測信號。
本發明的刷新測試方法包括：傳送控制時脈信號至刷新控制器，以產生用於刷新動作的記憶庫選擇信號以及列位址信號；對記憶庫選擇信號的變動進行計數，以產生計數值；以及，檢測在刷新動作中列位址信號的值是否依序增加，以產生檢測信號。
基於上述，本發明的刷新測試電路可藉由計數器以及位址檢測電路來對記憶庫的刷新動作次數以及進行刷新動作的位址進行檢測。藉此，可在不改變原本控制時序的情況下，以較短的時間完成刷新功能的測試。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下請參照圖1，圖1是依照本發明一實施例的一種刷新測試電路的電路示意圖。刷新測試電路100例如內建在動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）中，以對其刷新功能進行測試。如圖1所示，刷新測試電路100包括計數器120、位址檢測電路130以及內部時脈產生器140。在本實施例中，刷新測試電路100用以對刷新控制器110所產生的信號進行測試。
舉例來說，當內建有刷新測試電路100的動態隨機存取記憶體要進行刷新動作時，刷新控制器110可接收到刷新請求信號RQ，並且依據刷新請求信號RQ產生用於刷新動作的記憶庫選擇信號BNKSEL以及列位址信號RADD。當特定的記憶庫被選取執行刷新時，刷新控制器110可致能對應的記憶庫選擇信號BNKSEL（例如上升至高邏輯準位），並且輸出列位址信號RADD以指定所要刷新的位址。在本實施例中，刷新控制器110例如是利用多個邏輯閘所組成的邏輯電路，但本發明並不以此為限。
內部時脈產生器140耦接刷新控制器110。內部時脈產生器140可傳送控制時脈信號ICLK至刷新控制器110，以產生用於刷新動作的記憶庫選擇信號BNKSEL以及列位址信號RADD。藉此，刷新控制器110可接收控制時脈信號ICLK，並且反應於控制時脈信號ICLK來產生每個記憶庫選擇信號BNKSEL以及列位址信號RADD。
計數器120耦接刷新控制器110。計數器120可對記憶庫選擇信號BNKSEL的變動進行計數，以產生計數值COUNT。舉例來說，當記憶庫選擇信號BNKSEL從低邏輯準位上升至高邏輯準位時，計數器120就會將計數值COUNT進行累加。
位址檢測電路130耦接刷新控制器110以及計數器120。位址檢測電路130可檢測在刷新動作中列位址信號RADD的值是否依序增加，以產生檢測信號TEST。具體來說，由於動態隨機存取記憶體需要依序對每個位址進行刷新，刷新控制器110可對應地依序增加列位址信號RADD的值。位址檢測電路130則可以檢測刷新控制器110是否有輸出正確的列位址信號RADD，並且輸出對應的檢測信號TEST。
舉例來說，圖2是依照本發明一實施例的一種位址檢測電路的電路示意圖。在本實施例中，位址檢測電路130包括比較器210、及閘220以及正反器230。比較器210的第一輸入端接收計數值COUNT，比較器210的第二輸入端耦接列位址信號RADD。比較器210可對計數值COUNT及列位址信號RADD的值進行比較，以在其輸出端輸出比較信號CMP1。在本實施例中，當計數值COUNT等於列位址信號RADD的值時，比較器210輸出邏輯1（高邏輯準位）的比較信號CMP1。當計數值COUNT不等於列位址信號RADD的值時，比較器210輸出邏輯0（低邏輯準位）的比較信號CMP1。
及閘220的第一輸入端耦接比較信號CMP1。正反器230的輸入端耦接及閘220的輸出端。正反器230的控制端耦接記憶庫選擇信號BNKSEL。藉此，正反器230可依據記憶庫選擇信號BNKSEL而對及閘220的輸出值進行儲存，並且作為檢測信號TEST進行輸出。
此外，正反器230的輸出端耦接及閘220的第二輸入端。所輸出的檢測信號TEST初始值為邏輯1（高邏輯準位）。基於上述結構，一旦比較器210所輸出的比較信號CMP1變為邏輯0（低邏輯準位）時，正反器230所輸出的檢測信號TEST就會變為邏輯0（低邏輯準位）。並且，由於檢測信號TEST會回授到及閘220的關係，邏輯0（低邏輯準位）的檢測信號TEST會持續到測試結束，以通知使用者發生測試錯誤。
藉此，使用者可依據計數值COUNT來判斷對記憶庫的刷新動作次數是否正確，並且依據檢測信號TEST來判斷每次進行刷新動作的位址是否正確，以進行刷新功能的測試。
由於在本實施例中不需要進行額外的寫入動作或讀出動作，且可正常地由內部觸發預充電動作，在進行刷新測試時並不需要改變原來正常刷新動作的控制時序。此外，由於測試中不涉及記憶體陣列，測試時控制時脈信號ICLK可以比一般的刷新動作運行地更快。舉例來說，內部時脈產生器140可以是雙頻（dual-frequency）的並且可以產生雙頻時脈（dual-frequency clock）。因此，當內部時脈產生器140輸出更快的時脈時，刷新控制器110能夠以更快的時脈頻率運行，就可以在短時間內完成刷新測試。
圖3A及圖3B是依照本發明一實施例的一種刷新測試的波形示意圖。以下對本案適用於動態隨機存取記憶體的刷新測試方法進行說明，請同時參照圖1、圖2、圖3A及圖3B。
圖3A所示的波形例如是刷新功能正常運作時的波形。在圖3A中，當刷新控制器110接收到用以請求進行刷新動作的刷新請求信號RQ時（即時間點TA1），刷新控制器110會產生記憶庫選擇信號BNKSEL以及列位址信號RADD。具體來說，在時間點TA1時，刷新控制器110會開始選擇要進行刷新的記憶庫並且切換記憶庫選擇信號BNKSEL的邏輯準位。此外，在記憶庫選擇信號BNKSEL的兩個上升緣（rising edge）之間（例如時間點TA1與TA2之間），刷新控制器110會對列位址信號RADD的值進行累加，以對下一個位址進行刷新。
另一方面，每當記憶庫選擇信號BNKSEL上升至高邏輯準位（例如時間點TA1）之後，計數器120就會對計數值COUNT進行累加，以計數進行刷新動作的次數。在本實施例中，為了方便說明，將列位址信號RADD以及計數值COUNT初始值皆設為0，但本發明並不以此為限。
本案的位址檢測電路130可被記憶庫選擇信號BNKSEL的上升緣所觸發而開始進行檢測。如圖3A所示，在時間點TA1時，由於計數值COUNT以及列位址信號RADD的值皆為0，圖2中的比較器210會輸出邏輯1（高邏輯準位）的比較信號CMP1。此時，由於檢測信號TEST的初始值為邏輯1，及閘220的輸出值能會保持為邏輯1。因此，在時間點TA1時，對及閘220的輸出值進行儲存的正反器230會輸出邏輯1（高邏輯準位）的檢測信號TEST。以此類推，在圖3A的時間點TA2、TA3、TA4及TA5時，計數值COUNT皆等於列位址信號RADD的值，因此檢測信號TEST皆保持在邏輯1（高邏輯準位），以表示刷新功能通過測試。
圖3B所示的波形例如是刷新控制器110輸出錯誤的列位址信號RADD而導致刷新功能不正常時的波形。在圖3B中，當刷新控制器110接收到用以請求進行刷新動作的刷新請求信號RQ時（即時間點TB1），刷新控制器110會產生記憶庫選擇信號BNKSEL以及列位址信號RADD。具體來說，在時間點TB1時，刷新控制器110會開始選擇要進行刷新的記憶庫並且切換記憶庫選擇信號BNKSEL的邏輯準位。此外，在記憶庫選擇信號BNKSEL的兩個上升緣之間（例如時間點TB1與TB2之間），刷新控制器110會對列位址信號RADD的值進行累加，以對下一個位址進行刷新。
與圖3A的波形不同的是，在時間點TB2與TB3之間，刷新控制器110將列位址信號RADD的值累加至異常值X1，而不是2。因此，在被時間點TB3時的記憶庫選擇信號BNKSEL的上升緣所觸發而開始進行檢測的址檢測電路130中，由於計數值COUNT不等於列位址信號RADD的值，比較器210所輸出的比較信號CMP1為邏輯0（低邏輯準位）。圖2中的比較器210會輸出邏輯0（低邏輯準位）的比較信號CMP1，導致及閘220的輸出值變為邏輯0，正反器230所輸出的檢測信號TEST也就隨之變為邏輯0（低邏輯準位），並且持續到測試結束，以通知使用者發生測試錯誤。
在圖3B中，異常值X1~X4僅表示不與對應的計數值COUNT相等的列位址信號RADD的值，異常值Y1~Y4僅表示不與對應的列位址信號RADD的值相等的計數值COUNT，本發明並未對各異常值進行限定。
圖4是依照本發明另一實施例的一種位址檢測電路的電路示意圖。在本實施例中，位址檢測電路130A包括正反器410、比較器420、及閘430以及正反器440。正反器410的輸入端耦接當下列位址信號RADD_N，正反器410的控制端耦接記憶庫選擇信號BNKSEL。
比較器420的第一輸入端耦接當下列位址信號RADD_N，比較器420的第二輸入端耦接正反器410的輸出端。比較器420可對當下列位址信號RADD_N的值及正反器410所儲存的先前（前一個）列位址信號RADD_N-1的值進行比較，以在其輸出端輸出比較信號CMP2。在本實施例中，在當下列位址信號RADD_N的值減去先前列位址信號RADD_N-1的值等於1時，比較器420輸出邏輯1（高邏輯準位）的比較信號CMP2。在當下列位址信號RADD_N的值減去先前列位址信號RADD_N-1的值不等於1時，比較器420輸出邏輯0（低邏輯準位）的比較信號CMP2。
及閘430的第一輸入端耦接比較信號CMP2。正反器440的輸入端耦接及閘430的輸出端。正反器440的控制端耦接記憶庫選擇信號BNKSEL。藉此，正反器440可依據記憶庫選擇信號BNKSEL而對及閘430的輸出值進行儲存，並且作為檢測信號TEST進行輸出。
此外，正反器440的輸出端耦接及閘430的第二輸入端，並且所輸出的檢測信號TEST初始值為邏輯1（高邏輯準位）。基於上述結構，一旦比較器420所輸出的比較信號CMP2變為邏輯0（低邏輯準位）時，正反器440所輸出的檢測信號TEST就會變為邏輯0（低邏輯準位）。並且，由於檢測信號TEST會回授到及閘430的關係，邏輯0（低邏輯準位）的檢測信號TEST會持續到測試結束，以通知使用者發生測試錯誤。
圖5是依照本發明一實施例說明一種刷新測試方法的流程圖。請參照圖5，在本實施例中動態隨機存取記憶體的刷新測試方法包括下列步驟。傳送控制時脈信號至刷新控制器，以產生用於刷新動作的記憶庫選擇信號以及列位址信號（步驟S510）。接著，對記憶庫選擇信號的變動進行計數，以產生計數值（步驟S520）。最後，檢測在刷新動作中列位址信號的值是否依序增加，以產生檢測信號（步驟S530）。關於，上述步驟S510、S520及S530的實施細節在前述的實施例及實施方式都有詳盡的說明，在此則不再贅述。
綜上所述，本發明的刷新測試電路可藉由計數器以及位址檢測電路來對記憶庫的刷新動作次數以及進行刷新動作的位址進行檢測。據此，由於並未針對刷新測試進行額外的寫入動作或讀出動作，在進行刷新測試時並不需要改變原來正常刷新動作的控制時序，並且控制時脈信號可以比一般的刷新動作運行地更快，也能以較短的時間完成刷新測試。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:刷新測試電路 110:刷新控制器 120:計數器 130:位址檢測電路 140:內部時脈產生器 210、420:比較器 220、430:及閘 230、410、440:正反器 BNKSEL:記憶庫選擇信號 CMP1、CMP2:比較信號 COUNT:計數值 ICLK:控制時脈信號 RADD:列位址信號 RADD_N:當下列位址信號 RADD_N-1:先前列位址信號 RQ:刷新請求信號 TA1~TA5、TB1~TB3、TC1~TC3:時間點 TEST:檢測信號 S510～S530:步驟
圖1是依照本發明一實施例的一種刷新測試電路的電路示意圖。 圖2是依照本發明一實施例的一種位址檢測電路的電路示意圖。 圖3A及圖3B是依照本發明一實施例的一種刷新測試的波形示意圖。 圖4是依照本發明另一實施例的一種位址檢測電路的電路示意圖。 圖5是依照本發明一實施例說明一種刷新測試方法的流程圖。
100:刷新測試電路
110:刷新控制器
120:計數器
130:位址檢測電路
140:內部時脈產生器
BNKSEL:記憶庫選擇信號
COUNT:計數值
ICLK:控制時脈信號
RADD:列位址信號
RQ:刷新請求信號
TEST:檢測信號

Claims (7)

  1. 一種刷新測試電路，包括：內部時脈產生器，傳送一控制時脈信號至一刷新控制器，以產生用於一刷新動作的一記憶庫選擇信號以及一列位址信號；計數器，耦接該刷新控制器，對該記憶庫選擇信號的變動進行計數，以產生一計數值；以及位址檢測電路，耦接該刷新控制器以及該計數器，檢測在該刷新動作中該列位址信號的值是否依序增加，以產生一檢測信號，其中該位址檢測電路包括一比較器，其第一輸入端接收該計數值，其第二輸入端耦接該列位址信號，對該計數值及該列位址信號的值進行比較，以在其輸出端輸出一比較信號，其中該位址檢測電路依據該比較信號產生該檢測信號。
  2. 如請求項1所述的刷新測試電路，其中該內部時脈產生器是雙頻的。
  3. 如請求項1所述的刷新測試電路，其中該位址檢測電路還包括：一及閘，其第一輸入端耦接該比較信號；以及一正反器，其輸入端耦接該及閘的輸出端，其控制端耦接該記憶庫選擇信號，其輸出端耦接該及閘的第二輸入端，並且輸出該檢測信號。
  4. 一種刷新測試方法，包括：傳送一控制時脈信號至一刷新控制器，以產生用於一刷新動 作的一記憶庫選擇信號以及一列位址信號；對該記憶庫選擇信號的變動進行計數，以產生一計數值；以及檢測在該刷新動作中該列位址信號的值是否依序增加，以產生一檢測信號，其中檢測在該刷新動作中該列位址信號的值是否依序增加，以產生該檢測信號的步驟包括：對該計數值及該列位址信號的值進行比較，以輸出一比較信號；以及依據該比較信號判斷該列位址信號的值是否依序增加，以產生該檢測信號。
  5. 一種刷新測試電路，包括：內部時脈產生器，傳送一控制時脈信號至一刷新控制器，以產生用於一刷新動作的一記憶庫選擇信號以及一列位址信號；計數器，耦接該刷新控制器，對該記憶庫選擇信號的變動進行計數，以產生一計數值；以及位址檢測電路，耦接該刷新控制器以及該計數器，檢測在該刷新動作中該列位址信號的值是否依序增加，以產生一檢測信號，其中該位址檢測電路包括：一第一正反器，其輸入端耦接該列位址信號，其控制端耦接該記憶庫選擇信號；以及一比較器，其第一輸入端耦接該列位址信號，其第二輸入端耦接該第一正反器的輸出端，對當下該列位址信號的值及該第一 正反器所儲存的先前該列位址信號的值進行比較，以在其輸出端輸出一比較信號，其中該位址檢測電路依據該比較信號產生該檢測信號。
  6. 如請求項5所述的刷新測試電路，其中該位址檢測電路還包括：一及閘，其第一輸入端耦接該比較信號；以及一第二正反器，其輸入端耦接該及閘的輸出端，其控制端耦接該記憶庫選擇信號，其輸出端耦接該及閘的第二輸入端，並且輸出該檢測信號。
  7. 一種刷新測試方法，包括：傳送一控制時脈信號至一刷新控制器，以產生用於一刷新動作的一記憶庫選擇信號以及一列位址信號；對該記憶庫選擇信號的變動進行計數，以產生一計數值；以及檢測在該刷新動作中該列位址信號的值是否依序增加，以產生一檢測信號，其中檢測在該刷新動作中該列位址信號的值是否依序增加，以產生該檢測信號的步驟包括：對當下該列位址信號的值及透過一正反器所儲存的先前該列位址信號的值進行比較，以輸出一比較信號；以及依據該比較信號判斷該列位址信號的值是否依序增加，以產生該檢測信號。
TW109133595A 2019-12-18 2020-09-28 刷新測試電路及方法 TWI741809B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/719,930 US10957376B1 (en) 2019-12-18 2019-12-18 Refresh testing circuit and method
US16/719,930 2019-12-18

Publications (2)

Publication Number Publication Date
TW202125526A TW202125526A (zh) 2021-07-01
TWI741809B true TWI741809B (zh) 2021-10-01

Family

ID=74882553

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109133595A TWI741809B (zh) 2019-12-18 2020-09-28 刷新測試電路及方法

Country Status (3)

Country Link
US (1) US10957376B1 (zh)
CN (1) CN112992254B (zh)
TW (1) TWI741809B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417384B2 (en) * 2020-08-27 2022-08-16 Micron Technology, Inc. Apparatuses and methods for control of refresh operations
JP6975298B1 (ja) * 2020-09-03 2021-12-01 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. 半導体記憶装置
US11621052B1 (en) * 2021-12-13 2023-04-04 Nanya Technology Corporation Method for testing memory device and test system
CN114822624B (zh) * 2022-05-23 2024-05-03 长鑫存储技术有限公司 计数器电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020093504A1 (en) * 2001-01-13 2002-07-18 Lsi Logic Corporation Burst signal generation for pipelined access to AMBA bus
US20080285370A1 (en) * 2006-09-27 2008-11-20 Fujitsu Limited Semiconductor memory and system
US20150131389A1 (en) * 2009-02-02 2015-05-14 Ps4 Luxco S.A.R.L. Semiconductor device, method for controlling the same, and semiconductor system
US9880900B2 (en) * 2015-12-08 2018-01-30 Nvidia Corporation Method for scrubbing and correcting DRAM memory data with internal error-correcting code (ECC) bits contemporaneously during self-refresh state
US10049006B2 (en) * 2015-12-08 2018-08-14 Nvidia Corporation Controller-based memory scrub for DRAMs with internal error-correcting code (ECC) bits contemporaneously during auto refresh or by using masked write commands

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3789987T2 (de) * 1986-03-24 1994-12-15 Nippon Electric Co Halbleiterspeichervorrichtung mit einem Testmodus und einem Standardmodusbetrieb.
JP3244340B2 (ja) * 1993-05-24 2002-01-07 三菱電機株式会社 同期型半導体記憶装置
US5777923A (en) * 1996-06-17 1998-07-07 Aplus Integrated Circuits, Inc. Flash memory read/write controller
KR100206600B1 (ko) * 1996-06-03 1999-07-01 김영환 싱크로노스 디램의 리프레쉬 카운터 테스트 모드방법 및 그 장치
JP3552184B2 (ja) * 1996-10-18 2004-08-11 株式会社アドバンテスト 半導体メモリ試験装置
JPH1139862A (ja) * 1997-07-16 1999-02-12 Mitsubishi Electric Corp 半導体記憶装置
KR100309464B1 (ko) * 1999-03-27 2001-09-26 김영환 리프레시 테스트 회로를 구비한 반도체 메모리 장치
JP2002025291A (ja) * 2000-07-07 2002-01-25 Mitsubishi Electric Corp 半導体記憶装置
CN104143355B (zh) 2013-05-09 2018-01-23 华为技术有限公司 一种刷新动态随机存取存储器的方法和装置
CN107799143A (zh) 2016-09-06 2018-03-13 钰创科技股份有限公司 输出存储电路在自刷新模式的信息的电路及其相关方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020093504A1 (en) * 2001-01-13 2002-07-18 Lsi Logic Corporation Burst signal generation for pipelined access to AMBA bus
US20080285370A1 (en) * 2006-09-27 2008-11-20 Fujitsu Limited Semiconductor memory and system
US20150131389A1 (en) * 2009-02-02 2015-05-14 Ps4 Luxco S.A.R.L. Semiconductor device, method for controlling the same, and semiconductor system
US9880900B2 (en) * 2015-12-08 2018-01-30 Nvidia Corporation Method for scrubbing and correcting DRAM memory data with internal error-correcting code (ECC) bits contemporaneously during self-refresh state
US10049006B2 (en) * 2015-12-08 2018-08-14 Nvidia Corporation Controller-based memory scrub for DRAMs with internal error-correcting code (ECC) bits contemporaneously during auto refresh or by using masked write commands
US10445177B2 (en) * 2015-12-08 2019-10-15 Nvidia Corporation Controller-based memory scrub for DRAMs with internal error-correcting code (ECC) bits contemporaneously during auto refresh or by using masked write commands

Also Published As

Publication number Publication date
CN112992254A (zh) 2021-06-18
US10957376B1 (en) 2021-03-23
CN112992254B (zh) 2024-04-30
TW202125526A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
TWI741809B (zh) 刷新測試電路及方法
US11610623B2 (en) Apparatus with a row-hammer address latch mechanism
TWI644322B (zh) 記憶體及包含該記憶體的記憶體系統
US20200265888A1 (en) Apparatus and methods for refreshing memory
US9691466B1 (en) Memory device including refresh controller
US8675438B2 (en) Methods of operating DRAM devices having adjustable internal refresh cycles that vary in response to on-chip temperature changes
US7975170B2 (en) Memory refresh system and method
US8547759B2 (en) Semiconductor device performing refresh operation
KR20150105054A (ko) 반도체 메모리 장치
JP5000844B2 (ja) メモリのリフレッシュ周期を制御するメモリコントローラおよびリフレッシュ周期制御方法
US10157685B2 (en) Memory device and operating method thereof
CN111258842B (zh) 存储器模块和存储器系统
US20150155025A1 (en) Semiconductor memory device, refresh control system, and refresh control method
WO2020219150A1 (en) Methods for adjusting row hammer refresh rates and related memory devices and systems
US11482297B2 (en) Test method for self-refresh frequency of memory array and memory array test device
US20240112718A1 (en) Electronic device for performing smart refresh operation
US7287142B2 (en) Memory device and method for arbitrating internal and external access
US9922728B2 (en) Memory device
CN116504297A (zh) 存储芯片的测试方法、装置、存储介质与电子设备
US8626999B2 (en) Dynamic random access memory unit and data refreshing method thereof
US20230133458A1 (en) Memory controller, control method for memory controller, and storage medium
TW202044248A (zh) 記憶體儲存裝置及其運作方法