CN107799143A - 输出存储电路在自刷新模式的信息的电路及其相关方法 - Google Patents

输出存储电路在自刷新模式的信息的电路及其相关方法 Download PDF

Info

Publication number
CN107799143A
CN107799143A CN201710796491.9A CN201710796491A CN107799143A CN 107799143 A CN107799143 A CN 107799143A CN 201710796491 A CN201710796491 A CN 201710796491A CN 107799143 A CN107799143 A CN 107799143A
Authority
CN
China
Prior art keywords
self
storage circuit
internal signal
refresh
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710796491.9A
Other languages
English (en)
Inventor
夏浚
陈和颖
张正男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Etron Technology Inc
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Publication of CN107799143A publication Critical patent/CN107799143A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种输出存储电路在自刷新模式的信息的电路及其相关方法。所述电路包含驱动器。所述驱动器耦接于所述存储电路内的自刷新控制电路和自刷新地址计数器，用于当自刷新模式信号和测试模式信号启用且所述存储电路进入所述自刷新模式时，驱动所述存储电路内的多个衬垫输出对应所述自刷新模式信号的多个内部信号的信息，以及输出所述存储电路内对应所述多个内部信号的多条字线的地址的信息，其中所述多条字线的每一字线对应所述多个内部信号的一内部信号。因此，相较于现有技术，测试者将较容易根据所述多个内部信号的信息和所述多条字线的地址的信息，排除所述存储电路的故障。

Description

输出存储电路在自刷新模式的信息的电路及其相关方法
技术领域
本发明是涉及一种输出存储电路在自刷新模式的信息的电路及其相关方法，尤其涉及一种利用所述存储电路内的多个在所述存储电路进入所述自刷新模式后不会输出或接收所述其他预定信号的衬垫输出对应自刷新模式信号的多个内部信号的信息，以及输出所述存储电路内对应所述多个内部信号的多条字线的地址的信息的电路及其相关方法。
背景技术
在存储电路进入自刷新模式(self-refresh mode)后，所述存储电路将会自动依序根据所述存储电路的内部信号对有关所述内部信号的字在线的记忆单元执行数据更新的动作。因为所述存储电路是自动依序根据所述内部信号对有关所述内部信号的字在线的记忆单元执行数据更新的动作，所以测试者并不知道有关所述内部信号的字在线的记忆单元是否被更新以及有关所述内部信号的字线的地址是否正确。因此，如果所述存储电路离开所述自刷新模式后故障，则所述测试者将无法知道所述存储电路是因执行所述自刷新模式而故障或是其他原因而故障，导致所述测试者无法轻易地排除所述存储电路的故障。
发明内容
本发明的一实施例公开一种输出存储电路在自刷新模式(self-refresh mode)的信息的电路。所述电路包含一驱动器。所述驱动器耦接于所述存储电路内的一自刷新控制电路和一自刷新地址计数器，用于当一自刷新模式信号和一测试模式信号启用且所述存储电路进入所述自刷新模式时，驱动所述存储电路内的多个衬垫输出对应所述自刷新模式信号的多个内部信号的信息，以及输出所述存储电路内对应所述多个内部信号的多条字线的地址的信息，其中所述多条字线的每一字线对应所述多个内部信号的一内部信号。
本发明的另一实施例公开一种用于输出存储电路在自刷新模式的信息的方法，其中应用于所述方法的电路包含一驱动器。所述方法包含启用一自刷新模式信号和一测试模式信号；及当所述自刷新模式信号和所述测试模式信号启用且所述存储电路进入所述自刷新模式时，所述驱动器驱动所述存储电路内的多个衬垫输出对应所述自刷新模式信号的多个内部信号的信息，以及输出所述存储电路内对应所述多个内部信号的多条字线的地址的信息，其中所述多条字线的每一字线对应所述多个内部信号的一内部信号。
本发明的另一实施例公开一种能输出自刷新模式的信息的存储电路。所述存储电路包含一自刷新控制电路、一自刷新地址计数器、一内部信号衬垫、至少一地址信息衬垫及一驱动器，其中所述驱动器包含一内部信号驱动电路和至少一地址信息驱动电路。所述自刷新控制电路是用以根据一自刷新模式信号，产生对应所述自刷新模式信号的多个内部信号。所述自刷新地址计数器是用以根据所述多个内部信号中一内部信号，对应地产生一地址计数。所述驱动器耦接于所述自刷新控制电路、所述自刷新地址计数器、所述内部信号衬垫与所述至少一地址信息衬垫，所述内部信号驱动电路耦接所述内部信号衬垫，以及所述至少一地址信息驱动电路耦接所述至少一地址信息衬垫。所述内部信号驱动电路输出所述内部信号至所述内部信号衬垫，以及所述地址信息驱动电路输出所述地址计数至所述至少一地址信息衬垫。。
本发明所公开的输出所述存储电路在所述自刷新模式的信息的电路及其相关方法是当所述使用者启用所述启用自刷新模式信号和所述测试模式信号后，利用所述驱动器驱动所述存储电路内的多个衬垫输出对应自刷新模式信号的多个内部信号的信息，以及输出所述存储电路内对应所述多个内部信号的多条字线的地址的信息，其中当所述存储电路进入所述自刷新模式后，所述多个衬垫不会输出或接收所述其他预定信号。因为所述测试者可根据所述多个衬垫的输出得到有关所述多个内部信号的信息和所述存储电路内对应所述多个内部信号的多条字线的地址的信息，所以当所述存储电路离开所述自刷新模式后故障，所述测试者将可根据有关所述多个内部信号的信息和所述多条字线的地址的信息，知道所述存储电路是因所述存储电路的自刷新错误而故障或是其他原因而故障。因此，相较于现有技术，所述测试者较容易排除所述存储电路的故障。
附图说明
图1是本发明的第一实施例所公开的一种输出存储电路在自刷新模式的信息的电路的示意图。
图2-3是说明所述存储电路进入所述自刷新模式后，自刷新控制电路产生对应自刷新模式信号的多个内部信号的示意图。
图4-6是说明存储电路进入所述自刷新模式后，所述存储电路出现自刷新错误的示意图。
图7是说明驱动器内的驱动单元的示意图。
图8是本发明的第二实施例所公开的一种用于输出存储电路在自刷新模式的信息的方法的流程图。
其中，附图标记说明如下：
100 电路
102 驱动器
104 自刷新控制电路
106 自刷新地址计数器
108 译码器
702-718 衬垫
7022-7038 驱动单元
70222 第一与非门
70224 反相器
70226 第二与非门
70228 或非门
70230 P型金属氧化物半导体晶体管
70232 N型金属氧化物半导体晶体管
AC 地址计数
B0、B7 位
IS0、IS1、IS2、IS3、ISn、ISn+1、ISn+2、 内部信号
ISn+3
IEXT 外部信号
IT 启用期间
PT 预定时间间隔
SRMS 自刷新模式信号
TMS 测试模式信号
T1 时间点
T 时间间隔
WL0、WL1、WL2、WL3、WLn、字线
WLn+1、WLn+2、WLn+3、WLm
800-806 步骤
具体实施方式
请参照图1，图1是本发明的第一实施例所公开的一种输出存储电路在自刷新模式(self-refresh mode)的信息的电路100的示意图，如图1所示，电路100包含一驱动器102，其中驱动器102耦接于所述存储电路内的一自刷新控制电路104和一自刷新地址计数器106，自刷新地址计数器106耦接自刷新控制电路104，以及一译码器108耦接于自刷新控制电路104和自刷新地址计数器106。另外，在本发明的另一实施例中，电路100包含驱动器102、自刷新控制电路104和自刷新地址计数器106。
请参照图2，图2是说明所述存储电路进入所述自刷新模式后，自刷新控制电路104产生对应一自刷新模式信号SRMS的多个内部信号的示意图。如图2所示，当一测试者启用自刷新模式信号SRMS时，所述存储电路将会根据自刷新模式信号SRMS进入所述自刷新模式且自刷新控制电路104也会根据自刷新模式信号SRMS产生对应自刷新模式信号SRMS的启用期间IT的多个内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1，其中n为一正整数。如图1所示，自刷新地址计数器106可根据多个内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1计数，并输出一地址计数AC至译码器108，其中地址计数AC是由多个位所表示，例如地址计数AC是由8个位B0-B7所表示。但本发明并不受限于地址计数AC是由8个位B0-B7所表示。然后，译码器108即可根据地址计数AC，译码出对应多个内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1的多条字线的地址(例如字线WL0、WL1、WL2、WL3、…、WLn、WLn+1的地址)，其中多个内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1的每一内部信号对应多条字线WL0、WL1、WL2、WL3、…、WLn、WLn+1的一字线。然后所述存储电路即可依序对所述存储电路内多条字线WL0、WL1、WL2、WL3、…、WLn、WLn+1上的记忆单元执行数据更新的动作。因此，当所述存储电路根据自刷新模式信号SRMS进入所述自刷新模式后，所述存储电路是依序根据多个内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1对所述存储电路内对应多个内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1的多条字线WL0、WL1、WL2、WL3、…、WLn、WLn+1上的记忆单元执行数据更新的动作。另外，在本发明的一实施例中，多条字线WL0、WL1、WL2、WL3、…、WLn、WLn+1是对应所述存储电路内的一记忆区块(bank)。但在本发明的另一实施例中，多条字线WL0、WL1、WL2、WL3、…、WLn、WLn+1是对应所述存储电路内的多个记忆区块，所以所述存储电路可分别根据内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1，对对应所述存储电路内的多个记忆区块的字线WL0、WL1、WL2、WL3、…、WLn、WLn+1上的记忆单元执行数据更新的动作。
另外，如图2所示，在自刷新模式信号SRMS关闭时，自刷新控制电路104产生了一内部信号ISn+2。但因为内部信号ISn+2并不是完全在自刷新模式信号SRMS的启用期间IT内，所以所述存储电路通常忽略内部信号ISn+2。也就是说如果所述存储电路忽略内部信号ISn+2，则在自刷新模式信号SRMS在一时间点T1重新被启用后，因为在自刷新模式信号SRMS启用期间IT，所述存储电路最后是对所述存储电路内的字线WLn+1上的记忆单元执行数据更新的动作，所以在自刷新模式信号SRMS在时间点T1重新被启用后，自刷新控制电路104将会再次产生内部信号ISn+2。因此，在自刷新模式信号SRMS在时间点T1重新被启用后，所述存储电路将会从所述存储电路内的字线WLn+2上的记忆单元开始执行数据更新的动作。另外，如图2所示，多个内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1中的每两个相邻内部信号之间存在一时间间隔T(由所述存储电路内的一振荡器控制)，且自刷新控制电路104是自刷新模式信号SRMS启用后一预定时间间隔PT产生内部信号IS0，其中预定时间间隔PT和时间间隔T可相同或是不同。
然而如图3所示，如果所述存储电路没有忽略内部信号ISn+2，则在自刷新模式信号SRMS重新在时间点T1启用后，因为在自刷新模式信号SRMS的启用期间IT，所述存储电路最后是对所述存储电路内的字线WLn+2(对应内部信号ISn+2)上的记忆单元执行数据更新的动作，所以在自刷新模式信号SRMS重新在时间点T1启用后，自刷新控制电路104将会产生一内部信号ISn+3以接续内部信号ISn+2。因此，在自刷新模式信号SRMS在时间点T1重新被启用后，所述存储电路将会从所述存储电路内的字线WLn+3上的记忆单元开始执行数据更新的动作。
请参照图4-6，图4-6是说明存储电路进入所述自刷新模式后，所述存储电路出现自刷新错误的示意图。如图4所示，在所述存储电路进入所述自刷新模式后，所述存储电路在自刷新模式信号SRMS的启用期间IT内依序根据内部信号IS0、IS1、IS3、…、ISn、ISn+1对所述存储电路内对应内部信号IS0、IS1、IS3、…、ISn、ISn+1的字线WL0、WL1、WL3、…、WLn、WLn+1上的记忆单元执行数据更新的动作。因为所述存储电路进入所述自刷新模式后，所述存储电路应所述依序对所述存储电路内字线WL0、WL1、WL2、WL3、…、WLn、WLn+1上的记忆单元执行数据更新的动作，所以由图4很明显地可知，所述存储电路进入所述自刷新模式后，自刷新控制电路104并未产生内部信号IS2，导致所述存储电路并未对所述存储电路内字线WL2上的记忆单元执行数据更新的动作，也就是说所述存储电路出现所述自刷新错误。
如图5所示，在所述存储电路进入所述自刷新模式后，所述存储电路在自刷新模式信号SRMS的启用期间IT内依序根据内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1对所述存储电路内对应内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1的字线WL0、WL1、WL2、WL3、…、WLn、WLn+1上的记忆单元执行数据更新的动作。因为在自刷新模式信号SRMS启用期间IT，所述存储电路最后是对所述存储电路内的字线WLn+1上的记忆单元执行数据更新的动作，所以在自刷新模式信号SRMS在时间点T1重新被启用后，自刷新控制电路104应所述产生内部信号ISn+2以使所述存储电路从所述存储电路内的字线WLn+2上的记忆单元开始执行数据更新的动作。然而由图5很明显地可知，在自刷新模式信号SRMS在时间点T1重新被启用后，自刷新控制电路104是产生内部信号ISn+3，所以所述存储电路是从所述存储电路内的字线WLn+3上的记忆单元开始执行数据更新的动作而不是从所述存储电路内的字线WLn+2上的记忆单元开始执行数据更新的动作，导致所述存储电路出现所述自刷新错误。
如图6所示，在所述存储电路进入所述自刷新模式后，所述存储电路在自刷新模式信号SRMS的启用期间IT内依序根据内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1、一外部信号IEXT对所述存储电路内对应内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1和外部信号IEXT的字线WL0、WL1、WL2、WL3、…、WLn、WLn+1、Wm上的记忆单元执行数据更新的动作，其中m为一正整数，m不等于0、1、2、3、…、n、n+1，以及所述测试者当下利用外部信号IEXT在所述存储电路内的字线Wm上的记忆单元执行一预定功能(其中所述预定功能并非对字线Wm上的记忆单元执行数据更新的动作)。由图6很明显地可知，在自刷新控制电路104所产生的内部信号ISn+2和内部信号ISn+3之间，所述存储电路另外根据外部信号IEXT对所述存储电路内对应外部信号IEXT的字线Wm上的记忆单元执行数据更新的动作，但是因为外部信号IEXT并非用于对字线Wm上的记忆单元执行数据更新的动作，所以所述存储电路出现所述自刷新错误。
请参照图7，图7是说明驱动器102内的一驱动单元7022的示意图，其中驱动单元7022包含一第一与非门70222、一反相器70224、一第二与非门70226、一或非门70228、一P型金属氧化物半导体晶体管70230和一N型金属氧化物半导体晶体管70232，以及第一与非门70222、反相器70224、第二与非门70226、或非门70228、P型金属氧化物半导体晶体管70230和N型金属氧化物半导体晶体管70232之间的耦接关系可参照图7，在此不再赘述。另外，驱动单元7022耦接所述存储电路的一衬垫702。如图7所示，驱动单元7022(也就是一内部信号驱动电路)是用于当所述测试者启用自刷新模式信号SRMS和一测试模式信号TMS(也就是说所述存储电路进入所述自刷新模式)时，驱动衬垫702(也就是一内部信号衬垫)依序输出多个内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1、…的信息。例如，当自刷新模式信号SRMS和测试模式信号TMS启用(也就是说自刷新模式信号SRMS和测试模式信号TMS为逻辑高电平)时，如果自刷新控制电路104产生内部信号IS0(其中内部信号IS0具有逻辑高电平)，则P型金属氧化物半导体晶体管70230开启以及N型金属氧化物半导体晶体管70232关闭，导致衬垫702输出对应内部信号IS0的信息。另外，如果自刷新控制电路104没有产生内部信号IS0，则P型金属氧化物半导体晶体管70230关闭以及N型金属氧化物半导体晶体管70232开启，导致衬垫702没有输出对应内部信号IS0的信息。另外，因为地址计数AC是由8个位B0-B7所表示，所以驱动器102是利用8个驱动单元7024-7038(也就是地址信息驱动电路)以输出地址计数AC，也就是说驱动单元7024-7038分别用于输出8个位B0-B7，其中驱动单元7024-7038的每一驱动单元的电路架构和驱动单元7022的电路架构相同，在此不再赘述。另外，如图7所示，驱动单元7024-7038分别耦接所述存储电路的衬垫704-718(也就是地址信息衬垫)。因此，当自刷新模式信号SRMS和测试模式信号TMS启用时，如果自刷新控制电路104产生内部信号IS0(此时地址计数AC为“0”、“0”、“0”、“0”、“0”、“0”、“0”、“0”)，则衬垫704-718的输出分别为“0”、“0”、“0”、“0”、“0”、“0”、“0”、“0”(对应内部信号IS0的字线WL0的地址的信息)，其中“0”表逻辑低电平。也就是说所述测试者即可根据衬垫702-718的输出得到有关内部信号IS0的信息和所述存储电路内对应内部信号IS0的字线WL0的地址的信息(也就是“0”、“0”、“0”、“0”、“0”、“0”、“0”、“0”)。另外，所述测试者也可根据衬垫702-718的输出得到有关内部信号IS1、IS2、IS3、…、ISn、ISn+1、…的信息和所述存储电路内对应内部信号IS1、IS2、IS3、…、ISn、ISn+1、…的多条字线的地址WL1、WL2、WL3、…、WLn、WLn+1、…的信息。另外，当所述存储电路离开所述自刷新模式后，衬垫702-718是用于输出或接收其他预定信号，而不是用于输出有关内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1、…的信息和所述存储电路内对应内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1、…的多条字线的地址WL0、WL1、WL2、WL3、…、WLn、WLn+1、…的信息，也就是说当所述存储电路进入所述自刷新模式后，如果衬垫702-718不是用于输出有关内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1、…的信息和所述存储电路内对应内部信号IS1、IS2、IS3、…、ISn、ISn+1、…的多条字线的地址WL0、WL1、WL2、WL3、…、WLn、WLn+1、…的信息，则衬垫702-718也不会输出或接收所述其他预定信号。
因为所述测试者可根据衬垫702-718的输出得到有关内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1、…的信息和所述存储电路内对应内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1、…的多条字线的地址WL0、WL1、WL2、WL3、…、WLn、WLn+1、…的信息，所以当所述存储电路离开所述自刷新模式后故障，所述测试者将可根据有关内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1、…的信息和所述存储电路内对应内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1、…的多条字线的地址WL0、WL1、WL2、WL3、…、WLn、WLn+1、…的信息，知道所述存储电路是因如图4-6所示的自刷新错误而故障或是其他原因而故障。因此，相较于现有技术，所述测试者较容易排除所述存储电路的故障。
另外，本发明并不受限于驱动单元7022的电路架构，也就是说只要当自刷新模式信号SRMS和测试模式信号TMS启用(也就是说自刷新模式信号SRMS和测试模式信号TMS为逻辑高电平)时，任何可输出多个内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1、…的信息的电路都落入本发明的范围。另外，在本发明的另一实施例中，电路100包含驱动器102、自刷新控制电路104、自刷新地址计数器106和衬垫702-718。
请参照图1、4-8，图8是本发明的第二实施例所公开的一种用于输出存储电路在自刷新模式的信息的方法的流程图。图8的方法是利用图1的电路100说明，详细步骤如下：
步骤800：开始；
步骤802：启用自刷新模式信号SRMS和测试模式信号TMS；
步骤804：驱动器102驱动所述存储电路内的多个衬垫输出对应自刷新模式信号SRMS的多个内部信号的信息，以及输出所述存储电路内对应所述多个内部信号的多条字线的地址的信息；
步骤806：结束。
在步骤804中，如图7所示，驱动单元7022是用于当所述测试者启用自刷新模式信号SRMS和测试模式信号TMS(也就是说所述存储电路进入所述自刷新模式)时，驱动衬垫702依序输出多个内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1、…的信息。例如，当自刷新模式信号SRMS和测试模式信号TMS启用(也就是说自刷新模式信号SRMS和测试模式信号TMS为逻辑高电平)时，如果自刷新控制电路104产生内部信号IS0(其中内部信号IS0具有逻辑高电平)，则P型金属氧化物半导体晶体管70230开启以及N型金属氧化物半导体晶体管70232关闭，导致衬垫702输出对应内部信号IS0的信息。另外，如果自刷新控制电路104没有产生内部信号IS0，则P型金属氧化物半导体晶体管70230关闭以及N型金属氧化物半导体晶体管70232开启，导致衬垫702没有输出对应内部信号IS0的信息。另外，因为地址计数AC是由8个位B0-B7所表示，所以驱动器102是利用8个驱动单元7024-7038以输出地址计数AC的信息，也就是说驱动单元7024-7038分别用于输出8个位B0-B7的信息，其中驱动单元7024-7038的每一驱动单元7024-7038的电路架构和驱动单元7022的电路架构相同，在此不再赘述。另外，如图7所示，驱动单元7024-7038分别耦接所述存储电路的衬垫704-718。因此，当自刷新模式信号SRMS和测试模式信号TMS启用时，所述测试者可根据衬垫702-718的输出得到有关内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1、…的信息和所述存储电路内对应内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1、…的多条字线的地址WL0、WL1、WL2、WL3、…、WLn、WLn+1、…的信息。
因为所述测试者可根据衬垫702-718的输出得到有关内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1、…的信息和所述存储电路内对应内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1、…的多条字线的地址WL0、WL1、WL2、WL3、…、WLn、WLn+1、…的信息，所以当所述存储电路离开所述自刷新模式后故障，所述测试者将可根据有关内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1、…的信息和所述存储电路内对应内部信号IS0、IS1、IS2、IS3、…、ISn、ISn+1、…的多条字线的地址WL0、WL1、WL2、WL3、…、WLn、WLn+1、…的信息，知道所述存储电路是因如图4-6所示的自刷新错误而故障或是其他原因而故障。因此，相较于现有技术，所述测试者较容易排除所述存储电路的故障。
综上所述，本发明所公开的输出所述存储电路在所述自刷新模式的信息的电路及其相关方法是当所述使用者启用所述启用自刷新模式信号和所述测试模式信号后，利用所述驱动器驱动所述存储电路内的多个衬垫输出对应自刷新模式信号的多个内部信号的信息，以及输出所述存储电路内对应所述多个内部信号的多条字线的地址的信息，其中当所述存储电路进入所述自刷新模式后，所述多个衬垫不会输出或接收所述其他预定信号。因为所述测试者可根据所述多个衬垫的输出得到有关所述多个内部信号的信息和所述存储电路内对应所述多个内部信号的多条字线的地址的信息，所以当所述存储电路离开所述自刷新模式后故障，所述测试者将可根据有关所述多个内部信号的信息和所述多条字线的地址的信息，知道所述存储电路是因所述存储电路的自刷新错误而故障或是其他原因而故障。因此，相较于现有技术，所述测试者较容易排除所述存储电路的故障。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种输出存储电路在自刷新模式的信息的电路，其特征在于包含：
一驱动器，耦接于所述存储电路内的一自刷新控制电路和一自刷新地址计数器，用于当一自刷新模式信号和一测试模式信号启用且所述存储电路进入所述自刷新模式时，驱动所述存储电路内的多个衬垫输出对应所述自刷新模式信号的多个内部信号的信息，以及输出所述存储电路内对应所述多个内部信号的多条字线的地址的信息，其中所述多条字线的每一字线对应所述多个内部信号的一内部信号。
2.如权利要求1所述的电路，其特征在于：在所述存储电路离开所述自刷新模式后，所述多个衬垫是用于输出或接收其他预定信号。
3.如权利要求1所述的电路，其特征在于：所述多条字线是对应所述存储电路内的一记忆区块或对应所述存储电路内的多个记忆区块。
4.如权利要求1所述的电路，其特征在于：在所述存储电路进入所述自刷新模式后，所述存储电路是依序根据所述多个内部信号对所述多条字在线的记忆单元执行数据更新的动作。
5.如权利要求1所述的电路，其特征在于：所述自刷新控制电路根据所述自刷新模式信号，产生所述多个内部信号。
6.如权利要求1所述的电路，其特征在于：所述自刷新地址计数器根据所述多个内部信号中的一内部信号计数，并对应地产生一地址计数，以及所述驱动器输出所述地址计数，其中所述地址计数对应所述多条字线中的一字线的地址。
7.一种用于输出存储电路在自刷新模式的信息的方法，其中应用于所述方法的电路包含一驱动器，其特征在于包含：
启用一自刷新模式信号和一测试模式信号；及
当所述自刷新模式信号和所述测试模式信号启用且所述存储电路进入所述自刷新模式时，所述驱动器驱动所述存储电路内的多个衬垫输出对应所述自刷新模式信号的多个内部信号的信息，以及输出所述存储电路内对应所述多个内部信号的多条字线的地址的信息，其中所述多条字线的每一字线对应所述多个内部信号的一内部信号。
8.如权利要求7所述的方法，其特征在于：在所述存储电路离开所述自刷新模式后，所述多个衬垫是用于输出或接收其他预定信号。
9.如权利要求7所述的方法，其特征在于：所述多条字线是对应所述存储电路内的一记忆区块或对应所述存储电路内的多个记忆区块。
10.如权利要求7所述的方法，其特征在于：在所述存储电路进入所述自刷新模式后，所述存储电路是依序根据所述多个内部信号对所述多条字在线的记忆单元执行数据更新的动作。
11.如权利要求7所述的方法，其特征在于：所述多个内部信号是由所述存储电路内的自刷新控制电路根据所述自刷新模式信号所产生。
12.如权利要求7所述的方法，其特征在于：所述存储电路内的自刷新地址计数器根据所述多个内部信号中的一内部信号计数，并对应地产生一地址计数，以及所述驱动器输出所述地址计数，其中所述地址计数对应所述多条字线中的一字线的地址。
13.一种能输出自刷新模式的信息的存储电路，包含：
一自刷新控制电路，用以根据一自刷新模式信号，产生对应所述自刷新模式信号的多个内部信号；
一自刷新地址计数器，用以根据所述多个内部信号中一内部信号，对应地产生一地址计数；
一内部信号衬垫；
至少一地址信息衬垫；及
其特征在于包含：
一驱动器，耦接于所述自刷新控制电路、所述自刷新地址计数器
所述内部信号衬垫与所述至少一地址信息衬垫，所述驱动器包含：
一内部信号驱动电路，耦接所述内部信号衬垫；及
至少一地址信息驱动电路，耦接所述至少一地址信息衬垫；
其中所述内部信号驱动电路输出所述内部信号至所述内部信号衬垫，以及所述地址信息驱动电路输出所述地址计数至所述至少一地址信息衬垫。
14.如权利要求13所述的存储电路，其特征在于：所述多个内部信号对应所述存储电路内的多条字线。
15.如权利要求13所述的存储电路，其特征在于：所述地址计数对应所述多条字线中的一字线的地址。
CN201710796491.9A 2016-09-06 2017-09-06 输出存储电路在自刷新模式的信息的电路及其相关方法 Pending CN107799143A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662383610P 2016-09-06 2016-09-06
US62/383,610 2016-09-06

Publications (1)

Publication Number Publication Date
CN107799143A true CN107799143A (zh) 2018-03-13

Family

ID=61281764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710796491.9A Pending CN107799143A (zh) 2016-09-06 2017-09-06 输出存储电路在自刷新模式的信息的电路及其相关方法

Country Status (3)

Country Link
US (1) US10037787B2 (zh)
CN (1) CN107799143A (zh)
TW (1) TWI643199B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022041920A1 (zh) * 2020-08-31 2022-03-03 长鑫存储技术有限公司 存储阵列自刷新频率测试方法与存储阵列测试设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957376B1 (en) 2019-12-18 2021-03-23 Winbond Electronics Corp. Refresh testing circuit and method
US20240211344A1 (en) * 2020-09-26 2024-06-27 Intel Corporation Adaptive internal error scrubbing and error handling

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479543A (zh) * 2010-11-30 2012-05-30 三星电子株式会社 验证半导体存储器器件的多周期自刷新操作及其测试
CN103093806A (zh) * 2011-11-04 2013-05-08 海力士半导体有限公司 自刷新脉冲产生电路
CN105097011A (zh) * 2014-05-08 2015-11-25 爱思开海力士有限公司 半导体装置和存储系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672583A (en) * 1983-06-15 1987-06-09 Nec Corporation Dynamic random access memory device provided with test circuit for internal refresh circuit
JP2928263B2 (ja) * 1989-03-20 1999-08-03 株式会社日立製作所 半導体装置
US6392948B1 (en) * 1996-08-29 2002-05-21 Micron Technology, Inc. Semiconductor device with self refresh test mode
KR100364128B1 (ko) * 1999-04-08 2002-12-11 주식회사 하이닉스반도체 셀프리프레쉬 발진주기 측정장치
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
US7619942B2 (en) * 2005-09-29 2009-11-17 Hynix Semiconductor Inc. Multi-port memory device having self-refresh mode
JP5449670B2 (ja) * 2007-12-25 2014-03-19 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置、および冗長領域のリフレッシュ方法
US8848413B2 (en) * 2012-12-14 2014-09-30 Intel Corporation Low power register file

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479543A (zh) * 2010-11-30 2012-05-30 三星电子株式会社 验证半导体存储器器件的多周期自刷新操作及其测试
CN103093806A (zh) * 2011-11-04 2013-05-08 海力士半导体有限公司 自刷新脉冲产生电路
CN105097011A (zh) * 2014-05-08 2015-11-25 爱思开海力士有限公司 半导体装置和存储系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022041920A1 (zh) * 2020-08-31 2022-03-03 长鑫存储技术有限公司 存储阵列自刷新频率测试方法与存储阵列测试设备
US11482297B2 (en) 2020-08-31 2022-10-25 Changxin Memory Technologies, Inc. Test method for self-refresh frequency of memory array and memory array test device

Also Published As

Publication number Publication date
TW201812786A (zh) 2018-04-01
US10037787B2 (en) 2018-07-31
US20180068693A1 (en) 2018-03-08
TWI643199B (zh) 2018-12-01

Similar Documents

Publication Publication Date Title
US10032521B2 (en) PUF value generation using an anti-fuse memory array
CN107799143A (zh) 输出存储电路在自刷新模式的信息的电路及其相关方法
CN105900177A (zh) 采用控制电路来在状态读出期间解耦电阻式存储器读出输入以防止电流反注的读出放大器以及相关的方法和系统
TW202002120A (zh) 半導體錯誤分析裝置及其錯誤分析方法
US9607684B2 (en) Circuit-level abstraction of multigate devices using two-dimensional technology computer aided design
Song et al. A logic-compatible embedded flash memory for zero-standby power system-on-chips featuring a multi-story high voltage switch and a selective refresh scheme
TWI475563B (zh) 單端靜態隨機存取記憶體
US20220343958A1 (en) Three-dimensional (3-d) write assist scheme for memory cells
TW200937435A (en) A data processing apparatus and method for testing stability of memory cells in a memory device
CN206877696U (zh) 感测放大器使能信号生成电路
JP2006186150A (ja) 半導体記憶装置の製造方法及び半導体設計装置
Tanaka et al. FRAM cell design with high immunity to fatigue and imprint for 0.5/spl mu/m 3 V 1T1C 1 Mbit FRAM
Lin et al. Fault models and test methods for subthreshold SRAMs
US20150269991A1 (en) Memory unit and method of testing the same
Tshagharyan et al. Modeling and testing of aging faults in FinFET memories for automotive applications
Martin-Martinez et al. Characterization of random telegraph noise and its impact on reliability of SRAM sense amplifiers
Yao et al. Design and experimental validation of radiation hardened by design SRAM cells
Martín-Martínez et al. Statistical characterization and modeling of random telegraph noise effects in 65nm SRAMs cells
US11869612B2 (en) Device aware test for memory units
US7921400B1 (en) Method for forming integrated circuit device using cell library with soft error resistant logic cells
CN113221494B (zh) Sram中工艺角分析模型的生成方法及工艺角的确定方法
JPS595498A (ja) 読出し専用の半導体記憶装置
Batra et al. Exploration of test methodologies to detect weak bits in SRAMs
Sachdev et al. Testing defects and parametric variations in RAMs
CN111354394A (zh) 一种存储单元及其构建方法和静态随机存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination