CN105097011A - 半导体装置和存储系统 - Google Patents

半导体装置和存储系统 Download PDF

Info

Publication number
CN105097011A
CN105097011A CN201510151927.XA CN201510151927A CN105097011A CN 105097011 A CN105097011 A CN 105097011A CN 201510151927 A CN201510151927 A CN 201510151927A CN 105097011 A CN105097011 A CN 105097011A
Authority
CN
China
Prior art keywords
refresh
bank
memory bank
address
row address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510151927.XA
Other languages
English (en)
Other versions
CN105097011B (zh
Inventor
朴珉秀
丘泳埈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Priority to CN201910640662.8A priority Critical patent/CN110517715A/zh
Publication of CN105097011A publication Critical patent/CN105097011A/zh
Application granted granted Critical
Publication of CN105097011B publication Critical patent/CN105097011B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种半导体装置包括：多个存储体，其被配置成响应于地址计数值和行激活信号来执行刷新操作；刷新控制块，其被配置成响应于刷新命令和存储体地址来更新刷新存储体信息，所述刷新存储体信息限定被指定以执行刷新操作的存储体，以及响应于刷新存储体信息来激活计数控制信号；以及计数器，其被配置成响应于计数控制信号的激活来改变地址计数值。

Description

半导体装置和存储系统
相关申请的交叉引用
本申请要求在2014年5月8日向韩国知识产权局提交的申请号为10-2014-0054885的韩国专利申请的优先权，其全部内容通过引用结合于此。
技术领域
各种实施例通常涉及一种半导体装置，尤指一种能够防止刷新错误的半导体装置以及一种使用所述半导体装置的存储系统。
背景技术
一种半导体装置可以包括多个存储器块，例如多个存储器存储体(以下简称为“存储体”)。
半导体装置可以根据外部设备的控制对多个存储体执行刷新操作，外部设备例如是存储器控制器(例如，CPU、GPU等等)。
控制器向半导体装置提供全部存储体刷新命令或单个存储体刷新命令，其中，全部存储体刷新命令用于对所有的多个存储体都执行刷新操作，单个存储体刷新命令用于对多个存储体中的任何一个存储体执行刷新操作。
发明内容
在一实施例中，一种半导体装置可以包括多个存储体，其被配置成响应于地址计数值及行激活信号来执行刷新操作。半导体装置还可以包括刷新控制块，其被配置成响应于刷新命令和存储体地址来更新刷新存储体信息，所述刷新存储体信息限定被指定以执行刷新操作的存储体，以及响应于刷新存储体信息来激活计数控制信号。此外，半导体装置还可以包括计数器，其被配置成响应于计数控制信号的激活来改变地址计数值。
在一实施例中，一种存储系统可以包括存储器控制器，其被配置成提供行地址以作为限定要刷新的存储体的信息，以及连同行地址提供刷新命令。另外，存储系统可以包括半导体装置，其被配置成响应于刷新命令针对至少一个存储体执行刷新操作，所述至少一个存储体对应于所述行地址并且被指定以执行刷新操作。
在一实施例中，一种存储系统可以包括存储器控制器，其配置成提供行地址以作为限定要刷新的存储体的信息，并且连同行地址提供刷新命令。存储系统还可以包括半导体装置，其被配置成响应于刷新命令针对至少一个存储体执行刷新操作，所述至少一个存储体对应于所述行地址以执行刷新操作，以及当针对多个存储体刷新指定完成时，改变用于指定要刷新的字线的地址计数值。
在一实施例中，一种存储系统可以包括存储器控制器，其被配置成提供行地址以作为限定要刷新的存储体的信息，并且连同行地址提供刷新命令。存储系统还可以包括半导体装置，其被配置成响应于刷新命令针对对应于行地址的至少一个存储体执行刷新操作，其中一或多个存储体独立地增加针对存储体的地址计数值，以及针对与针对存储体的地址计数值相对应的字线执行刷新操作。
附图说明
图1是根据一实施例的能够防止刷新错误的半导体装置的框图。
图2是示出图1中所示的刷新控制块的内部配置的框图。
图3是根据一实施例的存储系统的框图。
图4是根据图3的行地址映射表。
图5是示出图3中所示的刷新控制块的内部配置的框图。
图6是根据一实施例的存储系统的框图。
图7是图6中所示的刷新控制块的电路图。
具体实施方式
以下将参考附图通过各种实施例来描述能够防止刷新错误的半导体装置和使用该半导体装置的存储系统。控制器可以通过多次提供单个存储体刷新命令，促使对所有的多个存储体执行刷新操作。在多次提供单个存储体刷新命令的过程中，控制器还应当按照预定次序提供用于选择对应存储体的地址，即存储体地址。然而，在由于控制器的操作错误、通信错误等原因提供了错误存储体地址的情况中，不得不跳过对应存储体的刷新操作，结果很可能造成储存数据的损毁。本文描述一种能够避免刷新错误以允许对多个存储体稳定地且自由地执行刷新操作的半导体装置及一种使用该半导体装置的存储系统。
参考图1，半导体装置100可以包括多个存储器存储体(以下简称为“存储体”)BK0至BK7、计数器300、刷新控制块400、激活信号产生块500、选择块600和命令解码器700。
多个存储体BK0至BK7可以被配置成响应于行激活信号RACT<0:7>和内部行地址RAi，对与选中存储体BKi(i为0至n中之一)的规定字线电耦接的存储器单元执行刷新操作。
在多个存储体BK0至BK7中，规定字线可以响应于内部行地址RAi来选择。
在多个存储体BK0至BK7中，可以激活与行激活信号RACT<0:7>之中被激活的信号位相对应的一个存储体的规定字线或所有的存储体BK0至BK7的规定字线。
计数器300可以被配置成响应于计数控制信号C_UP来增加内部地址计数值ADD_CNT。
刷新控制块400可以被配置成响应于单个存储体刷新命令SBKREF和存储体地址BA<0:m>，检测对所有的多个存储体BK0至BK7的刷新操作的指定完成。刷新控制块400还可以激活计数控制信号C_UP。
刷新控制块400可以被配置成响应于单个存储体刷新命令SBKREF和存储体地址BA<0:m>，来储存在多个存储体BK0至BK7之中被完全刷新的存储体的信息。刷新控制块400还可以基于储存的信息来检测对所有的多个存储体BK0至BK7的刷新操作的指定完成，以及激活计数控制信号C_UP。
刷新控制块400可以被配置成响应于全部存储体刷新命令REF来激活计数控制信号C_UP而与存储体地址BA<0:m>无关。
激活信号产生块500可以被配置成根据激活命令ACT、单个存储体刷新命令SBKREF、全部存储体刷新命令REF以及存储体地址BA<0:m>，产生行激活信号RACT<0:7>。
当输入激活命令ACT时，激活信号产生块500可以被配置成产生行激活信号RACT<0:7>以激活与存储体地址BA<0:m>相对应的存储体。
当输入单个存储体刷新命令SBKREF时，激活信号产生块500可以被配置成产生行激活信号RACT<0:7>以激活与存储体地址BA<0:m>相对应的存储体。
例如，如果输入了激活命令ACT或单个存储体刷新命令SBKREF，并且存储体地址BA<0:m>具有用来指定存储体BK0的值，则激活信号产生块500仅可以将行激活信号RACT<0>输出至逻辑高。
如果输入了全部存储体刷新命令REF，则激活信号产生块500可以将所有的行激活信号RACT<0:7>输出至逻辑高而与存储体地址BA<0:m>无关。
选择块600可以被配置成响应于单个存储体刷新命令SBKREF或全部存储体刷新命令REF来选择地址计数值ADD_CNT。选择块600还可以输出内部行地址RAi。
选择块600可以被配置成响应于激活命令ACT来选择行地址RA<0:n>，并且输出内部行地址RAi。
命令解码器700可以被配置成对从半导体装置100外部的存储器控制器提供的命令CMD进行解码。命令解码器700还可以产生激活命令ACT、单个存储体刷新命令SBKREF及全部存储体刷新命令REF。
行地址RA<0:n>和存储体地址BA<0:m>可以从半导体装置100外部的存储器控制器提供。
参考图2，刷新控制块400可以包括解码器410、储存控制单元420、储存单元430及AND逻辑440。
解码器410可以被配置成对单个存储体刷新命令SBKREF及存储体地址BA<0:m>进行解码，并且产生解码信号DEC<0:7>。
当输入单个存储体刷新命令SBKREF时，解码器410对存储体地址BA<0:m>进行解码。解码器410还激活对应的解码信号DEC<0:7>。
储存控制单元420可以被配置成将解码信号DEC<0:7>与全部存储体刷新命令REF相或(OR)，并且输出所得信号。
储存控制单元420可以包括多个NOR门，NOR门接收全部存储体刷新命令REF和解码信号DEC<0:7>的相应信号位。储存控制单元420还可以包括多个反相器，反相器将多个NOR门的相应输出反相。
储存单元430可以被配置成响应于储存控制单元420的输出信号来设定刷新存储体信息REF_B<0:7>。
储存单元430可以被配置成根据计数控制信号C_UP来复位刷新存储体信息REF_B<0:7>。
储存单元430可以包括触发器F/F，其数目对应于刷新存储体信息REF_B<0:7>的信号位数目。
多个触发器F/F经由其置位端子S被输入储存控制单元420的输出信号。多个触发器F/F经由其复位端子R被共同输入计数控制信号C_UP。
AND逻辑440可以被配置成将储存单元430的刷新存储体信息REF_B<0:7>相与(AND)，并且输出计数控制信号C_UP。
以下将描述如上述配置、根据一实施例的半导体装置100的刷新操作。
举例来说，假定从半导体装置100外部的存储器控制器提供了单个存储体刷新命令SBKREF，并且提供了存储体地址BA<0:m>，使得多个存储体BK0至BK7可以被顺序指定。
如果输入了单个存储体刷新命令SBKREF和用来指定存储体BK0的存储体地址BA<0:m>，则解码信号DEC<0:7>之一，例如解码信号DEC<0>被输出成激活电平，例如高电平。
由于解码信号DEC<0>为高电平，所以储存单元430的多个触发器F/F之一的刷新存储体信息REF_B<0>被设定成高电平。
此时，由于其余的刷新存储体信息REF_B<1:n>为低电平，所以计数控制信号C_UP被输出成去激活电平或低电平。
如果用来指定多个存储体BK0至BK7的所有存储体地址BA<0:m>与单个存储体刷新命令SBKREF一起以正常次序被输入，则储存单元430的所有的刷新存储体信息REF_B<0:7>都变为高电平。
由于所有的刷新存储体信息REF_B<0:7>都为高电平，所以计数控制信号C_UP被输出成高电平。
在计数控制信号C_UP被输出成高电平时，储存单元430的所有的刷新存储体信息REF_B<0:7>都被复位至低电平。
由于计数控制信号C_UP被输出成高电平，所以计数器300增加地址计数值ADD_CNT。
可以假定遗漏了或者错误地输入了用来顺序指定多个存储体BK0至BK7的存储体地址BA<0:m>之中用来指定某个储存体的存储体地址BA<0:m>。
存储器控制器一般可以提供存储体地址BA<0:m>，并且确定针对所有的多个存储体BK0至BK7与内部行地址RAi相对应的刷新操作完成，其中内部行地址RAi由计数器300产生。
然而，由于遗漏了用来指定某个存储体的存储体地址BA<0:m>的原因，所以与某个存储体的内部行地址RAi相对应的刷新操作尚未被执行。
由于遗漏了用来指定某个存储体的存储体地址BA<0:m>，所以储存单元430的刷新存储体信息REF_B<0:7>中的任何一个被维持在低电平。
由于刷新存储体信息REF_B<0:7>中的任何一个为低电平，所以计数控制信号C_UP被输出成低电平。
由于计数控制信号C_UP被输出成低电平，所以计数器300不增加地址计数值ADD_CNT。计数器300还维持地址计数值ADD_CNT的当前值。
此后，在与单个存储体刷新命令SBKREF一起输入了用来指定尚未被指定的存储体的存储体地址BA<0:m>时，所有的刷新存储体信息REF_B<0:7>都变为高电平。因此，计数控制信号C_UP被输出成高电平。
由于计数控制信号C_UP被输出成高电平，所以计数器300增加地址计数值ADD_CNT。
如果输入了全部存储体刷新命令REF，则所有的刷新存储体信息REF_B<0:7>都变为高电平而与存储体地址BA<0:m>无关，因此计数控制信号C_UP被输出成高电平。
由于计数控制信号C_UP被输出成高电平，所以计数器300增加地址计数值ADD_CNT。
参考图3，存储系统101可以包括半导体装置110和存储器控制器901。
存储器控制器901可以被配置成提供命令CMD、行地址RA<0:n>及存储体地址BA<0:m>至半导体装置110。
在正常操作中，存储器控制器901可以被配置成提供行地址RA<0:n>及存储体地址BA<0:m>至半导体装置110，其中行地址RA<0:n>为用来指定特定字线的地址，存储体地址BA<0:m>为用来指定多个存储体BK0至BK7之中的特定存储体的地址。
在刷新操作中，存储器控制器901可以被配置成不提供存储体地址BA<0:m>而是提供行地址RA<0:n>以作为用来限定要刷新的存储体的地址。
尽管行地址RA<0:n>为用来选择字线的地址，但是在刷新操作中，不使用行地址RA<0:n>来选择字线，而是使用内部计数地址。
由于行地址RA<0:n>在刷新操作中是不必要的，所以存储器控制器901可以将要刷新的存储体的信息映射在行地址RA<0:n>中，然后可以提供行地址RA<0:n>至半导体装置110。
半导体装置110可以包括多个存储体BK0至BK7、计数器301、刷新控制块401、激活信号产生块501、选择块601和命令解码器701。
多个存储体BK0至BK7可以被配置成响应于行激活信号RACT<0:7>和内部行地址RAi来对与选中存储体BKi(i为0至n中的一个)的规定字线电耦接的存储器单元执行刷新操作。
在多个存储体BK0至BK7中，全部字线之中的规定字线可以响应于内部行地址RAi来选择。
在多个存储体BK0至BK7中，与行激活信号RACT<0:7>之中被激活的信号位或多个信号位相对应的一个、多个或所有的存储体BK0至BK7的规定字线或多个规定字线可以被激活。
计数器301可以被配置成响应于计数控制信号C_UP来增加内部地址计数值ADD_CNT。
刷新控制块401可以被配置成响应于刷新命令NREF和行地址RA<0:n>来检测针对所有的多个存储体BK0至BK7刷新操作的指定完成。刷新控制块401还可以激活计数控制信号C_UP。
刷新命令NREF可以被用作用于自由刷新多个存储体BK0至BK7的新类型的刷新命令，而与要刷新的存储体的数目和次序无关，不像用来刷新多个存储体BK0至BK7中的任何存储体的单个存储体刷新命令SBKREF或用来刷新所有的多个存储体BK0至BK7的全部存储体刷新命令REF。
刷新控制块401可以被配置成响应于刷新命令NREF和行地址RA<0:n>来储存多个存储体BK0至BK7之中被完全刷新的存储体的信息。刷新控制块401还可以基于储存的信息检测针对所有的多个存储体BK0至BK7刷新操作的指定完成。刷新控制块401还可以激活计数控制信号C_UP。
在刷新操作中提供的行地址RA<0:n>与要刷新的存储体的信息映射。
因此，刷新控制块401可以响应于行地址RA<0:n>来储存多个存储体BK0至BK7之中已经完全刷新的存储体的信息。
激活信号产生块501可以被配置成根据激活命令ACT、刷新命令NREF、行地址RA<0:n>及存储体地址BA<0:m>，产生行激活信号RACT<0:7>。
当输入激活命令ACT时，激活信号产生块501可以被配置成产生行激活信号RACT<0:7>，以激活对应于存储体地址BA<0:m>的存储体。
当输入刷新命令NREF时，激活信号产生块501可以被配置成产生行激活信号RACT<0:7>，以激活与要刷新的存储体的信息映射的行地址RA<0:n>相对应的存储体。
例如，如果输入了激活命令ACT并且存储体地址BA<0:m>具有用来指定存储体BK0的值，则激活信号产生块501仅将行激活信号RACT<0:7>之中的行激活信号RACT<0>输出至逻辑高。
如果输入了刷新命令NREF并且行地址RA<0:n>具有用来指定多个存储体BK0至BK7之中的一个存储体BK2的值，则激活信号产生块501可以仅将行激活信号RACT<0:7>之中的行激活信号RACT<2>输出至逻辑高。
如果输入了刷新命令NREF并且行地址RA<0:n>具有用来指定多个存储体BK0至BK7之中的部分存储体BK0、BK2及BK5的值，则激活信号产生块501可以将行激活信号RACT<0:7>之中的行激活信号RACT<0,2,5>输出至逻辑高。
如果输入了刷新命令NREF并且行地址RA<0:n>具有用来指定所有的多个存储体BK0至BK7的值，则激活信号产生块501可以将所有的行激活信号RACT<0:7>输出至逻辑高。
选择块601可以被配置成响应于刷新命令NREF来选择地址计数值ADD_CNT。选择块601还可以输出内部行地址RAi。
选择块601可以被配置成根据激活命令ACT来选择行地址RA<0:n>，并且输出内部行地址RAi。
命令解码器701可以被配置成解码从存储器控制器901提供的命令CMD。命令解码器701还可以产生激活命令ACT及刷新命令NREF。
参考图4，可以针对行地址RA<0:n>的n+1个相应信号位来映射要刷新的存储体。
例如，多个存储体BK0至BK7之中要刷新的存储体可以使用行地址RA<0:n>之中的行地址RA<0:7>来映射。
如果行地址RA<0:n>之中仅行地址RA<0>被设定至高电平，则可能指定要刷新多个存储体BK0至BK7之中的存储体BK0。
如果行地址RA<0:n>之中的行地址RA<0:5>被设定至高电平，则可能指定要刷新多个存储体BK0至BK7之中的存储体BK0至BK5。
如果行地址RA<0:n>之中的行地址RA<0,2,4>被设定为高电平，则可能指定要刷新存储体BK0、BK2及BK4。
如果行地址RA<0:n>之中的全部行地址RA<0:7>被设定为高电平或低电平，则可能指定要刷新所有的多个存储体BK0至BK7。
可以很容易地看出，在刷新操作中，可以通过使用行地址RA<0:n>来自由地指定要刷新多个存储体BK0至BK7而与要刷新的存储体的数目和次序无关。
通过限定存储器控制器901与半导体装置110之间的规则，半导体装置110可以在刷新操作中将从存储器控制器901提供的行地址RA<0:n>识别为用来选择存储体的信息。
参考图4及图5，刷新控制块401包括储存控制单元421、储存单元431及AND逻辑441。
储存控制单元421可以被配置成将刷新命令NREF及行地址RA<0:7>相与(AND)，并且输出所得信号。
储存控制单元421可以包括多个NAND门，NAND门接收刷新命令NREF和行地址RA<0:7>的相应信号位。储存控制单元421还可以包括多个反相器，反相器使NAND门的相应输出反相。
储存单元431可以被配置成响应于储存控制单元421的输出信号来设定刷新存储体信息REF_B<0:7>。
储存单元431可以被配置成响应于计数控制信号C_UP来将刷新存储体信息REF_B<0:7>复位。
储存单元431可以包括触发器F/F，其数目对应于刷新存储体信息REF_B<0:7>的信号位数目。
多个触发器F/F经由其置位端子S被输入储存控制单元421的输出信号。多个触发器F/F经由其复位端子R被共同输入计数控制信号C_UP。
AND逻辑441可以被配置成将将储存单元431的刷新存储体信息REF_B<0:7>相与(AND)，并且输出计数控制信号C_UP。
以下将描述如上述配置的存储系统101的刷新操作。
从存储器控制器901提供刷新命令NREF，以及提供用来指定多个存储体BK0至BK7中的一个、一部分或全部存储体的行地址RA<0:7>。
在根据每个刷新命令NREF输入用来指定一个存储体的行地址RA<0:7>的情况中，通过8次刷新操作可以将所有的刷新存储体信息REF_B<0:7>都储存成高电平。
当所有的刷新存储体信息REF_B<0:7>都为高电平时，计数控制信号C_UP被输出成激活电平，即高电平。
当计数控制信号C_UP被输出成高电平时，储存单元431的所有的刷新存储体信息REF_B<0:7>被复位至低电平。
由于计数控制信号C_UP被输出成高电平，所以计数器301增加地址计数值ADD_CNT。
可以假定遗漏或错误地输入了根据刷新命令NREF的用来指定多个存储体BK0至BK7中的一个、一部分或全部存储体的行地址RA<0:7>中的一个或一部分。
存储器控制器901一般可以提供行地址RA<0:7>，并且确定针对所有的多个存储体BK0至BK7与内部行地址RAi相对应的刷新操作完成，其中内部行地址RAi由计数器301产生。
然而，由于用来指定存储体BK0至BK7中的一个或一部分的行地址RA<0:7>的错误输入的原因，所以尚未针对对应存储体或多个对应存储体的内部行地址执行刷新操作。
由于用来指定存储体BK0至BK7中的一个或一部分的行地址RA<0:7>被错误地输入，所以储存单元431的刷新存储体信息REF_B<0:7>中的任何一个或一部分被维持在低电平。
由于刷新存储体信息REF_B<0:7>中的任何一个或一部分为低电平，所以计数控制信号C_UP被输出成低电平。另外，计数器301不增加地址计数值ADD_CNT，并且维持地址计数值ADD_CNT的当前值。
此后，由于与刷新命令NREF一起输入了用来指定遗漏的存储体BK0至BK7中的一个或一部分的行地址RA<0:7>，所以当所有的刷新存储体信息REF_B<0:7>变为高电平时，计数控制信号C_UP被输出成高电平。
由于计数控制信号C_UP被输出成高电平，所以计数器301增加地址计数值ADD_CNT。
在如上所述的实施例中，刷新操作可以通过使用与要刷新的至少一个存储体的信息映射的行地址RA<0:7>，经由自由地指定多个存储体BK0至BK7中的一个、一部分或全部来执行。
多个存储体BK0至BK7可以采用在相应刷新操作中重复选择一个存储体的方式而被指定，如采用存储体BK0+BK1、存储体BK1+BK2、...、以及存储体库BK6+BK7那样。
多个存储体BK0至BK7可以采用在相应刷新操作中重复选择两个存储体的方式而被指定，如采用存储体BK0+BK1+BK2、存储体BK1+BK2+BK3、…、以及存储体BK5+BK6+BK7那样。
多个存储体BK0至BK7可以采用针对偶数存储体BK0、BK2、…、以及BK6顺序地执行刷新操作，然后针对奇数存储体BK1、BK3、…、以及BK7顺序地执行刷新操作的方式而被指定。
多个存储体BK0至BK7可以采用针对两个偶数存储体然后针对两个奇数存储体交替地执行刷新操作的方式而被指定，如采用存储体BK0+BK2、存储体BK1+BK3、存储体BK4+BK6以及存储体BK5+BK7那样。
除上述例子之外，多个存储体BK0至BK7可以采用各种方式来选择，然后执行刷新操作。
参考图6，存储系统102可以包括半导体装置120及存储器控制器902。
存储器控制器902可以被配置成提供命令CMD、行地址RA<0:n>及存储体地址BA<0:m>至半导体装置120。
在正常操作中，存储器控制器902可以被配置成提供行地址RA<0:n>及存储体地址BA<0:m>至半导体装置120，其中行地址RA<0:n>为用来指定特定字线的地址，存储体地址BA<0:m>为用来指定多个存储体BK0至BK7之中的特定存储体的地址。
在刷新操作中，存储器控制器902可以被配置成不提供存储体地址BA<0:m>，而是提供作为用来限定要刷新的存储体的地址的行地址RA<0:n>。
存储器控制器902可以将要刷新的存储体的信息映射在行地址RA<0:n>中，然后可以提供行地址RA<0:n>至半导体装置120(见图4)。
半导体装置120可以包括多个存储体BK0至BK7、多个计数器302、刷新控制块402、激活信号产生块502、多个选择块602及命令解码器702。
多个存储体BK0至BK7可以被配置成响应于针对存储体的内部行地址RAi_BK<0:7>和行激活信号RACT<0:7>来执行独立的刷新操作。
针对存储体的内部行地址RAi_BK<0:7>可以被一对一地分配给多个存储体BK0至BK7。
更具体而言，内部行地址RAi_BK<0>可以被分配给存储体BK0、RAi_BK<1>被分配给BK1、RAi_BK<2>被分配给BK2、…、以及RAi_BK<7>被分配给BK7。
在多个存储体BK0至BK7之中，根据行激活信号RACT<0:7>之中激活的信号位所选择的存储体BK0至BK7之中的一个、多个或全部存储体，可以响应于针对存储体的相应内部行地址RAi_BK<0:7>来对与不同字线电耦接的存储器单元执行刷新操作。在被提供至存储体BK0至BK7之中所选择的一个、多个或全部存储体的针对存储体的内部行地址RAi_BK<0:7>具有相同值的情况下中，可以针对与相同字线电耦接的存储器单元执行刷新操作。
多个计数器302可以分别被配置成根据针对存储体的计数控制信号C_UP_BK<0:7>独立地增加针对存储体的地址计数值ADD_CNT_BK<0:7>。
针对存储体的地址计数值ADD_CNT_BK<0:7>可以被独立地储存于多个计数器302中。
换言之，地址计数值ADD_CNT_BK<0>可以被储存于计数器Counter_BK0中、地址计数值ADD_CNT_BK<1>可以被储存于计数器Counter_BK1中、地址计数值ADD_CNT_BK<2>可以被储存于计数器Counter_BK2中、…、以及地址计数值ADD_CNT_BK<7>可以被储存于计数器Counter_BK7中。
针对存储体的计数控制信号C_UP_BK<0:7>可以被一对一地分配给多个计数器302。
换言之，计数控制信号C_UP_BK<0>可以被分配给计数器Counter_BK0、计数控制信号C_UP_BK<1>可以被分配给计数器Counter_BK1、计数控制信号C_UP_BK<2>可以被分配给计数器Counter_BK2、…、以及计数控制信号C_UP_BK<7>可以被分配给计数器Counter_BK7。
刷新控制块402可以被配置成根据刷新命令NREF和行地址RA<0:n>的相应信号位独立地激活针对存储体的计数控制信号C_UP_BK<0:7>。
刷新命令NREF可以被用作用于自由地刷新多个存储体BK0至BK7的新类型的刷新命令，而与要刷新的存储体的数目和次序无关，不像用于刷新多个存储体BK0至BK7中的任何一个存储体的单个存储体刷新命令SBKREF或用于刷新所有的多个存储体BK0至BK7的全部存储体刷新命令REF。
激活信号产生块502可以被配置成根据激活命令ACT、刷新命令NREF、行地址RA<0:n>及存储体地址BA<0:m>，产生行激活信号RACT<0:7>。
当输入了激活命令ACT时，激活信号产生块502可以被配置成产生行激活信号RACT<0:7>，以激活对应于存储体地址BA<0:m>的存储体。
当输入了刷新命令NREF时，激活信号产生块502可以被配置成产生行激活信号RACT<0:7>以激活对应于行地址RA<0:n>的存储体，其中行地址RA<0:n>与要刷新的存储体的信息映射。
例如，如果输入了激活命令ACT，并且存储体地址BA<0:m>具有用来指定存储体BK0的值，则激活信号产生块502仅将行激活信号RACT<0:7>之中的行激活信号RACT<0>输出至逻辑高。
如果输入了刷新命令NREF，并且行地址RA<0:n>具有用来指定一个存储体BK2的值，则激活信号产生块502可以仅将行激活信号RACT<2>输出至逻辑高。
如果输入了刷新命令NREF，并且行地址RA<0:n>具有用来指定部分存储体BK0、BK2和BK5的值，则激活信号产生块502可以将行激活信号RACT<0，2，5>输出至逻辑高。
如果输入了刷新命令NREF，并且行地址RA<0:n>具有用来指定所有的多个存储体BK0至BK7的值，则激活信号产生块502可以将所有的行激活信号RACT<0:7>输出至逻辑高。
当输入刷新命令NREF时，选择块602可以被配置成选择与针对存储体的地址计数值ADD_CNT_BK<0:7>之中的地址计数值相对应的值，并且输出针对存储体的内部行地址RAi_BK<0:7>。
也就是说，选择块SelectionBlock_BK0可以选择地址计数值ADD_CNT_BK<0>，并且输出内部行地址RAi_BK<0>。选择块SelectionBlock_BK1可以选择地址计数值ADD_CNT_BK<1>，并且输出内部行地址RAi_BK<1>。照此，选择块SelectionBlock_BK7可以选择地址计数值ADD_CNT_BK<7>，并且输出内部行地址RAi_BK<7>。
当输入激活命令ACT时，选择块602可以被配置成输出行地址RA<0:n>，以作为针对存储体的内部行地址RAi_BK<0:7>。
如果输入了激活命令ACT，则针对存储体的相应内部行地址RAi_BK<0:7>可以具有相同的行地址RA<0:n>的值。
命令解码器702可以被配置成解码从存储器控制器902提供的命令CMD，并且产生激活命令ACT及刷新命令NREF。
参考图7，刷新控制块402可以包括多个AND逻辑，AND逻辑将刷新命令NREF与行地址RA<0:n>的相应信号位相与(AND)，并且输出针对存储体的计数控制信号C_UP_BK<0:7>。
多个AND逻辑可以包括多个NAND门及多个反相器，反相器使多个NAND门的相应输出反相。
刷新命令NREF被共同输入至多个NAND门的两个输入端子中的一个输入端子。另外，行地址RA<0:n>的信号位被分别输入至其他输入端子。
以下将描述如上所述配置的根据一实施例的存储系统102的刷新操作。
刷新命令NREF从存储器控制器902提供。另外，提供了用于指定多个存储体BK0至BK7中的一个、一部分或全部存储体的行地址RA<0:7>。
首先，假定行地址RA<0>连同刷新命令NREF被提供成高电平，用来指定多个存储体BK0至BK7之中的存储体BK0。
由于行地址RA<0:7>之中的行地址RA<0>为高电平，所以计数控制信号C_UP_BK<0:7>之中的计数控制信号C_UP_BK<0>被输出成高电平。
根据计数控制信号C_UP_BK<0>，计数器Counter_BK0增加地址计数值ADD_CNT_BK<0>。
由于输入了刷新命令NREF，所以多个选择块602分别选择针对存储体的地址计数值ADD_CNT_BK<0:7>。另外，多个选择块602分别输出针对存储体的内部行地址RAi_BK<0:7>。
针对存储体的地址计数值ADD_CNT_BK<0:7>之中的地址计数值ADD_CNT_BK<0>被增加。此外，其余的针对存储体的地址计数值ADD_CNT_BK<1:7>维持先前值。
对与存储体BK0的字线之中对应于增加的地址计数值ADD_CNT_BK<0>的字线电耦接的存储器单元执行刷新操作。
假设连同刷新命令NREF以预定时间间隔将行地址RA<1:7>顺序提供成高电平，以顺序地指定其余的存储体BK1至BK7。
由于行地址RA<1>至RA<7>被顺序输出成高电平，所以计数控制信号C_UP_BK<1>至C_UP_BK<7>于是被顺序输出成高电平。
根据顺序输出成高电平的计数控制信号C_UP_BK<1>至C_UP_BK<7>，计数器Counter_BK1至Counter_BK7增加针对存储体的地址计数值ADD_CNT_BK<1:7>。
此时，假定在提供行地址RA<1:7>以顺序地指定其余的存储体BK1至BK7的过程中遗漏了行地址RA<6>。
由于遗漏了行地址RA<6>，即，行地址RA<6>未转变至高电平，所以计数控制信号C_UP_BK<6>也未转变至高电平。因此，地址计数值ADD_CNT_BK<6>维持先前状态。
因此，即使存储器控制器902没有识别出来遗漏了行地址RA<6>并且没有实施针对对应存储体的刷新，但是与地址计数值ADD_CNT_BK<6>对应的字线的正常刷新可能在下一个刷新操作中。
在一例子中，可以假定行地址RA<1:5>连同刷新命令NREF从存储器控制器902被提供成高电平，以指定多个存储体BK0至BK7之中的存储体BK1至BK5。
由于行地址RA<0:7>之中的行地址RA<1:5>为高电平，所以计数控制信号C_UP_BK<0:7>之中的计数控制信号C_UP_BK<1:5>被输出成高电平。
根据计数控制信号C_UP_BK<1:5>，计数器Counter_BK1至Counter_BK5增加针对存储体的地址计数值ADD_CNT_BK<1:5>。
由于输入了刷新命令NREF，所以多个选择块602分别选择针对存储体的地址计数值ADD_CNT_BK<0:7>。另外，多个选择块602分别输出针对存储体的内部行地址RAi_BK<0:7>。
针对存储体的地址计数值ADD_CNT_BK<0:7>之中的针对存储体的地址计数值ADD_CNT_BK<1:5>被增加。另外，针对存储体的其余的地址计数值ADD_CNT_BK<0,6,7>维持先前值。
对与相应存储体BK1至BK5的字线之中对应于针对存储体的被增加的地址计数值ADD_CNT_BK<1:5>的字线电耦接的存储器单元执行刷新操作。
在一示例中，假定行地址RA<0:7>连同刷新命令NREF从存储器控制器902被提供成高电平，以指定所有的多个存储体BK0至BK7。
由于所有的行地址RA<0:7>都为高电平，所以所有的计数控制信号C_UP_BK<0:7>都被输出成高电平。
根据计数控制信号C_UP_BK<0:7>，计数器Counter_BK0至Counter_BK7增加针对存储体的地址计数值ADD_CNT_BK<0:7>。
由于输入了刷新命令NREF，所以选择块602分别选择针对存储体的地址计数值ADD_CNT_BK<0:7>。多个选择块602还分别输出针对存储体的内部行地址RAi_BK<0:7>。
对与多个相应存储体BK0至BK7的字线之中与对应于针对存储体的被增加的地址计数值ADD_CNT_BK<0:7>的字线电耦接的存储器单元执行刷新操作。
在如上所述的实施例中，可以通过使用与要刷新的至少一个存储体的信息映射的行地址RA<0:7>，经由自由地指定多个存储体BK0至BK7中的一个、一部分或全部存储体来执行刷新操作。
多个存储体BK0至BK7可以采用在相应刷新操作中重复选择存一个储体的方式而被指定，如采用存储体BK0+BK1、存储体BK1+BK2、...、以及存储体BK6+BK7那样。
多个存储体BK0至BK7可以采用在相应刷新操作中重复选择两个存储体的方式而被指定，如采用存储体BK0+BK1+BK2、存储体BK1+BK2+BK3、…、以及存储体BK5+BK6+BK7那样。
多个存储体BK0至BK7可以采用针对偶数存储体BK0、BK2、…、以及BK6顺序地执行刷新操作，然后针对奇数存储体BK1、BK3、…、以及BK7顺序地执行刷新操作的方式而被指定。
多个存储体BK0至BK7可以采用针对两个偶数存储体然后针对两个奇数存储体交替地执行刷新操作的方式而被指定，如采用存储体BK0+BK2、存储体BK1+BK3、存储体BK4+BK6及存储体BK5+BK7那样。
除了上面例子之外，多个存储体BK0至BK7可以采用多种方式来选择，然后执行刷新操作。
虽然已经描述了各种实施例，但是本领域技术人员将理解，所描述的实施例仅仅是举例说明。因此，不应当基于所描述的实施例来限制本文所描述的能够防止刷新错误的半导体装置以及使用该半导体装置的存储系统。
通过本发明的实施例可以看出，本发明提供了下面技术方案:
1.一种半导体装置，包括：
多个存储体，其被配置成响应于地址计数值和行激活信号来执行刷新操作；
刷新控制块，其被配置成响应于刷新命令和存储体地址来更新限定被指定来执行所述刷新操作的存储体的刷新存储体信息，以及响应于所述刷新存储体信息来激活计数控制信号；以及
计数器，其被配置成响应于所述计数控制信号的激活来改变所述地址计数值。
2.如技术方案1所述的半导体装置，其中，当所述刷新存储体信息限定了针对所有的多个存储体刷新操作的指定完成时，所述刷新控制块被配置成激活所述刷新控制信号。
3.如技术方案1所述的半导体装置，其中，所述刷新命令包括用于仅刷新多个存储体中的任何一个存储体的单个存储体刷新命令或用于刷新所有的多个存储体的全部存储体刷新命令。
4.如技术方案3所述的半导体装置，其中，所述刷新控制块被配置成当输入所述全部存储体刷新命令时激活所述计数控制信号而与所述存储体地址无关。
5.如技术方案1所述的半导体装置，其中，所述刷新控制块被配置成响应于所述计数控制信号的激活使所述刷新存储体信息复位。
6.如技术方案1所述的半导体装置，其中，所述刷新控制块包括：
解码器，其被配置成对所述单个存储体刷新命令和所述存储体地址进行解码，并且产生解码信号；
储存控制单元，其被配置成将所述解码信号与所述全部存储体刷新命令进行组合，并且将输出信号输出；
储存单元，其被配置成响应于所述储存控制单元的输出信号来设定所述刷新存储体信息；以及
AND逻辑，其被配置成将所述刷新存储体信息相与，并且输出所述计数控制信号。
7.如技术方案6所述的半导体装置，其中，所述储存单元被配置成响应于所述计数控制信号来复位所述刷新存储体信息。
8.如技术方案1所述的半导体装置，其中，所述地址计数值为用来选择所述多个存储体的规定字线的值。
9.如技术方案1所述的半导体装置，其中，在正常操作中，所述多个存储体之中的任何一个存储体通过所述存储体地址来选择，以及所选择的存储体的字线通过行地址来选择。
10.一种存储系统，包括：
存储器控制器，其被配置成提供行地址以作为限定要刷新的存储体的信息，以及连同所述行地址提供刷新命令；以及
半导体装置，其被配置成响应于所述刷新命令，针对与所述行地址相对应并且被指定以执行所述刷新操作的至少一个存储体执行刷新操作。
11.如技术方案10所述的存储系统，其中，所述存储器控制器被配置成：在正常操作中向所述半导体装置提供存储体地址以作为用来指定多个存储体之中的规定存储体的地址，以及提供所述行地址以作为指定所述规定存储体的规定字线的地址。
12.如技术方案10所述的存储系统，其中，要刷新的存储体相对于所述行地址的相应信号位一对一映射。
13.如技术方案12所述的存储系统，其中，要刷新的多个存储体通过将所述行地址的信号位选择性地设定至第一电平来指定。
14.如技术方案12所述的存储系统，其中，通过将所述行地址的信号位设定为第一电平或第二电平来指定所有的多个存储体以便刷新。
15.一种存储系统，包括：
存储器控制器，其被配置成提供行地址以作为限定要刷新的存储体的信息，以及连同所述行地址提供刷新命令；以及
半导体装置，其被配置成响应于所述刷新命令针对至少一个存储体执行刷新操作，其中所述至少一个存储体根据所述行地址被指定以执行刷新操作，以及当针对多个存储体刷新指定完成时，改变用于指定要刷新的字线的地址计数值。
16.如技术方案15所述的存储系统，其中，所述存储器控制器被配置成，在正常操作中向所述半导体装置提供存储体地址以作为用来指定多个存储体之中的规定存储体的地址，以及提供所述行地址以作为用来指定所述规定存储体的规定字线的地址。
17.如技术方案15所述的存储系统，其中，要刷新的存储体相对于所述行地址的相应信号位被一对一映射。
18.如技术方案15所述的存储系统，其中，所述半导体装置包括：
多个存储体，其被配置成响应于所述地址计数值和行激活信号来执行所述刷新操作；
刷新控制块，其被配置成响应于所述刷新命令和所述行地址来更新刷新存储体信息，所述刷新存储体信息限定所述多个存储体之中被指定以执行所述刷新操作的至少一个存储体，以及所述刷新控制块被配置成响应于所述刷新存储体信息来激活计数控制信号；以及
计数器，其被配置成响应于所述计数控制信号的激活来改变所述地址计数值。
19.如技术方案18所述的存储系统，其中，所述刷新控制块被配置成响应于所述计数控制信号的激活来复位所述刷新存储体信息。
20.如技术方案18所述的存储系统，其中，所述刷新控制块包括：
储存控制单元，其被配置成将所述刷新命令与所述行地址相与，并且将输出信号输出；
储存单元，其被配置成响应于所述储存控制单元的输出信号来设定所述刷新存储体信息；以及
AND逻辑，其被配置成将所述刷新存储体信息相与，并且输出所述计数控制信号。
21.如技术方案20所述的存储系统，其中，所述储存单元被配置成响应于所述计数控制信号来复位所述刷新存储体信息。
22.如技术方案15所述的存储系统，其中，所述地址计数值为用来选择所述多个存储体的规定字线的值。
23.一种存储系统，包括：
存储器控制器，其被配置成提供行地址以作为限定要刷新的存储体的信息，以及提供刷新命令连同所述行地址；以及
半导体装置，其被配置成响应于所述刷新命令针对根据行地址被指定以执行刷新操作的一个或多个存储体来执行所述刷新操作，其中，所述一个或多个存储体独立地增加针对存储体的地址计数值，以及针对与针对存储体的地址计数值相对应的字线执行所述刷新操作。
24.如技术方案23所述的存储系统，其中，所述存储器控制器被配置成，在正常操作中向所述半导体装置提供存储体地址以作为用来指定多个存储体之中的规定存储体的地址，以及提供所述行地址以作为用来指定所述规定存储体的规定字线的地址。
25.如技术方案23所述的存储系统，其中，要刷新的存储体相对于所述行地址的相应信号位一对一映射。
26.如技术方案23所述的存储系统，其中，所述半导体装置包括：
多个存储体，其被配置成响应于行激活信号和针对存储体的地址计数值来执行所述刷新操作；
刷新控制块，其被配置成响应于所述刷新命令和所述行地址的相应信号位独立地激活针对存储体的计数控制信号；以及
多个计数器，其被配置成响应于针对存储体的计数控制信号来分别独立地增加针对存储体的地址计数值。

Claims (10)

1.一种半导体装置，包括：
多个存储体，其被配置成响应于地址计数值和行激活信号来执行刷新操作；
刷新控制块，其被配置成响应于刷新命令和存储体地址来更新限定被指定来执行所述刷新操作的存储体的刷新存储体信息，以及响应于所述刷新存储体信息来激活计数控制信号；以及
计数器，其被配置成响应于所述计数控制信号的激活来改变所述地址计数值。
2.如权利要求1所述的半导体装置，其中，当所述刷新存储体信息限定了针对所有的多个存储体刷新操作的指定完成时，所述刷新控制块被配置成激活所述刷新控制信号。
3.如权利要求1所述的半导体装置，其中，所述刷新命令包括用于仅刷新多个存储体中的任何一个存储体的单个存储体刷新命令或用于刷新所有的多个存储体的全部存储体刷新命令。
4.如权利要求3所述的半导体装置，其中，所述刷新控制块被配置成当输入所述全部存储体刷新命令时激活所述计数控制信号而与所述存储体地址无关。
5.如权利要求1所述的半导体装置，其中，所述刷新控制块被配置成响应于所述计数控制信号的激活使所述刷新存储体信息复位。
6.如权利要求1所述的半导体装置，其中，所述刷新控制块包括：
解码器，其被配置成对所述单个存储体刷新命令和所述存储体地址进行解码，并且产生解码信号；
储存控制单元，其被配置成将所述解码信号与所述全部存储体刷新命令进行组合，并且将输出信号输出；
储存单元，其被配置成响应于所述储存控制单元的输出信号来设定所述刷新存储体信息；以及
AND逻辑，其被配置成将所述刷新存储体信息相与，并且输出所述计数控制信号。
7.如权利要求6所述的半导体装置，其中，所述储存单元被配置成响应于所述计数控制信号来复位所述刷新存储体信息。
8.一种存储系统，包括：
存储器控制器，其被配置成提供行地址以作为限定要刷新的存储体的信息，以及连同所述行地址提供刷新命令；以及
半导体装置，其被配置成响应于所述刷新命令，针对与所述行地址相对应并且被指定以执行所述刷新操作的至少一个存储体执行刷新操作。
9.一种存储系统，包括：
存储器控制器，其被配置成提供行地址以作为限定要刷新的存储体的信息，以及连同所述行地址提供刷新命令；以及
半导体装置，其被配置成响应于所述刷新命令针对至少一个存储体执行刷新操作，其中所述至少一个存储体根据所述行地址被指定以执行刷新操作，以及当针对多个存储体刷新指定完成时，改变用于指定要刷新的字线的地址计数值。
10.一种存储系统，包括：
存储器控制器，其被配置成提供行地址以作为限定要刷新的存储体的信息，以及提供刷新命令连同所述行地址；以及
半导体装置，其被配置成响应于所述刷新命令针对根据行地址被指定以执行刷新操作的一个或多个存储体来执行所述刷新操作，其中，所述一个或多个存储体独立地增加针对存储体的地址计数值，以及针对与针对存储体的地址计数值相对应的字线执行所述刷新操作。
CN201510151927.XA 2014-05-08 2015-04-01 半导体装置和存储系统 Active CN105097011B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910640662.8A CN110517715A (zh) 2014-05-08 2015-04-01 半导体装置和存储系统

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0054885 2014-05-08
KR1020140054885A KR20150128087A (ko) 2014-05-08 2014-05-08 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910640662.8A Division CN110517715A (zh) 2014-05-08 2015-04-01 半导体装置和存储系统

Publications (2)

Publication Number Publication Date
CN105097011A true CN105097011A (zh) 2015-11-25
CN105097011B CN105097011B (zh) 2020-02-28

Family

ID=54368414

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910640662.8A Pending CN110517715A (zh) 2014-05-08 2015-04-01 半导体装置和存储系统
CN201510151927.XA Active CN105097011B (zh) 2014-05-08 2015-04-01 半导体装置和存储系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910640662.8A Pending CN110517715A (zh) 2014-05-08 2015-04-01 半导体装置和存储系统

Country Status (4)

Country Link
US (2) US9324407B2 (zh)
KR (1) KR20150128087A (zh)
CN (2) CN110517715A (zh)
TW (1) TWI676102B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799143A (zh) * 2016-09-06 2018-03-13 钰创科技股份有限公司 输出存储电路在自刷新模式的信息的电路及其相关方法
CN108630253A (zh) * 2017-03-20 2018-10-09 爱思开海力士有限公司 半导体器件
CN108694972A (zh) * 2017-04-11 2018-10-23 爱思开海力士有限公司 半导体存储器件

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150128087A (ko) * 2014-05-08 2015-11-18 에스케이하이닉스 주식회사 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템
KR20180100804A (ko) 2017-03-02 2018-09-12 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동 방법
JP6780897B2 (ja) * 2017-04-14 2020-11-04 ホアウェイ・テクノロジーズ・カンパニー・リミテッド メモリリフレッシュ技術及びコンピュータシステム
US10504580B2 (en) * 2017-08-31 2019-12-10 Micron Technology, Inc. Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path
US10297307B1 (en) * 2017-12-29 2019-05-21 Micron Technology, Inc. Methods for independent memory bank maintenance and memory devices and systems employing the same
US10593392B1 (en) * 2018-12-19 2020-03-17 Micron Technology, Inc. Apparatuses and methods for multi-bank refresh timing
KR20210002945A (ko) 2019-07-01 2021-01-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 메모리 시스템
CN117393015B (zh) * 2023-12-11 2024-03-22 浙江力积存储科技有限公司 一种三维存储器架构及其刷新方法和存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641791A (zh) * 2004-01-15 2005-07-20 国际商业机器公司 具有分布式行地址计数器的并发刷新模式的嵌入式dram
US20130051157A1 (en) * 2011-08-30 2013-02-28 Hynix Semiconductor Inc. Semiconductor memory device and refresh method thereof
US20130188429A1 (en) * 2012-01-20 2013-07-25 Elite Semiconductor Memory Technology Inc. Temperature-dependent self-refresh timing circuit for semiconductor memory device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627791A (en) * 1996-02-16 1997-05-06 Micron Technology, Inc. Multiple bank memory with auto refresh to specified bank
JPH10247384A (ja) * 1997-03-03 1998-09-14 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2003007054A (ja) * 2001-06-15 2003-01-10 Sharp Corp 半導体記憶装置
US7042785B2 (en) * 2003-12-19 2006-05-09 Infineon Technologies, Ag Method and apparatus for controlling refresh cycles of a plural cycle refresh scheme in a dynamic memory
US7177220B2 (en) * 2004-05-07 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd Refresh counter with dynamic tracking of process, voltage and temperature variation for semiconductor memory
US7079440B2 (en) * 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories
JP5932236B2 (ja) * 2011-04-13 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びシステム
KR20130042079A (ko) * 2011-10-18 2013-04-26 에스케이하이닉스 주식회사 반도체 장치의 리프레쉬 제어회로 및 방법
KR20130090633A (ko) * 2012-02-06 2013-08-14 삼성전자주식회사 반도체 메모리 장치의 리프레쉬 회로 및 리프레쉬 제어 방법
CN104246891B (zh) * 2012-03-20 2018-01-26 英特尔公司 响应用于操作控制的装置命令的存储器装置
KR102011796B1 (ko) * 2012-08-30 2019-08-20 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US20150294711A1 (en) * 2012-10-22 2015-10-15 Hewlett-Packard Development Company, L.P. Performing refresh of a memory device in response to access of data
KR102163983B1 (ko) 2013-11-07 2020-10-12 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20150128087A (ko) * 2014-05-08 2015-11-18 에스케이하이닉스 주식회사 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1641791A (zh) * 2004-01-15 2005-07-20 国际商业机器公司 具有分布式行地址计数器的并发刷新模式的嵌入式dram
US20130051157A1 (en) * 2011-08-30 2013-02-28 Hynix Semiconductor Inc. Semiconductor memory device and refresh method thereof
US20130188429A1 (en) * 2012-01-20 2013-07-25 Elite Semiconductor Memory Technology Inc. Temperature-dependent self-refresh timing circuit for semiconductor memory device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799143A (zh) * 2016-09-06 2018-03-13 钰创科技股份有限公司 输出存储电路在自刷新模式的信息的电路及其相关方法
CN108630253A (zh) * 2017-03-20 2018-10-09 爱思开海力士有限公司 半导体器件
CN108630253B (zh) * 2017-03-20 2022-04-05 爱思开海力士有限公司 半导体器件
CN108694972A (zh) * 2017-04-11 2018-10-23 爱思开海力士有限公司 半导体存储器件
CN108694972B (zh) * 2017-04-11 2022-04-15 爱思开海力士有限公司 半导体存储器件

Also Published As

Publication number Publication date
TWI676102B (zh) 2019-11-01
US20160203853A1 (en) 2016-07-14
US9659627B2 (en) 2017-05-23
TW201543214A (zh) 2015-11-16
CN110517715A (zh) 2019-11-29
US20150325284A1 (en) 2015-11-12
US9324407B2 (en) 2016-04-26
CN105097011B (zh) 2020-02-28
KR20150128087A (ko) 2015-11-18

Similar Documents

Publication Publication Date Title
CN105097011A (zh) 半导体装置和存储系统
CN109727624B (zh) 具有双单元模式的存储器件及其刷新方法
US20220261151A1 (en) Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory
US10249359B2 (en) Address generation circuit and memory device including the same
US9431092B2 (en) Memory device and memory system including the same
US9336852B2 (en) Memory and memory system including the same
US9190139B2 (en) Memory and memory system including the same
US20150255140A1 (en) Semiconductor memory device and refresh control system
CN104733035A (zh) 存储器和包括存储器的存储系统
CN105654983B (zh) 半导体器件及包括半导体器件的存储系统
US8406074B2 (en) Semiconductor device
US10846220B2 (en) Memory system and operation method thereof
KR101853608B1 (ko) 동적 랜덤 액세스 메모리, 데이터 저장 및 판독하고 리프레시하는 방법
US11960755B2 (en) Apparatus and method for performing target refresh operation
CN105719683A (zh) 存储器件
CN105304119B (zh) 刷新电路
CN105845169B (zh) 半导体器件及其驱动方法
US10713137B2 (en) Memory module
US20240257857A1 (en) Apparatus and method for performing target refresh operation
US11631448B1 (en) Memory device performing refresh operation and method of operating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant