TWI676102B - 能防止刷新錯誤的半導體裝置及使用該半導體裝置的記憶體系統 - Google Patents

能防止刷新錯誤的半導體裝置及使用該半導體裝置的記憶體系統 Download PDF

Info

Publication number
TWI676102B
TWI676102B TW104105580A TW104105580A TWI676102B TW I676102 B TWI676102 B TW I676102B TW 104105580 A TW104105580 A TW 104105580A TW 104105580 A TW104105580 A TW 104105580A TW I676102 B TWI676102 B TW I676102B
Authority
TW
Taiwan
Prior art keywords
refresh
bank
banks
memory
address
Prior art date
Application number
TW104105580A
Other languages
English (en)
Other versions
TW201543214A (zh
Inventor
朴珉秀
Min Su Park
丘泳埈
Young Jun Ku
Original Assignee
南韓商愛思開海力士有限公司
SK Hynix Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司, SK Hynix Inc. filed Critical 南韓商愛思開海力士有限公司
Publication of TW201543214A publication Critical patent/TW201543214A/zh
Application granted granted Critical
Publication of TWI676102B publication Critical patent/TWI676102B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一種包含複數記憶庫的半導體裝置，該等記憶庫係配置成執行一刷新作業，以回應一位址計數值及列啟用訊號；一刷新控制區塊，係配置成更新刷新庫資訊，該等刷新庫資訊定義被指定的一庫，來執行該刷新作業，以回應一刷新指令及庫位址，並啟用一計數控制訊號，以回應該等刷新庫資訊；以及一計數器，係配置成改變該位址計數值，以回應該計數控制訊號的啟用。

Description

能防止刷新錯誤的半導體裝置及使用該半導體裝置的記憶體系統
各種實施例通常關於一種半導體裝置，尤指一種能防止一刷新錯誤的半導體裝置及一種使用該半導體裝置的記憶體系統。
本申請案主張在2014年5月8日於韓國智慧財產局申請，且韓國申請號為10-2014-0054885的韓國申請案為優先權基礎案，在此完整併入當作參考。
一半導體裝置可包含複數記憶體區塊，例如複數記憶庫(以下簡稱為「庫」)。
該半導體裝置可根據一外部設備的控制而執行該等庫的一刷新作業，該外部設備例如一記憶體控制器(例如一CPU、GPU或類似者)。
該控制器提供一全部庫刷新指令或一單一庫刷新指令至該半導體裝置，其中該全部庫刷新指令用於對該等庫之全部執行該刷新作業，該單一庫刷新指令用於對該等庫之任一執行該刷新作業。
在一實施例中，一半導體裝置可包含複數記憶庫，該等記憶庫 係配置成係配置成基於一位址計數值及複數列啟用訊號執行一刷新作業。該半導體裝置可亦包含一刷新控制區塊，係配置成更新複數刷新庫資訊，基於一刷新指令及複數庫位址，每一刷新庫資訊指示被指定為執行該刷新作業的一記憶庫，並基於用於指示該等記憶庫的刷新作業的指定已完成的該等刷新庫資訊，啟用一計數控制訊號。此外，該半導體裝置可亦包含一計數器，係配置成基於該計數控制訊號的啟用，改變該位址計數值。
在一實施例中，一記憶體系統可亦包含一記憶體控制器，該記憶體控制器係配置成於一刷新作業時，提供作為資訊的複數列位址，並提供與該等列位址一起的一刷新指令，其中該資訊指定複數記憶庫中的一特殊記憶庫來刷新。此外，該記憶體系統可包含一半導體裝置，該半導體裝置係配置成對至少一記憶庫執行該刷新作業，該記憶庫對應該等列位址，且該記憶庫被指定為基於該刷新指令執行該刷新作業。
在一實施例中，一記憶體系統可包含一記憶體控制器，該記憶體控制器係配置成提供作為資訊的複數列位址，並提供與該等列位址一起的一刷新指令，其中該資訊指定複數記憶庫中的一特殊記憶庫來刷新庫。該記憶體系統可亦包含一半導體裝置，該半導體裝置係配置成對至少一記憶庫執行一刷新作業，該記憶庫根據該等列位址而被指定為基於該刷新指令執行該刷新作業，且當用於該等記憶庫的刷新指定完成時，改變用於指定被指定的記憶庫的特殊字元線以被刷新的一位址計數值。
在一實施例中，一記憶體系統可亦包含一記憶體控制器，該記憶體控制器係配置成提供作為資訊的複數列位址，並提供與該等列位址一起的一刷新指令，其中該資訊指定複數記憶庫中用於刷新的一特定記憶庫。該記憶 體系統可亦包含一半導體裝置，係配置成根據該等列位址而被指定為執行一刷新作業的一或多個記憶庫，基於該刷新指令來執行該刷新作業，並獨立增加用於該等記憶庫的位址計數值，且對與用於該等記憶庫的複數位址計數值對應的複數字元線執行該刷新作業。
在一實施例中，一刷新控制區塊可包括一儲存單元，其配置成當多個記憶庫中對應的記憶庫被刷新時，依位元來設定複數刷新庫資訊，其中，該等刷新庫資訊的位元依位元對應於該等記憶庫。
在一實施例中，一半導體裝置可包括複數記憶庫，該等複數記憶庫係配置成執行一刷新作業。該半導體裝置亦可包括一刷新控制區塊，其係配置成當該等記憶庫中對應的記憶庫被刷新，依位元更新刷新庫資訊，當該刷新庫資訊的所有位元被設定時，啟用一計數控制訊號，其中該刷新庫資訊的位元依位元對應於該等記憶庫。該半導體裝置可更包括一計數器，其係配置成當該計數控制訊號被啟用，增加一位址計數值。
在一實施例中，一刷新複數記憶庫的方法，其包括對該等記憶庫執行一刷新作業、更新一刷新庫資訊，該刷新庫資訊用以指示各該記憶庫的該刷新作業的指示已完成以及當所有該等記憶庫被刷新時，根據該刷新庫資訊改變一列位址，其中該等刷新庫資訊的位元依位元對應於該等記憶庫。
100‧‧‧半導體裝置
101‧‧‧記憶體系統
102‧‧‧記憶體系統
110‧‧‧半導體裝置
120‧‧‧半導體裝置
300‧‧‧計數器
301‧‧‧計數器
302‧‧‧計數器
400‧‧‧刷新控制區塊
401‧‧‧刷新控制區塊
402‧‧‧刷新控制區塊
410‧‧‧解碼器
420‧‧‧儲存控制單元
421‧‧‧儲存控制單元
431‧‧‧儲存單元
441‧‧‧AND邏輯閘
430‧‧‧儲存單元
440‧‧‧AND邏輯閘
500‧‧‧啟用訊號產生區塊
501‧‧‧啟用訊號產生區塊
502‧‧‧啟用訊號產生區塊
600‧‧‧選擇區塊
601‧‧‧選擇區塊
602‧‧‧選擇區塊
700‧‧‧指令解碼器
701‧‧‧指令解碼器
702‧‧‧指令解碼器
901‧‧‧記憶體控制器
902‧‧‧記憶體控制器
ACT‧‧‧啟用指令
ADD_CNT‧‧‧位址計數值
ADD_CNT_BK<0：7>‧‧‧位址計數值
BA<0：m>‧‧‧庫位址
BK0~BK7‧‧‧記憶庫
CMD‧‧‧指令
Counter_BK0~Counter_BK7‧‧‧計數器
C_UP‧‧‧計數控制訊號
C_UP_BK<0：7>‧‧‧計數控制訊號
DEC<0：7>‧‧‧解碼訊號
F/F‧‧‧正反器
NREF‧‧‧刷新指令
R‧‧‧重新設定端子
RACT<0：7>‧‧‧列啟用訊號
RAi‧‧‧內部列位址
RAi_BK<0：7>‧‧‧內部列位址
RA<0：n>‧‧‧列位址
REF‧‧‧庫刷新指令
REF_B<0：7>‧‧‧刷新庫資訊
S‧‧‧設定端子
SBKREF‧‧‧單一庫刷新指令
Selection Block_BK0~Selection Block_BK7‧‧‧選擇區塊
〔圖1〕為根據一實施例中能防止一刷新錯誤的一半導體裝置之一方塊圖。
〔圖2〕為顯示於圖1中所示之刷新控制區塊的內部配置之一方塊圖。
〔圖3〕為根據一實施例中一記憶體系統之一方塊圖。
〔圖4〕為根據圖3的一列位址映射表。
〔圖5〕為顯示於圖3中所示之刷新控制區塊的內部配置之一方塊圖。
〔圖6〕為根據一實施例中一記憶體系統之一方塊圖。
〔圖7〕為於圖6中所示之刷新控制區塊之一電路圖。
以下將透過各種實施例並參考附加圖式來說明一種能防止一刷新錯誤的半導體裝置及一種使用該半導體裝置的記憶體系統。一控制器可藉由提供複數次單一庫刷新指令，來造成對該等庫之全部執行一刷新作業。在提供複數次單一庫刷新指令期間，該控制器亦應按照預定順序提供用於選擇對應庫的位址，亦即庫位址。然而，在由於該控制器的一作業錯誤、一通訊錯誤等而提供一錯誤庫位址或的狀況中，一對應庫的刷新作業不得不被忽略，因此可能造成儲存資料的損毀。在此將說明一種可避免一刷新錯誤以允許對複數庫穩定地且自由地執行一刷新作業的半導體裝置及一種使用該半導體裝置的記憶體系統。
請參考圖1，一半導體裝置100可包含複數記憶庫(以下簡稱為「庫」)BK0至BK7、一計數器300、一刷新控制區塊400、一啟用訊號產生區塊500、一選擇區塊600及一指令解碼器700。
該等庫BK0至BK7可被配置成對該等記憶胞執行一刷新作業，該等記憶胞係與一選擇庫BKi(i為0至n之一者)的一特殊字元線電性耦合，以回應一列啟用訊號RACT<0：7>及內部列位址RAi。
在該等庫BK0至BK7中，一特殊字元線可被選擇，以回應該等內部列位址RAi。
在該等庫BK0至BK7中，該等列啟用訊號RACT<0：7>當中被啟用的一訊號位元對應的一庫之一特殊字元線或全部之庫BK0至BK7之特殊字元線可被啟用。
該計數器300可被配置成增加內部的一位址計數值ADD_CNT，以回應一計數控制訊號C_UP。
該刷新控制區塊400可被配置成偵側該刷新作業之指定，以回應一單一庫刷新指令SBKREF及庫位址BA<0：m>，其中該刷新作業之指定用於當全部之BK0至BK7的刷新作業被完成時。該刷新控制區塊400可亦啟用該計數控制訊號C_UP。
該刷新控制區塊400可被配置成儲存在該等庫BK0至BK7當中被全部刷新的一庫之資訊，以回應該單一庫刷新指令SBKREF及該等庫位址BA<0：m>。該刷新控制區塊400係基於儲存的資訊而可亦被配置成偵側該刷新作業之指定，該刷新作業之指定用於當全部庫BK0至BK7的刷新作業被完成，並啟用該計數控制訊號C_UP。
該刷新控制區塊400可被配置成不管該等庫位址BA<0：m>而啟用該計數控制訊號C_UP，以回應一全部庫刷新指令REF。
該啟用訊號產生區塊500可被配置成根據一啟用指令ACT、該單一庫刷新指令SBKREF、該全部庫刷新指令REF及該等庫位址BA<0：m>，而產生該等列啟用訊號RACT<0：7>。
當該啟用指令ACT被輸入時，該啟用訊號產生區塊500可被配置成產生該等列啟用訊號RACT<0：7>以啟用對應該等庫位址BA<0：m>的一庫。
當該單一庫刷新指令SBKREF被輸入時，該啟用訊號產生區塊 500可被配置成產生該等列啟用訊號RACT<0：7>以啟用對應該等庫位址BA<0：m>的一庫。
舉例來說，若該啟用指令ACT或該單一庫刷新指令SBKREF被輸入，且該等庫位址BA<0：m>具有指定該庫BK0的值，則該啟用訊號產生區塊500可僅將該列啟用訊號RACT<0>輸出為一邏輯高。
若該全部庫刷新指令REF被輸入，則該啟用訊號產生區塊500無視該等庫位址BA<0：m>而可將該等列啟用訊號RACT<0：7>輸出為該邏輯高。
該選擇區塊600可被配置成選擇該位址計數值ADD_CNT，以回應該單一庫刷新指令SBKREF或該全部庫刷新指令REF。該選擇區塊600可亦輸出該等內部列位址RAi。
該選擇區塊600可被配置成選擇列位址RA<0：n>，以回應該啟用指令ACT，並輸出該等內部列位址RAi。
該指令解碼器700可被配置成解碼指令CMD，該等指令CMD係由該半導體裝置100外部的一記憶體控制器提供。該指令解碼器700可亦產生該啟用指令ACT、該單一庫刷新指令SBKREF及該全部庫刷新指令REF。
該等列位址RA<0：n>及該等庫位址BA<0：m>可由該半導體裝置100外部的記憶體控制器提供。
請參考圖2，該刷新控制區塊400可包含一解碼器410、一儲存控制單元420、一儲存單元430及一AND邏輯閘440。
該解碼器410可被配置成解碼該單一庫刷新指令SBKREF及該等庫位址BA<0：m>，並產生解碼訊號DEC<0：7>。
當該單一庫刷新指令SBKREF被輸入時，該解碼器410解碼該 等庫位址BA<0：m>。該解碼器410亦啟用對應的解碼訊號DEC<0：7>。
該儲存控制單元420可被配置成將該等解碼訊號DEC<0：7>及該全部庫刷新指令REF進行或(OR)運算，並輸出合成訊號。
該儲存控制單元420可包含複數NOR閘，該等NOR閘接收該等解碼訊號DEC<0：7>及該全部庫刷新指令REF的各別訊號位元。該儲存控制單元420可亦包含複數反相器，該等反相器反相該等NOR閘的各別輸出。
該儲存單元430可被配置成設定刷新庫資訊REF_B<0：7>，以回應該儲存控制單元420的輸出訊號。
該儲存單元430可被配置成根據該計數控制訊號C_UP而重新設定該等刷新庫資訊REF_B<0：7>。
該儲存單元430可包含正反器F/F，其數量對應該等刷新庫資訊REF_B<0：7>的訊號位元數量。
該等正反器F/F透過其設定端子S而被輸入該儲存控制單元420的輸出訊號。該等正反器F/F透過其重新設定端子R而被共同輸入該計數控制訊號C_UP。
該AND邏輯閘440可被配置成將該儲存單元430的刷新庫資訊REF_B<0：7>進行及(AND)運算，並輸出該計數控制訊號C_UP。
以下將說明如上述配置之根據一實施例的半導體裝置100之刷新作業。
舉例來說，假設該單一庫刷新指令SBKREF係由該半導體裝置100外部的記憶體控制器提供，且該等庫位址BA<0：m>被提供，則使該等庫BK0至BK7可被依序指定。
若指定該庫BK0的單一庫刷新指令SBKREF及庫位址BA<0：m>被輸入，則該等解碼訊號DEC<0：7>之一者(例如該解碼訊號DEC<0>)被輸出在一啟用位準(例如一高位準)。
由於該解碼訊號DEC<0>為該高位準，故該儲存單元430的複數正反器F/F之一者的刷新庫資訊REF_B<0>被設定為一高位準。
此時，由於剩下的刷新庫資訊REF_B<1：n>為一低位準，故該計數控制訊號C_UP被輸出在一停用位準或一低位準。
若用於依序指定全部之庫BK0至BK7的庫位址BA<0：m>與該單一庫刷新指令SBKREF以一般順序被輸入，則該儲存單元430之全部的刷新庫資訊REF_B<0：7>變為該高位準。
由於全部的刷新庫資訊REF_B<0：7>為該高位準，故該計數控制訊號C_UP被輸出在一高位準。
當該計數控制訊號C_UP被輸出在該高位準時，該儲存單元430之全部的刷新庫資訊REF_B<0：7>被重新設定為該低位準。
由於該計數控制訊號C_UP被輸出在該高位準，故該計數器300增加該位址計數值ADD_CNT。
可假設指定該等庫位址BA<0：m>當中的一特定庫以依序指定該等庫BK0至BK7的庫位址BA<0：m>被遺漏或被錯誤地輸入。
該記憶體控制器一般可提供該等庫位址BA<0：m>，並決定與該等內部列位址RAi對應的刷新作業被完成，其中該等內部列位址RAi係藉由該計數器300而產生給全部之庫BK0至BK7。
然而，由於遺漏了指定該特定庫的庫位址BA<0：m>，故與該特 定庫的內部列位址RAi對應之一刷新作業已不被執行。
由於指定該特定庫的庫位址BA<0：m>被遺漏，故該儲存單元430的刷新庫資訊REF_B<0：7>之一者被維持在該低位準。
由於該等刷新庫資訊REF_B<0：7>之任一者為該低位準，故該計數控制訊號C_UP被輸出在該低位準。
由於該計數控制訊號C_UP被輸出在該低位準，故該計數器300不增加該位址計數值ADD_CNT。該計數器300亦維持該位址計數值ADD_CNT的現值。
接著，當指定已不被指定的庫之庫位址BA<0：m>與該單一庫刷新指令SBKREF一起被輸入時，全部之刷新庫資訊REF_B<0：7>變為該高位準。因此，該計數控制訊號C_UP被輸出在該高位準。
由於該計數控制訊號C_UP被輸出在該高位準，故該計數器300增加該位址計數值ADD_CNT。
若該全部庫刷新指令REF被輸入，則全部刷新庫資訊REF_B<0：7>無視該等庫位址BA<0：m>而可變為該高位準，且因此該計數控制訊號C_UP被輸出在該高位準。
由於該計數控制訊號C_UP被輸出在該高位準，故該計數器300增加該位址計數值ADD_CNT。
請參考圖3，一記憶體系統101可包含一半導體裝置110及一記憶體控制器901。
該記憶體控制器901可被配置成提供指令CMD、列位址RA<0：n>及庫位址BA<0：m>至該半導體裝置110。
在一般作業中，該記憶體控制器901可被配置成提供該等列位址RA<0：n>及該等庫位址BA<0：m>至該半導體裝置110，其中該等列位址RA<0：n>為用於指定一特殊字元線之位址，該等庫位址BA<0：m>為用於指定複數庫BK0至BK7當中的一特定庫之位址。
在一刷新作業中，該記憶體控制器901可被配置成不提供該等庫位址BA<0：m>，而是提供作為定義一庫的位址之列位址RA<0：n>以進行刷新。
雖然該等列位址RA<0：n>為選擇一字元線的位址，但在該刷新作業中，不使用該等列位址RA<0：n>來選擇一字元線，而是使用內部計數位址。
由於該等列位址RA<0：n>在該刷新作業中不被需要，故該記憶體控制器901可映射一庫的資訊以在該等列位址RA<0：n>中進行刷新，且接著可提供該等列位址RA<0：n>至該半導體裝置110。
該半導體裝置110可包含複數庫BK0至BK7、一計數器301、一刷新控制區塊401、一啟用訊號產生區塊501、一選擇區塊601及一指令解碼器701。
該等庫BK0至BK7可被配置成對該等記憶胞執行一刷新作業，以回應一列啟用訊號RACT<0：7>及內部列位址RAi，其中該等記憶胞係與一選擇庫BKi(i為0至n之一者)的一特殊字元線電性耦合。
在該等庫BK0至BK7中，在整體之字元線當中的一特殊字元線可被選擇，以回應該等內部列位址RAi。
在該等庫BK0至BK7中，與該等列啟用訊號RACT<0：7>當中被啟用的一訊號位元或複數訊號位元對應的一庫之一特殊字元線或複數或全部 之庫BK0至BK7之特殊字元線可被啟用。
該計數器301可被配置成增加內部的一位址計數值ADD_CNT，以回應一計數控制訊號C_UP。
該刷新控制區塊401可被配置成偵側該刷新作業之指定，以回應一刷新指令NREF及該等列位址RA<0：n>，其中該刷新作業之指定用於當全部之庫BK0至BK7的刷新作業被完成時。該刷新控制區塊401可亦啟用該計數控制訊號C_UP。
該刷新指令NREF可被使用作為用於自由刷新該等庫BK0至BK7的一新式刷新指令，而無視用於刷新的庫之數量及順序，不像用於刷新該等庫BK0至BK7之任一庫的單一庫刷新指令SBKREF，或用於刷新該等庫BK0至BK7之全部的全部庫刷新指令REF。
該刷新控制區塊401可被配置成儲存該等庫BK0至BK7當中被完全刷新的庫之資訊，以回應該刷新指令NREF及該等列位址RA<0：n>。該刷新控制區塊401可亦基於儲存資訊而偵側該刷新作業之指定，其中該刷新作業之指定用於當全部之庫BK0至BK7的刷新作業被完成時。該刷新控制區塊401可亦啟用該計數控制訊號C_UP。
於該刷新作業中所提供的列位址RA<0：n>被映射有一庫的資訊以進行刷新。
因此，該刷新控制區塊401可儲存該等庫BK0至BK7當中已被完全刷新的庫之資訊，以回應該等列位址RA<0：n>。
該啟用訊號產生區塊501可被配置成根據一啟用指令ACT、該刷新指令NREF、該等列位址RA<0：n>及該等庫位址BA<0：m>，而產生該等列 啟用訊號RACT<0：7>。
當該啟用指令ACT被輸入時，該啟用訊號產生區塊501可被配置成產生該等列啟用訊號RACT<0：7>，以啟用對應該等庫位址BA<0：m>的一庫。
當刷新指令NREF被輸入時，該啟用訊號產生區塊501可被配置成產生該等列啟用訊號RACT<0：7>，以啟用對應該等列位址RA<0：n>的一庫，其中該等列位址RA<0：n>被映射有一庫的資訊以進行刷新。
舉例來說，若該啟用指令ACT被輸入，且該等庫位址BA<0：m>具有用於指定該庫BK0的值，則該啟用訊號產生區塊501僅輸出該等列啟用訊號RACT<0：7>當中的列啟用訊號RACT<0>為一邏輯高。
若該刷新指令NREF被輸入，且該等列位址RA<0：n>具有用於指定該等庫BK0至BK7當中的一庫BK2之值，則該啟用訊號產生區塊501僅可輸出該等列啟用訊號RACT<0：7>當中的列啟用訊號RACT<2>為該邏輯高。
若該刷新指令NREF被輸入，且該等列位址RA<0：n>具有用於指定該等庫BK0至BK7當中的部分庫BK0、BK2及BK5之值，則該啟用訊號產生區塊501可輸出該等列啟用訊號RACT<0：7>當中的列啟用訊號RACT<0,2,5>為該邏輯高。
若該刷新指令NREF被輸入，且該等列位址RA<0：n>具有用於指定該等庫BK0至BK7之全部之值，則該啟用訊號產生區塊501可輸出全部之列啟用訊號RACT<0：7>為該邏輯高。
該選擇區塊601可被配置成選擇該位址計數值ADD_CNT，以回應該刷新指令NREF。該選擇區塊601可亦輸出該等內部列位址RAi。
該選擇區塊601可被配置成根據該啟用指令ACT而選擇列位址RA<0：n>，並輸出該等內部列位址RAi。
該指令解碼器701可被配置成解碼由該記憶體控制器901提供的指令CMD。該指令解碼器701可亦產生該啟用指令ACT及該刷新指令NREF。
請參考圖4，用於刷新的一庫可被映射至n+1數量的位址RA<0：n>之各別訊號位元。
舉例來說，該等庫BK0至BK7當中用於刷新的一庫可使用該等列位址RA<0：n>當中的列位址RA<0：7>而被映射。
若僅該等列位址RA<0：n>當中的列位址RA<0>被設定為一高位準，則有可能指定該等庫BK0至BK7當中的庫BK0被刷新。
若該等列位址RA<0：n>當中的列位址RA<0：5>被設定為該高位準，則有可能指定該等庫BK0至BK7當中的庫BK0至BK5被刷新。
若該等列位址RA<0：n>當中的列位址RA<0,2,4>被設定為該高位準，則有可能指定該等庫BK0、BK2及BK4被刷新。
若該等列位址RA<0：n>當中的全部列位址RA<0：7>被設定為該高位準或一低位準，則有可能指定全部之庫BK0至BK7被刷新。
可以很容易地看出，在該刷新作業中，有可能藉由使用該等列位址RA<0：n>而指定該等庫BK0至BK7被刷新，而無視刷新的庫之數量及順序。
藉由定義該記憶體控制器901與該半導體裝置110之間的一規則，該半導體裝置110可識出在該刷新作業中由該記憶體控制器901提供的列 位址RA<0：n>，以作為選擇一庫的資訊。
請參考圖4及圖5，該刷新控制區塊401包含一儲存控制單元421、一儲存單元431及一AND邏輯閘441。
該儲存控制單元421可被配置成將該刷新指令NREF及該等列指令RA<0：7>進行及(AND)運算，並輸出合成訊號。
該儲存控制單元421可包含複數NAND閘，該等NAND閘接收該等列位址RA<0：7>及該刷新指令NREF的各別訊號位元。該儲存控制單元421可亦包含複數反相器，該等反相器反相該等NAND閘的各別輸出。
該儲存單元431可被配置成設定刷新庫資訊REF_B<0：7>，以回應該儲存控制單元421的輸出訊號。
該儲存單元431可被配置成重新設定該等刷新庫資訊REF_B<0：7>，以回應該計數控制訊號C_UP。
該儲存單元431可包含正反器F/F，其數量對應該等刷新庫資訊REF_B<0：7>的訊號位元數量。
該等正反器F/F透過其設定端子S而被輸入該儲存控制單元421的輸出訊號。該等正反器F/F透過其重新設定端子R而被共同輸入該計數控制訊號C_UP。
該AND邏輯閘441可被配置成將該儲存單元431的刷新庫資訊REF_B<0：7>進行及(AND)運算，並輸出該計數控制訊號C_UP。
以下將說明如上述配置的記憶體系統101之刷新作業。
該刷新指令NREF及用於指定該等庫BK0至BK7之一者、一部分或全部的列位址RA<0：7>係由該記憶體控制器901提供。
在根據每個刷新指令NREF而指定一庫的列位址RA<0：7>被輸入之狀況中，全部刷新庫資訊REF_B<0：7>可藉由刷新作業八次而被儲存在一高位準。
當全部刷新庫資訊REF_B<0：7>為該高位準時，該計數控制訊號C_UP被輸出在一啟用位準，亦即一高位準。
當該計數控制訊號C_UP被輸出在該高位準時，該儲存單元431之全部之刷新庫資訊REF_B<0：7>被重新設定為一低位準。
由於該計數控制訊號C_UP被輸出在該高位準，故該計數器301增加該位址計數值ADD_CNT。
可假設用於指定該等庫BK0至BK7之一者、部分或全部的列位址RA<0：7>之一者或部分根據刷新指令NREF而被遺漏或被錯誤地輸入。
該記憶體控制器901一般可提供該等列位址RA<0：7>，並決定與該等內部列位址RAi對應的刷新作業被完成，其中該等內部列位址RAi係藉由該計數器301而產生給全部之庫BK0至BK7。
然而，由於該等列位址RA<0：7>的錯誤輸入以指定該等庫BK0至BK7之一者或一部分，故對於一對應庫或複數對應庫的內部列位址RAi，該刷新作業已不被執行。
由於用於指定該等庫BK0至BK7之一者或一部分的列位址RA<0：7>被錯誤地輸入，故該儲存單元431的刷新庫資訊REF_B<0：7>之任一者或部分被維持在該低位準。
由於該刷新庫資訊REF_B<0：7>之任一者或一部分為該低位準，故該計數控制訊號C_UP被輸出在一低位準。此外，該計數器301不增加該位 址計數值ADD_CNT，並維持該位址計數值ADD_CNT的現值。
因此，當全部之刷新庫資訊REF_B<0：7>變為該高位準，且隨著用於指定遺漏的庫BK0至BK7之一者或一部分的列位址RA<0：7>與該刷新指令NREF一起被輸入時，該計數控制訊號C_UP被輸出在該高位準。
由於該計數控制訊號C_UP被輸出在該高位準，故該計數器301增加該位址計數值ADD_CNT。
在如上所述之一實施例中，該刷新作業可藉由使用該等列位址RA<0：7>並透過自由地指定該等庫BK0至BK7之一者、一部分或全部而被執行，其中該等列位址RA<0：7>被映射至少一庫之資訊以進行刷新。
該等庫BK0至BK7可以在各別刷新作業中被重複地選擇的一庫(如庫BK0+BK1、庫BK1+BK2、...及庫BK6+BK7)之方式而被指定。
該等庫BK0至BK7可以在各別刷新作業中被重複地選擇的二庫(如庫BK0+BK1+BK2、庫BK1+BK2+BK3、...及庫BK5+BK6+BK7)之方式而被指定。
該等庫BK0至BK7可對偶數庫BK0、BK2、...及BK6依序執行刷新作業且接著對奇數庫BK1、BK3、...及BK7依序執行刷新作業之方式而被指定，。
該等庫BK0至BK7可以對二個偶數庫且接著二個奇數庫(如庫BK0+BK2、庫BK1+BK3、庫BK4+BK6及庫BK5+BK7)輪流地執行刷新作業之方式而被指定。
除上述例子之外，該等庫BK0至BK7可以各種方式被選擇，且接著執行刷新作業。
請參考圖6，一記憶體系統102可包含一半導體裝置120及一記憶體控制器902。
該記憶體控制器902可被配置成提供指令CMD、列位址RA<0：n>及庫位址BA<0：m>至該半導體裝置120。
在一一般作業中，該記憶體控制器902可被配置成提供該等列位址RA<0：n>及該等庫位址BA<0：m>至該半導體裝置120，其中該等列位址RA<0：n>為用於指定一特殊字元線之位址，該等庫位址BA<0：m>為用於指定複數庫BK0至BK7當中的一特定庫之位址。
在一刷新作業中，該記憶體控制器902可被配置成不提供該等庫位址BA<0：m>，而是提供作為定義一庫的位址之列位址RA<0：n>以進行刷新。
該記憶體控制器902可在該等列位址RA<0：n>中映射一庫的資訊以進行刷新，並可接著提供該等列位址RA<0：n>至該半導體裝置120(請見圖4)。
該半導體裝置120可包含複數庫BK0至BK7、複數計數器302、一刷新控制區塊402、一啟用訊號產生區塊502、複數選擇區塊602及一指令解碼器702。
該等庫BK0至BK7可被配置成執行獨立的刷新作業，以回應用於庫的列啟用訊號RACT<0：7>及內部列位址RAi_BK<0：7>。
用於庫的內部列位址RAi_BK<0：7>可被一對一分配至該等庫BK0至BK7。
更具體而言，該等內部列位址RAi_BK<0>可被分配至該庫BK0、 RAi_BK<1>被分配至BK1、RAi_BK<2>被分配至BK2、...、及RAi_BK<7>被分配至BK7。
在該等庫BK0至BK7當中，根據該等列啟用訊號RACT<0：7>的訊號位元而被選擇的庫BK0至BK7之一者、複數或全部可對該等記憶胞執行刷新作業，以回應用於庫的各別內部列位址RAi_BK<0：7>，其中該等記憶胞與相異字元線電性耦合。在用於提供至被選擇的庫BK0至BK7之一者、複數或全部的庫之內部列位址RAi_BK<0：7>具有相同值之狀況中，刷新作業可對與相同字元線電性耦合的記憶胞執行刷新作業。
該等計數器302可分別被配置成根據用於庫的計數控制訊號C_UP_BK<0：7>而獨立增加用於庫的位址計數值ADD_CNT_BK<0：7>，用於庫的位址計數值ADD_CNT_BK<0：7>可被獨立儲存於該等計數器302中。
換言之，該位址計數值ADD_CNT_BK<0>可被儲存於一計數器Counter_BK0中、該位址計數值ADD_CNT_BK<1>可被儲存於一計數器Counter_BK1中、該位址計數值ADD_CNT_BK<2>可被儲存於一計數器Counter_BK2中、...及該位址計數值ADD_CNT_BK<7>可被儲存於一計數器Counter_BK7中。
用於庫的計數控制訊號C_UP_BK<0：7>可被一對一分配至該等計數器302。
換言之，該計數控制訊號C_UP_BK<0>可被分配至該計數器Counter_BK0、該計數控制訊號C_UP_BK<1>可被分配至該計數器Counter_BK1、該計數控制訊號C_UP_BK<2>可被分配至該計數器Counter_BK2、...、及該計 數控制訊號C_UP_BK<7>可被分配至該計數器Counter_BK7。
該刷新控制區塊402可被配置成根據一刷新指令NREF及該等列位址RA<0：n>的各別訊號位元而獨立啟用用於庫的計數控制訊號C_UP_BK<0：7>。
該刷新指令NREF可被使用作為用於自由刷新該等庫BK0至BK7的一新式刷新指令，而無視用於刷新的庫之數量及順序，不像用於刷新該等庫BK0至BK7之任一庫的單一庫刷新指令SBKREF庫BK0至BK7，或用於刷新全部之庫BK0至BK7的庫刷新指令REF。
該啟用訊號產生區塊502可被配置成根據一啟用指令ACT、該刷新指令NREF、該列位址RA<0：n>及該等庫位址BA<0：m>，而產生該等列啟用訊號RACT<0：7>。
當該啟用指令ACT被輸入時，該啟用訊號產生區塊502可被配置成產生該等列啟用訊號RACT<0：7>，以啟用對應該等庫位址BA<0：m>的一庫。
當該刷新指令NREF被輸入時，該啟用訊號產生區塊502可被配置成產生該等列啟用訊號RACT<0：7>以啟用對應該等列位址RA<0：n>的一庫，其中等列位址RA<0：n>被映射有一庫的資訊以進行刷新。
舉例來說，若該啟用指令ACT被輸入，且該等庫位址BA<0：m>具有用於指定該庫BK0的值，則該啟用訊號產生區塊502可僅輸出該等列啟用訊號RACT<0：7>當中的列啟用訊號RACT<0>為一邏輯高。
若該刷新指令NREF被輸入，且該等列位址RA<0：n>具有用於指定一庫BK2之值，則該啟用訊號產生區塊502僅可輸出該列啟用訊號 RACT<2>為該邏輯高。
若該刷新指令NREF被輸入，且該等列位址RA<0：n>具有用於指定部分庫BK0、BK2及BK5的值，則該啟用訊號產生區塊502可輸出列啟用訊號RACT<0,2,5>為該邏輯高。
若該刷新指令NREF被輸入，且該等列位址RA<0：n>具有用於指定該等庫BK0至BK7之全部之值，則該啟用訊號產生區塊502可輸出全部列啟用訊號RACT<0：7>為該邏輯高。
當該刷新指令NREF被輸入時，該等選擇區塊602可被配置成選擇對應用於庫的位址計數值ADD_CNT_BK<0：7>當中之值，並輸出用於庫的內部列位址RAi_BK<0：7>。
同樣地，該選擇區塊Selection Block_BK0可選擇該位址計數值ADD_CNT_BK<0>，並輸出該等內部列位址RAi_BK<0>。該選擇區塊Selection Block_BK1可選擇該位址計數值ADD_CNT_BK<1>，並輸出該內部列位址RAi_BK<1>。藉此，該選擇區塊Selection Block_BK7可選擇該位址計數值ADD_CNT_BK<7>，並輸出該內部列位址RAi_BK<7>。
當該啟用指令ACT被輸入時，該等選擇區塊602可被配置成輸出該等列位址RA<0：n>，以作為用於庫的內部列位址RAi_BK<0：7>。
若該啟用指令ACT被輸入，則用於庫的各別內部列位址RAi_BK<0：7>可具有與該等列位址RA<0：n>相同的值。
該指令解碼器702可被配置成解碼由該記憶體控制器902提供的指令CMD，並產生該啟用指令ACT及該刷新指令NREF。
請參考圖7，該刷新控制區塊402可包含複數AND邏輯閘，該 等AND邏輯閘將該刷新指令NREF及該等列位址RA<0：n>的各別訊號位元進行及(AND)運算，並輸出用於庫的計數控制訊號C_UP_BK<0：7>。
該等AND邏輯閘可包含複數NAND閘及複數反相器，該等反相器反相該等NAND閘的各別輸出。
該刷新指令NREF被共同輸入至該等NAND閘的二輸入端子中的一輸入端子。此外，該等列位址RA<0：n>的訊號位元被各別地輸入至其他輸入端子。
以下將說明如上所述之根據一實施例的記憶體系統102之刷新作業。
該刷新指令NREF係由該記憶體控制器902提供。此外，用於指定該等庫BK0至BK7之一者、一部分或全部的列位址RA<0：7>係由該記憶體控制器902提供。
首先，假設該列位址RA<0>及該刷新指令NREF被提供在該高位準，以指定該等庫BK0至BK7當中的庫BK0。
由於該等列位址RA<0：7>當中的列位址RA<0>為一高位準，故該等計數控制訊號C_UP_BK<0：7>當中的計數控制訊號C_UP_BK<0>被輸出在一高位準。
根據該計數控制訊號C_UP_BK<0>，該計數器Counter_BK0增加該位址計數值ADD_CNT_BK<0>。
由於該刷新指令NREF被輸入，故該等選擇區塊602分別選擇用於庫的位址計數值ADD_CNT_BK<0：7>。此外，該等選擇區塊602分別輸出用於庫的內部列位址RAi_BK<0：7>。
用於庫的位址計數值ADD_CNT_BK<0：7>當中的位址計數值ADD_CNT_BK<0>被增加。進一步，用於庫的剩下位址計數值ADD_CNT_BK<1：7>維持先前值。
該刷新作業用以對該等記憶胞執行，其中該等記憶胞係與該庫BK0的字元線當中與被增加的位址計數值ADD_CNT_BK<0>對應的一字元線電性耦合。
假設該等列位址RA<1：7>與刷新指令NREF在以一預定時間間隔一起被提供在該高位準，以依序指定剩下庫BK1至BK7。
由於該等列位址RA<1>至RA<7>被依序輸出在該高位準，故該等計數控制訊號C_UP_BK<1>至C_UP_BK<7>接著被依序輸出在該高位準。
根據依序輸出在該高位準的計數控制訊號C_UP_BK<1>至C_UP_BK<7>，該等計數器Counter_BK1至Counter_BK7增加用於庫的位址計數值ADD_CNT_BK<1：7>。
此時，假設該等列位址RA<6>在提供該等列位址RA<1：7>的過程中被遺漏，以依序指定剩下庫BK1至BK7。
由於該列位址RA<6>被遺漏，亦即，該列位址RA<6>不轉變為該高位準，故該計數控制訊號C_UP_BK<6>亦不轉變為該高位準。因此，該位址計數值ADD_CNT_BK<6>維持一先前狀態。
因此，雖然該記憶體控制器902不能識出該列位址RA<6>的遺漏，且用於一對應庫的刷新不被實施，但與該位址計數值ADD_CNT_BK<6>對應的一字元線之一般刷新可能在下一個刷新作業。
在一例子中，可假設該等列位址RA<1：5>與該刷新指令NREF 一起由該記憶體控制器902提供在該高位準，以指定該等庫BK0至BK7當中的庫BK1至BK5。
由於該等列位址RA<0：7>當中的列位址RA<1：5>為該高位準，故該等計數控制訊號C_UP_BK<0：7>當中的計數控制訊號C_UP_BK<1：5>被輸出在該高位準。
根據該等計數控制訊號C_UP_BK<1：5>，該等計數器Counter_BK1至Counter_BK5增加用於庫的位址計數值ADD_CNT_BK<1：5>。
由於該刷新指令NREF被輸入，故該等選擇區塊602分別選擇用於庫的位址計數值ADD_CNT_BK<0：7>。此外，該等選擇區塊602分別輸出用於庫的內部列位址RAi_BK<0：7>。
用於庫的位址計數值ADD_CNT_BK<0：7>當中用於庫的位址計數值ADD_CNT_BK<1：5>被增加。此外，用於庫的剩下位址計數值ADD_CNT_BK<0,6,7>維持先前值。
該刷新作業用以對該等記憶胞執行，其中該等記憶胞係與各該庫BK1至BK5的字元線當中與被增加的位址計數值ADD_CNT_BK<1：5>對應的字元線電性耦合。
舉例來說，假設由該記憶體控制器902提供的列位址RA<0：7>與該刷新指令NREF一起在該高位準，以指定全部之庫BK0至BK7。
由於全部之列位址RA<0：7>為該高位準，故全部之計數控制訊號C_UP_BK<0：7>被輸出在該高位準。
根據該等計數控制訊號C_UP_BK<0：7>，該等計數器Counter_BK0至Counter_BK7增加用於庫的位址計數值ADD_CNT_BK<0：7>。
由於該刷新指令NREF被輸入，故該等選擇區塊602分別選擇用於庫的位址計數值ADD_CNT_BK<0：7>。該等選擇區塊602亦分別輸出用於庫的內部列位址RAi_BK<0：7>。
該刷新作業用以對該等記憶胞執行，其中該等記憶胞係與各該庫BK0至BK7的字元線當中與被增加的位址計數值ADD_CNT_BK<0：7>對應的字元線電性耦合。
在如上所述之一實施例中，該刷新作業可藉由使用該等列位址RA<0：7>並透過自由地指定該等庫BK0至BK7之一者、一部分或全部而被執行，其中該等列位址RA<0：7>被映射至少一庫之資訊以進行刷新。
該等庫BK0至BK7可以在各別刷新作業中被重複地選擇的一庫(如庫BK0+BK1、庫BK1+BK2、...及庫BK6+BK7)的之方式而被指定。
該等庫BK0至BK7可以在各別刷新作業中被重複地選擇的二庫(如庫BK0+BK1+BK2、庫BK1+BK2+BK3、...及庫BK5+BK6+BK7)之方式而被指定。
該等庫BK0至BK7可對偶數庫BK0、BK2、...及BK6依序執行刷新作業且接著對奇數庫BK1、BK3、...及BK7依序執行刷新作業之方式而被指定，。
該等庫BK0至BK7可被指定，以對二個偶數庫且接著二個奇數庫(如庫BK0+BK2、庫BK1+BK3、庫BK4+BK6及庫BK5+BK7)輪流地執行刷新作業
除上述例子之外，該等庫BK0至BK7可以各種方式被選擇，且接著執行刷新作業。
雖然各種實施例已被說明，但是所屬技術領域中具有通常知識者將了解所述之實施例僅作為例子。因此，此文所述之能防止一刷新錯誤的半導體裝置及使用該半導體裝置的記憶體系統不應限制於所述之實施例。

Claims (37)

  1. 一種半導體裝置，包括：複數記憶庫，係配置成基於一位址計數值及複數列啟用訊號執行一刷新作業；一刷新控制區塊，係配置成更新複數刷新庫資訊，基於一刷新指令及複數庫位址，每一刷新庫資訊指示被指定為執行該刷新作業的一記憶庫，並基於用於指示該等記憶庫的刷新作業的指定已完成的該等刷新庫資訊，啟用一計數控制訊號；以及一計數器，係配置成基於該計數控制訊號的啟用，改變該位址計數值。
  2. 如請求項1所述之半導體裝置，其中該刷新指令包括用於僅刷新該等記憶庫之一者的一單一庫刷新指令或用於刷新全部之記憶庫的一全部庫刷新指令。
  3. 如請求項2所述之半導體裝置，其中該刷新控制區塊係配置成當該全部庫刷新指令被輸入時，獨立於該等庫位址而啟用該計數控制訊號。
  4. 如請求項1所述之半導體裝置，其中該刷新控制區塊係配置成基於該計數控制訊號的啟用，重新設定該等刷新庫資訊。
  5. 如請求項1所述之半導體裝置，其中該刷新控制區塊包括：一解碼器，係配置成解碼一單一庫刷新指令及該等庫地址，並基於解碼的單一庫刷新指令及該等庫地址產生複數解碼訊號；一儲存控制單元，係配置成結合該等解碼訊號及一全部庫刷新指令，並基於結合的該等解碼訊號及該全部庫刷新指令產生複數輸出訊號；一儲存單元，係配置成基於該儲存控制單元的複數輸出訊號設定該等刷新庫資訊；以及一AND邏輯電路，係配置成將該等刷新庫資訊進行一及(AND)運算，並基於該及運算啟用該計數控制訊號。
  6. 如請求項5所述之半導體裝置，其中該儲存單元係配置成基於該計數控制訊號的啟用重新設定該等刷新庫資訊。
  7. 如請求項1所述之半導體裝置，其中該位址計數值為用於選擇該等記憶庫的一特殊字元線之一值。
  8. 如請求項1所述之半導體裝置，其中，在一一般作業中，該等記憶庫當中的任一記憶庫係藉由該等庫位址而被選擇，且被選擇的記憶庫之一字元線係藉由複數列位址而被選擇。
  9. 一種記憶體系統，包括：一記憶體控制器，係配置成於一刷新作業時，提供作為資訊的複數列位址，並提供與該等列位址一起的一刷新指令，其中該資訊指定複數記憶庫中的一特殊記憶庫來刷新；以及一半導體裝置，係配置成對至少一記憶庫執行該刷新作業，該記憶庫對應該等列位址，且該記憶庫被指定為基於該刷新指令執行該刷新作業。
  10. 如請求項9所述之記憶體系統，其中該記憶體控制器係配置成在一般作業中提供庫位址及該等列位址至該半導體裝置，該等庫位址作為指定複數記憶庫當中的一特定記憶庫之位址，該等列位址作為指定該特定記憶庫的一特殊字元線之位址。
  11. 如請求項9所述之記憶體系統，其中該記憶體控制器具有用於刷新的記憶庫與該等列位址之間的一對一映射。
  12. 如請求項11所述之記憶體系統，其中用於刷新的複數記憶庫係藉由選擇地設定該等列位址的訊號位元為一第一位準而被指定。
  13. 如請求項11所述之記憶體系統，其中全部的複數記憶庫係藉由設定該等列位址的訊號位元為一第一位準或一第二位準而被指定，以被刷新。
  14. 一種記憶體系統，包括：一記憶體控制器，係配置成提供作為資訊的複數列位址，並提供與該等列位址一起的一刷新指令，其中該資訊指定複數記憶庫中的一特殊記憶庫來刷新；以及一半導體裝置，係配置成對至少一記憶庫執行一刷新作業，該記憶庫根據該等列位址而被指定為基於該刷新指令執行該刷新作業，且當用於該等記憶庫的刷新指定完成時，改變用於指定被指定的記憶庫的特殊字元線以被刷新的一位址計數值。
  15. 如請求項14所述之記憶體系統，其中該記憶體控制器係配置成在一般作業中提供庫位址及該等列位址至該半導體裝置，該等庫位址為指定該等記憶庫當中的一特定記憶庫之位址，該等列位址為指定該特定記憶庫的一特殊字元線之位址。
  16. 如請求項14所述之記憶體系統，其中該記憶體控制器具有用於刷新的記憶庫與該等列位址之間的一對一映射。
  17. 如請求項14所述之記憶體系統，其中該半導體裝置包括：該等記憶庫，係配置成基於該位址計數值及複數列啟用訊號執行該刷新作業；一刷新控制區塊，係配置成基於該刷新指令及該等列位址更新複數刷新庫資訊，每一該等刷新庫資訊指示被指定為執行該刷新作業的至少一記憶庫，並基於該等刷新庫資訊啟用一計數控制訊號，該等刷新庫資訊用於指示該等記憶庫的刷新操作的指定已完成；以及一計數器，係配置成基於該計數控制訊號的啟用改變該位址計數值。
  18. 如請求項17所述之記憶體系統，其中該刷新控制區塊係配置成基於該計數控制訊號的啟用重新設定該等刷新庫資訊。
  19. 如請求項17所述之記憶體系統，其中該刷新控制區塊包括：一儲存控制單元，係配置成將該刷新指令及該等列位址進行及(AND)運算，並基於該刷新指令以及該等列位址的及運算產生複數輸出訊號；一儲存單元，係配置成基於該儲存控制單元的該等輸出訊號設定該等刷新庫資訊；以及一AND邏輯電路，係配置成將該等刷新庫資訊進行一及(AND)運算，並基於該等刷新庫資訊的及運算啟用該計數控制訊號。
  20. 如請求項19所述之記憶體系統，其中該儲存單元係配置成基於該計數控制訊號的啟用重新設定該等刷新庫資訊。
  21. 如請求項14所述之記憶體系統，其中該位址計數值為用於選擇該等記憶庫的一特殊字元線之一值。
  22. 一種記憶體系統，包括：一記憶體控制器，係配置成提供作為資訊的複數列位址，並提供與該等列位址一起的一刷新指令，其中該資訊指定複數記憶庫中用於刷新的一特定記憶庫；以及一半導體裝置，係配置成根據該等列位址而被指定為執行一刷新作業的一或多個記憶庫，基於該刷新指令來執行該刷新作業，並獨立增加用於該等記憶庫的位址計數值，且對與用於該等記憶庫的複數位址計數值對應的複數字元線執行該刷新作業。
  23. 如請求項22所述之記憶體系統，其中該記憶體控制器係配置成在一般作業中提供庫位址及列位址至該半導體裝置，該等庫位址為指定該等記憶庫當中的特定記憶庫之位址，該等列位址為指定該特定記憶庫的一特殊字元線之位址。
  24. 如請求項22所述之記憶體系統，其中該半導體裝置具有用於刷新的記憶庫與列位址之間的一對一映射。
  25. 如請求項22所述之記憶體系統，其中該半導體裝置包括：該等記憶庫，係配置成基於用於該等記憶庫的位址計數值及列啟用訊號，執行該刷新作業；一刷新控制區塊，係配置成基於該刷新指令及該等列位址的各別訊號位元，獨立啟用用於該等記憶庫的計數控制訊號；以及複數計數器，係配置成分別基於用於該等記憶庫的計數控制訊號，獨立增加用於該等記憶庫的位址計數值。
  26. 一種刷新控制區塊，包括：一儲存單元，配置成當多個記憶庫中對應的記憶庫被刷新時，依位元來設定複數刷新庫資訊，其中，該等刷新庫資訊的位元依位元對應於該等記憶庫。
  27. 如請求項26所述的刷新控制區塊，其更包括：一邏輯電路，配置成當所有該等刷新庫資訊的位元被設定時，啟用一計數控制訊號。
  28. 如請求項27所述之刷新控制區塊，其中該儲存單元配置成當該計數控制訊號被啟用時，重新設定該等刷新庫資訊。
  29. 如請求項27所述之刷新控制區塊，其中該等刷新庫資訊用於指示各該記憶庫的刷新作業的指定已經完成。
  30. 如請求項27所述之刷新控制區塊，其更包括：一解碼器，配置成解碼一單一庫刷新指令及複數庫地址，並根據該單一庫刷新指令及該等庫地址產生複數解碼訊號；以及一儲存控制單元，配置成結合該等解碼訊號及一全部庫刷新指令，並根據結合的該等解碼訊號以及該全部庫刷新指令產生複數輸出訊號。
  31. 如請求項30所述之刷新控制區塊，其中該儲存單元配置成基於該儲存控制單元的輸出訊號設定該等刷新庫資訊，以及該邏輯電路為一AND邏輯電路，其配置成對該等刷新庫資訊執行一AND運算，並根據該AND運算啟用該計數控制訊號。
  32. 一種半導體裝置，包括：複數記憶庫，係配置成執行一刷新作業；一刷新控制區塊，係配置成當該等記憶庫中對應的記憶庫被刷新，依位元更新刷新庫資訊，當該刷新庫資訊的所有位元被設定時，啟用一計數控制訊號，其中該刷新庫資訊的位元依位元對應於該等記憶庫；以及一計數器，係配置成當該計數控制訊號被啟用，增加一位址計數值。
  33. 如請求項32所述之半導體裝置，其中該等記憶庫根據複數列啟用訊號以及該位址計數值執行該刷新作業。
  34. 一種刷新複數記憶庫的方法，其包括：對該等記憶庫執行一刷新作業；更新一刷新庫資訊，該刷新庫資訊用以指示各該記憶庫的該刷新作業的指示已完成；以及當所有該等記憶庫被刷新時，根據該刷新庫資訊改變一列位址，其中該等刷新庫資訊的位元依位元對應於該等記憶庫。
  35. 如請求項34所述之方法，其中該刷新作業基於複數列啟用訊號以及一位址計數值，其中藉由改變該位址計數值來改變該列位址。
  36. 如請求項35所述之方法，其中一計數控制訊號基於該刷新庫資訊被啟用，該刷新庫資訊用於指示該等記憶庫的該刷新作業的指定已經完成。
  37. 如請求項36所述之方法，其中該位址計數值基於該計數控制訊號的啟用而改變。
TW104105580A 2014-05-08 2015-02-17 能防止刷新錯誤的半導體裝置及使用該半導體裝置的記憶體系統 TWI676102B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140054885A KR20150128087A (ko) 2014-05-08 2014-05-08 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템
KR10-2014-0054885 2014-05-08

Publications (2)

Publication Number Publication Date
TW201543214A TW201543214A (zh) 2015-11-16
TWI676102B true TWI676102B (zh) 2019-11-01

Family

ID=54368414

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105580A TWI676102B (zh) 2014-05-08 2015-02-17 能防止刷新錯誤的半導體裝置及使用該半導體裝置的記憶體系統

Country Status (4)

Country Link
US (2) US9324407B2 (zh)
KR (1) KR20150128087A (zh)
CN (2) CN110517715A (zh)
TW (1) TWI676102B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150128087A (ko) * 2014-05-08 2015-11-18 에스케이하이닉스 주식회사 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템
CN107799143A (zh) * 2016-09-06 2018-03-13 钰创科技股份有限公司 输出存储电路在自刷新模式的信息的电路及其相关方法
KR20180100804A (ko) 2017-03-02 2018-09-12 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동 방법
KR20180106492A (ko) * 2017-03-20 2018-10-01 에스케이하이닉스 주식회사 반도체장치
KR20180114712A (ko) * 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
CN110520929B (zh) * 2017-04-14 2022-07-22 华为技术有限公司 内存刷新方法、装置及计算机系统
US10504580B2 (en) * 2017-08-31 2019-12-10 Micron Technology, Inc. Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path
US10297307B1 (en) 2017-12-29 2019-05-21 Micron Technology, Inc. Methods for independent memory bank maintenance and memory devices and systems employing the same
US10593392B1 (en) * 2018-12-19 2020-03-17 Micron Technology, Inc. Apparatuses and methods for multi-bank refresh timing
KR20210002945A (ko) 2019-07-01 2021-01-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 메모리 시스템
CN117393015B (zh) * 2023-12-11 2024-03-22 浙江力积存储科技有限公司 一种三维存储器架构及其刷新方法和存储器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7079440B2 (en) * 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories
US8498167B1 (en) * 2012-01-20 2013-07-30 Elite Semiconductor Memory Technology, Inc. Temperature-dependent self-refresh timing circuit for semiconductor memory device
TW201351411A (zh) * 2012-03-20 2013-12-16 Intel Corp 回應於用於操作控制的裝置命令的記憶體裝置
TW201409467A (zh) * 2012-08-30 2014-03-01 Sk Hynix Inc 記憶體裝置及包含其之記憶體系統
TW201416859A (zh) * 2012-10-22 2014-05-01 Hewlett Packard Development Co 回應於資料之存取以執行記憶體裝置更新之技術

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627791A (en) * 1996-02-16 1997-05-06 Micron Technology, Inc. Multiple bank memory with auto refresh to specified bank
JPH10247384A (ja) * 1997-03-03 1998-09-14 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2003007054A (ja) * 2001-06-15 2003-01-10 Sharp Corp 半導体記憶装置
US7042785B2 (en) * 2003-12-19 2006-05-09 Infineon Technologies, Ag Method and apparatus for controlling refresh cycles of a plural cycle refresh scheme in a dynamic memory
US6967885B2 (en) * 2004-01-15 2005-11-22 International Business Machines Corporation Concurrent refresh mode with distributed row address counters in an embedded DRAM
US7177220B2 (en) * 2004-05-07 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd Refresh counter with dynamic tracking of process, voltage and temperature variation for semiconductor memory
JP5932236B2 (ja) * 2011-04-13 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びシステム
KR20130024158A (ko) * 2011-08-30 2013-03-08 에스케이하이닉스 주식회사 반도체메모리장치 및 반도체메모리장치의 리프레쉬 방법
KR20130042079A (ko) * 2011-10-18 2013-04-26 에스케이하이닉스 주식회사 반도체 장치의 리프레쉬 제어회로 및 방법
KR20130090633A (ko) * 2012-02-06 2013-08-14 삼성전자주식회사 반도체 메모리 장치의 리프레쉬 회로 및 리프레쉬 제어 방법
KR102163983B1 (ko) 2013-11-07 2020-10-12 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20150128087A (ko) * 2014-05-08 2015-11-18 에스케이하이닉스 주식회사 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7079440B2 (en) * 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories
US8498167B1 (en) * 2012-01-20 2013-07-30 Elite Semiconductor Memory Technology, Inc. Temperature-dependent self-refresh timing circuit for semiconductor memory device
TW201351411A (zh) * 2012-03-20 2013-12-16 Intel Corp 回應於用於操作控制的裝置命令的記憶體裝置
TW201409467A (zh) * 2012-08-30 2014-03-01 Sk Hynix Inc 記憶體裝置及包含其之記憶體系統
TW201416859A (zh) * 2012-10-22 2014-05-01 Hewlett Packard Development Co 回應於資料之存取以執行記憶體裝置更新之技術

Also Published As

Publication number Publication date
US9324407B2 (en) 2016-04-26
CN110517715A (zh) 2019-11-29
TW201543214A (zh) 2015-11-16
KR20150128087A (ko) 2015-11-18
US20160203853A1 (en) 2016-07-14
US9659627B2 (en) 2017-05-23
CN105097011A (zh) 2015-11-25
CN105097011B (zh) 2020-02-28
US20150325284A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
TWI676102B (zh) 能防止刷新錯誤的半導體裝置及使用該半導體裝置的記憶體系統
JP7240452B2 (ja) 不揮発性メモリの複数区画の同時アクセスのための装置及び方法
TWI534801B (zh) 用於選擇性列刷新之裝置及方法
US9558805B2 (en) Memory modules and memory systems
TWI646540B (zh) 記憶體裝置及包含該記憶體裝置的記憶體系統
US9336905B2 (en) Repair circuit and semiconductor apparatus using the same
US8630141B2 (en) Circuits and methods for providing refresh addresses and alternate refresh addresses to be refreshed
TWI626650B (zh) 動態隨機存取記憶體，儲存資料及讀取和刷新的方法
US9997216B2 (en) Nonvolatile random access memory including control circuit configured to receive commands at high and low edges of one clock cycle
JP2006073188A (ja) リフレッシュの実行時に、リフレッシュするバンクの個数を可変できる半導体メモリ装置及びその動作方法
US20220188015A1 (en) Apparatus and method for performing target refresh operation
US9311990B1 (en) Pseudo dual port memory using a dual port cell and a single port cell with associated valid data bits and related methods
JP2008293567A (ja) 不揮発性記憶装置、不揮発性記憶システムおよび不揮発性記憶装置の制御方法
US10714161B2 (en) Semiconductor device
US9489147B2 (en) Semiconductor device, memory device, and system including the same
US9070426B2 (en) Semiconductor memory device capable of setting an internal state of a NAND flash memory in response to a set feature command
JP4900310B2 (ja) 半導体記憶装置
TWI573135B (zh) 半導體記憶裝置
US8897048B2 (en) Semiconductor memory device and programming method thereof
US20230071572A1 (en) Address latch, address control circuit and semiconductor apparatus including the address control circuit
US20140241078A1 (en) Semiconductor memory device
JP2014002803A (ja) 半導体装置