CN118212957B - 存储器冗余字线刷新方法、装置、设备和介质 - Google Patents
存储器冗余字线刷新方法、装置、设备和介质 Download PDFInfo
- Publication number
- CN118212957B CN118212957B CN202410627719.1A CN202410627719A CN118212957B CN 118212957 B CN118212957 B CN 118212957B CN 202410627719 A CN202410627719 A CN 202410627719A CN 118212957 B CN118212957 B CN 118212957B
- Authority
- CN
- China
- Prior art keywords
- word line
- target
- address
- refresh
- redundant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000003491 array Methods 0.000 claims abstract description 55
- 238000004590 computer program Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011022 operating instruction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本公开实施例提供的存储器冗余字线刷新方法、装置、设备和介质，包括：响应于接收到的刷新指令，获取刷新地址；根据刷新地址中第一区域包括的地址位所对应的地址确定目标字线区块和目标冗余字线区块；根据刷新地址中第二区域包括的地址位所对应的地址和目标字线区块确定目标字线；根据刷新地址中第三区域包括的地址位所对应的地址和目标冗余字线区块确定目标冗余字线；同时对不同内存阵列的目标字线区块的目标字线和目标冗余字线区块的所述目标冗余字线进行刷新。实现基于刷新指令对目标字线和目标冗余字线进行刷新的过程中，无需额外的刷新命令对冗余字线进行刷新，提高了刷新效率。
Description
技术领域
本公开的实施例涉及存储器技术领域以及相关技术领域，具体地，涉及适用于一种存储器冗余字线刷新方法、装置、设备和介质。
背景技术
动态随机存取存储器（Dynamic Random Access Memory，DRAM）是一种半导体存储器。动态随机存取存储器在刷新的时候，通常DRAM每个阵列内部是存在地址比较电路的，基于比较电路只刷新被使用到的字线，如果某字线损坏，则只刷新对应的冗余字线，损坏的字线和未被使用的冗余字线都不会刷新。而为减小存储器内存的面积，通过将比较电路和记录冗余字线地址的熔断器放在存储器的底层控制逻辑，在该方式中刷新操作时每个内存阵列无法单独进行地址比较，不论当前地址是否损坏，不同阵列内部只能无区别地对该地址进行刷新，当所有地址遍历后，被使用的冗余字线并未刷新。
现有技术中，一种方式是通过增加地址传输线，实现在同一次刷新操作中在不同阵列的刷新地址不同，但是增加的地址传输线使得存储器整体体积增大，另一种方式是通过增加刷新操作的次数来实现冗余地址的刷新，但是需要额外的刷新命令，且由于每一次刷新操作所需要的时间较长，额外的刷新操作占用了电路有效操作时间，会导致内存读写操作时间减少。
基于现有技术存在的问题，亟需一种存储器冗余字线刷新方法。
发明内容
本文中描述的实施例提供了一种存储器冗余字线刷新方法、装置、设备和介质，解决现有技术存在的问题。
根据本公开的第一方面，提供了一种存储器冗余字线刷新方法，存储器包括多个内存阵列，一所述内存阵列包括多个字线区块和多个冗余字线区块，一所述字线区块对应一所述冗余字线区块，包括：
响应于接收到的刷新指令，获取刷新地址；
根据所述刷新地址中第一区域包括的地址位所对应的地址确定目标字线区块和目标冗余字线区块；
根据所述刷新地址中第二区域包括的地址位所对应的地址和所述目标字线区块确定目标字线；
根据所述刷新地址中第三区域包括的地址位所对应的地址和所述目标冗余字线区块确定目标冗余字线；
同时对不同内存阵列的所述目标字线区块的所述目标字线和所述目标冗余字线区块的所述目标冗余字线进行刷新。
在本公开一些实施例中，所述根据所述刷新地址中第一区域包括的地址位所对应的地址确定目标字线区块和目标冗余字线区块，包括：
选取所述内存阵列中字线区块地址与所述刷新地址中第一区域包括的地址位所对应的地址相同的字线区块作为目标字线区块；
将所述刷新地址中第一区域的目标地址位的地址取反得到目标地址；
选取所述内存阵列中冗余字线区块地址与所述目标地址相同的冗余字线区块作为目标冗余字线区块。
在本公开一些实施例中，所述同时对不同内存阵列的所述目标字线区块的所述目标字线和所述目标冗余字线区块的所述目标冗余字线进行刷新之前，还包括：
获取所述刷新地址中第四区域包括的地址位所对应的地址；
在所述刷新地址中第四区域包括的地址位所对应的地址满足预设地址时，输出冗余刷新指令；
所述同时对不同内存阵列的所述目标字线区块的所述目标字线和所述目标冗余字线区块的所述目标冗余字线进行刷新，包括：
根据所述冗余刷新指令，同时对不同内存阵列的所述目标字线区块的所述目标字线和所述目标冗余字线区块的所述目标冗余字线进行刷新。
在本公开一些实施例中，所述同时对不同内存阵列的所述目标字线区块的所述目标字线和所述目标冗余字线区块的所述目标冗余字线进行刷新之前，还包括：
获取所述刷新地址中第四区域包括的地址位所对应的地址；
根据所述刷新地址的第四区域中第一子区域包括的地址位所对应的地址和所述刷新地址的第四区域中第二子区域包括的地址位所对应的地址，确定执行冗余刷新指令的目标内存阵列；
所述同时对不同内存阵列的所述目标字线区块的所述目标字线和所述目标冗余字线区块的所述目标冗余字线进行刷新，包括：
对目标内存阵列的所述目标字线区块的所述目标字线和所述目标冗余字线区块的所述目标冗余字线进行刷新，对除目标内存阵列外的其它内存阵列的所述目标字线区块的所述目标字线进行刷新。
在本公开一些实施例中，所述方法还包括：
根据所述刷新地址的第四区域中第三子区域包括的地址位所对应的地址确定执行冗余刷新指令的目标内存层。
在本公开一些实施例中，所述根据所述刷新地址中第二区域包括的地址位所对应的地址和所述目标字线区块确定目标字线，包括：
从各所述内存阵列中的所述目标字线区块中选取字线地址与所述刷新地址中第二区域包括的地址位所对应的地址相同的字线作为目标字线。
在本公开一些实施例中，所述根据所述刷新地址中第三区域包括的地址位所对应的地址和所述目标冗余字线区块确定目标冗余字线，包括：
从各所述内存阵列的所述目标冗余字线区块中选取冗余字线地址与所述刷新地址中第三区域包括的地址位所对应的地址相同的冗余字线作为目标字线。
根据本公开的第二方面，提供了一种存储器冗余字线刷新装置，存储器包括多个内存阵列，一所述内存阵列包括多个字线区块和多个冗余字线区块，一所述字线区块对应一所述冗余字线区块，包括：
刷新地址获取模块，用于响应于接收到的刷新指令，获取刷新地址；
目标区块确定模块，用于根据所述刷新地址中第一区域包括的地址位所对应的地址确定目标字线区块和目标冗余字线区块；
目标字线确定模块，用于根据所述刷新地址中第二区域包括的地址位所对应的地址和所述目标字线区块确定目标字线；
目标冗余字线确定模块，用于根据所述刷新地址中第三区域包括的地址位所对应的地址和所述目标冗余字线区块确定目标冗余字线；
刷新模块，用于同时对不同内存阵列的所述目标字线区块的所述目标字线和所述目标冗余字线区块的所述目标冗余字线进行刷新。
根据本公开的第三方面，提供了一种计算机设备，其特征在于，包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序，
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如第一方面中任一所述的方法。
根据本公开的第四方面，提供了一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如第一方面中任一所述的方法。
本公开实施例提供的存储器冗余字线刷新方法、装置、设备和介质，首先响应于接收到的刷新指令，获取刷新地址；然后根据刷新地址中第一区域包括的地址位所对应的地址确定目标字线区块和目标冗余字线区块；根据刷新地址中第二区域包括的地址位所对应的地址和目标字线区块确定目标字线；根据刷新地址中第三区域包括的地址位所对应的地址和目标冗余字线区块确定目标冗余字线；最后同时对不同内存阵列的目标字线区块的目标字线和目标冗余字线区块的所述目标冗余字线进行刷新。由于确定的目标字线区块和确定的目标冗余字线区块不是目标字线区块所对应的冗余字线区块，因此，基于刷新指令对目标字线和目标冗余字线进行刷新的过程中，无需额外的刷新命令对冗余字线进行刷新，提高了刷新效率。
附图说明
为了更清楚地说明本公开的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制，其中：
图1是本公开实施例提供的一种存储器冗余字线刷新方法的流程示意图；
图2是本公开实施例提供的一种存储器的结构示意图；
图3是本公开实施例提供的存储器中内存阵列的结构示意图；
图4是本公开实施例提供的一种存储单元的结构示意图；
图5是本公开实施例提供的存储器中内存阵列的具体结构示意图；
图6是本公开实施例提供的另一种存储器冗余字线刷新方法的流程示意图；
图7是本公开实施例提供的另一种存储器冗余字线刷新方法的流程示意图；
图8是本公开实施例提供的一种存储器冗余字线刷新装置的结构示意图；
图9是本公开实施例提供的一种计算机设备的结构示意图。
具体实施方式
为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。
除非另外定义，否则在此使用的所有术语（包括技术和科学术语）具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。
在本公开的所有实施例中，诸如“第一”和“第二”的术语仅用于将一个部件（或部件的一部分）与另一个部件（或部件的另一部分）区分开。
除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。
基于现有技术存在的问题，本公开实施例提供一种存储器冗余字线刷新方法，图1是本公开实施例提供的一种存储器冗余字线刷新方法的流程示意图，图2是本公开实施例提供的一种存储器的结构示意图，图3是本公开实施例提供的一种存储器中一内存阵列的结构示意图，如图1所示，存储器冗余字线刷新方法包括：
S110、响应于接收到的刷新指令，获取刷新地址。
结合图2和图3，存储器内存包括多个内存阵列，一内存阵列包括多个字线区块和多个冗余字线区块，一字线区块对应一冗余字线区块。
图2示例性表示存储器包括16个内存阵列，也即存储器内存分为4个BG（BankGroup）和4个BA（Bank），存储器在刷新的时候，多个内存阵列同时刷新同一个字线地址。图3示例性表示一个内存阵列中字线区块与冗余字线区块的排列方式。
若内存阵列中一个字线区块的字线为n条，每条字线地址唯一。在存储器芯片制造过程中，会存在部分字线损坏的情况，此时就需要冗余字线替换损坏的字线。例如256条字线会设计8条冗余字线，冗余字线替换损坏的字线的过程是地址重新映射的过程，也即冗余字线的地址即为损坏的字线的地址。
DRAM（Dynamic Random Access Memory，动态随机存储器），动态随机存储器动态的原因与其存储单元结构有关，存储单元由一个晶体管和一个电容组成，为1T1C结构（1Transition and 1 Capacitor），如图4所示。电容用于存储数据，晶体管相当于由字线控制的开关，开启后位线和电容相连。但晶体管为非理想器件，即使在关断状态下，位线和电容之间存在着电荷泄漏。随着时间推移，电容电压会不断趋近位线电压，导致原本存入的数据无法被识别。刷新操作可以解决DRAM存储单元漏电问题。刷新是指在一定时间内打开一次存储单元的字线，由于位线和灵敏放大器相连，开启字线后电容将充电或放电到泄漏前的状态。因此，本公开实施例提供的存储器冗余字线刷新方法中，首先在接收到刷新指令时，从刷新指令中获取刷新地址，刷新地址中包括需要刷新的字线地址。
S120、根据刷新地址中第一区域包括的地址位所对应的地址确定目标字线区块和目标冗余字线区块。
由于每条字线和每条位线上都连接着多个存储单元，如图5所示，水平方向为字线，垂直方向为位线，字线和位线不相连。当字线为高电平时，晶体管导通，电容和位线连接。而一个位线又连接着多个存储单元，因此，在一个内存阵列中，同一时刻只允许有一条字线为高电平，否则多个存储单元将共用位线，相互影响导致数据被破坏。在刷新操作中，字线0，字线1，…，字线n是依次为高电平（若字线条数为255，则需要8位地址信号）。
此外，结合图2，一个存储器内存是由多个内存阵列组成的，不同内存阵列相互独立，因此在刷新操作时不同内存阵列可同时开启字线，也即只需提供一个字线地址，实现同时刷新不同内存阵列中相同地址的字线。
本公开实施例以4Gb存储器内存为例，存储器包括16个独立的内存阵列，一个内存阵列分为8个字线区块，且每一个字线区块对应一个冗余字线区块，每个字线区块包括的字线为15bit，也即每个字线区块包括2048条字线，每个冗余字线区块包括16条冗余字线。因此，可以使用字线地址A[13:11]确定字线区块，使用字线地址A[10:0]确定字线，使用地址RA[13:11]=~A[13]，A[12:11]确定冗余字线区块，使用字线地址A[3:0]确定冗余字线。
作为具体的实施例，根据刷新地址中第一区域包括的地址位所对应的地址确定目标字线区块和目标冗余字线区块，包括：选取内存阵列中字线区块地址与刷新地址中第一区域包括的地址位所对应的地址相同的字线区块作为目标字线区块；将刷新地址中第一区域的目标地址位的地址取反得到目标地址；选取内存阵列中冗余字线区块地址与目标地址相同的冗余字线区块作为目标冗余字线区块。
具体的，在接收到刷新指令后，获取到的刷新地址A[14:0]=000000000000000，由于将一内存阵列划分为8个字线区块，因此，仅仅需要三位地址即可确定当前刷新指令需要刷新的目标字线区块，而每个字线区块包括2048条字线，因此，刷新地址中第零位至第十位所对应的地址表示需要刷新的目标字线的地址，刷新地址中第十一位至第十三位所对应的地址可以用来表示需要刷新的目标字线区块的地址，也即刷新地址中的第一区域为刷新地址中的第十一位至第十三位所对应的区域，刷新地址中的第二区域为刷新地址中的第零位至第十位所对应的区域。此外，结合存储器的特点，在刷新操作时不同内存阵列可同时开启字线，因此，通过将刷新地址中第十三位所对应的地址取反后得到的目标地址确定目标冗余字线区块，以及刷新地址中第零位至第三位所对应的地址确定目标冗余字线的地址，也即刷新地址中的第三区域为刷新地址中的第零位至第三位所对应的区域。
此外，在上述实施例中，将第一区域的目标地址位的地址取反也即将A[13]取反的主要原因是，结合图3，保证在同时对两条字线（字线和冗余字线）进行刷新的过程中，两条字线分别位于处于不同的半区内（也即若将图3划分为两个半区，第一半区包括字线区块0、冗余字线区块0、字线区块1、冗余字线区块1、字线区块2、冗余字线区块2、字线区块3和冗余字线区块3，第二半区包括字线区块4、冗余字线区块4、字线区块5、冗余字线区块5、字线区块6、冗余字线区块6、字线区块7和冗余字线区块7），字线和冗余字线间隔远，避免出现选中两个相邻区块的字线而导致数据失效，也避免了间距太小导致的局部电流过大的问题。
S130、根据刷新地址中第二区域包括的地址位所对应的地址和目标字线区块确定目标字线。
在具体的实施方式中，根据刷新地址中第二区域包括的地址位所对应的地址和目标字线区块确定目标字线包括：从各内存阵列中的目标字线区块中选取字线地址与刷新地址中第二区域包括的地址位所对应的地址相同的字线作为目标字线。
当步骤S120中确定目标字线区块后，从各内存阵列中的目标字线区块中选取字线地址与刷新地址中第二区域包括的地址位所对应的地址相同的字线作为目标字线。
示例性的，结合图3，字线区块0对应的地址为000，字线区块1对应的地址为001，字线区块2对应的地址为010，字线区块3对应的地址为011，字线区块4对应的地址为100，字线区块5对应的地址为101，字线区块6对应的地址为110，字线区块7对应的地址为111，若刷新地址中第十一位至第十三位所对应的地址为000，则选取字线区块0作为目标字线区块，并根据刷新地址中第零位至第十位所对应的地址从字线区块0中选取目标字线。
S140、根据刷新地址中第三区域包括的地址位所对应的地址和目标冗余字线区块确定目标冗余字线。
在具体的实施方式中，根据刷新地址中第三区域包括的地址位所对应的地址和目标冗余字线区块确定目标冗余字线，包括：从各内存阵列的目标冗余字线区块中选取冗余字线地址与刷新地址中第三区域包括的地址位所对应的地址相同的冗余字线作为目标字线。
当步骤S120中确定目标冗余字线区块后，从各内存阵列中的目标冗余字线区块中选取冗余字线地址与目标地址相同的冗余字线作为目标冗余字线。
示例性的，结合图3，冗余字线区块0对应的地址为000，冗余字线区块1对应的地址为001，冗余字线区块2对应的地址为010，冗余字线区块3对应的地址为011，冗余字线区块4对应的地址为100，冗余字线区块5对应的地址为101，冗余字线区块6对应的地址为110，冗余字线区块7对应的地址为111，若刷新地址中第十一位至第十三位所对应的地址为000，将刷新地址中第十三位所对应的地址取反得到的目标地址为100，则选取冗余字线区块3作为目标冗余字线区块，并根据刷新地址中第零位至第三位所对应的地址从目标冗余字线区块3中选取目标冗余字线。
S170、同时对不同内存阵列的目标字线区块的目标字线和目标冗余字线区块的目标冗余字线进行刷新。
在确定目标字线和目标冗余字线后，由于确定的目标字线区块和确定的目标冗余字线区块不是目标字线区块所对应的冗余字线区块，因此，基于刷新指令对目标字线和目标冗余字线进行刷新的过程中，不需要额外的刷新命令对冗余字线进行刷新，提高刷新效率。
本公开实施例提供的存储器冗余字线刷新方法，首先响应于接收到的刷新指令，获取刷新地址；然后根据刷新地址中第一区域包括的地址位所对应的地址确定目标字线区块和目标冗余字线区块；根据刷新地址中第二区域包括的地址位所对应的地址和目标字线区块确定目标字线；根据刷新地址中第三区域包括的地址位所对应的地址和目标冗余字线区块确定目标冗余字线；最后同时对不同内存阵列的目标字线区块的目标字线和目标冗余字线区块的所述目标冗余字线进行刷新。由于确定的目标字线区块和确定的目标冗余字线区块不是目标字线区块所对应的冗余字线区块，因此，基于刷新指令对目标字线和目标冗余字线进行刷新的过程中，无需额外的刷新命令对冗余字线进行刷新，提高了刷新效率。
在上述实施例的基础上，图6是本公开实施例提供的另一种存储器冗余字线刷新方法的流程示意图，如图6所示，在执行步骤S170之前，还包括：
S150、获取刷新地址中第四区域包括的地址位所对应的地址。
其中，刷新地址中的第四区域为刷新地址中的第四位至第十位所对应的区域。
S160、在刷新地址中第四区域包括的地址位所对应的地址满足预设地址时，输出冗余刷新指令。
此时，步骤S170的具体实施过程包括：
S171、根据冗余刷新指令，同时对不同内存阵列的目标字线区块的目标字线和目标冗余字线区块的目标冗余字线进行刷新。
在刷新地址中第四区域包括的地址位所对应的地址满足预设地址时，输出冗余刷新指令，也即在刷新地址中第四区域包括的地址位所对应的地址满足预设地址时，同时对不同内存阵列的目标字线区块的目标字线和目标冗余字线区块的目标冗余字线进行刷新。
当冗余字线区块包括的冗余字线为16条时，确定目标冗余字线的地址只需要4位，因此，在对冗余字线区块的冗余字线遍历的过程中，无论选取刷新地址中的哪四位作为冗余字线的地址，都将出现多次选中的情况，为了避免功耗浪费仅限定一组特定地址多冗余字线进行刷新即可。也即，若选取刷新地址A[3:0]遍历冗余字线的过程中，当A[10:4]=0000000时，会出现A[3:0]=0000，A[3:0]=0001，A[3:0]=0010，A[3:0]=0011，...，A[3:0]=1111，当A[10:4]=0000001时，也会出现A[3:0]=0000，A[3:0]=0001，A[3:0]=0010，A[3:0]=0011，...，A[3:0]=1111，...，当A[10:4]=1111111时，也会出现A[3:0]=0000，A[3:0]=0001，A[3:0]=0010，A[3:0]=0011，...，A[3:0]=1111，因此，通过判断刷新地址中第四区域包括的地址位所对应的地址与预设地址的关系，在刷新地址中第四区域包括的地址位所对应的地址满足预设地址时，同时对不同内存阵列的目标字线区块的目标字线和目标冗余字线区块的目标冗余字线进行刷新，避免对冗余字线多次刷新的情况，降低存储器功耗。
在上述实施例的基础上，图7是本公开实施例提供的又一种存储器冗余字线刷新方法的流程示意图，如图7所示，在执行步骤S170之前，还包括：
S151、获取刷新地址中第四区域包括的地址位所对应的地址。
S161、根据刷新地址的第四区域中第一子区域包括的地址位所对应的地址和刷新地址的第四区域中第二子区域包括的地址位所对应的地址，确定执行冗余刷新指令的目标内存阵列。
此时，步骤S170的具体实现过程包括：
S172、对目标内存阵列的目标字线区块的目标字线和目标冗余字线区块的目标冗余字线进行刷新，对除目标内存阵列外的其它内存阵列的目标字线区块的目标字线进行刷新。
具体的，结合图3，每个存储器内存中包含4个BG和4个BA，共16个独立的内存阵列，存储器内存在接收到刷新指令时，每个内存阵列都会对一条字线进行刷新，也就是说一次刷新在存储器内存的一层开启16条字线，结合本公开冗余字线刷新，那么一次操作将开启32条字线，单次操作功耗将是普通刷新的2倍。
本公开实施例中，基于刷新地址的第四区域中第一子区域包括的地址位所对应的地址确定BG，基于刷新地址的第四区域中第二子区域包括的地址位所对应的地址确定BA，也即基于根据刷新地址的第四区域中第一子区域包括的地址位所对应的地址和刷新地址的第四区域中第二子区域包括的地址位所对应的地址，确定执行冗余刷新指令的目标内存阵列。其中，刷新地址的第四区域中第一子区域为刷新地址中的第九位至第十位所对应的区域，刷新地址的第四区域中第二子区域为刷新地址中的第七位至第八位所对应的区域。示例性的，当A[10:7]=0001时，确定的执行冗余刷新指令的目标内存阵列为BG0BA1。
因此，本公开实施例中，根据A[10：7]确定对哪一个内存阵列执行冗余刷新操作。例如在A[10:7]=0001时，BG0BA1内存阵列执行冗余刷新操作，其余阵列执行普通刷新操作，所谓的冗余刷新操作也即在一次刷新过程中同时刷新一条字线和一条冗余字线，普通刷新操作也即在一次刷新操作过程中仅刷新一条字线。也即在一次冗余刷新操作过程中，将开启17条字线，仅比常规刷新多一条，不会出现瞬时电流及功耗大的情况。
在上述实施例的基础上，在执行步骤S172之前，还包括：根据刷新地址的第四区域中第三子区域包括的地址位所对应的地址确定执行冗余刷新指令的目标内存层。
当存储器内存为堆叠结构时，通过使用刷新地址的第四区域中第三子区域包括的地址位所对应的地址，确定执行冗余刷新指令的目标内存层。当存储器的内存层的堆叠层数为4层时，刷新地址的第四区域中第三子区域为刷新地址中的第五位至第六位所对应的区域，当存储器的内存层的堆叠层数为8层时，刷新地址的第四区域中第三子区域为刷新地址中的第四位至第六位所对应的区域。一种示例性的，在存储器的内存层的堆叠层数为4层时，若A[6:5]=00时，存储器的第0内存层执行冗余刷新操作，若A[6:5]=01时，存储器的第1内存层执行冗余刷新操作。
此时，步骤S172的具体实施过程包括：对目标内存层的目标内存阵列的目标字线区块的目标字线和目标冗余字线区块的目标冗余字线进行刷新，对目标内存层的除目标内存阵列外的其它内存阵列的目标字线区块的目标字线进行刷新。
需要说明的是，上述实施例中，以一种具体的实施例对第一区域、第二区域、第三区域和第四区域进行举例说明，在其它可实施方式中，本公开实施例不对第一区域、第二区域、第三区域和第四区域为刷新地址中的具体哪一位进行限定。
在上述实施例的基础上，图8是本公开实施例提供的一种存储器冗余字线刷新装置的结构示意图，如图8所示，存储器冗余字线刷新装置包括：
刷新地址获取模块810，用于响应于接收到的刷新指令，获取刷新地址；
目标区块确定模块820，用于根据刷新地址中第一区域包括的地址位所对应的地址确定目标字线区块和目标冗余字线区块；
目标字线确定模块830，用于根据刷新地址中第二区域包括的地址位所对应的地址和目标字线区块确定目标字线；
目标冗余字线确定模块840，用于根据刷新地址中第三区域包括的地址位所对应的地址和目标冗余字线区块确定目标冗余字线；
刷新模块850，用于同时对不同内存阵列的目标字线区块的目标字线和目标冗余字线区块的目标冗余字线进行刷新。
本公开实施例提供的存储器冗余字线刷新装置，首先响应于接收到的刷新指令，获取刷新地址；然后根据刷新地址中第一区域包括的地址位所对应的地址确定目标字线区块和目标冗余字线区块；根据刷新地址中第二区域包括的地址位所对应的地址和目标字线区块确定目标字线；根据刷新地址中第三区域包括的地址位所对应的地址和目标冗余字线区块确定目标冗余字线；最后同时对不同内存阵列的目标字线区块的目标字线和目标冗余字线区块的所述目标冗余字线进行刷新。由于确定的目标字线区块和确定的目标冗余字线区块不是目标字线区块所对应的冗余字线区块，因此，基于刷新指令对目标字线和目标冗余字线进行刷新的过程中，无需额外的刷新命令对冗余字线进行刷新，提高了刷新效率。
在具体的实施方式中，根据刷新地址中第一区域包括的地址位所对应的地址确定目标字线区块和目标冗余字线区块，包括：
选取内存阵列中字线区块地址与刷新地址中第一区域包括的地址位所对应的地址相同的字线区块作为目标字线区块；
将刷新地址中第一区域的目标地址位的地址取反得到目标地址；
选取内存阵列中冗余字线区块地址与目标地址相同的冗余字线区块作为目标冗余字线区块。
在具体的实施方式中，同时对不同内存阵列的目标字线区块的目标字线和目标冗余字线区块的目标冗余字线进行刷新之前，还包括：
获取刷新地址中第四区域包括的地址位所对应的地址；
在刷新地址中第四区域包括的地址位所对应的地址满足预设地址时，输出冗余刷新指令；
同时对不同内存阵列的所述目标字线区块的目标字线和所述目标冗余字线区块的目标冗余字线进行刷新，包括：
根据冗余刷新指令，同时对不同内存阵列的目标字线区块的目标字线和目标冗余字线区块的目标冗余字线进行刷新。
在具体的实施方式中，同时对不同内存阵列的目标字线区块的目标字线和目标冗余字线区块的目标冗余字线进行刷新之前，还包括：
获取刷新地址中第四区域包括的地址位所对应的地址；
根据刷新地址的第四区域中第一子区域包括的地址位所对应的地址和刷新地址的第四区域中第二子区域包括的地址位所对应的地址，确定执行冗余刷新指令的目标内存阵列；
同时对不同内存阵列的目标字线区块的目标字线和目标冗余字线区块的目标冗余字线进行刷新，包括：
对目标内存阵列的目标字线区块的目标字线和目标冗余字线区块的目标冗余字线进行刷新，对除目标内存阵列外的其它内存阵列的目标字线区块的目标字线进行刷新。
在具体的实施方式中，方法还包括：
根据刷新地址的第四区域中第三子区域包括的地址位所对应的地址确定执行冗余刷新指令的目标内存层。
在具体的实施方式中，根据刷新地址中第二区域包括的地址位所对应的地址和目标字线区块确定目标字线，包括：
从各内存阵列中的目标字线区块中选取字线地址与刷新地址中第二区域包括的地址位所对应的地址相同的字线作为目标字线。
在具体的实施方式中，根据刷新地址中第三区域包括的地址位所对应的地址和目标冗余字线区块确定目标冗余字线，包括：
从各内存阵列的目标冗余字线区块中选取冗余字线地址与刷新地址中第三区域包括的地址位所对应的地址相同的冗余字线作为目标字线。
本申请实施例还提供了一种计算机设备。具体请参阅图9，图9为本实施例计算机设备基本结构框图。
计算机设备包括通过系统总线相互通信连接存储器410和处理器420。需要指出的是，图中仅示出了具有组件410-420的计算机设备，但是应理解的是，并不要求实施所有示出的组件，可以替代的实施更多或者更少的组件。其中，本技术领域技术人员可以理解，这里的计算机设备是一种能够按照事先设定或存储的指令，自动进行数值计算和/或信息处理的设备，其硬件包括但不限于微处理器、专用集成电路（Application SpecificIntegrated Circuit，ASIC）、可编程门阵列（Field-ProgrammableGate Array，FPGA）、数字处理器（Digital Signal Processor，DSP）、嵌入式设备等。
计算机设备可以是桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。计算机设备可以与用户通过键盘、鼠标、遥控器、触摸板或声控设备等方式进行人机交互。
存储器410至少包括一种类型的可读存储介质，可读存储介质包括非易失性存储器（non-volatile memory）或易失性存储器，例如，闪存（flash memory）、硬盘、多媒体卡、卡型存储器（例如，SD或DX存储器等）、随机访问存储器（random access memory，RAM）、只读存储器（read-only memory，ROM）、可擦写可编程只读存储器（erasable programmableread-only memory，EPROM）、电可擦写可编程只读存储器（electricallyerasableprogrammable read-only memory，EEPROM）、可编程只读存储器（programmable read-onlymemory，PROM）、磁性存储器、磁盘、光盘等，RAM可以包括静态RAM或动态RAM。在一些实施例中，存储器410可以是计算机设备的内部存储单元，例如，该计算机设备的硬盘或内存。在另一些实施例中，存储器410也可以是计算机设备的外部存储设备，例如该计算机设备上配备的插接式硬盘、智能存储卡（Smart Media Card，SMC）、安全数字（Secure Digital，SD）卡或闪存卡（Flash Card）等。当然，存储器410还可以既包括计算机设备的内部存储单元也包括其外部存储设备。本实施例中，存储器410通常用于存储安装于计算机设备的操作系统和各类应用软件，例如上述方法的程序代码等。此外，存储器410还可以用于暂时地存储已经输出或者将要输出的各类数据。
处理器420通常用于执行计算机设备的总体操作。本实施例中，存储器410用于存储程序代码或指令，程序代码包括计算机操作指令，处理器420用于执行存储器410存储的程序代码或指令或者处理数据，例如运行上述方法的程序代码。
本文中，总线可以是工业标准体系结构（Industry Standard Architecture，ISA）总线、外设部件互连标准（Peripheral Component Interconnect，PCI）总线或扩展工业标准结构（Extended Industry Standard Architecture，EISA）总线等。该总线系统可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
本申请的另一实施例还提供一种计算机可读介质，计算机可读介质可以是计算机可读信号介质或者计算机可读介质。计算机中的处理器读取存储在计算机可读介质中的计算机可读程序代码，使得处理器能够执行在上述方法中每个步骤、或各步骤的组合中规定的功能动作；生成实施在框图的每一块、或各块的组合中规定的功能动作的装置。
计算机可读介质包含但不限于电子、磁性、光学、电磁、红外的存储器或半导体系统、设备或者装置，或者前述的任意适当组合，存储器用于存储程序代码或指令，程序代码包括计算机操作指令，处理器用于执行存储器存储的上述方法的程序代码或指令。
存储器和处理器的定义，可以参考前述计算机设备实施例的描述，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
在本申请各个实施例中的各功能单元或模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）或处理器（processor）执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（Read-OnlyMemory，ROM）、随机存取存储器（RandomAccess Memory，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。
除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。
适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。
以上对本公开的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。
Claims (9)
1.一种存储器冗余字线刷新方法，存储器包括多个内存阵列，一所述内存阵列包括多个字线区块和多个冗余字线区块，一所述字线区块对应一所述冗余字线区块，其特征在于，包括：
响应于接收到的刷新指令，获取刷新地址；
根据所述刷新地址中第一区域包括的地址位所对应的地址确定目标字线区块和目标冗余字线区块；
根据所述刷新地址中第二区域包括的地址位所对应的地址和所述目标字线区块确定目标字线；
根据所述刷新地址中第三区域包括的地址位所对应的地址和所述目标冗余字线区块确定目标冗余字线；
同时对不同内存阵列的所述目标字线区块的所述目标字线和所述目标冗余字线区块的所述目标冗余字线进行刷新；
其中，所述根据所述刷新地址中第一区域包括的地址位所对应的地址确定目标字线区块和目标冗余字线区块，包括：
选取所述内存阵列中字线区块地址与所述刷新地址中第一区域包括的地址位所对应的地址相同的字线区块作为目标字线区块；
将所述刷新地址中第一区域的目标地址位的地址取反得到目标地址；
选取所述内存阵列中冗余字线区块地址与所述目标地址相同的冗余字线区块作为目标冗余字线区块。
2.根据权利要求1所述的方法，其特征在于，所述同时对不同内存阵列的所述目标字线区块的所述目标字线和所述目标冗余字线区块的所述目标冗余字线进行刷新之前，还包括：
获取所述刷新地址中第四区域包括的地址位所对应的地址；
在所述刷新地址中第四区域包括的地址位所对应的地址满足预设地址时，输出冗余刷新指令；
所述同时对不同内存阵列的所述目标字线区块的所述目标字线和所述目标冗余字线区块的所述目标冗余字线进行刷新，包括：
根据所述冗余刷新指令，同时对不同内存阵列的所述目标字线区块的所述目标字线和所述目标冗余字线区块的所述目标冗余字线进行刷新。
3.根据权利要求1所述的方法，其特征在于，所述同时对不同内存阵列的所述目标字线区块的所述目标字线和所述目标冗余字线区块的所述目标冗余字线进行刷新之前，还包括：
获取所述刷新地址中第四区域包括的地址位所对应的地址；
根据所述刷新地址的第四区域中第一子区域包括的地址位所对应的地址和所述刷新地址的第四区域中第二子区域包括的地址位所对应的地址，确定执行冗余刷新指令的目标内存阵列；
所述同时对不同内存阵列的所述目标字线区块的所述目标字线和所述目标冗余字线区块的所述目标冗余字线进行刷新，包括：
对目标内存阵列的所述目标字线区块的所述目标字线和所述目标冗余字线区块的所述目标冗余字线进行刷新，对除目标内存阵列外的其它内存阵列的所述目标字线区块的所述目标字线进行刷新。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
根据所述刷新地址的第四区域中第三子区域包括的地址位所对应的地址确定执行冗余刷新指令的目标内存层。
5.根据权利要求1所述的方法，其特征在于，所述根据所述刷新地址中第二区域包括的地址位所对应的地址和所述目标字线区块确定目标字线，包括：
从各所述内存阵列中的所述目标字线区块中选取字线地址与所述刷新地址中第二区域包括的地址位所对应的地址相同的字线作为目标字线。
6.根据权利要求1所述的方法，其特征在于，所述根据所述刷新地址中第三区域包括的地址位所对应的地址和所述目标冗余字线区块确定目标冗余字线，包括：
从各所述内存阵列的所述目标冗余字线区块中选取冗余字线地址与所述刷新地址中第三区域包括的地址位所对应的地址相同的冗余字线作为目标字线。
7.一种存储器冗余字线刷新装置，存储器包括多个内存阵列，一所述内存阵列包括多个字线区块和多个冗余字线区块，一所述字线区块对应一所述冗余字线区块，其特征在于，包括：
刷新地址获取模块，用于响应于接收到的刷新指令，获取刷新地址；
目标区块确定模块，用于根据所述刷新地址中第一区域包括的地址位所对应的地址确定目标字线区块和目标冗余字线区块；
目标字线确定模块，用于根据所述刷新地址中第二区域包括的地址位所对应的地址和所述目标字线区块确定目标字线；
目标冗余字线确定模块，用于根据所述刷新地址中第三区域包括的地址位所对应的地址和所述目标冗余字线区块确定目标冗余字线；
刷新模块，用于同时对不同内存阵列的所述目标字线区块的所述目标字线和所述目标冗余字线区块的所述目标冗余字线进行刷新；
其中，所述根据所述刷新地址中第一区域包括的地址位所对应的地址确定目标字线区块和目标冗余字线区块，包括：
选取所述内存阵列中字线区块地址与所述刷新地址中第一区域包括的地址位所对应的地址相同的字线区块作为目标字线区块；
将所述刷新地址中第一区域的目标地址位的地址取反得到目标地址；
选取所述内存阵列中冗余字线区块地址与所述目标地址相同的冗余字线区块作为目标冗余字线区块。
8.一种计算机设备，其特征在于，包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序，
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1～6中任一所述的方法。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1～6中任一所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410627719.1A CN118212957B (zh) | 2024-05-21 | 2024-05-21 | 存储器冗余字线刷新方法、装置、设备和介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410627719.1A CN118212957B (zh) | 2024-05-21 | 2024-05-21 | 存储器冗余字线刷新方法、装置、设备和介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN118212957A CN118212957A (zh) | 2024-06-18 |
| CN118212957B true CN118212957B (zh) | 2024-08-20 |
Family
ID=91452759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410627719.1A Active CN118212957B (zh) | 2024-05-21 | 2024-05-21 | 存储器冗余字线刷新方法、装置、设备和介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118212957B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104733034A (zh) * | 2013-12-18 | 2015-06-24 | 爱思开海力士有限公司 | 存储器和包括存储器的存储系统 |
| CN106469573A (zh) * | 2015-08-21 | 2017-03-01 | 爱思开海力士有限公司 | 半导体器件和用于半导体器件的器件 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150019317A (ko) * | 2013-08-13 | 2015-02-25 | 에스케이하이닉스 주식회사 | 메모리 및 이를 포함 하는 메모리 시스템 |
| KR102124987B1 (ko) * | 2013-08-14 | 2020-06-22 | 에스케이하이닉스 주식회사 | 메모리 및 이를 포함하는 메모리 시스템 |
| KR102116920B1 (ko) * | 2014-03-26 | 2020-06-01 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이를 포함하는 반도체 메모리 시스템 |
| KR20160011015A (ko) * | 2014-07-21 | 2016-01-29 | 에스케이하이닉스 주식회사 | 어드레스 생성회로 및 이를 포함하는 메모리 장치 |
| KR20160138690A (ko) * | 2015-05-26 | 2016-12-06 | 에스케이하이닉스 주식회사 | 메모리 장치 |
| KR102425614B1 (ko) * | 2018-03-07 | 2022-07-28 | 에스케이하이닉스 주식회사 | 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 리프레쉬 방법 |
| JP6831879B2 (ja) * | 2019-08-01 | 2021-02-17 | 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． | メモリ装置とそのリフレッシュ方法 |
| KR102303928B1 (ko) * | 2019-08-22 | 2021-09-23 | 윈본드 일렉트로닉스 코포레이션 | 메모리 장치와 그 리프레시 방법 |
| US11152078B1 (en) * | 2020-08-28 | 2021-10-19 | Micron Technology, Inc. | Apparatuses and methods for refreshing memories with redundancy |
| CN114446354A (zh) * | 2020-11-04 | 2022-05-06 | 长鑫存储技术有限公司 | 刷新电路及存储器 |
| US11756648B1 (en) * | 2022-03-10 | 2023-09-12 | Micron Technology, Inc. | Semiconductor device having redundancy word lines |
-
2024
- 2024-05-21 CN CN202410627719.1A patent/CN118212957B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104733034A (zh) * | 2013-12-18 | 2015-06-24 | 爱思开海力士有限公司 | 存储器和包括存储器的存储系统 |
| CN106469573A (zh) * | 2015-08-21 | 2017-03-01 | 爱思开海力士有限公司 | 半导体器件和用于半导体器件的器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN118212957A (zh) | 2024-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10446199B2 (en) | Semiconductor device and semiconductor system | |
| CN108320764B (zh) | 半导体设备、存储器模块及其操作方法 | |
| US10157685B2 (en) | Memory device and operating method thereof | |
| CN114255800A (zh) | 用于控制刷新操作的设备及方法 | |
| US9036439B2 (en) | Semiconductor memory device having improved refresh characteristics | |
| CN109785882B (zh) | 具有虚拟体化架构的sram及包括其的系统和方法 | |
| US11270752B2 (en) | Semiconductor devices and refresh methods using the semiconductor devices | |
| US10747660B2 (en) | Method and system for forming and using memory superblocks based on performance grades | |
| CN116364143A (zh) | 用于行锤击计数器垫的设备和方法 | |
| CN116364142A (zh) | 用于行锤击计数器垫的设备和方法 | |
| US20220188015A1 (en) | Apparatus and method for performing target refresh operation | |
| US9947384B1 (en) | Semiconductor device relating to generate target address to execute a refresh operation | |
| CN107210060B (zh) | 利用虚拟电力网络的字线下驱动的存储器器件、计算系统和方法 | |
| US10990317B2 (en) | Memory with automatic background precondition upon powerup | |
| CN118212957B (zh) | 存储器冗余字线刷新方法、装置、设备和介质 | |
| US20210233581A1 (en) | Apparatus with latch balancing mechanism and methods for operating the same | |
| CN112233719A (zh) | 储存测试图案信息的存储模块、包括其的计算机系统及其测试方法 | |
| CN118351909B (zh) | 存储器字线刷新方法、激活方法、装置、设备和介质 | |
| US10055152B2 (en) | Semiconductor devices | |
| CN108376555B (zh) | 存储器设备及其测试方法以及存储器模块及使用其的系统 | |
| WO2016126264A1 (en) | Refreshing an identified partial array | |
| CN114730592A (zh) | 一种存储器、控制器、刷新方法及存储系统 | |
| KR20080025325A (ko) | 메모리 및 데이터 리프레싱 방법 | |
| US11651811B2 (en) | Apparatus and method for performing target refresh operation | |
| US20240257857A1 (en) | Apparatus and method for performing target refresh operation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |