CN114446354A - 刷新电路及存储器 - Google Patents

刷新电路及存储器 Download PDF

Info

Publication number
CN114446354A
CN114446354A CN202011217665.XA CN202011217665A CN114446354A CN 114446354 A CN114446354 A CN 114446354A CN 202011217665 A CN202011217665 A CN 202011217665A CN 114446354 A CN114446354 A CN 114446354A
Authority
CN
China
Prior art keywords
address
word line
signal
row hammer
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011217665.XA
Other languages
English (en)
Inventor
范习安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202011217665.XA priority Critical patent/CN114446354A/zh
Priority to PCT/CN2021/112877 priority patent/WO2022095538A1/zh
Priority to US17/650,516 priority patent/US11721382B2/en
Publication of CN114446354A publication Critical patent/CN114446354A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明实施例提供一种刷新电路以及存储器，刷新电路包括：信号选择器，用于选择常规字线逻辑地址和冗余字线逻辑地址之一作为输出，记其输出信号为第一逻辑地址；行地址锁存器，与信号选择器输出端连接，用于根据第一逻辑地址输出行锤地址和行锤标志信号；种子运算器，与行地址锁存器输出端连接，用于根据行锤地址产生种子地址；逻辑运算器，与种子运算器输出端连接，用于根据种子地址得到行锤刷新地址，行锤刷新地址为种子地址的相邻物理地址；预解码单元，与逻辑运算器的输出端连接，用于接收行锤刷新地址，并将行锤刷新地址转换为物理地址以供存储器的存储阵列进行刷新操作。本发明实施例有利于提高存储阵列的数据存储准确性。

Description

刷新电路及存储器
技术领域
本发明实施例涉及半导体领域，特别涉及一种刷新电路及存储器。
背景技术
随着半导体存储装置的密度不断增加，存储器单元呈现物理体积缩小、存储电荷减少以及抗噪声容限降低的特点，存储器单元之间的电磁相互作用对存储器单元的影响增大，存储器单元数据丢失的可能性增加。
具体地，当频繁读写存储器单元中一特定字线(一般称为“攻击者”字线)时，可能引发相邻字线(一般称为“受害者”字线)的电容器的放电速率高于自然放电速率，进而导致相邻字线在刷新信号到来之前因丢失过多电荷而发生数据丢失，这种情况一般称之为“行锤效应”。
如何及时刷新受害者字线以抑制行锤效应是现今研究的重点。
发明内容
本发明实施例提供一种刷新电路及存储器，有利于及时刷新攻击者字线相邻的受害者字线，保证受害者字线的数据存储准确性。
为解决上述问题，本发明实施例提供一种刷新电路，包括：信号选择器，用于选择常规字线逻辑地址和冗余字线逻辑地址之一作为输出，记其输出信号为第一逻辑地址；行地址锁存器，与所述信号选择器输出端连接，用于根据所述第一逻辑地址输出行锤地址和行锤标志信号；种子运算器，与所述行地址锁存器输出端连接，用于接收刷新信号，所述刷新信号作为激励信号，且用于根据所述行锤地址产生种子地址；逻辑运算器，与所述种子运算器输出端连接，用于根据所述种子地址得到行锤刷新地址，所述行锤刷新地址为所述种子地址的相邻物理地址；预解码单元，与所述逻辑运算器的输出端连接，用于接收所述行锤刷新地址，并将所述行锤刷新地址转换为物理地址以供存储器的存储阵列进行刷新操作。
另外，所述信号选择器包括第一输入端和第二输入端，所述第一输入端用于接收常规字线逻辑地址，所述第二输入端用于接收冗余字线逻辑地址。
另外，所述信号选择器还包括第三输入端，用于接收冗余标识信号，所述信号选择器还用于根据所述冗余标识信号开启所述第一输入端和所述第二输入端之一。
另外，刷新电路还包括：转译器，所述转译器输出端与所述第二输入端连接，用于将物理地址转换为冗余字线逻辑地址。
另外，所述预解码单元还用于接收冗余字线逻辑地址，且用于将所述冗余字线逻辑地址对应的物理地址发送至所述转译器和所述存储阵列，以供所述存储阵列进行刷新操作；还包括：冗余模块，用于在接收到冗余字线逻辑地址之后输出所述冗余标识信号。
另外，所述预解码单元还用于接收常规字线逻辑地址和冗余字线逻辑地址，且用于将常规字线逻辑地址和冗余字线逻辑地址转换为物理地址以供所述存储阵列进行刷新操作。
另外，所述刷新电路用于依次接收读写信号和所述刷新信号，所述预解码单元还用于在接收所述读写信号之后将物理地址发送至所述存储阵列。
另外，记累计访问次数大于预设次数的所述第一逻辑地址为所述行锤地址，所述行地址锁存器用于在获取所述行锤地址之后输出所述行锤地址以及所述行锤标志信号。
另外，所述行地址锁存器还用于在获取多个累计访问次数大于预设次数的所述第一逻辑地址之后，将累计访问次数最多的所述第一逻辑地址作为行锤地址。
相应地，本发明实施例还提供一种存储器，包括上述任一项所述的刷新电路。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，可根据输入的第一逻辑地址输出行锤地址和行锤标志信号，即根据输入的第一逻辑地址实时调整行锤刷新地址和存储阵列的刷新顺序，如此，有利于及时刷新被频繁访问的字线的相邻字线地址，保证存储阵列的数据准确性。
另外，将累计访问次数大于预设次数的第一逻辑地址记为行锤地址，有利于避免存储阵列优先刷新正常访问的字线的相邻字线，保证存储阵列可以在有限的刷新时段内刷新受行锤效应影响的相邻字线，避免电容器因放电速率变快而发生数据丢失，保证存储阵列的数据存储准确性。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为本发明实施例提供的刷新电路的功能结构示意图；
图2和图3为本发明实施例提供的字线示意图。
具体实施方式
现有技术中，在刷新信号到来之后，先刷新完所有的常规字线再集中刷新冗余字线，这种刷新方式存在明显的滞后性，不能在访问进程中对频繁访问的字线的相邻字线进行及时有效的保护。
为解决上述问题，本发明实施例提供一种刷新电路及存储器，可根据输入的第一逻辑地址输出行锤地址和行锤标志信号，即根据输入的第一逻辑地址实时调整行锤刷新地址和存储阵列的刷新顺序，在对受害者字线进行刷新时，不区分冗余字线和常规字线，从而及时刷新被频繁访问的字线的相邻字线，保证存储阵列的数据存储准确性。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图1为本发明实施例提供的刷新电路的功能结构示意图。
参考图1，刷新电路包括：信号选择器11，用于选择常规字线逻辑地址和冗余字线逻辑地址之一作为输出，记其输出信号为第一逻辑地址114；行地址锁存器12，与信号选择器11输出端连接，用于根据第一逻辑地址114输出行锤地址121和行锤标识信号122；种子运算器13，与行地址锁存器12输出端连接，用于接收刷新信号131，刷新信号131作为激励信号，且用于根据行锤地址121产生种子地址132；逻辑运算器14，与种子运算器13的输出端连接，用于根据种子地址132得到行锤刷新地址141，行锤刷新地址141为种子地址132的相邻物理地址；预解码单元15，与逻辑运算器14的输出端连接，用于接收行锤刷新地址141，并将行锤刷新地址141转换为物理地址以供存储器的存储阵列16进行刷新操作。
本实施例中，信号选择器11包括第一输入端111和第二输入端112，第一输入端111用于接收常规字线逻辑地址，第二输入端112用于接收冗余字线逻辑地址。
本实施例中，信号选择器11还包括第三输入端113，用于接收冗余标识信号181，信号选择器11还用于根据冗余标识信号181开启第一输入端111和第二输入端112之一。
本实施例中，刷新电路还包括：转译器17，转译器17输出端与第二输入端112连接，用于将物理地址转换为冗余字线逻辑地址。
本实施例中，预解码单元15还用于接收冗余字线逻辑地址，且用于将冗余字线逻辑地址对应的物理地址发送至转译器17和存储阵列16，以供存储阵列16进行刷新操作；还包括：冗余模块18，用于在接收到冗余字线逻辑地址之后输出冗余标识信号181。
本实施例中，预解码单元15还用于接收常规字线逻辑地址和冗余字线逻辑地址，且用于将常规字线逻辑地址和冗余字线逻辑地址转换为物理地址以供存储阵列16进行刷新操作。
本实施例中，刷新电路用于依次接收读写信号和刷新信号131，预解码单元15还用于在接收读写信号之后将物理地址发送至存储阵列16。
本实施例中，记累积访问次数大于预设次数的第一逻辑地址114为行锤地址121，行地址锁存器12用于在获取行锤地址121之后输出行锤地址121以及行锤标识信号122。
进一步，行地址锁存器12还用于在获取多个累计访问次数大于预设次数的第一逻辑地址114之后，将累计访问次数最多的第一逻辑地址114作为行锤地址121。
本实施例中，刷新电路交替接收读写信号和刷新信号，以交替执行物理地址读写操作和物理地址刷新操作。具体地，刷新电路在一个时段内持续接收读写信号，以在该时段内对存储阵列持续进行读写操作，实现数据存储；且在该时段之后的另一时段内持续接收刷新信号，以对存储阵列持续进行刷新操作，保证数据存储的准确性。为便于表达，以下将接收读写信号的时段称为读写阶段，接收刷新信号的时段称为刷新阶段。
在读写阶段，刷新电路在接收读写信号的同时接收逻辑地址，逻辑地址对应需要进行读写操作的物理地址，刷新电路在将逻辑地址转换为物理地址以供存储阵列16进行读写的同时，还对接收到的逻辑地址进行累计，且根据累计结果判断是否受到攻击以及在受到攻击时获取攻击者字线的逻辑地址；刷新电路在停止接收读写信号之后，开始等待接收刷新信号；刷新电路在进入刷新阶段之后，根据累计结果向存储阵列16发送待刷新的物理地址，以避免待刷新的物理地址受到行锤效应的影响，进而保证存储阵列16具有良好的数据存储准确性。
以下将具体描述刷新电路在读写阶段和刷新阶段的具体工作原理。
本实施例中，预解码单元15在接收到读写信号的同时，接收被访问的常规字线逻辑地址以及冗余字线逻辑地址，并将接收到的逻辑地址转换为物理地址以供存储阵列16进行读写操作；存储阵列16根据物理地址对存储器单元进行读写，以实现数据存储。
本实施例中，冗余模块18也在接收到读写信号之后，开始接收被访问的常规字线逻辑地址以及冗余字线逻辑地址，并在接收到冗余字线逻辑地址之后生成冗余标识信号181，冗余标识信号181后续被发送至信号选择器11以供进行输入端口的选择性开启。
本实施例中，预解码单元15和冗余模块18的信号源相同，冗余模块18既接收冗余字线逻辑地址，还接收常规字线逻辑地址；在其他实施例中，预解码单元和冗余模块的信号源不同，冗余模块仅接收冗余字线逻辑地址。仅接收冗余字线逻辑地址指的是信号源在确认一串待读写逻辑地址中的当前读写逻辑地址为冗余字线逻辑地址之后，将冗余字线逻辑地址发送给冗余模块18。
本实施例中，预解码单元15在将冗余字线逻辑地址对应的物理地址发送给存储阵列16的同时，还会将冗余字线逻辑地址对应的物理地址发送给转译器17。本实施例中，信号选择器11用于接收被访问的常规字线逻辑地址和冗余字线逻辑地址，逻辑地址对应存储阵列16中进行读写操作的字线物理地址，如此，可获取存储阵列16中某一字线物理地址进行读写操作的次数，从而根据读写操作的次数判断任一字线是否受到攻击以及获取攻击者字线的逻辑地址，进而准确获取攻击者字线的相邻字线物理地址，在刷新信号到来之后，预解码单元15将相邻字线物理地址发送给存储阵列16，以供存储阵列16进行刷新操作。
本实施例中，第一输入端111用于接收常规字线逻辑地址，第二输入端112用于接收冗余字线逻辑地址，第二输入端112接收到的冗余字线逻辑地址由转译器17转译而来；在其他实施例中，刷新电路还可以不包括转译器，第二输入端从其他信号源接收冗余字线逻辑地址。
本实施例中，当冗余模块18接收指向常规字线的常规字线逻辑地址时，不发出冗余标识信号181，或者说发出区别于冗余标识信号181的另一标识信号，此时第一输入端111开启而第二输入端112关闭；当冗余模块18接收到指向冗余字线的冗余字线逻辑地址时，发出冗余标识信号181，此时第一输入端111关闭而第二输入端112开启。
由于冗余模块18与预解码单元15的信号源相同，当冗余模块18发出冗余标识信号181时，信号选择器11接收转译器17转译输出的冗余字线逻辑地址，此时，第二输入端112开启，信号选择器11将接收到的冗余字线逻辑地址作为第一逻辑地址114并输出；当冗余模块18不发出冗余标识信号181时，信号选择器11接收指向常规字线的常规字线逻辑地址，此时第一输入端111开启，常规字线逻辑地址作为第一逻辑地址114并输出。
需要说明的是，当冗余模块和预解码单元的信号源不同时，需要通过控制时序，使得冗余模块和预解码单元同时接收到常规字线逻辑地址或冗余字线逻辑地址。
本实施例中，行地址锁存器12在接收到第一逻辑地址114之后对其进行锁存，以在读写阶段对不同的第一逻辑地址114进行访问次数/读写次数的累计。
本实施例中，当行地址锁存器12锁存的第一逻辑地址114中，每一第一逻辑地址114的累计访问次数都小于等于预设次数时，输出当前实时接收到的第一逻辑地址114，且输出区别于行锤标识信号122的另一标识信号，以表征存储阵列16未受到“攻击”，即不需要对某一字线的相邻字线进行用于抑制“行锤效应”的刷新操作。进一步地，种子运算器13不产生种子地址132，逻辑运算器14不向预解码单元15输出行锤刷新地址141，行锤刷新地址141为行锤地址121的相邻逻辑地址。
相应地，当任一第一逻辑地址114的累计访问次数大于预设次数时，行地址锁存器12将累计访问次数大于预设次数的第一逻辑地址114作为行锤地址121发送至种子运算器13，且同时输出行锤标识信号122，以用于表征存储阵列16中行锤地址121受到攻击。
种子运算器13在接收到刷新信号131之后，根据行锤地址121产生种子地址132，并将种子地址132发送给逻辑运算器14以获取行锤刷新地址141，存储阵列16可对行锤刷新地址141指向的物理地址进行刷新，以避免攻击者字线的相邻字线受到“行锤效应”的影响，保证存储阵列16的数据准确性。需要说明的是，假设第一逻辑地址114包括A和B两个逻辑地址，当A的累计访问次数大于预设次数时，A作为行锤地址121，行地址锁存器12持续输出A；当B的累计访问次数大于预设次数且小于A的累计访问次数时，依旧是A作为行锤地址121；当B的累计访问次数大于A时，B替代A作为新的行锤地址121，此时行地址锁存器12持续输出实质为B的行锤信号121。也就是说，在任一第一逻辑地址114的累计访问次数大于预设次数之后，行地址锁存器12持续输出累计访问次数最多的第一逻辑地址114。
在其他实施例中，当行地址锁存器中存在多个累计访问次数大于预设次数的第一逻辑地址时，种子运算器还可以在产生种子地址并发送至逻辑运算器之后向行地址锁存器发送一反馈，使得行地址锁存器可以将累计访问次数排第二的第一逻辑地址作为新的行锤地址。如此，在刷新阶段，可以先对存储阵列中所有攻击者字线的相邻字线进行刷新，且根据受影响程度逐次进行刷新，如此，有利于及时抑制“行锤效应”的影响，保证存储阵列的数据准确性。
预设次数的设定可以根据实际情况进行调整，例如使用方认可的攻击认定界限，即当字线的累计访问次数超过攻击认定界限时认为该字线受到攻击；还可以根据电容器的性能决定，当电容器可以放电较长时间而不发生数据丢失时，可以将预设次数设定为较高的数值。
本实施例中，预设次数为500次，即当某一物理行地址被连续访问超过500次时，认为该物理行地址受到攻击。
本实施例中，逻辑运算器14默认将种子地址132相邻的+1和-1物理地址作为行锤刷新地址141，或将种子地址132相邻的+1、-1、+2和-2物理地址作为行锤刷新地址141；在其他实施例中，预设次数至少包括第一预设次数和第二预设次数，当累计访问次数大于第一预设次数而小于第二预设次数时，行锤刷新地址为种子地址相邻的+1和-1物理地址，当累计访问次数大于等于第二预设次数时，行锤刷新地址为种子地址相邻的+2、+1、-1以及-2物理地址。也就是说，行锤刷新地址141相较于种子地址132的相邻范围可以根据累计访问次数进行调整，以保证受行锤效应影响的相邻字线可以得到及时刷新。这里的种子地址在功能上可以理解为逻辑地址对应的基地址，这里的+1物理地址、-1物理地址、+2物理地址、-2物理地址可以理解为基地址向上偏移1个地址、基地址向下偏移1个地址、基地址向上偏移2个地址、基地址向下偏移2个地址。
具体来说，当存储阵列16中常规字线都处于启用状态或者未发生损坏时，存储阵列16仅对常规字线进行读写，当常规字线受到攻击时，刷新电路在刷新信号到来之后将常规字线的相邻字线物理地址发送给存储阵列16以供进行刷新操作。
参考图2，存储阵列中包含多个字线20，攻击者字线的基地址为N，向下偏移一个单位为第一受害者字线的基地址N-1，向上偏移一个单位为第二受害者字线的基地址N+1。当基地址N对应的物理地址在读写阶段的累计访问次数大于预设次数时，刷新电路会在刷新阶段将基地址N-1和基地址N+1对应的物理地址发送给存储阵列16以供进行刷新操作。
当存储阵列16中常规字线受损或未启用时，采用冗余字线代替受损或未启用的常规字线，以进行数据存储。此时，存储阵列16会对常规字线和冗余字线进行读写，当冗余字线受到攻击时，刷新电路会在刷新信号到来之后将冗余字线的相邻物理地址发送给存储阵列16以供刷新。
参考图3，存储阵列中包含多个字线30，基地址为N且物理地址为WL：XX010的常规字线发生损坏，采用基地址为M的冗余字线进行替代，以继续进行数据存储。
为了便于识别冗余字线与受损常规字线的对应关系，通常在受损常规字线的物理地址前添加一标识位R，作为替代该受损常规字线的冗余字线的物理地址，例如受损常规字线的物理地址为WL：XX010，作为替代的冗余字线的物理地址为RWL：XX010。由于冗余字线的物理地址仅与受损常规字线的物理地址有关，相邻冗余字线的物理地址之间没有必然联系，因此，不能直接通过冗余字线的物理地址定位相邻的冗余字线，只能通过冗余字线的基地址对相邻字线进行定位。
具体地，由于逻辑地址与物理地址具有对应关系，物理地址和基地址具有对应关系，在行地址锁存器获取累计访问次数大于预设次数的逻辑地址之后，种子锁存器可以根据攻击者字线的逻辑地址输出攻击者字线的基地址。假设种子锁存器输出的种子地址为基地址M，基地址M对应物理地址RWL:XX010，则逻辑运算器进一步输出的行锤刷新地址为：基地址M-1对应的物理地址RWL:XX000对应的逻辑地址，以及基地址M+1对应的物理地址RWL:XX110对应的逻辑地址。预解码单元进一步解码之后输出物理地址RWL:XX000和物理地址RWL:XX110；存储阵列根据物理地址RWL:XX000和物理地址RWL:XX110对基地址为M的冗余字线的相邻字线(即基地址为M+1的冗余字线和基地址为M-1的冗余字线)进行刷新操作，以避免行锤效应影响数据存储准确性。
本实施例中，可根据输入的第一逻辑地址输出行锤地址和行锤标志信号，进而根据输入的第一逻辑地址实时调整行锤刷新地址和存储阵列的刷新顺序，有利于使得存储阵列及时刷新被频繁访问的字线的相邻地址，保证存储阵列的数据准确性。
相应地，本发明实施例还提供一种存储器，包括上述任一种刷新电路。
本实施例中，存储器可及时刷新被频繁访问的字线的相邻地址，保证存储器中存储阵列的数据准确性。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (10)

1.一种刷新电路，其特征在于，包括：
信号选择器，用于选择常规字线逻辑地址和冗余字线逻辑地址之一作为输出，记其输出信号为第一逻辑地址；
行地址锁存器，与所述信号选择器输出端连接，用于根据所述第一逻辑地址输出行锤地址和行锤标志信号；
种子运算器，与所述行地址锁存器输出端连接，用于接收刷新信号，所述刷新信号作为激励信号，且用于根据所述行锤地址产生种子地址；
逻辑运算器，与所述种子运算器输出端连接，用于根据所述种子地址得到行锤刷新地址，所述行锤刷新地址为所述种子地址的相邻物理地址；
预解码单元，与所述逻辑运算器的输出端连接，用于接收所述行锤刷新地址，并将所述行锤刷新地址转换为物理地址以供存储器的存储阵列进行刷新操作。
2.根据权利要求1所述的刷新电路，其特征在于，所述信号选择器包括第一输入端和第二输入端，所述第一输入端用于接收常规字线逻辑地址，所述第二输入端用于接收冗余字线逻辑地址。
3.根据权利要求2所述的刷新电路，其特征在于，所述信号选择器还包括第三输入端，用于接收冗余标识信号，所述信号选择器还用于根据所述冗余标识信号开启所述第一输入端和所述第二输入端之一。
4.根据权利要求3所述的刷新电路，其特征在于，还包括：转译器，所述转译器输出端与所述第二输入端连接，用于将物理地址转换为冗余字线逻辑地址。
5.根据权利要求4所述的刷新电路，其特征在于，所述预解码单元还用于接收冗余字线逻辑地址，且用于将所述冗余字线逻辑地址对应的物理地址发送至所述转译器和所述存储阵列，以供所述存储阵列进行刷新操作；还包括：冗余模块，用于在接收到冗余字线逻辑地址之后输出所述冗余标识信号。
6.根据权利要求1所述的刷新电路，其特征在于，所述预解码单元还用于接收常规字线逻辑地址和冗余字线逻辑地址，且用于将常规字线逻辑地址和冗余字线逻辑地址转换为物理地址以供所述存储阵列进行刷新操作。
7.根据权利要求6所述的刷新电路，其特征在于，所述刷新电路用于依次接收读写信号和所述刷新信号，所述预解码单元还用于在接收所述读写信号之后将物理地址发送至所述存储阵列。
8.根据权利要求1所述的刷新电路，其特征在于，记累计访问次数大于预设次数的所述第一逻辑地址为所述行锤地址，所述行地址锁存器用于在获取所述行锤地址之后输出所述行锤地址以及所述行锤标志信号。
9.根据权利要求8所述的刷新电路，其特征在于，所述行地址锁存器还用于在获取多个累计访问次数大于预设次数的所述第一逻辑地址之后，将累计访问次数最多的所述第一逻辑地址作为行锤地址。
10.一种存储器，其特征在于，包括权利要求1-9中任一项所述的刷新电路。
CN202011217665.XA 2020-11-04 2020-11-04 刷新电路及存储器 Pending CN114446354A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011217665.XA CN114446354A (zh) 2020-11-04 2020-11-04 刷新电路及存储器
PCT/CN2021/112877 WO2022095538A1 (zh) 2020-11-04 2021-08-16 刷新电路及存储器
US17/650,516 US11721382B2 (en) 2020-11-04 2022-02-09 Refresh circuit and memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011217665.XA CN114446354A (zh) 2020-11-04 2020-11-04 刷新电路及存储器

Publications (1)

Publication Number Publication Date
CN114446354A true CN114446354A (zh) 2022-05-06

Family

ID=81362136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011217665.XA Pending CN114446354A (zh) 2020-11-04 2020-11-04 刷新电路及存储器

Country Status (3)

Country Link
US (1) US11721382B2 (zh)
CN (1) CN114446354A (zh)
WO (1) WO2022095538A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116030859A (zh) * 2023-02-13 2023-04-28 长鑫存储技术有限公司 一种刷新控制电路及存储器
WO2024036720A1 (zh) * 2022-08-15 2024-02-22 长鑫存储技术有限公司 获取行锤刷新地址的方法和设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11854595B2 (en) * 2021-03-15 2023-12-26 Changxin Memory Technologies, Inc. Refresh circuit and memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160011015A (ko) * 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 어드레스 생성회로 및 이를 포함하는 메모리 장치
KR20160035444A (ko) * 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치
KR20160138690A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 메모리 장치
US10410710B2 (en) 2017-12-27 2019-09-10 Micron Technology, Inc. Systems and methods for performing row hammer refresh operations in redundant memory
US20190237132A1 (en) * 2018-01-30 2019-08-01 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024036720A1 (zh) * 2022-08-15 2024-02-22 长鑫存储技术有限公司 获取行锤刷新地址的方法和设备
CN116030859A (zh) * 2023-02-13 2023-04-28 长鑫存储技术有限公司 一种刷新控制电路及存储器

Also Published As

Publication number Publication date
WO2022095538A1 (zh) 2022-05-12
US20220270669A1 (en) 2022-08-25
US11721382B2 (en) 2023-08-08

Similar Documents

Publication Publication Date Title
US11862234B2 (en) Memory device and operation method thereof
CN114446354A (zh) 刷新电路及存储器
JP4852692B2 (ja) 複数アドレス、データ及びコマンドバスを有するメモリデバイス及び方法
US6252800B1 (en) Semiconductor memory device
US11056171B1 (en) Apparatuses and methods for wide clock frequency range command paths
US20120030435A1 (en) Memory device, memory management device, and memory management method
US11923040B2 (en) Apparatuses and methods including multilevel command and address signals
US8151150B2 (en) Data storage device and method for writing test data to a memory
US10354717B1 (en) Reduced shifter memory system
KR100821583B1 (ko) 반도체 메모리 장치의 리던던시 제어 회로 및 방법
US20090175102A1 (en) Method for controlling access of a memory
CN101494090B (zh) 存储器存取控制方法
CN114121112A (zh) 半导体装置中的气泡破裂寄存器
CN115620772B (zh) 访问字线的方法及字线解码电路结构
US11049530B2 (en) Semiconductor devices
US11996161B2 (en) Apparatuses and methods including multilevel command and address signals
KR20240071166A (ko) 반도체시스템
CN113468082A (zh) 用于ssd的总线多路复用器网格的高级ce编码
CN115775575A (zh) 地址锁存器、地址控制电路和半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination