CN113468082A - 用于ssd的总线多路复用器网格的高级ce编码 - Google Patents

用于ssd的总线多路复用器网格的高级ce编码 Download PDF

Info

Publication number
CN113468082A
CN113468082A CN202010601063.8A CN202010601063A CN113468082A CN 113468082 A CN113468082 A CN 113468082A CN 202010601063 A CN202010601063 A CN 202010601063A CN 113468082 A CN113468082 A CN 113468082A
Authority
CN
China
Prior art keywords
data storage
storage device
bus
command
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010601063.8A
Other languages
English (en)
Inventor
D·沃斯曼
H·博鲁霍夫
L·明兹
R·泽昌斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technology Co.
Original Assignee
Western Digital Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Technologies Inc filed Critical Western Digital Technologies Inc
Publication of CN113468082A publication Critical patent/CN113468082A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30185—Instruction operation extension or modification according to one or more bits in the instruction, e.g. prefix, sub-opcode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本公开总体涉及一种用于在数据存储设备中的每个通道访问更多管芯的方法和设备。每个闪存接口模块(FIM)可以具有与其耦合的任何数量的总线多路复用器，并且每个总线多路复用器可以具有与其耦合的任何数量的存储器设备。总线多路复用器可以串联或并联连接到FIM。各个总线多路复用器可以通过芯片使能(CE)命令进行寻址，该命令标识特定总线多路复用器以及特定总线多路复用器的特定存储器设备。CE命令中的信息允许每个通道更多的管芯，而不产生信号干扰(SI)或限制传输性能。

Description

用于SSD的总线多路复用器网格的高级CE编码
技术领域
本公开的实施例总体涉及一种用于在数据存储设备中的每个通道访问更多管芯的方法和设备。
背景技术
在将客户端SSD架构扩展到入门级企业架构时，支持高容量配置存在问题。具体地，由于多个管芯并联导致NAND选择和高电容负载存在问题，从而导致信号完整性问题。
关于NAND选择，典型的高端控制器具有8个NAND通道，称为闪存接口模块(FIM)。每个FIM具有两个芯片使能引脚(CE)，该两个CE允许选择两个NAND组。由于空间限制，管芯的最大容量是诸如八个管芯。随着对更高容量的需求不断增加，控制器应该为每个FIM支持更多的管芯。然而，专用集成电路(ASIC)受2个CE限制。
关于电容负载，为了支持所需的主机性能，应将传输速度限制到极限。由于信号完整性(SI)问题，“连接”到通道的管芯的最大数量不能超过一定数量的管芯，诸如八个管芯。在某些情况下，更少的管芯可能产生严重的SI问题并限制传输性能。
因此，在本领域中需要在保持SI且不限制传输性能的同时在数据存储设备中的每个通道访问更多管芯。
发明内容
本公开总体涉及一种用于在数据存储设备中的每个通道访问更多管芯的方法和设备。每个闪存接口模块(FIM)可以具有与其耦合的任何数量的总线多路复用器，并且每个总线多路复用器可以具有与其耦合的任何数量的存储器设备。总线多路复用器可以串联或并联连接到FIM。各个总线多路复用器可以通过芯片使能(CE)命令进行寻址，该CE命令标识特定总线多路复用器以及特定总线多路复用器的特定存储器设备。CE命令中的信息允许每个通道更多的管芯，而不产生信号干扰(SI)或限制传输性能。
在一个实施例中，一种数据存储设备包括：多个存储器设备；多个总线多路复用器，其中每个总线多路复用器耦合到多个存储器设备中的一个或多个存储器设备；以及闪存接口模块，其耦合到多个总线多路复用器；以及控制器，其耦合到闪存接口模块，其中控制器被配置为：通过闪存接口控制器发送芯片使能命令，其中芯片使能命令包括总线多路复用器标识符和存储器设备标识符。
在另一个实施例中，一种数据存储设备包括：控制器；多个闪存接口模块，其耦合到控制器；多个总线多路复用器，其耦合到多个闪存接口模块中的至少第一闪存接口模块；以及多个存储器设备，其耦合到多个总线多路复用器中的第一总线多路复用器，其中控制器被配置为：将第一信号发送到第一闪存接口模块；将第二信号发送到第一闪存接口模块，其中第二信号低于第一闪存信号；并且将命令信号发送到第一闪存接口模块，其中第一信号、第二信号和命令信号是不同的。
在另一个实施例中，一种数据存储设备包括：多个存储器设备；多个总线多路复用器，其中每个总线多路复用器耦合到多个存储器设备中的至少一个存储器设备；闪存接口模块，其耦合到多个总线多路复用器；以及用于将芯片使能命令信号递送到多个存储器设备中的第一存储器设备的装置，其中芯片使能命令信号包括总线多路复用器标识符和存储器设备标识符。
附图说明
为了可以详细地理解本公开的上述特征的方式，可以通过参考实施例来对上面简要概括的本公开进行更详细的描述，其中的一些示例在附图中示出。然而，应当注意，附图仅示出了本公开的典型实施例，并且因此附图不应被认为是对其范围的限制，因为本公开可以允许其他等效的实施例。
图1是示出根据本公开的一种或多种技术的存储系统的示意性框图，其中存储设备可以用作主机设备的存储设备。
图2是根据一个实施例的最大化FIM容量的标准解决方案的示意图。
图3是示出FIM与存储器设备之间的连接的标准系统的示意图。
图4是根据一个实施例的最大化FIM容量的解决方案的示意图。
图5是实施图4的示意图。
图6是示出命令状态图和高信号的时序的曲线图。
图7是示出命令状态图和低信号的时序的曲线图。
图8是示出操作最大化FIM容量的设备的方法的流程图。
为了便于理解，在可能的情况下使用了相同的附图标记表示图中共有的相同元件。可以预期在没有具体记载的情况下，一个实施例中所公开的元件可以有益地用于其他实施例。
具体实施方式
在下文中，参考本公开的实施例。然而，应当理解，本公开不限于具体描述的实施例。相反，无论以下特征和元素的任何组合是否与不同的实施例相关，可以被考虑以实施和实践本公开。此外，尽管本公开的实施例可以实现优于其他可能的解决方案和/或现有技术的优点，但是通过给定的实施例是否实现特定优点并不限制本公开。因此，以下方面、特征、实施例和优点仅是示例性的，不应被视为是所附权利要求的元素或限制，除非在权利要求中明确记载。同样地，对“本公开”的引用不应被解释为本文所公开的任何发明主题的概括，并且不应被视为是所附权利要求的元素或限制，除非在权利要求中明确记载。
本公开总体涉及一种用于在数据存储设备中的每个通道访问更多管芯的方法和设备。每个闪存接口模块(FIM)可以具有与其耦合的任何数量的总线多路复用器，并且每个总线多路复用器可以具有与其耦合的任何数量的存储器设备。总线多路复用器可以串联或并联连接到FIM。各个总线多路复用器可以通过芯片使能(CE)命令进行寻址，该CE命令标识特定总线多路复用器以及特定总线多路复用器的特定存储器设备。CE命令中的信息允许每个通道更多的管芯，而不产生信号干扰(SI)或限制传输性能。
图1是示出根据本公开的一种或多种技术的存储系统100的示意性框图，其中数据存储设备106可以用作主机设备104的存储设备。例如，主机设备104可以利用被包括在数据存储设备106中以存储和检索数据的非易失性存储器110。主机设备104包括主机DRAM 138。在一些示例中，存储系统100可以包括可以操作为存储阵列的多个存储设备，诸如数据存储设备106。例如，存储系统100可以包括多个数据存储设备106，该多个数据存储设备106被配置为廉价/独立磁盘冗余阵列(RAID)，其共同地充当主机设备104的大容量存储设备。
存储系统100包括主机设备104，该主机设备104可以将数据存储到一个或多个存储设备(诸如数据存储设备106)和/或从该一个或多个存储设备检索数据。如图1所示，主机设备104可以经由接口114与数据存储设备106通信。主机设备104可以包括多种设备中的任何一种，包括计算机服务器、网络附加存储(NAS)单元、台式计算机、笔记本(即，手提)计算机、平板计算机、机顶盒、电话听筒(诸如所谓的“智能”电话)、所谓的“智能”键盘、电视、相机、显示设备、数字媒体播放器、视频游戏机、视频流设备等。
数据存储设备106包括控制器108、非易失性存储器110(NVM 110)、电源111、易失性存储器112和接口114。控制器108包括内部存储器或缓冲器(未示出)。在一些示例中，数据存储设备106可以包括附加组件，为了清楚起见，在图1中未示出这些附加组件。例如，数据存储设备106可以包括印刷板(PB)，数据存储设备106的组件被机械地附接到该印刷板，并且该印刷板包括将数据存储设备106的组件电互连的导电迹线等。在一些示例中，数据存储设备106的物理尺寸和连接器配置可以符合一个或多个标准形状因子。一些示例标准形状因子包括但不限于3.5英寸数据存储设备(例如HDD或SSD)、2.5英寸数据存储设备、1.8英寸数据存储设备、外围组件互连(PCI)、PCI扩展(PCI-X)、PCI Express(PCIe)(例如PCIex1、x4、x8、x16、PCIe迷你卡、迷你PCI等)。在一些示例中，数据存储设备106可以直接耦合(例如，直接焊接)到主机设备104的母板。
数据存储设备106的接口114可以包括用于与主机设备104交换数据的数据总线和用于与主机设备104交换命令的控制总线中的一个或两个。接口114可以根据任何合适的协议操作。例如，接口114可以根据以下协议中的一个或多个操作：高级技术附件(ATA)(例如，串行ATA(SATA)和并行ATA(PATA))、光纤通道协议(FCP)、小型计算机系统接口(SCSI)、串行附接的SCSI(SAS)、PCI和PCIe、非易失性存储器Express(NVMe)、OpenCAPI、GenZ、缓存一致性接口加速器(CCIX)、开放通道SSD(OCSSD)等。接口114的电连接(例如，数据总线、控制总线或两者)被电连接到控制器108，从而在主机设备104和控制器108之间提供电连接，从而允许在主机设备114和控制器108之间交换数据。在一些示例中，接口114的电连接还可以许可数据存储设备106从主机设备104接收电力。例如，如图1所示，电源111可以经由接口114从主机设备104接收电力。
数据存储设备106包括NVM 110，该NVM 110可以包括多个存储器设备或存储器单元。NVM 110可以被配置为存储和/或检索数据。例如，NVM 110的存储器单元可以接收数据和来自控制器108的指示该存储器单元存储数据的消息。类似地，NVM 110的存储器单元可以接收来自控制器108的指示存储器单元检索数据的消息。在一些示例中，每个存储器单元可以被称为管芯。在一些示例中，单个物理芯片可以包括多个管芯(即，多个存储器单元)。在一些示例中，每个存储器单元可以被配置为存储相对大量的数据(例如，128MB、256MB、512MB、1GB、2GB、4GB、8GB、16GB、32GB、64GB、128GB、256GB、512GB、1TB等)。
在一些示例中，NVM 110的每个存储器单元可以包括任何类型的非易失性存储器设备，诸如闪速存储器设备、相变存储器(PCM)设备、电阻随机存取存储器(ReRAM)设备、磁阻随机存取存储器(MRAM)设备、铁电随机存取存储器(F-RAM)、全息存储器设备以及任何其他类型的非易失性存储器设备。
NVM 110可以包括多个闪速存储器设备或存储器单元。闪速存储器设备可以包括基于NAND或NOR的闪速存储器设备，并且可以基于每个闪速存储器单元的晶体管的浮栅中包含的电荷存储数据。在NAND闪速存储器设备中，闪速存储器设备可以被划分为多个块，块可以被划分为多个页。特定存储器设备内的多个块中的每个块可以包括多个NAND单元。可以使用字线将NAND单元的行电连接以限定多个页中的一页。多个页中的每个页中的各个单元可以电连接到相应的位线。此外，NAND闪速存储器设备可以是2D或3D设备，并且可以是单阶单元(SLC)、多阶单元(MLC)、三阶单元(TLC)或四阶单元(QLC)。控制器108可以在页级别将数据写入NAND闪速存储器设备和从NAND闪速存储器设备读取数据，并且可以在块级别从NAND闪速存储器设备擦除数据。
数据存储设备106包括电源111，该电源111可以为数据存储设备106的一个或多个组件提供电力。当以标准模式操作时，电源111可以使用诸如主机设备104的外部设备所提供的电力为该一个或多个组件提供电力。例如，电源111可以使用经由接口114从主机设备104接收的电力为一个或多个组件提供电力。在一些示例中，电源111可以包括一个或多个电力存储组件，该电力存储组件被配置为当在关闭模式中操作时，诸如在不从外部设备接收电力的情况下，为该一个或多个组件提供电力。以这种方式，电源111可以用作机载备用电源。一个或多个电力存储组件的一些示例包括但不限于电容器、超级电容器、电池等。在一些示例中，一个或多个电力存储组件可以存储的电量可以是一个或多个电力存储组件的成本和/或大小(例如，面积/体积)的函数。换句话说，随着一个或多个电力存储组件所存储的电量增加，一个或多个电力存储组件的成本和/或尺寸也增加。
数据存储设备106还包括易失性存储器112，控制器108可以使用该易失性存储器112存储信息。易失性存储器112可以包括一个或多个易失性存储器设备。在一些示例中，控制器108可以将易失性存储器112用作缓存。例如，控制器108可以将缓存的信息存储在易失性存储器112中，直到将缓存的信息写入非易失性存储器110。如图1所示，易失性存储器112可以消耗从电源111所接收的电力。易失性存储器112的示例包括但不限于随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态RAM(SRAM)和同步动态RAM(SDRAM(例如DDR1、DDR2、DDR3、DDR3L、LPDDR3、DDR4、LPDDR4等))。
数据存储设备106包括控制器108，该控制器108可以管理数据存储设备106的一个或多个操作。例如，控制器108可以管理从NVM 110读取数据和/或将数据写入NVM 110。在一些实施例中，当数据存储设备106从主机设备104接收到写命令时，控制器108可以发起数据存储命令以将数据存储到NVM 110并监视数据存储命令的进度。控制器108可以确定存储系统100的至少一个操作特性并将该至少一个操作特性存储到NVM 110。在一些实施例中，当数据存储设备106从主机设备104接收到写命令时，在将与写命令相关联的数据发送到NVM110之前，控制器108将该数据临时存储在内部存储器中。控制器108还可以包括八个NAND通道，每个NAND通道都可以被视为闪存接口模块(FIM)(未示出)。列出的NAND通道的数量并非旨在限制，并且控制器108可以包括比列出的NAND通道的数量更多或更少的NAND通道。
图2是根据一个实施例的最大化FIM容量的标准解决方案的示意图。每个FIM具有两个芯片使能(CE)引脚。每个CE引脚与NAND组关联。最大NAND组容量可以是八个管芯。因此，FIM可以总共有2个管芯，其中8个FIM总共有16个管芯。列出的最大值并非旨在限制，并且存在其他实施例。为了增加存储器设备的容量，控制器(诸如图1的控制器108)需要为每个FIM支持更多的管芯。然而，每个FIM增加的管芯可以导致高电容负载，这可以降低存储器设备的可靠性。此外，高电容负载可以导致信号完整性(SI)下降并限制TM性能。但是，通过包括将单个通道分为四个子通道的总线多路复用器(BM)，可以解决高电容负载的问题。总线多路复用器将每个通道的总数量的管芯分给子通道。
数据存储设备(诸如图1的数据存储设备106)可以包括耦合到专用集成电路(ASIC)的控制器(诸如图1的控制器108)。ASIC可以包括闪存接口模块并且与DRAM通信。通过编码ASIC的CE，可以选择ASIC中的每个子通道。CE是输入，当为真时，其许可包括数据I/O在内的活动操作；当为假时，其阻止活动操作并使存储器处于低功率待机模式且输出悬空。通过将CE与ASIC结合，可以降低高电容负载，从而在具有更大存储器容量的情况下实现更好的可靠性。
图2描绘包括八个FIM(表示为FIM0-FIM7)的ASIC。每个FIM与BM相关联，该BM将每个通道分为四个子通道。每个子通道与可以包括一个或多个NAND管芯的NAND组相关联。但是，由于ASIC限于两个CE，因此子通道分组为两个组。例如，FIM0与以下子通道相关联：CH0和CH1。通过结合BM，最大管芯容量为8FIM*4管芯/FIM＝32管芯。此外，总线多路复用架构可以允许八个FIM系统包含32个以上的管芯(诸如1024个管芯)。
图3是示出FIM与存储器设备之间的连接的标准系统的示意图。存储器设备可以是图1的非易失性存储器，并且可以包括NAND封装。每个NAND封装包括NAND堆叠，并且每个NAND堆叠与CE引脚相关联。为了确定读取或写入引用正确的NAND堆叠，必须对CE控制进行解码。CEn<1:0>是2位信号，其对应于每个可用FIM的两个CE引脚。下表描述了CE控制至NAND组解码的示例。
表
Figure BDA0002558952770000071
FIM架构利用16位信号与总线多路复用器通信，以确定读命令或写命令在NAND中的位置。信号沿着高速通道从FIM行进到BM。由于BM受两个芯片使能的限制，因此由于两位信号的四个唯一组合，存在四个子通道。此外，线解码器采用n位二进制数并将其解码为2^n数据线。BM中的解码器是4到16数据线解码器，其中四个CE控制中的每一个都与4位相关联，从而允许总共16个不同的数据位组合。4个数据位的组与NAND组相关联，如上表所示，诸如NAND GR0与CEn0(0)、CEn1(1)、CEn2(1)和CEn3(1)相关联。此外，为了获得数据位，将ASICFIMx与对应于BM的2位信号相关联。例如，CEn1(0)和CEn0(0)的ASIC FIMx对应于BM A。因为来自解码器的位数据对应于NAND封装1的位的CEn0(0)和CEn1(1)和NAND封装2的CEn2(1)和CEn3(1)，所以BM A与NAND GR0对应。
图4是根据一个实施例的最大化FIM容量的解决方案的示意图。为了在每个通道上访问更多管芯并可以选择缩放测试和维护(TM)总线架构的性能或容量，BM可以并联或串联连接到同一FIM。每个BM能够具有n个子通道。此外，ASIC FIMx可以具有m个BM。同样，可以有x个ASIC FIM。CE架构允许多个BM串联，而不出现高电容负载问题。CE选择要用于数据传递的特定BM，而其余BM处于空闲或低功率模式。
此外，每n个子通道是NAND组。NAND组可以按容量缩放，其中其可以包括但限于大约8个NAND管芯。如果按性能缩放NAND组，则NAND组可以包括但不限于大约2个NAND管芯。对于按容量缩放的NAND组和按性能缩放的NAND组两者，都可能需要单个CE的配置。单个CE可以具有每个通道最多选择但不限于约1024个管芯的能力。
图5是实施图4的示意图。为了选择用于读命令或写命令的特定子通道，FIMx发送唯一的命令“CE命令”，该命令与已编码的BM标识符和NAND组标识符相对应。标识符的组合由每个BM内的数据位串联构成。“CE命令”的大小可以大约为8位。“CE命令”的大小并非旨在限制。“CE命令”是诸如“01h”的代码字。
来自第一信号的第一数字对应于BM标识符，其中“0”与总线多路复用器0相关联。来自第二信号的第二数字对应于NAND组号，其中“1”与NAND GR1相关联。在该示例中，子通道的数量是2(即，n＝2)，其对应于两个NAND组(NAND GR0和NAND GR1)。此外，BM的数量是8(即，m＝8)。
此外，代码字为“71h”是指BM7(即，序列中的第八BM)和NAND GR1。当从ASIC FIMx发送CE命令时，不相关的BM忽略该命令。CE命令从BM传递到BM，以使命令顺序行进到目标BM和NAND组。
静态地或在发现后(可以是在系统加电时)，为每个BM分配ID或代码字。命令ID或代码字的一个好处是ID或代码字兼容于或产自于与NAND接口连接的FIM进程。由于“CE命令”，兼容性可以用于标准NAND设备。此外，兼容性可以在具有或不具有BM的许多容量点上实现硬件和固件设计的灵活性。当相应的BM和NAND组接收到“CE命令”时，选择相关数据，并且其他NAND组和BM处于空闲状态。
图6是示出命令状态图和高信号的时序的曲线图。高信号与BM地址相对应。高信号与BM地址相关联，因此该信号可以不涉及多个进程(诸如，当NAND共享同一数据总线，或者在具有或不具有BM的多容量配置中使用固件和/或硬件时)。
此外，当首次接收到CE命令时，未选择NAND位置。“未选择NAND”的时间段的结束由ASIC_WEn的第一个下降沿(即ASIC_WEn变低时)确定。当ASIC_CLE变低并且ASIC_CEn信号为高时，指示BM地址搜索的时间段的开始，禁用NAND访问。在此时间段期间，ASIC_CLE信号也为高。高ASIC_CEn信号与取决于第一信号的BM地址相对应(即信号强度确定BM地址)。BM地址可以是图5的代码字“71h”的“7”。“7”是指第八BM，即图5的“总线多路复用器7”。BM地址搜索的结束由ASIC_CLE的下降沿指示。
当ASIC_CEn变低时，NAND访问数据线启动，并且当ASIC_CEn变高时，NAND访问数据线终止。此外，ASIC_CEn1信号的强度可以指示要访问哪个NAND组。NAND访问由代码字或CE命令中的第二数字表示。例如，NAND组位置可以是图5的代码字“71h”的“1”。“1”是指第二NAND组，即图5的“NAND GR1”。通过利用NAND命令内的附加地址周期，可以在NAND访问时间段期间访问多个NAND地址。
在完成对NAND位置的读命令或写命令后，ASIC_CEn变高。由于ASIC_CLE为低，ASIC_CEn为高，并且ASIC_WEn为高，因此在此时间段期间未选择NAND。未列出的信号的其他组合可以适用于高CEn信号的读命令或写命令。
图7是示出命令状态图和低信号的时序的曲线图。低CEn信号对应于NAND组地址。首次接收到CE命令时，未选择NAND位置。当ASIC_CEn0、ASIC_CEn1和ASIC_WEn变低并且ASIC_CLE变高时，FIMx正在访问BM地址。高ASIC_CLE信号和低ASIC_WEn信号可以指示可以访问BM地址。ASIC_CEn信号与取决于第一信号的BM地址相对应(即，信号强度确定BM地址)。BM地址可以是图5的代码字“71h”的“7”。“7”是指第八BM，即图5的“总线多路复用器7”。
此外，BM地址时间段的结束由ASIC_CLE下降沿指示。当对NAND访问进行寻址时，ASIC_CEn1为低。此外，ASIC_CEn1信号的强度可以指示要访问哪个NAND组。NAND访问由代码字或CE命令中的第二数字表示。例如，NAND组位置可以是图5的代码字“71h”的“1”。“1”是指第二NAND组，即图5的“NAND GR1”。通过利用NAND命令内的附加地址周期，可以在NAND访问时间段期间访问多个NAND地址。
在完成对NAND位置的读命令或写命令后，ASIC_CEn变高。由于ASIC_CLE为低，ASIC_CEn为高，并且ASIC_WEn为高，因此在此时间段期间未选择NAND。未列出的信号的其他组合可以适用于低CEn信号的读命令或写命令。
图8是示出操作最大化FIM容量的设备的方法800的流程图。方法800可以利用与ASIC耦合的控制器(诸如图1的数据存储设备106的控制器108)，该ASIC包括一个或多个FIM，该FIM耦合到一个或多个BM，该BM耦合到一个或多个NAND组。在方法800中可以解决图4、图5、图6和图7的各方面。在框802处，ASIC发送CE命令信号。CE命令信号可以类似于图5、图6和/或图7的CE命令信号。在发送CE命令之后，在框804处，控制器108确定数据存储设备106是否包括存储器架构中的BM。
如果在框804处数据存储设备106不具有BM能力，则在框820处，诸如图1的NVM 110的NAND忽略CE命令。在框816处，在相关或选择的NAND组上执行与CE命令相关联的读命令或写命令。
然而，如果在框804处数据存储设备106确实具有BM能力，则在框806处，BM接收来自ASIC的CE命令。在框806处，解码CE命令，并且在框812处，选择相关BM。如图6和图7所示，基于CE命令信号的有效部分选择相关BM。BM地址可以是图5的代码字“71h”的“7”。“7”是指第八BM，即图5的“总线多路复用器7”。
在框812处选择BM之后，在框814处选择相关NAND组。类似于BM的选择，如图6和图7所示，基于与该NAND组选择相对应的CE命令信号的有效部分选择NAND组。例如，NAND地址可以是其位置可以由图5的代码字“71h”的“1”表示的NAND组。“1”是指第二NAND组，即图5的“NAND GR1”。在框812处选择BM地址并且在框814处选择NAND地址之后，在框816处对相关NAND位置执行读命令或写命令。
通过寻址单个总线多路复用器，可以通过标识特定总线多路复用器以及特定总线多路复用器的特定存储器设备的芯片使能(CE)命令进行寻址，每个通道可以使用更多管芯，而不产生SI或限制传输性能。
在一个实施例中，一种数据存储设备包括：多个存储器设备；多个总线多路复用器，其中每个总线多路复用器耦合到多个存储器设备中的一个或多个存储器设备；以及闪存接口模块，其耦合到多个总线多路复用器；以及控制器，其耦合到闪存接口模块，其中控制器被配置为：通过闪存接口控制器发送芯片使能命令，其中芯片使能命令包括总线多路复用器标识符和存储器设备标识符。每个总线多路复用器被配置为忽略指向不同总线多路复用器的芯片使能命令。每个总线多路复用器被配置为将芯片使能命令引导到与其耦合的特定存储器设备。控制器被配置为将芯片使能命令作为包括读命令或写命令的较大命令的一部分发送。芯片使能命令包括8位。较大命令包括前缀部分，并且其中芯片使能命令在较大命令内的前缀部分和读命令或写命令之间。闪存接口模块是第一闪存接口模块，其中数据存储设备包括多个闪存接口模块，并且其中多个闪存接口模块中的每个闪存接口模块耦合到多个总线多路复用器。芯片使能命令与总线多路复用器信号和存储器设备信号一起被发送。
在另一个实施例中，一种数据存储设备包括：控制器；多个闪存接口模块，其耦合到控制器；多个总线多路复用器，其耦合到多个闪存接口模块中的至少第一闪存接口模块；以及多个存储器设备，其耦合到多个总线多路复用器中的第一总线多路复用器，其中控制器被配置为：将第一信号发送到第一闪存接口模块；将第二信号发送到第一闪存接口模块，其中第二信号低于第一闪存信号；并且将命令信号发送到第一闪存接口模块，其中第一信号、第二信号和命令信号是不同的。第一信号标识第一总线多路复用器。第二信号标识第一存储器设备。多个总线多路复用器并联连接到第一闪存接口模块。多个总线多路复用器串联连接到第一闪存接口模块。除第一总线多路复用器之外，多个总线多路复用器被配置为忽略第一信号、第二信号和命令信号。每个总线多路复用器具有唯一的ID号，该ID号是静态的或在控制器发现后给出。
在另一个实施例中，一种数据存储设备包括：多个存储器设备；多个总线多路复用器，其中每个总线多路复用器耦合到多个存储器设备中的至少一个存储器设备；闪存接口模块，其耦合到多个总线多路复用器；以及用于将芯片使能命令信号递送到多个存储器设备中的第一存储器设备的装置，其中芯片使能命令信号包括总线多路复用器标识符和存储器设备标识符。数据存储设备进一步包括用于将两个不同的信号递送到闪存接口模块的装置。这两个不同的信号是不同的电压。闪存接口模块进一步包括用于忽略芯片使能命令的装置。数据存储设备进一步包括用于许可芯片使能命令通过多个总线多路复用器中的总线多路复用器的装置。
尽管前述内容针对本公开的实施例，但是可以在不脱离本公开的基本范围的情况下设计本公开的其他和进一步的实施例，并且本公开的范围由所附权利要求书确定。

Claims (20)

1.一种数据存储设备，其包括：
多个存储器设备；
多个总线多路复用器，其中每个总线多路复用器耦合到所述多个存储器设备中的一个或多个存储器设备；以及
闪存接口模块，其耦合到所述多个总线多路复用器；以及
控制器，其耦合到所述闪存接口模块，所述控制器被配置为：
通过所述闪存接口控制器发送芯片使能命令，其中所述芯片使能命令包括总线多路复用器标识符和存储器设备标识符。
2.根据权利要求1所述的数据存储设备，其中每个总线多路复用器被配置为忽略指向不同总线多路复用器的芯片使能命令。
3.根据权利要求1所述的数据存储设备，其中每个总线多路复用器被配置为将芯片使能命令引导到与其耦合的特定存储器设备。
4.根据权利要求1所述的数据存储设备，其中所述控制器被配置为将所述芯片使能命令作为包括读命令或写命令的较大命令的一部分发送。
5.根据权利要求4所述的数据存储设备，其中所述芯片使能命令包括8位。
6.根据权利要求4所述的数据存储设备，其中所述较大命令包括前缀部分，并且其中所述芯片使能命令在所述较大命令内的所述前缀部分与所述读命令或写命令之间。
7.根据权利要求1所述的数据存储设备，其中所述闪存接口模块是第一闪存接口模块，其中所述数据存储设备包括多个闪存接口模块，并且其中所述多个闪存接口模块中的每个闪存接口模块被耦合到多个总线多路复用器。
8.根据权利要求1所述的数据存储设备，其中所述芯片使能命令与总线多路复用器信号和存储器设备信号一起被发送。
9.一种数据存储设备，其包括：
控制器；
多个闪存接口模块，其耦合到所述控制器；
多个总线多路复用器，其耦合到所述多个闪存接口模块中的至少第一闪存接口模块；以及
多个存储器设备，其耦合到所述多个总线多路复用器中的第一总线多路复用器，其中所述控制器被配置为：
将第一信号发送到所述第一闪存接口模块；
将第二信号发送到所述第一闪存接口模块，其中所述第二信号低于所述第一闪存信号；并且
将命令信号发送到所述第一闪存接口模块，其中所述第一信号、所述第二信号和所述命令信号是不同的。
10.根据权利要求9所述的数据存储设备，其中所述第一信号标识所述第一总线多路复用器。
11.根据权利要求10所述的数据存储设备，其中所述第二信号标识所述第一存储器设备。
12.根据权利要求9所述的数据存储设备，其中所述多个总线多路复用器并联连接到所述第一闪存接口模块。
13.根据权利要求9所述的数据存储设备，其中所述多个总线多路复用器串联连接到所述第一闪存接口模块。
14.根据权利要求13所述的数据存储设备，其中除了所述第一总线多路复用器之外，所述多个总线多路复用器被配置为忽略所述第一信号、所述第二信号和所述命令信号。
15.根据权利要求9所述的数据存储设备，其中每个总线多路复用器具有唯一的ID号，所述唯一的ID号是静态的或在所述控制器发现后给出。
16.一种数据存储设备，其包括：
多个存储器设备；
多个总线多路复用器，其中每个总线多路复用器耦合到所述多个存储器设备中的至少一个存储器设备；
闪存接口模块，其耦合到所述多个总线多路复用器；以及
用于将芯片使能命令信号递送到所述多个存储器设备中的第一存储设备的装置，其中所述芯片使能命令信号包括总线多路复用器标识符和存储器设备标识符。
17.根据权利要求16所述的数据存储设备，进一步包括用于将两个不同的信号递送到所述闪存接口模块的装置。
18.根据权利要求17所述的数据存储设备，其中所述两个不同的信号是不同的电压。
19.根据权利要求16所述的数据存储设备，其中所述闪存接口模块进一步包括用于忽略所述芯片使能命令的装置。
20.根据权利要求16所述的数据存储设备，进一步包括用于允许所述芯片使能命令通过所述多个总线多路复用器中的总线多路复用器的装置。
CN202010601063.8A 2020-03-31 2020-06-29 用于ssd的总线多路复用器网格的高级ce编码 Pending CN113468082A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/836,730 US11513976B2 (en) 2020-03-31 2020-03-31 Advanced CE encoding for bus multiplexer grid for SSD
US16/836,730 2020-03-31

Publications (1)

Publication Number Publication Date
CN113468082A true CN113468082A (zh) 2021-10-01

Family

ID=77388929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010601063.8A Pending CN113468082A (zh) 2020-03-31 2020-06-29 用于ssd的总线多路复用器网格的高级ce编码

Country Status (4)

Country Link
US (1) US11513976B2 (zh)
KR (1) KR102393144B1 (zh)
CN (1) CN113468082A (zh)
DE (1) DE102020116778B3 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024119451A1 (zh) * 2022-12-08 2024-06-13 长江存储科技有限责任公司 一种晶粒、半导体封装结构、使能引脚配置方法及存储器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101401166A (zh) * 2005-07-26 2009-04-01 美光科技公司 具有多个地址、数据及命令总线的存储器装置及方法
TW200949850A (en) * 2008-05-27 2009-12-01 Phison Electronics Corp Storage sysetm having multiple non-volatile memory, and controller and access method thereof
US7957173B2 (en) * 2008-10-14 2011-06-07 Mosaid Technologies Incorporated Composite memory having a bridging device for connecting discrete memory devices to a system
CN102103566A (zh) * 2009-12-18 2011-06-22 Nxp股份有限公司 闪存存储器接口
US20130086305A1 (en) * 2011-09-30 2013-04-04 Hitachi, Ltd. Nonvolatile semiconductor storage system
CN104520932A (zh) * 2012-05-23 2015-04-15 Sk海尼克斯存储技术公司 闪存存储器控制器
CN109508152A (zh) * 2014-09-26 2019-03-22 西部数据技术公司 一种用于逻辑存储管理的多级方案

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5526503A (en) 1993-10-06 1996-06-11 Ast Research, Inc. Virtual addressing buffer circuit
US5822251A (en) 1997-08-25 1998-10-13 Bit Microsystems, Inc. Expandable flash-memory mass-storage using shared buddy lines and intermediate flash-bus between device-specific buffers and flash-intelligent DMA controllers
ITRM20020281A1 (it) 2002-05-20 2003-11-20 Micron Technology Inc Metodo ed apparecchiatura per accesso rapido di memorie.
US20050166006A1 (en) * 2003-05-13 2005-07-28 Advanced Micro Devices, Inc. System including a host connected serially in a chain to one or more memory modules that include a cache
US8429313B2 (en) * 2004-05-27 2013-04-23 Sandisk Technologies Inc. Configurable ready/busy control
KR100666169B1 (ko) 2004-12-17 2007-01-09 삼성전자주식회사 플래쉬 메모리 데이터 저장장치
US20070245061A1 (en) 2006-04-13 2007-10-18 Intel Corporation Multiplexing a parallel bus interface and a flash memory interface
US8243516B2 (en) * 2008-03-20 2012-08-14 Qimonda Ag Interface for NAND-type flash memory
US8151039B2 (en) * 2009-10-19 2012-04-03 Moai Electronics Corporation System and method for controlling flash memory without using ready/busy signal
US8983396B2 (en) 2012-03-19 2015-03-17 Gaurav Nukala Methods and apparatus for parameter adjustment during measurement gaps
JP2014102867A (ja) * 2012-11-20 2014-06-05 Toshiba Corp 半導体記憶装置及びその制御方法
US20140189201A1 (en) 2012-12-31 2014-07-03 Krishnamurthy Dhakshinamurthy Flash Memory Interface Using Split Bus Configuration
US9396109B2 (en) 2013-12-27 2016-07-19 Qualcomm Incorporated Method and apparatus for DRAM spatial coalescing within a single channel
US10521387B2 (en) * 2014-02-07 2019-12-31 Toshiba Memory Corporation NAND switch
US9245590B2 (en) 2014-02-28 2016-01-26 Winbond Electronics Corporation Stacked die flash memory device with serial peripheral interface
US9214211B2 (en) 2014-05-15 2015-12-15 Winbond Electronics Corporation Methods of and apparatus for determining unique die identifiers for multiple memory die within a common package
JP2018022383A (ja) * 2016-08-04 2018-02-08 東芝メモリ株式会社 メモリシステム
US10355893B2 (en) 2017-10-02 2019-07-16 Micron Technology, Inc. Multiplexing distinct signals on a single pin of a memory device
JP7330825B2 (ja) * 2019-09-06 2023-08-22 キオクシア株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101401166A (zh) * 2005-07-26 2009-04-01 美光科技公司 具有多个地址、数据及命令总线的存储器装置及方法
TW200949850A (en) * 2008-05-27 2009-12-01 Phison Electronics Corp Storage sysetm having multiple non-volatile memory, and controller and access method thereof
US7957173B2 (en) * 2008-10-14 2011-06-07 Mosaid Technologies Incorporated Composite memory having a bridging device for connecting discrete memory devices to a system
CN102103566A (zh) * 2009-12-18 2011-06-22 Nxp股份有限公司 闪存存储器接口
US20130086305A1 (en) * 2011-09-30 2013-04-04 Hitachi, Ltd. Nonvolatile semiconductor storage system
CN104520932A (zh) * 2012-05-23 2015-04-15 Sk海尼克斯存储技术公司 闪存存储器控制器
CN109508152A (zh) * 2014-09-26 2019-03-22 西部数据技术公司 一种用于逻辑存储管理的多级方案

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024119451A1 (zh) * 2022-12-08 2024-06-13 长江存储科技有限责任公司 一种晶粒、半导体封装结构、使能引脚配置方法及存储器

Also Published As

Publication number Publication date
US11513976B2 (en) 2022-11-29
KR20210121997A (ko) 2021-10-08
KR102393144B1 (ko) 2022-04-29
DE102020116778B3 (de) 2021-09-09
US20210303484A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
US9971515B2 (en) Incremental background media scan
CN109992202B (zh) 数据存储设备、其操作方法以及包括其的数据处理系统
CN111916140A (zh) 控制器及其操作方法以及包括控制器的存储器系统
US11630785B2 (en) Data storage with improved data transfer
US10754768B2 (en) Memory system using descriptor lookup tables to access setting information for a non-volatile memory, and an operating method thereof
US11640253B2 (en) Method to use flat relink table in HMB
US20190236020A1 (en) Memory system and operating method thereof
CN113468082A (zh) 用于ssd的总线多路复用器网格的高级ce编码
US20230035584A1 (en) Determine Link Startup Sequence (LSS) Type Using Reference Clock Frequency And Attribute
US20190227940A1 (en) Memory system and operating method thereof
US11614896B2 (en) UFS out of order hint generation
US11537534B2 (en) High throughput, low power, high parity architecture for database SSD
US11133060B2 (en) Data storage device and operating method thereof
US11645009B2 (en) Data storage with improved read parallelism
US12019913B2 (en) Storing log and user data in SSD with independent plane operations
US11989127B2 (en) Efficient L2P DRAM for high-capacity drives
US11755238B2 (en) Continuous NAND data-transfer using filling rate evaluation approach
US20240112706A1 (en) Data Storage with Improved Cache Read
US20240272794A1 (en) Data padding reduction in log copy
US11429530B2 (en) Data storage device and operating method thereof
US20240319898A1 (en) Irregular jumbo block size unification
US11216384B2 (en) Controller, memory system and operating method of the controller
KR102713986B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US20240329880A1 (en) Flash Interface With Switching Logic
CN116301570A (zh) 用于无dram ssd的企业主存储器缓冲区

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20240827

Address after: California, USA

Applicant after: SanDisk Technology Co.

Country or region after: U.S.A.

Address before: California, USA

Applicant before: Western Digital Technologies, Inc.

Country or region before: U.S.A.