CN115775575A - 地址锁存器、地址控制电路和半导体装置 - Google Patents

地址锁存器、地址控制电路和半导体装置 Download PDF

Info

Publication number
CN115775575A
CN115775575A CN202210469906.2A CN202210469906A CN115775575A CN 115775575 A CN115775575 A CN 115775575A CN 202210469906 A CN202210469906 A CN 202210469906A CN 115775575 A CN115775575 A CN 115775575A
Authority
CN
China
Prior art keywords
address
signal
output
read
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202210469906.2A
Other languages
English (en)
Inventor
金智恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115775575A publication Critical patent/CN115775575A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本申请公开了地址锁存器、地址控制电路和包括地址控制电路的半导体装置。该地址锁存器包括第一地址处理单元和第二地址处理单元。第一地址处理单元基于读取命令和写入命令来锁存外部地址信号，以通过输出节点输出第一锁存的信号。第二地址处理单元基于突发长度被设置为第一值的读取命令来锁存外部地址信号，以及基于内部读取命令通过输出节点来输出第二锁存的信号。

Description

地址锁存器、地址控制电路和半导体装置
相关申请的交叉引用
本申请要求于2021年9月7日提交至韩国知识产权局的韩国申请第10-2021-0119099号的优先权，其整体通过引用并入本文。
技术领域
各种实施方式大体涉及半导体电路，并且更具体地，涉及地址锁存器、地址控制电路和包括地址控制电路的半导体装置。
背景技术
作为半导体装置的示例的半导体存储装置可以包括地址控制电路，该地址控制电路被配置为处理从外部提供的地址信号。地址控制电路可以包括用于支持半导体存储装置的各种操作模式的读取操作和写入操作的各种电路结构。随着地址控制电路的结构变得复杂，在地址处理的过程中会出现布局裕量变小和延迟变大的问题。
发明内容
在一个实施例中，一种地址锁存器可以包括第一地址处理单元和第二地址处理单元。第一地址处理单元可以被配置为基于读取命令和写入命令来锁存外部地址信号，以通过输出节点输出第一锁存的信号。第二地址处理单元可以被配置为基于突发长度被设置为第一值的突发长度的读取命令来锁存外部地址信号，以及被配置为基于内部读取命令通过输出节点输出第二锁存的信号。
在一个实施例中，一种地址控制电路可以包括读取/写入组合地址锁存器、管道寄存器和解码器。读取/写入组合地址锁存器可以被配置为：根据读取命令或写入命令来锁存从半导体装置的外部输入的外部地址信号，以通过第一输出线输出第一锁存的信号，以及被配置为：根据内部读取命令，通过第一输出线输出根据突发长度被设置为第一值的读取命令来锁存的第二锁存的信号。管道寄存器可以被配置为：基于多个输入/输出控制信号，将在半导体装置的写入操作期间通过第一输出线输出的信号储存在其中，以及被配置为：通过与第一输出线耦接的第二输出线输出所储存的信号。解码器可以被配置为：对通过第二输出线输出的信号进行解码，以产生存储体组地址、存储体地址和列地址中的至少一个。
在一个实施例中，一种半导体装置可以包括存储区、数据输入/输出电路、地址控制电路和地址解码器。存储区可以包括多个存储单元，多个存储单元被划分为多个存储体。数据输入/输出电路可以耦接到存储区并且可以被配置为与存储区或外部设备交换数据。地址控制电路可以被配置为：根据读取命令或写入命令来锁存从外部设备输入的外部地址信号，以通过第一输出线输出第一锁存的信号，被配置为：根据突发长度设置为第一值的读取命令来锁存外部地址信号，以根据内部读取命令通过第一输出线输出第二锁存的信号，以及被配置为：对通过第一输出线输出的信号进行解码，以产生存储体组地址、存储体地址和列地址。地址解码器可以被配置为对存储体组地址、存储体地址和列地址进行解码，以基于解码的结果来访问存储区。
附图说明
图1是示出根据一个实施例的半导体装置的结构的图。
图2是示出图1的存储区的结构的图。
图3是示出根据一个实施例的地址控制电路的结构的图。
图4是示出根据一个实施例的对于各个操作模式的读取操作的时序图。
图5是示出根据一个实施例的地址控制电路的结构的图。
图6是示出图5的读取/写入组合地址锁存器的结构的图。
图7是示出根据一个实施例的对于各个操作模式的读取操作的时序图。
具体实施方式
根据实施例，可以提供一种地址锁存器、地址控制电路和包括地址控制电路的半导体装置，该地址控制电路能够减少在地址处理过程中的延迟并增加布局裕量。
在下文中，将参考附图来描述本公开的示例性实施例。
图1是示出根据一个实施例的半导体装置100的结构的图。
参考图1，半导体装置100可以包括存储区101、地址解码器102、数据输入/输出电路104和控制电路105。
存储区101可以包括多个存储单元，每个存储单元包括易失性存储器和非易失性存储器中的至少一个。易失性存储器可以包括静态随机存取存储器(静态RAM：SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可擦除可编程ROM(EEPROM)、电可编程ROM(EPROM)、闪速存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。在半导体装置100的读取操作期间，可以从存储区101中读出数据。在半导体装置100的写入操作期间，可以将从外部设备提供的数据储存到存储区101中。存储区101的存储单元可以被划分为多个单元存储区，例如多个存储体。例如，可以将多个存储体划分为用于半导体装置100的读取操作和写入操作的存储体组。
地址解码器102可以耦接到控制电路105和存储区101。地址解码器102可以对从控制电路105提供的地址信号进行解码并且可以根据解码的结果来访问存储区101。从控制电路105提供的地址信号可以包括行地址信号和列地址信号。行地址信号可以包括存储体组地址、存储体地址等。
数据输入/输出电路104可以耦接到存储区101。数据输入/输出电路104可以与外部设备或半导体装置100的内部电路交换数据。数据输入/输出电路104可以包括数据输入缓冲器、数据输出缓冲器、数据输入/输出焊盘等。
控制电路105可以耦接到存储区101、地址解码器102和数据输入/输出电路104。控制电路105可以执行与半导体装置100的读取操作、写入操作和地址处理有关的控制操作。控制电路105可以通过命令/地址引脚CA从外部设备接收命令和外部地址。控制电路105可以包括地址控制电路。地址控制电路可以控制用于半导体装置100的各个操作模式中的读取操作和写入操作的地址信号。地址控制电路可以针对半导体装置100的各个操作模式中的读取操作和写入操作以预定时序锁存地址信号。通过命令/地址引脚CA，命令和外部地址信号可以以预定时序顺序地输入。
图2是示出图1的存储区101的配置的图。
参考图2，存储区101可以包括多个单单元存储块，例如多个存储体BK。半导体装置100可以以组为单位划分多个存储体BK。半导体装置100可以将多个存储体BK划分为多个存储体组BG0至BG3。多个存储体组BG0至BG3中的每一个可以包括多个存储体BK，例如四个存储体BK。
半导体存储装置应支持各种操作模式。例如，半导体存储装置的操作模式可以包括8存储体模式、16存储体模式和存储体组模式。例如，在对应于第五代低功耗双倍数据速率(LPDDR5)的存储体组模式中，可以以非常短的时间间隔(即被称为“列到列短延迟”的时间间隔tCCD_S)对不同的存储体组连续执行读取/写入操作。在存储体组模式中，即使当以时间间隔tCCD_S对不同的存储体组A和B执行被设置为默认值(例如‘16’)的突发长度(BL)的读取操作时，也可以保证以时间间隔tCCD_S来操作不同存储体组A和B的时序裕量。在这里，在本公开中，默认值被示例性地设置为‘16’。但是，默认值可以改变。然而，在存储体组模式中，当以时间间隔tCCD_S对存储体组A和B执行具有被设置为默认值的整数倍(例如‘32’，其是默认值‘16’的两倍)的突发长度的读取操作时，时序裕量可能不足以以时间间隔tCCD_S来操作存储体组A和B。因此，可以首先对存储体组A执行BL16读取操作，该BL16(即，设置为‘16’的突发长度)对应于BL32(即，设置为‘32’的突发长度)的第一半部分。然后，在时间间隔tCCD_S之后，可以操作存储体组B。之后，可以在随后的时间间隔tCCD_S期间对存储体组A执行BL16读取操作，该BL16对应于BL32的第二半部分。根据实施例，半导体装置100可以被配置为：对于存储体组模式中的BL32读取操作，在针对存储体组B的读取操作的时间间隔期间，保持存储体组A的地址不变。
在下文中，BL16的读取命令和针对BL16的读取命令的读取操作分别被称为BL16读取命令和BL16读取操作。此外，BL32的读取命令和针对BL32的读取命令的读取操作分别被称为BL32读取命令和BL32读取操作。与响应于BL32读取命令而要执行的BL32读取操作的第一半部分相对应的BL16读取操作被称为第一BL32读取操作。与响应于BL32读取命令而要执行的BL32读取操作的第二半部分相对应的BL16读取操作被称为第二BL32读取操作。
图3是示出根据实施例的地址控制电路105-1的配置的图。
参考图3，地址控制电路105-1可以包括在参考图1描述的控制电路105中。
地址控制电路105-1可以包括第一地址锁存器211、第二地址锁存器212、第一管道寄存器221、第二管道寄存器222、第一解码器231、第二解码器232、多路复用器241、第一输入/输出控制电路250和第二输入/输出控制电路260。第一地址锁存器211、第二地址锁存器212、第一管道寄存器221、第二管道寄存器222、第一解码器231、第二解码器232、多路复用器241、第一输入/输出控制电路250和第二输入/输出控制电路260中的每一个可以通过接收时钟信号(未示出)来操作。
根据写入命令信号WTF，第一地址锁存器211可以锁存外部地址信号CA<0:5>以产生第一写入地址锁存信号BA_WR_PRE<0:3>和BYAC_WR_PRE<0:5>。在第一写入地址锁存信号BA_WR_PRE<0:3>和BYAC_WR_PRE<0:5>之中，第一写入存储体地址锁存信号BA_WR_PRE<0:3>可以被用作用于在半导体装置100的写入操作期间选择多个存储体BK(如图2所示)的存储体地址。在第一写入地址锁存信号BA_WR_PRE<0:3>和BYAC_WR_PRE<0:5>之中，第一写入列地址锁存信号BYAC_WR_PRE<0:5>可以被用作用于在半导体装置100的写入操作期间访问由第一写入存储体地址锁存信号BA_WR_PRE<0:3>选择的存储体的列的列地址。
根据读取命令信号RDTF，第二地址锁存器212可以锁存外部地址信号CA<0:5>以产生第一读取地址锁存信号BA_RD_PRE<0:3>和BYAC_RD_PRE<0:5>。在第一读取地址锁存信号BA_RD_PRE<0:3>和BYAC_RD_PRE<0:5>之中，第一读取存储体地址锁存信号BA_RD_PRE<0:3>可以被用作用于在半导体装置100的读取操作期间选择多个存储体BK(如图2所示)的存储体地址。在第一读取地址锁存信号BA_RD_PRE<0:3>和BYAC_RD_PRE<0:5>之中，第一读取列地址锁存信号BYAC_RD_PRE<0:5>可以被用作用于在半导体装置100的读取操作期间访问由第一读取存储体地址锁存信号BA_RD_PRE<0:3>选择的存储体的列的列地址。
第一管道寄存器221可以基于多个输入/输出控制信号255将第一写入地址锁存信号BA_WR_PRE<0:3>和BYAC_WR_PRE<0:5>储存在其中，并且可以将所储存的信号输出作为第二写入地址锁存信号BA_WR<0:3>和BYAC_WR<0:5>。第二写入地址锁存信号BA_WR<0:3>和BYAC_WR<0:5>可以被划分为第二写入存储体地址锁存信号BA_WR<0:3>和第二写入列地址锁存信号BYAC_WR<0:5>。
第二管道寄存器222可以基于多个输入/输出控制信号265将第一读取地址锁存信号BA_RD_PRE<0:3>和BYAC_RD_PRE<0:5>储存在其中，并且可以将所储存的信号输出作为第二读取地址锁存信号BA_RD<0:3>和BYAC_RD<0:5>。第二读取地址锁存信号BA_RD<0:3>和BYAC_RD<0:5>可以被划分为第二读取存储体地址锁存信号BA_RD<0:3>和第二读取列地址锁存信号BYAC_RD<0:5>。
第一解码器231可以对第二写入存储体地址锁存信号BA_WR<0:3>进行解码以产生第三地址锁存信号ADDLATP_BG0、ADDLATP_BG1、ADDLATP_BG2、ADDLATP_BG3和CBANKTB<0:3>。第三地址锁存信号ADDLATP_BG0、ADDLATP_BG1、ADDLATP_BG2、ADDLATP_BG3和CBANKTB<0:3>可以被划分为第三存储体组地址锁存信号ADDLATP_BG0、ADDLATP_BG1、ADDLATP_BG2和ADDLATP_BG3以及第三存储体地址锁存信号CBANKTB<0:3>。
第一解码器231可以对第二写入存储体地址锁存信号BA_WR<0:3>的部分比特位(例如，BA_WR<0:1>)进行解码，以产生第三存储体组地址锁存信号ADDLATP_BG0、ADDLATP_BG1、ADDLATP_BG2和ADDLATP_BG3，并且可以对第二写入存储体地址锁存信号BA_WR<0:3>的其余比特位(例如，BA_WR<2:3>)进行解码，以产生第三存储体地址锁存信号CBANKTB<0:3>。
第二解码器232可以对第二读取存储体地址锁存信号BA_RD<0:3>进行解码，以产生第三地址锁存信号ADDLATP_BG0、ADDLATP_BG1、ADDLATP_BG2、ADDLATP_BG3和CBANKTB<0:3>。
第二解码器232可以对第二读取存储体地址锁存信号BA_RD<0:3>的部分比特位(例如，BA_RD<0:1>)进行解码，以产生第三存储体组地址锁存信号ADDLATP_BG0、ADDLATP_BG1、ADDLATP_BG2和ADDLATP_BG3，并且可以对第二读取存储体地址锁存信号BA_RD<0:3>的其余比特位(例如，BA_RD<2:3>)进行解码，以产生第三存储体地址锁存信号CBANKTB<0:3>。
在半导体装置100的写入操作期间，多路复用器241可以对从第一解码器231输出的第三存储体组地址锁存信号ADDLATP_BG0、ADDLATP_BG1、ADDLATP_BG2和ADDLATP_BG3以及第三存储体地址锁存信号CBANKTB<0:3>进行选择和输出，并且可以将第二写入列地址锁存信号BYAC_WR<0:5>输出作为第三列地址锁存信号BYAC<0:5>。
在半导体装置100的读取操作期间，多路复用器241可以对从第二解码器232输出的第三存储体组地址锁存信号ADDLATP_BG0、ADDLATP_BG1、ADDLATP_BG2和ADDLATP_BG3以及第三存储体地址锁存信号CBANKTB<0:3>进行选择和输出，并且可以将第二读取列地址锁存信号BYAC_RD<0:5>输出作为第三列地址锁存信号BYAC<0:5>。
在半导体装置100的写入操作期间，第一输入/输出控制电路250可以产生多个输入/输出控制信号255以满足预定条件。第一输入/输出控制电路250可以根据写入命令信号WTF或/和参考该写入命令信号WTF产生的至少单个信号来产生多个输入/输出控制信号255。
第一输入/输出控制电路250可以包括多个计数器251至254。第一计数器(PIN计数器)251可以产生用于控制第一写入存储体地址锁存信号BA_WR_PRE<0:3>的输入定时的控制信号。第二计数器(POUT计数器)252可以产生用于控制第一写入存储体地址锁存信号BA_WR_PRE<0:3>的输出定时的控制信号。第三计数器(PIN计数器)253可以产生用于控制第一写入列地址锁存信号BYAC_WR_PRE<0:5>的输入定时的控制信号。第四计数器(POUT计数器)254可以产生用于控制第一写入列地址锁存信号BYAC_WR_PRE<0:5>的输出定时的控制信号。
在半导体装置100的读取操作期间，第二输入/输出控制电路260可以产生多个输入/输出控制信号265以满足预定条件。第二输入/输出控制电路260可以根据读取命令信号RDTF或/和参考该读取命令信号RDTF产生的至少单个信号来产生多个输入/输出控制信号265。
第二输入/输出控制电路260可以包括多个计数器261至264。第一计数器(PIN计数器)261可以产生用于控制第一读取存储体地址锁存信号BA_RD_PRE<0:3>的输入定时的控制信号。第二计数器(POUT计数器)262可以产生用于控制第一读取存储体地址锁存信号BA_RD_PRE<0:3>的输出定时的控制信号。第三计数器(PIN计数器)263可以产生用于控制第一读取列地址锁存信号BYAC_RD_PRE<0:5>的输入定时的控制信号。第四计数器(POUT计数器)264可以产生用于控制第一读取列地址锁存信号BYAC_RD_PRE<0:5>的输出定时的控制信号。
图4是示出根据一个实施例的各个操作模式的读取操作的时序图。
在下文中，通过参考图3和图4进行描述，将公开针对16存储体模式和存储体组模式(BG模式)的地址控制电路105-1的操作。
在16存储体模式中，可以参考时钟信号CLK通过命令/地址引脚顺序地输入命令CMD和外部地址信号CA<0:5>。例如，可以在第一定时t0输入命令CMD。然后，可以参考第一定时t0在第二时钟信号的单个周期时间间隔DSEL期间输入外部地址信号CA<0:5>。
当在第一定时t0输入BL32读取命令RD32和外部地址信号CA<0:5>时，地址控制电路105-1可以产生第三存储体地址锁存信号CBANKTB<0:3>和第三列地址锁存信号BYAC<0:5>。
根据第三存储体地址锁存信号CBANKTB<0:1>，可以选择第一存储体。
可以基于第三存储体地址锁存信号CBANKTB<0:1>和第三列地址锁存信号BYAC<0:5>对第一存储体执行第一BL32读取操作。
在第二定时t1，可以在半导体装置100内部产生针对响应于BL32读取命令RD32而要对第一存储体执行的第二BL32读取操作的内部读取命令IRD32。
根据内部读取命令IRD32，第三存储体地址锁存信号CBANKTB<0:3>的值可以保持不变，并且第三列地址锁存信号BYAC<0:5>的值可以改变。根据第三存储体地址锁存信号CBANKTB<0:3>和改变后的第三列地址锁存信号BYAC<0:5>，可以对第一存储体执行第二BL32读取操作。
当在第三定时t2输入另一BL32读取命令RD32和外部地址信号CA<0:5>时，地址控制电路105-1可以产生第三存储体地址锁存信号CBANKTB<0:3>和第三列地址锁存信号BYAC<0:5>。
根据第三存储体地址锁存信号CBANKTB<0:1>，可以选择第二存储体。
可以基于第三存储体地址锁存信号CBANKTB<0:1>和第三列地址锁存信号BYAC<0:5>来对第二存储体执行第一BL32读取操作。
在第四定时t3，可以在半导体装置100内部产生针对响应于BL32读取命令RD32而要对第二存储体执行的第二BL32读取操作的内部读取命令IRD32。
根据内部读取命令IRD32，第三存储体地址锁存信号CBANKTB<0:3>的值可以保持不变，并且第三列地址锁存信号BYAC<0:5>的值可以改变。根据第三存储体地址锁存信号CBANKTB<0:3>和改变后的第三列地址锁存信号BYAC<0:5>，可以对第二存储体执行第二BL32读取操作。
在存储体组模式中，可以在第一定时t0输入命令CMD。然后，可以参考第一定时t0在第二时钟信号的单个周期时间间隔DSEL期间输入外部地址信号CA<0:5>。
当在第一定时t0输入BL32读取命令RD32和外部地址信号CA<0:5>时，地址控制电路105-1可以产生第三存储体组地址锁存信号ADDLATP_BG0、ADDLATP_BG1、ADDLATP_BG2和ADDLATP_BG3、第三存储体地址锁存信号CBANKTB<0:1>以及第三列地址锁存信号BYAC<0:5>。
根据第三存储体组地址锁存信号ADDLATP_BG0、ADDLATP_BG1、ADDLATP_BG2和ADDLATP_BG3以及第三存储体地址锁存信号CBANKTB<0:1>，可以选择第一存储体组BG0内的存储体。
根据第三存储体地址锁存信号CBANKTB<0:1>和第三列地址锁存信号BYAC<0:5>，可以对第一存储体组BG0的存储体执行第一BL32读取操作。
当在第二定时t1输入另一BL32读取命令RD32和外部地址信号CA<0:5>时，地址控制电路105-1可以产生第三存储体组地址锁存信号ADDLATP_BG0、ADDLATP_BG1、ADDLATP_BG2和ADDLATP_BG3以及第三存储体地址锁存信号CBANKTB<0:1>。
根据第三存储体组地址锁存信号ADDLATP_BG0、ADDLATP_BG1、ADDLATP_BG2和ADDLATP_BG3以及第三存储体地址锁存信号CBANKTB<0:1>，可以选择第二存储体组BG1内的存储体。
根据对应于在第二定时t1输入的BL32读取命令RD32并且用于第二存储体组BG1的第一读取地址锁存信号BA_RD_PRE<0:3>和BYAC_RD_PRE<0:5>，第三存储体地址锁存信号CBANKTB<0:1>和第三列地址锁存信号BYAC<0:5>的值可以改变。根据改变后的第三存储体地址锁存信号CBANKTB<0:1>和改变后的第三列地址锁存信号BYAC<0:5>，可以对第二存储体组BG1的存储体执行第一BL32读取操作。
当在第二定时t1没有输出针对另一存储体组的BL32读取命令RD32的情况下，如上所述，时序裕量可能不足以参考BL32以时间间隔tCCD_S来操作第一存储体组和第二存储体组。因此，在第二定时t1与第三定时t2之间的对应时间间隔期间可能不需要执行读取操作，这可以被称为非操作时间间隔或“冒泡(Bubble)”。在第二定时t1与第三定时t2之间的时间间隔期间，对应于在第一定时t0输入的BL32读取命令RD32并用于第一存储体组BG0的第一读取地址锁存信号BA_RD_PRE<0:3>和BYAC_RD_PRE<0:5>可以被储存在第二管道寄存器222(如图3所示)中，并且可以保持不变，以便对第一存储体组BG0的存储体执行第二BL32读取操作。这将在后面描述。
在第三定时t2，可以在半导体装置100内部产生针对响应于BL32读取命令RD32而要对第一存储体组BG0的存储体执行的第二BL32读取操作的内部读取命令IRD32。
与用于第一存储体组BG0的BL32读取命令RD32相对应的第一读取地址锁存信号BA_RD_PRE<0:3>和BYAC_RD_PRE<0:5>可以被储存在第二管道寄存器222中并且可以保持不变。因此，在第二定时t1针对第二存储体组BG1改变的第三存储体地址锁存信号CBANKTB<0:1>和第三列地址锁存信号BYAC<0:5>的值可能会在第三定时t2基于内部读取命令IRD32针对第一存储体组BG0而再次改变。根据针对第一存储体组BG0再次改变的第三存储体地址锁存信号CBANKTB<0:1>和第三列地址锁存信号BYAC<0:5>，可以对第一存储体组BG0的存储体执行第二BL32读取操作。
在第四定时t3，可以在半导体装置100内部产生针对响应于BL32读取命令RD32而要对第二存储体组BG1的存储体执行的第二BL32读取操作的内部读取命令IRD32。
与用于第二存储体组BG1的BL32读取命令RD32相对应的第一读取地址锁存信号BA_RD_PRE<0:3>和BYAC_RD_PRE<0:5>可以被储存在第二管道寄存器222中并且可以保持不变。因此，在第三定时t2针对第一存储体组BG0改变的第三存储体地址锁存信号CBANKTB<0:1>和第三列地址锁存信号BYAC<0:5>的值可能会在第四定时t3基于内部读取命令IRD32针对第二存储体组BG1而再次改变。根据针对第二存储体组BG1再次改变的第三存储体地址锁存信号CBANKTB<0:1>和第三列地址锁存信号BYAC<0:5>，可以对第二存储体组BG1的存储体执行第二BL32读取操作。
在与16存储体模式不同的存储体组模式中的BL32读取操作期间，可能不会连续地执行第一BL32读取操作和第二BL32读取操作。也就是说，可以首先对一个存储体组执行第一BL32读取操作，然后，在对另一存储体组执行读取操作的时间间隔或者“冒泡”之后，可以对上述一个存储体组执行第二BL32读取操作。因此，为了储存第一BL32读取操作中所使用的第一读取地址锁存信号BA_RD_PRE<0:3>和BYAC_RD_PRE<0:5>并且为了在第二BL32读取操作中使用所储存的第一读取地址锁存信号BA_RD_PRE<0:3>和BYAC_RD_PRE<0:5>，可以提供如图3所示的地址控制电路105-1以独立地锁存用于读取操作和写入操作各自的地址。
图5是示出根据一个实施例的地址控制电路105-2的配置的图。
参考图5，地址控制电路105-2可以包括在参考图1描述的控制电路105中。
地址控制电路105-2可以包括读取/写入组合地址锁存器300、管道寄存器400、解码器500和输入/输出控制电路600。读取/写入组合地址锁存器300、管道寄存器400、解码器500和输入/输出控制电路600中的每一个可以通过接收时钟信号(未示出)来操作。
读取/写入组合地址锁存器300可以基于半导体装置100的读取命令或写入命令来通过第一信号路径锁存外部地址信号CA<0:5>，以通过输出节点输出锁存的信号。在BL32读取操作期间，读取/写入组合地址锁存器300可以基于内部读取命令通过第二信号路径锁存外部地址信号CA<0:5>，以通过第一输出线701输出锁存的信号。第一输出线701可以耦接到管道寄存器400。耦接到第一输出线701的第二输出线702可以耦接到解码器500。
根据读取命令信号RDTF、写入命令信号WTF、内部读取命令信号IRDTF、第一读取定时信号RD32CK和第二读取定时信号RD2nd，读取/写入组合地址锁存器300可以锁存外部地址信号CA<0:5>，以产生第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>。读取/写入组合地址锁存器300可以将第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>提供到管道寄存器400和解码器500。
第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>可以被划分为第一组合存储体地址锁存信号BA_MRG<0:3>和第一组合列地址锁存信号BYAC_MRG<0:5>。第一组合存储体地址锁存信号BA_MRG<0:3>可以被用作用于选择多个存储体BK(图2所示)的存储体地址。第一组合列地址锁存信号BYAC_MRG<0:5>可以被用作用于访问由第一组合存储体地址锁存信号BA_MRG<0:3>选择的存储体的列的列地址。
当读取命令信号RDTF和写入命令信号WTF中的任何一个被使能时，读取/写入组合地址锁存器300可以锁存外部地址信号CA<0:5>并且可以输出锁存的信号作为第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>。读取/写入组合地址锁存器300可以根据第一读取定时信号RD32CK锁存外部地址信号CA<0:5>以产生第一锁存信号。读取/写入组合地址锁存器300可以根据第二读取定时信号RD2nd锁存第一锁存信号以产生第二锁存信号。读取/写入组合地址锁存器300可以根据内部读取命令信号IRDTF来输出第二锁存信号作为第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>。
管道寄存器400可以基于多个输入/输出控制信号650通过第一输出线701将与半导体装置100的写入操作相对应的第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>储存在其中，并且可以通过第二输出线702输出所储存的信号作为第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>。
解码器500可以通过第二输出线702接收第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>，并且对第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>进行解码以产生第二组合地址锁存信号ADD_BG0、ADD_BG1、ADD_BG2、ADD_BG3、BADD<0:3>和CADD<0:5>。第二组合地址锁存信号ADD_BG0、ADD_BG1、ADD_BG2、ADD_BG3、BADD<0:3>和CADD<0:5>可以被划分为第二组合存储体组地址锁存信号ADD_BG0、ADD_BG1、ADD_BG2和ADD_BG3、第二组合存储体地址锁存信号BADD<0:3>以及第二组合列地址锁存信号CADD<0:5>。
解码器500可以对第一组合存储体地址锁存信号BA_MRG<0:3>的部分比特位(例如，BA_MRG<0:1>)进行解码，以产生第二组合存储体组地址锁存信号ADD_BG0、ADD_BG1、ADD_BG2和ADD_BG3，并且可以对第一组合存储体地址锁存信号BA_MRG<0:3>的其余比特位(例如，BA_MRG<2:3>)进行解码，以产生第二组合存储体地址锁存信号BADD<0:3>。解码器500可以输出第一组合列地址锁存信号BYAC_MRG<0:5>作为第二组合列地址锁存信号CADD<0:5>。
在半导体装置100的写入操作期间，输入/输出控制电路600可以产生多个输入/输出控制信号650以满足预定条件。输入/输出控制电路600可以根据参考写入命令信号WTF而产生的至少单个信号来产生多个输入/输出控制信号650。
在半导体装置100的读取操作期间，输入/输出控制电路600可以控制多个输入/输出控制信号650的值使得从读取/写入组合地址锁存器300输出的第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>不被输入到管道寄存器400。因此，管道寄存器400可以在半导体装置100的写入操作期间操作，而在半导体装置100的读取操作期间可以不操作。
输入/输出控制电路600可以包括多个计数器610至640。第一计数器(PIN计数器)610可以产生用于控制第一组合存储体地址锁存信号BA_MRG<0:3>的输入定时的控制信号。第二计数器(POUT计数器)620可以产生用于控制第一组合存储体地址锁存信号BA_MRG<0:3>的输出定时的控制信号。第三计数器(PIN计数器)630可以产生用于控制第一组合列地址锁存信号BYAC_MRG<0:5>的输入定时的控制信号。第四计数器(POUT计数器)640可以产生用于控制第一组合列地址锁存信号BYAC_MRG<0:5>的输出定时的控制信号。
图6是示出图5的读取/写入组合地址锁存器300的配置的图。
参考图6，读取/写入组合地址锁存器300可以包括第一地址处理单元310和第二地址处理单元320。第一地址处理单元310可以作为第一信号路径来操作，且第二地址处理单元320可以作为第二信号路径来操作。
根据读取/写入命令信号WT_RD和反相读取/写入命令信号WTB_RDB，第一地址处理单元310可以锁存外部地址信号CA<0:5>并且可以通过输出节点313来输出锁存的信号作为第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>。
第一地址处理单元310可以包括多个锁存器311和多个逻辑门312。多个锁存器311可以基于反相读取/写入命令信号WTB_RDB来锁存外部地址信号CA<0:5>。多个逻辑门312可以基于读取/写入命令信号WT_RD和反相读取/写入命令信号WTB_RDB通过输出节点313来输出由多个锁存器311锁存的信号作为第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>。
第二地址处理单元320可以根据由第一地址处理单元310锁存的外部地址信号CA<0:5>、第一读取定时信号RD32CK和第二读取定时信号RD2nd执行控制，以基于内部读取命令信号IRDTF通过输出节点313产生第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>。
第二地址处理单元320可以根据第一读取定时信号RD32CK锁存由第一地址处理单元310锁存的外部地址信号CA<0:5>，以产生第一锁存信号LATB1。第二地址处理单元320可以根据第二读取定时信号RD2nd锁存第一锁存信号LATB1，以产生第二锁存信号LATB2。第二地址处理单元320可以根据内部读取命令信号IRDTF和反相内部读取命令信号IRDTFB通过输出节点313来输出第二锁存信号LATB2作为第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>。
第二地址处理单元320可以包括多个第一锁存器321、多个第二锁存器322和多个逻辑门323。多个第一锁存器321可以根据第一读取定时信号RD32CK锁存由第一地址处理单元310锁存的外部地址信号CA<0:5>，以产生第一锁存信号LATB1。多个第二锁存器322可以基于第二读取定时信号RD2nd锁存第一锁存信号LATB1，以产生第二锁存信号LATB2。多个逻辑门323可以基于内部读取命令信号IRDTF和反相内部读取命令信号IRDTFB通过输出节点313来输出第二锁存信号LATB2作为第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>。
反相内部读取命令信号IRDTFB、反相读取/写入命令信号WTB_RDB和读取/写入命令信号WT_RD可以从如图1所示的控制电路105产生，或者可以从与地址处理以外的读取/写入操作相关的电路块产生。此外，反相内部读取命令信号IRDTFB、反相读取/写入命令信号WTB_RDB和读取/写入命令信号WT_RD可以从地址控制电路105-2产生。
读取/写入组合地址锁存器300还可以包括控制逻辑330，该控制逻辑330被配置为产生反相内部读取命令信号IRDTFB、反相读取/写入命令信号WTB_RDB和读取/写入命令信号WT_RD。控制逻辑330可以包括多个逻辑门331至333。第一逻辑门331可以对写入命令信号WTF和读取命令信号RDTF执行或非运算，以产生反相读取/写入命令信号WTB_RDB。第二逻辑门332可以对写入命令信号WTF和读取命令信号RDTF执行或运算，以产生读取/写入命令信号WT_RD。第三逻辑门333可以接收内部读取命令信号IRDTF以产生反相内部读取命令信号IRDTFB。
图7是示出根据一个实施例的各个操作模式的读取操作的时序图。
在下文中，通过参考图5至图7描述，将公开地址控制电路105-2的操作。
在半导体装置100以存储体组模式操作并且BL32读取命令和BL16读取命令被连续输入的实例1“Case 1”中，可以在BL32读取命令RD32和外部地址信号CA<0:5>被输入之后预定时间后产生读取命令信号RDTF。
可以由读取命令信号RDTF产生反相读取/写入命令信号WTB_RDB，并且可以基于反相读取/写入命令信号WTB_RDB锁存外部地址信号CA<0:5>。
基于读取/写入命令信号WT_RD和反相读取/写入命令信号WTB_RDB，可以将锁存的外部地址信号CA<0:5>输出作为第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>。
可以由解码器500对第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>进行解码，以产生第二组合存储体地址锁存信号BADD<0:3>和第二组合列地址锁存信号CADD<0:5>。
根据第二组合存储体地址锁存信号BADD<0:3>和第二组合列地址锁存信号CADD<0:5>，可以对存储体组X(“BG X”)的存储体执行第一BL32读取操作。
然后，可以在BL16读取命令RD16和外部地址信号CA<0:5>被输入之后预定时间后产生读取命令信号RDTF。
可以由读取命令信号RDTF产生反相读取/写入命令信号WTB_RDB，并且可以基于反相读取/写入命令信号WTB_RDB锁存外部地址信号CA<0:5>，以将锁存的外部地址信号CA<0:5>输出作为第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>。
可以由解码器500对第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>进行解码，以产生第二组合存储体地址锁存信号BADD<0:3>和第二组合列地址锁存信号CADD<0:5>。
根据第二组合存储体地址锁存信号BADD<0:3>和第二组合列地址锁存信号CADD<0:5>，可以对存储体组Y(“BG Y”)的存储体执行BL16读取操作。
在对应于存储体组X(“BG X”)的BL32读取命令RD32被输入之后，可以分别产生预定次数的第一读取定时信号RD32CK和第二读取定时信号RD2nd。
第一读取定时信号RD32CK可以在BL32读取命令RD32被输入之后时间2tCK后产生。tCK对应于时钟信号CLK的1个周期的时间。第二读取定时信号RD2nd可以通过对第一读取定时信号RD32CK和内部读取命令信号IRDTF进行或非运算而产生。
可以基于第一读取定时信号RD32CK来产生第一锁存信号LATB1。可以根据第二读取定时信号RD2nd来产生第二锁存信号LATB2。
当正在对存储体组Y(“BG Y”)执行BL16读取操作时，与用于存储体组X(“BG X”)的BL32读取命令RD32相对应的第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>(即第二锁存信号LATB2)可以被储存在第二地址处理单元320中，并且可以保持不变，以便对存储体组X(“BG X”)的存储体执行第二BL32读取操作。
在对存储体组Y(“BG Y”)的存储体的BL16读取操作之后，可以在半导体装置100内部产生针对响应于BL32读取命令RD32而要对存储体组X(“BG X”)的存储体执行的第二BL32读取操作的内部读取命令IRD32。可以基于内部读取命令IRD32来产生内部读取命令信号IRDTF。
可以基于内部读取命令信号IRDTF和反相内部读取命令信号IRDTFB输出第二锁存信号LATB2作为第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>。
可以由解码器500对第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>进行解码，以产生第二组合存储体地址锁存信号BADD<0:3>和第二组合列地址锁存信号CADD<0:5>。
根据第二组合存储体地址锁存信号BADD<0:3>和第二组合列地址锁存信号CADD<0:5>，可以对存储体组X(“BG X”)的存储体执行第二BL32读取操作。
在半导体装置100以存储体组模式操作并且BL32读取命令被连续输入的实例2“Case 2”中，可以响应于BL32读取命令RD32对存储体组Z(“BG Z”)执行第一BL32读取操作。
然后，响应于另一BL32读取命令RD32，可以对存储体组A(“BG A”)执行第一BL32读取操作。
当响应于针对存储体组A(“BG A”)的BL32读取命令RD32而正在对存储体组A(“BGA”)执行第一BL32读取操作时，与针对存储体组Z(“BG Z”)的BL32读取命令RD32相对应的第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>(即第二锁存信号LATB2)可以被储存在第二地址处理单元320中，并且可以保持不变，以便对存储体组Z(“BG Z”)的存储体执行第二BL32读取操作。
在针对BL32读取命令RD32对存储体组A(“BG A”)执行的第一BL32读取操作之后，可以在半导体装置100内部产生针对响应于BL32读取命令RD32而要对存储体组Z(“BG Z”)的存储体执行的第二BL32读取操作的内部读取命令IRD32。
根据针对存储体组Z(“BG Z”)的内部读取命令IRD32，可以对存储体组Z(“BG Z”)执行第二BL32读取操作。
在响应于针对存储体组Z(“BG Z”)的内部读取命令IRD32而正在对存储体组Z(“BGZ”)执行第二BL32读取操作的情况下，与针对存储体组A(“BG A”)的BL32读取命令RD32相对应的第一组合地址锁存信号BA_MRG<0:3>和BYAC_MRG<0:5>(即第二锁存信号LATB2)可以被储存在第二地址处理单元320中，并且可以保持不变，以便对存储体组A(“BG A”)的存储体执行第二BL32读取操作。
在针对内部读取命令IRD32对存储体组Z(“BG Z”)执行的第二BL32读取操作之后，可以在半导体装置100内部产生针对响应于BL32读取命令RD32而要对存储体组A(“BG A”)的存储体执行的第二BL32读取操作的内部读取命令IRD32。
根据针对存储体组A(“BG A”)的内部读取命令IRD32，可以对存储体组A(“BG A”)执行第二BL32读取操作。
根据一个实施例，地址控制电路105-2可以在对存储体组2执行第一BL32读取操作的时间间隔或被称为“冒泡”的时间间隔期间，将执行了第一BL32读取操作的存储体组1的地址储存到读取/写入组合地址锁存器300中，并且可以在对存储体组1执行第二BL32读取操作之前输出所储存的地址。因此，当与图3的实施例相比时，地址控制电路105-2可以由简化的电路结构来配置，如图5所示，即由单个读取/写入组合地址锁存器300、单个管道寄存器400和单个解码器500配置。
尽管上面已经描述了某些实施例，但是本领域技术人员将理解，所描述的实施例仅作为示例。因此，地址锁存器、地址控制电路和包括地址控制电路的半导体装置不应基于所描述的实施例来限制。相反，本文中描述的地址锁存器、地址控制电路和包括地址控制电路的半导体装置应当仅根据结合以上描述和附图的所附权利要求来限制。

Claims (17)

1.一种地址锁存器，包括：
第一地址处理单元，基于读取命令和写入命令来锁存外部地址信号，以通过输出节点输出第一锁存的信号；以及
第二地址处理单元，基于具有被设置为第一值的突发长度的读取命令来锁存所述外部地址信号，以及基于内部读取命令通过所述输出节点来输出第二锁存的信号。
2.根据权利要求1所述的地址锁存器，其中，所述第一值是所述突发长度的默认值的整数倍。
3.根据权利要求1所述的地址锁存器，其中，所述第一地址处理单元包括：
多个锁存器，基于根据所述读取命令和所述写入命令产生的读取/写入命令信号来锁存所述外部地址信号；以及
多个逻辑门，基于所述读取/写入命令信号通过所述输出节点来输出由所述多个锁存器锁存的信号。
4.根据权利要求1所述的地址锁存器，其中，所述第二地址处理单元包括：
多个第一锁存器，基于第一读取定时信号来锁存所述外部地址信号，以产生第一锁存信号；
多个第二锁存器，基于第二读取定时信号来锁存所述第一锁存信号，以产生第二锁存信号；以及
多个逻辑门，基于所述内部读取命令通过所述输出节点来输出所述第二锁存信号作为所述第二锁存的信号。
5.根据权利要求4所述的地址锁存器，其中，所述第一读取定时信号参考时钟信号在产生具有被设置为所述第一值的突发长度的所述读取命令之后预定时间后产生，以及
其中，所述第二读取定时信号在产生所述第一读取定时信号和所述内部读取命令的逻辑组合的结果的定时处产生。
6.一种地址控制电路，包括：
读取/写入组合地址锁存器，基于读取命令或写入命令来锁存外部地址信号以通过第一输出线来输出第一锁存的信号，以及基于具有被设置为第一值的突发长度的读取命令来锁存所述外部地址信号以根据内部读取命令通过所述第一输出线来输出第二锁存的信号；
管道寄存器，基于多个输入/输出控制信号将在半导体装置的写入操作期间通过所述第一输出线输出的信号储存在所述管道寄存器中，以及通过与所述第一输出线耦接的第二输出线输出所储存的信号；以及
解码器，对通过所述第二输出线输出的信号进行解码，以产生存储体组地址、存储体地址和列地址中的至少一个。
7.根据权利要求6所述的地址控制电路，还包括输入/输出控制电路，所述输入/输出控制电路在所述半导体装置的所述写入操作期间产生所述多个输入/输出控制信号以满足预定条件，以及在所述半导体装置的读取操作期间，控制所述多个输入/输出控制信号的值，使得从所述读取/写入组合地址锁存器输出的信号不从管道寄存器通过所述第二输出线输出。
8.根据权利要求6所述的地址控制电路，其中，所述读取/写入组合地址锁存器包括：
第一地址处理单元，根据所述读取命令和所述写入命令来锁存所述外部地址信号，以通过所述第一输出线输出所述第一锁存的信号；以及
第二地址处理单元，根据具有被设置为所述第一值的突发长度的所述读取命令来锁存所述外部地址信号，以及根据所述内部读取命令通过所述第一输出线输出所述第二锁存的信号。
9.根据权利要求6所述的地址控制电路，其中，所述第一值是所述突发长度的默认值的整数倍。
10.一种半导体装置，包括：
存储区，其包括多个存储单元，所述多个存储单元被划分为多个存储体；
数据输入/输出电路，其耦接到所述存储区并且与所述存储区或外部设备交换数据；
地址控制电路，根据读取命令或写入命令来锁存从所述外部设备输入的外部地址信号以通过第一输出线输出第一锁存的信号，根据具有被设置为第一值的突发长度的读取命令来锁存所述外部地址信号以根据内部读取命令通过所述第一输出线输出第二锁存的信号，以及对通过所述第一输出线输出的信号进行解码以产生存储体组地址、存储体地址和列地址；以及
地址解码器，对所述存储体组地址、所述存储体地址和所述列地址进行解码，以基于所述解码的结果来访问所述存储区。
11.根据权利要求10所述的半导体装置，
其中，所述半导体装置包括作为所述半导体装置的操作模式的存储体组模式，在所述存储体组模式中，所述半导体装置将所述多个存储体划分为多个存储体组并控制所述多个存储体组，以及
其中，当具有被设置为所述第一值的突发长度的所述读取命令被提供到操作模式被设置为所述存储体组模式的所述半导体装置时，所述半导体装置首先对所述多个存储体组之中的第一存储体组执行具有与所述第一值的第一半部分相对应的突发长度的读取操作，然后在对第二存储体组进行读取操作的时间间隔或非操作时间间隔之后，对所述第一存储体组执行具有与所述第一值的第二半部分相对应的突发长度的读取操作。
12.根据权利要求10所述的半导体装置，其中，所述第一值是所述突发长度的默认值的整数倍。
13.根据权利要求10所述的半导体装置，其中，所述地址控制电路包括：
第一地址处理单元，根据所述读取命令和所述写入命令来锁存所述外部地址信号，以通过所述第一输出线输出所述第一锁存的信号；以及
第二地址处理单元，根据具有被设置为所述第一值的突发长度的所述读取命令来锁存所述外部地址信号，以及根据所述内部读取命令，通过所述第一输出线输出所述第二锁存的信号。
14.根据权利要求13所述的半导体装置，其中，所述第一地址处理单元包括：
多个锁存器，基于根据所述读取命令和所述写入命令产生的读取/写入命令信号来锁存所述外部地址信号；以及
多个逻辑门，基于所述读取/写入命令信号将由所述多个锁存器锁存的信号输出到输出节点。
15.根据权利要求13所述的半导体装置，其中，所述第二地址处理单元包括：
多个第一锁存器，基于第一读取定时信号来锁存所述外部地址信号以产生第一锁存信号；
多个第二锁存器，基于第二读取定时信号来锁存所述第一锁存信号以产生第二锁存信号；以及
多个逻辑门，基于所述内部读取命令通过所述第一输出线来输出所述第二锁存信号。
16.根据权利要求10所述的半导体装置，其中，所述地址控制电路还包括：
管道寄存器，基于多个输入/输出控制信号将在所述半导体装置的写入操作期间通过所述第一输出线输出的信号储存在所述管道寄存器中，以及通过与所述第一输出线耦接的第二输出线输出所储存的信号；以及
解码器，对通过所述第二输出线输出的信号进行解码，以产生存储体组地址、存储体地址和列地址。
17.根据权利要求16所述的半导体装置，还包括输入/输出控制电路，所述输入/输出控制电路在所述半导体装置的所述写入操作期间产生所述多个输入/输出控制信号以满足预定条件，以及在所述半导体装置的读取操作期间，控制所述多个输入/输出控制信号的值，使得通过所述第一输出线输出的信号不从所述管道寄存器通过所述第二输出线输出。
CN202210469906.2A 2021-09-07 2022-04-28 地址锁存器、地址控制电路和半导体装置 Withdrawn CN115775575A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0119099 2021-09-07
KR1020210119099A KR20230036356A (ko) 2021-09-07 2021-09-07 어드레스 래치, 어드레스 제어회로 및 이를 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
CN115775575A true CN115775575A (zh) 2023-03-10

Family

ID=85385418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210469906.2A Withdrawn CN115775575A (zh) 2021-09-07 2022-04-28 地址锁存器、地址控制电路和半导体装置

Country Status (3)

Country Link
US (1) US12009058B2 (zh)
KR (1) KR20230036356A (zh)
CN (1) CN115775575A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275437B1 (en) 2000-06-30 2001-08-14 Samsung Electronics Co., Ltd. Refresh-type memory with zero write recovery time and no maximum cycle time
KR101153795B1 (ko) * 2009-12-24 2012-06-13 에스케이하이닉스 주식회사 반도체 회로 장치
KR20130119170A (ko) * 2012-04-23 2013-10-31 에스케이하이닉스 주식회사 파이프 레지스터 회로 및 이를 포함하는 반도체 메모리 장치
US11133054B2 (en) 2018-03-12 2021-09-28 SK Hynix Inc. Semiconductor devices performing for column operation
KR20200058085A (ko) * 2018-11-19 2020-05-27 에스케이하이닉스 주식회사 반도체장치

Also Published As

Publication number Publication date
KR20230036356A (ko) 2023-03-14
US20230071572A1 (en) 2023-03-09
US12009058B2 (en) 2024-06-11

Similar Documents

Publication Publication Date Title
JP7240452B2 (ja) 不揮発性メモリの複数区画の同時アクセスのための装置及び方法
KR100719377B1 (ko) 데이터 패턴을 읽는 반도체 메모리 장치
KR101089409B1 (ko) 메모리 어레이 에러 정정 장치, 시스템 및 방법
US8060705B2 (en) Method and apparatus for using a variable page length in a memory
KR102466965B1 (ko) 반도체장치
KR20210013647A (ko) 구성 가능한 메모리 어레이 뱅크 아키텍처를 위한 장치 및 방법
US11133054B2 (en) Semiconductor devices performing for column operation
JP4439033B2 (ja) 半導体記憶装置
JP2008108417A (ja) 低電力ｄｒａｍ及びその駆動方法
US7573757B2 (en) Semiconductor memory device
US10629248B2 (en) Semiconductor devices configured to store bank addresses and generate bank group addresses
US11495286B2 (en) Semiconductor devices
US8654603B2 (en) Test operation for a low-power double-data-rate (LPDDR) nonvolatile memory device
JP2011048876A (ja) 半導体記憶装置及びその制御方法
JP2005116167A (ja) アドレス信号によって動作モードを設定するメモリシステム及び方法
US8520460B2 (en) Semiconductor memory device and access method
JP4402439B2 (ja) 改善されたデータ書き込み制御回路を有する４ビットプリフェッチ方式ｆｃｒａｍ及びこれに対するデータマスキング方法
KR20050034402A (ko) 동작 모드의 재설정없이 버스트 길이를 제어할 수 있는반도체 메모리 장치 및 그것을 포함하는 메모리 시스템
US10553261B2 (en) Semiconductor memory apparatus with memory banks and semiconductor system including the same
US5841731A (en) Semiconductor device having externally settable operation mode
US6628565B2 (en) Predecode column architecture and method
US12009058B2 (en) Address latch, address control circuit and semiconductor apparatus including the address control circuit
JP3574041B2 (ja) 半導体記憶装置
TW201730769A (zh) 記憶體元件
JP2009193648A (ja) 同期型不揮発性メモリおよびメモリシステム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20230310

WW01 Invention patent application withdrawn after publication