JP4852692B2

JP4852692B2 - 複数アドレス、データ及びコマンドバスを有するメモリデバイス及び方法

Info

Publication number: JP4852692B2
Application number: JP2008523934A
Authority: JP
Inventors: エス．カラム，ジェイムス; ピー．ライト，ジェフリー
Original assignee: ラウンドロックリサーチ、エルエルシー
Priority date: 2005-07-26
Filing date: 2006-07-13
Publication date: 2012-01-11
Anticipated expiration: 2026-07-13
Also published as: EP1913597A2; US20080043565A1; US20070025173A1; CN101401166B; CN101401166A; JP2009503682A; WO2007015773A3; US7548483B2; KR20080030112A; TW200737227A; WO2007015773A2; EP1913597A4; KR100973629B1; US7283418B2

Description

本発明は、メモリデバイスに関し、特に、向上した性能を提供するため多数の内部バスを有するメモリデバイス及び方法に関する。

メモリのバンド幅、すなわちデータが書き込まれ、或いは読み出されうる速度を最大化することは、メモリデバイスの性能において重要な要因である。メモリのバンド幅は、受け取られるメモリコマンドによって必要とされるときにそのデータが利用できるよう、データをプリフェッチすることによってある程度増加される。メモリバンド幅に対する要求が増加するにつれて、それぞれの読み出しのためにプリフェッチされる、或いはそれぞれの書き込みのためにメモリデバイスへと適用されるデータ量も同様に増加し続ける。しかしながら、単にプリフェッチされるデータ量を増加させ続けることは、多量のデータが、メモリにおける単一の位置からプリフェッチされる結果をもたらす。極端な場合には、メモリの全ページからのデータがプリフェッチされる。あいにく、単一の位置からのこのような多量のデータはたいていは望ましくないことである。同時に異なるバンクからより少量のデータがプリフェッチされうることが望ましい。しかし、ダイナミックランダムアクセスメモリ（“ＤＲＡＭ”）デバイスのようなメモリデバイスの内部構造は、データがプリフェッチされる位置において更なる柔軟性を提供するように動作することを妨げる。

図１には、典型的なＤＲＡＭデバイス１０の一部が示されている。ＤＲＡＭデバイス１０は、外部アドレスバス１８を介してバンク、行及び列アドレスを受け取るアドレスバッファ１４を含んでいる。双方向データバッファ２０は、外部データバス２４を介して書き込みデータを受け取り、データバス２４へと読み出しデータを出力する。最終的に、コマンドデコーダ３０は外部コマンドバス３４を介して、読み出しコマンド及び書き込みコマンドのようなメモリコマンドを受け取ってデコードする。ＤＲＡＭデバイス１０は、当業者にとって理解されるであろう他の回路をも含んでいるが、簡潔性のため、図１では、そのような回路は省略されている。

ＤＲＡＭデバイス１０は、追加のバンク（示されていない）が含まれてもよいが、第一及び第二のメモリアレイバンク４０を含んでいる。それぞれのバンク４０、４４は行及び列で配列された多数のメモリセルを含んでいる。内部コマンドバス５０を介してコマンドデコーダ３０から受け取られる読み出し或いは書き込みコマンド信号に応じて、データは内部グローバルデータバス５２を介してバンク４０，４４のうちの一つへ、或いは一つから結合（接続：ｃｏｕｐｌｅ）される。データが書き込まれる、或いはデータが読み出される特定の行は、内部グローバルアドレスバス５４を介して、アドレスバッファ１４から受け取られる行アドレスによって指定される。本技術分野でよく知られているように、いったんメモリセルの一行が開かれると、開かれた行のメモリセルは容易にアクセスされうる。結果として、開かれた行におけるデータは容易にプリフェッチされうる。バンク４０、４４のうち同一或いは異なるバンクにおいて異なる行を開くには、実質的により多くの時間が必要となる。データが読み出される或いはデータが書き込まれる開かれた行における特定の列は、アドレスバッファ１４から受け取られる列アドレスによって同定される。

図１から、ＤＲＡＭデバイス１０は、単一の内部コマンドバス５０、単一の内部データバス５２及び単一の内部アドレスバス５４を有することがわかるであろう。内部データバス５２は個別の読み出しデータ経路及び書き込みデータ経路に分割されてもよいが、データバス５２は一度にバンク４０、４４のうちの一つに対してしか役割を果たせない。同様
に、単一の内部コマンドバス５０及び単一の内部アドレスバス５４はバンク４０、４４のうちの両方に同時にデータをアドレスし、コマンドを提供することができない。結果として、ＤＲＡＭデバイス１０は、同一の或いは異なるバンク４０、４４におけるメモリセルの異なる行からデータを同時にプリフェッチすることは不可能である。

したがって、高いメモリバンド幅を提供するのと同時に、異なる位置におけるデータのより少ないブロックのプリフェッチが生じるように、同一或いは異なるバンクにおいてメモリセルの異なる行に同時にアクセスするための方法及びシステムの必要性が存在する。

メモリデバイス及び方法は、複数の内部アドレスバス及び複数の内部データバスを介して、メモリデバイスの複数のバンク内のデータにアクセスする。第一のメモリアドレスの受け取りに応じて、メモリデバイスは、メモリセルの第一のバンクにおける第一のメモリアドレスでの第一のメモリアクセスを開始する。第一のメモリアクセスが処理されている間、第二のメモリアドレスがメモリデバイスによって受け取られる。続いて、第二のメモリアクセスが、メモリデバイスのメモリセルの第二のバンクにおける第二のメモリアドレスで開始される。この第二のメモリアクセスは、第一のメモリアクセスが処理されている間に開始される。別の態様においては、メモリデバイスは第一のメモリコマンドに応じてメモリセルの第一のバンクにおいて第一のメモリアクセスを開始する。第一のメモリアクセスが処理されている間、第二のメモリアクセスが第二のメモリコマンドに応じて、メモリデバイスのメモリセルの第二のバンクにおいて開始される。このように動作するメモリデバイスは、メモリセルの第一のバンクからデータをプリフェッチすることを許容し、そのプリフェッチに応じてデータがメモリデバイスから転送される間に、メモリセルの第二のバンクからのデータのプリフェッチが開始されうる。

図２は、本発明の一実施例に従うＤＲＡＭデバイス６０を示している。図１のＤＲＡＭデバイス１０のように、ＤＲＡＭデバイス６０は、多くのメモリセルのバンクを含んでいるが、図２にはそのうち２つ４０、４４が示されている。ＤＲＡＭデバイス６０は、外部アドレスバス、外部データバス及び外部コマンドバス１８、２４、３４をもそれぞれ含み、これらは、ＤＲＡＭ１０で使用されるアドレスバッファ１４、データバッファ２０及びコマンドデコーダ３０と同様にＤＲＡＭ１０において使用される。コマンドデコーダ３０のより具体的な実施例が図３に示されており、この図に関連して説明されるであろう。

ＤＲＡＭ６０は、更なる性能を提供するその内部バス構造において、ＤＲＡＭ１０とは根本的に異なっている。ＤＲＡＭデバイス６０は、当業者にとって理解されるであろう他の回路をも含んでいる。しかしながら、この他の回路は本発明に係る様々な実施例とは特に密接な関係がない。したがって、簡潔性のために、このような回路は図２において省略されている。

図２に示されるように、単一の内部アドレスバス６２は、アドレスバッファ１４からアドレスマルチプレクサロジック６６へと延びている。同様に、単一の内部データバス６４は、データバッファ２０からデータマルチプレクサロジック６８へと延びている。アドレスマルチプレクサロジック６６は、二つのグローバルアドレスバス７０、７４のうちのどちらかにアドレスバッファ１４からのアドレスを結合する。以下により詳細に説明されるように、グローバルアドレスバス７０、７４は、二つのバンク４０、４４が同時にアドレスされることを許容する。データマルチプレクサロジック６８は、データバッファ２０から二つのグローバルデータバス７６、７８のどちらかへの間にデータを結合する。グローバルデータバス７６、７８は、バンク４０、４４のうちの一つのバンクへと書き込みデータが結合される、或いはあるバンクから読み出しデータが結合されるのと同時に、バンク
４０、４４の他の一つのバンクへと書き込みデータが結合される、或いは他の一つのバンクから読み出しデータが結合されることを許容する。アドレスマルチプレクサロジック６６及びデータマルチプレクサロジック６８のより具体的な実施例は図５に関連して説明されるであろう。

グローバルアドレスバス７０、７４及びグローバルデータバス７６、７８は、メモリアレイバンク４０、４４に関連するバンクマルチプレクサロジックユニット８０、８２にそれぞれ結合される。（示されていない）いかなる追加メモリアレイバンクのためにも（示されていない）追加のバンクロジックユニットが存在する。それぞれのバンクマルチプレクサロジックユニット８０、８２は、アドレスバス８６、及び読み出し／書き込み（“Ｒ／Ｗ”）コマンド（“Ｃｍｄ”）バス８８及びデータバス９０を介して、それぞれのバンク４０、４４と通信する。バンクマルチプレクサロジックユニット８０、８２は配線９２、９４を介して加えられる選択信号によって制御される。ユニット８０、８２は読み出し／書き込みコマンドバス９６を介して、コマンドデコーダ３０からそれぞれの読み出し／書き込みコマンド信号をも受け取り、その信号を読み出し／書き込みコマンドバス８８を介してバンク４０、４４へと加える。バンクマルチプレクサロジックユニット８０、８２のより具体的な実施例は、図４に関連して説明されるであろう。

動作においては、外部コマンドは、外部コマンドバス３４を通って、ＤＲＡＭデバイス６０に適用される。コマンドデコーダはコマンドをデコードし、デコードされたコマンドに対応する信号を、バンクマルチプレクサロジックユニット８０、８２へと結合する。コマンドデコーダ３０は、どのグローバルアドレスバス７０、７４が外部アドレスバス１８を介してアドレスバッファ１４へと適用される外部アドレスを受け取るべきかを決定し、対応する選択信号を発生する。これらの選択信号は、ロジック６６がグローバルアドレスバス７０、７４のうちの対応する一つへとアドレスを結合するように、アドレスマルチプレクサロジック６６へと適用される。選択信号は、データマルチプレクサロジック６８へも適用され、ロジック６８にグローバルデータバス７６、７８のうちの対応する一つへとデータバッファ２０を結合させる。最終的に、選択信号は、バンクマルチプレクサロジックユニット８０、８２へと適用され、グローバルアドレスバス７０、７４のうちの対応する一つ及びグローバルデータバス７６、７８のうちの対応する一つを、メモリアレイバンク４０、４４うちの一つへと結合させる。

外部コマンドは望ましくは、コマンドが向けられるバンク４０、４４を同定する少なくとも１ビットを含んでいる。バンクを同定するビットを含む、外部コマンドに応じて、コマンドデコーダ３０は、バンク０読み出し／書き込みコマンド信号をバンクマルチプレクサロジックユニット８０へと、或いは、バンク１読み出し／書き込みコマンド信号をバンクマルチプレクサロジックユニット８２へと加える。応答においては、選択されたバンクマルチプレクサロジックユニット８０、或いは８２は、読み出し／書き込みコマンドバス８８を介して対応するバンク４０或いは４４へと、読み出し／書き込みコマンド信号を結合する。バンクを同定するビットに応じて、選択されたバンクマルチプレクサロジックユニット８０、或いは８２は、選択されたグローバルアドレスバス７０或いは７４からのアドレスを、アドレスバス８６へと結合も行い、選択されたグローバルデータバス７６、７８をデータバス９０へと結合する。メモリコマンドが読み出しコマンドの場合、読み出しデータは、受け取られたアドレスに対応するバンク４０或いは４４の位置から、データバッファ２０へと結合される。メモリコマンドが書き込みコマンドの場合、データバッファ２０からの書き込みデータは、受け取られたアドレスに対応するバンク４０或いは４４の位置へと結合される。

二つの内部アドレスバス７０、７４及び二つの内部データバス７６、７８の使用は、バンク４０、４４がインターリーブされた方法で、同時にアクセスされることを許容する。
結果として、ＤＲＡＭデバイス６０は、他のバンク４４からデータがプリフェッチされるのと同時に、バンク４０のうちの一つにおけるデータをプリフェッチしうる。実際には読み出しデータがバンク４０、４４のうちの一つから結合されている間、平衡する（ｅｑｕｉｌｉｂｒａｔｅ）ことによってのように、当業者にとってよく知られているように、バンク４０、４４のうちの別のバンクは望ましくは読み出しデータを出力するように準備される。結果として、ＤＲＡＭデバイス６０から継続して読み出しデータを結合することが可能になる。他の動作モードもまた可能である。

図２のＤＲＡＭデバイス６０におけるコマンドデコーダ３０のように使用されうる、コマンドデコーダ１００の一実施例が図３に示されている。バス１選択及びバス２選択信号を発生させ、バンク０のための読み出し／書き込みコマンド信号を発生させるコマンドデコーダ１００の一部が示され、他のバンクのための読み出し／書き込みコマンド信号を発生させる更なる回路もまた含まれていることが理解される。図３に示されるように、バンク０のバンクアドレスがＤＲＡＭデバイス６０の（示されていない）アドレスデコーダによってデコードされる時は、デコードされるバンク０アドレス（Ａｄｄ）ビットはアクティブハイである。上記で説明されたように、アクティブハイであるバンク０アドレス（Ａｄｄ）ビットは、複数のＡＮＤゲート１０２（図３にはそのうちの一つだけが示されている）に、バンクマルチプレクサロジックユニット８０（図２）へとデコードされた読み出し／書き込みコマンド信号を通過させることを可能にする。（示されていない）ＡＮＤゲート１０２の他の組は、他のバンクのためのバンクマルチプレクサロジックユニットへと、デコードされた読み出し／書き込みコマンド信号を通過させることがデコードされたバンクビットによって可能にされる。

コマンドデコーダ１００は、ＣＬＫ入力において、デコードされた読み出し／書き込みコマンド信号の一つを受け取るフリップフロップ１０６をも含んでいる。フリップフロップ１０６のデータ（“Ｄ”）入力は、インバータ１０８を介してフリップフロップ１０６のＹ出力を受け取る。したがって、フリップフロップ１０６のＹ出力は、デコードされた読み出し／書き込みコマンド信号のそれぞれの立ち上がり端とともにトグル（ｔｏｇｇｌｅ）する。フリップフロップ１０６のＹ出力がハイであるとき、ＡＮＤゲート１１０にバス１選択信号をアクティブハイにさせることを可能にする。フリップフロップ１０６のＹ出力がロウであるとき、ＡＮＤゲート１１４に、インバータ１１６を介して、バス２選択信号をアクティブハイにさせることを可能にする。したがって、バス１及びバス２選択信号は、デコードされたそれぞれの読み出し／書き込みコマンド信号に応じて、交互にアクティブハイである。結果として、グローバルアドレスバス７０、７４（図２）及びグローバルデータバス７６、７８は、外部コマンドバス３４から受け取られるそれぞれのメモリコマンドに応じて、バンク４０、４４へアドレスを、また、バンク４０、４４へ及びバンク４０、４４からデータを結合するために交互に使用される。

図２のＤＲＡＭデバイス６０でバンクマルチプレクサロジックユニット８０、８２として使用されうる、バンクマルチプレクサロジックユニット１２０の一実施例が、図４に示されている。バンクマルチプレクサロジックユニット１２０は、それぞれグローバルアドレスバス７０、７４へ結合された入力ポート及びメモリアレイバンク０（図２）へ結合された単一の出力ポートを有するアドレスマルチプレクサ１２２を含んでいる。同様に、データマルチプレクサ１２４は、それぞれグローバルデータバス７６、７８へ結合された入力及びメモリアレイバンク０へ結合された単一の出力ポートを有する。マルチプレクサ１２２、１２４は、共通のＳｅｌ１及びＳｅｌ２信号によって制御される。Ｓｅｌ１信号はＡＮＤゲート１７６によって発生し、Ｓｅｌ２信号はＡＮＤゲート１７８によって発生する。ＡＮＤゲート１７６、１７８は、バンク０のための読み出し／書き込みコマンド信号の一つによってアクティブハイであることを可能にされる。ＡＮＤゲート１７６、１７８がそれぞれのバンクへ向けられたコマンドによってイネーブルにされるとき、ＡＮＤゲート１７６はバス１選択信号に応じてＳｅｌ１信号を発生させ、ＡＮＤゲート１７８はバス２選択信号に応じてＳｅｌ２信号を発生させる。

図２のＤＲＡＭデバイス６０においてアドレスマルチプレクサロジック６６及びデータマルチプレクサロジック６８として使用されうる、アドレスマルチプレクサロジック１４０及びデータマルチプレクサロジック１４４の一実施例が図５に示されている。図５に関して、アドレスマルチプレクサロジック１４０及びデータマルチプレクサロジック１４４は、それぞれアドレスマルチプレクサ１５０及びデータマルチプレクサ１５４を含んでいる。アドレスマルチプレクサ１５０は、それぞれグローバルアドレスバス７０、７４に結合された入力ポート及びメモリアレイバンク０（図２）へと結合された単一の出力ポートを有する。同様に、データマルチプレクサ１５４は、それぞれグローバルデータバス７６、７８へ結合された入力及びメモリアレイバンク０へ結合された単一の出力ポートを有する。マルチプレクサ１５０、１５４は、バンクマルチプレクサロジックユニット１２０内のアドレスマルチプレクサ１２２（図４）及びデータマルチプレクサ１２４が制御されるのと同じ方法で、共通のＳｅｌ１及びＳｅｌ２信号によって制御される。上記で説明されたように、Ｓｅｌ１及びＳｅｌ２信号は、図４で示されたバンクマルチプレクサロジックユニット１２０によって発生する。

ＤＲＡＭデバイス６０或いは本発明に係るメモリデバイスの他の実施例は、さまざまな電子システムにおいて使用されうる。例えば、図６に示されるコンピュータシステム２００のようなプロセッサに基づくシステムにおいて使用されてもよい。コンピュータシステム２００は、特定の計算或いはタスクを実施する特定のソフトウェアを実行するような、様々なコンピュータ機能を実施するためのプロセッサ２０２を含んでいる。プロセッサ２０２は、通常、アドレスバス、制御バス及びデータバスを含むプロセッサバス２０４を含んでいる。更に、コンピュータシステム２００は、キーボード或いはマウスのように、プロセッサ２０２に結合されコンピュータシステム２００と操作者とのインターフェイスとなる一つ以上の入力デバイス２１４を含んでいる。典型的には、コンピュータシステム２００は、プロセッサ２０２に結合され、典型的にはプリンタ或いはビデオターミナルのような出力デバイスである、一つ以上の出力デバイス２１６をも含んでいる。一つ以上のデータ記憶デバイス２１８もまた、典型的にはプロセッサ２０２に結合され、プロセッサ２０２がデータをその中に記憶する、或いは、（示されていない）内部或いは外部記憶メディアからデータを検索することを許容する。典型的な記憶デバイス２１８の実施例は、ハード及びフロッピーディスク、テープカセット、及びコンパクトディスクリードオンリーメモリ（ＣＤ−ＲＯＭｓ）を含んでいる。プロセッサ２０２は、典型的には、通常スタティックランダムアクセスメモリ（“ＳＲＡＭ”）であるキャッシュメモリ２２６にも結合され、メモリコントローラ２３０を介してＤＲＡＭ６０へも結合される。メモリコントローラ２３０は通常、ＤＲＡＭ６０へと結合された制御バス２３６及びアドレスバス２３８を含んでいる。データバス２４０は、ＤＲＡＭ６０からプロセッサバス２０４へと、（示されるように）直接メモリコントローラ２３０を介して、或いは他の手段によって結合される。

上述したことから、本明細書では、本発明に係る特定の実施形態が例示の目的のために記述されてきたが、当業者にとって、本発明の意図及び範囲を逸脱することなく種々の変更がなされてもよいことが理解されるであろう。例えば、図３及び図４は、ＡＮＤゲートのような特定のロジック要素を利用して実施される様々な構成要素を示している。しかしながら、この或いは他の構成要素は、他のタイプのゲート或いはロジック構成要素或いは他の回路でも実施されうることが理解されるであろう。更に、本発明は付随する請求項以外では限定されない。

単一のアドレス、制御及びデータバスを有する従来のメモリデバイスの一部のブロック図である。二組のアドレス、制御及びデータバスが使用される、本発明の一実施例に従うメモリデバイスの一部のブロック図である。図２のメモリデバイスにおいて使用されるコマンドデコーダの一実施例の論理図である。図２のメモリデバイスにおいて使用されるバンクマルチプレクサロジックユニットの一実施例の論理図である。図２のメモリデバイスにおいて使用されるアドレス及びデータマルチプレクサの一実施例の論理図である。本発明の一実施例に従うコンピュータシステムのブロック図である。

Claims

メモリデバイスであって、
メモリコマンド、メモリアドレス、及び書き込みデータを前記メモリデバイスへと結合する外部ポートであって、前記外部ポートは前記メモリデバイスから読み出しデータを更に結合する、外部ポートと、
複数の内部アドレスバスと、
複数の内部データバスと、
前記複数の内部アドレスバスのうちの選択された一つへ、前記外部ポートから前記メモリアドレスに対応するメモリアドレス信号を結合するよう動作可能なアドレス結合回路と、
前記複数の内部データバスのうちの選択された一つへ前記外部ポートから前記書き込みデータに対応する書き込みデータ信号を結合するよう動作可能なデータ結合回路であって、前記データ結合回路は、前記外部ポートへ前記複数の内部データバスのうちの選択された一つから前記読み出しデータに対応する読み出しデータ信号を結合するよう更に動作可能である、データ結合回路と、
メモリセルの複数のバンクと、
メモリセルの前記複数のバンクのそれぞれのためのバンク結合回路であって、前記バンク結合回路は、前記バンクのそれぞれへ前記複数の内部アドレスバスのうちの選択された一つから前記メモリアドレス信号を結合するよう動作可能であり、前記バンク結合回路は、前記バンクのそれぞれへ前記複数の内部データバスのうちの選択された一つから前記書き込みデータ信号を結合し、前記複数の内部データバスのうちの選択された一つへ前記バンクのそれぞれから前記読み出しデータ信号を結合するよう更に動作可能である、バンク結合回路と、
前記アドレス結合回路、前記データ結合回路、及び前記バンク結合回路の入力を制御するよう結合された制御回路であって、前記制御回路は、前記アドレス結合回路に、前記アドレス信号が結合される前記内部アドレスバスを選択させるための信号を、前記アドレス結合回路に加え、前記データ結合回路に、前記書き込みデータ信号がそこへ結合され、そこから前記読み出しデータ信号が結合される前記内部データバスを選択させるための信号を、前記データ結合回路に加え、前記バンク結合回路に、前記アドレス信号がそこから結合される前記内部アドレスを選択させ、かつ、書き込みデータ及び読み出しデータが結合される前記内部データバスを選択させるための信号を、前記バンク結合回路へ加えるように動作可能である、制御回路と、
を含み、
前記制御回路はロジック回路を含み、該ロジック回路は、
前記メモリコマンドのうちの一つが前記外部ポートに与えられる度に発生される信号を受け取るよう結合されたクロック入力を有するトグルフリップフロップと、
前記トグルフリップフロップに結合された複数のロジックゲートであって、前記ロジックゲートのそれぞれは、前記フリップフロップがトグルする度に、前記内部アドレスバスのうちの一つ、及び、前記内部データバスのうちの一つを連続的に選択するそれぞれの信号を発生させる、複数のロジックゲートと、
を含む、ことを特徴とするメモリデバイス。
メモリセルの前記バンクは、ダイナミックランダムアクセスメモリセルのバンクを含む、ことを特徴とする請求項１に記載のメモリデバイス。
前記外部ポートから前記メモリコマンドを受け取り、かつ、前記受け取られたコマンドをデコードして、対応するコマンド信号を出力する、コマンドデコーダを更に含む、ことを特徴とする請求項１に記載のメモリデバイス。
前記コマンドデコーダは、前記制御回路の少なくとも一部を含んでいる、ことを特徴とする請求項３に記載のメモリデバイス。
前記コマンドデコーダから前記コマンド信号を受け取るように結合されたコマンドバスを更に含み、前記バンク結合回路のそれぞれは、前記コマンド信号を前記コマンドバスから前記バンクのそれぞれへと結合するように更に動作可能である、ことを特徴とする請求項３に記載のメモリデバイス。
前記バンク結合回路のそれぞれは、前記バンクのそれぞれへのアクセスを指示するそれぞれのアドレス信号を受け取り、前記バンク結合回路のそれぞれは、前記バンクのそれぞれへのアクセスを指示する前記アドレス信号の受け取りに応じて、前記コマンド信号を前記コマンドバスから前記バンクのそれぞれへ結合するよう動作可能である、ことを特徴とする請求項５に記載のメモリデバイス。
前記外部ポートは、前記メモリコマンドを受け取るコマンドバスポートと、前記メモリアドレスを受け取るアドレスバスポートと、前記書き込みデータを受け取り前記読み出しデータをそこから出力するデータバスポートと、を含む、ことを特徴とする請求項１に記載のメモリデバイス。
前記アドレス結合回路は、前記メモリアドレスを前記外部ポートから受け取るように結合された入力バスポートと、前記複数の内部アドレスバスのそれぞれに結合された複数の出力バスポートと、を有するアドレスマルチプレクサを含む、ことを特徴とする請求項１に記載のメモリデバイス。
前記データ結合回路は、前記外部ポートに結合された第一のバスポートと、前記複数の内部データバスのそれぞれに結合された複数の出力バスポートと、を有するデータマルチプレクサを含む、ことを特徴とする請求項１に記載のメモリデバイス。
前記バンク結合回路は、
前記バンクのそれぞれに結合された出力ポート、及び、前記複数の内部アドレスバスのそれぞれに結合された複数の入力バスポートを有するアドレスマルチプレクサと、
前記バンクのそれぞれに結合された出力ポート、及び、前記複数の内部データバスのそれぞれに結合された複数の入力バスポートを有するデータマルチプレクサと、
を含む、ことを特徴とする請求項１に記載のメモリデバイス。
プロセッサベースのコンピュータシステムであって、
プロセッサバスを有するプロセッサと、
データが前記コンピュータシステムへ入力されることを可能にする、前記プロセッサバスを介して前記プロセッサに結合された入力デバイスと、
データが前記コンピュータシステムから出力されることを可能にする、前記プロセッサバスを介して前記プロセッサに結合された出力デバイスと、
メモリデバイスと、
を含み、前記メモリデバイスは、
前記プロセッサからメモリコマンド、メモリアドレス、及び書き込みデータを受け取るように、かつ、読み出しデータを前記プロセッサに結合するように、前記プロセッサバスに結合された外部ポートと、
複数の内部アドレスバスと、
複数の内部データバスと、
前記内部アドレスバスのうちの選択された一つへ前記外部ポートからの前記メモリアドレスに対応するメモリアドレス信号を結合するよう動作可能なアドレス結合回路と、
前記内部データバスのうちの選択された一つへ前記外部ポートからの前記書き込みデータに対応する書き込みデータ信号を結合するよう動作可能なデータ結合回路であって、前記データ結合回路は、前記内部データバスのうちの選択された一つからの前記読み出しデータに対応する読み出しデータ信号を前記外部ポートへ結合するよう更に動作可能である、データ結合回路と、
メモリセルの複数のバンクと、
メモリセルの前記バンクのそれぞれのためのバンク結合回路であって、前記バンク結合回路は、前記内部アドレスバスのうちの選択された一つからの前記メモリアドレス信号を前記バンクのそれぞれへ結合するよう動作可能であり、前記バンク結合回路は、前記内部データバスのうちの選択された一つからの前記書き込みデータ信号を前記バンクのそれぞれへ結合し、かつ、前記内部データバスのうちの選択された一つへ前記バンクのそれぞれからの前記読み出しデータ信号を結合するよう更に動作可能である、バンク結合回路と、
前記アドレス結合回路、前記データ結合回路、及び前記バンク結合回路の入力を制御するよう結合された制御回路であって、前記制御回路は、前記アドレス結合回路に、前記アドレス信号が結合される前記内部アドレスバスを選択させるための信号を、前記アドレス結合回路に与え、かつ、前記データ結合回路に、前記書き込みデータ信号がそこへ結合され、そこから前記読み出しデータ信号が結合される前記内部データバスを選択させるための信号を、前記データ結合回路に与え、かつ、前記バンク結合回路に、前記アドレス信号がそこから結合される前記内部アドレスを選択させ、書き込みデータ及び読み出しデータが結合される前記内部データバスを選択させるための信号を、前記バンク結合回路へ与えるように動作可能である、制御回路と、
を含み、
前記制御回路はロジック回路を含み、該ロジック回路は、
前記メモリコマンドのうちの一つが前記外部ポートに与えられる度に発生される信号を受け取るよう結合されたクロック入力を有するトグルフリップフロップと、
前記トグルフリップフロップに結合された複数のロジックゲートであって、前記ロジックゲートのそれぞれは、前記フリップフロップがトグルする度に、前記内部アドレスバスのうちの一つ、及び、前記内部データバスのうちの一つを連続的に選択するそれぞれの信号を発生させる、複数のロジックゲートと、
を含む、ことを特徴とするプロセッサベースのコンピュータシステム。
メモリセルの前記バンクは、ダイナミックランダムアクセスメモリセルのバンクを含む、ことを特徴とする請求項１１に記載のプロセッサベースのコンピュータシステム。
前記外部ポートから前記メモリコマンドを受け取り、かつ、前記受け取られたコマンドをデコードして、対応するコマンド信号を出力する、コマンドデコーダを更に含む、ことを特徴とする請求項１１に記載のプロセッサベースのコンピュータシステム。
前記コマンドデコーダは、前記制御回路の少なくとも一部を含んでいる、ことを特徴とする請求項１３に記載のプロセッサベースのコンピュータシステム。
前記コマンドデコーダから前記コマンド信号を受け取るように結合されたコマンドバスを更に含み、前記バンク結合回路のそれぞれは、前記コマンド信号を前記コマンドバスから前記バンクのそれぞれへと結合するように更に動作可能である、ことを特徴とする請求項１３に記載のプロセッサベースのコンピュータシステム。
前記バンク結合回路のそれぞれは、前記バンクのそれぞれへのアクセスを指示するそれぞれのアドレス信号を受け取り、前記バンク結合回路のそれぞれは、前記バンクのそれぞれへのアクセスを指示する前記アドレス信号の受け取りに応じて、前記コマンド信号を前記コマンドバスから前記バンクのそれぞれへ結合するよう動作可能である、ことを特徴とする請求項１５に記載のプロセッサベースのコンピュータシステム。
前記外部ポートは、前記メモリコマンドを受け取るコマンドバスポートと、前記メモリアドレスを受け取るアドレスバスポートと、前記書き込みデータを受け取り前記読み出しデータをそこから出力するデータバスポートと、を含む、ことを特徴とする請求項１１に記載のプロセッサベースのコンピュータシステム。
前記アドレス結合回路は、前記メモリアドレスを前記外部ポートから受け取るように結合された入力バスポート、及び、前記複数の内部アドレスバスのそれぞれに結合された複数の出力バスポートを有するアドレスマルチプレクサを含む、ことを特徴とする請求項１１に記載のプロセッサベースのコンピュータシステム。
前記データ結合回路は、前記外部ポートに結合された第一のバスポート、及び、前記複数の内部データバスのそれぞれに結合された複数の出力バスポートを有するデータマルチプレクサを含む、ことを特徴とする請求項１１に記載のプロセッサベースのコンピュータシステム。
前記バンク結合回路は、
前記バンクのそれぞれに結合された出力ポート、及び、前記複数の内部アドレスバスのそれぞれに結合された複数の入力バスポートを有するアドレスマルチプレクサと、
前記バンクのそれぞれへと結合された出力ポート、及び、前記複数の内部データバスのそれぞれに結合された複数の入力バスポートを有するデータマルチプレクサと、
を含む、ことを特徴とする請求項１１に記載のプロセッサベースのコンピュータシステム。