WO2023134002A1 - 存储器的检测方法、装置及模拟检测方法 - Google Patents

存储器的检测方法、装置及模拟检测方法 Download PDF

Info

Publication number
WO2023134002A1
WO2023134002A1 PCT/CN2022/080687 CN2022080687W WO2023134002A1 WO 2023134002 A1 WO2023134002 A1 WO 2023134002A1 CN 2022080687 W CN2022080687 W CN 2022080687W WO 2023134002 A1 WO2023134002 A1 WO 2023134002A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
sense amplifier
writing
bit line
amplification
Prior art date
Application number
PCT/CN2022/080687
Other languages
English (en)
French (fr)
Inventor
第五天昊
楚西坤
刘�东
Original Assignee
长鑫存储技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 长鑫存储技术有限公司 filed Critical 长鑫存储技术有限公司
Priority to US17/808,297 priority Critical patent/US20230230629A1/en
Publication of WO2023134002A1 publication Critical patent/WO2023134002A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Definitions

  • the shutdown module is configured to: shut down the amplification function of the sense amplifier in advance.
  • FIG. 3 is a second flowchart of a memory detection method according to an embodiment of the present disclosure.
  • FIG. 6A is a signal timing diagram when the second data "0" is written to the memory cell and SA is normally turned on in a memory detection method according to an embodiment of the present disclosure
  • shortening the amplification duration of the sense amplifier includes:
  • the same writing duration may be used in the process of writing the first data and the writing of the second data, and different amplification durations of the sense amplifiers may be used in the writing process. That is, the amplification duration of the sense amplifier when writing the second data is shorter than the amplification duration of the sense amplifier when writing the first data. In this way, the test purpose can be achieved without adjusting other signal waveforms during the test, and it is convenient for setting and modification of test parameters.
  • the memory includes at least one memory block, and the memory block includes a plurality of memory cells; the method further includes:
  • multiple bit lines can be strobed synchronously during detection, so that multiple memory cells on the same word line can be detected.
  • shortening the amplification duration of the sense amplifier by adjusting the control signal of the sense amplifier includes:
  • WL is turned off, the amplification function of the sense amplifier SA is turned off, BLEQ re-inputs the signal to turn on the NMOS, and turns on the NMOS devices M5, M6 and M7, so that the voltage of BL and /BL is pulled back to V BLE until the next time the entire circuit is accessed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

一种存储器的检测方法、装置及模拟检测方法，所述方法包括：通过灵敏放大器向待检测的存储单元写入第一数据；通过所述灵敏放大器向所述存储单元写入不同于所述第一数据的第二数据，在写入所述第二数据时，缩短所述灵敏放大器的放大时长；读取所述存储单元中存储的数据，并根据读取的数据确定所述存储单元是否异常。

Description

存储器的检测方法、装置及模拟检测方法
相关申请的交叉引用
本公开基于申请号为202210048891.2、申请日为2022年01月17日、发明名称为“存储器的检测方法、装置及模拟检测方法”的中国专利申请提出，并要求该中国专利申请的优先权，该中国专利申请的全部内容在此引入本公开作为参考。
技术领域
本公开实施例涉及半导体制造技术，涉及但不限于一种存储器的检测方法、装置及模拟检测方法。
背景技术
在存储器的研发与制造过程中，往往需要对存储器进行大量的测试以确定是否存在制造过程中产生的异常。例如，由于产品制造过程中产生的线路短路、接触不良等等情况造成的漏电或者读写异常等现象。由于存储器产品的结构精密且复杂，需要通过一系列电性测试来识别出异常。然而，由于有些异常情况在一般的读写条件下不容易显现出来，但会影响使用寿命以及产品的可靠性。因此，需要一些更为可靠的检测方法，以准确识别出不易显现的异常情况。
发明内容
有鉴于此，本公开实施例提供一种存储器的检测方法及检测装置。
第一方面，本公开实施例提供一种存储器的检测方法，包括：
通过灵敏放大器(SA，Sense Amplifier)向待检测的存储单元写入第一数据；
通过所述灵敏放大器向所述存储单元写入第二数据，所述第二数据与所述第一数据不同，在写入所述第二数据时，缩短所述灵敏放大器的放大时长；
读取所述存储单元中存储的数据，并根据读取的数据确定所述存储单元是否异常。
在一些实施例中，所述在写入所述第二数据时，缩短所述灵敏放大器的放大时长，包括：
选通与所述存储单元耦接的位线，使待写入的写入电压传递至所述位线；
在选通所述位线后，延迟预定的第一时长开启所述灵敏放大器的放大功能；其中，所述灵敏放大器开启所述放大功能后基于所述写入电压向所述存储单元写入所述第二数据。
在一些实施例中，所述灵敏放大器包括：电源节点；所述在选通所述位线后，延迟预定的第一时长开启所述灵敏放大器的放大功能，包括：
在选通所述位线后，延迟所述第一时长后向所述电源节点施加开启电压以开启所述灵敏放大器的所述放大功能。
在一些实施例中，所述在写入所述第二数据时，缩短所述灵敏放大器的放大时长，包括：
选通与所述存储单元耦接的位线，使待写入的写入电压传递至所述位线；
在选通所述位线后，提前预定的第二时长关闭所述灵敏放大器的放大功能；其中，所述灵敏放大器开启所述放大功能后基于所述写入电压向所述存储单元写入第二数据。
在一些实施例中，所述灵敏放大器包括：电源节点；所述在选通所述位线后，提前预定的第二时长关闭所述灵敏放大器的放大功能，包括：
在选通所述位线后，延迟预定的第二时长向所述电源节点施加关闭电压以关闭所述灵敏放大器的所述放大功能。
在一些实施例中，所述写入第一数据时的第一写入时长与所述写入第二数据时的第二写入时长相等；
所述写入第一数据时所述灵敏放大器的第一放大时长大于所述写入第二数据时所述灵敏放大器的第二放大时长。
在一些实施例中，所述选通与所述存储单元耦接的位线，使待写入的写入电压传递至所述位线，包括：
在所述第二写入时长内选通与所述存储单元耦接的位线，使待写入的写入电压传递至所述位线；其中，所述第二写入时长大于灵敏放大器的第二放大时长。
在一些实施例中，所述存储器包括至少一个存储块，所述存储块包括多个存储单元；所述方法还包括：
在对所述待检测的存储单元写入第一数据的过程中，选通与所述待检测的存储单元耦接的字线，同步选通所述字线连接的多条位线，并向所述多条位线和所述字线耦接的多个存储单元中同步写入所述第一数据；
在对所述待检测的存储单元写入第二数据的过程中，向所述多条位线和所述字线耦接的多个存储单元中同步写入所述第二数据。
在一些实施例中，所述存储器的多个存储块上分别包含有所述待检测的存储单元；所述选通与所述待检测的存储单元耦接的字线，包括：
同步选通多个存储块上与所述待检测的存储单元耦接的字线。
第二方面，本公开实施例还提供一种存储器的检测装置，包括：
写入模块，被配置为：通过灵敏放大器向待检测的存储单元写入数据；
控制模块，被配置为：控制所述灵敏放大器放大时长；
读取模块，被配置为：读取所述存储单元中存储的数据，并根据读取的数据确定所述存储单元是否异常。
在一些实施例中，所述控制模块包括：
时序控制模块，被配置为：缩短所述灵敏放大器的放大时长。
在一些实施例中，所述时序控制模块包括：
延迟模块，被配置为：延迟开启所述灵敏放大器的放大功能。
在一些实施例中，所述时序控制模块，包括：
关断模块，被配置为：提前关闭所述灵敏放大器的放大功能。
第三方面，本公开实施例还提供一种模拟检测方法，所述方法包括：
通过控制灵敏放大器模拟向待检测的存储单元写入第一数据的过程；
通过控制所述灵敏放大器模拟向所述存储单元写入不同于所述第一数据的第二数据的过程，其中，在写入所述第二数据时，通过调整所述灵敏放大器的控制信号，缩短所述灵敏放大器的放大时长；
读取所述存储单元中存储的数据，并根据读取的数据确定所述存储单元是否异常。
在一些实施例中，所述在写入所述第二数据时，通过调整所述灵敏放大器的控制信号，缩短所述灵敏放大器的放大时长，包括：
在选通所述存储单元选通的位线后，通过提供延迟开启的控制信号，缩短所述灵敏放大器的放大时长。
在一些实施例中，所述在写入所述第二数据时，通过调整所述灵敏放大器的控制信号，缩短所述灵敏放大器的放大时长，包括：
在选通所述存储单元选通的位线后，通过提供提前关闭的控制信号，缩短所述灵敏放大器的放大时长。
本公开实施例的技术方案，先在存储单元中写入第一数据，然后重新写入不同于第一数据的第二数据。并且在写入第二数据时缩短灵敏放大器的放大时长。这样，一方面缩短灵敏放大器的放大时长增大了写入的难度，从而使存在异常的存储单元更难以写入正确数据；另一方面，写入第二数据如果不成功，则存储单元中存储的数据仍为第一数据，从而更容易被检测到，进而提升了检测准确率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
图1为本公开实施例的一种存储器的检测方法的流程图一；
图2为本公开实施例的一种存储器的检测装置的结构框图；
图3为本公开实施例的一种存储器的检测方法的流程图二；
图4为本公开实施例的一种存储器的检测方法的原理示意图；
图5A为本公开实施例的一种存储器的检测方法中，向存储单元写入第二数据的时序图；
图5B为本公开实施例的一种存储器的检测方法中，基于电路结构的写入原理图；
图6A为本公开实施例的一种存储器的检测方法中，向存储单元写入第二数据“0”且SA正常开启时的信号时序图；
图6B为本公开实施例的一种存储器的检测方法中，向存储单元写入第二数据“0”且SA的放大功能延迟打开时的信号时序图；
图6C为本公开实施例的一种存储器的检测方法中，向存储单元写入第二数据“0”且SA的放大功能提前关闭时的信号时序图；
图6D为本公开实施例的一种存储器的检测方法中，向存储单元写入第二数据“1”且SA的放大功能正常开启时的信号时序图；
图6E为本公开实施例的一种存储器的检测方法中，向存储单元写入第二数据“1”且SA的放大功能延迟打开时的信号时序图；
图6F为本公开实施例的一种存储器的检测方法中，向存储单元写入第二数据“0”且SA的放大功能提前关闭时的信号时序图。
通过上述附图，已示出本公开明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本公开的概念。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求书指出。下面结合附图和实施例对本公开的技术方案进一步详细阐述。
如图1所述，本公开实施例提供一种存储器的检测方法，包括：
步骤S101、通过灵敏放大器向待检测的存储单元写入第一数据；
步骤S102、通过所述灵敏放大器向所述存储单元写入第二数据，所述第二数据与所述第一数据不同，在写入所述第二数据时，缩短所述灵敏放大器的放大时长；
步骤S103、读取所述存储单元中存储的数据，并根据读取的数据确定所述存储单元是否异常。
本公开实施例所涉及的存储器可以为半导体存储器，是用半导体集成电路工艺制成的存储数据信息的固态电子器件。存储器中可以包括多个存储面，每个存储面还可以包括多个存储块，各存储块由阵列排布的多个存储单元构成。每个存储单元可以通过字线以及位线连接至外围电路，并基于外围电路的信号控制实现读、写以及检测等操作。
以动态随机存取存储器(DRAM，Dynamic Random Access Memory)为例，每个存储单元连接至位线(BL，Bit Line)和互补位线(/BL)。灵敏放大器则通过各种控制器件连接在位线与互补位线之间。当需要进行数据读写时，在合适的时间点开启灵敏放大器的放大功能可以放大位线与互补位线之间的微弱电压差，从而使得存储单元中的数据被正确读取或者使输入的信号被转换为电荷正确地存储至存储单元中。
在进行存储器检测时，可以通过灵敏放大器向存储单元内写入预定的第一数据，然后通过读取数据来确定存储单元是否正常。然而，有些存储单元的结构在制造过程中存在不良，例如，存储单元与位线连接的接触结构，即位线接触结构(BLC，Bit Line Contact)的电阻过大，但在正常写入数据时也能够向存储单元充入电荷并在读取时正确读出。这种情况不容易被发现，导致后段出现异常或者产品可靠性降低。
因此，在本公开实施例中，采用两次写入，先向存储单元中写入第一数据，然后再重新向存储单元中写入不同于第一数据的第二数据。并且，在写入第二数据时，缩短灵敏放大器的放大时长。
缩短灵敏放大器的放大时长，也就是恶化了写入过程的检测条件，如果存储单元存在异常，则在较短的灵敏放大器放大时长内难以正确写入数据。因此，通过缩短灵敏放大器的放大时长，可以使原本不容易被检测到的异常显现出来。
写入第一数据的过程可以作为对待测存储单元进行初始化的过程，其目的是使得存储单元在写入第二数据时需要进行电荷的重置，防止由于存储单元中本身存储有与第二数据相同的数据而导致的上述恶化条件失效，从而确保以恶化的条件写入第二数据，进而减少漏检的情况。
可以理解的是，写入第一数据可以采用存储器正常使用时写入数据的灵敏放大器放大时长，或者一般检测时使用的放大时长；也可以使用延长的灵敏放大器放大时长，从而尽可能在存储单元中写入第一数据。
示例性地，向存储单元写入第一数据为数据“0”，然后以缩短的灵敏放大器的放大时长作为写入条件继续写入数据“1”。如果存储单元存在异常，在缩短的灵敏放大器放大时长内难以正确写入数据“1”，从而在进行数据读取时仍可能会读出数据“0”。这样，就可以准确识别出异常的存储单元。
在一些实施例中，所述在写入所述第二数据时，缩短所述灵敏放大器的放大时长，包括：
选通与所述存储单元耦接的位线，使待写入的写入电压传递至所述位线；
在选通所述位线后，延迟预定的第一时长开启所述灵敏放大器的放大功能；其中，所述灵敏放大器开启放大功能后基于所述写入电压向所述存储单元写入所述第二数据。
在本公开实施例中，可以在写入第二数据时，通过延迟灵敏放大器放大时长的方式，缩短灵敏放大器的放大时长。
这里，可以设定第一时长作为需要延迟开启灵敏放大器放大功能的时长，在正常写入数据的放大时长的基础上，延迟第一时长后再开启灵敏放大器的放大功能。这样，如果存储单元存在异常，需要写入的第二数据则来不及存储至存储单元中，因此读取时无法读取正确的第二数据。
相应地，如果存储单元无异常，则在缩短的放大时长内也能够正确写入第二数据，因此可以判定为正常。
需要说明的是，确定上述第一时长的方法，可以通过试验得到经验值，并根据经验值来设定。当然，也可以根据存储器的产品尺寸等结构特性，通过计算确定出灵敏放大器放大时长与是否可以正常写入数据的关系，并根据能够正常写入数据的临界值或者略大于临界值的放大时长来确定需要延迟的第一时长。
在一些实施例中，所述灵敏放大器包括：电源节点；所述在选通所述位线后，延迟预定的第一时长开启所述灵敏放大器的放大功能，包括：
在选通所述位线后，延迟所述第一时长后向所述电源节点施加开启电压以开启所述灵敏放大器。
灵敏放大器作为有源器件，需要通过从电源节点输入的电压来实现信号放大的功能。存储器在使用过程中，电源节点可以与外接的恒压电源连接，以维持快速的读写功能。
在本公开实施例中，进行检测的过程可以通过调整电源节点的信号波形，来实现灵敏放大器的放大时长的控制。
针对上述延迟第一时长后开启灵敏放大器的放大功能的实现方式，可以通过向电源节点施加延迟第一时长后的电压脉冲作为开启电压来开启灵敏放大器的放大功能。示例性地，在电源节点在开启前的第一时长施加的电压为0.5V，然后切换为5V作为开启电压使得灵敏放大器能够进行信号放大。
在一些实施例中，所述在写入所述第二数据时，缩短所述灵敏放大器的放大时长，包括：
选通与所述存储单元耦接的位线，使待写入的写入电压传递至所述位线；
在选通所述位线后，提前预定的第二时长关闭所述灵敏放大器的放大功能；其中，所述灵敏放大器开启放大功能后基于所述写入电压向所述存储单元写入第二数据。
与上述实施例中的延迟方法类似，本公开实施例中，还可以通过提前关闭灵敏放大器的放大功能的方式来缩短灵敏放大器的放大时长，并在灵敏放大器开启放大功能的时段内向存储单元写入第二数据。
上述第二时长可以与第一时长相同，也可以与第一时长不同。
在一些实施例中，所述灵敏放大器包括：电源节点；所述在选通所述位线后，提前预定的第二时长关闭所述灵敏放大器的放大功能，包括：
在选通所述位线后，延迟预定的第二时长向所述电源节点施加关闭电压以关闭所述灵敏放大器的放大功能。
这里，也可以采用调整电源节点的信号波形的方式，来实现灵敏放大器的放大时长的控制。
即在电源节点施加的电压信号提前第二时长切换为关闭电压，使得灵敏放大器无法进行信号放大。例如，在开启灵敏放大器的放大功能的时段内施加开启电压，如5V，然后提前第二时长将开启电压切换为关闭电压，如0.5V，这样，灵敏放大器的放大功能将被关闭，从而缩短写入第二数据的电荷充入到存储单元的时长，进而使得存储单元的异常显现出来。
可以理解的是，在检测过程中灵敏放大器可以是始终与位线正常连接的，只是通过外部输入的脉冲来调节电源节点的电压，进而改变灵敏放大器的放大能力。这样，一方面可以使得写入过程除了灵敏放大器的放大时长不同外，其他参数与正常写入过程一致，防止引入其他变量，进而实现准确测试；另一方面测试过程不会对器件产生损伤，便于在线检测。
在一些实施例中，所述写入第一数据时的第一写入时长与所述写入第二数据时的第二写入时长相等；
所述写入第一数据时所述灵敏放大器的第一放大时长大于所述写入第二数据时所述灵敏放大器的第二放大时长。
这里，写入数据时会通过选通信号YS选通位线，并通过与位线连接的数据输入总线，将外部输入的信号将需要写入的数据对应的电压传递到位线上。选通位线的时长即向存储单元内写入数据的时长，该时段内位线上的电荷会通过存储单元的控制开关传递到存储电容，以实现数据存储。
相应地，在写入数据的过程中，灵敏放大器的放大功能处于开启状态则可以放大位线与互补位线之间的微小电压差，便于存储电容的充电或者放电。
在本公开实施例中，在写入第一数据和写入第二数据的过程中可以采用相同的写入时长，而在写入的过程中采用不同的灵敏放大器的放大时长。即写入第二数据时灵敏放大器的放大时长短于写入第一数据时灵敏放大器的放大时长。这样，在测试过程中不需要调节其他信号波形，就可以实现 测试目的，便于测试参数的设定和修改。
在一些实施例中，所述选通与所述存储单元耦接的位线，使待写入的写入电压传递至所述位线，包括：
在所述第二写入时长内选通与所述存储单元耦接的位线，使待写入的写入电压传递至所述位线；其中，所述第二写入时长大于灵敏放大器的第二放大时长。
这里，第二写入时长即上述位线的选通信号YS的放大时长，在第二时长内选通位线，待写入的写入电压则会传递至位线上，使得位线与互补位线之间存在电压差。
灵敏放大器的放大功能开启，则会将位线与互补位线之间的电压差放大，使得位线上的电压能够对存储单元实现充电或者放电，进而写入相应的数据。
在一些实施例中，所述存储器包括至少一个存储块，所述存储块包括多个存储单元；所述方法还包括：
在对所述待检测的存储单元写入第一数据的过程中，选通与所述待检测的存储单元耦接的字线，同步选通所述字线连接的多条位线，并向所述多条位线和所述字线耦接的多个存储单元中同步写入所述第一数据；
在对所述待检测的存储单元写入第二数据的过程中，向所述多条位线和所述字线耦接的多个存储单元中同步写入所述第二数据。
在本公开实施例中，进行检测时可以同步选通多条位线，这样可以对同一字线上的多个存储单元进行检测。
例如，选通待测的存储单元耦接的字线，并同步选通相邻的8条位线，并进行第一数据的写入。这样，一次可以写入8bit(位)数据。然后再向这些存储单元写入第二数据，就实现了8bit数据的更新。
当然，在进行读取时也可以同步选通多条位线，同时读取多个存储单元中的数据。例如，在写入8bit第二数据后，读取这8个存储单元，并检测读取的数据是否与写入的第二数据一致。若存在某一存储单元读出的数据与第二数据不一致，则说明该存储单元存在异常。
这样，可以进行快速写入和检测，节省检测时间，提升检测效率。
在一些实施例中，所述存储器的多个存储块上分别包含有所述待检测的存储单元；所述选通与所述待检测的存储单元耦接的字线，包括：
同步选通多个存储块上与所述待检测的存储单元耦接的字线。
在本公开实施例中，存储器上的多个存储块可以同步进行检测，例如，针对多个存储块上同步选通一条字线进行检测。
在一些实施例中，针对一个存储器的全部存储单元进行检测可以同步选通多个存储块(如n个)上的一条字线，并同步选通每个存储块上的多条位线(如m个)，这样，则可以同步实现n×m个存储单元的同步检测，大大提升了检测效率。
如图2所示，本公开实施例还提供一种存储器的检测装置200，包括：
写入模块201，被配置为：通过灵敏放大器向待检测的存储单元写入数据；
控制模块202，被配置为：控制所述灵敏放大器放大时长；
读取模块203，被配置为：读取所述存储单元中存储的数据，并根据读取的数据确定所述存储单元是否异常。
上述写入模块、控制模块以及读取模块可以位于独立于存储器的检测装置中，可以与存储器的外围电路连接，并通过提供各种信号实现对存储器的读写控制，进而实现存储器的检测。
在另一实施例中，上述检测装置也可以位于存储器中，并直接与存储单元通过外围电路连接。
当然，上述检测装置也可以位于任意一种能够连接并控制存储器的主机系统中。
在一些实施例中，所述控制模块包括：
时序控制模块，被配置为：缩短所述灵敏放大器的放大时长。
在一些实施例中，所述时序控制模块包括：
延迟模块，被配置为：延迟开启所述灵敏放大器的放大功能。
在一些实施例中，所述时序控制模块，包括：
关断模块，被配置为：提前关闭所述灵敏放大器的放大功能。
上述各模块可以在硬件上分别为独立模块，也可以为同一硬件模块具有不同功能同一硬件模块。在实际应用中，上述各模块可以进行拆分或组合，这里不做限定。
如图3所示，本公开实施例还提供一种模拟检测方法，所述方法包括：
步骤S301、通过控制灵敏放大器模拟向待检测的存储单元写入第一数据的过程；
步骤S302、通过控制所述灵敏放大器模拟向所述存储单元写入不同于所述第一数据的第二数据的过程，其中，在写入所述第二数据时，通过调整所述灵敏放大器的控制信号，缩短所述灵敏放大器的放大时长；
步骤S303、读取所述存储单元中存储的数据，并根据读取的数据确定所述存储单元是否异常。
本公开实施例中，可以利用软件对存储单元的读写异常进行模拟检测。模拟检测的方法可以针对实际的存储器产品，也可以是针对模拟存储器的虚拟测试。例如，通过软件将待检测设计中的存储器及存储单元电路参数进行模拟仿真，然后通过模拟信号写入第一数据，并基于缩短放大时长的灵敏放大器写入第二数据。这样，可以通过模拟信号检测存储单元读取数据与接触结构设计缺陷，漏电或阻抗过大等异常情况，以便对应检测出产品设计异常。
在进行上述模拟检测时，可以通过软件缩短灵敏放大器的放大时长。 例如，可以通过软件调整灵敏放大器的信号波形，并基于仿真的存储器及存储单元电路模拟写入数据的过程，从而模拟在写入过程中缩短灵敏放大器的放大时长的情况。
这样，一方面，通过仿真电路及模拟信号的方法，可以方便快速地查找设计缺陷，节省检测成本和产品开发成本；另一方面，在模拟检测的过程中可以根据需求多次调整灵敏放大器的放大时长，并找到能够检测出预定异常的合适的放大时长，并将模拟检测得到的放大时长应用于产品的在线检测中。
在一些实施例中，所述在写入所述第二数据时，通过调整所述灵敏放大器的控制信号，缩短所述灵敏放大器的放大时长，包括：
在选通所述存储单元选通的位线后，通过提供延迟开启的控制信号，缩短所述灵敏放大器的放大时长。
在一些实施例中，所述在写入所述第二数据时，通过调整所述灵敏放大器的控制信号，缩短所述灵敏放大器的放大时长，包括：
在选通所述存储单元选通的位线后，通过提供提前关闭的控制信号，缩短所述灵敏放大器的放大时长。
上述控制灵敏放大器放大时长的方法也可以包括延迟开启控制信号以及提前关闭控制信号两种情况。
除此之外，在其他实施例中，还可以通过提供具有一定占空比的周期信号作为控制信号，使得灵敏放大器的放大功能在开启与关闭的状态之间反复切换。这样，通过调整该控制信号的占空比，就可以实现灵敏放大器放大时长的调整。
本公开实施例还提供如下示例：
针对DRAM进行开发及生产过程中需要进行大量的产品测试，用以发现产品不良，并便于进行改善。
在本公开实施例中，可以采用“Y-Page”的方式对DRAM存储阵列进行写操作和读操作，以实现检测。这里，“Y-Page”的读写方式是指一次写操作或读操作同时选通多条位线，并且选同一条字线后可以始终保持字线打开的状态，直至一条字线全部执行完写操作或者读操作。
此外，还可以采用压缩模式对多个存储块进行同时测试，即同时选通多个存储块上的一条字线，并可以采用上述“Y-Page”的方法进行读写操作。这样，可以大幅度减少测试时间，降低开发成本。
如图4所述，本公开实施例中采用上述“Y-Page”方法(并可以结合上述压缩模式)对待测存储单元写入第一数据“1”，这样可以确保所有的待测存储单元中不存在未知数据。调整灵敏放大器的放大时长，并以缩短的灵敏放大器放大时长内重新向各存储单元中写入第二数据“0”。最后通过“Y-Page”方式读取各存储单元中的数据，并基于读取结果确定是否存在异常。
这里，读取之后可以恢复灵敏放大器的放大功能的正常开启，以便进行后续的进一步操作。
最后，还可以重置数据再进行一次上述测试，例如，重新向待测存储单元写入第一数据“0”然后再以缩短的灵敏放大器放大时长内重新向各存储单元中写入第二数据“1”。这样，可以进一步完善检测结果，减少漏检的情况。
以写入第二数据为“0”为例，位线BL与互补位线/BL上的信号时序如图5A所示，图5B为在电路结构上的写入原理图。写入第二数据“0”包括如下过程：
1、激活指令ACT后BLEQ(Bit Line Equalization，位线等电位开关)关闭(BLEQ off)，关闭BLEQ后，位线BL与互补位线/BL不受等位电压V BLE的约束，并会受到存储单元及写入信号的影响。
2、字线打开(WL on)，存储单元与BL之间开始进行电荷分享，使得BL的电压上升至V BLE+△V与/BL之间具有电压差△V。
3、灵敏放大器SA的MOS(Metal-Oxide-Semiconductor，场效应晶体管)器件中的NMOS器件包括M1与M2被打开，但M2的打开程度比M1更大，故/BL上的电位被拉低至V ss。由于M1被短暂打开因此BL被短暂拉低，进而会导致M1重新被关闭。
4、/BL的电压为V ss，导致PMOS器件M3的控制极电位为V ss进而被打开，进一步使得BL上的电压被拉低至V ary。
5、YS开启导致外部输入信号(即输入的第二数据“0”对应的电压)传递至BL，迅速将BL的电位拉低并将/BL的电位拉高。然后关闭YS后，PMOS器件M4被打开，NMOS器件M1被打开，并且M3和M2被关闭。此时/BL上的电位重新被拉高至V ary，BL则被拉低至V ss，从而使得存储单元存入对应第二数据“0”的电荷。
6、存储第二数据“0”后WL被关闭，灵敏放大器SA的放大功能关闭，BLEQ重新输入开启NMOS的信号，打开NMOS器件M5、M6和M7，使得BL与/BL的电压重新被拉到V BLE，直至整个电路下一次被访问。
此外，图5A所涉及的时序包括对存储单元执行写入操作的几个关键的时序，包括：
tRCD(DRAM RAS to CAS Delay，行寻址到列寻址延迟时间)：RAS信号为行地址信号(Row Address Strobe)；CAS信号为列地址信号(Column Address Strobe)。tRCD定义的是在内存的一个rank(存储面)中，行地址激活(Active，ACT)命令发出后，内存对行地址操作所需的时间。每一个存储单元就是一个可存储数据的地址，每个地址都有对应的行号和列号，每一行包含1204个列地址，当某一行地址被激活后，多个CAS请求会被发送以进行读写操作。简单地说，已知行地址位置，在这一行中找到相应的列地址，就可以完成寻址，进行读写操作，从已知行地址到列地址过去 的时间就是tRCD。当内存中某一行地址被激活时，可以称为“open page”(打开页)。在同一时刻，同一个rank可以打开8个行地址(8个bank，也就是8个颗粒各一个)。图5A中，当行地址激活命令ACT发出，到寻找列地址并发出写入指令，中间的间隔时间就是tRCD。
tWR(DRAM Write Recovery Time，内存写入恢复时间)：用于定义内存从写入命令(如图5A中的WR命令)发出(从开始写入算起)到下一次预充电间隔的时间，也就是内存行地址控制器预充电时间的前一个操作。如果这个时间设置得太短，可能会导致前一次写入未完成就开始下一次预充电，并进行寻址，那么前一次写入的数据就会不完整，造成数据丢失的情况发生。在本公开实施例中，可以通过在图5A所示的tWR对应的时段内，通过调整灵敏放大器SA的电源节点信号波形，缩短灵敏放大器SA的信号放大功能的放大时长。
tRP(DRAM RAS Precharge Time，内存行地址控制器预充电时间)：tRP定义的是前一个行地址操作完成并在行地址关闭命令(如图5A中的WL关闭命令)发出并发出预充电命令(如图5A中的RPE命令)后，准备对同一个bank中下一个行地址进行操作，tRP就是下一个行地址激活信号发出前对其进行的预充电时间。由于在行地址关闭命令发出之前，一个rank中的多个行地址可能正在被读写，tRP对内存性能影响小于tRCD对内存性能的影响。tRP的影响会随着多个行地址激活与关闭信号频繁操作一个bank而加大，并且放宽tRP可以帮助提升稳定性。
tRAS(DRAM Active to Precharge Delay，内存行有效至预充电的最短时间)：一般情况为上述tRCD与tWR之和。如果tRAS的周期太长，系统会因为等待过长时间而降低性能，如果tRAS太短，则会导致已被激活的行地址会更早地进入非激活状态，进而引起数据丢失或损坏。
对于写入第二数据为“1”的情况与上述写入第二数据为“0”的情况类似，这里不再赘述。
上述第3步及第4步中打开灵敏放大器SA的MOS器件可以使得灵敏放大器起到信号放大的作用，在本公开实施例中，可以通过调整电源节点(包括PCS节点与NCS节点)上提供电源电压的时间来实现灵敏放大器的灵活调整。例如，通过缩短提供电源电压的时间，来缩短灵敏放大器SA实际起到信号放大作用的时间。这样可以减少向存储单元存储电荷的时长，增大写入第二数据的难度，从而使得存储单元的异常更容易被检测出来。
在写入第二数据为“0”的情况下，如果灵敏放大器SA的放大时长未被缩短，那么其位线BL与互补位线/BL上的波形时序如图6A所示，在位线选通信号YS开启后位线BL与互补位线/BL上的电压迅速翻转。这样，存储单元可以被正常充电以存入相应的数据。即使存储单元的接触结构存在不良，例如，存储单元与位线连接的BLC的阻抗过大，也可以在足够长的充电时长内写入正确的数据从而难以被检测出来。
如果在写入第二数据“0”的情况下，延迟开启灵敏放大器SA的放大功能，位线BL与互补位线/BL上的波形时序图如图6B所示，在位线选通信号YS开启后位线BL与互补位线/BL上的电压无法迅速翻转，SA的放大功能打开后，位线BL与互补位线/BL上的电压被放大，但是由于SA的放大功能正常关闭时，位线BL与互补位线/BL上的电压不足，导致向存储单元存储数据的电压不足且时长不足，进而难以存入正确的数据而更容易被检测出来。
相应的，如图6C所示，在位线选通信号YS开启后位线BL与互补位线/BL上的电压迅速翻转，并在SA的放大功能打开后被放大。但由于SA的放大功能提前关闭，导致位线BL与互补位线/BL上的电压未能达到所需的电位，并提前回归到相同电位，同样导致向存储单元存储数据的电压不足且时长不足，进而难以存入正确的数据而更容易被检测出来。
在写入第二数据为“1”的情况下，如果灵敏放大器SA的放大时长未被缩短，那么其位线BL与互补位线/BL上的波形时序如图6D所示。如果延迟开启灵敏放大器SA的放大功能，则对应的波形时序如图6E所示，如果提前关闭灵敏放大器SA的放大功能，则对应的时序波形如图6F所示。
上述图6A至图6F仅用于示例性地说明不同写入数据下延迟开启和提前关闭灵敏放大器的放大功能造成写入存储单元数据电位不足的情况，并不代表实际波形的时长、比例等。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本公开的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本公开的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本公开实施例的实施过程构成任何限定。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
在本公开所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互 之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元；既可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外，在本公开各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
以上所述，仅为本公开的实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
工业实用性
本公开实施例的技术方案，先在存储单元中写入第一数据，然后重新写入不同于第一数据的第二数据。并且在写入第二数据时缩短灵敏放大器的放大时长。这样，一方面缩短灵敏放大器的放大时长增大了写入的难度，从而使存在异常的存储单元更难以写入正确数据；另一方面，写入第二数据如果不成功，则存储单元中存储的数据仍为第一数据，从而更容易被检测到，进而提升了检测准确率。

Claims (16)

  1. 一种存储器的检测方法，所述方法包括：
    通过灵敏放大器向待检测的存储单元写入第一数据；
    通过所述灵敏放大器向所述存储单元写入第二数据，所述第二数据与所述第一数据不同，在写入所述第二数据时，缩短所述灵敏放大器的放大时长；
    读取所述存储单元中存储的数据，并根据读取的数据确定所述存储单元是否异常。
  2. 根据权利要求1所述的检测方法，其中，所述在写入所述第二数据时，缩短所述灵敏放大器的放大时长，包括：
    选通与所述存储单元耦接的位线，使待写入的写入电压传递至所述位线；
    在选通所述位线后，延迟预定的第一时长开启所述灵敏放大器的放大功能；其中，所述灵敏放大器开启所述放大功能后基于所述写入电压向所述存储单元写入所述第二数据。
  3. 根据权利要求2所述的检测方法，其中，所述灵敏放大器包括：电源节点；所述在选通所述位线后，延迟预定的第一时长开启所述灵敏放大器的放大功能，包括：
    在选通所述位线后，延迟所述第一时长后向所述电源节点施加开启电压以开启所述灵敏放大器的所述放大功能。
  4. 根据权利要求1所述的检测方法，其中，所述在写入所述第二数据时，缩短所述灵敏放大器的放大时长，包括：
    选通与所述存储单元耦接的位线，使待写入的写入电压传递至所述位线；
    在选通所述位线后，提前预定的第二时长关闭所述灵敏放大器的放大功能；其中，所述灵敏放大器开启所述放大功能后基于所述写入电压向所述存储单元写入第二数据。
  5. 根据权利要求4所述的检测方法，其中，所述灵敏放大器包括：电源节点；所述在选通所述位线后，提前预定的第二时长关闭所述灵敏放大器的放大功能，包括：
    在选通所述位线后，延迟预定的第二时长向所述电源节点施加关闭电压以关闭所述灵敏放大器的所述放大功能。
  6. 根据权利要求2至5任一所述的检测方法，其中，所述写入第一数据时的第一写入时长与所述写入第二数据时的第二写入时长相等；
    所述写入第一数据时所述灵敏放大器的第一放大时长大于所述写入第二数据时所述灵敏放大器的第二放大时长。
  7. 根据权利要求6所述的检测方法，其中，所述选通与所述存储单元耦接的位线，使待写入的写入电压传递至所述位线，包括：
    在所述第二写入时长内选通与所述存储单元耦接的位线，使待写入的写入电压传递至所述位线；其中，所述第二写入时长大于灵敏放大器的第二放大时长。
  8. 根据权利要求1所述的检测方法，其中，所述存储器包括至少一个存储块，所述存储块包括多个存储单元；所述方法还包括：
    在对所述待检测的存储单元写入第一数据的过程中，选通与所述待检测的存储单元耦接的字线，同步选通所述字线连接的多条位线，并向所述多条位线和所述字线耦接的多个存储单元中同步写入所述第一数据；
    在对所述待检测的存储单元写入第二数据的过程中，向所述多条位线和所述字线耦接的多个存储单元中同步写入所述第二数据。
  9. 根据权利要求8所述的检测方法，其中，所述存储器的多个存储块上分别包含有所述待检测的存储单元；所述选通与所述待检测的存储单元耦接的字线，包括：
    同步选通多个存储块上与所述待检测的存储单元耦接的字线。
  10. 一种存储器的检测装置，包括：
    写入模块，被配置为：通过灵敏放大器向待检测的存储单元写入数据；
    控制模块，被配置为：控制所述灵敏放大器放大时长；
    读取模块，被配置为：读取所述存储单元中存储的数据，并根据读取的数据确定所述存储单元是否异常。
  11. 根据权利要求10所述的检测装置，其中，所述控制模块包括：
    时序控制模块，被配置为：缩短所述灵敏放大器的放大时长。
  12. 根据权利要求11所述的检测装置，其中，所述时序控制模块包括：
    延迟模块，被配置为：延迟开启所述灵敏放大器的放大功能。
  13. 根据权利要求11所述的检测装置，其中，所述时序控制模块，包括：
    关断模块，被配置为：提前关闭所述灵敏放大器的放大功能。
  14. 一种模拟检测方法，所述方法包括：
    通过控制灵敏放大器模拟向待检测的存储单元写入第一数据的过程；
    通过控制所述灵敏放大器模拟向所述存储单元写入不同于所述第一数据的第二数据的过程，其中，在写入所述第二数据时，通过调整所述灵敏放大器的控制信号，缩短所述灵敏放大器的放大时长；
    读取所述存储单元中存储的数据，并根据读取的数据确定所述存储单元是否异常。
  15. 根据权利要求14所述的方法，其中，所述在写入所述第二数据时，通过调整所述灵敏放大器的控制信号，缩短所述灵敏放大器的放大时长，包括：
    在选通所述存储单元选通的位线后，通过提供延迟开启的控制信号，缩短所述灵敏放大器的放大时长。
  16. 根据权利要求14所述的方法，其中，所述在写入所述第二数据时，通过调整所述灵敏放大器的控制信号，缩短所述灵敏放大器的放大时长，包括：
    在选通所述存储单元选通的位线后，通过提供提前关闭的控制信号，缩短所述灵敏放大器的放大时长。
PCT/CN2022/080687 2022-01-17 2022-03-14 存储器的检测方法、装置及模拟检测方法 WO2023134002A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/808,297 US20230230629A1 (en) 2022-01-17 2022-06-22 Method and device for testing memory and method for simulated testing

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210048891.2A CN116486881A (zh) 2022-01-17 2022-01-17 存储器的检测方法、装置及模拟检测方法
CN202210048891.2 2022-01-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/808,297 Continuation US20230230629A1 (en) 2022-01-17 2022-06-22 Method and device for testing memory and method for simulated testing

Publications (1)

Publication Number Publication Date
WO2023134002A1 true WO2023134002A1 (zh) 2023-07-20

Family

ID=87220044

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/080687 WO2023134002A1 (zh) 2022-01-17 2022-03-14 存储器的检测方法、装置及模拟检测方法

Country Status (2)

Country Link
CN (1) CN116486881A (zh)
WO (1) WO2023134002A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070253265A1 (en) * 2006-05-01 2007-11-01 Christopher Miller Bitline leakage limiting with improved voltage regulation
CN105448329A (zh) * 2014-06-30 2016-03-30 展讯通信（上海）有限公司 静态随机存储器及其数据写入方法、输入输出电路
CN108228398A (zh) * 2018-02-11 2018-06-29 维沃移动通信有限公司 一种异常处理方法及移动终端
CN112992201A (zh) * 2021-03-24 2021-06-18 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法
CN113808639A (zh) * 2021-09-24 2021-12-17 电子科技大学 一种铁电存储单元读写特性验证电路结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070253265A1 (en) * 2006-05-01 2007-11-01 Christopher Miller Bitline leakage limiting with improved voltage regulation
CN105448329A (zh) * 2014-06-30 2016-03-30 展讯通信（上海）有限公司 静态随机存储器及其数据写入方法、输入输出电路
CN108228398A (zh) * 2018-02-11 2018-06-29 维沃移动通信有限公司 一种异常处理方法及移动终端
CN112992201A (zh) * 2021-03-24 2021-06-18 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法
CN113808639A (zh) * 2021-09-24 2021-12-17 电子科技大学 一种铁电存储单元读写特性验证电路结构

Also Published As

Publication number Publication date
CN116486881A (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
US7310284B2 (en) Page access circuit of semiconductor memory device
US5625597A (en) DRAM having test circuit capable of performing function test of refresh counter and measurement of refresh cycle simultaneously
US10157685B2 (en) Memory device and operating method thereof
US6901026B2 (en) Semiconductor integrated circuit equipment with asynchronous operation
US8446755B2 (en) Multiple cycle memory write completion
US9548101B2 (en) Retention optimized memory device using predictive data inversion
US11900984B2 (en) Data destruction
US6185137B1 (en) Semiconductor memory device with decreased current consumption
US6631092B2 (en) Semiconductor memory device capable of imposing large stress on transistor
JP2004103209A (ja) 動作電圧を選択的に供給し、一時的に供給を中断する同期式ｄｒａｍのビットラインセンスアンプ駆動制御回路及び方法
WO2023134002A1 (zh) 存储器的检测方法、装置及模拟检测方法
US6667919B1 (en) Semiconductor memory device and test method thereof using row compression test mode
US9564207B2 (en) Semiconductor memory device, semiconductor memory system and method for controlling self refresh cycle thereof
US7286427B2 (en) Integrated semiconductor memory device with test circuit for sense amplifier
US20230230629A1 (en) Method and device for testing memory and method for simulated testing
CN116092543A (zh) 存储器的检测方法
JP2012099202A (ja) 半導体装置
US6414898B1 (en) Method to reduce peak current for RAS cycle sensing in DRAM using non-multiplexed row and column addresses to avoid damage to battery
US6415399B1 (en) Semiconductor memory device requiring performance of plurality of tests for each of plurality of memory circuits and method for testing the same
US20230221871A1 (en) Memory device and operating method thereof
KR20140060684A (ko) 반도체 메모리 장치의 오버 드라이브 펄스 및 컬럼 선택 펄스 생성 회로
WO2023197399A1 (zh) 一种存储器的测试方法、装置及存储器系统
US20070038804A1 (en) Testmode and test method for increased stress duty cycles during burn in
US7203121B2 (en) Semiconductor integrated circuit device and data write method thereof
CN114566202B (zh) 一种感测放大器的测试方法、装置、存储装置及存储系统

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22919645

Country of ref document: EP

Kind code of ref document: A1