CN112927750A - 失效单元测试方法及装置、存储介质、电子设备 - Google Patents

Abstract

本公开是关于一种失效单元测试方法及装置、存储介质、电子设备，涉及集成电路技术领域。该失效单元测试方法包括：在系统开机后，向所述DRAM中写入测试数据；停止向所述DRAM发送刷新指令，并等待预设时间；读取所述DRAM中的数据，并将所述读取的数据与写入的所述测试数据进行比较，根据所述读取的数据与写入的所述测试数据比较的结果，确定所述DRAM中发生翻转的数据；根据所述发生翻转的数据所在的存储单元确定所述DRAM中的失效单元。本公开提供一种在应用端执行失效单元测试的方法。

Description

失效单元测试方法及装置、存储介质、电子设备

技术领域

本公开涉及集成电路技术领域，具体而言，涉及一种失效单元测试方法及装置、存储介质、电子设备。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，以存储在存储单元电容器中的电荷的形式对数据进行存储。由于存储在存储单元电容器中的电荷随着时间的推移而泄漏，所以DRAM具有有限的数据保留特性。

数据保留时间是衡量数据保留特性的重要指标，是数据保留在DRAM单元中的持续时间。在DRAM出厂前的最终良率测试中，会有关于数据保留时间劣化的测试。

然而，对于应用端的系统级芯片而言，如果系统运行于失效单元上，会导致系统崩溃。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种失效单元测试方法及装置、存储介质、电子设备，以提供一种在应用端执行失效单元测试的方法。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。

根据本公开的第一方面，提供一种失效单元测试方法，应用于动态随机存取存储器DRAM，所述方法包括：

在系统开机后，向所述DRAM中写入测试数据；

停止向所述DRAM发送刷新指令，并等待预设时间；

读取所述DRAM中的数据，并将所述读取的数据与写入的所述测试数据进行比较，根据所述读取的数据与写入的所述测试数据比较的结果，确定所述DRAM中发生翻转的数据；

根据所述发生翻转的数据所在的存储单元确定所述DRAM中的失效单元。

在本公开的一种示例性实施例中，在所述读取的数据与写入的所述测试数据不同时，则所述DRAM中当前存储单元的数据发生翻转。

在本公开的一种示例性实施例中，所述数据发生翻转包括：写入的所述测试数据为1，所述读取的数据为0的情况；

或者，写入的所述测试数据为0，所述读取的数据为1的情况。

在本公开的一种示例性实施例中，所述方法还包括：

根据所述读取的数据与写入的所述测试数据比较的结果，确定所述DRAM中存储单元的数据保留时间。

在本公开的一种示例性实施例中，在所述读取的数据与写入的所述测试数据不同时，所述DRAM中当前存储单元的数据保留时间小于所述预设时间。

在本公开的一种示例性实施例中，在所述读取的数据与写入的所述测试数据相同时，所述DRAM中当前存储单元的数据保留时间大于或等于所述预设时间。

在本公开的一种示例性实施例中，所述预设时间为第一子预设时间或第二子预设时间，所述第一子预设时间小于所述第二子预设时间。

在本公开的一种示例性实施例中，在等待所述第一子预设时间后，如果所述读取的数据与写入的所述测试数据不同，则所述DRAM中存储单元的数据保留时间小于所述第一子预设时间；

在等待所述第二子预设时间后，如果所述读取的数据与写入的所述测试数据相同，则所述DRAM中存储单元的数据保留时间大于或等于所述第二子预设时间；

在等待所述第一子预设时间后，如果所述读取的数据与写入的所述测试数据相同，但等待所述第二子预设时间后，如果所述读取的数据与写入的所述测试数据不同，则所述DRAM中存储单元的数据保留时间大于或等于所述第一子预设时间且小于所述第二子预设时间。

在本公开的一种示例性实施例中，所述第一子预设时间为64ms或96ms，所述第二子预设时间为96ms或128ms。

在本公开的一种示例性实施例中，所述数据保留时间包括数据保留在所述存储单元中所持续的时间。

在本公开的一种示例性实施例中，所述刷新指令包括SR指令和AR指令。

在本公开的一种示例性实施例中，停止向所述DRAM发送刷新指令包括：

通过所述系统中的CPU关闭所述AR指令和所述SR指令。

根据本公开的第二方面，提供一种失效单元测试装置，应用于动态随机存取存储器DRAM，所述装置包括：

测试数据写入模块，用于在系统开机后，向所述DRAM中写入测试数据；

指令控制模块，用于停止向所述DRAM发送刷新指令，并等待预设时间；

数据比较模块，用于读取所述DRAM中的数据，并将所述读取的数据与写入的所述测试数据进行比较，根据所述读取的数据与写入的所述测试数据比较的结果，确定所述DRAM中发生翻转的数据；

失效单元确定模块，用于根据所述发生翻转的数据所在的存储单元确定所述DRAM中的失效单元。

根据本公开的第三方面，提供一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述的失效单元测试方法。

根据本公开的第四方面，提供一种电子设备，包括：

处理器；

存储器，用于存储一个或多个程序，当所述一个或多个程序被所述处理器执行时，使得所述处理器实现上述的失效单元测试方法。

本公开提供的技术方案可以包括以下有益效果：

本公开的示例性实施例中的失效单元测试方法及装置、存储介质、电子设备，一方面，通过在停止发送刷新指令并等待预设时间后，将读取的数据与开机时写入的测试数据进行比较，可以确定出数据是否发生翻转，根据发生翻转的数据可以确定出具体的失效单元，从而为应用端的系统级芯片提供了一种失效单元测试方法。另一方面，在确定出失效单元后，可以避免系统或应用等运行在失效单元上，从而可以减少系统或者应用崩溃发生的概率，提高系统或者应用运行的稳定性，可以为应用端提供指导。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1示意性示出了根据本公开的示例性实施例的一种失效单元测试方法的流程图；

图2示意性示出了根据本公开的示例性实施例的一种DRAM和SoC的连接关系示意图；

图3示意性示出了根据本公开的示例性实施例的一种失效单元测试方法的步骤流程图；

图4示意性示出了根据本公开的示例性实施例的失效单元测试装置的方框图；

图5示意性示出了根据本公开的示例性实施例的一种电子设备的模块示意图；

图6示意性示出了根据本公开的示例性实施例的一种程序产品示意图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。

附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

在DRAM集成电路设备中，存储单元阵列典型地以行和列布置，使得特定的存储单元可以通过指定其阵列的行和列来寻址。字线将行连接到一组探测单元中数据的位线读出放大器。然后在读取操作中，选择或者“列选择”读取放大器中的数据子集用于输出。

DRAM中的每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。由于在现实中晶体管会有漏电的现象，导致电容器上所存储的电荷数量并不足以正确的判别数据，而导致数据毁损。

因此，可以说DRAM的存储单元是“动态的”，从某种意义上是指存储的数据，在存储电容器典型地充电和放电的过程中，会在相对短暂的时间段后消失。因此，为了保持信息，必须刷新DRAM的存储单元的内容。存储电容器的充电或放电状态必须以重复的方式重新应用到单个存储器单元以对DRAM的存储单元进行刷新。DRAM制造商通常会指定一个刷新时间，用于保持DRAM的存储单元中的数据。

对DRAM的刷新操作一般分为两种：自动刷新(Auto Refresh，AR)和自刷新(SelfRefresh，SR)；其中，SR是在获取到刷新指令后持续按照顺序循环刷新整个阵列，而AR则可以设置刷新间隔，并按照刷新间隔的时间自动进行刷新。

刷新操作与读操作相似，但是没有数据被输出。在读取放大器读出存储单元中的数据之后，进行恢复操作，使数据重新被写入存储单元中。因此，数据被“刷新”。通过根据行地址启动字线，并且启动读取放大器，执行刷新操作。

在DRAM芯片运行期间，当接收到自刷新SR进入指令时，芯片内部自动周期性执行刷新操作。在自刷新SR期间，中断对发往芯片的其他命令的接收，并且执行刷新。在接收到自刷新SR退出指令后，芯片被允许接收和执行其他命令。

对于自动刷新AR而言，会在自动刷新AR指令的控制下，进行多次刷新，且每次刷新的行数是有限的，通常需要刷新多次才能将整个阵列刷新完一次。例如，整个阵列有100行，AR每次刷新的行数为4行，那么刷新完整个阵列则需要的自动刷新25次。

数据保持能力是DRAM存储器在不刷新的情况下，能够保留数据不丢失，抵抗漏电的最长时间。通过自刷新SR或者自动刷新AR，DRAM的数据保持能力会得到提升。

参照图1，示出了根据本公开的示例性实施例的一种失效单元测试方法的流程图。如图1所示，该应用于动态随机存取存储器DRAM的失效单元测试方法可以包括以下步骤：

步骤S110，在系统开机后，向DRAM中写入测试数据；

步骤S120，停止向DRAM发送刷新指令，并等待预设时间；

步骤S130，读取DRAM中的数据，并将读取的数据与写入的测试数据比较，根据读取的数据与写入的测试数据比较的结果，确定DRAM中发生翻转的数据；

步骤S140，根据发生翻转的数据所在的存储单元确定DRAM中的失效单元。

根据本公开示例性实施例中的失效单元测试方法，一方面，通过在停止发送刷新指令并等待预设时间后，将读取的数据与开机时写入的测试数据进行比较，可以确定出数据是否发生翻转，根据发生翻转的数据可以确定出具体的失效单元，从而为应用端的系统级芯片提供了一种失效单元测试方法。另一方面，在确定出失效单元后，可以避免系统或应用等运行在失效单元上，从而可以减少系统或者应用崩溃发生的概率，提高系统或者应用运行的稳定性，可以为应用端提供指导。

下面，将对本示例性实施例中的失效单元测试方法进行进一步的说明。

在步骤S110中，在系统开机后，向DRAM中写入测试数据。

本公开示例性实施例中，对DRAM中失效单元的测试可以通过与DRAM连接的SoC(System on Chip，芯片级系统)来完成。SoC是由多个具有特定功能的集成电路组合在一个芯片上形成的系统或产品，其中包含完整的硬件系统及其承载的嵌入式软件。

参照图2，示出了根据本公开的示例性实施例的一种DRAM和SoC的连接关系示意图，图2中，SoC210的外部连接DRAM220，且SoC210中包括CPU(Central Processing Unit，中央处理器)211和DRAMC(DRAM Control，DRAM控制单元)212，CPU211与DRAMC212连接，用于传递控制信息；DRAMC212与DRAM220连接，用于对DRAM220进行控制操作。

在实际应用中，DRAM220可以是LPDDR(Low Power Double Data Rate，低功耗内存)SDRAM、DDR4(Double Data Rate，双倍速率)DRAM颗粒等，本示例性实施例对此不作特殊限定。

本公开示例性实施例中，在系统SoC开机后，可以先向与系统连接的DRAM中写入测试数据，以供后面的测试需要。

在步骤S120中，停止向DRAM发送刷新指令，并等待预设时间。

在实际应用中，在对DRAM进行刷新操作之前，通常需要发送刷新指令，以控制DRAM进入刷新操作。其中，刷新指令包括SR指令和AR指令。

本公开示例性实施例中，通过停止向DRAM发送刷新指令，可以避免DRAM进入刷新操作，从而有利于在不刷新的情况下，对DRAM本身的数据保留特性进行测量，避免因进入刷新状态，不容易暴露颗粒本身保存电荷的能力，导致测量不准确的问题。其中，等待预设时间的目的是为了便于获得数据保留时间，且数据保留时间表征了数据保留在存储单元中所持续的时间。

在实际应用中，可以通过系统中的CPU211来控制停止向DRAM220发送刷新指令，以关闭AR指令和SR指令。另外，等待预设时间则可以通过忙等待函数mDelay(xx)来实现，以确保在等待预设时间的过程中，不会运行其他任务，后面的xx可以用于设置具体的等待时间，即预设时间。

在步骤S130中，读取DRAM中的数据，并将读取的数据与写入的测试数据比较，根据读取的数据与写入的测试数据比较的结果，确定DRAM中发生翻转的数据。

本公开示例性实施例中，在等待预设时间后，通过读取DRAM中的数据，可以将读取的数据与写入的测试数据进行比较，以获得读取的数据与写入的测试数据比较的结果，并可以根据该比较结果确定DRAM中的数据是否发生翻转。在读取的数据与写入的测试数据不同时，则DRAM中当前存储单元的数据发生翻转。

具体的，数据发生翻转可以包括写入的测试数据是1，而读取的数据是0的情况；也可以包括写入的测试数据是0，而读取的数据是1的情况。本示例性实施例对此不作特殊限定。

本公开示例性实施例提供的失效单元测试方法，还可以根据读取的数据与写入的测试数据比较的结果，确定DRAM中存储单元的数据保留时间。具体的，如果在等待预设时间后，存储单元中读取的数据和写入的测试数据不同，即发生了翻转，则DRAM中当前存储单元的数据保留时间小于预设时间；如果在等待预设时间后，存储单元中读取的数据和写入的测试数据相同，即没有发生翻转，则DRAM中当前存储单元的数据保留时间大于或等于预设时间。

在实际应用中，可以在失效单元测试过程中，给DRAM设置多个不同的预设时间，例如，第一子预设时间和第二子预设时间，且第一子预设时间小于第二子预设时间。

在等待第一子预设时间后，如果读取的数据与写入的测试数据不同，则DRAM中存储单元的数据保留时间小于第一子预设时间；在等待第二子预设时间后，如果读取的数据与写入的测试数据相同，则DRAM中存储单元的数据保留时间大于或等于第二子预设时间；在等待第一子预设时间后，如果读取的数据与写入的测试数据相同，但等待第二子预设时间后，如果读取的数据与写入的测试数据不同，则DRAM中存储单元的数据保留时间大于或等于第一子预设时间且小于第二子预设时间。

在实际应用中，第一子预设时间和第二子预设时间的大小可以根据实际需要确定，例如，第一子预设时间可以为64ms或96ms，第二子预设时间可以为96ms或128ms等；本示例性实施例对此不作特殊限定。

参照表1示出了一种具有8*8存储单元阵列的DRAM中写入的测试数据的情况，表2示出了表1中所写入的测试数据在等待第一子预设时间后读取的数据情况，表3示出了表1中所写入的测试数据在等待第二子预设时间后读取的数据情况。作为一种示例，表1中写入的测试数据全部为1，第一子预设时间为96ms，第二子预设时间为128ms。

表1

表2

表3

从表1和表2的对比可以看出，在等待第一子预设时间后，表2中的存储单元3*3和存储单元5*6中的数据从1变为0，即发生了翻转，也就是说，等待96ms后有两个存储单元的数据发生了翻转。

从表1和表3的对比可以看出，在等待第二子预设时间后，表3中的存储单元3*3、存储单元5*6、存储单元2*6、存储单元6*3、存储单元7*5中的数据从1变为0，即发生了翻转，也就是说，等待128ms后有五个存储单元的数据发生了翻转。

另外，从表1和表2还可以看出，存储单元3*3和存储单元5*6的数据发生了翻转，则这两个存储单元的数据保留时间小于第一子预设时间96ms；从表1和表3可以看出，存储单元2*6、存储单元6*3、存储单元7*5中的数据发生了翻转，则这三个存储单元的数据保留时间小于第二子预设时间128ms，但由于在表2中，这三个存储单元的数据没有发生翻转，因此，这三个存储单元的数据保留时间是大于或等于96ms的。其余未发生数据翻转的存储单元的数据保留时间则大于或等于128ms。其中，表4示出了表1所示的存储单元的数据保留时间的分布情况。

表4

从表4可以看出，本公开示例性实施例提供的失效单元测试方法可以给出存储单元的数据保留时间，根据该数据保留时间可以结合实际需要确定选择存储的存储单元，从而在充分利用存储单元的同时，降低系统发生故障的概率，为客户应用端提供了更多的参考依据。

在步骤S140中，根据发生翻转的数据所在的存储单元确定DRAM中的失效单元。

如果确定到DRAM中某一个存储单元发生数据翻转，则确定该存储单元为失效单元，在后期的系统或者应用运行的过程中，可以不使用该失效单元进行数据的存储，从而减少系统或者应用发生崩溃宕机的概率。

参照图3，示出了本示例性实施例的一种失效单元测试过程的流程示意图；如图3所示，步骤S301，系统开机；步骤S302，向DRAM中写入测试数据；步骤S303，停止向DRAM发送刷新指令；步骤S304，等待预设时间；步骤S305，读取DRAM中的数据；步骤S306，比较读取的数据与写入的测试数据，确定DRAM中发生翻转的数据；步骤S307，确定失效单元；在完成上述流程后，还可以再执行步骤S308，改变预设时间，并跳转至步骤S304，确定在不同的预设时间下的失效单元。

需要说明的是，尽管在附图中以特定顺序描述了本发明中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

此外，在本示例实施例中，还提供了一种失效单元测试装置，应用于动态随机存取存储器DRAM，参考图4，该失效单元测试装置400可以包括：测试数据写入模块410、指令控制模块420、数据比较模块430和失效单元确定模块440，其中：

测试数据写入模块410用于在系统开机后，向DRAM中写入测试数据；

指令控制模块420用于停止向DRAM发送刷新指令，并等待预设时间；

数据比较模块430用于读取DRAM中的数据，并将读取的数据与写入的测试数据进行比较，根据读取的数据与写入的测试数据比较的结果，确定DRAM中发生翻转的数据；

失效单元确定模块440用于根据发生翻转的数据所在的存储单元确定DRAM中的失效单元。

上述中各失效单元测试装置的虚拟模块的具体细节已经在对应的失效单元测试方法中进行了详细的描述，因此此处不再赘述。

应当注意，尽管在上文详细描述中提及了失效单元测试装置的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

在本公开的示例性实施例中，还提供了一种能够实现上述方法的电子设备。

所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。

下面参照图5来描述根据本发明的这种实施方式的电子设备500。图5显示的电子设备500仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。

如图5所示，电子设备500以通用计算设备的形式表现。电子设备500的组件可以包括但不限于：上述至少一个处理单元510、上述至少一个存储单元520、连接不同系统组件(包括存储单元520和处理单元510)的总线530、显示单元540。

其中，所述存储单元520存储有程序代码，所述程序代码可以被所述处理单元510执行，使得所述处理单元510执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。例如，所述处理单元510可以执行如图1中所示的步骤S110，在系统开机后，向DRAM中写入测试数据；步骤S120，停止向DRAM发送刷新指令，并等待预设时间；步骤S130，读取DRAM中的数据，并将读取的数据与写入的测试数据比较，根据读取的数据与写入的测试数据比较的结果，确定DRAM中发生翻转的数据；步骤S140，根据发生翻转的数据所在的存储单元确定DRAM中的失效单元。

存储单元520可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(RAM)5201和/或高速缓存存储单元5202，还可以进一步包括只读存储单元(ROM)5203。

存储单元520还可以包括具有一组(至少一个)程序模块5205的程序/实用工具5204，这样的程序模块5205包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。

总线530可以为表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。

电子设备500也可以与一个或多个外部设备570(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备500交互的设备通信，和/或与使得该电子设备500能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口550进行。并且，电子设备500还可以通过网络适配器560与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图所示，网络适配器560通过总线530与电子设备500的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备500使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。

在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。

参考图6所示，描述了根据本发明的实施方式的用于实现上述方法的程序产品600，其可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码，并可以在终端设备，例如个人电脑上运行。然而，本发明的程序产品不限于此，在本文件中，可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。

计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。

可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、RF等等，或者上述的任意合适的组合。

可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。

此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (15)

1.一种失效单元测试方法，应用于动态随机存取存储器DRAM，其特征在于，所述方法包括：

在系统开机后，向所述DRAM中写入测试数据；

停止向所述DRAM发送刷新指令，并等待预设时间；

读取所述DRAM中的数据，并将所述读取的数据与写入的所述测试数据进行比较，根据所述读取的数据与写入的所述测试数据比较的结果，确定所述DRAM中发生翻转的数据；

根据所述发生翻转的数据所在的存储单元确定所述DRAM中的失效单元。

2.根据权利要求1所述的方法，其特征在于，在所述读取的数据与写入的所述测试数据不同时，则所述DRAM中当前存储单元的数据发生翻转。

3.根据权利要求1或2所述的方法，其特征在于，所述数据发生翻转包括：写入的所述测试数据为1，所述读取的数据为0的情况；

或者，写入的所述测试数据为0，所述读取的数据为1的情况。

4.根据权利要求1所述的方法，其特征在于，所述方法还包括：

根据所述读取的数据与写入的所述测试数据比较的结果，确定所述DRAM中存储单元的数据保留时间。

5.根据权利要求4所述的方法，其特征在于，在所述读取的数据与写入的所述测试数据不同时，所述DRAM中当前存储单元的数据保留时间小于所述预设时间。

6.根据权利要求4所述的方法，其特征在于，在所述读取的数据与写入的所述测试数据相同时，所述DRAM中当前存储单元的数据保留时间大于或等于所述预设时间。

7.根据权利要求1所述的方法，其特征在于，所述预设时间为第一子预设时间或第二子预设时间，所述第一子预设时间小于所述第二子预设时间。

8.根据权利要求7所述的方法，其特征在于，在等待所述第一子预设时间后，如果所述读取的数据与写入的所述测试数据不同，则所述DRAM中存储单元的数据保留时间小于所述第一子预设时间；

在等待所述第二子预设时间后，如果所述读取的数据与写入的所述测试数据相同，则所述DRAM中存储单元的数据保留时间大于或等于所述第二子预设时间；

在等待所述第一子预设时间后，如果所述读取的数据与写入的所述测试数据相同，但等待所述第二子预设时间后，如果所述读取的数据与写入的所述测试数据不同，则所述DRAM中存储单元的数据保留时间大于或等于所述第一子预设时间且小于所述第二子预设时间。

9.根据权利要求7所述的方法，其特征在于，所述第一子预设时间为64ms或96ms，所述第二子预设时间为96ms或128ms。

10.根据权利要求4-9任一项所述的方法，其特征在于，所述数据保留时间包括数据保留在所述存储单元中所持续的时间。

11.根据权利要求1所述的方法，其特征在于，所述刷新指令包括SR指令和AR指令。

12.根据权利要求11所述的方法，其特征在于，停止向所述DRAM发送刷新指令包括：

通过所述系统中的CPU关闭所述AR指令和所述SR指令。

13.一种失效单元测试装置，应用于动态随机存取存储器DRAM，其特征在于，所述装置包括：

测试数据写入模块，用于在系统开机后，向所述DRAM中写入测试数据；

指令控制模块，用于停止向所述DRAM发送刷新指令，并等待预设时间；

数据比较模块，用于读取所述DRAM中的数据，并将所述读取的数据与写入的所述测试数据进行比较，根据所述读取的数据与写入的所述测试数据比较的结果，确定所述DRAM中发生翻转的数据；

失效单元确定模块，用于根据所述发生翻转的数据所在的存储单元确定所述DRAM中的失效单元。

14.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-12中任一项所述的失效单元测试方法。

15.一种电子设备，其特征在于，包括：

处理器；

存储器，用于存储一个或多个程序，当所述一个或多个程序被所述处理器执行时，使得所述处理器实现如权利要求1-12中任一项所述的失效单元测试方法。

Images