CN112037843A - 存储器测试方法、装置、存储器、设备及可读存储介质 - Google Patents

Abstract

本发明公开一种存储器测试方法、装置、存储器、设备及可读存储介质。所述方法包括：对存储器中的各存储单元进行保持时间测试，以分别获得各所述存储单元的保持时间；确定本次获得的各所述存储单元的保持时间是否不小于预设的时间规格；当各所述存储单元的保持时间不小于所述时间规格时，统计已执行的保持时间测试的当前测试次数；当所述当前测试次数小于预设测试次数时，进入下一次所述保持时间测试。根据本发明提供的存储器测试方法，可精确地检测到失效存储单元，增大了存储器测试的覆盖率，降低了后续封装测试过程中存储单元发生边缘失效的风险，保证了存储器的可靠性。

Description

存储器测试方法、装置、存储器、设备及可读存储介质

技术领域

本发明涉及存储器测试领域，具体而言，涉及一种存储器测试方法、装置、存储器、设备及可读存储介质。

背景技术

对于易失性存储器来说，当存储器失去电能之后，存储器将不能保持其原始存储的数据。以DRAM(Dynamic Random Access Memory，动态随机存取存储器)举例来说，如图1所示，DRAM的存储单元40由一个晶体管402和一个电容器404组成，其中字线(WL)上的电压VPP控制晶体管402的开关。当存储单元40的晶体管402开启后，存储单元40位线(BL)上的电压VBL对存储单元40的电容器404充电；当存储单元40的晶体管402关闭后，电容器404将随时间变化而漏电。DRAM存储单元40的保持时间是指，在电容器404漏电后该存储单元40仍能保持所存储数据的准确性，而不会造成读取数据失效的有效时间。

存储器的制造过程中会有工艺上的偏差，导致有些存储单元的保持时间会随着测试时间的增加产生变化。在现有的存储器测试方法(如图2所示)中，仅通过一次保持时间测试得到测试结果可能使某些处于时间规格边缘的存储单元被判定为合格，进而在后续封装测试中增加该存储单元失效的风险，导致存储器出现异常。

在所述背景技术部分公开的上述信息仅用于加强对本发明的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

有鉴于此，本发明提供一种存储器测试方法、装置、存储器、电子设备及可读存储介质。

本发明的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。

根据本发明的一方面，提供一种存储器测试方法，所述方法包括：对存储器中的各存储单元进行保持时间测试，以分别获得各所述存储单元的保持时间；确定本次获得的各所述存储单元的保持时间是否不小于预设的时间规格；当各所述存储单元的保持时间不小于所述时间规格时，统计已执行的保持时间测试的当前测试次数；当所述当前测试次数小于预设测试次数时，进入下一次所述保持时间测试。

根据本发明的一实施方式，所述对存储器中的各存储单元进行保持时间测试包括：获取测试数据图案；按照所述测试数据图案依次对所述存储器中的各所述存储单元进行预设读写次数的读写操作，以分别获得每次所述读写操作的各所述存储单元的结果数据；每次所述读写操作对应于不同的暂停时间；基于所述存储单元在每次所述读写操作的结果数据及对应的暂停时间，分别获得各所述存储单元的保持时间。

根据本发明的一实施方式，所述测试数据图案中包含多个目标数据，每个所述目标数据对应于一存储单元；所述按照所述测试数据图案依次对所述存储器中的各所述存储单元进行预设读写次数的读写操作，包括：在每次所述读写操作中，按照所述测试数据图案在各所述存储单元中写入相应的目标数据；暂停预设的暂停时间；分别从各所述存储单元中读出结果数据。

根据本发明的一实施方式，所述基于所述存储单元在每次所述读写操作的结果数据及对应的暂停时间，分别获得各所述存储单元的保持时间，包括：比较各所述存储单元的结果数据和相应的目标数据；当所述存储单元的结果数据和相应的目标数据相同时，确定所述存储单元读写成功；当所述存储单元的结果数据和相应的目标数据不同时，确定所述存储单元读写失败；筛选各所述存储单元在预设读写次数的读写操作中，读写失败的读写操作；将各所述存储单元在所筛选的读写操作中的最短暂停时间所对应的有效暂停时间作为相应所述存储单元的保持时间。

根据本发明的一实施方式，所述基于所述存储单元在每次所述读写操作的结果数据及对应的暂停时间，分别获得各所述存储单元的保持时间，包括：将每次所述读写操作各存储单元的结果数据生成结果数据图案；将各所述结果数据图案和所述测试数据图案进行比较，筛选出与所述测试数据图案不一致的结果数据图案；基于筛选出的结果数据图案，按照对应的暂停时间依次确定各所述存储单元的保持时间。

根据本发明的一实施方式，每次对存储器中的各存储单元进行的保持时间测试中，获取的测试数据图案相同。

根据本发明的一实施方式，每次对存储器中的各存储单元进行的保持时间测试中，获取的测试数据图案不同。

根据本发明的一实施方式，所述预设读写次数的所述读写操作对应的暂停时间分别为：t1,t2,t3,……,tM，其中t1＝1*a,t2＝2*a,t3＝3*a,......,tM＝M*a，a为预设常量，M为大于0的整数。

根据本发明的一实施方式，在所述确定本次获得的各所述存储单元的保持时间是否不小于预设的时间规格之后，所述方法还包括：当至少一个所述存储单元的所述保持时间小于所述时间规格时，确定所述存储器存在失效存储单元；当所述当前测试次数不小于预设测试次数时，确定所述存储器测试通过。

根据本发明的一实施方式，所述存储器为动态随机存取存储器。

根据本发明的另一方面，提供一种存储器测试装置，包括：测试模块，用于对存储器中的各存储单元进行保持时间测试，以分别获得各所述存储单元的保持时间；确定模块，用于确定本次获得的各所述存储单元的保持时间是否不小于预设的时间规格；以及统计模块，用于当各所述存储单元的保持时间不小于所述时间规格时，统计已执行的保持时间测试的当前测试次数；其中当所述当前测试次数小于预设测试次数时，进入下一次所述保持时间测试。

根据本发明的一实施方式，所述测试模块包括：图案获取单元，用于获取测试数据图案；读写操作单元，用于按照所述测试数据图案依次对所述存储器中的各所述存储单元进行预设读写次数的读写操作，以分别获得每次所述读写操作的各所述存储单元的结果数据；每次所述读写操作对应于不同的暂停时间；以及时间获取单元，用于基于所述存储单元在每次所述读写操作的结果数据及对应的暂停时间，分别获得各所述存储单元的保持时间。

根据本发明的一实施方式，所述测试数据图案中包含多个目标数据，每个所述目标数据对应于一存储单元；所述读写操作单元包括：写入子单元，用于在每次所述读写操作中，按照所述测试数据图案在各所述存储单元中写入相应的目标数据；暂停子单元，用于暂停预设的暂停时间；以及读出子单元，用于分别从各所述存储单元中读出结果数据。

根据本发明的一实施方式，所述时间获取单元包括：比较子单元，用于比较各所述存储单元的结果数据和相应的目标数据；确定子单元，用于当所述存储单元的结果数据和相应的目标数据相同时，确定所述存储单元读写成功；以及当所述存储单元的结果数据和相应的目标数据不同时，确定所述存储单元读写失败；筛选子单元，用于筛选各所述存储单元在预设读写次数的读写操作中，读写失败的读写操作；以及计算子单元，用于将各所述存储单元在所筛选的读写操作中的最短暂停时间所对应的有效暂停时间作为相应所述存储单元的保持时间。

根据本发明的一实施方式，所述时间获取单元包括：图案生成子单元，用于将每次所述读写操作各存储单元的结果数据生成结果数据图案；比较筛选子单元，用于将各所述结果数据图案和所述测试数据图案进行比较，筛选出与所述测试数据图案不一致的结果数据图案；以及时间确定子单元，用于基于筛选出的结果数据图案，按照对应的暂停时间依次确定各所述存储单元的保持时间。

根据本发明的一实施方式，每次对存储器中的各存储单元进行的保持时间测试中，获取的测试数据图案相同。

根据本发明的一实施方式，每次对存储器中的各存储单元进行的保持时间测试中，获取的测试数据图案不同。

根据本发明的一实施方式，所述预设读写次数的所述读写操作对应的暂停时间分别为：t1,t2,t3,……,tM，其中t1＝1*a,t2＝2*a,t3＝3*a,......,tM＝M*a，a为预设常量，M为大于0的整数。

根据本发明的一实施方式，所述装置还包括：判断模块，用于当至少一个所述存储单元的所述保持时间小于所述时间规格时，确定所述存储器存在失效存储单元；以及当所述当前测试次数不小于预设测试次数时，确定所述存储器测试通过。

根据本发明的一实施方式，所述存储器为动态随机存取存储器。

根据本发明的再一方面，提供一种存储器，包括：多个存储单元及上述任一种存储器测试装置。

根据本发明的再一方面，提供一种电子设备，包括：存储器、处理器及存储在所述存储器中并可在所述处理器中运行的可执行指令，所述处理器执行所述可执行指令时实现上述任一种存储器测试方法。

根据本发明的再一方面，提供一种可读存储介质，其上存储有计算机可执行指令，所述可执行指令被处理器执行时实现如上述任一种存储器测试方法。

根据本发明的存储器测试方法，要求存储器通过多次测试，只要出现一次任意存储单元的失效即确定整个存储器的失效，可精确地检测到失效存储单元，增大了存储器测试的覆盖率；而对于单次测试通过的存储单元还需要测试多次均通过才被认为合格，降低了后续封装测试过程中存储单元发生边缘失效的风险，保证了存储器的可靠性。

另外，根据一些实施例，本发明的存储器测试方法能够修改每一次测试使用的测试数据图案，可方便地模拟任意存储单元发生漏电的难易程度，消除了存储单元测试的随机性，增强了整个存储器测试的数据有效性。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本发明。

附图说明

通过参照附图详细描述其示例实施例，本发明的上述和其它目标、特征及优点将变得更加显而易见。

图1是根据一示例示出的一种存储单元结构示意图；

图2是一种现有的存储器测试方法的流程图；

图3是根据一示例性实施方式示出的一种存储器测试方法的流程图；

图4是根据一示例性实施方式示出的另一种存储器测试方法的流程图；

图5是根据一示例性实施方式示出的再一种存储器测试方法的流程图；

图6是根据一示例性实施方式示出的一种存储器执行读写操作的示意图；

图7是根据一示例性实施方式示出的另一种存储器执行读写操作的示意图；

图8是根据一示例性实施方式示出的再一种存储器测试方法的流程图；

图9是根据一示例性实施方式示出的再一种存储器测试方法的流程图；

图10是根据一示例性实施方式示出的一种存储器测试装置的框图；

图11是根据一示例性实施方式示出的一种存储器测试装置中测试模块的框图；

图12是根据一示例性实施方式示出的一种存储器的结构示意图；

图13是根据一示例性实施方式示出的一种电子设备的结构示意图；

图14是根据一示例性实施方式示出的一种可读存储介质的示意图；

图15是根据一示例性实施方式示出的存储器测试方法对存储器的一个存储单元进行多次测试的结果图；

图16是根据一示例性实施方式示出的一种基于存储单元在每次读写操作的结果数据及对应的暂停时间获得各存储单元的保持时间的示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本发明将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。附图仅为本发明的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现或者操作以避免喧宾夺主而使得本发明的各方面变得模糊。

在本发明中，除非另有明确的规定和限定，“连接”等术语应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

此外，在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如A和/或B，可以表示单独存在A、单独存在B及同时存在A和B三种情况。

现有的存储器测试方法通常是在对存储单元执行写操作后暂停若干秒(如基于JEDEC标准中对于DDR4内存规定的脉冲持续时间(Pulse width of ALERT_n signal whenasserted)而定义的64ms)，再进行读操作。一般来说，DRAM每64ms或更短的时间刷新一次，也就是说理想状态的DRAM在64ms之内的保持时间都高于时间规格，即电容器漏电后各存储单元均能保持所存储数据的准确性。而实际上存储单元的保持时间是不稳定的，部分处于时间规格边缘的DRAM存储单元的保持时间有可能在64ms之内存在短暂的低于时间规格的时刻，即存在短暂时刻DRAM是不能保持所存储数据的准确性的。

图15是根据一示例性实施方式示出的存储器测试方法对存储器的一个存储单元进行多次测试的结果图。参考图15，对一个存储单元测试一次的结果是该存储单元的保持时间高于时间规格，则该存储单元将会被直接判定为测试通过。而实际上，对该存储单元重复测试多次，在后续的测试中存在某几次测试中该存储单元的保持时间处在时间规格的边缘且略低于时间规格，从可靠性的角度判断该存储单元是“失效”的。处在规格边缘的存储单元是指保持时间接近于预设时间规格，并且存在短暂片刻保持时间小于预设时间规格的存储单元。对于这种边缘失效的存储单元只进行一次测试根本无法发现上述问题。

而从整个存储器来看，每一次测试都可能有新的存储单元出现失效，也可能有之前表现失效的存储单元恢复正常。一旦这些处于时间规格边缘的存储单元被误判为合格，在后续封装测试的过程中将增加其失效的风险。

因此，本发明提出一种新的存储器测试方法，可用于有效测试边缘失效的存储单元。该方法要求存储器通过多次测试，只要出现一次任意存储单元的失效即确定整个存储器的失效，可精确地检测到失效存储单元，增大了存储器测试的覆盖率；而对于单次测试通过的存储单元还需要测试多次均通过才被认为合格，降低了后续封装测试过程中存储单元发生边缘失效的风险，保证了存储器的可靠性。

图3是根据一示例性实施方式示出的一种存储器测试方法的流程图。如图3所示的存储器测试方法例如可以应用于具有多个存储单元的存储器测试中。

参考图3，存储器测试方法10包括：

在步骤S102中，对存储器中的各存储单元进行保持时间测试，以分别获得各存储单元的保持时间。

在步骤S104中，确定本次获得的各存储单元的保持时间是否不小于预设的时间规格。

存储器包括但不限于动态随机存取存储器(DRAM，Dynamic Random AccessMemory)。如上所述，JEDEC标准定义DRAM应该在64ms或更短的时间内被刷新，通常会设定防护频带(Guard Band)，时间规格会大于64ms，例如时间规格可以设定在96ms或128ms。若针对更短的刷新时间，如32ms刷新一次DRAM，则时间规格大于32ms即可。时间规格可根据实际情况设定，符合不同时间规格的DRAM可被定义为不同的等级，符合时间规格越高的，DRAM的等级就越高，性能也越好。

在步骤S106中，当各存储单元的保持时间不小于时间规格时，统计已执行的保持时间测试的当前测试次数。

在步骤S108中，当当前测试次数小于预设测试次数时，进入下一次保持时间测试。

在一些实施例中，在确定本次获得的各存储单元的保持时间是否不小于预设的时间规格之后，如图4所示，方法10还包括：

在步骤S110中，当至少一个存储单元的保持时间小于时间规格时，确定存储器存在失效存储单元。以及

在步骤S112中，当当前测试次数不小于预设测试次数时，确定存储器测试通过。

在一些实施例中，当确定存储器存在失效存储单元时，终止本次保持时间测试，同时记录全部失效存储单元的地址，待后续修补失效存储单元或替换新的存储单元后，还可以重新进行下一轮存储器测试。

根据本发明提供的存储器测试方法，要求存储器通过多次测试，只要出现一次任意存储单元的失效即确定整个存储器的失效，可精确地检测到失效存储单元，增大了存储器测试的覆盖率；而对于单次测试通过的存储单元还需要测试多次均通过才被认为合格，降低了后续封装测试过程中存储单元发生边缘失效的风险，保证了存储器的可靠性。

应清楚地理解，本发明描述了如何形成和使用特定示例，但本发明的原理不限于这些示例的任何细节。相反，基于本发明公开的内容的教导，这些原理能够应用于许多其它实施方式。

图5是根据一示例性实施方式示出的再一种存储器测试方法的流程图。与图3或图4所示方法10的不同之处在于，图5所示的方法20进一步提供了保持时间测试的方法。同样地，如图5所示的存储器测试方法例如可以应用于具有多个存储单元的存储器测试中。

参考图5，存储器测试方法20包括：

在步骤S202中，获取测试数据图案。

在步骤S204中，按照测试数据图案依次对存储器中的各存储单元进行预设读写次数的读写操作，以分别获得每次读写操作的各存储单元的结果数据；其中，每次读写操作对应于不同的暂停时间。

在一些实施例中，测试数据图案中包含多个目标数据，每个目标数据对应于一存储单元；按照测试数据图案依次对存储器中的各存储单元进行预设读写次数的读写操作，包括：在每次读写操作中，按照测试数据图案在各存储单元中写入相应的目标数据；暂停预设的暂停时间；以及分别从各存储单元中读出结果数据。

参考图1，以一个存储单元40为例，其包括一个晶体管402及一个电容器404，其中晶体管402例如可以为NMOS场效晶体管。以图1所示的存储单元40为例，说明对一个存储单元执行一次具体的读写操作如下：

首先，对存储单元40的字线(WL)施加高电平，以开启晶体管402，形成对电容器404充电的通道。然后，对存储单元40的位线(BL)写入逻辑为“1”或“0”的电压信号(即目标数据)，以对电容器404充电。接着，对存储单元40的字线施加低电平达一个预设暂停时间，以关断晶体管402，暂停对电容器404的充电令其自由漏电。最后，由存储单元40的位线读取电压信号(即结果数据)。

在一些实施例中，测试数据图案为与存储器的各存储单元一一对应写入的逻辑电压信号“1”或“0”的任意组合，例如可以对各存储单元全部写入目标数据“1”或全部写入目标数据“0”，或者对各存储单元按行写入目标数据“1”或“0”(即行条纹图案)，或者对各存储单元按列写入目标数据“1”或“0”(即列条纹图案)，抑或对各存储单元行列交叉写入目标数据“1”或“0”(即棋盘状图案)。

在一些实施例中，如图6所示，在对整个存储器进行一次读写操作时，部分的存储单元(如同一行的存储单元)可以被同时写入和同时暂停相同的预设暂停时间，并且可以同时读出数据。

在一些实施例中，如图7所示，在对整个存储器进行一次读写操作时，全部的存储单元可以被顺序执行写入操作，各存储单元在写入之后立即暂停相同的预设暂停时间，读出操作则在暂停时间结束后立即开始执行。

在步骤S206中，基于存储单元在每次读写操作的结果数据及对应的暂停时间，分别获得各存储单元的保持时间。

在一些实施例中，预设读写次数的读写操作对应的暂停时间可以分别为：t1,t2,t3,……,tM，其中t1＝1*a,t2＝2*a,t3＝3*a,......,tM＝M*a，a为预设常量，M为大于0的整数。例如，可以设置a为16秒，则上述M次暂停时间分别为：16ms，32ms，48ms，64ms，80ms，96ms，112ms，128ms，……，M*16ms。其中M例如可以被设置为小于或等于20，但本发明不以此为限，在实际应用中，其可以根据实际需求而设定。

通过不同的测试数据图案可以模拟每个存储单元与周边存储单元的交互作用，不同的周边情况会对保持时间有影响。例如，若一个写入“1”的存储单元周围均为写入“1”的存储单元，则其电位差较小，可以用于模拟该存储单元不易产生漏电的情况，其保持时间可能较长；若一个写入“1”的存储单元周围均为写入“0”的存储单元，则其电位差较大，可以用于模拟该存储单元易产生漏电的情况，其保持时间可能较短。在本发明的一些实施例中，每次对存储器中的各存储单元进行的保持时间测试中获取的测试数据图案可以相同，即不改变每次保持时间测试时写入各存储单元中的电压信号的逻辑。在本发明的另一些实施例中，每次对存储器中的各存储单元进行的保持时间测试中获取的测试数据图案也可以不同，即可随机改变每次保持时间测试时写入任意存储单元中的电压信号的逻辑。

根据本发明提供的存储器测试方法，一方面，该方法要求存储器通过多次测试，只要出现一次任意存储单元的失效即确定整个存储器的失效，可精确地检测到失效存储单元，增大了存储器测试的覆盖率；而对于单次测试通过的存储单元还需要测试多次均通过才被认为合格，降低了后续封装测试过程中存储单元发生边缘失效的风险，保证了存储器的可靠性；更优地，该方法还能够修改每一次测试使用的测试数据图案，可方便地模拟任意存储单元发生漏电的难易程度，消除了存储单元测试的随机性，增强了整个存储器测试的数据有效性。

图8是根据一示例性实施方式示出的再一种存储器测试方法的流程图。与图5所示方法20的不同之处在于，图8所示的方法30进一步提供了一种获得各存储单元保持时间的方法。同样地，如图8所示的存储器测试方法例如可以应用于具有多个存储单元的存储器测试中。

参考图8，存储器测试方法30是针对于独立的各存储单元获得其保持时间，包括：

在步骤S302中，比较各存储单元的结果数据和相应的目标数据。

在步骤S304中，当存储单元的结果数据和相应的目标数据相同时，确定存储单元读写成功。

在步骤S306中，当存储单元的结果数据和相应的目标数据不同时，确定存储单元读写失败。

如上所述，再次参考图1，可以由存储单元40的位线读取电压信号(即结果数据)并比较读出的信号逻辑(“1”或“0”)是否与写入的电压信号(即目标数据)的信号逻辑(“1”或“0”)一致。当存储单元的结果数据和相应的目标数据相同时，确定存储单元读写成功，否则确定存储单元读写失败。

在步骤S308中，筛选各存储单元在预设读写次数的读写操作中，读写失败的读写操作。

在步骤S310中，将各所述存储单元在所筛选的读写操作中的最短暂停时间所对应的有效暂停时间作为相应所述存储单元的保持时间。

一个存储单元的有效暂停时间可以是小于该存储单元的读写失败的读写操作中的最短暂停时间的、该存储单元的读写成功的读写操作中的最长暂停时间。如上所述，例如在每次保持时间测试中，对每一存储单元进行5次读写操作，每次的暂停时间分别设置为64ms，80ms，96ms，112ms，128ms。对于一个存储单元来说：假设在第一次保持时间测试中，该存储单元在前4次读写操作均可通过测试，即确定该存储单元读写成功，但在第5次读写操作未能通过测试，即确定该存储单元读写失败，则128ms对应的有效暂停时间为64ms，80ms，96ms，112ms中的最长暂停时间，则112ms的暂停时间被筛选出来并作为该存储单元在第一次保持时间测试中的保持时间；假设在第二次保持时间测试中，该存储单元在前3次读写操作可通过测试，但在第4、5次读写操作未能通过测试，则112ms及128ms中最短的暂停时间112ms被筛选出来，且选择112ms对应的有效暂停时间64ms，80ms，96ms中，最长的有效暂停时间96ms作为该存储单元在第二次保持时间测试中的保持时间；假设在第三次保持时间测试中，该存储单元在第1、2、4次读写操作可通过测试，但第3、5次读写操作不能通过测试，则96ms和128ms中最短的暂停时间为96ms，且选择96ms对应的有效暂停时间80ms作为该存储单元在第三次保持时间测试中的保持时间。以此类推，但本发明并不以上述列举的暂停时间及读写操作次数为限，其中所列举的暂停时间可以是按时间长短依序执行，也可以是无规则地乱序执行，本发明也不以此为限。

图9是根据一示例性实施方式示出的再一种存储器测试方法的流程图。与图8所示方法30的不同之处在于，图9所示的方法40进一步提供了另一种获得各存储单元保持时间的方法。同样地，如图9所示的存储器测试方法例如可以应用于具有多个存储单元的存储器测试中。

参考图9，存储器测试方法40是针对于由各存储单元构成的存储器整体获得各存储单元的保持时间，包括：

在步骤S402中，将每次读写操作各存储单元的结果数据生成结果数据图案。

如上所述，测试数据图案可以是与存储器的各存储单元一一对应写入的逻辑电压信号“1”或“0”的任意组合。同理，结果数据图案也可以是与存储器的各存储单元一一对应读出的逻辑电压信号“1”或“0”的任意组合。根据每次读写操作中各存储单元的结果数据，按对应存储单元的行列位置进行组合，生成结果数据图案。

在步骤S404中，将各结果数据图案和测试数据图案进行比较，筛选出与测试数据图案不一致的结果数据图案。

在步骤S406中，基于筛选出的结果数据图案，按照对应的暂停时间依次确定各所述存储单元的保持时间。

在筛选出结果数据图案后，可以按照结果数据图案的暂停时间由短到长的顺序，先确定筛选出的结果数据图案对应的暂停时间，再确定该筛选出的结果数据图案中目标数据与结果数据不一致的存储单元，将小于所确定的暂停时间的最长暂停时间作为所确定的存储单元的保持时间。已确定过保持时间的存储单元在不再重新确定保持时间，即将每个结果数据被最早发现不一致时所对应的有效暂停时间作为该结果数据对应的存储单元的保持时间即可。图16是根据一示例性实施例示出的一种基于存储单元在每次读写操作的结果数据及对应的暂停时间获得各存储单元的保持时间的示意图。参考图16，其中各结果数据图案中每一位置记录的结果对应同一存储单元，P＝Pass，表明存储单元的结果数据与之前写入的测试数据一致，记录结果为“通过”；F＝Fail，表明存储单元的结果数据与之前写入的测试数据不一致，记录结果为“失效”：以图案左上角第一个位置对应的存储单元为例，该存储单元在第一次保持时间测试(P1)中只有第5次读写操作(暂停时间为t5)的结果数据与测试数据图案左上角第一个位置的数据不一致，则P1中t5的结果数据图案被筛选出，即对应的保持时间为小于t5的最长暂停时间，即t4；该存储单元在第二次保持时间测试(P2)中也只有第5次读写操作(暂停时间为t5)的结果数据与测试数据图案左上角第一个位置的数据不一致，则P2中t5的结果数据图案被筛选出，即对应的保持时间也为小于t5的最长暂停时间，即t4；该存储单元从第三次保持时间测试(P3)中的第2次读写操作(暂停时间为t2)起的结果数据与测试数据图案左上角第一个位置的数据均不一致，则P3中t2至t5的结果数据图案被筛选出，即筛选出的最短暂停时间为t2，t2对应的保持时间为t1……以此类推，需要注意的是，图16中的暂停时间t1至t5是以时长递增为例进行说明的。

在本发明的一些实施例中，暂停时间可以是按时间长短依序执行，也可以是无规则地乱序执行，本发明并不以此为限，只要将每个结果数据被最早发现不一致时所对应的有效暂停时间作为该结果数据对应的存储单元的保持时间即可。例如可以设置t1～t5分别为112ms，128ms，96ms，64ms及80ms，假设一存储单元在一次保持时间测试中的第1次读写操作(暂停时间为t1＝112ms)及第2次读写操作(暂停时间为t2＝128ms)的结果数据与测试数据图案对应位置的数据均不一致，而在第3次读写操作(暂停时间为t3＝96ms)、第4次读写操作(暂停时间为t4＝64ms)及第5次读写操作(暂停时间为t5＝80ms)的结果数据与测试数据图案对应位置的数据一致，则该存储单元在本次保持时间测试中获得的保持时间为t3＝96ms。

本领域技术人员可以理解实现上述实施方式的全部或部分步骤被实现为由CPU执行的计算机程序。在该计算机程序被CPU执行时，执行本发明提供的上述方法所限定的上述功能。所述的程序可以存储于一种计算机可读存储介质中，该存储介质可以是只读存储器，磁盘或光盘等。

此外，需要注意的是，上述附图仅是根据本发明示例性实施方式的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。

下述为本发明装置实施例，可以用于执行本发明方法实施例。对于本发明装置实施例中未披露的细节，请参照本发明方法实施例。

图10是根据一示例性实施方式示出的一种存储器测试装置的框图。如图10所示的存储器测试装置例如可以应用于检测具有多个存储单元的存储器测试中。

参考图10，存储器测试装置70包括：测试模块702、确定模块704及统计模块706。

其中，测试模块702用于对存储器中的各存储单元进行保持时间测试，以分别获得各存储单元的保持时间。

确定模块704用于确定本次获得的各存储单元的保持时间是否不小于预设的时间规格：

统计模块706用于当各存储单元的保持时间不小于时间规格时，统计已执行的保持时间测试的当前测试次数。

其中，当当前测试次数小于预设测试次数时，进入下一次保持时间测试。在一些实施例中，装置70还包括：判断模块708，用于当至少一个存储单元的保持时间小于时间规格时，确定存储器存在失效存储单元；以及当当前测试次数不小于预设测试次数时，确定存储器测试通过。

在一些实施例中，如图11所示，测试模块702包括：图案获取单元7022、读写操作单元7024以及时间获取单元7026。

其中，图案获取单元7022用于获取测试数据图案。

读写操作单元7024用于按照测试数据图案依次对存储器中的各存储单元进行预设读写次数的读写操作，以分别获得每次读写操作的各存储单元的结果数据；其中，每次读写操作对应于不同的暂停时间。

时间获取单元7026用于基于存储单元在每次读写操作的结果数据及对应的暂停时间，分别获得各存储单元的保持时间。

在一些实施例中，测试数据图案中包含多个目标数据，每个目标数据对应于一存储单元；读写操作单元7024包括：写入子单元、暂停子单元以及读出子单元。其中写入子单元用于在每次读写操作中，按照测试数据图案在各存储单元中写入相应的目标数据。暂停子单元用于暂停预设的暂停时间。读出子单元用于分别从各存储单元中读出结果数据。

在一些实施例中，时间获取单元7026包括：比较子单元、确定子单元、筛选子单元以及计算子单元。

其中，比较子单元用于比较各存储单元的结果数据和相应的目标数据。确定子单元用于当存储单元的结果数据和相应的目标数据相同时，确定存储单元读写成功；以及当存储单元的结果数据和相应的目标数据不同时，确定存储单元读写失败。筛选子单元用于筛选各存储单元在预设读写次数的读写操作中，读写失败的读写操作。计算子单元用于将各存储单元在所筛选的读写操作中的最短暂停时间所对应的有效暂停时间作为相应存储单元的保持时间。

在另一些实施例中，时间获取单元7026包括：图案生成子单元、比较筛选子单元以及时间确定子单元。

其中，图案生成子单元用于将每次读写操作各存储单元的结果数据生成结果数据图案。比较筛选子单元用于将各结果数据图案和测试数据图案进行比较，筛选出与测试数据图案不一致的结果数据图案。时间确定子单元用于基于筛选出的结果数据图案，按照对应的暂停时间依次确定各存储单元的保持时间。

在一些实施例中，预设读写次数的读写操作对应的暂停时间分别为：t1,t2,t3,……,tM，其中t1＝1*a,t2＝2*a,t3＝3*a,......,tM＝M*a，a为预设常量，M为大于0的整数。例如，可以设置a为16秒，则上述M次暂停时间分别为：16ms，32ms，48ms，64ms，80ms，96ms，112ms，128ms，……，M*16ms。其中M例如可以被设置为小于或等于20，但本发明不以此为限，在实际应用中，其可以根据实际需求而设定。

通过不同的测试数据图案可以模拟每个存储单元与周边存储单元的交互作用，不同的周边情况会对保持时间有影响。例如，若一个写入“1”的存储单元周围均为写入“1”的存储单元，则其电位差较小，可以用于模拟该存储单元不易产生漏电的情况，其保持时间可能较长；若一个写入“1”的存储单元周围均为写入“0”的存储单元，则其电位差较大，可以用于模拟该存储单元易产生漏电的情况，其保持时间可能较短。在本发明的一些实施例中，每次对存储器中的各存储单元进行的保持时间测试中获取的测试数据图案可以相同，即不改变每次保持时间测试时写入各存储单元中的电压信号的逻辑。在本发明的另一些实施例中，每次对存储器中的各存储单元进行的保持时间测试中获取的测试数据图案也可以不同，即可随机改变每次保持时间测试时写入任意存储单元中的电压信号的逻辑。

根据本发明提供的存储器测试装置，要求存储器通过多次测试，只要出现一次任意存储单元的失效即确定整个存储器的失效，可精确地检测到失效存储单元，增大了存储器测试的覆盖率；而对于单次测试通过的存储单元还需要测试多次均通过才被认为合格，降低了后续封装测试过程中存储单元失效的风险，保证了存储器的可靠性。

需要注意的是，上述附图中所示的框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

图12是根据一示例性实施方式示出的一种存储器的结构示意图。

参考图12，存储器80包括：多个存储单元802及上述存储器测试装置70。

其中，存储器测试装置70例如可以集成于存储器80中，与多个存储单元802电性连接，用于在对存储器80进行测试时，检测各存储单元802的失效情况。

图13是根据一示例性实施方式示出的一种电子设备的结构示意图。需要说明的是，图13示出的电子设备仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。

如图13所示，电子设备1000以通用计算机设备的形式表现。电子设备1000的组件包括：至少一个中央处理单元(CPU)1001，其可以根据存储在只读存储器(ROM)1002中的程序代码或者从至少一个存储单元1008加载到随机访问存储器(RAM)1003中的程序代码而执行各种适当的动作和处理。

特别地，根据本发明的实施例，所述程序代码可以被中央处理单元1001执行，使得中央处理单元1001执行本说明书上述方法实施例部分中描述的根据本发明各种示例性实施方式的步骤。例如，中央处理单元1001可以执行如图3、图4、图5、图8或图9中所示的步骤。

在RAM 1003中，还存储有电子设备1000操作所需的各种程序和数据。CPU 1001、ROM 1002以及RAM 1003通过总线1004彼此相连。输入/输出(I/O)接口1005也连接至总线1004。

以下部件连接至I/O接口1005：包括键盘、鼠标等的输入单元1006；包括诸如阴极射线管(CRT)、液晶显示器(LCD)等以及扬声器等的输出单元1007；包括硬盘等的存储单元1008；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信单元1009。通信单元1009经由诸如因特网的网络执行通信处理。驱动器1010也根据需要连接至I/O接口1005。可拆卸介质1011，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器1010上，以便于从其上读出的计算机程序根据需要被安装入存储单元1008。

图14是根据一示例性实施方式示出的一种可读存储介质的示意图。

参考图14所示，描述了根据本发明的实施方式的设置为实现上述方法的程序产品1100。可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

上述可读介质承载有一个或者多个程序，当上述一个或者多个程序被执行时，使得该可读介质实现如图3、图4、图5、图8或图9中所示的功能。

以上具体地示出和描述了本发明的示例性实施方式。应可理解的是，本发明不限于这里描述的详细结构、设置方式或实现方法；相反，本发明意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效设置。

Claims (23)

1.一种存储器测试方法，其特征在于，所述方法包括：

对存储器中的各存储单元进行保持时间测试，以分别获得各所述存储单元的保持时间；

确定本次获得的各所述存储单元的保持时间是否不小于预设的时间规格；

当各所述存储单元的保持时间不小于所述时间规格时，统计已执行的保持时间测试的当前测试次数；以及

当所述当前测试次数小于预设测试次数时，进入下一次所述保持时间测试。

2.根据权利要求1所述的方法，其特征在于，所述对存储器中的各存储单元进行保持时间测试包括：

获取测试数据图案；

按照所述测试数据图案依次对所述存储器中的各所述存储单元进行预设读写次数的读写操作，以分别获得每次所述读写操作的各所述存储单元的结果数据；每次所述读写操作对应于不同的暂停时间；以及

基于所述存储单元在每次所述读写操作的结果数据及对应的暂停时间，分别获得各所述存储单元的保持时间。

3.根据权利要求2所述的方法，其特征在于，所述测试数据图案中包含多个目标数据，每个所述目标数据对应于一存储单元；所述按照所述测试数据图案依次对所述存储器中的各所述存储单元进行预设读写次数的读写操作，包括：

在每次所述读写操作中，按照所述测试数据图案在各所述存储单元中写入相应的目标数据；

暂停预设的暂停时间；以及

分别从各所述存储单元中读出结果数据。

4.根据权利要求2所述的方法，其特征在于，所述基于所述存储单元在每次所述读写操作的结果数据及对应的暂停时间，分别获得各所述存储单元的保持时间，包括：

比较各所述存储单元的结果数据和相应的目标数据；

当所述存储单元的结果数据和相应的目标数据相同时，确定所述存储单元读写成功；

当所述存储单元的结果数据和相应的目标数据不同时，确定所述存储单元读写失败；

筛选各所述存储单元在预设读写次数的读写操作中，读写失败的读写操作；以及

将各所述存储单元在所筛选的读写操作中的最短暂停时间所对应的有效暂停时间作为相应所述存储单元的保持时间。

5.根据权利要求2所述的方法，其特征在于，所述基于所述存储单元在每次所述读写操作的结果数据及对应的暂停时间，分别获得各所述存储单元的保持时间，包括：

将每次所述读写操作各存储单元的结果数据生成结果数据图案；

将各所述结果数据图案和所述测试数据图案进行比较，筛选出与所述测试数据图案不一致的结果数据图案；以及

基于筛选出的结果数据图案，按照对应的暂停时间依次确定各所述存储单元的保持时间。

6.根据权利要求2所述的方法，其特征在于，每次对存储器中的各存储单元进行的保持时间测试中，获取的测试数据图案相同。

7.根据权利要求2所述的方法，其特征在于，每次对存储器中的各存储单元进行的保持时间测试中，获取的测试数据图案不同。

8.根据权利要求2所述的方法，其特征在于，所述预设读写次数的所述读写操作对应的暂停时间分别为：t1,t2,t3,……,tM，其中t1＝1*a,t2＝2*a,t3＝3*a,......,tM＝M*a，a为预设常量，M为大于0的整数。

9.根据权利要求1所述的方法，其特征在于，在所述确定本次获得的各所述存储单元的保持时间是否不小于预设的时间规格之后，所述方法还包括：

当至少一个所述存储单元的所述保持时间小于所述时间规格时，确定所述存储器存在失效存储单元；以及

当所述当前测试次数不小于预设测试次数时，确定所述存储器测试通过。

10.根据权利要求1-9任一项所述的方法，其特征在于，所述存储器为动态随机存取存储器。

11.一种存储器测试装置，其特征在于，所述装置包括：

测试模块，用于对存储器中的各存储单元进行保持时间测试，以分别获得各所述存储单元的保持时间；

确定模块，用于确定本次获得的各所述存储单元的保持时间是否不小于预设的时间规格；以及

统计模块，用于当各所述存储单元的保持时间不小于所述时间规格时，统计已执行的保持时间测试的当前测试次数；其中

当所述当前测试次数小于预设测试次数时，进入下一次所述保持时间测试。

12.根据权利要求11所述的装置，其特征在于，所述测试模块包括：

图案获取单元，用于获取测试数据图案；

读写操作单元，用于按照所述测试数据图案依次对所述存储器中的各所述存储单元进行预设读写次数的读写操作，以分别获得每次所述读写操作的各所述存储单元的结果数据；每次所述读写操作对应于不同的暂停时间；以及

时间获取单元，用于基于所述存储单元在每次所述读写操作的结果数据及对应的暂停时间，分别获得各所述存储单元的保持时间。

13.根据权利要求12所述的装置，其特征在于，所述测试数据图案中包含多个目标数据，每个所述目标数据对应于一存储单元；所述读写操作单元包括：

写入子单元，用于在每次所述读写操作中，按照所述测试数据图案在各所述存储单元中写入相应的目标数据；

暂停子单元，用于暂停预设的暂停时间；以及

读出子单元，用于分别从各所述存储单元中读出结果数据。

14.根据权利要求12所述的装置，其特征在于，所述时间获取单元包括：

比较子单元，用于比较各所述存储单元的结果数据和相应的目标数据；

确定子单元，用于当所述存储单元的结果数据和相应的目标数据相同时，确定所述存储单元读写成功；以及当所述存储单元的结果数据和相应的目标数据不同时，确定所述存储单元读写失败；

筛选子单元，用于筛选各所述存储单元在预设读写次数的读写操作中，读写失败的读写操作；以及

计算子单元，用于将各所述存储单元在所筛选的读写操作中的最短暂停时间所对应的有效暂停时间作为相应所述存储单元的保持时间。

15.根据权利要求12所述的装置，其特征在于，所述时间获取单元包括：

图案生成子单元，用于将每次所述读写操作各存储单元的结果数据生成结果数据图案；

比较筛选子单元，用于将各所述结果数据图案和所述测试数据图案进行比较，筛选出与所述测试数据图案不一致的结果数据图案；以及

时间确定子单元，用于基于筛选出的结果数据图案，按照对应的暂停时间依次确定各所述存储单元的保持时间。

16.根据权利要求12所述的装置，其特征在于，每次对存储器中的各存储单元进行的保持时间测试中，获取的测试数据图案相同。

17.根据权利要求12所述的装置，其特征在于，每次对存储器中的各存储单元进行的保持时间测试中，获取的测试数据图案不同。

18.根据权利要求12所述的装置，其特征在于，所述预设读写次数的所述读写操作对应的暂停时间分别为：t1,t2,t3,……,tM，其中t1＝1*a,t2＝2*a,t3＝3*a,......,tM＝M*a，a为预设常量，M为大于0的整数。

19.根据权利要求11所述的装置，其特征在于，还包括：

判断模块，用于当至少一个所述存储单元的所述保持时间小于所述时间规格时，确定所述存储器存在失效存储单元；以及

当所述当前测试次数不小于预设测试次数时，确定所述存储器测试通过。

20.根据权利要求11-19任一项所述的装置，其特征在于，所述存储器为动态随机存取存储器。

21.一种存储器，其特征在于，包括：多个存储单元及根据权利要求11-20任一项所述的存储器测试装置。

22.一种电子设备，包括：存储器、处理器及存储在所述存储器中并可在所述处理器中运行的可执行指令，其特征在于，所述处理器执行所述可执行指令时实现如权利要求1-10任一项所述的方法。

23.一种可读存储介质，其上存储有计算机可执行指令，其特征在于，所述可执行指令被处理器执行时实现如权利要求1-10任一项所述的方法。

Images