CN112992264A - 芯片的测试方法 - Google Patents
芯片的测试方法 Download PDFInfo
- Publication number
- CN112992264A CN112992264A CN202110164292.2A CN202110164292A CN112992264A CN 112992264 A CN112992264 A CN 112992264A CN 202110164292 A CN202110164292 A CN 202110164292A CN 112992264 A CN112992264 A CN 112992264A
- Authority
- CN
- China
- Prior art keywords
- chip
- time
- subunits
- data
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 claims description 28
- 230000014759 maintenance of location Effects 0.000 description 7
- 238000011084 recovery Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000007306 turnover Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 108010001267 Protein Subunits Proteins 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56016—Apparatus features
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种芯片的测试方法，包括：提供一芯片，所述芯片包括若干子单元，对所述芯片进行棋盘格检查，第一次向所有所述子单元写入数据；在所有所述子单元读取第一次写入的数据后，擦除所有所述子单元第一次写入的数据；对所述芯片进行反棋盘格检查，第二次向所有所述子单元写入数据；所有所述子单元读取第二次写入的数据并保持第二次写入的数据；本发明提高了芯片的测试效率。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种芯片的测试方法。
背景技术
在FLASH(闪存)芯片测试中，有一项重要的测试项，即采用棋盘格及反棋盘格的方式来测试FLASH芯片的读、写、擦除和数据保持的能力。尤其是90纳米FLASH芯片中的cell(单元)结构复杂，测试流程多，并且单片晶圆的总FLASH芯片数大幅增加，这也会使得90纳米FLASH芯片的测试时间增加。
在现有技术中，90纳米FLASH芯片的测试方法是先进行棋盘格检查以测试FLASH芯片的读写能力，再擦除FLASH芯片中棋盘格检查保留的数据；然后进行反棋盘格检查以测试FLASH芯片的读写能力，再擦除FLASH芯片中反棋盘格检查保留的数据；制造棋盘格背景，用于数据翻转测试，即写入棋盘格测试的数据，在棋盘格背景下写入反棋盘格测试的数据，测试数据翻转能力；然后在棋盘格及反棋盘格下再测试FLASH芯片的数据保持能力；此方法多次在棋盘格与反棋盘格之间切换，导致测试时间长，测试效率低。
发明内容
本发明的目的在于提供一种芯片的测试方法，以提高芯片的测试效率。
为了达到上述目的，本发明提供了一种芯片的测试方法，包括：
提供一芯片，所述芯片包括若干子单元，对所述芯片进行棋盘格检查，第一次向所有所述子单元写入数据；
在所有所述子单元读取第一次写入的数据后，擦除所有所述子单元第一次写入的数据；
对所述芯片进行反棋盘格检查，第二次向所有所述子单元写入数据；
所有所述子单元读取第二次写入的数据并保持第二次写入的数据。
可选的，向所述子单元写入的数据为二进制数。
可选的，所述子单元在第一次写入的数据和第二次写入的数据相反。
可选的，第一次写入数据时，间隔向所述子单元写入“0”和“1”或间隔向所有所述子单元写入“1”和“0”。
可选的，第二次写入数据时，间隔向所述子单元写入“1”和“0”或间隔向所有所述子单元写入“0”和“1”。
可选的，所有所述子单元读取第二次写入的数据并保持第二次写入的数据之后，还包括：
擦除所有所述子单元第二次写入的数据。
可选的，擦除所有所述子单元第二次写入的数据之后，还包括：
对所述芯片进行棋盘格检查，第三次向所有所述子单元写入数据，所有所述子单元读取第三次写入的数据并保持第三次写入的数据。
可选的，所有所述子单元读取第三次写入的数据并保持第三次写入的数据之后，还包括：
擦除所有所述子单元第三次写入的数据。
可选的，所述芯片为90纳米的FLASH芯片。
可选的，若干所述子单元呈阵列排列。
在本发明提供的一种芯片的测试方法中，提供一芯片，芯片包括若干子单元，对芯片进行棋盘格检查，第一次向所有子单元写入数据，以验证芯片的写能力；在所有子单元读取第一次写入的数据后，擦除所有子单元第一次写入的数据，以验证芯片的读能力及擦除能力；再对芯片进行反棋盘格检查，第二次向所有子单元写入数据，进一步验证芯片的写能力；然后所有子单元读取第二次写入的数据并保持第二次写入的数据，进一步验证芯片的读能力，将第二次写入的数据保持以验证芯片的数据保持能力；本发明较现有技术而言，不需要测试数据翻转能力，并且在反棋盘格检查测试读写能力后直接进行数据保持验证，测试步骤减少，因此缩短了测试时间，提高了芯片的测试效率。
附图说明
图1为本发明一实施例提供的芯片的测试方法的流程图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本实施例提供的芯片的测试方法的流程图。本实施例提供了一种芯片的测试方法，以提高芯片的测试效率，请参考图1，包括：
步骤S1：提供一芯片，芯片包括若干子单元，对芯片进行棋盘格检查，第一次向所有子单元写入数据。
步骤S2：在所有子单元读取第一次写入的数据后，擦除所有子单元第一次写入的数据；
步骤S3：对芯片进行反棋盘格检查，第二次向所有子单元写入数据；
步骤S4：所有子单元读取第二次写入的数据并保持第二次写入的数据。
下面对本实施例提供的芯片的测试方法进行详细的描述。
执行步骤S1：提供一芯片，芯片包括若干子单元，对芯片进行棋盘格检查，第一次向所有子单元写入数据。
具体的，提供一芯片，在本实施例中，此芯片为FLASH芯片，但不限于此类芯片；并且FLASH芯片的工艺尺寸为90纳米，但不限于此，也可为其它的工艺尺寸。FLASH芯片包括若干子单元，若干子单元呈阵列排列。对芯片进行棋盘格检查与反棋盘格检查，棋盘格检查与反棋盘格检查向所有子单元写入的数据相反，向子单元写入的数据为二进制数。
对芯片进行棋盘格检查，第一次向所有子单元写入数据，第一次写入数据时，间隔向子单元写入“0”和“1”或间隔向子单元写入“1”和“0”。具体步骤是：由于子单元是呈阵列状排列，假设子单元的数量为9个，排列为3行3列，且设棋盘格检查是间隔向子单元写入“0”和“1”。按照“0”和“1”的间隔组合写入时，第1行第1列对应的子单元写入的数据为“0”，第1行第2列对应的子单元写入的数据为“1”，第1行第3列对应的子单元写入的数据为“0”，这是第1行的子单元写入的数据为“010”；第2行第1列对应的子单元写入的数据为“1”，第2行第2列对应的子单元写入的数据为“0”，第2行第3列对应的子单元写入的数据为“1”，这是第2行的子单元写入的数据为“101”；第3行第1列对应的子单元写入的数据为“0”，第3行第2列对应的子单元写入的数据为“1”，第3行第3列对应的子单元写入的数据为“0”，这是第3行的子单元写入的数据为“010”。上述为棋盘格检查向所有子单元写入数据，以验证芯片中所有子单元的写入能力。
执行步骤S2：在所有子单元读取第一次写入的数据后，擦除所有子单元第一次写入的数据。
具体的，在对芯片进行棋盘格检查，第一次向所有子单元写入数据之后，所有子单元读取第一次写入的数据，以验证芯片中所有子单元的读取能力。在所有子单元读取写入的数据后，擦除所有子单元第一次写入的数据，在擦除写入的数据后，所有子单元的数据恢复默认均为“1”，以验证芯片中所有子单元的擦除能力。
执行步骤S3：对芯片进行反棋盘格检查，第二次向所有子单元写入数据。
具体的，在步骤S1及步骤S2对芯片进行棋盘格检查，验证了芯片中所有子单元的读写能力之后，还需要对芯片进行反棋盘格检查，以验证芯片中所有子单元的读写能力。
对芯片进行反棋盘格检查，第二次向所有子单元写入数据，子单元在第二次写的数据与第一次写入的数据相反，第二次写入数据时，间隔向子单元写入“1”和“0”或间隔向子单元写入“0”和“1”。具体步骤是：由于子单元是呈阵列状排列，假设子单元的数量为9个，排列为3行3列，且设反棋盘格检查是间隔向子单元写入“1”和“0”。按照“1”和“0”的间隔组合写入时，第1行第1列对应的子单元写入的数据为“1”，第1行第2列对应的子单元写入的数据为“0”，第1行第3列对应的子单元写入的数据为“1”，这是第1行的子单元写入的数据为“101”；第2行第1列对应的子单元写入的数据为“0”，第2行第2列对应的子单元写入的数据为“1”，第2行第3列对应的子单元写入的数据为“0”，这是第2行的子单元写入的数据为“010”；第3行第1列对应的子单元写入的数据为“1”，第3行第2列对应的子单元写入的数据为“0”，第3行第3列对应的子单元写入的数据为“1”，这是第3行的子单元写入的数据为“101”。上述为反棋盘格检查向所有子单元写入数据，以进一步验证芯片中所有子单元的写入能力。
执行步骤S4：所有子单元读取第二次写入的数据并保持第二次写入的数据。
具体的，在对芯片进行反棋盘格检查，第二次向所有子单元写入数据之后，所有子单元读取第二次写入的数据，以进一步验证芯片中所有子单元的读取能力。在所有子单元读取写入的数据后，在反棋盘格检查写入的数据背景下，所有子单元将数据保持，数据保持设定的时长，以验证芯片中所有子单元的数据保持能力。这一步相较于现有技术而言，不需要测试数据翻转能力，并且在反棋盘格检查测试读写能力后直接进行数据保持能力验证，测试步骤减少，因此缩短了测试时间，提高了芯片的测试效率。
进一步地，所有子单元读取第二次写入的数据并保持第二次写入的数据之后，还包括：擦除所有子单元第二次写入的数据，进一步验证芯片中所有子单元的擦除能力，在擦除写入的数据后，所有子单元的数据恢复默认均为“1”。
进一步地，在反棋盘格检查下写入数据，验证芯片中所有子单元的数据保持能力之后，还需要在棋盘格检查下写入数据后进一步验证芯片中所有子单元的数据保持能力。因此在擦除所有子单元第二次写入的数据之后，还包括：对芯片进行棋盘格检查，第三次向所有子单元写入数据，所有子单元读取第三次写入的数据并保持第三次写入的数据。在棋盘格检查下写入数据过程跟步骤S1的相同，在所有子单元读取写入的数据后，在棋盘格检查写入的数据背景下，所有子单元将数据保持，数据保持设定的时长，以进一步验证芯片中所有子单元的数据保持能力。在棋盘格检查下验证完芯片中所有子单元的数据保持能力之后，擦除所有子单元第三次写入的数据。
综上，在本发明提供的一种芯片的测试方法中，提供一芯片，芯片包括若干子单元，对芯片进行棋盘格检查，第一次向所有子单元写入数据，以验证芯片的写能力；在所有子单元读取第一次写入的数据后，擦除所有子单元第一次写入的数据，以验证芯片的读能力及擦除能力；再对芯片进行反棋盘格检查，第二次向所有子单元写入数据，进一步验证芯片的写能力；然后所有子单元读取第二次写入的数据并保持第二次写入的数据，进一步验证芯片的读能力，将第二次写入的数据保持以验证芯片的数据保持能力；本发明较现有技术而言，不需要测试数据翻转能力，并且在反棋盘格检查测试读写能力后直接进行数据保持验证，测试步骤减少，因此缩短了测试时间，提高了芯片的测试效率。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种芯片的测试方法，其特征在于，包括：
提供一芯片，所述芯片包括若干子单元，对所述芯片进行棋盘格检查，第一次向所有所述子单元写入数据；
在所有所述子单元读取第一次写入的数据后，擦除所有所述子单元第一次写入的数据；
对所述芯片进行反棋盘格检查，第二次向所有所述子单元写入数据；
所有所述子单元读取第二次写入的数据并保持第二次写入的数据。
2.如权利要求1所述的芯片的测试方法，其特征在于，向所述子单元写入的数据为二进制数。
3.如权利要求1所述的芯片的测试方法，其特征在于，所述子单元在第一次写入的数据和第二次写入的数据相反。
4.如权利要求3所述的芯片的测试方法，其特征在于，第一次写入数据时，间隔向所述子单元写入“0”和“1”或间隔向所述子单元写入“1”和“0”。
5.如权利要求4所述的芯片的测试方法，其特征在于，第二次写入数据时，间隔向所述子单元写入“1”和“0”或间隔向所述子单元写入“0”和“1”。
6.如权利要求1所述的芯片的测试方法，其特征在于，所有所述子单元读取第二次写入的数据并保持第二次写入的数据之后，还包括：
擦除所有所述子单元第二次写入的数据。
7.如权利要求6所述的芯片的测试方法，其特征在于，擦除所有所述子单元第二次写入的数据之后，还包括：
对所述芯片进行棋盘格检查，第三次向所有所述子单元写入数据，所有所述子单元读取第三次写入的数据并保持第三次写入的数据。
8.如权利要求7所述的芯片的测试方法，其特征在于，所有所述子单元读取第三次写入的数据并保持第三次写入的数据之后，还包括：
擦除所有所述子单元第三次写入的数据。
9.如权利要求1所述的芯片的测试方法，其特征在于，所述芯片为90纳米的FLASH芯片。
10.如权利要求1所述的芯片的测试方法，其特征在于，若干所述子单元呈阵列排列。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110164292.2A CN112992264A (zh) | 2021-02-05 | 2021-02-05 | 芯片的测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110164292.2A CN112992264A (zh) | 2021-02-05 | 2021-02-05 | 芯片的测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112992264A true CN112992264A (zh) | 2021-06-18 |
Family
ID=76348417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110164292.2A Pending CN112992264A (zh) | 2021-02-05 | 2021-02-05 | 芯片的测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112992264A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661730A (en) * | 1996-09-27 | 1997-08-26 | Ramtron International Corporation | Same state and opposite state diagnostic test for ferroelectric memories |
| JP2006127582A (ja) * | 2004-10-26 | 2006-05-18 | Renesas Technology Corp | 半導体装置の製造方法 |
| CN110082672A (zh) * | 2018-01-25 | 2019-08-02 | 大唐移动通信设备有限公司 | 一种芯片内逻辑模型的测试方法及装置 |
| CN112037843A (zh) * | 2019-06-04 | 2020-12-04 | 长鑫存储技术有限公司 | 存储器测试方法、装置、存储器、设备及可读存储介质 |
-
2021
- 2021-02-05 CN CN202110164292.2A patent/CN112992264A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661730A (en) * | 1996-09-27 | 1997-08-26 | Ramtron International Corporation | Same state and opposite state diagnostic test for ferroelectric memories |
| JP2006127582A (ja) * | 2004-10-26 | 2006-05-18 | Renesas Technology Corp | 半導体装置の製造方法 |
| CN110082672A (zh) * | 2018-01-25 | 2019-08-02 | 大唐移动通信设备有限公司 | 一种芯片内逻辑模型的测试方法及装置 |
| CN112037843A (zh) * | 2019-06-04 | 2020-12-04 | 长鑫存储技术有限公司 | 存储器测试方法、装置、存储器、设备及可读存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4991811B2 (ja) | 不揮発性半導体記憶装置及びその試験方法 | |
| US6388919B2 (en) | Memory controller for flash memory system and method for writing data to flash memory device | |
| US20160098216A1 (en) | System and method for refreshing data in a memory device | |
| US7843747B2 (en) | System and method for better testability of OTP memory | |
| US7739560B2 (en) | Nonvolatile semiconductor memory device and method of self-testing the same | |
| CN106158033A (zh) | 存储器电路及其操作方法 | |
| US8363482B2 (en) | Flash memory devices with selective bit line discharge paths and methods of operating the same | |
| US9847122B2 (en) | Multi-bit memory device and on-chip buffered program method thereof | |
| CN101308703B (zh) | 非易失性存储器阵列字线重试擦除及阈值电压恢复的方法 | |
| US6981188B2 (en) | Non-volatile memory device with self test | |
| Hsiao et al. | Built-in self-repair schemes for flash memories | |
| CN108806758B (zh) | 存储器装置及验证数据路径完整性的方法 | |
| US11715539B2 (en) | Safety and correctness data reading and programming in a non-volatile memory device | |
| TWI602055B (zh) | 半導體儲存裝置及其編程方法 | |
| US9146824B1 (en) | Management of bit line errors based on a stored set of data | |
| CN101256839A (zh) | 存储器的验证流程 | |
| KR100875294B1 (ko) | 프로그래밍시 블럭단위의 상태 레지스터를 확인하는 플래시메모리와 그 방법 | |
| US7710802B2 (en) | Method for testing memory | |
| US11183256B2 (en) | Semiconductor memory device and memory state detecting method | |
| CN112992264A (zh) | 芯片的测试方法 | |
| Tseng et al. | A built-in self-repair scheme for multiport RAMs | |
| CN110045920B (zh) | 存储器件及其操作方法 | |
| CN101540199A (zh) | 操作存储器元件的系统及方法 | |
| CN110444244B (zh) | 存储设备读错误纠错能力的测试装置 | |
| TWI762332B (zh) | 快閃記憶體的測試方法及裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |