CN101256839A - 存储器的验证流程 - Google Patents

存储器的验证流程 Download PDF

Info

Publication number
CN101256839A
CN101256839A CNA2007101286650A CN200710128665A CN101256839A CN 101256839 A CN101256839 A CN 101256839A CN A2007101286650 A CNA2007101286650 A CN A2007101286650A CN 200710128665 A CN200710128665 A CN 200710128665A CN 101256839 A CN101256839 A CN 101256839A
Authority
CN
China
Prior art keywords
storage unit
checking
flow process
sequencing
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101286650A
Other languages
English (en)
Inventor
廖惇雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101256839A publication Critical patent/CN101256839A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells

Abstract

一种验证流程，于变更一存储器内所储存的数据后执行，用以验证该存储器的数据状态是否正确。此一存储器具有多个存储单元阵列与一易失性存储器。首先，读取此易失性存储器内所储存的存储单元验证数据。此存储单元验证数据用以指示这些存储单元前次验证状态为“已通过验证”或“未通过验证”。之后，根据存储单元验证数据，仅对前次未通过验证的存储单元执行一验证程序，其余已通过验证的存储单元不被执行验证程序。

Description

存储器的验证流程
技术领域
本发明涉及一种存储器，特别是涉及一种存储器的验证流程。
背景技术
非易失性存储器(non-volatile memory)，是藉由存储单元(memory cell)来储存逻辑数据(0/1)。每一个存储单元包括一个具有栅极(gate)、源极(source)及漏极(drain)的晶体管。藉由施加于栅极、源极及漏极的电压脉冲以改变晶体管中存储层的电荷量，进而设定此晶体管的临界电压值。此存储层例如多晶硅(polysilicon)层或非导体的氮化硅层。最终非易失性存储器便根据存储层所储存的电荷量来表示不同的逻辑数据。
为了验证存储单元的临界电压是否达到预设的电压值，非易失性存储器的程序化进程(program flow)中将会提供一验证程序(verificationprocess)。此验证程序是于存储器程序化(program)后执行。即，当一定数量的存储单元(例如一个页面内所对应到的存储单元)被执行程序化后，将会对这些存储单元执行验证流程(verification process)，例如读取出这些存储单元的临界电压值并分别比对其值是否达到预设的电压值。若有未通过验证方法的存储单元，程序化流程将会对这些未通过验证的存储单元重新执行程序化或是所有的存储单元皆重新执行程序化。然而重新执行程序化后，此程序化流程将会再一次对所有的存储单元执行验证流程以确保每个存储单元均能达到预设的临界电压值。
以多电平存储单元(multi-level-cell)而言，例如硅-氧化硅-氮化硅-氧化硅-硅(Silicon-Oxide-Nirtide-Oxide-Silicon)存储器，简称SONOS存储器，一个SONOS存储单元可储存两位(2bits)的逻辑数据(00，01，10，11)，所以在读取这种存储单元需要花费较长的时间去判断其逻辑数据为何。因此在程序化进程中验证流程将需要较长的时间才能读取出所有的存储单元所储存的逻辑数据。如此一来将造成程序化进程的时间变长，因为将会需要更长的时间以等待验证流程来读取完所有的存储单元。有鉴于此，如何能缩短多电平存储单元的程序化流程的时间便是相关产业需解决的问题。
发明内容
有鉴于此，本发明披露一种快速的验证流程，进而加快整个程序化的流程。
本发明提出一种验证流程，是于变更一存储器内所储存的数据后执行，以验证该存储器的数据状态是否正确。此存储器具有多个存储单元与一随机存取存储器，或是SRAM、缓存器、锁存器(Latch)等。此验证流程叙述如下。先读取此随机存取存储器内所储存的存储单元验证数据。此存储单元验证数据系用以指示这些存储单元前次验证状态为“已通过验证”或“未通过验证”。之后根据存储单元验证数据，仅对前次未通过验证的存储单元执行一验证程序，其余已通过验证的存储单元不被执行验证程序。其中执行该验证程序的步骤还包括记录本次验证程序中未通过验证的存储单元位置于随机存取存储器，以为新的一笔存储单元验证数据。
为使本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。
附图说明
图1为本发明一较佳实施例的一种验证流程的流程图。
图2为程序化进程的流程图。
具体实施方式
本发明提出一种验证流程，藉由先读取出存储器装置中的暂存存储器内所储存的“存储单元验证数据”，并根据此存储单元验证数据仅对前次未通过验证的存储单元执行验证程序(读取、比对与记录验证结果)，以缩短验证流程所需的时间，进而加快各种形式的程序化进程的速度。上述的暂存存储器例如是具有易失性的随机存取存储器(RAM)或是动态随机存取存储器(DRAM)。
请参照图1，其为本发明一较佳实施例的一种验证流程的流程图。此验证流程是于变更存储器内所储存的数据后执行，以验证此存储器变更数据后的数据状态是否正确。此存储器即为非易失性存储器(non-volatilememory)，例如SONOS存储器。此存储器具有多个阵列式存储单元与一随机存取存储器。此随机存取存储器例如为SRAM、缓存器或锁存器(Latch)等。此验证流程叙述下。首先于步骤102，读取此随机存取存储器内所储存的存储单元验证数据。此存储单元验证数据用以指示这些存储单元前次的验证结果为“已通过验证”或“未通过验证”。接着，于步骤104，根据此存储单元验证数据所指示，仅对前次未通过验证的存储单元执行验证程序，其余已通过验证的存储单元不被执行验证程序，以缩短验证程序中从存储单元中读取出数据所需时间。其中执行验证程序的步骤还包括了记录本次验证程序中未通过验证的存储单元位置于此随机存取存储器，以为新的一笔存储单元验证数据。
进一步以具体的方式说明本发明如何有效地缩短验证流程。例如在程序化进程(program flow)中，此验证流程跟随于一程序化(program)后执行。如图2所示，其为程序化进程的流程图。程序化进程中具有两大步骤，步骤202为一程序化流程，而步骤204为本发明的验证流程。于步骤202，此一程序化流程用以根据欲写入至存储单元的逻辑数据程序化存储单元，例如在程序化流程中，首先是先对存储器中对应于一被写入单元的全部或部份的多个存储单元进行程序化，例如对需要写入“0”的存储单元操作。在程序的定义中，一个被写入单元对应于一页面(page)。之后，在执行验证流程204时，首先从RAM中读取此页面所对应到的存储单元的验证状态，以决定对应于此页面中哪些存储单元需要被读取以验证数据状态是否正确。换句话说，在执行验证流程时本发明并不会先对存储单元进行读取，而是先从RAM得知此次验证流程中哪些存储单元需要被验证，然后再对这些需要被验证的存储单元执行验证程序，包括读取、比对与记录此次验证的结果。接着，在步骤206中，如仍有未进行验证的存储单元，则重复步骤202的程序化方法，直至所有存储单元皆完成验证为止。在验证程序中，可同时于RAM中搜寻待验证的下一地址，亦即步骤102与104可同时执行。
由于读取RAM的速度远快于读取存储单元的速度。例如读取出一个存储单元内所储存的数据需要500ns，而读取存储单元验证数据中的一笔对应一个存储单元位置的验证数据仅仅需要50ns。一个被程序化单元对应512byte。每次读取或写入8个bit。在此页面仅有两个存储单元需要被验证的情况下，例如前一次验证中是记录两个存储单元未通过验证，因此此次程序化仅对此两存储单元操作。在传统的验证流程下，程序化后对所有对应于此页面的存储单元进行验证程序，故需要512×500ns＝256us，即读取512byte的存储单元所需的时间。然而本发明先从RAM得知需要被验证的存储单元位置，然后仅对对应于此两存储单元位置的两存储单元进行验证，故所需的时间为50ns×512+500ns×2＝26.6us，即读取RAM所需的时间(50ns×512)加上读取两存储单元所需的时间(500ns×2)。由此可知本发明确实可以大幅缩短验证程序所需的时间，进而缩短整个程序化流程所需的时间。
其中本发明并不限定验证流程须于程序化进程或任何流程中执行。其它，例如软性程序化进程(soft-program flow)、预先程序化进程(pre-program flow)等亦可。例如预先程序化流程是于一擦除进程中执行，用以提高擦除存储器数据的稳定性。此验证程序是对应于此预先程序化对存储单元执行验证(读取、比对与记录验证结果)，以验证数据状态是否正确。或是，验证流程是于一软程序化(soft program)后执行。此软程序化用以紧缩存储单元的临界电压的分布。而验证程序亦对应于此软程序化，对存储单元执行验证。
此外本实施例在读取存储单元验证数据的步骤中，若读取到未通过验证的一存储单元位置(address)，在对此存储单元位置所对应到的存储单元执行验证程序的同时持续从存储器RAM中读取剩下的存储单元验证数据。例如第一次程序化后(于此并不限定何种形式的程序化，可以是根据数据进行写入操作的program或是soft-program与pre-program)，由于所有的存储单元均未被验证过，所以读取出存储单元验证数据中的第一笔存储单元位置后，便开始对对应于此第一笔存储单元位置的存储单元执行验证程序。在此验证流程亦同时持续读取出第二、三...至最后一笔存储单元位置，并加载这些存储单元位置以依序验证这些存储单元。如此一来才不至于浪费时间在等待读取验证RAM上。
本发明上述实施例所披露的验证流程，并不会先对存储单元做读取，而是先从随机存取存储器那得知哪些存储单元需要被验证，然后仅对这些需要被验证的存储单元执行验证程序。如此一来将可以大幅缩短验证流程所需的时间。
综上所述，虽然本发明已以一较佳实施例披露如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下可作各种的更动与润饰，因此本发明的保护范围以本申请的权利要求为准。

Claims (8)

1. 一种验证流程，用以于变更一存储器系统中的一数据存储器后，验证该数据存储器的状态，其中，该数据存储器具有多个存储单元，该存储器系统还包括用以储存一存储单元验证数据的一暂存存储器，该验证方法包括：
对该数据存储器进行一第一验证程序；
将所述存储单元中“未通过验证”的结果记录于该暂存存储器；以及
依据该“未通过验证”的结果，对所述存储单元进行一第二验证程序。
2. 如权利要求1所述的验证流程，还包括：
记录该第一验证程序中未通过验证的该存储单元位置于该暂存存储器，并更新该存储单元验证数据。
3. 如权利要求2所述的验证流程，其中在进行该第二验证程序时，还包括：
若读取到未通过验证的一存储单元位置，在对该存储单元位置所对应到的该存储单元执行该第二验证程序的同时，自该暂存存储器中读取该存储单元验证数据。
4. 如权利要求3所述的验证流程，其中该验证流程是于一程序化后执行，该程序化用以根据欲写入至所述存储单元的数据程序化所述存储单元。
5. 如权利要求3所述的验证流程，其中该验证流程是于一预先程序化后执行，该预先程序化是于一擦除进程中执行。
6. 如权利要求3所述的验证流程，其中该验证流程是于一软程序化后执行，该软程序化用以改变存储单元的临界电压的分布。
7. 如权利要求1所述的验证流程，其中该暂存存储器为一随机存取存储器。
8. 如权利要求1所述的验证流程，其中该暂存存储器为一动态随机存取存储器。
CNA2007101286650A 2007-02-27 2007-07-09 存储器的验证流程 Pending CN101256839A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/679,205 US20080205159A1 (en) 2007-02-27 2007-02-27 Verification process of a flash memory
US11/679,205 2007-02-27

Publications (1)

Publication Number Publication Date
CN101256839A true CN101256839A (zh) 2008-09-03

Family

ID=39715715

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101286650A Pending CN101256839A (zh) 2007-02-27 2007-07-09 存储器的验证流程

Country Status (3)

Country Link
US (1) US20080205159A1 (zh)
CN (1) CN101256839A (zh)
TW (1) TWI398872B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800365A (zh) * 2011-05-26 2012-11-28 北京兆易创新科技有限公司 非易失存储器的测试校验方法和系统
CN105261398A (zh) * 2015-10-08 2016-01-20 联发科技（新加坡）私人有限公司 动态随机存取存储器的校准方法及装置
CN107135205A (zh) * 2017-04-14 2017-09-05 天地融科技股份有限公司 一种网络接入方法和系统
CN108021483A (zh) * 2017-10-20 2018-05-11 盛科网络（苏州）有限公司 一种芯片的寄存器访问功能的验证方法及其装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8270222B2 (en) * 2009-09-24 2012-09-18 Macronix International Co., Ltd. Local word line driver of a memory
CN109087676B (zh) * 2017-06-14 2020-10-20 北京兆易创新科技股份有限公司 一种非易失性存储器的编程方法及装置
CN111863081A (zh) * 2019-04-29 2020-10-30 北京兆易创新科技股份有限公司 一种控制NOR flash存储器编程验证的方法和装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155701A (en) * 1985-02-08 1992-10-13 Hitachi, Ltd. Semiconductor integrated circuit device and method of testing the same
US5910921A (en) * 1997-04-22 1999-06-08 Micron Technology, Inc. Self-test of a memory device
US6380730B1 (en) * 2000-07-12 2002-04-30 Credence Systems Corporation Integrated circuit tester having a program status memory
JP2002093193A (ja) * 2000-09-13 2002-03-29 Advantest Corp メモリ試験方法・メモリ試験装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800365A (zh) * 2011-05-26 2012-11-28 北京兆易创新科技有限公司 非易失存储器的测试校验方法和系统
CN105261398A (zh) * 2015-10-08 2016-01-20 联发科技（新加坡）私人有限公司 动态随机存取存储器的校准方法及装置
CN105261398B (zh) * 2015-10-08 2018-12-28 联发科技（新加坡）私人有限公司 动态随机存取存储器的校准方法及装置
CN107135205A (zh) * 2017-04-14 2017-09-05 天地融科技股份有限公司 一种网络接入方法和系统
CN107135205B (zh) * 2017-04-14 2020-04-10 天地融科技股份有限公司 一种网络接入方法和系统
CN108021483A (zh) * 2017-10-20 2018-05-11 盛科网络（苏州）有限公司 一种芯片的寄存器访问功能的验证方法及其装置

Also Published As

Publication number Publication date
TWI398872B (zh) 2013-06-11
TW200836207A (en) 2008-09-01
US20080205159A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
JP4902002B1 (ja) 不揮発性半導体記憶装置
CN103730158B (zh) 非易失性半导体存储器、擦洗方法以及编程方法
US9070474B2 (en) Nonvolatile semiconductor memory device
CN101256839A (zh) 存储器的验证流程
JP2009301616A (ja) 不揮発性半導体記憶装置
US9384839B2 (en) Write sequence providing write abort protection
CN106158033A (zh) 存储器电路及其操作方法
TWI700699B (zh) 用於程式化記憶體系統的方法
US20080285368A1 (en) Method for nrom array word line retry erasing and threshold voltage recovering
CN101271731A (zh) 存储器的擦除方法
US20130250675A1 (en) Method and Apparatus for Reducing Erase Disturb of Memory By Using Recovery Bias
US8542531B2 (en) Charge equilibrium acceleration in a floating gate memory device via a reverse field pulse
CN109935264B (zh) 一种存储单元的擦除方法、装置及存储器
KR100965074B1 (ko) 불휘발성 메모리 장치 메모리 셀 블록 및 부가 정보 관리 방법
US20120008393A1 (en) Nonvolatile memory device and operation method thereof
KR20170103605A (ko) 반도체 메모리 장치 및 입력 데이터의 검증 방법
KR102119179B1 (ko) 반도체 장치 및 그 동작 방법
KR100335769B1 (ko) 플래쉬 메모리 소자의 프로그램 방법
KR20070109684A (ko) 낸드 플래시 메모리 장치의 소거방법
CN110838329B (zh) 一种存储器的擦除方法和系统
CN110838318A (zh) 提高存储器数据可靠性的方法和系统
JP2006190488A (ja) 半導体記憶装置の書き込み方法
CN110888519B (zh) 一种存储器的编程方法和系统
TWI543172B (zh) 降低記憶體臨限電壓的方法、非揮發性記憶體的抹除操作方法、及使用該方法的非揮發性記憶體
JP3138557B2 (ja) 不揮発性記憶回路の初期書込み方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080903