CN114550801A - 存储芯片的测试方法和测试装置、电子设备 - Google Patents
存储芯片的测试方法和测试装置、电子设备 Download PDFInfo
- Publication number
- CN114550801A CN114550801A CN202210180217.XA CN202210180217A CN114550801A CN 114550801 A CN114550801 A CN 114550801A CN 202210180217 A CN202210180217 A CN 202210180217A CN 114550801 A CN114550801 A CN 114550801A
- Authority
- CN
- China
- Prior art keywords
- data
- memory
- test
- storage
- test data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
Landscapes
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请实施例涉及一种存储芯片的测试方法和测试装置、电子设备。该方法包括：开启待测存储芯片中的存储单元；在存储单元中写入测试数据；从存储单元中读取与测试数据对应的存储数据；根据测试数据与存储数据，生成待测存储芯片的测试结果；其中，开启待测存储芯片中的存储单元时的字线开启电压大于存储单元的标准开启电压；和/或，存储单元的开启时间大于存储单元的标准开启时间。避免了在预设存储芯片中的存储单元中写入测试数据时，存储单元中存储的电荷不足进而影响电容电荷保存时间的测试，同时缩短了写入测试数据的时间，节约了测试成本，提高了存储芯片的良率。
Description
技术领域
本申请实施例涉及半导体技术领域，特别是涉及一种存储芯片的测试方法和测试装置，以及一种电子设备。
背景技术
动态随机存储器(DRAM，Dynamic Random Access Memory)是一种常见的存储器件，动态随机存储器一般包括多个存储单元，每个存储单元通过一个电容储存数据信号“0”或“1”。其中，每个电容存储高电平“1”的时长需要达到预设的时长，才能避免所存储的数据发生错误，实现动态随机存储器的动态存储功能。电容电荷保存时间(Retention)是指在DRAM中ACT指令(active)后电容充电完成后的电荷保存时间，如何准确测试动态随机存储器中每个存储单元的电容电荷保存时间，以筛选出电容电荷保存时间不足的存储单元成为急需解决的问题。
发明内容
本申请提供了一种存储芯片的测试方法和测试装置，以及一种电子设备，可以优化动态随机存储器中存储单元的电容电荷保存时间的测试，达到准确筛选出电容电荷保存时间不足的存储单元，消除容电荷保存时间不足导致的存储数据信号发生错误的目的。
本申请提供一种存储芯片的测试方法，包括：
开启待测存储芯片中的存储单元；
在存储单元中写入测试数据；
从存储单元中读取与测试数据对应的存储数据；
根据测试数据与存储数据，生成待测存储芯片的测试结果；
其中，开启待测存储芯片中的存储单元时的字线开启电压大于存储单元的标准开启电压；和/或，存储单元的开启时间大于存储单元的标准开启时间。
在其中一个实施例中，从存储单元中读取与测试数据对应的存储数据之前，包括：
向存储单元施加预设衬底电压；
其中，预设衬底电压小于存储单元的标准字线衬底电压。
在其中一个实施例中，在存储单元中写入测试数据的步骤与从存储单元中读取与测试数据对应的存储数据的步骤之间具有一段静置时间。
在其中一个实施例中，所述静置时间大于等于30ms且小于等于200ms。
在其中一个实施例中，在第一方向上，待测存储芯片包括多列存储单元，每一列存储单元采用一个或者多个检测周期；
在存储单元中写入测试数据，包括：
在处于同一个检测周期内的存储单元中写入测试数据；
从存储单元中读取与测试数据对应的存储数据，包括：
从处于同一个检测周期内的存储单元中读取存储数据。
在其中一个实施例中，待测存储芯片的各列存储单元按照遍历的形式进行测试；其中，遍历的方向为第一方向。
在其中一个实施例中，在第二方向上，待测存储芯片包括多行存储单元，每一行存储单元采用一个或者多个检测周期；
在存储单元中写入测试数据，包括：
在处于同一个检测周期内的存储单元中写入测试数据；
从存储单元中读取与测试数据对应的存储数据，包括：
从处于同一个检测周期内的存储单元中读取存储数据。
在其中一个实施例中，待测存储芯片的各行存储单元按照遍历的形式进行测试；其中，遍历的方向为第二方向。
在其中一个实施例中，测试数据包括具有相等数据位的多个二进制序列，且每个二进制序列具有不同的数据拓扑。
在其中一个实施例中，存储芯片的测试方法还包括：
按照以下方式确定测试数据：
以测试数据中的任意一个或多个数据位为转换位，对测试数据进行遍历访问，并将遍历访问到的转换位的数据进行翻转，直至遍历完测试数据中的每个二进制序列。
在其中一个实施例中，各行存储单元或者各列存储单元的位数大于或等于测试数据的位数。
在其中一个实施例中，各行存储单元或者各列存储单元的位数为测试数据的位数的整数倍。
在其中一个实施例中，数据拓扑有且只有二个数据位为0。
在其中一个实施例中，根据测试数据与存储数据，生成待测存储芯片的测试结果，包括：
比较读取数据和测试数据，若读取数据和测试数据不同，则判定该存储单元出现读写错误。
在其中一个实施例中，开启待测存储芯片中的存储单元之前，还包括：
对待测存储芯片中的存储单元进行初始化处理。
在其中一个实施例中，字线开启电压大于或等于2伏特且小于或等于4.5伏特，开启时间大于0且小于或等于100毫秒。
本申请还提供一种存储芯片的测试装置，包括：
开启模块，用于开启待测存储芯片中的存储单元；
写入模块，用于在存储单元中写入测试数据；
读取模块，用于从存储单元中读取与测试数据对应的存储数据；
处理模块，用于根据测试数据与存储数据，生成待测存储芯片的测试结果；
其中，开启待测存储芯片中的存储单元时的字线开启电压大于存储单元的标准开启电压；和/或，存储单元的开启时间大于存储单元的标准开启时间。
本申请还提供一种电子设备，包括：至少一个处理器和存储器；
存储器存储计算机执行指令；
至少一个处理器执行存储器存储的计算机执行指令，使得至少一个处理器执行如上述任一项存储芯片的测试方法。
本申请还提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现如上述任一项存储芯片的测试方法。
上述存储芯片的测试方法，开启待测存储芯片中的存储单元；在存储单元中写入测试数据；从存储单元中读取与测试数据对应的存储数据；根据测试数据与存储数据，生成待测存储芯片的测试结果；其中，开启待测存储芯片中的存储单元时的字线开启电压大于存储单元的标准开启电压；和/或，存储单元的开启时间大于存储单元的标准开启时间。通过设置开启待测存储芯片中的存储单元时的字线开启电压大于存储单元的标准开启电压；和/或，存储单元的开启时间大于存储单元的标准开启时间，避免了在预设存储芯片中的存储单元中写入测试数据时，存储单元中存储的电荷不足进而影响电容电荷保存时间的测试，同时缩短了写入测试数据的时间，节约了测试成本，提高了存储芯片的良率，同时可以准确测试动态随机存储器中每个存储单元的电容电荷保存时间，有效筛选出待测存储芯片中电容电荷保存时间不足的存储单元。
上述存储芯片的测试装置，通过设置开启待测存储芯片中的存储单元时的字线开启电压大于存储单元的标准开启电压；和/或，存储单元的开启时间大于存储单元的标准开启时间，避免了在预设存储芯片中的存储单元中写入测试数据时，存储单元中存储的电荷不足进而影响电容电荷保存时间的测试，同时缩短了写入测试数据的时间，节约了测试成本，提高了存储芯片的良率，同时可以准确测试动态随机存储器中每个存储单元的电容电荷保存时间，有效筛选出待测存储芯片中电容电荷保存时间不足的存储单元。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中存储芯片的测试方法的流程示意图；
图2为一实施例中待测存储芯片的排布示意图；
图3为另一实施例中待测存储芯片的排布示意图；
图4为图3对应的一实施例中的测试数据的示意图；
图5为一实施例中存储芯片的测试装置的示意图；
图6为另一实施例中存储芯片的测试装置的示意图。
附图标记说明：
102、开启模块；104、写入模块；106、读取模块；108、处理模块；110、输出模块；112、修正模块。
具体实施方式
为了便于理解本申请实施例，下面将参照相关附图对本申请实施例进行更全面的描述。附图中给出了本申请实施例的首选实施例。但是，本申请实施例可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请实施例的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请实施例的技术领域的技术人员通常理解的含义相同。本文中在本申请实施例的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请实施例。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本申请实施例的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本申请实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请实施例的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。在本申请的描述中，“若干”的含义是至少一个，例如一个，两个等，除非另有明确具体的限定。
图1为一实施例中存储芯片的测试方法的流程示意图，如图1所示，在本实施例中提供一种存储芯片的测试方法，包括：
S102，开启待测存储芯片中的存储单元。
首先，选择需要进行测试的存储芯片作为待测存储芯片，其中，存储芯片中具有若干个用于存储数据信号的存储单元，然后，向待测存储芯片中的存储单元对应的字线提供字线开启电压，以开启待测存储芯片中的各个存储单元，其中，字线开启电压指的是能开启存储单元的字线的电压值。可以理解的是，通过字线开启电压已开启待测存储芯片中的所有存储单元。
S104，在存储单元中写入测试数据。
通过写入操作向待测存储芯片中已开启的存储单元中写入测试数据，测试数据指的是测试人员设置的用于测试待测存储芯片中存储单元的电容电荷保存时间的数据信号，其中，测试数据的写入方式包括W4C、X8C或CHK。可以理解的是，在写入测试数据之后还包括：关闭已写入测试数据的存储单元的步骤。
S106，从存储单元中读取与测试数据对应的存储数据。
在存储单元中写入测试数据之后，通过读取操作读取存储单元中存储的与写入的测试数据对应的存储数据，这里的存储数据指的是读取操作进行时，存储单元中存储的与测试数据对应的实时数据。
S108，根据测试数据与存储数据，生成待测存储芯片的测试结果。
根据写入的测试数据和读取到的存储数据，得到待测存储芯片的测试结果。其中，开启待测存储芯片中的存储单元时的字线开启电压大于存储单元的标准开启电压，其中，标准开启电压指的是能开启存储单元的临近电压；和/或，存储单元的开启时间大于存储单元的标准开启时间，其中，开启时间指的是开启存储单元到关闭存储单元之间的时间间隔，即向存储单元提供字线开启电压的时间间隔；标准开启时间指的是开启存储单元到完成向存储单元写入测试数据的最小时间间隔。
上述存储芯片的测试方法，开启待测存储芯片中的存储单元；在存储单元中写入测试数据；从存储单元中读取与测试数据对应的存储数据；根据测试数据与存储数据，生成待测存储芯片的测试结果；其中，开启待测存储芯片中的存储单元时的字线开启电压大于存储单元的标准开启电压；和/或，存储单元的开启时间大于存储单元的标准开启时间。通过设置开启待测存储芯片中的存储单元时的字线开启电压大于存储单元的标准开启电压；和/或，存储单元的开启时间大于存储单元的标准开启时间，避免了在预设存储芯片中的存储单元中写入测试数据时，存储单元中存储的电荷不足进而影响电容电荷保存时间的测试，同时缩短了写入测试数据的时间，节约了测试成本，提高了存储芯片的良率，同时可以准确测试动态随机存储器中每个存储单元的电容电荷保存时间，有效筛选出待测存储芯片中电容电荷保存时间不足的存储单元。
在其中一个实施例中，步骤S106之前包括：向存储单元施加预设衬底电压，以增加存储单元的漏电流；其中，预设衬底电压小于存储单元的标准字线衬底电压，标准字线衬底电压指的是存储单元的字线关闭时衬底的临界电压，预设衬底电压指的是存储单元的字线关闭时衬底的实际电压。示例性的，标准字线衬底电压为-0.2V，预设衬底电压小于-0.2V，例如预设衬底电压小于-0.2V且大于或等于-0.7V，预设衬底电压可以为-0.3V、-0.33V、-0.35V、-0.37V、-0.39V、-0.4v V、-0.5V、-0.6V等。从存储单元中读取与测试数据对应的存储数据之前，通过设置存储单元的衬底电压为小于标准字线衬底电压的预设衬底电压，增加了写入测试数据的存储单元中的衬底与存储测试数据的电容的下极板之间的压差，进而增加了存储单元的漏电流，给存储单元提供可一个恶劣的外部环境，缩短了测试周期，提高了测试效率。
在其中一个实施例中，在存储单元中写入测试数据的步骤与从存储单元中读取与测试数据对应的存储数据的步骤之间具有一段静置时间。在静置时间内存储单元中存储的电荷会进行正常的漏放，通过在写入测试数据和读取与其对应的存储数据之间设置一段静置时间，可以得到存储单元的电容电荷保存时间，进而判断存储单元是否满足实际需求，避免因电容电荷保存时间使得存储在存储单元内的数据发生错误。
在其中一个实施例中，静置时间包括30ms-200ms，例如30ms、40ms、64ms、100ms、160ms、200ms等。在实际应用中，可以根据对存储单元存储数据的时长的需要设置静置时间的长度。
在其中一个实施例中，在第一方向上，待测存储芯片包括多列存储单元，每一列存储单元采用一个或者多个检测周期；为了测试待测存储芯片，通过一次或多次测试来检测待测存储芯片中的存储单元，一次测试称之为一个检测周期。步骤S104包括：在处于同一个检测周期内的存储单元中写入测试数据；步骤S106包括：从处于同一个检测周期内的存储单元中读取存储数据。
具体的，待测存储芯片包括A1列存储单元，每列存储单元包括B1个存储单元，可以将待测存储芯片中的A1列存储单元分为M1个测试组，每一个测试组均包括X列、Y1行存储单元，待测存储芯片中的存储单元按照矩阵排列，第一方向为任一行存储单元的排布方向，第二方向为任一列B1个存储单元的排布方向，第二方向与第一方向相互垂直，X1列、Y1行存储单元称为一个section，A1、B1、M1、X1、Y1均为正整数，且A1为X1的整数倍，B1为1Y的整数倍，即A1能被X1整除、B1能被Y1整除。图2为一实施例中待测存储芯片的排布示意图，如图2所示，在第一方向上，待测存储芯片包括16列存储单元，每列存储单元的个数为8个，待测存储芯片中的存储单元分为4个测试组，每个测试组称为一个section，4个测试组分别为section01、section02、section03和section04，每个section包括4行和8列存储单元。检测周期与测试数据一一对应，第一步，在一个检测周期内，首先以section(测试组)为单位，向待测存储芯片中的各section(section01、section02、section03和section04)写入相同的测试数据D01；然后从各section的存储单元中读取与测试数据D01对应的存储数据D02。第二步，进入下一个检测周期，同样以section(测试组)为单位，向待测存储芯片中的各section(section01、section02、section03和section04)写入相同的测试数据D11；然后从存储单元中读取与测试数据D11对应的存储数据D12，直至完成所有存储单元的测试为止，通过一个或者多个检测周期完成每一列存储单元的测试。
在其中一个实施例中，待测存储芯片的各列存储单元按照遍历的形式进行测试；其中，遍历的方向为第一方向。具体的，在一个检测周期内，以section(测试组)为单位，向待测存储芯片中的各section写入相同的测试数据D01；然后按照第一方向的顺序从存储单元中读取与测试数据D01对应的存储数据D02。可以理解的是，按照遍历的形式向待测存储芯片的各列存储单元写入测试数据；其中，遍历的方向为第一方向。
在其中一个实施例中，在第二方向上，待测存储芯片包括多行存储单元，每一行存储单元采用一个或者多个检测周期；步骤S104包括：在处于同一个检测周期内的存储单元中写入测试数据；步骤S106包括：从处于同一个检测周期内的存储单元中读取存储数据。具体的，待测存储芯片包括A2行存储单元，每行存储单元包括B2个存储单元，可以将待测存储芯片中的A2行存储单元分为M2个测试组，每一个测试组均包括X2列、Y2行存储单元，待测存储芯片中的存储单元同样按照矩阵排列，第一方向为任一行B2个存储单元的排布方向，第二方向为任一列存储单元的排布方向，第二方向与第一方向相互垂直，X2列、Y2行存储单元称为一个section，A2、B2、M2、X2、Y2均为正整数，且A2为Y2的整数倍，B2为X2的整数倍，即A2能被Y2整除、B2能被X2整除。图3为另一实施例中待测存储芯片的排布示意图，如图3所示，在第二方向上，待测存储芯片包括16行存储单元，每行存储单元的个数为16个，待测存储芯片中的存储单元分为4个测试组，每个测试组称为一个section，4个测试组分别为section11、section12、section13和section14，每个section包括8行和8列存储单元。检测周期与测试数据一一对应，第一步，在一个检测周期内，首先以section(测试组)为单位，向待测存储芯片中的各section(section11、section12、section13和section14)写入相同的测试数据D21；然后从各section的存储单元中读取与测试数据D21对应的存储数据D22。第二步，进入下一个检测周期，同样以section(测试组)为单位，向待测存储芯片中的各section(section11、section12、section13和section14)写入相同的测试数据D31；然后从存储单元中读取与测试数据D31对应的存储数据D32，直至完成所有存储单元的测试为止，通过一个或者多个检测周期完成每一行存储单元的测试。
在其中一个实施例中，待测存储芯片的各行存储单元按照遍历的形式进行测试；其中，遍历的方向为第二方向。具体的，在一个检测周期内，以section(测试组)为单位，向待测存储芯片中的各section写入相同的测试数据D21；然后按照第二方向的顺序从存储单元中读取与测试数据D21对应的存储数据D22。可以理解的是，按照遍历的形式向待测存储芯片的各行存储单元写入测试数据；其中，遍历的方向为第二方向。
在其中一个实施例中，测试数据包括具有相等数据位的多个二进制序列，且每个二进制序列具有不同的数据拓扑。其中，数据位指的是每个二进制序列中的各个二进制数据，一个二进制数据为一个数据位。其中，每个二进制序列中的数据位的位数(个数)与前述每个section中存储单元的个数相等。数据拓扑指的是二进制序列中与任一行(沿第一方向)或任一列(沿第二方向)存储单元对应的数据位的集合。示例性的，每个二进制序列可以作为前述每个检测周期写入的测试数据。图4为图3对应的一实施例中的测试数据的示意图，如图4所示，测试数据包括具有64个数据位的4个二进制序列，分别为二进制序列1、二进制序列2、二进制序列3和二进制序列4，01110111为二进制序列1的一个数据拓扑，10111011为二进制序列2的一个数据拓扑,11011101为二进制序列3的一个数据拓扑,11101110为二进制序列4的一个数据拓扑。
在其中一个实施例中，存储芯片的测试方法还包括：按照以下方式确定测试数据：以测试数据中的任意一个或多个数据位为转换位，对测试数据进行遍历访问，并将遍历访问到的转换位的数据进行翻转，直至遍历完测试数据中的每个二进制序列。其中，转换位指的是遍历时进行二进制数据翻转的数据位，例如二进制序列中的任一数据位(二进制数据)本身为0，遍历时变为1，或二进制序列中的任一数据位(二进制数据)本身为1，遍历时变为0，则称该数据位为转换位。通过该方式，可以得到待测存储芯片对应的测试数据中的各个二进制序列。待测存储芯片中各存储单元的初始值为0，如图4所示，以测试数据中的48个数据位为转换位(二进制序列中二进制数据为1的数据位)，对测试数据进行遍历访问，依次得到二进制序列1、二进制序列2、二进制序列3和二进制序列4。
在其中一个实施例中，各行存储单元或者各列存储单元的位数大于或等于测试数据的位数。具体的，如图3所示，在第一方向上每一行排列的存储单元的个数大于或等于每一行排列的测试数据的位数(数据位的个数或二进制数据的个数)，在第二方向上每列排列的存储单元的个数大于或等于每列排列的测试数据的位数(数据位的个数或二进制数据的个数)。示例性的，如图4所示，在第一方向上每一行排列的存储单元的个数为16，大于每一行排列的测试数据的位数8(数据位的个数或二进制数据的个数)，在第二方向上每列排列的存储单元的个数为16，大于或等于每列排列的测试数据的位数8(数据位的个数或二进制数据的个数)。
在其中一个实施例中，各行存储单元或者各列存储单元的位数为测试数据的位数的整数倍。如图3、图4所示，在第一方向上每一行排列的存储单元的个数16为每一行排列的测试数据的位数8的2倍，在第二方向上每列排列的存储单元的个数16为每列排列的测试数据的位数8的2倍。
继续参考图4，在其中一个实施例中，数据拓扑有且只有二个数据位为0。即二进制序列1、二进制序列2、二进制序列3和二进制序列4对应的数据拓扑中仅有两个数据位为0。在其他实施中，可以根据需要设置数据拓扑中数据位为0个数。
在其中一个实施例中，根据测试数据与存储数据，生成待测存储芯片的测试结果，包括：比较读取数据和测试数据，若读取数据和测试数据不同，则判定该存储单元出现读写错误。在其中一个实施例中，还包括：记录读写错误的存储单元的位置并对该存储单元进行修复，以提高待测存储芯片的产品良率。
在其中一个实施例中，根据测试数据与存储数据，生成待测存储芯片的测试结果，包括：比较读取数据和测试数据，若读取数据和测试数据相同，则判定该存储单元读写正确。
在其中一个实施例中，开启待测存储芯片中的存储单元之前，还包括：
对待测存储芯片中的存储单元进行初始化处理。通过该设置，可以消除待测存储芯片中的存储单元中存在的初始电荷对测试结果的影响，提高测试的准确率。
在其中一个实施例中，字线开启电压大于或等于2伏特且小于或等于4.5伏特，例如2.5伏特、2.7伏特、3.0伏特、3.3伏特、3.5伏特、3.7伏特、3.9伏特、4.0伏特、4.3伏特、4.5伏特等，开启时间大于0且小于或等于100毫秒。
在其中一个实施例中，在另一个实施例中，存储芯片的测试方法是在预设温度下进行的。在其中一个实施例中，预设温度包括室温，室温指的是进行存储芯片测试时的环境温度，例如25摄氏度，通过该设置可以简化测试步骤，降低测试成本。在另一个实施例中，预设温度大于或等于待测存储芯片的工作温度，工作温度指的是待测存储芯片存储数据过程中的实际温度，通过该设置可以消除温度对待测存储芯片中存储单元对应的电容电荷保存时间的影响(温度对测试结果的影响)，达到提高测试精度，降低存储数据信号发生错误的概率的目的。
以下以图3、图4为例，对存储芯片的测试方法进行示例性描述，第一步，对待测存储芯片中的存储单元进行初始化处理。第二步，开启待测存储芯片中的所有存储单元(section11-section14中的所有存储单元)。第三步，在section11中的各存储单元中写入二进制序列1。第四步，关闭section11中的各存储单元，向section11中的各存储单元施加预设衬底电压，以增加存储单元的漏电流；然后在section12中的各存储单元中写入二进制序列1。第五步，关闭section12中的各存储单元，向section12中的各存储单元施加预设衬底电压，以增加存储单元的漏电流；然后在section13中的各存储单元中写入二进制序列1。第六步，关闭section13中的各存储单元，向section13中的各存储单元施加预设衬底电压，以增加存储单元的漏电流；然后在section14中的各存储单元中写入二进制序列1。第七步，关闭section14中的各存储单元，向section14中的各存储单元施加预设衬底电压，以增加存储单元的漏电流。其中，开启待测存储芯片中的存储单元时的字线开启电压大于存储单元的标准开启电压，存储单元的开启时间大于存储单元的标准开启时间，预设衬底电压小于存储单元的标准字线衬底电压。第八步，在静置时间达到160ms时，分别从section11、section12、section13和section14中的各存储单元中读取与二进制序列1对应的存储数据1。其中，在写入二进制序列1的过程中，若存在已写入二进制序列1的section(例如section11)对应的静置时间达到或接近160ms时，在写入二进制序列1的同时，对该section(section11)进行刷新，待section14的静置时间达到160ms时，分别从section11-section14中的各存储单元中读取与二进制序列1对应的存储的数据1；在读取与二进制序列1对应的存储数据1的过程中，若存在已写入二进制序列1的section(例如section13)对应的静置时间达到或接近160ms时，对该section(例如section13)进行刷新。第九步，比较读取到的存储数据1和写入的二进制序列1，若存储单元对应的读取数据和测试数据不同，则判定该存储单元出现读写错误，记录出现错误的存储单元的位置并对其进行修复。若存储单元对应的读取数据和测试数据相同，则判定该存储单元读写正确。第十步，重复第一步-第九步，依次写入二进制序列2、二进制序列3和二进制序列4。将二进制序列1-二进制序列4作为测试数据的测试过程中，从存储单元中读取到的与测试数据对应的存储数据只要出现读写错误的问题，就判定该存储单元出现读写错误。
应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
图5为一实施例中存储芯片的测试装置的示意图，如图5所示，本申请还提供一种存储芯片测试装置100，包括：开启模块102、写入模块104、读取模块106和处理模块108；开启模块102用于开启待测存储芯片中的存储单元；写入模块104用于在存储单元中写入测试数据；读取模块106用于从存储单元中读取与测试数据对应的存储数据；处理模块108用于根据测试数据与存储数据，生成待测存储芯片的测试结果；其中，开启待测存储芯片中的存储单元时的字线开启电压大于存储单元的标准开启电压；和/或，存储单元的开启时间大于存储单元的标准开启时间。具体的，首先，选择需要进行测试的存储芯片作为待测存储芯片，其中，存储芯片中具有若干个用于存储数据信号的存储单元，然后，开启模块102控制向待测存储芯片中的存储单元对应的字线提供字线开启电压，以开启待测存储芯片中的各个存储单元，其中，字线开启电压指的是能开启存储单元的字线的电压值。可以理解的是，通过字线开启电压已开启待测存储芯片中的所有存储单元。写入模块104通过写入操作向待测存储芯片中已开启的存储单元中写入测试数据，测试数据指的是测试人员设置的用于测试待测存储芯片中存储单元的电容电荷保存时间的数据信号，其中，测试数据的写入方式包括W4C、X8C或CHK。可以理解的是，在写入测试数据之后，处理模块108还用于控制关闭已写入测试数据的存储单元。读取模块106通过读取操作读取存储单元中存储的与写入的测试数据对应的存储数据，这里的存储数据指的是读取模块106进行读取操作进行时，存储单元中存储的与测试数据对应的实时数据。处理模块108根据写入的测试数据和读取到的存储数据，得到待测存储芯片的测试结果。其中，开启待测存储芯片中的存储单元时的字线开启电压大于存储单元的标准开启电压，其中，标准开启电压指的是能开启存储单元的临近电压；和/或，存储单元的开启时间大于存储单元的标准开启时间，其中，开启时间指的是开启存储单元到关闭存储单元之间的时间间隔，即向存储单元提供字线开启电压的时间间隔；标准开启时间指的是开启存储单元到完成向存储单元写入测试数据的最小时间间隔。
上述存储芯片的测试装置，通过设置开启待测存储芯片中的存储单元时的字线开启电压大于存储单元的标准开启电压；和/或，存储单元的开启时间大于存储单元的标准开启时间，避免了在预设存储芯片中的存储单元中写入测试数据时，存储单元中存储的电荷不足进而影响电容电荷保存时间的测试，同时缩短了写入测试数据的时间，节约了测试成本，提高了存储芯片的良率，同时可以准确测试动态随机存储器中每个存储单元的电容电荷保存时间，有效筛选出待测存储芯片中电容电荷保存时间不足的存储单元。
在其中一个实施例中，处理模块108还用于向存储单元施加预设衬底电压，以增加存储单元的漏电流；其中，预设衬底电压小于存储单元的标准字线衬底电压，标准字线衬底电压指的是存储单元的字线关闭时衬底的临界电压，预设衬底电压指的是存储单元的字线关闭时衬底的实际电压。示例性的，标准字线衬底电压为-0.2V，预设衬底电压小于-0.2V，例如预设衬底电压小于-0.2V且大于或等于-0.7V，预设衬底电压可以为-0.3V、-0.33V、-0.35V、-0.37V、-0.39V、-0.4v V、-0.5V、-0.6V等。通过设置存储单元的衬底电压为小于标准字线衬底电压的预设衬底电压，增加了写入测试数据的存储单元中的衬底与存储测试数据的电容的下极板之间的压差，进而增加了存储单元的漏电流，给存储单元提供可一个恶劣的外部环境，缩短了测试周期，提高了测试效率。
在其中一个实施例中，读取模块106用于在写入模块104写入测试数据一段静置时间之后从存储单元中读取与测试数据对应的存储数据。在静置时间内存储单元中存储的电荷会进行正常的漏放，通过在写入测试数据和读取与其对应的存储数据之间设置一段静置时间，可以得到存储单元的电容电荷保存时间，进而判断存储单元是否满足实际需求，避免因电容电荷保存时间使得存储在存储单元内的数据发生错误。
在其中一个实施例中，静置时间包括30ms-200ms，例如30ms、40ms、64ms、100ms、160ms、200ms等。在实际应用中，可以根据对存储单元存储数据的时长的需要设置静置时间的长度。
在其中一个实施例中，在第一方向上，待测存储芯片包括多列存储单元，每一列存储单元采用一个或者多个检测周期；为了测试待测存储芯片，通过一次或多次测试来检测待测存储芯片中的存储单元，一次测试称之为一个检测周期写入模块104在处于同一个检测周期内的存储单元中写入测试数据；读取模块106从处于同一个检测周期内的存储单元中读取存储数据。
具体的，待测存储芯片包括A1列存储单元，每列存储单元包括B1个存储单元，可以将待测存储芯片中的A1列存储单元分为M1个测试组，每一个测试组均包括X列、Y1行存储单元，待测存储芯片中的存储单元按照矩阵排列，第一方向为任一行存储单元的排布方向，第二方向为任一列B1个存储单元的排布方向，第二方向与第一方向相互垂直，X1列、Y1行存储单元称为一个section，A1、B1、M1、X1、Y1均为正整数，且A1为X1的整数倍，B1为1Y的整数倍，即A1能被X1整除、B1能被Y1整除。如图2所示，在第一方向上，待测存储芯片包括16列存储单元，每列存储单元的个数为8个，待测存储芯片中的存储单元分为4个测试组，每个测试组称为一个section，4个测试组分别为section01、section02、section03和section04，每个section包括4行和8列存储单元。检测周期与测试数据一一对应。在一个检测周期内，写入模块104首先以section(测试组)为单位，向待测存储芯片中的各section(section01、section02、section03和section04)写入相同的测试数据D01；然后读取模块106从各section的存储单元中读取与测试数据D01对应的存储数据D02。进入下一个检测周期，同样以section(测试组)为单位，写入模块104向待测存储芯片中的各section(section01、section02、section03和section04)写入相同的测试数据D11；然后读取模块106从存储单元中读取与测试数据D11对应的存储数据D12，直至完成所有存储单元的测试为止，通过一个或者多个检测周期完成每一列存储单元的测试。
在其中一个实施例中，待测存储芯片的各列存储单元按照遍历的形式进行测试；其中，遍历的方向为第一方向。具体的，在一个检测周期内，以section(测试组)为单位，写入模块104向待测存储芯片中的各section写入相同的测试数据D01；然后读取模块106按照第一方向的顺序从存储单元中读取与测试数据D01对应的存储数据D02。可以理解的是，写入模块104按照遍历的形式向待测存储芯片的各列存储单元写入测试数据；其中，遍历的方向为第一方向。
在其中一个实施例中，在第二方向上，待测存储芯片包括多行存储单元，每一行存储单元采用一个或者多个检测周期；写入模块104在处于同一个检测周期内的存储单元中写入测试数据；读取模块106从处于同一个检测周期内的存储单元中读取存储数据。具体的，待测存储芯片包括A2行存储单元，每行存储单元包括B2个存储单元，可以将待测存储芯片中的A2行存储单元分为M2个测试组，每一个测试组均包括X2列、Y2行存储单元，待测存储芯片中的存储单元同样按照矩阵排列，第一方向为任一行B2个存储单元的排布方向，第二方向为任一列存储单元的排布方向，第二方向与第一方向相互垂直，X2列、Y2行存储单元称为一个section，A2、B2、M2、X2、Y2均为正整数，且A2为Y2的整数倍，B2为X2的整数倍，即A2能被Y2整除、B2能被X2整除。如图3所示，在第二方向上，待测存储芯片包括16行存储单元，每行存储单元的个数为16个，待测存储芯片中的存储单元分为4个测试组，每个测试组称为一个section，4个测试组分别为section11、section12、section13和section14，每个section包括8行和8列存储单元。检测周期与测试数据一一对应。在一个检测周期内，首先以section(测试组)为单位，写入模块104向待测存储芯片中的各section(section11、section12、section13和section14)写入相同的测试数据D21；然后读取模块106从各section的存储单元中读取与测试数据D21对应的存储数据D22。进入下一个检测周期，同样以section(测试组)为单位，写入模块104向待测存储芯片中的各section(section11、section12、section13和section14)写入相同的测试数据D31；然后读取模块106从存储单元中读取与测试数据D31对应的存储数据D32，直至完成所有存储单元的测试为止，通过一个或者多个检测周期完成每一行存储单元的测试。
在其中一个实施例中，待测存储芯片的各行存储单元按照遍历的形式进行测试；其中，遍历的方向为第二方向。具体的，在一个检测周期内，以section(测试组)为单位，写入模块104向待测存储芯片中的各section写入相同的测试数据D21；然后读取模块106按照第二方向的顺序从存储单元中读取与测试数据D21对应的存储数据D22。可以理解的是，写入模块104按照遍历的形式向待测存储芯片的各行存储单元写入测试数据；其中，遍历的方向为第二方向。
在其中一个实施例中，测试数据包括具有相等数据位的多个二进制序列，且每个二进制序列具有不同的数据拓扑。其中，数据位指的是每个二进制序列中的各个二进制数据，一个二进制数据为一个数据位。其中，每个二进制序列中的数据位的位数(个数)与前述每个section中存储单元的个数相等。数据拓扑指的是二进制序列中与任一行(沿第一方向)或任一列(沿第二方向)存储单元对应的数据位的集合。示例性的，每个二进制序列可以作为前述每个检测周期写入的测试数据。如图4所示，测试数据包括具有64个数据位的4个二进制序列，分别为二进制序列1、二进制序列2、二进制序列3和二进制序列4，01110111为二进制序列1的一个数据拓扑，10111011为二进制序列2的一个数据拓扑,11011101为二进制序列3的一个数据拓扑,11101110为二进制序列4的一个数据拓扑。
在其中一个实施例中，处理模块108还用于以测试数据中的任意一个或多个数据位为转换位，对测试数据进行遍历访问，并将遍历访问到的转换位的数据进行翻转，直至遍历完测试数据中的每个二进制序列。其中，转换位指的是遍历时进行二进制数据翻转的数据位，例如二进制序列中的任一数据位(二进制数据)本身为0，遍历时变为1，或二进制序列中的任一数据位(二进制数据)本身为1，遍历时变为0，则称该数据位为转换位。通过该方式，可以得到待测存储芯片对应的测试数据中的各个二进制序列。待测存储芯片中各存储单元的初始值为0，如图4所示，以测试数据中的48个数据位为转换位(二进制序列中二进制数据为1的数据位)，对测试数据进行遍历访问，依次得到二进制序列1、二进制序列2、二进制序列3和二进制序列4。
在其中一个实施例中，各行存储单元或者各列存储单元的位数大于或等于测试数据的位数。具体的，如图3所示，在第一方向上每一行排列的存储单元的个数大于或等于每一行排列的测试数据的位数(数据位的个数或二进制数据的个数)，在第二方向上每列排列的存储单元的个数大于或等于每列排列的测试数据的位数(数据位的个数或二进制数据的个数)。示例性的，如图4所示，在第一方向上每一行排列的存储单元的个数为16，大于每一行排列的测试数据的位数8(数据位的个数或二进制数据的个数)，在第二方向上每列排列的存储单元的个数为16，大于或等于每列排列的测试数据的位数8(数据位的个数或二进制数据的个数)。
在其中一个实施例中，各行存储单元或者各列存储单元的位数为测试数据的位数的整数倍。如图3、图4所示，在第一方向上每一行排列的存储单元的个数16为每一行排列的测试数据的位数8的2倍，在第二方向上每列排列的存储单元的个数16为每列排列的测试数据的位数8的2倍。
继续参考图4，在其中一个实施例中，数据拓扑有且只有二个数据位为0。即二进制序列1、二进制序列2、二进制序列3和二进制序列4对应的数据拓扑中仅有两个数据位为0。在其他实施中，可以根据需要设置数据拓扑中数据位为0个数。
在其中一个实施例中，处理模块108用于比较读取数据和测试数据，若读取数据和测试数据不同，则判定该存储单元出现读写错误。
在其中一个实施例中，处理模块108用于比较读取数据和测试数据，若读取数据和测试数据相同，则判定该存储单元读写正确。
图6为另一实施例中存储芯片的测试装置的示意图，如图6所示，在其中一个实施例中，存储芯片的测试装置还包括输出模块110，用于输出待测存储芯片的测试结果。
继续参考图6，在其中一个实施例中，存储芯片的测试装置还包括修正模块112，用于根据待测存储芯片的测试结果，对读写错误的存储单元进行修复，以提高待测存储芯片的产品良率。
在其中一个实施例中，开启模块102还用于对待测存储芯片中的存储单元进行初始化处理。通过该设置，可以消除待测存储芯片中的存储单元中存在的初始电荷对测试结果的影响，提高测试的准确率。
在其中一个实施例中，字线开启电压大于或等于2伏特且小于或等于4.5伏特，例如2.5伏特、2.7伏特、3.0伏特、3.3伏特、3.5伏特、3.7伏特、3.9伏特、4.0伏特、4.3伏特、4.5伏特等，开启时间大于0且小于或等于100毫秒。
在其中一个实施例中，在另一个实施例中，存储芯片的测试装置工作在预设温度下。在其中一个实施例中，预设温度包括室温，室温指的是进行存储芯片测试时的环境温度，例如25摄氏度，通过该设置可以简化测试步骤，降低测试成本。在另一个实施例中，预设温度大于或等于待测存储芯片的工作温度，工作温度指的是待测存储芯片存储数据过程中的实际温度，通过该设置可以消除温度对待测存储芯片中存储单元对应的电容电荷保存时间的影响(温度对测试结果的影响)，达到提高测试精度，降低存储数据信号发生错误的概率的目的。
在其中一个实施例中，处理模块108还用于对静置时间达到或接近预设时长的存储单元进行刷新处理。通过该设置，避免写入测试数据和读取存储数据之间的静置时间超过预设时长(预设的静置时间，例如160ms)对测试结果的影响。
本申请还提供一种电子设备，包括：至少一个处理器和存储器；
存储器存储计算机执行指令；
至少一个处理器执行存储器存储的计算机执行指令，使得至少一个处理器执行如上述任一项存储芯片的测试方法。
本申请还提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现如上述任一项存储芯片的测试方法。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请实施例的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请实施例构思的前提下，还可以做出若干变形和改进，这些都属于本申请实施例的保护范围。因此，本申请实施例专利的保护范围应以所附权利要求为准。
Claims (19)
1.一种存储芯片的测试方法，其特征在于，包括：
开启待测存储芯片中的存储单元；
在所述存储单元中写入测试数据；
从所述存储单元中读取与所述测试数据对应的存储数据；
根据所述测试数据与所述存储数据，生成所述待测存储芯片的测试结果；
其中，开启所述待测存储芯片中的存储单元时的字线开启电压大于所述存储单元的标准开启电压；和/或，所述存储单元的开启时间大于所述存储单元的标准开启时间。
2.根据权利要求1所述的方法，其特征在于，所述从所述存储单元中读取与所述测试数据对应的存储数据之前，包括：
向所述存储单元施加预设衬底电压；
其中，所述预设衬底电压小于所述存储单元的标准字线衬底电压。
3.根据权利要求1所述的方法，其特征在于，所述在所述存储单元中写入测试数据的步骤与所述从所述存储单元中读取与所述测试数据对应的存储数据的步骤之间具有一段静置时间。
4.根据权利要求3所述的方法，其特征在于，所述静置时间大于等于30ms且小于等于200ms。
5.根据权利要求1所述的方法，其特征在于，在第一方向上，所述待测存储芯片包括多列存储单元，每一列存储单元采用一个或者多个检测周期；
所述在所述存储单元中写入测试数据，包括：
在处于同一个检测周期内的存储单元中写入测试数据；
所述从所述存储单元中读取与所述测试数据对应的存储数据，包括：
从处于同一个检测周期内的存储单元中读取存储数据。
6.根据权利要求5所述的方法，其特征在于，所述待测存储芯片的各列存储单元按照遍历的形式进行测试；其中，所述遍历的方向为所述第一方向。
7.根据权利要求1所述的方法，其特征在于，在第二方向上，所述待测存储芯片包括多行存储单元，每一行存储单元采用一个或者多个检测周期；
所述在所述存储单元中写入测试数据，包括：
在处于同一个检测周期内的存储单元中写入测试数据；
所述从所述存储单元中读取与所述测试数据对应的存储数据，包括：
从处于同一个检测周期内的存储单元中读取存储数据。
8.根据权利要求7所述的方法，其特征在于，所述待测存储芯片的各行存储单元按照遍历的形式进行测试；其中，所述遍历的方向为所述第二方向。
9.根据权利要求1所述的方法，其特征在于，所述测试数据包括具有相等数据位的多个二进制序列，且每个所述二进制序列具有不同的数据拓扑。
10.根据权利要求9所述的方法，其特征在于，还包括：
按照以下方式确定所述测试数据：
以所述测试数据中的任意一个或多个数据位为转换位，对所述测试数据进行遍历访问，并将遍历访问到的转换位的数据进行翻转，直至遍历完所述测试数据中的每个二进制序列。
11.根据权利要求9所述的方法，其特征在于，各行所述存储单元或者各列所述存储单元的位数大于或等于所述测试数据的位数。
12.根据权利要求9所述的方法，其特征在于，各行所述存储单元或者各列所述存储单元的位数为所述测试数据的位数的整数倍。
13.根据权利要求9所述的方法，其特征在于，所述数据拓扑中有且只有二个数据位为0。
14.根据权利要求1所述的方法，其特征在于，所述根据所述测试数据与所述存储数据，生成所述待测存储芯片的测试结果，包括：
比较所述读取数据和所述测试数据，若所述读取数据和所述测试数据不同，则判定该存储单元出现读写错误。
15.根据权利要求1所述的方法，其特征在于，开启待测存储芯片中的存储单元之前，还包括：
对所述待测存储芯片中的存储单元进行初始化处理。
16.根据权利要求1所述的方法，其特征在于，所述字线开启电压大于或等于2伏特且小于或等于4.5伏特，所述开启时间大于0且小于或等于100毫秒。
17.一种存储芯片的测试装置，其特征在于，包括：
开启模块，用于开启待测存储芯片中的存储单元；
写入模块，用于在所述存储单元中写入测试数据；
读取模块，用于从所述存储单元中读取与所述测试数据对应的存储数据；
处理模块，用于根据所述测试数据与所述存储数据，生成所述待测存储芯片的测试结果；
其中，开启所述待测存储芯片中的存储单元时的字线开启电压大于所述存储单元的标准开启电压；和/或，所述存储单元的开启时间大于所述存储单元的标准开启时间。
18.一种电子设备，其特征在于，包括：至少一个处理器和存储器；
所述存储器存储计算机执行指令；
所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如权利要求1至16任一项所述的存储芯片的测试方法。
19.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现如权利要求1至16任一项所述的存储芯片的测试方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210180217.XA CN114550801A (zh) | 2022-02-25 | 2022-02-25 | 存储芯片的测试方法和测试装置、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210180217.XA CN114550801A (zh) | 2022-02-25 | 2022-02-25 | 存储芯片的测试方法和测试装置、电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114550801A true CN114550801A (zh) | 2022-05-27 |
Family
ID=81679230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210180217.XA Pending CN114550801A (zh) | 2022-02-25 | 2022-02-25 | 存储芯片的测试方法和测试装置、电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114550801A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115954040A (zh) * | 2023-03-14 | 2023-04-11 | 长鑫存储技术有限公司 | 缺陷检测方法及其装置、电子设备及存储介质 |
| CN117690475A (zh) * | 2024-02-04 | 2024-03-12 | 合肥康芯威存储技术有限公司 | 一种存储芯片的检测系统及检测方法 |
-
2022
- 2022-02-25 CN CN202210180217.XA patent/CN114550801A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115954040A (zh) * | 2023-03-14 | 2023-04-11 | 长鑫存储技术有限公司 | 缺陷检测方法及其装置、电子设备及存储介质 |
| CN117690475A (zh) * | 2024-02-04 | 2024-03-12 | 合肥康芯威存储技术有限公司 | 一种存储芯片的检测系统及检测方法 |
| CN117690475B (zh) * | 2024-02-04 | 2024-04-19 | 合肥康芯威存储技术有限公司 | 一种存储芯片的检测系统及检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10971206B2 (en) | Semiconductor memory device | |
| CN114550801A (zh) | 存储芯片的测试方法和测试装置、电子设备 | |
| KR20180049314A (ko) | 어드레스 카운팅 회로, 메모리 장치 및 메모리 장치의 동작 방법 | |
| CN106816180B (zh) | 存储器件及其操作方法 | |
| US20170052840A1 (en) | Memory device and operating method thereof | |
| US6981188B2 (en) | Non-volatile memory device with self test | |
| CN108511029B (zh) | 一种fpga中双端口sram阵列的内建自测和修复系统及其方法 | |
| EP1647031B1 (en) | Memory device and method of storing fail addresses of a memory cell | |
| US11929130B2 (en) | Method and device for testing sr cycle as well as method and device for testing ar number | |
| US6940773B2 (en) | Method and system for manufacturing DRAMs with reduced self-refresh current requirements | |
| US11978494B2 (en) | Local reference voltage generator for non-volatile memory | |
| US6940774B2 (en) | Integrated dynamic memory and operating method | |
| US20050043912A1 (en) | Memory testing apparatus and method | |
| CN114649044A (zh) | 自动刷新次数测试方法及装置 | |
| JP7153458B2 (ja) | 半導体装置及び電子機器 | |
| US9922728B2 (en) | Memory device | |
| US20230162776A1 (en) | Memory | |
| CN114333972B (zh) | 自刷新周期测试方法及装置 | |
| WO2022151674A1 (zh) | 自刷新频率的检测方法 | |
| CN110648715B (zh) | 一种低电压sram写半选择故障的测试方法 | |
| CN112599178A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
| CN106971761B (zh) | 用于测试sram周期时间的电路及方法 | |
| US11621052B1 (en) | Method for testing memory device and test system | |
| US20170068583A1 (en) | Memory device | |
| US20230335175A1 (en) | Memory and operation method of memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |