CN117690475B - 一种存储芯片的检测系统及检测方法 - Google Patents

Abstract

本发明提供一种存储芯片的检测系统及检测方法，检测系统包括接口模块，用以接收主机写入的设定数据和设定指令；芯片测试座，用以安装待测芯片；中央处理模块，用以向待测芯片下发跳变数据，跳变数据是基于设定指令对设定数据的多个位发生跳变处理后的数据，待测芯片写入跳变数据记为接收数据，并记录接收数据对应的地址数据；其中，中央处理模块读取待测芯片地址数据上的接收数据，当跳变数据和接收数据相同时完成待测芯片的检测，当跳变数据和接收数据不相同时，生成待测芯片的错误数据。本发明能够快速高效的对存储芯片进行检测，可提高存储芯片的稳定性和兼容性。

Description

一种存储芯片的检测系统及检测方法

技术领域

本发明涉及静态存储技术领域，尤其涉及一种存储芯片的检测系统及检测方法。

背景技术

随着存储芯片在电视机、机顶盒、平板电脑或者手机等终端产品中的广泛应用，对存储芯片的性能及可靠性要求也越来越高，需要确保存储芯片中的数据稳定可靠。存储芯片内部主控运行的固件至关重要，固件既要能正确处理正常的读写操作，又要在系统发送的命令提示符及数据出现错误时，能够恢复到正常状态。因此对于存储芯片而言，快速高效的检测是有必要的。因此，存在待改进之处。

发明内容

本发明提供一种存储芯片的检测系统及检测方法，以改善现有技术中存在对于存储芯片的快速高效的检测能力不足的技术问题。

本发明提供一种存储芯片的检测系统，包括：

接口模块，用以接收主机写入的设定数据和设定指令；

芯片测试座，用以安装待测芯片；

中央处理模块，用以向所述待测芯片下发跳变数据，所述跳变数据是基于所述设定指令对所述设定数据的多个位发生跳变处理后的数据，所述待测芯片写入所述跳变数据记为接收数据，并记录所述接收数据对应的地址数据；

其中，所述中央处理模块读取所述待测芯片地址数据上的接收数据，当所述跳变数据和所述接收数据相同时完成所述待测芯片的检测，当所述跳变数据和所述接收数据不相同时，生成所述待测芯片的错误数据。

在本发明的一个实施例中，所述中央处理模块向所述待测芯片下发不同数据线上多个位发生反转处理的跳变数据，或者下发不同命令提示符线上多个位发生反转处理的跳变数据。

在本发明的一个实施例中，所述中央处理模块向所述待测芯片下发多个位发生反转处理的跳变数据，以使得所述待测芯片生成所述跳变数据所对应的命令队列；

所述中央处理模块用于当所述设定指令和所述命令队列相同时，记录所述接收数据对应的地址数据，当所述设定指令和所述命令队列不相同时，生成所述待测芯片的错误数据。

在本发明的一个实施例中，所述中央处理模块向所述待测芯片的微处理单元下发所述跳变数据，所述待测芯片的微处理单元向所述待测芯片的循环冗余校验单元传递所述跳变数据，所述循环冗余校验单元生成所述命令队列，并对所述命令队列进行校验。

在本发明的一个实施例中，所述循环冗余校验单元对所述命令队列校验成功后，将所述跳变数据传递至所述待测芯片的缓存单元和闪存单元中记为接收数据，所述微处理单元写下所述接收数据对应的地址数据。

在本发明的一个实施例中，所述中央处理模块用以向所述待测芯片下发所述跳变数据，当检测所述待测芯片存在响应位错误时，生成所述待测芯片的错误数据，当检测所述待测芯片不存在响应位错误时，所述微处理单元写下所述接收数据对应的地址数据。

在本发明的一个实施例中，所述中央处理模块设定不同的电压值、写入速度、总线宽度、时钟频率和/或写入方式，向所述待测芯片下发所述设定指令和所述跳变数据。

本发明还提出一种存储芯片的检测方法，包括：

接收主机写入的设定数据和设定指令；

在芯片测试座上安装待测芯片；

向所述待测芯片下发跳变数据，所述跳变数据是基于所述设定指令对所述设定数据的多个位发生跳变处理后的数据，其中，所述待测芯片写入所述跳变数据记为接收数据，并记录所述接收数据对应的地址数据；

读取所述待测芯片地址数据上的接收数据，用以当所述跳变数据和所述接收数据相同时完成所述待测芯片的检测，用以当所述跳变数据和所述接收数据不相同时，生成所述待测芯片的错误数据。

在本发明的一个实施例中，所述向所述待测芯片下发跳变数据，所述跳变数据是基于所述设定指令对所述设定数据的多个位发生跳变处理后的数据的步骤中，包括：

向所述待测芯片下发不同数据线上多个位发生反转的跳变数据，或者下发不同命令提示符线上多个位发生反转的跳变数据。

在本发明的一个实施例中，所述读取所述待测芯片地址数据上的接收数据，用以当所述跳变数据和所述接收数据相同时完成所述待测芯片的检测，用以当所述跳变数据和所述接收数据不相同时，生成所述待测芯片的错误数据的步骤，包括：

读取所述待测芯片地址数据上的读取数据，并比较所述设定数据和所述读取数据是否相同；

当所述设定数据和所述读取数据相同时，对所述待测芯片设置不同参数，继续进行测试；

当所述设定数据和所述读取数据不相同时，生成所述待测芯片的错误数据。

本发明的有益效果：本发明提出的一种存储芯片的检测系统及检测方法，本发明能够快速高效的对存储芯片进行检测，可提高存储芯片的稳定性和兼容性。

附图说明

图1为本发明一实施例提供的存储芯片的检测系统的结构示意图。

图2为本发明一实施例提供的存储芯片的结构示意图。

图3是本发明一实施例提供的存储芯片的检测系统对应主机的测试界面示意图。

图4是本发明一实施例提供的存储芯片的检测方法的步骤示意图。

图5是本发明一实施例提供的图4中步骤S30的步骤示意图。

图6是本发明一实施例提供的图4中步骤S40的步骤示意图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

在下文描述中，探讨了大量细节，以提供对本发明实施例的更透彻的解释，然而，对本领域技术人员来说，可以在没有这些具体细节的情况下实施本发明的实施例是显而易见的，在其他实施例中，以方框图的形式而不是以细节的形式来示出公知的结构和设备，以避免使本发明的实施例难以理解。

请参见图1至图6，本发明提出一种存储芯片的检测系统及检测方法，可应用于存储芯片的自动化检测领域。本发明可兼容众多存储产品，例如嵌入式多媒体控制器（eMMC，Embedded Multi Media Card）、固态硬盘（SSD，Solid State Disk或Solid State Drive）、通用闪存存储（UFS，Universal Flash Storage）等。本发明可用于对存储芯片存在的固件命令队列处理能力不足的方面进行检测，本发明可用于验证存储芯片。下面通过具体的实施例进行详细的描述。

请参见图1，本发明提出一种存储芯片的检测系统，可包括芯片测试座10、中央处理模块20、内存模块30、存储模块40、接口模块50和电源模块60。其中，中央处理模块20可与芯片测试座10、内存模块30、存储模块40、接口模块50和电源模块60电性连接，电源模块60可对芯片测试座10和中央处理模块20进行供电。芯片测试座10（Socket）可用于安装待测芯片70。接口模块50可用于接收主机写入的设定数据（data）和设定指令（cmd，CommandPrompt），接口模块50可为通用串行总线（USB，Universal Serial Bus）。主机可为个人计算机（PC，personal computer），设定数据和设定指令为当前用户输入的，是对待测芯片进行测试的数据和指令。存储模块40可用于存储主机写入的检测系统映像文件，检测系统映像文件可为系统级芯片（SoC，System on a Chip）映像文件（image）。存储模块40可与中央处理模块20之间进行双向的数据传输。内存模块30可用于运行检测系统映像文件中的检测程序，内存模块30可为动态随机存取存储器（DRAM，Dynamic Random Access Memory）。内存模块30可与中央处理模块20之间进行双向的数据传输。中央处理模块20可与芯片测试座10之间进行双向的数据、指令传输，也即中央处理模块20可与待测芯片70之间进行双向的数据、指令传输。

请参见图1，在本发明的一个实施例中，中央处理模块20可用于向待测芯片70下发设定指令和跳变数据，跳变数据是基于设定指令对设定数据的多个位发生跳变处理后的数据。待测芯片70可写入该跳变数据记为接收数据，并且可写下接收数据对应的地址数据。中央处理模块20可读取待测芯片70地址数据上的接收数据，比较跳变数据和接收数据是否相同，基于比较结果，生成待测芯片70的检测数据。即当跳变数据和接收数据相同时，待测芯片70的数据传输正确，当跳变数据和接收数据不相同时，待测芯片70的数据传输出现错误。另外，中央处理模块20用以向待测芯片70下发设定指令和跳变数据，当检测待测芯片70存在响应位错误（response error bit）时，可生成待测芯片70的错误数据，当检测待测芯片70不存在响应位错误时，待测芯片70可写下接收数据对应的地址数据。当出现响应位错误即表明无法进行数据的正常传输，此时可生成待测芯片70的错误数据，并可对错误原因进行分析处理。

表1、存储芯片的检测系统中的原始数据表

表2、存储芯片的检测系统中的跳变数据表

表3、存储芯片的检测系统中的接收数据表

请参见图1、表1、表2和表3，在本发明的一个实施例中，中央处理模块20可向待测芯片70下发不同数据线上多个位（bit）发生反转的跳变数据，或者下发不同命令提示符线上多个位（bit）发生反转的跳变数据。如表1所示，在原始数据中，0×69可表示01101001的二进制数，当第二位数发生反转之后，如表2所示，变成了跳变数据中0×29，二进制数可表示为00101001。从原始数据到跳变数据，即完成了不同数据线上多个位（bit）发生反转，或者是不同命令提示符线上多个位（bit）发生反转。在中央处理模块20向待测芯片70下发多个位（bit）反转的跳变数据后，待测芯片70可生成多个位（bit）发生反转的跳变数据对应的命令队列（CMDQ，command queue）。中央处理模块20可比较设定指令和命令队列是否相同，并且基于比较结果，生成待测芯片的错误数据。即当设定指令和命令队列相同时，表明设定数据在待测芯片70上传递的正确，当设定指令和命令队列不相同时，表明设定数据在待测芯片70上传递的不正确。

请参见图1、表1、表2和表3，在本发明的一个实施例中，原始数据部分对应的是主机（PC）下发的原始数据（data）及命令队列CMDQ（origin）值。跳变数据部分对应的是当原始数据（data）发生1个位（bit）或者多个位（bit）跳变时的数据，以及原来的CMDQ（origin）值保持不变。接收数据部分对应的是待测芯片70接收到的发生1个位（bit）或者多个位（bit）跳变时的数据，并且待测芯片70内部的CMDQ校验机制会重新生成CMDQ（new）。待测芯片70内部固件会比较接收到的CMDQ（origin）和重新生成CMDQ（new），如果不一致则说明接收到的数据有错误，可进入待测芯片70固件处理流程，以进行相应处理。对于CMDQ（origin）和CMDQ（new），如果不一致并且固件没有检查出错误，即表明固件存在CMDQ处理流程上的缺陷，需要更新固件以进行解决。如表1所示，原始数据对应的十六进制是0×69，0×4C，0×2B，0×8F，0×C9，0×BC，0×5B，0×AF。如表2所示，跳变数据对应的十六进制是0×29，0×6C，0×AB，0×9F，0×C1，0×A8，0×59，0×BE。如表3所示，接收数据对应的十六进制是0×29，0×6C，0×AB，0×9F，0×C1，0×A8，0×59，0×BE。即原始数据到跳变数据发生了多个位（bit）的数据变化，跳变数据和接收数据是相同的。

请参阅图2，在本发明的一个实施例中，待测芯片70可为嵌入式多媒体控制器（eMMC，Embedded Multi Media Card），待测芯片70可包括微处理单元71、闪存单元72、循环冗余校验单元73和缓存单元74。微处理单元71（MCU，Microcontroller Unit）和循环冗余校验单元73（CRC，Cyclic Redundancy Check）之间可进行双向数据的传输。循环冗余校验单元73可向闪存单元72、缓存单元74进行数据的传输，缓存单元74可向闪存单元72进行数据的传输。闪存单元72可为快闪存储器（NAND flash），缓存单元74可为高速缓冲存储器（cache）。中央处理模块20可向待测芯片70的微处理单元71下发跳变数据，待测芯片70的微处理单元71可向待测芯片70的循环冗余校验单元73传递跳变数据，循环冗余校验单元73生成命令队列，以对命令队列进行校验。循环冗余校验单元73对命令队列校验成功后，将跳变指令传递至待测芯片70的缓存单元74和闪存单元72中，微处理单元71写下接收数据及其对应的地址数据。从而实现了将主机（PC）端的设定数据和设定指令，由中央处理模块20转变的跳变数据和设定指令，传输至待测芯片70中记为接收数据。

请参见图3，在本发明的一个实施例中，主机（PC）上可设置测试界面，测试界面上可布置有运行软件、芯片配置、电压值、写入速度、总线宽度、时钟频率、命令提示符（CMD）/数据（data）和/或写入方式。运行软件是存储芯片的检测系统上运行的软件（image），即检测系统映像文件。芯片配置是基于被测芯片，对不同类型的被测芯片进行选取。电压值（voltage）、写入速度（speed）、总线宽度（bus width）、时钟频率（clock）、命令提示符（CMD）/数据（data）和写入方式（write method）是检测系统可以检测命令队列（CMDQ）的相关条件参数。例如电压值可为1.1V～3.6V，写入速度可为SDR、DDR、HS200和/或HS400，总线宽度可为1bit、4bit、8bit，时钟频率可为0MHZ～200MHZ，写入方式可为CND24、CMD25、CMDQ、Pre-define和/或open-end。输出测试信息（info output window）会输出整个测试的信息状态。对存储芯片的检测系统进行上电，主机（PC）可通过接口模块50连接至中央处理模块20。主机（PC）在测试界面上，可对待测芯片70的类型进行选取，然后选择检测系统映像文件通过接口模块50烧录至中央处理模块20中，检测系统上电运行，确认主机（PC）与检测系统连接正常。

请参阅图4，在本发明的一个实施例中，本发明提出一种存储芯片的检测方法，可包括如下的步骤。

步骤S10、接收主机写入的设定数据和设定指令。

步骤S20、在芯片测试座上安装待测芯片。

步骤S30、向待测芯片下发跳变数据，跳变数据是基于设定指令对设定数据的多个位发生跳变处理后的数据，其中，待测芯片写入跳变数据记为接收数据，并记录接收数据对应的地址数据。

步骤S40、读取待测芯片地址数据上的接收数据，用以当跳变数据和接收数据相同时完成待测芯片的检测，用以当跳变数据和接收数据不相同时，生成待测芯片的错误数据。

下面对上述的步骤进行具体的描述。

步骤S10、接收主机写入的设定数据和设定指令。

在本发明的一个实施例中，接口模块50可用于接收主机写入的设定数据（data）和设定指令（cmd，Command Prompt），接口模块50可为通用串行总线（USB，Universal SerialBus）。主机可为个人计算机（PC，personal computer），设定数据和设定指令为当前用户输入的，用以对待测芯片进行测试的数据和指令。

步骤S20、在芯片测试座上安装待测芯片。

在本发明的一个实施例中，芯片测试座10（Socket）可用于安装待测芯片70。

步骤S30、向待测芯片下发跳变数据，跳变数据是基于设定指令对设定数据的多个位发生跳变处理后的数据，其中，待测芯片写入跳变数据记为接收数据，并记录接收数据对应的地址数据。

在本发明的一个实施例中，中央处理模块20可用于向待测芯片70下发设定指令和跳变数据，跳变数据是基于设定指令对设定数据的多个位发生跳变处理后的数据。待测芯片70可接收跳变数据记为接收数据，并且可写下接收数据对应的地址数据。

步骤S40、读取待测芯片地址数据上的接收数据，用以当跳变数据和接收数据相同时完成待测芯片的检测，用以当跳变数据和接收数据不相同时，生成待测芯片的错误数据。

在本发明的一个实施例中，中央处理模块20可读取待测芯片70地址数据上的接收数据，比较跳变数据和接收数据是否相同，基于比较结果，生成待测芯片70的错误数据。即当跳变数据和接收数据相同时，待测芯片70的数据传输正确，当跳变数据和接收数据不相同时，待测芯片70的数据传输出现错误。

请参阅图5，在本发明的一个实施例中，步骤S30可包括步骤S310、步骤S320、步骤S330、步骤S340和步骤S350，其中，步骤S310可表示为根据芯片测试座10中的待测芯片70，选择设置不同参数。步骤S320可表示为判断是否对待测芯片设定不同的电压值、写入速度、总线宽度、时钟频率、数据、命令提示符和/或写入方式。当步骤S320中已经设置了不同的电压值、写入速度、总线宽度、时钟频率、数据、命令提示符和/或写入方式之后，可进入步骤S330。步骤S330可表示为向待测芯片70下发不同数据线上多个位（bit）发生反转的跳变数据，或者下发不同命令提示符线上多个位（bit）发生反转的跳变数据。当步骤S320中没有设置了不同的电压值、写入速度、总线宽度、时钟频率、数据、命令提示符和/或写入方式之后，可进入步骤S310中，重新对待测芯片70进行设置。步骤S340可表示为待测芯片70接收到跳变数据后，检测待测芯片70是否存在响应位错误。当步骤S340中待测芯片70存在响应位错误时，可进入步骤S440，步骤S440可表示为生成待测芯片70的错误数据。当步骤S340中待测芯片70不存在响应位错误时，可进入步骤S350，步骤S350可表示为向待测芯片70下发跳变数据，待测芯片70写下接收数据及其对应的地址数据。

请参阅图6，在本发明的一个实施例中，步骤S40可包括步骤S410、步骤S420、步骤S430和步骤S440，步骤S410可表示为读取待测芯片70地址数据上的接收数据。步骤S420可表示为比较跳变数据和接收数据，并且判断跳变数据和接收数据是否相同。当步骤S420中的跳变数据和接收数据相同时，可进入步骤S430，步骤S430可表示为返回至对待测芯片70设置不同参数处，继续进行测试。当步骤S420中的跳变数据和接收数据不相同时，可进入至步骤S440，步骤S440可表示为生成待测芯片70的错误数据。

综上所述，本发明提出一种存储芯片的检测系统及检测方法，本发明能够快速高效的对存储芯片进行检测，可提高存储芯片的稳定性和兼容性。

附图中的流程图和框图，图示了按照本公开各种实施例的方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种存储芯片的检测系统，其特征在于，包括：

接口模块，用以接收主机写入的设定数据和设定指令；

芯片测试座，用以安装待测芯片；

中央处理模块，用以向所述待测芯片下发跳变数据，所述跳变数据是基于所述设定指令对所述设定数据的多个位发生跳变处理后的数据，所述待测芯片写入所述跳变数据记为接收数据，并记录所述接收数据对应的地址数据；

其中，所述中央处理模块读取所述待测芯片地址数据上的接收数据，当所述跳变数据和所述接收数据相同时完成所述待测芯片的检测，当所述跳变数据和所述接收数据不相同时，生成所述待测芯片的错误数据；

所述中央处理模块向所述待测芯片下发不同数据线上多个位发生反转处理的跳变数据，或者下发不同命令提示符线上多个位发生反转处理的跳变数据；

所述中央处理模块向所述待测芯片下发多个位发生反转处理的跳变数据，以使得所述待测芯片生成所述跳变数据所对应的命令队列；

所述中央处理模块用于当所述设定指令和所述命令队列相同时，记录所述接收数据对应的地址数据，当所述设定指令和所述命令队列不相同时，生成所述待测芯片的错误数据。

2.根据权利要求1所述的存储芯片的检测系统，其特征在于，所述中央处理模块向所述待测芯片的微处理单元下发所述跳变数据，所述待测芯片的微处理单元向所述待测芯片的循环冗余校验单元传递所述跳变数据，所述循环冗余校验单元生成所述命令队列，并对所述命令队列进行校验。

3.根据权利要求2所述的存储芯片的检测系统，其特征在于，所述循环冗余校验单元对所述命令队列校验成功后，将所述跳变数据传递至所述待测芯片的缓存单元和闪存单元中记为接收数据，所述微处理单元写下所述接收数据对应的地址数据。

4.根据权利要求2所述的存储芯片的检测系统，其特征在于，所述中央处理模块用以向所述待测芯片下发所述跳变数据，当检测所述待测芯片存在响应位错误时，生成所述待测芯片的错误数据，当检测所述待测芯片不存在响应位错误时，所述微处理单元写下所述接收数据对应的地址数据。

5.根据权利要求1所述的存储芯片的检测系统，其特征在于，所述中央处理模块设定不同的电压值、写入速度、总线宽度、时钟频率和/或写入方式，向所述待测芯片下发所述设定指令和所述跳变数据。

6.一种存储芯片的检测方法，其特征在于，包括：

接收主机写入的设定数据和设定指令；

在芯片测试座上安装待测芯片；

向所述待测芯片下发跳变数据，所述跳变数据是基于所述设定指令对所述设定数据的多个位发生跳变处理后的数据，其中，所述待测芯片写入所述跳变数据记为接收数据，并记录所述接收数据对应的地址数据；

读取所述待测芯片地址数据上的接收数据，用以当所述跳变数据和所述接收数据相同时完成所述待测芯片的检测，用以当所述跳变数据和所述接收数据不相同时，生成所述待测芯片的错误数据；

向所述待测芯片下发多个位发生反转处理的跳变数据，以使得所述待测芯片生成所述跳变数据所对应的命令队列；

当所述设定指令和所述命令队列相同时，记录所述接收数据对应的地址数据，当所述设定指令和所述命令队列不相同时，生成所述待测芯片的错误数据；

其中，所述向所述待测芯片下发跳变数据，所述跳变数据是基于所述设定指令对所述设定数据的多个位发生跳变处理后的数据的步骤中，包括：

向所述待测芯片下发不同数据线上多个位发生反转的跳变数据，或者下发不同命令提示符线上多个位发生反转的跳变数据。

7.根据权利要求6所述的存储芯片的检测方法，其特征在于，所述读取所述待测芯片地址数据上的接收数据，用以当所述跳变数据和所述接收数据相同时完成所述待测芯片的检测，用以当所述跳变数据和所述接收数据不相同时，生成所述待测芯片的错误数据的步骤，包括：

读取所述待测芯片地址数据上的读取数据，并比较所述设定数据和所述读取数据是否相同；

当所述设定数据和所述读取数据相同时，对所述待测芯片设置不同参数，继续进行测试；

当所述设定数据和所述读取数据不相同时，生成所述待测芯片的错误数据。