CN112349341A - Lpddr测试方法、装置、可读存储介质及电子设备 - Google Patents
Lpddr测试方法、装置、可读存储介质及电子设备 Download PDFInfo
- Publication number
- CN112349341A CN112349341A CN202011240625.7A CN202011240625A CN112349341A CN 112349341 A CN112349341 A CN 112349341A CN 202011240625 A CN202011240625 A CN 202011240625A CN 112349341 A CN112349341 A CN 112349341A
- Authority
- CN
- China
- Prior art keywords
- data
- preset
- writing
- bit
- burst length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010998 test method Methods 0.000 title claims abstract description 19
- 238000012360 testing method Methods 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims description 49
- 238000004590 computer program Methods 0.000 claims description 12
- 230000008878 coupling Effects 0.000 abstract description 21
- 238000010168 coupling process Methods 0.000 abstract description 21
- 238000005859 coupling reaction Methods 0.000 abstract description 21
- 238000003780 insertion Methods 0.000 abstract description 20
- 230000037431 insertion Effects 0.000 description 12
- 238000001514 detection method Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
Abstract
本发明公开一种LPDDR测试方法、装置、可读存储介质及电子设备，以预设突发长度为单位先对待测试的LPDDR进行第一次数据读写，再以预设突发长度为单位对待测试的LPDDR进行第二次数据读写，其中数据写入时通过掩码依次选通预设突发长度中的预设位，从而实现在预设突发长度内的每一位写入第一预设数据，其余位写入第二预设数据，实现预设读写单元的按位插空访问，并且进行的是两次不同的按位插空访问，两次的背景以及插空写入的数据不同，能够构造出适合发生耦合故障的读写环境，相较于现有的顺序读写测试方式，不仅能够检测出单cell和多cell故障，也易于检测出耦合故障，提高了测试LPDDR时的故障覆盖率。
Description
技术领域
本发明涉及存储器测试领域，特别是涉及一种LPDDR测试方法、装置、可读存储介质及电子设备。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是当代计算机系统不可或缺的组成部件，分平台可有应用于个人电脑或服务器的DDR(Double Data Rate，双倍数据速率)模组以及应用于嵌入式ARM架构的LPDDR(Low Power Double Data RateSDRAM，低功耗内存)芯片。
LPDDR的基本存储单元为cell，计算机及嵌入式系统通过在cell中写入高电平或低电平的方式进行数据存储和读写。
另外，由于当前LPDDR为了高效的存取速率采用的是突发读写方式，虽然突发读写方式使得数据访问更高效，但是依照这种访问方式进行的内存测试却使得cell与cell之间的故障难以得到激发。
由于制程工艺的影响使得存储单元在读写时有可能造成数据存储故障，存储故障分为单cell和多cell故障。单cell故障主要包括固定故障(Stuck at Fault，SF)和跳变故障(Transition Fault，TF)。对于这两种故障的检测一般通过对待测单元写入1后再写入0然后再读出0，相应的还需要写入0后再写入1然后再读出1来进行检测。多cell的典型故障有：桥连故障(Bridging Fault，BF)和耦合故障(Coupling Fault，CF)。针对这两个故障，传统的检测方式是对地址空间里的存储单元进行升序的写读，再进行降序的写读，检测是否有数据错误。
耦合故障在特定情况下比较容易被激发，其中一种情况就是某个cell处于高电平，但是其四周的cell均为低电平，或是与之相反，某cell处于低电平，但是其四周的cell均为高电平，这种大跨幅的电势差容易触发故障cell出现存储错误，目前没有对这种故障情况的针对性测试手段。
发明内容
本发明所要解决的技术问题是：提供一种LPDDR测试方法、装置、可读存储介质及电子设备，在对LDPPR进行测试时能够提高故障覆盖率。
为了解决上述技术问题，本发明采用的技术方案为：
一种LPDDR测试方法，包括步骤：
以预设突发长度为单位对待测试的LPDDR的每一预设读写单元进行第一次数据写入直至所述待测试的LPDDR的所有存储单元均写入数据，并进行与第一次数据写入过程对应的数据读取，将读取的数据与其对应的写入数据进行比较，得到第一比较结果；
以所述预设突发长度为单位对待测试的LPDDR的每一预设读写单元进行第二次数据写入直至所述待测试的LPDDR的所有存储单元均写入数据，并进行与第二次数据写入过程对应的数据读取，将读取的数据与其对应的写入数据进行比较，得到第二比较结果；
在以所述预设突发长度为单位进行数据写入的过程中，通过掩码依次选通所述预设突发长度的预设位使得所述预设突发长度内的每一位均执行如下数据写入过程：在选择的当前位写入第一预设数据后，在所述当前位的相邻位置写入第二预设数据，所述第一预设数据和所述第二预设数据不同；
所述第一次数据写入对应的第一预设数据和第二次数据写入对应的第一预设数据不同；
根据所述第一比较结果和所述第二比较结果得到所述待测试的LPDDR的测试结果。
为了解决上述技术问题，本发明采用的另一种技术方案为：
一种LPDDR测试装置，包括：
第一数据读写模块，用于以预设突发长度为单位对待测试的LPDDR的每一预设读写单元进行第一次数据写入直至所述待测试的LPDDR的所有存储单元均写入数据，并进行与第一次数据写入过程对应的数据读取，将读取的数据与其对应的写入数据进行比较，得到第一比较结果；
第二数据读写模块，用于以所述预设突发长度为单位对待测试的LPDDR的每一预设读写单元进行第二次数据写入直至所述待测试的LPDDR的所有存储单元均写入数据，并进行与第二次数据写入过程对应的数据读取，将读取的数据与其对应的写入数据进行比较，得到第二比较结果；
在以所述预设突发长度为单位进行数据写入的过程中，通过掩码依次选通所述预设突发长度的预设位使得所述预设突发长度内的每一位均执行如下数据写入过程：在选择的当前位写入第一预设数据后，在所述当前位的相邻位置写入第二预设数据，所述第一预设数据和所述第二预设数据不同；
所述第一次数据写入对应的第一预设数据和第二次数据写入对应的第一预设数据不同；
测试模块，用于根据所述第一比较结果和所述第二比较结果得到所述待测试的LPDDR的测试结果。
为了解决上述技术问题，本发明采用的另一种技术方案为：
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述LPDDR测试方法中的各个步骤。
为了解决上述技术问题，本发明采用的另一种技术方案为：
一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述LPDDR测试方法中的各个步骤。
本发明的有益效果在于：以预设突发长度为单位先对待测试的LPDDR进行第一次数据读写，再以预设突发长度为单位对待测试的LPDDR进行第二次数据读写，其中数据写入时通过掩码依次选通预设突发长度中的预设位，从而实现在预设突发长度内的每一位写入第一预设数据，其余位写入第二预设数据，实现预设读写单元的按位插空访问，并且进行的是两次不同的按位插空访问，两次的背景以及插空写入的数据不同，能够构造出适合发生耦合故障的读写环境，相较于现有的顺序读写测试方式，更容易命中耦合故障，不仅能够检测出单cell和多cell故障，也易于检测出耦合故障，提高了测试LPDDR时的故障覆盖率。
附图说明
图1为本发明实施例的一种LDPPR测试方法的步骤流程图；
图2为本发明实施例的一种LDPPR测试装置的一种结构示意图；
图3为本发明实施例的一种电子设备的结构示意图；
图4为本发明实施例的一种LDPPR测试方法的在逻辑1两端写入逻辑0的步骤流程图；
图5为本发明实施例的一种LDPPR测试方法的对每一行中的第一个预设突发长度的第一位进行背景0插空1的步骤流程图；
图6为本发明实施例的一种LDPPR测试方法的对每一行中的第一个预设突发长度的第二位进行背景0插空1的步骤流程图；
图7为本发明实施例的一种LDPPR测试方法的对每一行中的第二个预设突发长度的第一位进行背景0插空1的步骤流程图；
图8为本发明实施例的一种LDPPR测试方法的对每一行中的第一个预设突发长度的第一位进行背景1插空0的步骤流程图；
图9为本发明实施例的一种LDPPR测试方法的对每一行中的第一个预设突发长度的第二位进行背景1插空0的步骤流程图；
图10为本发明实施例的一种LDPPR测试方法的对每一行中的第二个预设突发长度的第一位进行背景1插空0的步骤流程图。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
请参照图1，本发明实施例提供了一种LPDDR的测试方法，包括步骤：
以预设突发长度为单位对待测试的LPDDR的每一预设读写单元进行第一次数据写入直至所述待测试的LPDDR的所有存储单元均写入数据，并进行与第一次数据写入过程对应的数据读取，将读取的数据与其对应的写入数据进行比较，得到第一比较结果；
以所述预设突发长度为单位对待测试的LPDDR的每一预设读写单元进行第二次数据写入直至所述待测试的LPDDR的所有存储单元均写入数据，并进行与第二次数据写入过程对应的数据读取，将读取的数据与其对应的写入数据进行比较，得到第二比较结果；
在以所述预设突发长度为单位进行数据写入的过程中，通过掩码依次选通所述预设突发长度的预设位使得所述预设突发长度内的每一位均执行如下数据写入过程：在选择的当前位写入第一预设数据后，在所述当前位的相邻位置写入第二预设数据，所述第一预设数据和所述第二预设数据不同；
所述第一次数据写入对应的第一预设数据和第二次数据写入对应的第一预设数据不同；
根据所述第一比较结果和所述第二比较结果得到所述待测试的LPDDR的测试结果。
从上述描述可知，本发明的有益效果在于：以预设突发长度为单位先对待测试的LPDDR进行第一次数据读写，再以预设突发长度为单位对待测试的LPDDR进行第二次数据读写，其中数据写入时通过掩码依次选通预设突发长度中的预设位，从而实现在预设突发长度内的每一位写入第一预设数据，其余位写入第二预设数据，实现预设读写单元的按位插空访问，并且进行的是两次不同的按位插空访问，两次的背景以及插空写入的数据不同，能够构造出适合发生耦合故障的读写环境，相较于现有的顺序读写测试方式，更容易命中耦合故障，不仅能够检测出单cell和多cell故障，也易于检测出耦合故障，提高了测试LPDDR时的故障覆盖率。
进一步的，通过掩码选通所述预设突发长度的预设位包括：
所述掩码的每一位与所述预设突发长度的每一位一一对应；
将所述掩码中与所述预设突发长度的预设位对应的位设置为第一掩码数据；
将所述掩码的其余位设置为与所述第一掩码数据不同的第二掩码数据以对所述预设突发长度的其余位进行屏蔽。
由上述描述可知，掩码中将除了与预设突发长度预设位以外的位设置为第二掩码数据，实现对其余位屏蔽，因此能够使用掩码在写入数据时对特定位进行屏蔽操作，实现按位的数据写入，提高了数据写入的灵活性。
进一步的，所述在选择的当前位写入第一预设数据后，在所述当前位的相邻位置写入第二预设数据包括：
将所述掩码中与所述预设突发长度中所述选择的当前位相邻的位对应的位设置为所述第二掩码数据，其余位设置为所述第一掩码数据，形成第一掩码；
根据所述第一掩码在所述选择的当前位写入所述第一预设数据，并在其余选通的位置写入所述第二预设数据；
将所述掩码中与所述预设突发长度中所述选择的当前位相邻的位对应的位置设置为所述第一掩码数据，其余位设置为所述第二掩码数据，形成第二掩码；
根据所述第二掩码在所述选择的当前位相邻的位写入所述第二预设数据。
由上述描述可知，先设置第一掩码，根据第一掩码对预设突发长度写入数据，再设置第二掩码，根据第二掩码对预设突发长度写入数据，其中，第一掩码实现了屏蔽当前位的两端，并且当前位与其余位的数据不同，第二掩码实现了在当前位两端写入与当前位不同的数据，因此利用掩码进行插空访问能够实现背景为第二预设数据的按位插空访问，能够模拟出耦合故障发生的环境。
进一步的，所述预设突发长度中所述选择的当前位相邻的位包括：
判断所述选择的当前位是否为其所在的预设突发长度的第一位，若是，则所述选择的当前位相邻的位为所述选择的当前位的后一位；
若否，判断所述选择的当前位是否为其所在的预设突发长度的最后一位，若是，则所述选择的当前位相邻的位为所述选择的当前位的前一位；
否则，所述选择的当前位相邻的位为所述选择的当前位的前一位和后一位。
由上述描述可知，当前位为预设突发长度的第一位或最后一位时，当前位相邻的位分别是当前位的后一位和前一位，否则当前位相邻的位是当前位的前一位和后一位，因此通过这样的设置能够模拟真实的数据读写情况，使得测试结果更为准确，更加可靠。
进一步的，所述预设读写单位为行；
以所述预设突发长度为单位对待测试的LPDDR的每一行进行数据写入直至所述待测试的LPDDR的所有存储单元均写入数据，所述数据写入包括第一次数据写入和第二次数据写入。
由上述描述可知，对待测试的LPDDR的每行进行数据写入，其中每行是以预设突发长度为单位写入数据，因此能够很好的模拟用户对LPDDR芯片的实际使用环境，保证LPDDR芯片检测的全面性。
进一步的，每执行完一次预设突发长度的数据写入并进行对应的读取以及比较后，将所述预设突发长度对应的存储单元均写入所述第二预设数据。
由上述描述可知，预设突发长度完成写入并进行对应的读取以及比较后，将预设突发长度对应的存储单元均写入第二预设数据，能够实现在下一个预设突发长度的第一位写入时，与第一位形成电位差，保证第一位两端存储单位的数据不同，因此能够模拟耦合故障测试情况，使得测试结果更为准确。
进一步的，进行与数据写入过程对应的数据读取包括：
以所述预设突发长度为单位将与数据写入过程对应的数据进行一次性读取；
所述数据写入包括第一次数据写入和第二次数据写入。
由上述描述可知，数据的读取是在第一次数据写入和第二次数据写入后以预设突发长度对数据进行一次性读取，能够比较出是否因电位差产生了耦合故障，易于检测出耦合故障，并且提高LPDDR芯片的故障覆盖率。
请参照图2，本发明另一实施例提供了一种LPDDR的测试装置，包括：
第一数据读写模块，用于以预设突发长度为单位对待测试的LPDDR的每一预设读写单元进行第一次数据写入直至所述待测试的LPDDR的所有存储单元均写入数据，并进行与第一次数据写入过程对应的数据读取，将读取的数据与其对应的写入数据进行比较，得到第一比较结果；
第二数据读写模块，用于以所述预设突发长度为单位对待测试的LPDDR的每一预设读写单元进行第二次数据写入直至所述待测试的LPDDR的所有存储单元均写入数据，并进行与第二次数据写入过程对应的数据读取，将读取的数据与其对应的写入数据进行比较，得到第二比较结果；
在以所述预设突发长度为单位进行数据写入的过程中，通过掩码依次选通所述预设突发长度的预设位使得所述预设突发长度内的每一位均执行如下数据写入过程：在选择的当前位写入第一预设数据后，在所述当前位的相邻位置写入第二预设数据，所述第一预设数据和所述第二预设数据不同；
所述第一次数据写入对应的第一预设数据和第二次数据写入对应的第一预设数据不同；
测试模块，用于根据所述第一比较结果和所述第二比较结果得到所述待测试的LPDDR的测试结果。
本发明另一实施例提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述LPDDR测试方法中的各个步骤。
请参照图3，本发明另一实施例提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述LPDDR测试方法中的各个步骤。
本发明上述LPDDR测试方法、装置、计算机可读存储介质及电子设备能够适用于各种类型的LPDDR的测试，包括LPDDR3、LPDD4和LPDD4X等不同代产品以及DDR的各代产品，以下通过具体实施方式进行说明：
实施例一
请参照图1，一种LPDDR测试方法，包括步骤：
以预设突发长度为单位对待测试的LPDDR的每一预设读写单元进行第一次数据写入直至所述待测试的LPDDR的所有存储单元均写入数据，并进行与第一次数据写入过程对应的数据读取，将读取的数据与其对应的写入数据进行比较，得到第一比较结果；
以所述预设突发长度为单位对待测试的LPDDR的每一预设读写单元进行第二次数据写入直至所述待测试的LPDDR的所有存储单元均写入数据，并进行与第二次数据写入过程对应的数据读取，将读取的数据与其对应的写入数据进行比较，得到第二比较结果；
在以所述预设突发长度为单位进行数据写入的过程中，通过掩码依次选通所述预设突发长度的预设位使得所述预设突发长度内的每一位均执行如下数据写入过程：在选择的当前位写入第一预设数据后，在所述当前位的相邻位置写入第二预设数据，所述第一预设数据和所述第二预设数据不同；
所述第一次数据写入对应的第一预设数据和第二次数据写入对应的第一预设数据不同；
根据所述第一比较结果和所述第二比较结果得到所述待测试的LPDDR的测试结果。
其中，所述掩码的每一位与所述预设突发长度的每一位一一对应；
将所述掩码中与所述预设突发长度的预设位对应的位设置为第一掩码数据；
将所述掩码的其余位设置为与所述第一掩码数据不同的第二掩码数据以对所述预设突发长度的其余位进行屏蔽；
其中，读写操作在一个存储阵列中是以突发长度为单位进行的，一次操作8或16位列地址的读写，并对每个突发长度里访问由0和1组成的数据。例如定位的地址是0行，突发长度为8bit，那么在0行0列至0行7列这一段空间每一位写入1bit数据，共8bit，第二个突发长度由0行8列至15列，以此类推；
具体的，在本实施例中，设置第一掩码数据为0，第二掩码数据为1，预设突发长度为8位，当前预设位是第一位、第二位、第四位和第六至第八位时，掩码为00101000，因此预设突发长度对应的第三位和第五位不能写入数据；
其中，为了实现在选择的当前位写入第一预设数据后，在所述当前位的相邻位置写入第二预设数据，可以进行如下操作：
将所述掩码中与所述预设突发长度中所述选择的当前位相邻的位对应的位设置为所述第二掩码数据，其余位设置为所述第一掩码数据，形成第一掩码；
根据所述第一掩码在所述选择的当前位写入所述第一预设数据，并在其余选通的位置写入所述第二预设数据；
将所述掩码中与所述预设突发长度中所述选择的当前位相邻的位对应的位置设置为所述第一掩码数据，其余位设置为所述第二掩码数据，形成第二掩码；
根据所述第二掩码在所述选择的当前位相邻的位写入所述第二预设数据；
其中，所述预设突发长度中所述选择的当前位相邻的位包括：
判断所述选择的当前位是否为其所在的预设突发长度的第一位，若是，则所述选择的当前位相邻的位为所述选择的当前位的后一位；
若否，判断所述选择的当前位是否为其所在的预设突发长度的最后一位，若是，则所述选择的当前位相邻的位为所述选择的当前位的前一位；
否则，所述选择的当前位相邻的位为所述选择的当前位的前一位和后一位；
其中，所述预设读写单位可以根据实际应用场景进行设定，可以是行也可以是列，本实施例中，预设读写单位为行；
请参照图4，对预设突发长度进行两次数据的写入，在本实施例中，第一预设数据为1，第二预设数据为0，当前位是bit 3；在第一次数据写入时，掩码为00101000，因此第一次数据写入时在bit 3写入1，在bit 0、bit 1和bit 5至bit 7写入0，bit 2和bit 4不写入数据；在第二次数据写入时，掩码为11010111，因此在bit 2和bit 4写入0；读取两次写入后的数据与写入时的数据进行比较；在当前位是bit 4的情况下，第一次数据写入时掩码为00010100，在bit 4写入1，在bit 0至bit 2、bit 6和bit 7写入0，第二次数据写入时掩码为111101011，即bit 3和bit 5写入0；读取两次写入后的数据与写入时的数据进行比较，以此类推直至预设突发长度内所有位均进行了插空访问并读取以及比较完成；
其中，当确定所选择的当前位相邻的位时，比如：如果当前位为bit 0时，则其相邻的位为bit 1，如果当前位为bit 4时，则其相邻的位为bit 3和bit 5，如果当前位为bit 7时，则其相邻的位为bit 6。
实施例二
本实施例与实施例一的不同在于，限定了如何实现两次不同的数据写入：
具体的，本实施例中，对待测试的LPDDR分别进行两次数据读写操作；
第一次数据读写操作为背景0插空1：
对第0行的第一个突发长度进行数据的读写：请参照图5，对bit 0进行插空1操作，首先，DM＝01000000,通过DM把bit 1屏蔽掉，并对bit 0写1以及对bit 2至7写0；然后DM＝10111111，反向屏蔽bit 0和bit 2至7，对bit 1写0；最后读取整个突发长度，即bit 0至7的数据并与写入的数据进行比对，确认是否一致；
请参照图6，对bit 1进行插空1操作，首先，DM＝10100000,通过DM把bit0和bit 2屏蔽掉，并对bit 1写1以及对bit 3至7写0；然后DM＝01011111，反向屏蔽bit 1和bit 3至7，对bit 0和bit2写0；最后读取整个突发长度，即bit 0至7的数据并与写入的数据进行比对，确认是否一致，以此类推，对该突发长度内的所有存储单元均遍历一遍；
其中每执行完一次预设突发长度的数据写入并进行对应的读取以及比较后，将所述预设突发长度对应的存储单元均写入所述第二预设数据，具体的，bit0至bit7的数据均读写并比较完成后，对bit 0和bit7写0；
在执行完第一个突发长度的插空访问后，接着对第0行的第二个突发长度进行数据的读写：请参照图7，对bit 8进行插空1操作，首先，DM＝01000000,通过DM把bit 9屏蔽掉，并对bit 8写1以及对bit 10至15写0；然后DM＝10111111，反向屏蔽bit 8和bit 10至15，对bit 9写0；最后读取整个突发长度，即bit 0至7的数据并与写入的数据进行比对，确认是否一致；以此类推，直至该突发长度内的所有存储单元均遍历一遍，接着执行第三个突发长度的插空访问，以此类推，直至第0行的所有存储单元均进行过插空访问；
在第0行的所有存储单元都进行了按位插空访问后，并执行对应的读取和比较操作后，接着对第1行进行上述类似的处理，以此类推直至LPDDR中所有存储单元均进行过插空访问。
第二次数据读写操作为背景1插空0：
对第0行的第一个突发长度进行数据的读写：请参照图8，对bit 0进行插空0操作，首先，DM＝01000000,通过DM把bit 1屏蔽掉，并对bit 0写0以及对bit 2至7写1；然后DM＝10111111，反向屏蔽bit 0和bit 2至7，对bit 1写1；最后读取整个突发长度，即bit 0至7的数据并与写入的数据进行比对，确认是否一致；
请参照图9，对bit 1进行插空0操作，首先，DM＝10100000,通过DM把bit0和bit 2屏蔽掉，并对bit 1写0以及对bit 3至7写1；然后DM＝01011111，反向屏蔽bit 1和bit 3至7，对bit 0和bit 2写1；最后读取整个突发长度，即bit 0至7的数据并与写入的数据进行比对，确认是否一致，以此类推，对该突发长度内的所有存储单元均遍历一遍；
其中每执行完一次预设突发长度的数据写入并进行对应的读取以及比较后，将所述预设突发长度对应的存储单元均写入所述第二预设数据，具体的，bit0至bit7的数据均读写并比较完成后，对bit 0和bit7写1；
在执行完第一个突发长度的插空访问后，接着对第0行的第二个突发长度进行数据的读写：请参照图10，对bit 8进行插空0操作，首先，DM＝01000000,通过DM把bit 9屏蔽掉，并对bit 8写0以及对bit 10至15写1；然后DM＝10111111，反向屏蔽bit 8和bit 10至15，对bit 9写1；最后读取整个突发长度，即bit 0至7的数据并与写入的数据进行比对，确认是否一致；以此类推，直至该突发长度内的所有存储单元均遍历一遍，接着执行第三个突发长度的插空访问，以此类推，直至第0行的所有存储单元均进行过插空访问；
在第0行的所有存储单元都进行了按位插空访问后，并执行对应的读取和比较操作后，接着对第1行进行上述类似的处理，以此类推直至LPDDR中所有存储单元均进行过插空访问。
其中，以所述预设突发长度为单位对待测试的LPDDR的每一行进行数据写入直至所述待测试的LPDDR的所有存储单元均写入数据；
具体的，对每行都进行上述的读写并比较操作，直至LPDDR中所有存储单元完成遍历；
通过读操作中的比较环节对读出数据与期望数据进行比较，若出现数据不一致则可判定为FAIL，若通过比较全部地址空间数据无误，则判定为PASS。
实施例三
请参照图2，一种LPDDR测试装置，包括：
第一数据读写模块，用于以预设突发长度为单位对待测试的LPDDR的每一预设读写单元进行第一次数据写入直至所述待测试的LPDDR的所有存储单元均写入数据，并进行与第一次数据写入过程对应的数据读取，将读取的数据与其对应的写入数据进行比较，得到第一比较结果；
第二数据读写模块，用于以所述预设突发长度为单位对待测试的LPDDR的每一预设读写单元进行第二次数据写入直至所述待测试的LPDDR的所有存储单元均写入数据，并进行与第二次数据写入过程对应的数据读取，将读取的数据与其对应的写入数据进行比较，得到第二比较结果；
在以所述预设突发长度为单位进行数据写入的过程中，通过掩码依次选通所述预设突发长度的预设位使得所述预设突发长度内的每一位均执行如下数据写入过程：在选择的当前位写入第一预设数据后，在所述当前位的相邻位置写入第二预设数据，所述第一预设数据和所述第二预设数据不同；
所述第一次数据写入对应的第一预设数据和第二次数据写入对应的第一预设数据不同；
测试模块，用于根据所述第一比较结果和所述第二比较结果得到所述待测试的LPDDR的测试结果。
实施例四
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述实施例一至二中任一个中的一种LPDDR测试方法中的各个步骤。
实施例五
请参照图3，一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述实施例一至二中任一个中的一种LPDDR测试方法中的各个步骤。
综上所述，本发明提供的一种LPDDR测试方法、装置、可读存储介质及电子设备，以预设突发长度为单位先对待测试的LPDDR进行第一次数据读写，再以预设突发长度为单位先对待测试的LPDDR进行第二次数据读写，其中数据写入时通过掩码依次选通预设突发长度中的预设位，具体的，先设置第一掩码，根据第一掩码对预设突发长度写入数据，再设置第二掩码，根据第二掩码对预设突发长度写入数据，其中，第一掩码实现了屏蔽当前位两端，并且当前位与其余位的数据不同，第二掩码实现了在当前位两端写入与当前位不同的数据，因此利用掩码进行插空访问能够实现背景为第二预设数据的按位插空访问，能够模拟出耦合故障发生的环境，从而实现在预设突发长度内的每一位写入第一预设数据，其余位写入第二预设数据，实现预设读写单元的按位插空访问，并且进行的是两次不同的按位插空访问，两次的背景以及插空写入的数据不同，能够构造出适合发生耦合故障的读写环境，相较于现有的顺序读写测试方式，更容易命中耦合故障，不仅能够检测出单cell和多cell故障，也易于检测出耦合故障，提高了测试LPDDR时的故障覆盖率，提升良率。
在本申请所提供的上述实施例中，应该理解到，所揭露的方法、装置、计算机可读存储介质以及电子设备，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个组件或模块可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或组件或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的组件可以是或者也可以不是物理上分开的，作为组件显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部组件来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个组件单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
需要说明的是，对于前述的各方法实施例，为了简便描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定都是本发明所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种LPDDR测试方法，其特征在于，包括步骤：
以预设突发长度为单位对待测试的LPDDR的每一预设读写单元进行第一次数据写入直至所述待测试的LPDDR的所有存储单元均写入数据，并进行与第一次数据写入过程对应的数据读取，将读取的数据与其对应的写入数据进行比较，得到第一比较结果；
以所述预设突发长度为单位对待测试的LPDDR的每一预设读写单元进行第二次数据写入直至所述待测试的LPDDR的所有存储单元均写入数据，并进行与第二次数据写入过程对应的数据读取，将读取的数据与其对应的写入数据进行比较，得到第二比较结果；
在以所述预设突发长度为单位进行数据写入的过程中，通过掩码依次选通所述预设突发长度的预设位使得所述预设突发长度内的每一位均执行如下数据写入过程：在选择的当前位写入第一预设数据后，在所述当前位的相邻位置写入第二预设数据，所述第一预设数据和所述第二预设数据不同；
所述第一次数据写入对应的第一预设数据和第二次数据写入对应的第一预设数据不同；
根据所述第一比较结果和所述第二比较结果得到所述待测试的LPDDR的测试结果。
2.根据权利要求1所述的一种LPDDR测试方法，其特征在于，通过掩码选通所述预设突发长度的预设位包括：
所述掩码的每一位与所述预设突发长度的每一位一一对应；
将所述掩码中与所述预设突发长度的预设位对应的位设置为第一掩码数据；
将所述掩码的其余位设置为与所述第一掩码数据不同的第二掩码数据以对所述预设突发长度的其余位进行屏蔽。
3.根据权利要求2所述的一种LPDDR测试方法，其特征在于，所述在选择的当前位写入第一预设数据后，在所述当前位的相邻位置写入第二预设数据包括：
将所述掩码中与所述预设突发长度中所述选择的当前位相邻的位对应的位设置为所述第二掩码数据，其余位设置为所述第一掩码数据，形成第一掩码；
根据所述第一掩码在所述选择的当前位写入所述第一预设数据，并在其余选通的位置写入所述第二预设数据；
将所述掩码中与所述预设突发长度中所述选择的当前位相邻的位对应的位置设置为所述第一掩码数据，其余位设置为所述第二掩码数据，形成第二掩码；
根据所述第二掩码在所述选择的当前位相邻的位写入所述第二预设数据。
4.根据权利要求3所述的一种LPDDR测试方法，其特征在于，所述预设突发长度中所述选择的当前位相邻的位包括：
判断所述选择的当前位是否为其所在的预设突发长度的第一位，若是，则所述选择的当前位相邻的位为所述选择的当前位的后一位；
若否，判断所述选择的当前位是否为其所在的预设突发长度的最后一位，若是，则所述选择的当前位相邻的位为所述选择的当前位的前一位；
否则，所述选择的当前位相邻的位为所述选择的当前位的前一位和后一位。
5.根据权利要求1至4中任一项所述的一种LPDDR测试方法，其特征在于，所述预设读写单位为行；
以所述预设突发长度为单位对待测试的LPDDR的每一行进行数据写入直至所述待测试的LPDDR的所有存储单元均写入数据，所述数据写入包括第一次数据写入和第二次数据写入。
6.根据权利要求1至4中任一项所述的一种LPDDR测试方法，其特征在于，每执行完一次预设突发长度的数据写入并进行对应的读取以及比较后，将所述预设突发长度对应的存储单元均写入所述第二预设数据。
7.根据权利要求1至4中任一项所述的一种LPDDR测试方法，其特征在于，进行与数据写入过程对应的数据读取包括：
以所述预设突发长度为单位将与数据写入过程对应的数据进行一次性读取；
所述数据写入包括第一次数据写入和第二次数据写入。
8.一种LPDDR测试装置，其特征在于，包括：
第一数据读写模块，用于以预设突发长度为单位对待测试的LPDDR的每一预设读写单元进行第一次数据写入直至所述待测试的LPDDR的所有存储单元均写入数据，并进行与第一次数据写入过程对应的数据读取，将读取的数据与其对应的写入数据进行比较，得到第一比较结果；
第二数据读写模块，用于以所述预设突发长度为单位对待测试的LPDDR的每一预设读写单元进行第二次数据写入直至所述待测试的LPDDR的所有存储单元均写入数据，并进行与第二次数据写入过程对应的数据读取，将读取的数据与其对应的写入数据进行比较，得到第二比较结果；
在以所述预设突发长度为单位进行数据写入的过程中，通过掩码依次选通所述预设突发长度的预设位使得所述预设突发长度内的每一位均执行如下数据写入过程：在选择的当前位写入第一预设数据后，在所述当前位的相邻位置写入第二预设数据，所述第一预设数据和所述第二预设数据不同；
所述第一次数据写入对应的第一预设数据和第二次数据写入对应的第一预设数据不同；
测试模块，用于根据所述第一比较结果和所述第二比较结果得到所述待测试的LPDDR的测试结果。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-7任意一项所述的一种LPDDR测试方法中的各个步骤。
10.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1-7任意一项所述的一种LPDDR测试方法中的各个步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011240625.7A CN112349341A (zh) | 2020-11-09 | 2020-11-09 | Lpddr测试方法、装置、可读存储介质及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011240625.7A CN112349341A (zh) | 2020-11-09 | 2020-11-09 | Lpddr测试方法、装置、可读存储介质及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112349341A true CN112349341A (zh) | 2021-02-09 |
Family
ID=74429359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011240625.7A Pending CN112349341A (zh) | 2020-11-09 | 2020-11-09 | Lpddr测试方法、装置、可读存储介质及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112349341A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113889176A (zh) * | 2021-09-29 | 2022-01-04 | 深圳市金泰克半导体有限公司 | Ddr芯片的存储单元的测试方法、装置、设备及存储介质 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5875195A (en) * | 1997-03-31 | 1999-02-23 | International Business Machines Corporation | Method and apparatus for error injection techniques |
| CN1662997A (zh) * | 2002-06-17 | 2005-08-31 | 飞思卡尔半导体公司 | 存储器中软故障检测的方法和装置 |
| CN101840383A (zh) * | 2010-04-28 | 2010-09-22 | 中国科学院自动化研究所 | 支持连续/离散地址多数据并行访问的可配置存储器结构 |
| CN104361909A (zh) * | 2014-12-02 | 2015-02-18 | 大唐微电子技术有限公司 | 一种片上ram内建自测试方法及电路 |
| CN104425040A (zh) * | 2013-08-23 | 2015-03-18 | 辉达公司 | 用于测试存储器的方法和系统 |
| CN107845406A (zh) * | 2016-09-20 | 2018-03-27 | 电信科学技术研究院 | 一种测试存储器的方法和设备 |
| CN111554344A (zh) * | 2020-04-28 | 2020-08-18 | 深圳佰维存储科技股份有限公司 | 存储单元测试方法、装置、存储介质及电子设备 |
-
2020
- 2020-11-09 CN CN202011240625.7A patent/CN112349341A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5875195A (en) * | 1997-03-31 | 1999-02-23 | International Business Machines Corporation | Method and apparatus for error injection techniques |
| CN1662997A (zh) * | 2002-06-17 | 2005-08-31 | 飞思卡尔半导体公司 | 存储器中软故障检测的方法和装置 |
| CN101840383A (zh) * | 2010-04-28 | 2010-09-22 | 中国科学院自动化研究所 | 支持连续/离散地址多数据并行访问的可配置存储器结构 |
| CN104425040A (zh) * | 2013-08-23 | 2015-03-18 | 辉达公司 | 用于测试存储器的方法和系统 |
| CN104361909A (zh) * | 2014-12-02 | 2015-02-18 | 大唐微电子技术有限公司 | 一种片上ram内建自测试方法及电路 |
| CN107845406A (zh) * | 2016-09-20 | 2018-03-27 | 电信科学技术研究院 | 一种测试存储器的方法和设备 |
| CN111554344A (zh) * | 2020-04-28 | 2020-08-18 | 深圳佰维存储科技股份有限公司 | 存储单元测试方法、装置、存储介质及电子设备 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113889176A (zh) * | 2021-09-29 | 2022-01-04 | 深圳市金泰克半导体有限公司 | Ddr芯片的存储单元的测试方法、装置、设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111554344B (zh) | 存储单元测试方法、装置、存储介质及电子设备 | |
| CN112331253B (zh) | 一种芯片的测试方法、终端和存储介质 | |
| US4715034A (en) | Method of and system for fast functional testing of random access memories | |
| US7506226B2 (en) | System and method for more efficiently using error correction codes to facilitate memory device testing | |
| CA1315886C (en) | Memory testing system | |
| CN110570896B (zh) | 一种面向弱故障的低电压sram测试方法 | |
| CN113035259A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
| US9514843B2 (en) | Methods for accessing a storage unit of a flash memory and apparatuses using the same | |
| CN112331256A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
| CN104425040A (zh) | 用于测试存储器的方法和系统 | |
| CN111863111A (zh) | Dram的测试方法、装置、计算机可读存储介质及电子设备 | |
| US20230139518A1 (en) | Method and device for testing memory array structure, and storage medium | |
| CN113160876A (zh) | Dram测试方法、装置、计算机可读存储介质及电子设备 | |
| CN112216339A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
| CN112349341A (zh) | Lpddr测试方法、装置、可读存储介质及电子设备 | |
| US11482297B2 (en) | Test method for self-refresh frequency of memory array and memory array test device | |
| CN102339648A (zh) | 一种检错/纠错校验模块的检测方法及装置 | |
| CN112102875B (zh) | Lpddr测试方法、装置、可读存储介质及电子设备 | |
| CN117290165A (zh) | 一种芯片测试的方法、系统、装置及存储介质 | |
| CN103714861B (zh) | 存储器故障诊断装置、存储器故障诊断方法 | |
| CN112599178A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
| CN105761759A (zh) | 随机存取存储器的测试方法及装置 | |
| CN113488100A (zh) | Dram测试方法、装置、计算机可读存储介质及电子设备 | |
| CN103971750B (zh) | 一种ram的9相邻单元敏感故障检测方法 | |
| CN111739574B (zh) | 一种基于随机二进制序列的静态随机存取存储器验证方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 518000 floors 1-3 and 4 of buildings 4 and 8, zone 2, Zhongguan honghualing Industrial South Zone, No. 1213 Liuxian Avenue, Pingshan community, Taoyuan Street, Nanshan District, Shenzhen, Guangdong Applicant after: BIWIN STORAGE TECHNOLOGY Co.,Ltd. Address before: 518000 1st, 2nd, 4th and 5th floors of No.4 factory building, tongfuyu industrial town, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province Applicant before: BIWIN STORAGE TECHNOLOGY Co.,Ltd. |
|
| CB02 | Change of applicant information |