CN103971750B - 一种ram的9相邻单元敏感故障检测方法 - Google Patents
一种ram的9相邻单元敏感故障检测方法 Download PDFInfo
- Publication number
- CN103971750B CN103971750B CN201310034351.XA CN201310034351A CN103971750B CN 103971750 B CN103971750 B CN 103971750B CN 201310034351 A CN201310034351 A CN 201310034351A CN 103971750 B CN103971750 B CN 103971750B
- Authority
- CN
- China
- Prior art keywords
- basic unit
- storage group
- odd
- write
- even number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明属于故障检测技术领域,涉及一种RAM的9相邻单元敏感故障检测方法。本方法通过隔行隔单元数据位从0到1,以及1到0的变化来检测其对周围8相邻单元在0或1两种状态下的影响。本发明主要用来弥补常规故障诊断算法对9相邻单元敏感故障检测率低的问题,进而提高关键嵌入式数字计算机RAM故障检测的覆盖率,从而提高嵌入式数字计算机运行的可靠性。
Description
技术领域
本发明属于故障检测技术领域,涉及一种RAM的9相邻单元敏感故障检测方法。
背景技术
随着嵌入式数字计算机越来越广泛应用,以及计算机数字化程度的不断提高,数据存储器RAM的可靠性越来越受到关注,因为过程处理数据的存储或读写错误均可能会给系统运行带来严重影响。为避免因RAM错误带来的严重后果,一些重要设备或系统已经将RAM的故障检测作为系统运行许可的必要条件之一。
对于RAM来说故障类型比较多,但基本都可以等效为以下4类典型的功能故障模式。
最典型的故障模式为固定故障,简称为SAF。这种故障表现为故障存储单元的值总是被锁定在“0”或“1”状态,如果一个存储单元没有故障,其可以被改写为“0”或“1”中任意状态,并且当执行读操作时,其存储的数据不会有任何改变。图1给出了无故障的存储单元Markov状态图,其中“R”表示一个读操作、“W0”及“W1”分别表示一个写“0”和写“1”操作,S0和S1分别表示存储单元处于“0”及“1”状态;图2给出了存储单元固定故障的Markov状态图,不管发生什么情况此存储单元始终固定在“0”状态。
另一种典型的故障模式为翻转故障,简称为TF。在很多情况下,这种故障与固定故障很类似,但在这种故障模式下,存储单元能够出现两种状态中的任一状态。然而,当此存储单元被写入某种状态时,它不能够翻转回去。因此,当存储器上电时此存储单元可以是“0”或“1”中的任一状态,但它只能够被单向改写。图3给出了翻转故障的一个示例,从图可以看出,此故障存储单元可以从状态“0”翻转到状态“1”,但不能翻转回去。
接下来的一种典型故障模式为耦合故障,简称为CF。耦合故障是指在存储器中,故障单元之间相互影响的故障。耦合故障可能是相同类型,也可能是不同类型,且一种故障可能掩盖另外一种故障。多单元之间的耦合故障可能性极小,需要关注的耦合故障为两单元耦合故障。图4给出了两个存储单元间无耦合故障时的Markov状态图,图5给出了两个存储单元中第一个单元改写时同时引起第二个单元改写的故障。
四种典型故障中的最后一种是相邻单元敏感故障,简称为NPSF。一个单元因相邻单元的活动导致状态不正确,一个单元的相邻单元可能有5个,也可能有9个,如图6所示。
目前,RAM故障诊断应用最为广泛的算法为March系列算法。March算法针对具体的故障模式,使得故障覆盖率、检测率、隔离率等性能指标上都有了很大改进。在日常的应用中,March算法经过多次改进,出现了多种变体,图7给出了几种常用的March算法。
从图7中可以看出MARCH系列算法是对存储器单元按照地址升序或降序逐个单元地向存储单元中写入测试向量,同时将响应向量读出。这个算法的故障覆盖率相当高,可以包括SAF、TF以及CF。目前常用的算法包括March系列算法在内均不能够完成对相邻单元敏感故障NPSF的全面检测。
存储器分为按字寻址的存储器和按位寻址的存储器,按字寻址的存储器是以字为单位进行读写的,而按位寻址的存储器是以位为单位进行读写的。目前应用较多的为按位寻址的存储器。
发明内容
本发明所要解决的技术问题是:
提供一种RAM的9相邻单元敏感故障检测方法,以弥补常规故障诊断算法不能对9相邻单元敏感故障检测率低的问题,进而提高关键嵌入式数字计算机RAM故障检测的覆盖率,从而提高嵌入式数字计算机运行的可靠性。
本发明的技术方案是:
一种RAM的9相邻单元敏感故障检测方法,通过隔行隔单元数据位从0到1,以及1到0的变化来检测其对周围8相邻单元在0或1状态下的影响。
一种RAM的9相邻单元敏感故障检测方法,其中,对于RAM中相邻单元敏感故障检测包含两方面的内容:1)存储单元数据由0→1,1→0变化时导致其相邻单元置0的故障检测;2)存储单元数据由0→1,1→0变化时导致其相邻单元置1的故障检测。
其中1)中包含奇数行数据由0→1,1→0变化时导致其相邻单元置0的故障检测以及偶数行数据由0→1,1→0变化时导致其相邻单元置0的故障检测。
奇数行数据由0→1,1→0变化时导致其相邻单元置0的故障检测,包含以下6个步骤:
第一步:在偶数行每个基本存储单元组写入FH,奇数行每个基本存储单元组写入5H;
第二步:在奇数行每个基本存储单元组写入FH,随后读取各行每个基本存储单元组的值并判断是否为FH;
第三步:在奇数行每个基本存储单元组写入5H,随后读取偶数行每个基本存储单元组的值并判断是否为FH,奇数行每个基本存储单元组的值并判断是否为5H;
第四步:在奇数行每个基本存储单元组写入AH;
第五步:在奇数行每个基本存储单元组写入FH,随后读取各行每个基本存储单元组的值并判断是否为FH;
第六步:在奇数行每个基本存储单元组写入AH,随后读取偶数行每个基本存储单元组的值并判断是否为FH,奇数行每个基本存储单元组的值并判断是否为AH。
偶数行数据由0→1,1→0变化时导致其相邻单元置0的故障检测,包含以下6个步骤:
第一步:在奇数行每个基本存储单元组写入FH,偶数行每个基本存储单元组写入5H;
第二步:在偶数行每个基本存储单元组写入FH,随后读取各行每个基本存储单元组的值并判断是否为FH;
第三步:在偶数行每个基本存储单元组写入5H,随后读取奇数行每个基本存储单元组的值并判断是否为FH,偶数行每个基本存储单元组的值并判断是否为5H;
第四步:在偶数行每个基本存储单元组写入AH;
第五步:在偶数行每个基本存储单元组写入FH,随后读取各行每个基本存储单元组的值并判断是否为FH;
第六步:在偶数行每个基本存储单元组写入AH,随后读取奇数行每个基本存储单元组的值并判断是否为FH,偶数行每个基本存储单元组的值并判断是否为AH。
其中2)中包含奇数行数据由0→1,1→0变化时导致其相邻单元置1的故障检测以及偶数行数据由0→1,1→0变化时导致其相邻单元置1的故障检测。
奇数行数据由0→1,1→0变化时导致其相邻单元置1的故障检测,包含以下5个步骤:
第一步:在各行每个基本存储单元组写入0H;
第二步:在奇数行每个基本存储单元组写入AH,随后读取偶数行每个基本存储单元组的值并判断是否为0H,奇数行每个基本存储单元组的值并判断是否为AH;
第三步:在奇数行每个基本存储单元组写入0H,随后读取各行每个基本存储单元组的值并判断是否为0H;
第四步:在奇数行每个基本存储单元组写入5H,随后读取偶数行每个基本存储单元组的值并判断是否为0H,奇数行每个基本存储单元组的值并判断是否为5H;
第五步:在奇数行每个基本存储单元组写入0H,随后读取各行每个基本存储单元组的值并判断是否为0H。
偶数行数据由0→1,1→0变化时导致其相邻单元置1的故障检测,包含以下5个步骤:
第一步:在各行每个基本存储单元组写入0H;
第二步:在偶数行每个基本存储单元组写入AH,随后读取奇数行每个基本存储单元组的值并判断是否为0H,偶数行每个基本存储单元组的值并判断是否为AH;
第三步:在偶数行每个基本存储单元组写入0H,随后读取各行每个基本存储单元组的值并判断是否为0H;
第四步:在偶数行每个基本存储单元组写入5H,随后读取奇数行每个基本存储单元组的值并判断是否为0H,偶数行每个基本存储单元组的值并判断是否为5H;
第五步:在偶数行每个基本存储单元组写入0H,随后读取各行每个基本存储单元组的值并判断是否为0H。
上面所述每个基本存储单元组包含4个数据位。
本发明的有益效果是:本发明所设计的9相邻单元敏感故障的检测方法算法简单,执行速度快,通用性好,适用于各种长度字寻址的存储器,且能完全覆盖到5相邻单元敏感故障的检测;同时该故障诊断算法不需要硬件支持,资源开销少。
附图说明
图1为无故障的存储器单元Markov状态图;
图2为存储单元固定“0”故障时Markov状态图;
图3为存储单元转换故障模型Markov状态图;
图4为两存储单元间无故障的Markov状态图;
图5为存储单元间耦合故障的Markov状态图;
图6为相邻单元敏感故障;
图7为常用March算法;
图8为本发明中单元0→1,1→0跳变时导致相邻单元置0测试算法原理图;
图9为本发明中单元0→1,1→0跳变时导致相邻单元置1测试算法原理图;
图10为本发明针对字长为32位存储器0→1,1→0跳变时导致相邻单元置0测试算法的应用实例;
图11为本发明针对字长为32位存储器0→1,1→0跳变时导致相邻单元置1测试算法的应用实例;
具体实施方式
本发明对相邻单元敏感故障检测内容包含:
奇数行奇数列0→1,1→0变化时导致其相邻单元置0的故障检测,奇数行偶数列0→1,1→0变化时导致其相邻单元置0的故障检测;
奇数行奇数列0→1,1→0变化时导致其相邻单元置1的故障检测,奇数行偶数列0→1,1→0变化时导致其相邻单元置1的故障检测;
偶数行奇数列0→1,1→0变化时导致其相邻单元置0的故障检测,偶数行偶数列0→1,1→0变化时导致其相邻单元置0的故障检测;
偶数行奇数列0→1,1→0变化时导致其相邻单元置1的故障检测,偶数行偶数列0→1,1→0变化时导致其相邻单元置1的故障检测。
本发明以常规数据中最小数据块为基础进行故障诊断与检测,由于存储器中任何字位都是4位的整数倍,所以本发明方法以4位数据块为基础进行描述。对于奇/偶数行0→1,1→0变化时导致其相邻单元置0的故障检测包含6个步骤,见图8所示。
第一步:在偶/奇数行每个基本存储单元组写入FH,奇/偶数行每个基本存储单元组写入5H,算法的复杂度为N;
第二步:在奇/偶数行每个基本存储单元组写入FH,随后读取各行每个基本存储单元组的值并判断是否为FH,算法的复杂度为1.5N;
第三步:在奇/偶数行每个基本存储单元组写入5H,随后读取偶/奇数行每个基本存储单元组的值并判断是否为FH,奇/偶数行的值并判断是否为5H,算法的复杂度为1.5N;
第四步:在奇/偶数行每个基本存储单元组写入AH,算法的复杂度为0.5N;
第五步:在奇/偶数行每个基本存储单元组写入FH,随后读取各行每个基本存储单元组的值并判断是否为FH,算法的复杂度为1.5N;
第六步:在奇/偶数行每个基本存储单元组写入AH,随后读取偶/奇数行每个基本存储单元组的值并判断是否为FH,奇/偶数行的值并判断是否为AH,算法的复杂度为1.5N。
对于奇/偶数行0→1,1→0变化时导致其相邻单元置1的故障检测,包含以下5个步骤,见图9所示。
第一步:在偶/奇数行每个基本存储单元组写入0H,奇/偶数行每个基本存储单元组写入5H,算法的复杂度为N;
第二步:在奇/偶数行每个基本存储单元组写入0H,随后读取各行每个基本存储单元组的值并判断是否为FH,算法的复杂度为1.5N;
第三步:在奇/偶数行每个基本存储单元组写入5H,随后读取偶/奇数行每个基本存储单元组的值并判断是否为0H,奇/偶数行的每个基本存储单元组值并判断是否为5H,算法的复杂度为1.5N;
第四步:在奇/偶数行每个基本存储单元组写入AH,随后读取偶/奇数行每个基本存储单元组的值并判断是否为0H,奇/偶数行每个基本存储单元组的值并判断是否为AH,算法的复杂度为1.5N;
第五步:在奇/偶数行写入FH,随后读取各行的值并判断是否为FH,算法的复杂度为1.5N。
整个算法的复杂度为2×((1+0.5+4×1.5)+(1+4×1.5))N=29N。
实施例1
某多嵌入式数字计算机主处理器模块中央处理器单元均采用了高性能的80486DX2,其工作频率为40MHz,时钟周期为:25ns。80486修改了80386的内部结构,大约一半指令只在一个时钟周期内完成,而不是两个时钟周期。处理器模均块含有512kB×32bits的数据存储器RAM,本实例来介绍应用本发明算法对其进行故障诊断,根据本发明算法的复杂度,本实例完成对其RAM9相邻单元敏感故障检测所需要的时间为0.3801s的时间,算法描述如下。
对于奇/偶数行0→1,1→0变化时导致其相邻单元置0的故障检测包含6个步骤,见图10所示。
第一步:在偶/奇数行写入FFFFFFFFH,奇/偶数行写入55555555H;
第二步:在奇/偶数行写入FFFFFFFFH,随后读取各行的值并判断是否为FFFFFFFFH;
第三步:在奇/偶数行写入55555555H,随后读取偶/奇数行的值并判断是否为FFFFFFFFH,奇/偶数行的值并判断是否为55555555H;
第四步:在奇/偶数行写入AAAAAAAAH;
第五步:在奇/偶数行写入FFFFFFFFH,随后读取各行的值并判断是否为FFFFFFFFH;
第六步:在奇/偶数行写入AAAAAAAAH,随后读取偶/奇数行的值并判断是否为FFFFFFFFH,奇/偶数行的值并判断是否为AAAAAAAAH。
对于奇/偶数行0→1,1→0变化时导致其相邻单元置1的故障检测故障检测包含5个步骤,见图11所示。
第一步:在各行写入00000000H;
第二步:在奇/偶数行写入AAAAAAAAH,随后读取偶/奇数行的值并判断是否为000000000H,奇/偶数行的值并判断是否为AAAAAAAAH;
第三步:在奇/偶数行写入000000000H,随后读取各行的值并判断是否为00000000H;
第四步:在奇/偶数行写入55555555H,随后读取偶/奇数行的值并判断是否为000000000H,奇/偶数行的值并判断是否为55555555H;
第五步:在奇/偶数行写入000000000H,随后读取各行的值并判断是否为00000000H。
Claims (2)
1.一种RAM的9相邻单元敏感故障检测方法,其特征是,其中,对于RAM中相邻单元敏感故障检测包含两方面的内容:1)存储单元数据由0→1,1→0变化时导致其相邻单元置0的故障检测;2)存储单元数据由0→1,1→0变化时导致其相邻单元置1的故障检测;
其中1)中包含奇数行数据由0→1,1→0变化时导致其相邻单元置0的故障检测以及偶数行数据由0→1,1→0变化时导致其相邻单元置0的故障检测;
奇数行数据由0→1,1→0变化时导致其相邻单元置0的故障检测,包含以下6个步骤:
第一步:在偶数行每个基本存储单元组写入FH,奇数行每个基本存储单元组写入5H;
第二步:在奇数行每个基本存储单元组写入FH,随后读取各行每个基本存储单元组的值并判断是否为FH;
第三步:在奇数行每个基本存储单元组写入5H,随后读取偶数行每个基本存储单元组的值并判断是否为FH,奇数行每个基本存储单元组的值并判断是否为5H;
第四步:在奇数行每个基本存储单元组写入AH;
第五步:在奇数行每个基本存储单元组写入FH,随后读取各行每个基本存储单元组的值并判断是否为FH;
第六步:在奇数行每个基本存储单元组写入AH,随后读取偶数行每个基本存储单元组的值并判断是否为FH,奇数行每个基本存储单元组的值并判断是否为AH;
偶数行数据由0→1,1→0变化时导致其相邻单元置0的故障检测,包含以下6个步骤:
第一步:在奇数行每个基本存储单元组写入FH,偶数行每个基本存储单元组写入5H;
第二步:在偶数行每个基本存储单元组写入FH,随后读取各行每个基本存储单元组的值并判断是否为FH;
第三步:在偶数行每个基本存储单元组写入5H,随后读取奇数行每个基本存储单元组的值并判断是否为FH,偶数行每个基本存储单元组的值并判断是否为5H;
第四步:在偶数行每个基本存储单元组写入AH;
第五步:在偶数行每个基本存储单元组写入FH,随后读取各行每个基本存储单元组的值并判断是否为FH;
第六步:在偶数行每个基本存储单元组写入AH,随后读取奇数行每个基本存储单元组的值并判断是否为FH,偶数行每个基本存储单元组的值并判断是否为AH;
其中2)中包含奇数行数据由0→1,1→0变化时导致其相邻单元置1的故障检测以及偶数行数据由0→1,1→0变化时导致其相邻单元置1的故障检测;
奇数行数据由0→1,1→0变化时导致其相邻单元置1的故障检测,包含以下5个步骤:
第一步:在各行每个基本存储单元组写入0H;
第二步:在奇数行每个基本存储单元组写入AH,随后读取偶数行每个基本存储单元组的值并判断是否为0H,奇数行每个基本存储单元组的值并判断是否为AH;
第三步:在奇数行每个基本存储单元组写入0H,随后读取各行每个基本存储单元组的值并判断是否为0H;
第四步:在奇数行每个基本存储单元组写入5H,随后读取偶数行每个基本存储单元组的值并判断是否为0H,奇数行每个基本存储单元组的值并判断是否为5H;
第五步:在奇数行每个基本存储单元组写入0H,随后读取各行每个基本存储单元组的值并判断是否为0H;
偶数行数据由0→1,1→0变化时导致其相邻单元置1的故障检测,包含以下5个步骤:
第一步:在各行每个基本存储单元组写入0H;
第二步:在偶数行每个基本存储单元组写入AH,随后读取奇数行每个基本存储单元组的值并判断是否为0H,偶数行每个基本存储单元组的值并判断是否为AH;
第三步:在偶数行每个基本存储单元组写入0H,随后读取各行每个基本存储单元组的值并判断是否为0H;
第四步:在偶数行每个基本存储单元组写入5H,随后读取奇数行每个基本存储单元组的值并判断是否为0H,偶数行每个基本存储单元组的值并判断是否为5H;
第五步:在偶数行每个基本存储单元组写入0H,随后读取各行每个基本存储单元组的值并判断是否为0H。
2.如权利要求1所述的一种RAM的9相邻单元敏感故障检测方法,其特征是,所述各行每个基本存储单元组包含4个数据位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310034351.XA CN103971750B (zh) | 2013-01-29 | 2013-01-29 | 一种ram的9相邻单元敏感故障检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310034351.XA CN103971750B (zh) | 2013-01-29 | 2013-01-29 | 一种ram的9相邻单元敏感故障检测方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103971750A CN103971750A (zh) | 2014-08-06 |
CN103971750B true CN103971750B (zh) | 2017-02-08 |
Family
ID=51241141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310034351.XA Active CN103971750B (zh) | 2013-01-29 | 2013-01-29 | 一种ram的9相邻单元敏感故障检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103971750B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106959905A (zh) * | 2017-03-16 | 2017-07-18 | 北京龙鼎源科技股份有限公司 | 存储器诊断方法及装置 |
CN109635324B (zh) * | 2018-11-05 | 2023-05-26 | 中国航空工业集团公司西安飞机设计研究所 | 一种故障隔离率的分配方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1057533A (zh) * | 1990-06-21 | 1992-01-01 | 国际商业机器公司 | 恢复受奇偶校验保护数据的方法和装置 |
CN1825488A (zh) * | 2004-12-22 | 2006-08-30 | 三星电子株式会社 | 多次可编程半导体存储设备及其多次编程方法 |
CN1855304A (zh) * | 2005-04-27 | 2006-11-01 | 三星电子株式会社 | 支持虚拟页存储的非易失性存储器件及其编程方法 |
US7260759B1 (en) * | 2004-06-16 | 2007-08-21 | Sun Microsystems, Inc. | Method and apparatus for an efficient memory built-in self test architecture for high performance microprocessors |
CN101089994A (zh) * | 2006-06-12 | 2007-12-19 | 三星电子株式会社 | 非易失性存储器器件及其方法 |
CN101751981A (zh) * | 2008-12-12 | 2010-06-23 | 苏州亮智科技有限公司 | 闪存存储装置中保护数据安全的方法 |
JP2011070727A (ja) * | 2009-09-25 | 2011-04-07 | Toshiba Corp | 半導体記憶装置 |
CN102132353A (zh) * | 2008-07-01 | 2011-07-20 | Lsi公司 | 用于闪存存储器中读取端单元间干扰减轻的方法和装置 |
-
2013
- 2013-01-29 CN CN201310034351.XA patent/CN103971750B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1057533A (zh) * | 1990-06-21 | 1992-01-01 | 国际商业机器公司 | 恢复受奇偶校验保护数据的方法和装置 |
US7260759B1 (en) * | 2004-06-16 | 2007-08-21 | Sun Microsystems, Inc. | Method and apparatus for an efficient memory built-in self test architecture for high performance microprocessors |
CN1825488A (zh) * | 2004-12-22 | 2006-08-30 | 三星电子株式会社 | 多次可编程半导体存储设备及其多次编程方法 |
CN1855304A (zh) * | 2005-04-27 | 2006-11-01 | 三星电子株式会社 | 支持虚拟页存储的非易失性存储器件及其编程方法 |
CN101089994A (zh) * | 2006-06-12 | 2007-12-19 | 三星电子株式会社 | 非易失性存储器器件及其方法 |
CN102132353A (zh) * | 2008-07-01 | 2011-07-20 | Lsi公司 | 用于闪存存储器中读取端单元间干扰减轻的方法和装置 |
CN101751981A (zh) * | 2008-12-12 | 2010-06-23 | 苏州亮智科技有限公司 | 闪存存储装置中保护数据安全的方法 |
JP2011070727A (ja) * | 2009-09-25 | 2011-04-07 | Toshiba Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
CN103971750A (zh) | 2014-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8756486B2 (en) | Method and apparatus for repairing high capacity/high bandwidth memory devices | |
CN111554344B (zh) | 存储单元测试方法、装置、存储介质及电子设备 | |
CN104425040A (zh) | 用于测试存储器的方法和系统 | |
CN113035259A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
CN103871479A (zh) | 嵌入式存储器测试系统 | |
US9058896B2 (en) | DRAM refresh | |
CN103971750B (zh) | 一种ram的9相邻单元敏感故障检测方法 | |
USH1741H (en) | Method and apparatus for pattern sensitivity stress testing of memory systems | |
CN1896959A (zh) | 一种静态数据存储的纠错编码装置 | |
CN103714861B (zh) | 存储器故障诊断装置、存储器故障诊断方法 | |
CN104035898A (zh) | 一种基于vliw类型处理器的访存系统 | |
CN113160876A (zh) | Dram测试方法、装置、计算机可读存储介质及电子设备 | |
CN112102875B (zh) | Lpddr测试方法、装置、可读存储介质及电子设备 | |
CN103744752A (zh) | 一种内存的在线故障检测方法和装置 | |
CN103473153A (zh) | 用于检测微控制器中的潜在故障的方法和系统 | |
Julie et al. | 12N test procedure for NPSF testing and diagnosis for SRAMs | |
US9384858B2 (en) | Computer system predicting memory failure | |
CN110659150A (zh) | 微控制单元内存的检测方法以及相关装置 | |
CN111352754A (zh) | 一种数据存储检错纠错方法及数据存储装置 | |
CN112349341A (zh) | Lpddr测试方法、装置、可读存储介质及电子设备 | |
CN103514071B (zh) | 非破坏性的内存在线测试方法 | |
CN106502810A (zh) | 一种高速缓冲存储器的故障检测方法及装置 | |
Nicolaidis et al. | Transparent BIST for ECC-based memory repair | |
CN112599178A (zh) | Dram测试方法、装置、可读存储介质及电子设备 | |
CN112885399A (zh) | Dram测试方法、装置、可读存储介质及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |