KR20150120558A - 휘발성 메모리 장치, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법 - Google Patents

휘발성 메모리 장치, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법 Download PDF

Info

Publication number
KR20150120558A
KR20150120558A KR1020140045920A KR20140045920A KR20150120558A KR 20150120558 A KR20150120558 A KR 20150120558A KR 1020140045920 A KR1020140045920 A KR 1020140045920A KR 20140045920 A KR20140045920 A KR 20140045920A KR 20150120558 A KR20150120558 A KR 20150120558A
Authority
KR
South Korea
Prior art keywords
refresh
memory
memory device
volatile memory
command
Prior art date
Application number
KR1020140045920A
Other languages
English (en)
Inventor
송청기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140045920A priority Critical patent/KR20150120558A/ko
Priority to US14/486,529 priority patent/US20150302913A1/en
Priority to CN201410838224.XA priority patent/CN105047221A/zh
Publication of KR20150120558A publication Critical patent/KR20150120558A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 모듈은, 비상용 파워; 다수의 메모리 블록을 포함하는 휘발성 메모리 장치; 비휘발성 메모리 장치; 및 파워 페일시에 상기 비상용 파워를 이용해 상기 휘발성 메모리 장치의 데이터가 상기 비휘발성 메모리 장치로 백업되도록 제어하는 모듈 제어부를 포함하고, 상기 다수의 메모리 블록의 데이터는 순차적으로 상기 비휘발성 메모리 장치로 백업되고, 백업이 완료된 메모리 블록은 리프레시 동작이 수행되지 않을 수 있다.

Description

휘발성 메모리 장치, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법 {VOLATILE MEMORY DEVICE, MEMORY MODULE INCLUDING THE SAME AND OPERATION METHOD OF THE MEMORY MODULE}
본 발명은 휘발성 메모리 장치 및 이를 포함하는 메모리 모듈에 관한 것이다.
휘발성 메모리(예, DRAM)의 메모리 셀은 스위치역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레쉬(refresh) 동작이라 한다.
퍼스널 컴퓨터(PC), 워크 스테이션(work station), 서버 컴퓨터(server computer), 또는 통신 시스템 등과 같은 데이터 처리 시스템에서 사용되는 대부분의 메모리 모듈에 탑재된 메모리 칩들은 휘발성 메모리인데, 휘발성 메모리는 고속 동작이 가능하지만, 전원이 공급되지 않으면 리프레시 동작이 수행될 수 없으므로 데이터를 잃어버린다는 단점이 있다. 최근에는 이러한 단점을 보완하기 위해 NVDIMM(Non-Volatile Dual In Line Memory Module) 방식의 메모리 모듈이 등장하고 있다. NVDIMM은 메모리 모듈 내에 휘발성 메모리와 함께 비휘발성 메모리 및 비상용 파워를 탑재하고, 호스트의 파워가 불안정한 경우에 비상용 파워를 이용해 휘발성 메모리의 데이터를 비휘발성 메모리로 백업하는 동작을 통해 호스트 파워의 페일에 따른 데이터의 유실을 방지하는 메모리 모듈을 의미한다.
NVDIMM에 탑재되는 비상용 파워로는 캐패시터가 사용되는 것이 일반적인데, 비상용 파워로 사용되는 캐패시터의 용량 증가는 비용(cost)의 증가와 직결되므로, 적은 파워를 사용하면서도 휘발성 메모리의 데이터를 비휘발성 메모리로 안전하게 백업할 수 있는 기술이 요구된다.
본 발명의 실시예들은, 휘발성 메모리의 데이터를 비휘발성 메모리로 백업하는데 있어서, 최소한의 파워를 사용하기 위한 기술을 제공할 수 있다.
본 발명의 일실시예에 따른 휘발성 메모리 장치는, 다수의 리프레시 신호 중 자신에 대응하는 리프레시 신호에 응답해 리프레시되는 다수의 메모리 블록; 커맨드를 디코딩해 내부 리프레시 커맨드를 생성하는 커맨드 디코더; 및 상기 내부 리프레시 커맨드에 응답해 상기 다수의 리프레시 신호를 생성하되, 상기 다수의 메모리 블록 중 백업이 완료된 메모리 블록에 대응하는 리프레시 신호를 활성화하지 않는 리프레시 회로를 포함할 수 있다.
상기 리프레시 회로는 상기 내부 리프레시 커맨드가 활성화될 때마다 상기 다수의 리프레시 신호가 설정된 모드에 따라 정해진 시퀀스대로 활성화되도록 제어하되, 상기 다수의 블록 중 백업이 완료된 메모리 블록에 대응하는 리프레시 신호는 활성화하지 않는 리프레시 제어부; 및 리프레시 동작에 사용되는 리프레시 어드레스를 생성하는 어드레스 생성부를 포함할 수 있다. 상기 백업이 완료된 메모리 블록에 대한 정보는 상기 비휘발성 메모리 장치 외부로부터 입력될 수 있다. 상기 다수의 메모리 블록 각각은 뱅크 그룹일 수도 있으며, 뱅크일 수도 있다.
또한, 본 발명의 일실시예에 따른 메모리 모듈은, 비상용 파워; 다수의 메모리 블록을 포함하는 휘발성 메모리 장치; 비휘발성 메모리 장치; 및 파워 페일시에 상기 비상용 파워를 이용해 상기 휘발성 메모리 장치의 데이터가 상기 비휘발성 메모리 장치로 백업되도록 제어하는 모듈 제어부를 포함하고,상기 다수의 메모리 블록의 데이터는 순차적으로 상기 비휘발성 메모리 장치로 백업되고, 백업이 완료된 메모리 블록은 리프레시 동작이 수행되지 않을 수 있다.
상기 휘발성 메모리 장치는, 다수의 리프레시 신호 중 자신에 대응하는 리프레시 신호에 응답해 리프레시되는 상기 다수의 메모리 블록; 커맨드를 디코딩해 내부 리프레시 커맨드를 생성하는 커맨드 디코더; 및 상기 내부 리프레시 커맨드에 응답해 상기 다수의 리프레시 신호를 생성하되, 상기 다수의 메모리 블록 중 백업이 완료된 메모리 블록에 대응하는 리프레시 신호를 활성화하지 않는 리프레시 회로를 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 다수의 메모리 블록을 포함하는 휘발성 메모리 장치와 비휘발성 메모리 장치를 포함하는 메모리 모듈의 동작 방법은, 호스트의 파워 페일을 감지하는 단계; 상기 메모리 모듈이 사용하는 파워를 상기 호스트 파워에서 비상용 파워로 전환하는 단계; 상기 다수의 메모리 블록에 저장된 데이터를 상기 비휘발성 메모리 장치로 순차적으로 백업하는 단계; 및 상기 백업하는 단계에서 백업이 완료된 메모리 블록의 리프레시 동작을 금지시키는 단계를 포함할 수 있다.
상기 동작 방법은, 상기 호스트 파워의 복구시에 상기 비휘발성 메모리 장치에 백업된 데이터를 상기 휘발성 메모리 장치의 다수의 메모리 블록으로 복구하는 단계를 더 포함할 수 있다. 상기 금지시키는 단계에 의해 리프레시 동작이 금지된 메모리 블록은 상기 휘발성 메모리 장치로 리프레시 커맨드가 인가되더라도 리프레시 동작이 수행되지 않을 수 있다.
본 발명의 실시예들에 따르면, 최소한의 파워를 사용하면서 휘발성 메모리의 데이터를 비휘발성 메모리로 백업하는 것이 가능하다.
도 1은 본 발명의 일실시예에 따른 메모리 모듈(100)의 구성도.
도 2는 도 1의 휘발성 메모리 장치(120_0)의 일실시예 구성도.
도 3A와 도 3B는 리프레시 모드 신호(MODE1)가 활성화된 제1리프레시 모드에서 리프레시 제어부(231)의 동작을 도시한 도면.
도 4A와 도 4B는 리프레시 모드 신호(MODE2)가 활성화된 제2리프레시 모드에서 리프레시 제어부(231)의 동작을 도시한 도면.
도 5A와 도 5B는 리프레시 모드 신호(MODE3)가 활성화된 제3리프레시 모드에서 리프레시 제어부(231)의 동작을 도시한 도면.
도 6은 도 1의 메모리 모듈(100)의 동작 방법의 일실시예를 도시한 도면.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 일실시예에 따른 메모리 모듈(100)의 구성도이다.
도 1을 참조하면, 메모리 모듈(100)은 호스트의 파워가 불안정한 경우에 휘발성 메모리 장치들(칩들)(120_0~120_7)에 저장된 데이터를 비휘발성 메모리 장치(칩)(140)으로 백업하는 동작을 통해 파워 페일시에도 데이터의 유실을 방지할 수 있다. 설명의 편의상 메모리 모듈(100)과 데이터(DATA)를 송/수신하며 메모리 모듈의 제어를 위한 커맨드(CMD), 어드레스(ADD), 및 클럭(CLK) 등을 제공하는 호스트 상의 메모리 콘트롤러(1)를 함께 도시한다.
도 1을 참조하면, 메모리 모듈(100)은 모듈 제어부(110), 휘발성 메모리 장치들(120_0~120_7), 비휘발성 메모리 콘트롤러(130), 비휘발성 메모리 장치(140), 비상 전력 공급부(150), 및 파워 페일 감지부(160)를 포함할 수 있다. 여기서, 휘발성 메모리 장치들(120_0~120_7) 각각은 DRAM일 수 있으며, 비휘발성 메모리 장치(140)는 FLASH 메모리일 수 있다. 그러나, 휘발성 메모리 장치들(120_0~120_7)이 DRAM이 아닌 다른 종류의 휘발성 메모리일 수도 있으며, 비휘발성 메모리 장치(140)도 FLASH 메모리가 아닌 다른 종류의 비휘발성 메모리일 수 있다.
호스트의 파워(HOST_VDD, HOST_VSS)가 정상인 경우에 모듈 제어부(110)는 메모리 콘트롤러(1)로부터 제공되는 커맨드(CMD), 어드레스(ADD) 및 클럭(CLK)을 버퍼링하여 휘발성 메모리 장치들(120_0~120_7)로 제공할 수 있다. 또한, 모듈 제어부(110)는 메모리 콘트롤러(1)로부터 제공되는 데이터(DATA)를 버퍼링하여 휘발성 메모리 장치들(120_0~120_7)로 제공하거나, 휘발성 메모리 장치들(120_0~120_7)로부터 제공되는 데이터(DATA)를 버퍼링하여 메모리 콘트롤러(1)로 전송할 수 있다. 즉, 호스트의 파워(HOST_VDD, HOST_VSS)가 정상인 경우에 모듈 제어부(110)는 휘발성 메모리 장치들(120_0~120_7)과 메모리 콘트롤러(1) 간의 통신을 중계하는 역할을 수행할 수 있다.
파워 페일 감지부(160)에 의해 호스트 파워(HOST_VDD, HOST_VSS)의 페일이 감지되면, 즉 호스트로부터 공급되는 전원전압(HOST_VDD)과 접지전압(HOST_VSS)의 불안정함이 감지되면, 파워 페일 감지부(160)는 메모리 모듈(100)로의 호스트 파워(HOST_VDD, HOST_VSS)의 공급을 차단하고 비상 전력 공급부(150)의 파워를 이용해 메모리 모듈(100)이 동작하도록 제어할 수 있다. 비상 전력 공급부(150)는 하나 이상의 캐패시터들, 예를 들어 용량이 큰 슈퍼 캡(super cap), 을 이용하여 구현될 수 있으며, 휘발성 메모리 장치들(120_0~120_7)의 데이터가 비휘발성 메모리 장치(140)로 백업되는 동안에 비상 전력을 공급할 수 있다. 한편, 파워 페일 감지부(160)는 호스트 파워(HOST_VDD, HOST_VSS)의 페일이 감지되면 이를 모듈 제어부(110)에게 통보할 수 있다.
호스트 파워(HOST_VDD, HOST_VSS)의 페일이 통보되면, 모듈 제어부(110)는 휘발성 메모리 장치들(120_0~120_7)에 저장된 데이터가 비휘발성 메모리 장치(140)로 백업될 수 있도록 제어할 수 있다. 상세하게, 모듈 제어부(110)는 자체적으로 생성한 커맨드(CMD), 어드레스(ADD) 및 클럭(CLK)을 휘발성 메모리 장치들(120_0~120_7)에 인가해 휘발성 메모리 장치들(120_0~120_7)에 저장된 데이터가 리드되도록 제어하고, 휘발성 메모리 장치들(120_0~120_7)로부터 리드된 데이터가 비휘발성 메모리 장치(140)으로 프로그램(라이트)될 수 있도록 비휘발성 메모리 콘트롤러(130)를 제어할 수 있다. 비휘발성 메모리 콘트롤러(130)는 모듈 제어부(110)로부터 전달받은 데이터(DATA), 즉 휘발성 메모리 장치들(120_0~120_7)로부터 리드된 데이터,가 비휘발성 메모리 장치(140)에 프로그램될 수 있도록 비휘발성 메모리 장치(140)를 제어할 수 있다.
한편, 모듈 제어부(110)는 휘발성 메모리 장치들(120_0~120_7)의 데이터를 백업하는 동작시에, 전류 소모를 줄이기 위해 휘발성 메모리 장치들(120_0~120_7) 내에서 백업이 완료된 영역들은 리프레시 동작에서 제외되도록 제어할 수 있는데, 이에 대해서는 도면과 함께 후술하기로 한다.
호스트 파워(HOST_VDD, HOST_VSS)의 페일시에 비휘발성 메모리 장치(140)에 백업된 휘발성 메모리 장치들(120_0~120_7)의 데이터는, 호스트 파워(HOST_VDD, HOST_VSS)가 정상적으로 되돌아온 이후에 다시 휘발성 메모리 장치들(120_0~120_7)로 전송되어 복구될 수 있다.
도 1에서는 메모리 모듈(100)에 휘발성 메모리 장치(120_0~120_7)가 8개 구비되고, 비휘발성 메모리 장치(140)가 1개 구비된 것을 예시했는데, 이는 예시일 뿐이며, 메모리 모듈(100)에 구비되는 휘발성 메모리 장치 및 비휘발성 메모리 장치의 개수는 1개 이상의 임의의 개수가 될 수 있다. 또한, 도 1에서는 휘발성 메모리 장치(120_0~120_7)이 데이터가 모듈 제어부(110)와 비휘발성 메모리 콘트롤러(130)를 통해 비휘발성 메모리 장치(140)로 전달되는 것을 예시하였으나, 휘발성 메모리 장치들(120_0~120_7)과 비휘발성 메모리 장치(140)의 데이터 전송 프로토콜을 호환 가능하게 설계하는 경우에 휘발성 메모리 장치들(120_0~120_7)과 비휘발성 메모리 장치(140) 간에 직접적으로 데이터가 전송될 수도 있다. 또한, 도 1에 도시된 구성들은 기능적인 분류를 의미하며 물리적인 구별을 의미하는 것은 아니다. 예를 들어, 도 1에 도시된 구성들 각각이 하나의 반도체 칩을 나타낼 수도 있지만, 도 1에 도시된 2 이상의 구성이 하나의 물리적인 반도체 칩에 형성될 수도 있다.
도 2는 도 1의 휘발성 메모리 장치(120_0)의 일실시예 구성도이다. 다른 휘발성 메모리 장치들(120_1~120_7)도 도 2와 동일하게 구성될 수 있다.
도 2를 참조하면, 휘발성 메모리 장치(120_0)는 커맨드 수신부(201), 어드레스 수신부(202), 클럭 수신부(203), 데이터 송/수신부(204), 커맨드 디코더(210), 설정 회로(220), 리프레시 회로(230) 및 메모리 블록들(BG0~BG3)을 포함할 수 있다.
커맨드 수신부(201)는 멀티 비트의 신호들로 구성된 커맨드(CMD)를 수신할 수 있다. 커맨드(CMD)는 로우 어드레스 스트로브 신호(RAS: Row Address Strobe), 컬럼 어드레스 스트로브 신호(CAS: Column Address Strobe), 액티브 신호(ACT: Active), 및 칩 셀렉트 신호(CS: Chip Select)를 포함할 수 있다. 어드레스 수신부(202)는 멀티 비트의 신호들로 구성된 어드레스(ADD)를 수신할 수 있다. 클럭 수신부(203)는 클럭(CLK)을 수신할 수 있다. 클럭 수신부(203)가 수신하는 클럭(CLK)은 정클럭과 정클럭을 반전한 부클럭을 포함하는 디퍼런셜(differential) 방식일 수 있다. 클럭 수신부(203)를 통해 수신된 클럭(CLK)은 휘발성 메모리 장치(120_0)의 동기화된 동작을 위해 사용될 수 있다. 데이터 송/수신부(204)는 외부로부터 입력된 데이터를 수신해 메모리 블록들(BG0~BG3)로 전달하거나, 메모리 블록들(BG0~BG3)로부터 출력된 데이터를 외부로 송신할 수 있다. 데이터 송/수신부(204)를 통해 수신되는 데이터는 라이트 데이터이며, 데이터 송/수신부(204)를 통해 송신되는 데이터는 리드 데이터일 수 있다.
커맨드 디코더(210)는 커맨드 수신부(201)를 통해 수신된 커맨드(CMD)를 디코딩해 다양한 내부 커맨드들(REF, MRS, ACT, PCG, RD, WT)을 생성할 수 있다. 커맨드 디코더(210)가 생성하는 내부 커맨드들에는 리프레시 동작을 명령하는 내부 리프레시 커맨드(REF), 설정 동작을 명령하는 내부 설정 커맨드(MRS: Mode Register Set), 액티브 동작을 명령하는 내부 액티브 커맨드(ACT), 프리차지 동작을 명령하는 내부 프리차지 커맨드(PCG), 리드 동작을 명령하는 내부 리드 커맨드(RD), 라이트 동작을 명령하는 내부 라이트 커맨드(WT) 등이 있을 수 있다.
설정 회로(220)는 내부 설정 커맨드(MRS)의 활성화시에 어드레스 수신부(202)를 통해 수신된 어드레스(ADD)를 디코딩해 각종 신호들을 생성할 수 있다. 설정 회로(220)에서 생성되는 신호들에는 리프레시 모드를 설정하기 위한 리프레시 모드 신호들(MODE1, MODE2, MODE3)과 메모리 블록들(BG0~BG3)의 백업 동작이 완료되었음을 알리는 백업 완료 신호들(BG0_COMPLETE~BG3_COMPLETE)이 있을 수 있다. 한편, 설정 회로(220)는 각종 내부 전압 레벨의 설정, 각종 지연값의 설정 및 각종 모드의 설정을 위한 신호들(미도시)을 생성할 수 있다.
리프레시 회로(230)는 내부 리프레시 커맨드(REF)에 응답해 메모리 블록들(BK0~BK3)의 리프레시 동작을 제어할 수 있다. 리프레시 회로(230)가 메모리 블록들의 리프레시 동작을 제어하는 방식은 설정된 리프레시 모드에 따라 다를 수 있다. 리프레시 회로(230)는 메모리 블록들(BG0~BG3) 중 백업이 완료된 메모리 블록은 리프레시 동작이 수행되지 않도록 제어할 수 있다. 예를 들어, 메모리 블록들(BG0, BG1)의 백업이 완료된 경우에 메모리 블록들(BG2, BG3)에 대해서만 리프레시 동작이 수행되며 메모리 블록들(BG0, BG1)은 리프레시 동작에서 제외될 수 있다.
리프레시 회로(230)는 리프레시 제어부(231)와 어드레스 생성부(232)를 포함할 수 있다. 리프레시 제어부(231)는 내부 리프레시 커맨드(REF)가 활성화될 때마다 설정된 리프레시 모드에 따라 정해진 시퀀스대로 다수의 리프레시 신호(REF_BG0~REF_BG3)를 활성화할 수 있다. 리프레시 제어부(231)가 설정된 리프레시 모드에 따라 리프레시 신호들(REF_BG0~REF_BG3)을 어떠한 방식으로 활성화하는지에 대해서는 도 3A,B 내지 도 5A,B에서 알아보기로 한다. 각각의 리프레시 신호들(REF_BG0~REF_BG3)은 각각의 메모리 블록들(BG0~BG3)에 대응되며, 리프레시 신호들(REF_BG0~REF_BG3)이 활성화되면 대응되는 메모리 블록들(BG0~BG3)에서 리프레시 동작이 수행될 수 있다. 예를 들어, 리프레시 신호(REF_BG1)가 활성화되면 메모리 블록(BG1)에서 리프레시 동작이 수행되고, 리프레시 신호(REF_BG3)가 활성화되면 메모리 블록(BG3)에서 리프레시 동작이 수행될 수 있다. 리프레시 제어부(231)는 메모리 블록들(BG0~BG3) 중 백업이 완료된 메모리 블록에 대응하는 리프레시 신호는 활성화하지 않을 수 있다. 메모리 블록의 백업이 완료된 경우에 대응하는 백업 완료 신호가 활성화되는데, 리프레시 제어부(231)는 백업 완료 신호가 활성화되는 경우에 대응하는 메모리 블록의 리프레시 신호를 활성화하지 않을 수 있다. 예를 들어, 백업 완료 신호(BG1_COMPLETE)가 활성화되면, 내부 리프레시 커맨드(REF)가 활성화되더라도 리프레시 신호(REF_BG1)는 활성화되지 않을 수 있다. 어드레스 생성부(232)는 리프레시 신호들(REF_BG0~REF_BG3) 중 미리 정해진 하나의 리프레시 신호(REF_BG3)의 활성화시마다 메모리 블록들(BG0~BG3)로 전달되는 리프레시 어드레스(R_ADD)의 값을 변경시킨다. 예를 들어, 리프레시 신호(REF_BG3)가 활성화될 때마다 리프레시 어드레스(R_ADD)의 값을 1씩 증가시킬 수 있다. 미리 정해진 하나의 리프레시 신호는 리프레시 신호들(REF_BG0~REF_BG3) 중 어느 하나의 리프레시 신호이기만 하면 된다. 그러나, 모든 메모리 블록(BG0~BG3)이 한번씩 리프레시된 이후에 리프레시 어드레스(R_ADD)를 변경시키는 것이 보다 안정적인 동작을 보장할 수 있으므로, 리프레시 신호들(REF_BG0~REF_BG3) 중 가장 나중에 활성화되는 리프레시 신호가 어드레스 생성부(232)로 입력되는 리프레시 신호인 것이 바람직하다. 리프레시 신호(REF_BG3)는 어떤 리프레시 모드에서든지 다른 리프레시 신호들(REF_BG0~REF_BG2)보다 먼저 활성화되지 않으며, 최소한 다른 리프레시 신호와 동시에 활성화되거나 가장 나중에 활성화되므로, 리프레시 신호(REF_BG3)가 리프레시 신호들(REF_BG0~REF_BG3) 중 가장 나중에 활성화되는 리프레시 신호가 될 수 있다.
메모리 블록들(BG0~BG3) 각각은 적어도 하나 이상의 뱅크들을 포함할 수 있다. 여기서는, 휘발성 메모리 장치(120_0) 내부에 16개의 뱅크(BJ0~BK15)가 존재하고 4개의 뱅크가 하나의 메모리 블록으로 분류되어 모두 4개의 메모리 블록들(BG0~BG3)을 형성하는 것을 도시하였으나, 메모리 블록 및 뱅크의 개수는 설계에 따라 얼마든지 변경 가능함은 당연하다. 메모리 블록들(BG0~BG3)은 자신에 대응하는 리프레시 신호(REF_BG0~REF_BG3)에 응답해 리프레시될 수 있다. 예를 들어, 리프레시 신호(REF_BG0)가 활성화되면 메모리 블록(BG0) 내부의 모든 뱅크들(BK0~BK3)에서 리페어 어드레스(R_ADD)에 의해 선택된 로우가 리프레시될 수 있다. 마찬가지로 리프레시 신호(REF_BG2)가 활성화되면 메모리 블록(BG2) 내부의 모든 뱅크들(BK8~BK11)에서 리페어 어드레스(R_ADD)에 의해 선택된 로우가 리프레시될 수 있다. 한편, 메모리 블록들(BG0~BG3)은 어드레스(ADD)와 내부 커맨드들(ACT, PCG, RD, WT)에 응답해 액티브, 프리차지, 리드 및 라이트 등의 동작을 수행할 수 있다.
도 2에서는 리프레시 동작이 제어되는 메모리 블록들(BG0~BG3)의 단위가 뱅크 그룹인 것을 예시하였지만, 리프레시 동작이 제어되고 리프레시 동작이 금지되는 단위가 뱅크 단위일 수도 있음은 당연하다. 즉, 리프레시 신호가 뱅크 단위로 존재하고(예, REF_BK0~REF_BK15), 백업 완료 신호도 뱅크 단위로 존재할 수 있다(예, BK0_COMPLETE~BK15_COMPLETE).
도 3A와 도 3B는 리프레시 모드 신호(MODE1)가 활성화된 제1리프레시 모드에서 리프레시 제어부(231)의 동작을 도시한 도면이다. 도 3A에서는 백업이 완료된 메모리 블록이 존재하지 않는 경우에 리프레시 제어부(231)의 동작에 대해 알아보고, 도 3B에서는 메모리 블록(BG0)의 백업이 완료된 경우에 리프레시 제어부(231)의 동작에 대해 알아보기로 한다.
제1리프레시 모드에서, 리프레시 제어부(231)는 리프레시 커맨드(REF)가 활성화될 때마다 전체 메모리 블록(BG0~BG3)에 대응하는 리프레시 신호(REF_BG0~REF_BG3)를 활성화할 수 있다. 도 3A를 참조하면, 리프레시 커맨드(301)의 인가에 응답해 모든 메모리 블록(BG0~BG3)에 대응하는 리프레시 신호들(REF_BG0~REF_BG3)이 활성화되는 것을 확인할 수 있다. 또한, 리프레시 커맨드(302)의 인가에 응답해 다시 리프레시 신호들(REF_BG0~REF_BG3)이 활성화되는 것을 확인할 수 있다. 여기서, 리프레시 커맨드(302)의 인가시에는 리프레시 커맨드(301)의 인가시에 리프레시 되었던 로우 다음의 로우가 리프레시될 수 있다. 예를 들어, 리프레시 커맨드(301)의 인가시에 메모리 블록들(BG0~BG3)에서 100번 로우가 리프레시되었다면, 리프레시 커맨드(302)의 인가시에는 메모리 블록들(BG0~BG3)에서 101번 로우가 리프레시될 수 있다. 제1리프레시 모드에서는 리프레시 커맨드(REF)가 한번 인가될 때마다 모든 메모리 블록들(BG0~BG3)이 리프레시되므로, 리프레시 동작 구간, 즉 tRFC(refresh cycle), 이 비교적 크게 설정될 수 있다. 참고로, 리프레시 신호들(REF_BG0~REF_BG3)이 약간의 시간 차이를 두고 활성화되는 것을 확인할 수 있는데, 이는 리프레시 동작에 의한 순간 전류(peak current)의 증가를 방지하기 위함이다. 도 3A와는 다르게 리프레시 신호들(REF_BG0~REF_BG3)이 동시에 활성화될 수도 있다.
도 3B는 제1리프레시 모드에서, 백업 완료 신호(BG0_COMPLETE)가 활성화된 경우의 리프레시 제어부(231)의 동작을 도시한다. 도 3B를 참조하면, 리프레시 커맨드(301, 302)의 인가에 응답해 리프레시 신호들(REF_BG1~REF_BG3)은 활성화되지만, 리프레시 신호(REF_BG0)는 활성화되지 않는 것을 확인할 수 있다. 마찬가지로, 백업 완료 신호들(BG1_COMPLETE~BG3_COMPLETE)이 활성화되는 경우에도 대응하는 리프레시 신호들(REF_BG1~REF_BG3)이 활성화되지 않을 수 있다.
도 4A와 도 4B는 리프레시 모드 신호(MODE2)가 활성화된 제2리프레시 모드에서 리프레시 제어부(231)의 동작을 도시한 도면이다. 도 4A에서는 백업이 완료된 메모리 블록이 존재하지 않는 경우에 리프레시 제어부(231)의 동작에 대해 알아보고, 도 4B에서는 메모리 블록들(BG0, BG1)의 백업이 완료된 경우에 리프레시 제어부(231)의 동작에 대해 알아보기로 한다.
제2리프레시 모드에서, 리프레시 제어부(231)는 리프레시 커맨드(REF)가 활성화될 때마다 전체 메모리 블록(BG0~BG3) 중 절반의 메모리 블록에 대응하는 리프레시 신호를 활성화할 수 있다. 도 4A를 참조하면, 리프레시 커맨드(401)의 인가에 응답해 메모리 블록들(BG0, BG1)에 대응하는 리프레시 신호들(REF_BG0, REF_BG1)이 활성화되고, 리프레시 커맨드(402)의 인가에 응답해 메모리 블록들(BG2, BG3)에 대응하는 리프레시 신호들(REF_BG2, REF_BG3)이 활성화되는 것을 확인할 수 있다. 리프레시 커맨드(402)의 다음번에 다시 리프레시 커맨드(403)가 인가되면, 다시 메모리 블록들(BG0, BG1)이 리프레시될 수 있다. 이때 메모리 블록들(BG0, BG1) 내부에서 리프레시되는 로우(row)는 리프레시 커맨드(401)의 인가시에 리프레시되었던 로우의 다음 로우일 수 있다. 제2리프레시 모드시에는 리프레시 커맨드(REF)가 한번 인가될 때마다 전체 메모리 블록들(BG0~BG3) 중 절반의 메모리 블록이 리프레시되므로 리프레시 동작 구간, 즉 tRFC, 이 제1리프레시 모드에서 보다는 작게 설정될 수 있다.
도 4B는 제2리프레시 모드에서, 백업 완료 신호들(BG0_COMPLETE, BG1_COMPLETE)이 활성화된 경우의 리프레시 제어부(231)의 동작을 도시한다. 도 4B를 참조하면, 리프레시 커맨드(401, 403)가 인가되더라도 리프레시 신호들(REF_BG0, REF_BG1)은 활성화되지 않는 것을 확인할 수 있다.
도 5A와 도 5B는 리프레시 모드 신호(MODE3)가 활성화된 제3리프레시 모드에서 리프레시 제어부(231)의 동작을 도시한 도면이다. 도 5A에서는 백업이 완료된 메모리 블록이 존재하지 않는 경우에 리프레시 제어부(231)의 동작에 대해 알아보고 도 5B에서는 메모리 블록(BG0)의 백업이 완료된 경우에 리프레시 제어부(231)의 동작에 대해 알아보기로 한다.
제3리프레시 모드에서, 리프레시 제어부(231)는 리프레시 커맨드(REF)가 활성화될 때마다 전체 메모리 블록(BG0~BG3) 중 1/4의 메모리 블록에 대응하는 리프레시 신호를 활성화할 수 있다. 도 5A를 참조하면, 리프레시 커맨드(501)의 인가에 응답해 리프레시 신호(REF_BG0)가 활성화되고, 리프레시 커맨드(502)의 인가에 응답해 리프레시 신호(REF_BG1)가 활성화되고, 리프레시 커맨드(503)의 인가에 응답해 리프레시 신호(REF_BG2)가 활성화되고, 리프레시 커맨드(504)의 인가에 응답해 리프레시 신호(REF_BG3)가 활성화될 수 있다. 리프레시 커맨드(504)의 다음 번에 리프레시 커맨드(미도시)가 인가되면, 다시 리프레시 신호(REF_BG0)가 활성화될 수 있다. 이때 메모리 블록(BG0)에서 리프레시되는 로우는 리프레시 커맨드(501)시에 리프레시 되었던 로우의 다음 로우일 수 있다. 제3리프레시 모드시에는 리프레시 커맨드(REF)가 한번 인가될 때마다 전체 메모리 블록들 중 1/4의 메모리 블록이 리프레시되므로, 리프레시 동작 구간, 즉 tRFC, 이 제2리프레시 모드에서 보다 더 작게 설정될 수 있다.
도 5B는 제3리프레시 모드에서, 백업 완료 신호(BG0_COMPLETE)가 활성화된 경우의 리프레시 제어부(231)의 동작을 나타낸다. 도 5B를 참조하면, 리프레시 커맨드(501)가 인가되더라도 리프레시 신호(REF_BG0)가 활성화되지 않는 것을 확인할 수 있다.
도 6은 도 1의 메모리 모듈(100)의 동작 방법의 일실시예를 도시한 도면이다. 도 6에서는 호스트의 파워 페일이 발생하는 경우에, 휘발성 메모리 장치(120_0)에 저장된 데이터가 비휘발성 메모리 장치(140)로 백업되는 과정에 대해 알아본다. 다른 휘발성 메모리 장치(120_1~120_7)들의 데이터도 휘발성 메모리 장치(120_0)의 데이터 동일한 방식으로 백업될 수 있다.
도 6을 참조하면, 먼저 호스트 파워(HOST_VDD, HOST_VSS)의 페일이 감지될 수 있다(S601). 호스트 파워(HOST_VDD, HOST_VSS)의 페일은 파워페일 감지부(160)에 의해 이루어질 수 있다. 여기서 호스트 파워(HOST_VDD, HOST_VSS)의 페일이란 메모리 모듈(100)이 안정적으로 동작하는 것이 힘들 정도로 호스트 파워(HOST_VDD, HOST_VSS)가 불안정해지는 것을 의미할 수 있다.
호스트 파워(HOST_VDD, HOST_VSS)의 페일이 감지된 이후에 메모리 모듈(100)은 자신이 사용하는 파워를 불안정한 호스트 파워(HOST_VDD, HOST_VSS)에서 비상 전력 공급부(150)가 공급하는 비상용 파워로 전환할 수 있다(S603).
이제 백업 동작이 시작되는데, 먼저 휘발성 메모리 장치(120_0)의 메모리 블록(BG0)의 데이터가 비휘발성 메모리 장치(140)로 백업될 수 있다(S605). 이는, 휘발성 메모리 장치(120_0)에서는 메모리 블록(BG0)의 데이터를 리드하는 동작이 수행되고, 비휘발성 메모리 장치(140)에서는 메모리 블록(BG0)으로부터 리드된 데이터를 프로그램(라이트)하는 동작이 수행된다는 것을 의미할 수 있다. 휘발성 메모리 장치(120_0)의 데이터가 백업되는 동안에 휘발성 메모리 장치(120_0)에 저장되어 있는 데이터가 유실되는 것을 방지하기 위해, 리프레시 동작이 주기적으로 수행될 수 있다.
메모리 블록(BG0)의 데이터가 비휘발성 메모리 장치(140)로 백업된 이후에, 메모리 블록(BG0)의 리프레시 동작이 금지될 수 있다(S607). 메모리 블록(BG0)의 리프레시 동작을 금지하는 것은, 휘발성 메모리 장치(120_0)에서 내부 설정 커맨드(MRS)가 활성화되도록 커맨드(CMD)를 인가하고 어드레스(ADD)를 특정 조합으로 인가해, 백업 완료 신호(BG0_COMPLETE)를 활성화하는 것에 의해 수행될 수 있다.
메모리 블록(BG0)의 리프레시 동작이 금지된 이후에, 메모리 블록(BG1)의 데이터가 비휘발성 메모리 장치(140)로 백업될 수 있다(S609). 메모리 블록(BG1)의 데이터가 백업되는 동안에도 비휘발성 메모리 장치(140)에서는 리프레시 동작이 주기적으로 수행될 수 있다. 그러나, 메모리 블록(BG0)에서는 리프레시 동작이 수행되지 않는다. 메모리 블록(BG0)의 데이터는 이미 비휘발성 메모리 장치(140)로 백업이 완료되었으므로, 메모리 블록(BG0)의 데이터가 유실되는 것은 아무런 문제가 되지 않을 수 있다.
메모리 블록(BG1)의 데이터가 비휘발성 메모리 장치(140)로 백업된 이후에, 메모리 블록(BG1)의 리프레시 동작이 금지될 수 있다(S611). 메모리 블록(BG1)의 리프레시 동작을 금지하는 것은, 휘발성 메모리 장치(120_0)에서 내부 설정 커맨드(MRS)가 활성화되도록 커맨드(CMD)를 인가하고 어드레스(ADD)를 특정 조합으로 인가해, 백업 완료 신호(BG1_COMPLETE)를 활성화하는 것에 의해 수행될 수 있다.
메모리 블록(BG1)의 리프레시 동작이 금지된 이후에, 메모리 블록(BG2)의 데이터가 비휘발성 메모리 장치(140)로 백업될 수 있다(S613). 메모리 블록(BG2)의 데이터가 백업되는 동안에도 비휘발성 메모리 장치(140)에서는 리프레시 동작이 주기적으로 수행될 수 있다. 그러나, 메모리 블록들(BG0, BG1)에서는 리프레시 동작이 수행되지 않는다. 메모리 블록(BG0, BG1)의 데이터는 이미 비휘발성 메모리 장치(140)로 백업이 완료되었으므로, 메모리 블록(BG0, BG1)의 데이터가 유실되는 것은 아무런 문제가 되지 않을 수 있다.
메모리 블록(BG2)의 데이터가 비휘발성 메모리 장치(140)로 백업된 이후에, 메모리 블록(BG2)의 리프레시 동작이 금지될 수 있다(S615). 메모리 블록(BG2)의 리프레시 동작을 금지하는 것은, 휘발성 메모리 장치(120_0)에서 내부 설정 커맨드(MRS)가 활성화되도록 커맨드(CMD)를 인가하고 어드레스(ADD)를 특정 조합으로 인가해, 백업 완료 신호(BG2_COMPLETE)를 활성화하는 것에 의해 수행될 수 있다.
메모리 블록(BG2)의 리프레시 동작이 금지된 이후에, 메모리 블록(BG3)의 데이터가 비휘발성 메모리 장치(140)로 백업될 수 있다(S617). 메모리 블록(BG3)의 데이터가 백업되는 동안에도 비휘발성 메모리 장치(140)에서는 리프레시 동작이 주기적으로 수행될 수 있다. 그러나, 메모리 블록들(BG0, BG1, BG2)에서는 리프레시 동작이 수행되지 않는다. 메모리 블록(BG0, BG1, BG2)의 데이터는 이미 비휘발성 메모리 장치(140)로 백업이 완료되었으므로, 메모리 블록(BG0, BG1, BG2)의 데이터가 유실되는 것은 아무런 문제가 되지 않을 수 있다.
메모리 블록(BG3)의 데이터가 비휘발성 메모리 장치(140)로 백업된 이후에, 메모리 블록(BG3)의 리프레시 동작이 금지될 수 있다(S619). 이제, 모든 데이터 블록(BG0~BG3)의 리프레시 동작이 금지되었으므로, 휘발성 메모리 장치(120_0)로 리프레시 명령(REF)이 인가되더라도 휘발성 메모리 장치(120_0)에서 리프레시 동작은 수행되지 않는다.
이와 같은 방식을 통해 비휘발성 메모리 장치(140)에 백업된 데이터는, 호스트 파워(HOST_VDD, HOST_VSS)가 복구된 이후에 다시 휘발성 메모리 장치(120_0)로 다시 전송되어 저장될 수 있다.
도 6의 백업 방식에 따르면, 메모리 블록의 백업이 완료되는 즉시 메모리 블록의 리프레시 동작이 금지된다. 백업이 완료된 메모리 블록의 데이터는 보존될 필요가 없으므로, 데이터의 유실은 문제되지 않으며, 백업이 완료된 메모리 블록이 리프레시 동작에서 제외되는 것에 의해 리프레시 동작에 소모되는 파워를 줄일 수 있다. 따라서, 메모리 모듈(100)이 데이터의 백업을 위해 소모하는 파워의 양을 최대한으로 줄일 수 있다. 메모리 모듈(100)이 데이터의 백업을 위해 소모하는 파워의 양을 줄일 수 있다는 것은, 메모리 모듈(100)에 탑재되는 비상 전력 공급부(150)의 용량을 줄일 수 있다는 것을 의미하며, 이는 곧 메모리 모듈(100)의 제조비용을 줄일 수 있다는 것을 의미한다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
100: 메모리 모듈 110: 모듈 제어부
120_0~120_7: 휘발성 메모리 장치들
130: 비휘발성 메모리 콘트롤러 140: 비휘발성 메모리 장치
150: 비상 전력 공급부 160: 파워 페일 감지부

Claims (20)

  1. 다수의 리프레시 신호 중 자신에 대응하는 리프레시 신호에 응답해 리프레시되는 다수의 메모리 블록;
    커맨드를 디코딩해 내부 리프레시 커맨드를 생성하는 커맨드 디코더; 및
    상기 내부 리프레시 커맨드에 응답해 상기 다수의 리프레시 신호를 생성하되, 상기 다수의 메모리 블록 중 백업이 완료된 메모리 블록에 대응하는 리프레시 신호를 활성화하지 않는 리프레시 회로
    를 포함하는 휘발성 메모리 장치.
  2. 제 1항에 있어서,
    상기 리프레시 회로는
    상기 내부 리프레시 커맨드가 활성화될 때마다 상기 다수의 리프레시 신호가 설정된 리프레시 모드에 따라 정해진 시퀀스대로 활성화되도록 제어하되, 상기 다수의 블록 중 백업이 완료된 메모리 블록에 대응하는 리프레시 신호는 활성화하지 않는 리프레시 제어부; 및
    리프레시 동작에 사용되는 리프레시 어드레스를 생성하는 어드레스 생성부를 포함하는
    휘발성 메모리 장치.
  3. 제 2항에 있어서,
    상기 어드레스 생성부는 상기 리프레시 신호들 중 미리 정해진 하나의 리프레시 신호의 활성화시마다 상기 리프레시 어드레스의 값을 변경시키는
    휘발성 메모리 장치.
  4. 제 1항에 있어서,
    상기 백업이 완료된 메모리 블록에 대한 정보는 상기 휘발성 메모리 장치 외부로부터 입력되는
    휘발성 메모리 장치.
  5. 제 1항에 있어서,
    상기 다수의 메모리 블록 각각은 뱅크 그룹인
    휘발성 메모리 장치.
  6. 제 1항에 있어서,
    상기 다수의 메모리 블록 각각은 뱅크인
    휘발성 메모리 장치.
  7. 제 1항에 있어서,
    상기 다수의 메모리 블록의 데이터는 비휘발성 메모리 장치로 백업되는
    휘발성 메모리 장치.
  8. 비상용 파워;
    다수의 메모리 블록을 포함하는 휘발성 메모리 장치;
    비휘발성 메모리 장치; 및
    파워 페일시에 상기 비상용 파워를 이용해 상기 휘발성 메모리 장치의 데이터가 상기 비휘발성 메모리 장치로 백업되도록 제어하는 모듈 제어부를 포함하고,
    상기 다수의 메모리 블록의 데이터는 순차적으로 상기 비휘발성 메모리 장치로 백업되고, 백업이 완료된 메모리 블록은 리프레시 동작이 수행되지 않는
    메모리 모듈.
  9. 제 8항에 있어서,
    상기 파워 페일은 상기 메모리 모듈의 호스트의 파워 페일인
    메모리 모듈.
  10. 제 9항에 있어서,
    상기 호스트의 파워 페일을 감지하기 위한 파워 페일 감지부
    를 더 포함하는 메모리 모듈.
  11. 제 8항에 있어서,
    상기 비상용 파워는 적어도 하나 이상의 캐패시터를 포함하는
    메모리 모듈.
  12. 제 8항에 있어서,
    상기 휘발성 메모리 장치는,
    다수의 리프레시 신호 중 자신에 대응하는 리프레시 신호에 응답해 리프레시되는 상기 다수의 메모리 블록;
    커맨드를 디코딩해 내부 리프레시 커맨드를 생성하는 커맨드 디코더; 및
    상기 내부 리프레시 커맨드에 응답해 상기 다수의 리프레시 신호를 생성하되, 상기 다수의 메모리 블록 중 백업이 완료된 메모리 블록에 대응하는 리프레시 신호를 활성화하지 않는 리프레시 회로를 포함하는
    메모리 모듈.
  13. 제 12항에 있어서,
    상기 리프레시 회로는
    상기 내부 리프레시 커맨드가 활성화될 때마다 상기 다수의 리프레시 신호가 설정된 리프레시 모드에 따라 정해진 시퀀스대로 활성화되도록 제어하되, 상기 다수의 블록 중 백업이 완료된 메모리 블록에 대응하는 리프레시 신호를 활성화하지 않는 리프레시 제어부; 및
    리프레시 동작에 사용되는 리프레시 어드레스를 생성하는 어드레스 생성부를 포함하는
    메모리 모듈.
  14. 제 13항에 있어서,
    상기 어드레스 생성부는 상기 리프레시 신호들 중 미리 정해진 하나의 리프레시 신호의 활성화시마다 상기 리프레시 어드레스의 값을 변경시키는
    메모리 모듈.
  15. 제 12항에 있어서,
    상기 백업이 완료된 메모리 블록에 대한 정보는 상기 제어부로부터 상기 휘발성 메모리 장치로 전달되는
    메모리 모듈.
  16. 제 12항에 있어서,
    상기 다수의 메모리 블록 각각은 뱅크 그룹인
    메모리 모듈.
  17. 제 12항에 있어서,
    상기 다수의 메모리 블록 각각은 뱅크인
    메모리 모듈.
  18. 다수의 메모리 블록을 포함하는 휘발성 메모리 장치와 비휘발성 메모리 장치를 포함하는 메모리 모듈의 동작 방법에 있어서,
    호스트의 파워 페일을 감지하는 단계;
    상기 메모리 모듈이 사용하는 파워를 상기 호스트 파워에서 비상용 파워로 전환하는 단계;
    상기 다수의 메모리 블록에 저장된 데이터를 상기 비휘발성 메모리 장치로 순차적으로 백업하는 단계; 및
    상기 백업하는 단계에서 백업이 완료된 메모리 블록의 리프레시 동작을 금지시키는 단계
    를 포함하는 메모리 모듈의 동작 방법.
  19. 제 18항에 있어서,
    상기 호스트 파워의 복구시에 상기 비휘발성 메모리 장치에 백업된 데이터를 상기 휘발성 메모리 장치의 다수의 메모리 블록으로 복구하는 단계
    를 더 포함하는 메모리 모듈의 동작 방법.
  20. 제 18항에 있어서,
    상기 금지시키는 단계에 의해 리프레시 동작이 금지된 메모리 블록은 상기 휘발성 메모리 장치로 리프레시 커맨드가 인가되더라도 리프레시 동작이 수행되지 않는
    메모리 모듈의 동작 방법.
KR1020140045920A 2014-04-17 2014-04-17 휘발성 메모리 장치, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법 KR20150120558A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140045920A KR20150120558A (ko) 2014-04-17 2014-04-17 휘발성 메모리 장치, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법
US14/486,529 US20150302913A1 (en) 2014-04-17 2014-09-15 Volatile memory device, memory module including the same, and method of operating memory module
CN201410838224.XA CN105047221A (zh) 2014-04-17 2014-12-29 易失性存储器件、包括该器件的存储模块及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140045920A KR20150120558A (ko) 2014-04-17 2014-04-17 휘발성 메모리 장치, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법

Publications (1)

Publication Number Publication Date
KR20150120558A true KR20150120558A (ko) 2015-10-28

Family

ID=54322565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140045920A KR20150120558A (ko) 2014-04-17 2014-04-17 휘발성 메모리 장치, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법

Country Status (3)

Country Link
US (1) US20150302913A1 (ko)
KR (1) KR20150120558A (ko)
CN (1) CN105047221A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170079427A (ko) * 2015-12-30 2017-07-10 삼성전자주식회사 불휘발성 메모리 모듈을 포함하는 메모리 시스템 및 전자 장치
KR20170111349A (ko) * 2016-03-28 2017-10-12 에스케이하이닉스 주식회사 비휘발성 듀얼 인 라인 메모리 시스템의 파워 다운 인터럽트
KR20170111354A (ko) * 2016-03-28 2017-10-12 에스케이하이닉스 주식회사 비휘발성 듀얼 인 라인 메모리 시스템, 메모리 모듈, 및 메모리 모듈의 동작 방법
KR20170111355A (ko) * 2016-03-28 2017-10-12 에스케이하이닉스 주식회사 비휘발성 메모리 모듈의 커맨드 어드레스 스누핑
KR102106234B1 (ko) * 2019-01-30 2020-05-04 윈본드 일렉트로닉스 코포레이션 휘발성 메모리 장치 및 휘발성 메모리 장치에서의 효율적인 벌크 데이터 이동과 백업 동작을 위한 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106815092A (zh) * 2015-11-27 2017-06-09 宇瞻科技股份有限公司 具挥发性的数据还原装置、数据储存装置及其控制方法
KR102405054B1 (ko) * 2015-11-27 2022-06-08 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR20170111353A (ko) * 2016-03-28 2017-10-12 에스케이하이닉스 주식회사 비휘발성 메모리 모듈의 커맨드 어드레스 스누핑
JP6697360B2 (ja) * 2016-09-20 2020-05-20 キオクシア株式会社 メモリシステムおよびプロセッサシステム
US10025714B2 (en) * 2016-09-30 2018-07-17 Super Micro Computer, Inc. Memory type range register with write-back cache strategy for NVDIMM memory locations
US10528292B2 (en) * 2018-05-22 2020-01-07 Luca De Santis Power down/power-loss memory controller

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677890A (en) * 1996-03-08 1997-10-14 Mylex Corporation Modular cache memory battery backup system
JP4327798B2 (ja) * 2003-08-28 2009-09-09 富士通マイクロエレクトロニクス株式会社 半導体メモリ
US8074034B2 (en) * 2007-07-25 2011-12-06 Agiga Tech Inc. Hybrid nonvolatile ram
US9465426B2 (en) * 2013-09-18 2016-10-11 Huawei Technologies Co., Ltd. Method for backing up data in a case of power failure of storage system, and storage system controller

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170079427A (ko) * 2015-12-30 2017-07-10 삼성전자주식회사 불휘발성 메모리 모듈을 포함하는 메모리 시스템 및 전자 장치
KR20170111349A (ko) * 2016-03-28 2017-10-12 에스케이하이닉스 주식회사 비휘발성 듀얼 인 라인 메모리 시스템의 파워 다운 인터럽트
KR20170111354A (ko) * 2016-03-28 2017-10-12 에스케이하이닉스 주식회사 비휘발성 듀얼 인 라인 메모리 시스템, 메모리 모듈, 및 메모리 모듈의 동작 방법
KR20170111355A (ko) * 2016-03-28 2017-10-12 에스케이하이닉스 주식회사 비휘발성 메모리 모듈의 커맨드 어드레스 스누핑
KR102106234B1 (ko) * 2019-01-30 2020-05-04 윈본드 일렉트로닉스 코포레이션 휘발성 메모리 장치 및 휘발성 메모리 장치에서의 효율적인 벌크 데이터 이동과 백업 동작을 위한 방법

Also Published As

Publication number Publication date
US20150302913A1 (en) 2015-10-22
CN105047221A (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
KR20150120558A (ko) 휘발성 메모리 장치, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법
US9818482B2 (en) Volatile memory, memory module including the same, and method for operating the memory module
US9799390B2 (en) Memory for storing the number of activations of a wordline, and memory systems including the same
US9418724B2 (en) Memory and memory system including the same
CN110556156A (zh) 半导体存储器件、存储系统及操作半导体存储器件的方法
US9672892B2 (en) Memory device and memory system including the same
US10083090B2 (en) Nonvolatile dual in-line memory module and method for operating the same
US9030904B2 (en) Memory device and memory system having programmable refresh methods
US10019187B2 (en) Nonvolatile memory module and operating method for the same
CN106158005B (zh) 半导体存储器件和包括半导体存储器件的存储系统
KR20160000626A (ko) 메모리 장치
KR20150048429A (ko) 메모리 시스템 및 이의 동작 방법
US10073744B2 (en) Power-down interrupt of nonvolatile dual in-line memory system
KR100655288B1 (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
US20170277463A1 (en) Nonvolatile memory module and operating method for the same
US9015389B2 (en) Volatile memory device and memory controller
KR20160074920A (ko) 메모리 장치
US9564195B2 (en) Address comparator circuit for generating transmission control signal, memory device and memory system including the same
CN107230500B (zh) 包括替换储存单元的半导体系统
US11270758B2 (en) Apparatuses, systems, and methods for system on chip replacement mode
US11107517B2 (en) Semiconductor memory device and method for refreshing memory with refresh counter
CN107301874B (zh) 刷新控制装置
US11875040B2 (en) Semiconductor system for performing row hammering tracking operation
KR20150144605A (ko) 반도체 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid