KR20150048429A - 메모리 시스템 및 이의 동작 방법 - Google Patents

메모리 시스템 및 이의 동작 방법 Download PDF

Info

Publication number
KR20150048429A
KR20150048429A KR1020130128497A KR20130128497A KR20150048429A KR 20150048429 A KR20150048429 A KR 20150048429A KR 1020130128497 A KR1020130128497 A KR 1020130128497A KR 20130128497 A KR20130128497 A KR 20130128497A KR 20150048429 A KR20150048429 A KR 20150048429A
Authority
KR
South Korea
Prior art keywords
address
command
refresh
memory
word line
Prior art date
Application number
KR1020130128497A
Other languages
English (en)
Other versions
KR102157769B1 (ko
Inventor
김정현
권기창
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130128497A priority Critical patent/KR102157769B1/ko
Priority to US14/136,997 priority patent/US9437275B2/en
Publication of KR20150048429A publication Critical patent/KR20150048429A/ko
Application granted granted Critical
Publication of KR102157769B1 publication Critical patent/KR102157769B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

메모리 시스템은 다수의 워드라인을 포함하는 셀 어레이 및 캡쳐 커맨드에 응답하여 상기 캡쳐 커맨드와 함께 입력된 어드레스를 저장하는 어드레스 저장부를 포함하고, 소정의 주기로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 상기 어드레스 저장부에 어드레스가 저장된 경우 상기 리프레시 커맨드에 응답하여 상기 다수의 워드라인 중 상기 저장된 어드레스를 이용하여 선택되는 워드라인을 리프레시하는 메모리; 및 상기 리프레시 커맨드를 상기 소정의 주기로 상기 메모리로 전송하되, 상기 다수의 워드라인 중 액티브 횟수가 기준횟수 이상 또는 액티브 빈도가 기준빈도 이상인 조건 중 하나 이상인 조건을 만족하는 워드라인이 검출되면, 상기 캡쳐 커맨드 및 상기 검출된 어드레스를 상기 메모리로 전송하는 메모리 컨트롤러를 포함할 수 있다.

Description

메모리 시스템 및 이의 동작 방법{MEMORY SYSTEM AND METHOD FOR OPERATING THE SAME}
본 특허문서는 메모리, 메모리 시스템에 관한 것이다.
메모리의 메모리셀은 스위치역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레시(refresh) 동작이라 한다.
리프레시 동작은 메모리 컨트롤러로부터 메모리로 리프레시 커맨드이 인가될 때마다 수행되는데, 메모리 컨트롤러는 메모리의 데이터 유지 시간(data retention time)을 고려해 일정 시간마다 메모리로 리프레시 커맨드을 인가한다. 예를 들어, 메모리의 데이터 유지 시간(data retention time)이 64ms이고, 리프레시 커맨드이 8000번 인가되어야 메모리 내부의 전체 메모리 셀이 리프레시 될 수 있는 경우에, 메모리 컨트롤러는 64ms 동안에 8000번의 리프레시 커맨드을 메모리로 인가한다.
메모리의 집적도가 증가하면서 메모리에 포함된 다수의 워드라인 사이의 간격이 줄어들고 인접한 워드라인 사이의 커플링 효과가 증가하고 있다. 이로 인해 메모리에서 특정 워드라인이 리프레시 사이에 지나치게 여러번 액티브되거나 자주 액티브되는 경우 특정 워드라인에 인접한 워드라인에 연결된 메모리 셀(MC)의 데이터가 손상될 수 있다. 이러한 현상을 워드라인 디스터번스라고 한다.
워드라인 디스터번스로 인해 메모리 셀의 데이터가 열화될 수 있는 가능성이 있는 경우에도 타겟 리프레시를 수행하여 정상적으로 동작하는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공한다.
또한 타겟 리프레시 동작에 소요되는 시간을 줄여 고속으로 동작할 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공한다.
일 실시예에 따른 메모리는 다수의 워드라인을 포함하는 셀 어레이 및 캡쳐 커맨드에 응답하여 상기 캡쳐 커맨드와 함께 입력된 어드레스를 저장하는 어드레스 저장부를 포함하고, 소정의 주기로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 상기 어드레스 저장부에 어드레스가 저장된 경우 상기 리프레시 커맨드에 응답하여 상기 다수의 워드라인 중 상기 저장된 어드레스를 이용하여 선택되는 워드라인을 리프레시하는 메모리; 및 상기 리프레시 커맨드를 상기 소정의 주기로 상기 메모리로 전송하되, 상기 다수의 워드라인 중 액티브 횟수가 기준횟수 이상 또는 액티브 빈도가 기준빈도 이상인 조건 중 하나 이상인 조건을 만족하는 워드라인이 검출되면, 상기 캡쳐 커맨드 및 상기 검출된 어드레스를 상기 메모리로 전송하는 메모리 컨트롤러를 포함할 수 있다.
상기 메모리 컨트롤러는 상기 다수의 워드라인 중 액티브 횟수가 기준횟수 이상 또는 액티브 빈도가 기준빈도 이상인 조건 중 하나 이상인 조건을 만족하는 워드라인이 검출되면 검출신호를 활성화하는 워드라인 검출부; 어드레스를 생성하되, 상기 검출신호가 활성화되면 상기 검출된 워드라인에 대응하는 어드레스를 생성하는 어드레스 생성부; 및 소정의 주기로 리프레시 커맨드를 생성하되, 상기 검출신호가 활성화되면 상기 캡쳐 커맨드를 생성하는 커맨드 생성부를 포함할 수 있다.
상기 메모리는 상기 셀 어레이가 리프레시될 때마다 카운팅 동작을 수행하여 카운팅 어드레스를 생성하되, 상기 저장된 어드레스를 이용하여 리프레시를 수행하는 경우 카운팅 동작을 수행하지 않는 어드레스 카운팅부를 포함할 수 있다.
상기 메모리는 입력 어드레스, 상기 카운팅 어드레스 및 상기 어드레스 저장부에서 출력된 어드레스를 입력받아 액티브 커맨드가 활성화된 경우 상기 입력 어드레스를 출력하고, 리프레시 신호가 활성화된 경우 상기 카운팅 어드레스를 출력하고, 타겟 리프레시 신호가 활성화된 경우 상기 저장된 어드레스를 출력하는 어드레스 선택부; 리프레시 커맨드가 활성화되면 상기 리프레시 신호를 활성화하고, 상기 캡쳐 커맨드가 활성화된 후 상기 리프레시 커맨드가 활성화되면 상기 타겟 리프레시 신호를 활성화하고, 상기 리프레시 커맨드에 응답하여 리프레시 액티브 신호를 활성화하는 리프레시 제어부; 및 상기 액티브 커맨드 또는 상기 리프레시 액티브 신호에 응답하여 상기 다수의 워드라인 중 상기 어드레스 선택부에서 출력된 어드레스에 대응하는 워드라인을 액티브하는 워드라인 제어부를 포함할 수 있다.
상기 메모리는 입력 어드레스, 상기 카운팅 어드레스 및 상기 어드레스 저장부에서 출력된 어드레스를 입력받아 액티브 커맨드가 활성화된 경우 상기 입력 어드레스를 출력하고, 리프레시 신호가 활성화된 경우 상기 카운팅 어드레스를 출력하고, 타겟 리프레시 신호가 활성화된 경우 상기 저장된 어드레스를 출력하는 어드레스 선택부; 리프레시 커맨드가 활성화되면 상기 리프레시 신호를 활성화하고, 상기 리프레시 커맨드가 소정의 횟수만큼 활성화될 때마다 상기 타겟 리프레시 신호를 활성화하고, 상기 리프레시 커맨드에 응답하여 리프레시 액티브 신호를 활성화하는 리프레시 제어부; 및 상기 액티브 커맨드 또는 상기 리프레시 액티브 신호에 응답하여 상기 다수의 워드라인 중 상기 어드레스 선택부에서 출력된 어드레스에 대응하는 워드라인을 액티브하는 워드라인 제어부를 포함할 수 있다.
일 실시예에 따른 메모리 시스템은 다수의 워드라인을 포함하는 셀 어레이를 포함하고, 소정의 주기로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 타겟 리프레시 커맨드에 응답하여 입력 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인을 리프레시하는 메모리; 및 상기 리프레시 커맨드를 상기 소정의 주기로 상기 메모리로 전송하되, 상기 다수의 워드라인 중 액티브 횟수가 기준횟수 이상 또는 액티브 빈도가 기준빈도 이상인 조건 중 하나 이상의 조건을 만족하는 워드라인이 검출되면, 상기 타겟 리프레시 커맨드 및 검출된 워드라인의 어드레스를 상기 메모리로 전송하는 메모리 컨트롤러를 포함할 수 있다.
상기 메모리 컨트롤러는 상기 다수의 워드라인 중 액티브 횟수가 기준횟수 이상 또는 액티브 빈도가 기준빈도 이상의 조건 중 하나 이상의 조건을 만족하는 워드라인이 검출되면 검출신호를 활성화하는 워드라인 검출부; 소정의 주기로 리프레시 커맨드를 생성하되, 상기 검출신호가 활성화되면 상기 타겟 리프레시 커맨드를 생성하는 커맨드 생성부; 및 상기 검출신호가 활성화되면 검출된 워드라인의 어드레스 및 상기 하나 이상의 인접 워드라인에 대응하는 하나 이상의 인접 어드레스 중 하나 이상의 어드레스를 생성하는 어드레스 생성부를 포함할 수 있다.
상기 메모리 컨트롤러는 상기 다수의 워드라인 중 액티브 횟수가 기준횟수 이상 또는 액티브 빈도가 기준빈도 이상의 조건 중 하나 이상의 조건을 만족하는 워드라인이 검출되면 검출신호를 활성화하는 워드라인 검출부; 소정의 주기로 리프레시 커맨드를 생성하되, 상기 리프레시가 소정의 횟수만큼 생성될 때마다 상기 타겟 리프레시 커맨드를 생성하는 커맨드 생성부; 및 상기 검출신호가 활성화되면 검출된 워드라인의 어드레스 및 상기 하나 이상의 인접 워드라인에 대응하는 하나 이상의 인접 어드레스 중 하나 이상의 어드레스를 생성하는 어드레스 생성부를 포함할 수 있다.
상기 메모리는 상기 타겟 리프레시 커맨드에 응답하여 상기 입력 어드레스를 저장하고, 저장된 어드레스 및 하나 이상의 인접 어드레스 - 상기 하나 이상의 인접 어드레스는 상기 저장된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인의 어드레스임 - 중 하나 이상의 어드레스를 출력하는 어드레스 저장부를 포함할 수 있다.
상기 메모리는 상기 셀 어레이가 리프레시될 때마다 카운팅 동작을 수행하여 카운팅 어드레스를 생성하되, 상기 타겟 리프레시 커맨드에 응답하여 리프레시를 수행하는 경우 카운팅 동작을 수행하지 않는 어드레스 카운팅부를 포함할 수 있다.
상기 메모리는 입력 어드레스, 상기 카운팅 어드레스 및 상기 어드레스 저장부에서 출력된 어드레스를 입력받아 액티브 커맨드가 활성화된 경우 상기 입력 어드레스를 출력하고, 리프레시 신호가 활성화된 경우 상기 카운팅 어드레스를 출력하고, 타겟 리프레시 신호가 활성화된 경우 상기 저장된 어드레스를 출력하는 어드레스 선택부; 상기 리프레시 커맨드가 활성화되면 상기 리프레시 신호를 활성화하고, 상기 타겟 리프레시 커맨드가 활성화되면 상기 타겟 리프레시 신호를 활성화하고, 상기 리프레시 커맨드 또는 상기 타겟 리프레시 커맨드가 활성화되면 리프레시 액티브 신호를 활성화하는 리프레시 제어부; 및 상기 액티브 커맨드 또는 상기 리프레시 액티브 신호에 응답하여 상기 다수의 워드라인 중 상기 어드레스 선택부에서 출력된 어드레스에 대응하는 워드라인을 액티브하는 워드라인 제어부를 포함할 수 있다.
다수의 워드라인을 포함하는 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법에 있어서, 일 실시예에 따른 메모리 시스템의 동작 방법은 상기 메모리 컨트롤러는 상기 다수의 워드라인 중 액티브 횟수가 기준횟수 이상 또는 액티브 빈도가 기준빈도 이상인 조건 중 하나 이상인 조건을 만족하는 워드라인이 검출되면 캡쳐 커맨드 및 검출된 워드라인의 어드레스를 상기 메모리로 전송하는 단계; 상기 메모리는 상기 캡쳐 커맨드에 응답하여 상기 메모리 컨트롤러로부터 전송된 어드레스를 저장하는 단계; 및 상기 메모리는 소정의 주기로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 상기 캡쳐 커맨드에 응답하여 어드레스가 저장된 경우, 상기 리프레시 커맨드에 응답하여 상기 캡쳐 커맨드에 응답하여 저장된 어드레스를 이용하여 선택되는 워드라인을 리프레시하는 단계를 포함할 수 있다.
다수의 워드라인을 포함하는 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법에 있어서, 일 실시예에 따른 메모리 시스템의 동작 방법은 상기 메모리 컨트롤러는 소정의 주기로 리프레시 커맨드를 상기 메모리로 전송하되, 상기 다수의 워드라인 중 액티브 횟수가 기준횟수 이상 또는 액티브 빈도가 기준빈도 이상인 조건 중 하나 이상인 조건을 만족하는 워드라인이 검출되면 타겟 리프레시 커맨드 및 검출된 워드라인의 어드레스를 상기 메모리로 전송하는 단계; 및 상기 메모리는 상기 소정의 주기로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 상기 타겟 리프레시 커맨드에 응답하여, 입력 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인을 리프레시하는 단계를 포함할 수 있다.
본 기술은 액티브 횟수가 많거나 액티브 빈도가 높은 워드라인을 저장하고, 저장된 어드레스를 이용해 타겟 리프레시를 수행함으로써 워드라인 디스터번스를 방지할 수 있다.
또한 타겟 리프레시 동작에 소요되는 시간을 줄여 메모리 시스템이 고속으로 동작할 수 있다.
도 1은 워드라인 디스터번스 현상을 설명하기 위해 메모리에 포함된 셀 어레이의 일부를 나타낸 도면,
도 2는 하이 액티브 워드라인에 인접한 인접 워드라인을 리프레시하는 타겟 리프레시 동작을 설명하기 위한 도면,
도 3은 일 실시예에 따른 메모리 시스템의 구성도,
도 4는 일 실시예에 따른 메모리 시스템의 구성도,
도 5은 일 실시예에 따른 메모리 시스템의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
이하에서 리프레시 커맨드에 응답하여 워드라인이 액티브-프리차지되면, 해당 워드라인에 연결된 메모리 셀은 리프레시 된다. 하이 액티브 워드라인이란 액티브 횟수가 기준횟수 이상 및 액티브 빈도가 기준빈도 이상인 조건 중 하나 이상의조건을 만족하는 워드라인일 수 있고, 하이 액티브 어드레스는 하이 액티브 워드라인의 어드레스일 수 있다. 인접 워드라인이란 특정 워드라인에 인접하게 배치되어 연결된 메모리 셀들의 데이터가 특정 워드라인의 액티브 동작에 영향을 받는 워드라인을 의미한다.
도 1은 워드라인 디스터번스 현상을 설명하기 위해 메모리에 포함된 셀 어레이의 일부를 나타낸 도면이다. 'BL'은 비트라인이다.
도 1에서 셀 어레이 내에서 'WLK-1', 'WLK', 'WLK+1'은 나란히 배치된 3개 워드라인이다. 'HIGH_ACT'가 표시된 'WLK'는 액티브 횟수가 많거나 액티브 빈도가 높은 워드라인이고, 'WLK-1' 및 'WLK+1'은 'WLK'와 인접하게 배치된 워드라인이다. 'CELL_K-1', 'CELL_K', 'CELL_K+1'은 각각 'WLK-1', 'WLK', 'WLK+1'에 연결된 메모리 셀이다. 메모리 셀(CELL_K-1, CELL_K, CELL_K+1)은 셀 트랜지스터(TR_K-1, TR_K, TR_K+1) 및 셀 캐패시터(CAP_K-1, CAP_K, CAP_K+1)를 포함한다.
도 1에서 'WLK'가 액티브 및 프리차지(디액티브)되면 'WLK'와 'WLK-1' 및 'WLK+1' 사이에 발생하는 커플링 현상으로 인해 'WLK-1' 및 'WLK+1'의 전압이 상승 및 하강하면서 셀 캐패시터(CAP_K-1,CAP_K+1)에 저장된 전하량에도 영향을 미친다. 따라서 'WLK'가 많이 액티브-프리차지되어 'WLK'이 액티브 상태와 프리차지 상태에서 토글하는 경우 'CAP_K-1', 'CAP_K+1'에 저장된 전하량의 변화로 인해 'CELL_K-1', ' CELL_K+1'에 저장된 데이터가 손상될 수 있다.
또한 워드라인이 액티브 상태와 프리차지 상태를 토글하면서 발생한 전자기파가 인접 워드라인에 연결된 메모리 셀에 포함된 셀 캐패시터의 전자를 유입/유출시킴으로서 메모리 셀의 데이터가 손상될 수 있다.
도 2는 하이 액티브 워드라인에 인접한 인접 워드라인을 리프레시하는 타겟 리프레시 동작을 설명하기 위한 도면이다. 커맨드(MODE_SET, ACT, PRE) 및 어드레스(ADD1 - ADD3)는 클럭신호(CLK)에 동기하여 입력될 수 있다.
메모리는 각각 다수의 메모리 셀(도 2에 미도시 됨)이 연결된 다수의 워드라인(WL0 - WLN)을 포함할 수 있다.
하이 액티브 워드라인(HIGH_ACT_WL)이 검출되면, 메모리 컨트롤러(도 2에 미도시됨)는 메모리를 모드를 설정하기 위한 커맨드(MODE_SET)을 인가할 수 있다. 이때 'MODE_SET'은 메모리의 모드 레지스터 셋(Mode Register Set; MRS) 커맨드일 수 있다. 메모리 컨트롤러는 'MODE_SET'와 함께 메모리를 타겟 리프레시 구간으로 진입시키기 위한 어드레스(ADD_SET1)를 메모리로 인가할 수 있다. 상술한 동작을 통해 메모리는 타겟 리프레시 동작을 수행하기 위한 타겟 리프레시 구간(TRR_SECTION)으로 진입(A)할 수 있다.
메모리가 타겟 리프레시 구간(TRR_SECTION)으로 진입하면 메모리 컨트롤러는 메모리로 액티브 커맨드(ACT), 프리차지 커맨드(PRE)를 차례로 인가하고, 이와 함께 하이 액티브 워드라인(HIGH_ACT_WL)에 대응하는 어드레스(ADD1) 및 인접 워드라인(ADJ1_WL, ADJ2_WL)을 선택하기 위한 어드레스(ADD2, ADD3)를 인가할 수 있다. 타겟 리프레시 구간(TRR_SECTION) 동안 메모리는 하이 액티브 워드라인(HIGH_ACT_WL) 및 인접 워드라인들(ADJ1_WL, ADJ2_WL)을 차례로 리프레시할 수 있다.
타겟 리프레시 동작이 완료되면 메모리 컨트롤러는 모드 설정 커맨드(MODE_SET) 및 어드레스(ADD_SET2)를 메모리로 인가하여 타겟 리프레시 모드를 설정할 때와 비슷한 방법으로 메모리의 타겟 리프레시 모드를 종료(B)할 수 있다. 도 2의 타겟 리프레시 동작의 경우 메모리를 타겟 리프레시 모드로 설정하기 위한 시간(T1), 커맨드를 인가함으로써 워드라인을 리프레시하기 위한 시간(T2) 및 메모리의 타겟 리프레시 모드를 종료하기 위한 시간(T3) 등을 필요로 한다.
도 3은 일 실시예에 따른 메모리 시스템의 구성도이다.
도 3에 도시된 바와 같이, 메모리 시스템은 메모리(310) 및 메모리 컨트롤러(320)을 포함할 수 있다. 메모리(310)는 커맨드 입력부(311), 어드레스 입력부(312), 커맨드 디코더(313), 어드레스 카운팅부(314), 어드레스 저장부(315), 어드레스 선택부(316), 리프레시 제어부(317), 워드라인 제어부(318) 및 셀 어레이(319)를 포함할 수 있다. 메모리 컨트롤러(320)는 커맨드 생성부(321), 어드레스 생성부(322) 및 워드라인 검출부(323)를 포함할 수 있다. 셀 어레이(319)는 각각 하나 이상의 메모리 셀(MC)이 연결된 다수의 워드라인(WL0 - WLN)을 포함할 수 있다. 메모리 컨트롤러(320)는 커맨드 생성부(321), 어드레스 생성부(322) 및 워드라인 검출부(323)를 포함할 수 있다. 도 3에서는 메모리 시스템에서 액티브 동작, 리프레시 동작과 관련된 구성만을 도시하였으며, 그 이외의 리드, 라이트 등 본 발명과 직접적인 관련이 없는 동작과 관련된 구성은 그 도시를 생략하였다.
도 3을 참조하여 메모리 시스템에 대해 설명한다.
이하에서는 다수의 워드라인(WL0 - WLN)을 차례대로 리프레시하는 일반적인 리프레시 동작을 노멀 리프레시라하고, 어드레스 저장부(315)에 저장된 어드레스를 이용해 선택된 워드라인을 리프레시하는 동작을 타겟 리프레시라 한다.
커맨드 입력부(311)는 메모리 콘트롤러(320)로부터 인가되는 커맨드(CMDs)를 수신할 수 있고, 어드레스 입력부(312)는 메모리 콘트롤러(320)로부터 인가되는 어드레스(ADDs)를 수신할 수 있다. 커맨드(CMDs)와 어드레스(ADDs) 각각은 멀티 비트의 신호들을 포함할 수 있다.
커맨드 디코더(313)는 커맨드 입력부(311)를 통해 입력된 커맨드 신호들(CMDs)을 디코딩해 액티브 커맨드(ACT), 리프레시 커맨드(REF), 프리차지 커맨드(PRE) 및 캡쳐 커맨드(CAP)를 생성할 수 있다. 커맨드 디코더(313)는 입력된 커맨드 신호들(CMDs)의 조합이 액티브 커맨드(ACT)를 나타내면 액티브 커맨드(ACT)을 활성화하고, 리프레시 커맨드(REF)를 나타내면 리프레시 커맨드(REF)를 활성화하고, 프리차지 커맨드(PRE)를 나타내면 프리차지 커맨드(PRE)를 활성화하고, 캡쳐 커맨드(CAP)에 대응하면 캡쳐 커맨드(CAP)를 활성화할 수 있다. 이외에도, 커맨드 디코더(313)는 입력된 커맨드 신호들(CMDs)을 디코딩해 리드(read) 및 라이트(write) 등의 커맨드도 생성할 수 있지만, 일 실시예에 따른 메모리와 직접적인 관련이 없으므로, 여기서는 도시 및 설명을 생략하기로 한다.
어드레스 카운팅부(314)는 셀 어레이(319)가 리프레시될 때마다 카운팅 동작을 수행하여, 그 결과를 이용해 카운팅 어드레스(CNT_ADD)를 생성한다. 어드레스 카운팅부(314)는 리프레시 액티브 신호(REF_ACT)가 활성화될 때마다 카운팅 어드레스(CNT_ADD)의 값을 1씩 증가시킨다. 여기서 어드레스의 값을 1씩 증가시킨다는 것은 이전에 K번 워드라인(WLK)이 선택되었다면 다음번에는 K+1번 워드라인(WLK+1)이 선택되도록 어드레스를 변화시킨다는 것을 의미한다. 어드레스 카운팅부(314)는 타겟 리프레시 신호(TRR)가 활성화된 경우 워드라인이 리프레시되어도, 카운팅 동작을 수행하지 않을 수 있다. 타겟 리프레시 동작시 카운팅 어드레스(CNT_ADD)를 사용하지 않기 때문이다.
어드레스 저장부(315)는 캡쳐 커맨드(CAP)가 활성화되면, 캡쳐 커맨드(CAP)와 함께 입력된 입력 어드레스(IN_ADD)를 저장할 수 있다. 캡쳐 커맨드(CAP)와 함께 입력된 입력 어드레스(IN_ADD)는 액티브 횟수가 기준횟수 이상이거나 액티브 빈도가 기준 빈도 이상인 워드라인의 어드레스일 수 있다. 어드레스 저장부(315)는 타겟 리프레시 신호(TRR)가 활성화되면 저장된 어드레스 및 하나 이상의 인접 어드레스 중 하나 이상의 어드레스를 차례로 출력(TAR_ADD, 이하 타겟 어드레스(TAR_ADD)라 함)할 수 있다. 여기서 인접 어드레스는 어드레스 저장부(315)에 저장된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 워드라인의 어드레스일 수 있다.
예를 들어 다수의 워드라인(WL0 - WLN)이 차례로 배치되고, 다수의 워드라인(WL0 - WLN)에 각각 '0' - 'N'의 값을 갖은 어드레스가 할당되었다고 하자. 캡쳐 커맨드(CAP)와 함께 어드레스 'K'가 저장된 경우, 어드레스 저장부(315)는 어드레스 'K'를 저장하고, 타겟 리프레시 신호(TRR)가 활성화되면 'K' 및 'K'에 대응하는 워드라인(WLK)에 인접한 워드라인들(WLK_1, WLK+1)의 어드레스인 'K-1', 'K+1'을 중 하나 이상의 차례로 출력할 수 있다. 이때 'K-1', 'K+1'는 어드레스 저장부(315)에 저장된 어드레스 'K'에 각각 빼기 1, 더하기 1을 수행하여 생성될 수 있다.
어드레스 선택부(316)는 입력 어드레스(IN_ADD), 카운팅 어드레스(CNT_ADD) 및 타겟 어드레스(TAR_ADD)를 입력받고, 이들 중 하나를 선택하여 출력(OUT_ADD)할 수 있다. 어드레스 선택부(316)는 액티브 커맨드(ACT)가 활성화된 경우 입력 어드레스(IN_ADD)를 출력하고, 리프레시 신호(REFP)가 활성화된 경우 카운팅 어드레스(CNT_ADD)를 출력하고, 타겟 리프레시 신호(TRR)가 활성화된 경우 타겟 어드레스(TAR_ADD)를 출력할 수 있다.
리프레시 제어부(317)는 리프레시 커맨드(REF)가 활성화되면 리프레시 신호(REFP)를 활성화하되, 캡쳐 커맨드(CAP)가 활성화된 후 리프레시 커맨드(REF)가 활성화되면 타겟 리프레시 신호(TRR)를 활성화할 수 있다. 또한 리프레시 제어부(317)는 리프레시 커맨드(REF)에 응답하여 리프레시 액티브 신호(REF_ACT)를 활성화하고, 소정의 시간이 지난 후에 리프레시 프리차지 신호(REF_PRE)를 활성화할 수 있다. 리프레시 제어부(317)가 1회의 리프레시 커맨드(REF)에 응답하여 리프레시 액티브 신호(REF_ACT) 및 리프레시 프리차지 신호(REF_PRE)를 활성화하는 횟수는 설계에 따라 달라질 수 있다.
예를 들어 노멀 리프레시 동작시 리프레시 커맨드(REF)가 1회 활성화될 때마다 1개의 워드라인을 리프레시하고, 타겟 리프레시 동작시 리프레시 커맨드(REF)가 1회 활성화되면 3개의 워드라인을 활성화한다고 하자. 여기서 타겟 리프레시 동작시 리프레시되는 워드라인은 어드레스 저장부(315)에 저장된 어드레스에 대응하는 워드라인(상술한 'WLK') 및 이러한 워드라인에 인접한 2개의 워드라인(상술한 'WLK-1', 'WLK+1')일 수 있다. 이러한 경우 리프레시 제어부(317)는 리프레시 커맨드(REF)가 활성화되면 리프레시 액티브 신호(REF_ACT) 및 리프레시 프리차지 신호(REF_PRE)를 각각 1회씩 활성화하고, 타겟 리프레시 신호(TRR)가 활성화된 경우 리프레시 액티브 신호(REF_ACT) 및 리프레시 프리차지 신호(REF_PRE)를 각각 3회씩 활성화할 수 있다.
타겟 리프레시 신호(TRR)는 타겟 리프레시 동작에 필요한 시간 동안 활성화될 수 있다. 예를 들어 타겟 리프레시 동작시 3개의 워드라인을 리프레시하는 경우, 타겟 리프레시 신호(TRR)는 워드라인 3개를 차례로 액티브-프리차지하는데 필요한 시간 동안 활성화될 수 있다.
워드라인 제어부(318)는 액티브 커맨드(ACT) 또는 리프레시 액티브 신호(REF_ACT)가 활성화되면 다수의 워드라인(WL0 - WLN) 중 어드레스 선택부(316)에서 출력된 어드레스(OUT_ADD)에 대응하는 워드라인을 액티브할 수 있다. 또한 워드라인 제어부(318)는 프리차지 커맨드(PRE) 또는 리프레시 프리차지 신호(REF_PRE)가 활성화되면 액티브된 워드라인을 프리차지할 수 있다. 특정 워드라인이 액티브 및 프리차지되면 특정 워드라인에 연결된 메모리 셀들의 리프레시가 완료될 수 있다.
메모리 컨트롤러(320)는 리프레시 커맨드(REF)에 대응하는 커맨드 신호들(CMDs) 소정의 주기로 메모리(310)로 전송하되, 다수의 워드라인(WL0 - WLN) 중 액티브 횟수가 기준횟수 이상 또는 액티브 빈도가 기준빈도 이상인 조건 중 하나 이상의 조건을 만족하는 워드라인이 검출되면, 캡쳐 커맨드(CAP)에 대응하는 커맨드 신호들(CMDs) 및 검출된 워드라인에 대응하는 어드레스를 메모리(310)로 전송할 수 있다.
커맨드 생성부(321)는 메모리의 동작을 제어하기 위한 커맨드에 대응하는 커맨드 신호들(CMDs)을 생성하여 메모리(310)로 전송할 수 있다. 커맨드 생성부(321)는 소정의 주기로 리프레시 커맨드(REF)에 대응하는 커맨드 신호들(CMDs)을 생성하되, 검출신호(DET)가 활성화되면 캡쳐 커맨드(CAP)에 대응하는 커맨드 신호들(CMDs)을 생성하여 메모리(310)로 전송할 수 있다. 이외에도 커맨드 생성부(321)는 액티브 커맨드(ACT), 프리차지 커맨드(PRE), 리드 커맨드(read command), 라이트 커맨드(write command) 등에 대응하는 커맨드 신호(CMDs)를 생성하여 메모리(310)로 전송할 수 있다.
어드레스 생성부(322)는 메모리(310)의 다수의 메모리 셀(MC) 중 액세스할 메모리 셀(MC)에 대응하는 어드레스(ADDs)를 생성하여 메모리(MC)로 전송할 수 있다. 어드레스 생성부(322)는 메모리(310)의 로우 동작(예를 들어 액티브, 프리차지 동작 등)시 로우 어드레스(row address)를 생성하여 메모리(310)로 전송하고, 메모리(310)의 컬럼 동작(예를 들어 리드, 라이트 동작 등)시 컬럼 어드레스(column address)를 생성하여 메모리(310)로 전송할 수 있다. 어드레스 생성부(322)는 메모리(310)의 리프레시 동작시 어드레스를 생성하지 않고, 검출신호(DET)가 활성화된 경우 어드레스 검출부(323)에서 출력된 어드레스(DET_ADD)를 입력받아 검출된 워드라인에 대응하는 어드레스를 생성하여 메모리(310)로 전송할 수 있다.
어드레스 검출부(323)는 하이 액티브 워드라인(또는 하이 액티브 어드레스)가 검출되면, 검출신호(DET)를 활성화하고, 검출된 어드레스(DET_ADD)를 출력할 수 이다. 보다 자세히 살펴보면, 어드레스 검출부(323)는 다수의 워드라인(WL0 - WLN) 중 액티브 횟수가 기준횟수 이상 또는 액티브 빈도가 기준빈도 이상인 조건 중 하나 이상의 조건을 만족하는 워드라인이 검출되면 검출신호(DET)를 활성화하고, 검출된 워드라인의 어드레스(DET_ADD)를 출력할 수 있다. 어드레스 검출부(323)는 액티브 횟수가 기준 횟수 이상인 워드라인을 검출하기 위해 커맨드 신호들(CMDs) 및 어드레스(ADDs)를 입력받아 각 워드라인에 대응하는 어드레스가 액티브 커맨드(ACT)에 대응하는 커맨드 신호(CMDs)와 함께 메모리(310)로 전송된 횟수를 카운팅할 수 있다.
어드레스 검출부(323)는 각 워드라인이 액티브된 횟수와 기준횟수를 비교하여, 액티브 횟수가 기준횟수보다 많은 워드라인이 검출되면 검출신호(DET)를 활성화하고, 검출된 워드라인의 어드레스(DET_ADD)를 출력할 수 있다. 예를 들어 기준횟수가 10^5회 인 경우 어드레스 검출부(323)는 액티브 횟수가 10^5회 이상인 워드라인이 검출되면 검출신호(DET)를 활성화하고, 검출된 워드라인에 대응하는 어드레스(DET_ADD)를 출력할 수 있다. 이때 검출된 워드라인(DET_ADD)에 대응하는 카운팅 값은 초기화되고, 검출된 워드라인의 액티브 횟수는 처음부터 다시 카운팅될 수 있다.
어드레스 검출부(323)는 다수의 워드라인(WL0 - WLN)의 설정된 구간에서의 액티브 히스토리를 저장하고, 각 워드라인의 액티브 빈도와 기준빈도를 비교하여, 액티브 빈도가 기준빈도보다 높은 워드라인이 검출되면 검출신호(DET)를 활성화하고, 검출된 워드라인의 어드레스(DET_ADD)를 출력할 수 있다. 예를 들어, 어드레스 검출부(323)는 기준빈도가 액티브 동작 5회마다 2회 활성화되는 것이라고 하면, 최근 10^4회의 액티브 동작 동안(설정된 구간) 액티브된 워드라인들을 참조하여, 액티브 동작을 5회 수행할 때마다 2회 이상 워드라인을 검출할 수 있다.
이하에서는 상술한 내용을 참조하여 메모리 시스템의 동작에 대해 설명한다. 메모리(310)는 리프레시 커맨드(REF)에 응답하여 1개의 워드라인을 리프레시하되, 캡쳐 커맨드(CAP)가 활성화되면 리프레시 커매드(REF)에 응답하여 어드레스 저장부(315)에 저장된 어드레스 및 저장된 어드레스에 대응하는 워드라인에 인접한 제1인접 워드라인 및 제2인접 워드라인(3개)을 리프레시하는 경우에 대해 설명한다.
메모리 컨트롤러(320)는 메모리(310)에 소정의 주기로 리프레시 커맨드(REF)에 대응하는 커맨드 신호들(CMDs)를 전송할 수 있다. 메모리(310)는 리프레시 커맨드(REF)가 활성화될 때마다 다수의 워드라인(WL0 - WLN)을 1개씩 차례로 리프레시할 수 있다. 메모리 컨트롤러(320)는 리프레시 커맨드(REF) 사이에 액티브 커맨드(ACT), 라이트 커맨드(write command), 리드 커맨드(read command), 프리차지 커맨드(PRE) 등을 인가하여 메모리(310)에 포함된 메모리 셀(MC) 중 어드레스에 의해 선택된 메모리 셀들을 액세스할 수 있다.
메모리 컨트롤러(320)는 하이 액티브 워드라인이 검출되면 메모리(310)에 캡쳐 커맨드(CAP) 및 검출된 어드레스(DET_ADD)를 전송할 수 있다. 메모리(310)는 캡처 커맨드(CAP)에 응답하여 입력 어드레스(IN_ADD)를 저장하고, 리프레시 커매드(REF)가 활성화되면, 타겟 리프레시 신호(TRR)가 활성화된 구간에서 저장된 어드레스, 제1인접 어드레스 및 제2인접 어드레스를 차례로 타겟 어드레스(TAR_ADD)로 출력할 수 있다. 저장된 어드레스가 'WLK'에 대응하는 경우, 제1인접 어드레스는 'WLK-1'에 대응하고, 제2인접 어드레스는 'WLK+1'에 대응할 수 있다. 메모리(310)는 타겟 리프레시 신호(TRR)가 활성화된 구간에서 타겟 어드레스(TAR_ADD)에 응답하여 'WLK', 'WLK-1' 및 'WLK+1'를 차례로 리프레시할 수 있다.
일 실시예에 따른 메모리 시스템은 워드라인 디스터번스로 인해 메모리 셀에 데이터가 열화되는 것을 방지하면서, 타겟 리프레시 동작시 필요한 시간을 최소화하여 고속동작이 가능하다.
도 4는 일 실시예에 따른 메모리 시스템의 구성도이다. 도 4의 메모리 시스템은 도 3의 메모리 시스템과 달리 노멀 리프레시 동작을 소정의 횟수만큼 수행할 때마다 타겟 리프레시 동작을 수행할 수 있다.
도 4에 도시된 바와 같이, 메모리 시스템은 메모리(410) 및 메모리 컨트롤러(420)를 포함할 수 있다. 메모리(410)는 커맨드 입력부(411), 어드레스 입력부(412), 커맨드 디코더(413), 어드레스 카운팅부(414), 어드레스 저장부(415), 어드레스 선택부(416), 리프레시 제어부(417), 워드라인 제어부(418) 및 셀 어레이(419)를 포함할 수 있다. 메모리 컨트롤러(420)는 커맨드 생성부(421), 어드레스 생성부(422) 및 워드라인 검출부(423)를 포함할 수 있다. 셀 어레이(419)는 각각 하나 이상의 메모리 셀(MC)이 연결된 다수의 워드라인(WL0 - WLN)을 포함할 수 있다. 도 4에서는 메모리 시스템에서 액티브 동작, 리프레시 동작과 관련된 구성만을 도시하였으며, 그 이외의 리드, 라이트 등 본 발명과 직접적인 관련이 없는 동작과 관련된 구성은 그 도시를 생략하였다.
도 4를 참조하여 메모리 시스템에 대해 설명한다.
도 4의 메모리(410)의 각 구성 중 어드레스 저장부(415) 및 리프레시 제어부(417)를 제외한 나머지 구성들(411 - 415, 418, 419)의 동작은 도 3의 메모리(310)의 각 구성 중 대응하는 구성의 동작과 동일하다. 또한 도 4의 메모리 컨트롤러(420)의 각 구성들(421 - 423)의 동작은 도 3의 메모리 컨트롤러(320)의 각 구성들(321 - 323)의 동작과 동일하다.
어드레스 저장부(415)는 캡쳐 커맨드(CAP)가 활성화되면, 캡쳐 커맨드(CAP)와 함께 입력된 입력 어드레스(IN_ADD)를 저장할 수 있다. 캡쳐 커맨드(CAP)와 함께 입력된 입력 어드레스(IN_ADD)는 하이 액티브 어드레스일 수 있다. 어드레스 저장부(415)는 어드레스가 저장되면 타겟 리프레시 인에이블 신호(TRR_EN)를 활성화할 수 있다. 타겟 리프레시 인에이블 신호(TRR_EN)는 앞으로의 리프레시 동작 중에 타겟 리프레시 동작을 수행할 것임을 나타내는 신호일 수 있다. 어드레스 저장부(415)는 타겟 리프레시 신호(TRR)가 활성화되면 저장된 어드레스 및 하나 이상의 인접 어드레스 중 하나 이상의 어드레스를 차례로 출력(TAR_ADD, 이하 타겟 어드레스(TAR_ADD)라 함)할 수 있다. 여기서 인접 어드레스는 어드레스 저장부(415)에 저장된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 워드라인의 어드레스일 수 있다.
예를 들어 다수의 워드라인(WL0 - WLN)이 차례로 배치되고, 다수의 워드라인(WL0 - WLN)에 각각 '0' - 'N'의 값을 갖은 어드레스가 할당되었다고 하자. 캡쳐 커맨드(CAP)와 함께 어드레스 'K'가 저장된 경우, 어드레스 저장부(315)는 어드레스 'K'를 저장하고, 타겟 리프레시 신호(TRR)가 활성화되면 'K' 및 'K'에 대응하는 워드라인(WLK)에 인접한 워드라인들(WLK_1, WLK+1)의 어드레스인 'K-1', 'K+1'을 중 하나 이상의 차례로 출력할 수 있다. 이때 'K-1', 'K+1'는 어드레스 저장부(315)에 저장된 어드레스 'K'에 각각 빼기 1, 더하기 1을 수행하여 생성될 수 있다.
리프레시 제어부(417)는 리프레시 커맨드(REF)가 활성화되면 리프레시 신호(REFP)를 활성화하되, 타겟 리프레시 인에이블 신호(TRR_EN)가 활성화된 경우 리프레시 커맨드(REF)가 소정의 횟수만큼 활성화되면 타겟 리프레시 신호(TRR)를 활성화할 수 있다. 예를 들어, 리프레시 제어부(417)는 타겟 리프레시 인에이블 신호(TRR_EN)가 활성화된 경우 리프레시 커맨드(REF)가 4회 활성화될 때마다 타겟 리프레시 신호(TRR)를 활성화할 수 있다. 또한 리프레시 제어부(417)는 리프레시 커맨드(REF)에 응답하여 리프레시 액티브 신호(REF_ACT)를 활성화하고, 소정의 시간이 지난 후에 리프레시 프리차지 신호(REF_PRE)를 활성화할 수 있다. 리프레시 제어부(417)가 1회의 리프레시 커맨드(REF)에 응답하여 리프레시 액티브 신호(REF_ACT) 및 리프레시 프리차지 신호(REF_PRE)를 활성화하는 횟수는 설계에 따라 달라질 수 있다.
일 실시예에 따른 메모리 시스템은 워드라인 디스터번스로 인해 메모리 셀에 데이터가 열화되는 것을 방지하면서, 타겟 리프레시 동작시 필요한 시간을 최소화하여 고속동작이 가능하다.
도 3 및 도 4를 참조하여 일 실시예에 따른 메모리 시스템의 동작 방법에 대해 설명한다.
메모리 시스템의 동작 방법은 메모리 컨트롤러(320, 420)가 하이 액티브 어드레스를 검출되면, 하이 액티브 어드레스와 캡쳐 커맨드(CAP)를 메모리(310, 410)로 전송하는 단계(이하 캡쳐 커맨드 전송 단계라 함), 메모리(310, 410)가 캡쳐 커맨드(CAP)에 응답하여 전송된 어드레스(하이 액티브 어드레스)를 저장하는 단계(하이 액티브 어드레스 저장 단계라 함), 메모리(310, 410)가 소정의 주기로 입력되는 리프레시 커맨드(REF)에 응답하여 다수의 워드라인(WL0 - WLN)을 차례로 리프레시하되, 캡쳐 커맨드(CAP)에 응답하여 어드레스가 저장된 경우, 리프레시 커맨드(REF)에 응답하여 저장된 어드레스를 이용하여 선택되는 워드라인을 리프레시하는 단계(이하 리프레시 단계라 함)를 포함할 수 있다.
메모리 컨트롤러(320, 420)는 소정의 주기로 리프레시 커맨드(REF)를 메모리(310, 420)로 전송하되, 하이 액티브 어드레스가 검출되면 캡쳐 커맨드 전송 단계에서 메모리(310, 410)로 캡쳐 커맨드(CAP) 및 하이 액티브 어드레스를 전송할 수 있다.
메모리(310, 410)는 하이 액티브 어드레스 저장 단계에서 캡쳐 커맨드(CAP)에 응답하여 메모리 컨틀로러(320, 420)로부터 저장된 어드레스를 저장할 수 있다.
메모리(310, 410)는 리프레시 단계에서 리프레시 커맨드(REF)에 응답하여 노멀 리프레시 동작 또는 타겟 리프레시 동작을 수행할 수 있다. 보다 자세히 살펴보면 메모리(310, 410)는 캡쳐 커맨드(CAP)가 인가되지 않은 경우 리프레시 커맨드(REF)에 응답하여 노멀 리프레시 동작을 수행할 수 있다. 메모리(310, 410)는 캡쳐 커맨드(CAP)가 인가된 경우 리프레시 커맨드(REF)에 응답하여 저장된 어드레스를 이용하여 선택된 워드라인(하이 액티브 워드라인 및 하나 이상의 인접 워드라인)을 리프레시할 수 있다.
도 5은 일 실시예에 따른 메모리 시스템의 구성도이다. 도 5의 메모리 시스템은 달리 메모리 컨트롤러(520)로부터 타겟 리프레시 커맨드(TRR_CMD)가 인가되면 타겟 리프레시 동작을 수행할 수 있다.
도 5에 도시된 바와 같이, 메모리 시스템은 메모리(510) 및 메모리 컨트롤러(520)를 포함할 수 있다. 메모리(510)는 커맨드 입력부(511), 어드레스 입력부(512), 커맨드 디코더(513), 어드레스 카운팅부(514), 어드레스 저장부(515), 어드레스 선택부(516), 리프레시 제어부(517), 워드라인 제어부(518) 및 셀 어레이(519)를 포함할 수 있다. 메모리 컨트롤러(520)는 커맨드 생성부(521), 어드레스 생성부(522) 및 워드라인 검출부(523)를 포함할 수 있다. 셀 어레이(519)는 각각 하나 이상의 메모리 셀(MC)이 연결된 다수의 워드라인(WL0 - WLN)을 포함할 수 있다. 메모리 컨트롤러(520)는 커맨드 생성부(521), 어드레스 생성부(522) 및 워드라인 검출부(523)를 포함할 수 있다. 도 5에서는 메모리 시스템에서 액티브 동작, 리프레시 동작과 관련된 구성만을 도시하였으며, 그 이외의 리드, 라이트 등 본 발명과 직접적인 관련이 없는 동작과 관련된 구성은 그 도시를 생략하였다.
도 5을 참조하여 메모리 시스템에 대해 설명한다.
도 5의 메모리(510)의 각 구성 중 커맨드 디코더(513), 어드레스 저장부(515) 및 리프레시 제어부(517)를 제외한 나머지 구성들(511, 512, 514, 516, 518, 519)의 동작은 도 3의 메모리(310)의 각 구성 중 대응하는 구성의 동작과 동일하다.
커맨드 디코더(513)는 커맨드 입력부(511)를 통해 입력된 커맨드 신호들(CMDs)을 디코딩해 액티브 커맨드(ACT), 리프레시 커맨드(REF), 프리차지 커맨드(PRE) 및 타겟 리프레시 커맨드(TRR_CMD)를 생성할 수 있다. 커맨드 디코더(513)는 입력된 커맨드 신호들(CMDs)의 조합이 액티브 커맨드(ACT)를 나타내면 액티브 커맨드(ACT)을 활성화하고, 리프레시 커맨드(REF)를 나타내면 리프레시 커맨드(REF)를 활성화하고, 프리차지 커맨드(PRE)를 나타내면 프리차지 커맨드(PRE)를 활성화하고, 타겟 리프레시 커맨드(TRR_CMD)에 대응하면 타겟 리프레시 커맨드(TRR_CMD)를 활성화할 수 있다. 타겟 리프레시 커맨드(TRR_CMD)는 커맨드 신호들(CMDs)의 새로운 조합으로 정의될 수 있다. 이외에도, 커맨드 디코더(513)는 입력된 커맨드 신호들(CMDs)을 디코딩해 리드(read) 및 라이트(write) 등의 커맨드도 생성할 수 있지만, 일 실시예에 따른 메모리와 직접적인 관련이 없으므로, 여기서는 도시 및 설명을 생략하기로 한다.
어드레스 저장부(515)는 타겟 리프레시 커맨드(TRR_CMD)에 응답하여 입력 어드레스(IN_ADD)를 저장하고, 저장된 어드레스 및 하나 이상의 인접 어드레스 중 하나 이상의 어드레스를 출력할 수 있다. 어드레스 저장부(515)는 타겟 리프레시 신호(TRR)가 활성화되면 저장된 어드레스 및 하나 이상의 인접 어드레스 중 하나 이상의 어드레스를 차례로 출력(TAR_ADD, 이하 타겟 어드레스(TAR_ADD)라 함)할 수 있다. 하나 이상의 인접 어드레스는 어드레스 제정부(515)에 저장된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인의 어드레스일 수 있다.
예를 들어 다수의 워드라인(WL0 - WLN)이 차례로 배치되고, 다수의 워드라인(WL0 - WLN)에 각각 '0' - 'N'의 값을 갖은 어드레스가 할당되었다고 하자. 캡쳐 커맨드(CAP)와 함께 어드레스 'K'가 저장된 경우, 어드레스 저장부(315)는 어드레스 'K'를 저장하고, 타겟 리프레시 신호(TRR)가 활성화되면 'K' 및 'K'에 대응하는 워드라인(WLK)에 인접한 워드라인들(WLK_1, WLK+1)의 어드레스인 'K-1', 'K+1'을 중 하나 이상의 차례로 출력할 수 있다. 이때 'K-1', 'K+1'는 어드레스 저장부(315)에 저장된 어드레스 'K'에 각각 빼기 1, 더하기 1을 수행하여 생성될 수 있다.
리프레시 제어부(517)는 리프레시 커맨드(REF)가 활성화되면 리프레시 신호(REFP)를 활성화하되, 타겟 리프레시 커맨드(TRR_CMD)가 활성화되면 타겟 리프레시 신호(TRR)를 활성화할 수 있다. 또한 리프레시 제어부(517)는 리프레시 커맨드(REF) 또는 타겟 리프레시 커맨드(TRR_CMD)에 응답하여 리프레시 액티브 신호(REF_ACT)를 활성화하고, 소정의 시간이 지난 후에 리프레시 프리차지 신호(REF_PRE)를 활성화할 수 있다. 리프레시 제어부(517)가 리프레시 커맨드(REF) 또는 타겟 리프레시 커맨드(TRR_CMD)에 응답하여 리프레시 액티브 신호(REF_ACT) 및 리프레시 프리차지 신호(REF_PRE)를 활성화하는 횟수는 설계에 따라 달라질 수 있다.
예를 들어 노멀 리프레시 동작시 리프레시 커맨드(REF)가 1회 활성화될 때마다 1개의 워드라인을 리프레시하고, 타겟 리프레시 커맨드(TRR_CMD)가 1회 활성화되면 3개의 워드라인을 활성화한다고 하자. 이러한 경우 리프레시 제어부(517)는 리프레시 커맨드(REF)가 활성화되면 리프레시 액티브 신호(REF_ACT) 및 리프레시 프리차지 신호(REF_PRE)를 각각 1회씩 활성화하고, 타겟 리프레시 커맨드(TRR_CMD)가 활성화된 경우 리프레시 액티브 신호(REF_ACT) 및 리프레시 프리차지 신호(REF_PRE)를 각각 3회씩 활성화할 수 있다.
메모리 컨트롤러(520)는 리프레시 커맨드(REF)에 대응하는 커맨드 신호들(CMDs) 소정의 주기로 메모리(510)로 전송하되, 다수의 워드라인(WL0 - WLN) 중 액티브 횟수가 기준횟수 이상 또는 액티브 빈도가 기준빈도 이상인 조건 중 하나 이상의 조건을 만족하는 워드라인이 검출되면, 타겟 리프레시 커맨드(TRR_CMD)에 대응하는 커맨드 신호들(CMDs) 및 검출된 워드라인의 어드레스(DET_ADD)를 메모리(510)로 전송할 수 있다.
커맨드 생성부(521)는 메모리의 동작을 제어하기 위한 커맨드에 대응하는 커맨드 신호들(CMDs)을 생성하여 메모리(510)로 전송할 수 있다. 커맨드 생성부(521)는 소정의 주기로 리프레시 커맨드(REF)에 대응하는 커맨드 신호들(CMDs)을 생성하되, 검출신호(DET)가 활성화되면 타겟 리프레시 커맨드(TRR_CMD)에 대응하는 커맨드 신호들(CMDs)을 생성하여 메모리(510)로 전송할 수 있다. 이외에도 커맨드 생성부(521)는 액티브 커맨드(ACT), 프리차지 커맨드(PRE), 리드 커맨드(read command), 라이트 커맨드(write command) 등에 대응하는 커맨드 신호(CMDs)를 생성하여 메모리(510)로 전송할 수 있다.
어드레스 생성부(522)는 메모리(510)의 다수의 메모리 셀(MC) 중 액세스할 메모리 셀(MC)에 대응하는 어드레스(ADDs)를 생성하여 메모리(MC)로 전송할 수 있다. 어드레스 생성부(522)는 메모리(510)의 로우 동작(예를 들어 액티브, 프리차지 동작 등)시 로우 어드레스(row address)를 생성하여 메모리(510)로 전송하고, 메모리(310)의 컬럼 동작(예를 들어 리드, 라이트 동작 등)시 컬럼 어드레스(column address)를 생성하여 메모리(510)로 전송할 수 있다. 어드레스 생성부(522)는 메모리(310)의 리프레시 동작시 어드레스를 생성하지 않고, 검출신호(DET)가 활성화된 경우 어드레스 검출부(523)에서 출력된 어드레스(DET_ADD)를 입력받아 검출된 워드라인에 대응하는 어드레스를 생성하여 메모리(510)로 전송할 수 있다.
어드레스 검출부(523)의 동작은 도 3의 어드레스 검출부(323)의 동작과 동일한 동작을 통해 하이 액티브 워드라인(또는 하이 액티브 어드레스)를 검출할 수 있다.
이하에서는 상술한 내용을 참조하여 메모리 시스템의 동작에 대해 설명한다. 메모리(510)는 리프레시 커맨드(REF)에 응답하여 1개의 워드라인을 리프레시하되, 타겟 리프레시 커맨드(TRR_CMD)가 활성화되면 어드레스 저장부(515)에 저장된 어드레스 및 저장된 어드레스에 대응하는 워드라인에 인접한 제1인접 워드라인 및 제2인접 워드라인(즉 3개)을 리프레시하는 경우에 대해 설명한다.
메모리 컨트롤러(520)는 메모리(510)에 소정의 주기로 리프레시 커맨드(REF)에 대응하는 커맨드 신호들(CMDs)를 전송할 수 있다. 메모리(510)는 리프레시 커맨드(REF)가 활성화될 때마다 다수의 워드라인(WL0 - WLN)을 1개씩 차례로 리프레시할 수 있다. 메모리 컨트롤러(520)는 리프레시 커맨드(REF) 사이에 액티브 커맨드(ACT), 라이트 커맨드(write command), 리드 커맨드(read command), 프리차지 커맨드(PRE) 등을 인가하여 메모리(510)에 포함된 메모리 셀(MC) 중 어드레스에 의해 선택된 메모리 셀들을 액세스할 수 있다.
메모리 컨트롤러(520)는 하이 액티브 워드라인이 검출되면 메모리(510)에 타겟 리프레시 커맨드(TRR_CMD) 및 검출된 어드레스(DET_ADD)를 전송할 수 있다. 메모리(510)는 타겟 리프레시 커맨드(TRR_CMD)에 응답하여 입력 어드레스(IN_ADD)를 저장하고, 타겟 리프레시 신호(TRR)가 활성화된 구간에서 저장된 어드레스, 제1인접 어드레스 및 제2인접 어드레스를 차례로 타겟 어드레스(TAR_ADD)로 출력할 수 있다. 저장된 어드레스가 'WLK'에 대응하는 경우, 제1인접 어드레스는 'WLK-1'에 대응하고, 제2인접 어드레스는 'WLK+1'에 대응할 수 있다. 메모리(310)는 타겟 리프레시 신호(TRR)가 활성화된 구간에서 타겟 어드레스(TAR_ADD)에 응답하여 'WLK', 'WLK-1' 및 'WLK+1'를 차례로 리프레시할 수 있다.
일 실시예에 따른 메모리 시스템은 워드라인 디스터번스로 인해 메모리 셀에 데이터가 열화되는 것을 방지하면서, 타겟 리프레시 동작시 필요한 시간을 최소화하여 고속동작이 가능하다.
도 5를 다시 참조하여 다른 일 실시예에 메모리 시스템에 대해 설명한다. 후술할 메모리 시스템은 도 5의 메모리 시스템과 달리 노멀 리프레시 동작을 소정의 횟수만큼 수행할 때마다 타겟 리프레시 동작을 수행할 수 있다.
메모리(510)의 각 구성(511 - 519)의 동작은 도 5의 설명에서 상술한 바와 동일하다.
메모리 컨트롤러(520)는 리프레시 커맨드(REF)에 대응하는 커맨드 신호들(CMDs) 소정의 주기로 메모리(510)로 전송하되, 다수의 워드라인(WL0 - WLN) 중 액티브 횟수가 기준횟수 이상 또는 액티브 빈도가 기준빈도 이상인 조건 중 하나 이상의 조건을 만족하는 워드라인이 검출되면, 리프레시 커맨드(REF)에 대응하는 커맨드 신호들(CMDs)이 소정의 횟수만큼 전송될 때마다 타겟 리프레시 커맨드(TRR_CMD)에 대응하는 커맨드 신호들(CMDs) 및 검출된 워드라인에 대응하는 어드레스를 메모리(510)로 전송할 수 있다.
커맨드 생성부(521)는 메모리의 동작을 제어하기 위한 커맨드에 대응하는 커맨드 신호들(CMDs)을 생성하여 메모리(510)로 전송할 수 있다. 커맨드 생성부(521)는 소정의 주기로 리프레시 커맨드(REF)에 대응하는 커맨드 신호들(CMDs)을 생성하되, 검출신호(DET)가 활성화되면 리프레시 커맨드(REF)에 대응하는 커맨드 신호들(CMDs)이 소정의 횟수만큼 생성될 때마다 타겟 리프레시 커맨드(TRR_CMD)에 대응하는 커맨드 신호들(CMDs)을 생성하여 메모리(510)로 전송할 수 있다.
어드레스 생성부(522)는 메모리(510)의 다수의 메모리 셀(MC) 중 액세스할 메모리 셀(MC)에 대응하는 어드레스(ADDs)를 생성하여 메모리(MC)로 전송할 수 있다. 어드레스 생성부(522)는 메모리(510)의 리프레시 동작시 어드레스를 생성하지 않고, 검출신호(DET)가 활성화된 경우 리프레시 커맨드(REF)에 대응하는 커맨드 신호들(CMDs)이 소정의 횟수만큼 생성될 때마다 어드레스 검출부(523)에서 출력된 어드레스(DET_ADD)에 대응하는 워드라인을 선택하는 어드레스를 생성하여 메모리(510)로 전송할 수 있다.
어드레스 검출부(523)의 동작은 도 3의 어드레스 검출부(323)의 동작과 동일하다.
이하에서는 상술한 내용을 참조하여 메모리 시스템의 동작에 대해 설명한다. 메모리(510)는 리프레시 커맨드(REF)에 응답하여 1개의 워드라인을 리프레시하되, 타겟 리프레시 커맨드(TRR_CMD)가 활성화되면 어드레스 저장부(515)에 저장된 어드레스 및 저장된 어드레스에 대응하는 워드라인에 인접한 제1인접 워드라인 및 제2인접 워드라인(3개)을 리프레시하는 경우에 대해 설명한다.
메모리 컨트롤러(520)는 메모리(510)에 소정의 주기로 리프레시 커맨드(REF)에 대응하는 커맨드 신호들(CMDs)를 전송할 수 있다. 메모리(510)는 리프레시 커맨드(REF)가 활성화될 때마다 다수의 워드라인(WL0 - WLN)을 1개씩 차례로 리프레시할 수 있다. 메모리 컨트롤러(520)는 리프레시 커맨드(REF) 사이에 액티브 커맨드(ACT), 라이트 커맨드(write command), 리드 커맨드(read command), 프리차지 커맨드(PRE) 등을 인가하여 메모리(510)에 포함된 메모리 셀(MC) 중 어드레스에 의해 선택된 메모리 셀들을 액세스할 수 있다.
메모리 컨트롤러(520)는 하이 액티브 워드라인이 검출되면, 리프레시 커맨드(REF)를 소정의 횟수만큼 전송할 때마다 추가로 타겟 리프레시 커맨드(TRR_CMD) 및 검출된 어드레스(DET_ADD)를 전송할 수 있다. 메모리(510)는 타겟 리프레시 커맨드(TRR_CMD)에 응답하여 입력 어드레스(IN_ADD)를 저장하고, 타겟 리프레시 신호(TRR)가 활성화된 구간에서 저장된 어드레스, 제1인접 어드레스 및 제2인접 어드레스를 차례로 타겟 어드레스(TAR_ADD)로 출력할 수 있다. 저장된 어드레스가 'WLK'에 대응하는 경우, 제1인접 어드레스는 'WLK-1'에 대응하고, 제2인접 어드레스는 'WLK+1'에 대응할 수 있다. 메모리(310)는 타겟 리프레시 신호(TRR)가 활성화된 구간에서 타겟 어드레스(TAR_ADD)에 응답하여 'WLK', 'WLK-1' 및 'WLK+1'를 차례로 리프레시할 수 있다.
일 실시예에 따른 메모리 시스템은 워드라인 디스터번스로 인해 메모리 셀에 데이터가 열화되는 것을 방지하면서, 타겟 리프레시 동작시 필요한 시간을 최소화하여 고속동작이 가능하다.
도 5를 참조하여 일 실시예에 따른 메모리 시스템의 동작 방법에 대해 설명한다.
메모리 시스템의 동작 방법은 메모리 컨트롤러(520)는 하이 액티브 어드레스를 검출되면, 하이 액티브 어드레스와 타겟 리프레시 커맨드(TRR_CMD)를 메모리(510)로 전송하는 단계(이하 타겟 리프레시 커맨드 전송 단계라 함), 메모리(510)가 소정의 주기로 입력되는 리프레시 커맨드(REF)에 응답하여 다수의 워드라인(WL0 - WLN)을 차례로 리프레시하되, 타겟 리프레시 커맨드(TRR_CMD)에 응답하여 전송된 어드레스(하이 액티브 어드레스)를 저장하고, 저장된 어드레스를 이용하여 선택되는 워드라인을 리프레시하는 단계(이하 리프레시 단계라 함)를 포함할 수 있다.
메모리 컨트롤러(520)는 소정의 주기로 리프레시 커맨드(REF)를 메모리(510)로 전송하되, 하이 액티브 어드레스가 검출되면 타겟 리프레시 커맨드 전송 단계에서 메모리(510)로 타겟 리프레시 커맨드(CAP) 및 하이 액티브 어드레스를 전송할 수 있다.
메모리(510)는 리프레시 단계에서 리프레시 커맨드(REF)에 응답하여 노멀 리프레시 동작 또는 타겟 리프레시 동작을 수행할 수 있다. 보다 자세히 살펴보면 메모리(510)는 리프레시 커맨드(REF)에 응답하여 노멀 리프레시 동작을 수행하고, 타겟 리프레시 커맨드(TRR_CMD)에 응답하여 하이 액티브 어드레스를 이용하여 선택된 워드라인(하이 액티브 워드라인 및 하나 이상의 인접 워드라인)을 리프레시(타겟 리프레시)할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (18)

  1. 다수의 워드라인을 포함하는 셀 어레이 및 캡쳐 커맨드에 응답하여 상기 캡쳐 커맨드와 함께 입력된 어드레스를 저장하는 어드레스 저장부를 포함하고, 소정의 주기로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 상기 어드레스 저장부에 어드레스가 저장된 경우 상기 리프레시 커맨드에 응답하여 상기 다수의 워드라인 중 상기 저장된 어드레스를 이용하여 선택되는 워드라인을 리프레시하는 메모리; 및
    상기 리프레시 커맨드를 상기 소정의 주기로 상기 메모리로 전송하되, 상기 다수의 워드라인 중 액티브 횟수가 기준횟수 이상 또는 액티브 빈도가 기준빈도 이상인 조건 중 하나 이상인 조건을 만족하는 워드라인이 검출되면, 상기 캡쳐 커맨드 및 상기 검출된 어드레스를 상기 메모리로 전송하는 메모리 컨트롤러
    를 포함하는 메모리 시스템.
  2. 제 1항에 있어서,
    상기 메모리 컨트롤러는
    상기 다수의 워드라인 중 액티브 횟수가 기준횟수 이상 또는 액티브 빈도가 기준빈도 이상인 조건 중 하나 이상인 조건을 만족하는 워드라인이 검출되면 검출신호를 활성화하는 워드라인 검출부;
    어드레스를 생성하되, 상기 검출신호가 활성화되면 상기 검출된 워드라인에 대응하는 어드레스를 생성하는 어드레스 생성부; 및
    소정의 주기로 리프레시 커맨드를 생성하되, 상기 검출신호가 활성화되면 상기 캡쳐 커맨드를 생성하는 커맨드 생성부
    를 포함하는 메모리 시스템.
  3. 제 1항에 있어서,
    상기 메모리는
    상기 저장된 어드레스를 이용하여 상기 저장된 어드레스에 대응하는 워드라인, 상기 저장된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 워드라인 중 하나 이상의 워드라인을 선택하는 메모리 시스템.
  4. 제 1항에 있어서,
    상기 메모리는
    상기 셀 어레이가 리프레시될 때마다 카운팅 동작을 수행하여 카운팅 어드레스를 생성하되, 상기 저장된 어드레스를 이용하여 리프레시를 수행하는 경우 카운팅 동작을 수행하지 않는 어드레스 카운팅부
    를 포함하는 메모리 시스템.
  5. 제 4항에 있어서,
    상기 메모리는
    입력 어드레스, 상기 카운팅 어드레스 및 상기 어드레스 저장부에서 출력된 어드레스를 입력받아 액티브 커맨드가 활성화된 경우 상기 입력 어드레스를 출력하고, 리프레시 신호가 활성화된 경우 상기 카운팅 어드레스를 출력하고, 타겟 리프레시 신호가 활성화된 경우 상기 저장된 어드레스를 출력하는 어드레스 선택부;
    리프레시 커맨드가 활성화되면 상기 리프레시 신호를 활성화하고, 상기 캡쳐 커맨드가 활성화된 후 상기 리프레시 커맨드가 활성화되면 상기 타겟 리프레시 신호를 활성화하고, 상기 리프레시 커맨드에 응답하여 리프레시 액티브 신호를 활성화하는 리프레시 제어부; 및
    상기 액티브 커맨드 또는 상기 리프레시 액티브 신호에 응답하여 상기 다수의 워드라인 중 상기 어드레스 선택부에서 출력된 어드레스에 대응하는 워드라인을 액티브하는 워드라인 제어부
    를 포함하는 메모리 시스템.
  6. 제 5항에 있어서,
    상기 어드레스 저장부는
    상기 타겟 리프레시 신호가 활성화되면 상기 저장된 어드레스 및 하나 이상의 인접 어드레스 - 상기 하나 이상의 인접 어드레스는 상기 저장된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인의 어드레스임 - 중 하나 이상의 어드레스를 출력하는 메모리 시스템.
  7. 제 4항에 있어서,
    상기 메모리는
    입력 어드레스, 상기 카운팅 어드레스 및 상기 어드레스 저장부에서 출력된 어드레스를 입력받아 액티브 커맨드가 활성화된 경우 상기 입력 어드레스를 출력하고, 리프레시 신호가 활성화된 경우 상기 카운팅 어드레스를 출력하고, 타겟 리프레시 신호가 활성화된 경우 상기 저장된 어드레스를 출력하는 어드레스 선택부;
    리프레시 커맨드가 활성화되면 상기 리프레시 신호를 활성화하고, 상기 리프레시 커맨드가 소정의 횟수만큼 활성화될 때마다 상기 타겟 리프레시 신호를 활성화하고, 상기 리프레시 커맨드에 응답하여 리프레시 액티브 신호를 활성화하는 리프레시 제어부; 및
    상기 액티브 커맨드 또는 상기 리프레시 액티브 신호에 응답하여 상기 다수의 워드라인 중 상기 어드레스 선택부에서 출력된 어드레스에 대응하는 워드라인을 액티브하는 워드라인 제어부
    를 포함하는 메모리 시스템.
  8. 다수의 워드라인을 포함하는 셀 어레이를 포함하고, 소정의 주기로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 타겟 리프레시 커맨드에 응답하여 입력 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인을 리프레시하는 메모리; 및
    상기 리프레시 커맨드를 상기 소정의 주기로 상기 메모리로 전송하되, 상기 다수의 워드라인 중 액티브 횟수가 기준횟수 이상 또는 액티브 빈도가 기준빈도 이상인 조건 중 하나 이상의 조건을 만족하는 워드라인이 검출되면, 상기 타겟 리프레시 커맨드 및 검출된 워드라인의 어드레스를 상기 메모리로 전송하는 메모리 컨트롤러
    를 포함하는 메모리 시스템.
  9. 제 8항에 있어서,
    상기 메모리 컨트롤러는
    상기 다수의 워드라인 중 액티브 횟수가 기준횟수 이상 또는 액티브 빈도가 기준빈도 이상의 조건 중 하나 이상의 조건을 만족하는 워드라인이 검출되면 검출신호를 활성화하는 워드라인 검출부;
    소정의 주기로 리프레시 커맨드를 생성하되, 상기 검출신호가 활성화되면 상기 타겟 리프레시 커맨드를 생성하는 커맨드 생성부; 및
    상기 검출신호가 활성화되면 검출된 워드라인의 어드레스 및 상기 하나 이상의 인접 워드라인에 대응하는 하나 이상의 인접 어드레스 중 하나 이상의 어드레스를 생성하는 어드레스 생성부
    를 포함하는 메모리 시스템.
  10. 제 8항에 있어서,
    상기 메모리 컨트롤러는
    상기 다수의 워드라인 중 액티브 횟수가 기준횟수 이상 또는 액티브 빈도가 기준빈도 이상의 조건 중 하나 이상의 조건을 만족하는 워드라인이 검출되면 검출신호를 활성화하는 워드라인 검출부;
    소정의 주기로 리프레시 커맨드를 생성하되, 상기 리프레시가 소정의 횟수만큼 생성될 때마다 상기 타겟 리프레시 커맨드를 생성하는 커맨드 생성부; 및
    상기 검출신호가 활성화되면 검출된 워드라인의 어드레스 및 상기 하나 이상의 인접 워드라인에 대응하는 하나 이상의 인접 어드레스 중 하나 이상의 어드레스를 생성하는 어드레스 생성부
    를 포함하는 메모리 시스템.
  11. 제 8항에 있어서,
    상기 메모리는
    상기 타겟 리프레시 커맨드에 응답하여 상기 입력 어드레스를 저장하고, 저장된 어드레스를 이용해 상기 입력 어드레스에 대응하는 워드라인 및 상기 입력 어드레스에 대응하는 워드라인에 인접한 하나 이상의 워드라인 중 하나 이상의 워드라인을 리프레시하는 메모리 시스템.
  12. 제 8항에 있어서,
    상기 메모리는
    상기 타겟 리프레시 커맨드에 응답하여 상기 입력 어드레스를 저장하고, 저장된 어드레스 및 하나 이상의 인접 어드레스 - 상기 하나 이상의 인접 어드레스는 상기 저장된 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인의 어드레스임 - 중 하나 이상의 어드레스를 출력하는 어드레스 저장부
    를 포함하는 메모리 시스템
  13. 제 12항에 있어서,
    상기 메모리는
    상기 셀 어레이가 리프레시될 때마다 카운팅 동작을 수행하여 카운팅 어드레스를 생성하되, 상기 타겟 리프레시 커맨드에 응답하여 리프레시를 수행하는 경우 카운팅 동작을 수행하지 않는 어드레스 카운팅부
    를 포함하는 메모리 시스템.
  14. 제 13항에 있어서,
    상기 메모리는
    입력 어드레스, 상기 카운팅 어드레스 및 상기 어드레스 저장부에서 출력된 어드레스를 입력받아 액티브 커맨드가 활성화된 경우 상기 입력 어드레스를 출력하고, 리프레시 신호가 활성화된 경우 상기 카운팅 어드레스를 출력하고, 타겟 리프레시 신호가 활성화된 경우 상기 저장된 어드레스를 출력하는 어드레스 선택부;
    상기 리프레시 커맨드가 활성화되면 상기 리프레시 신호를 활성화하고, 상기 타겟 리프레시 커맨드가 활성화되면 상기 타겟 리프레시 신호를 활성화하고, 상기 리프레시 커맨드 또는 상기 타겟 리프레시 커맨드가 활성화되면 리프레시 액티브 신호를 활성화하는 리프레시 제어부; 및
    상기 액티브 커맨드 또는 상기 리프레시 액티브 신호에 응답하여 상기 다수의 워드라인 중 상기 어드레스 선택부에서 출력된 어드레스에 대응하는 워드라인을 액티브하는 워드라인 제어부
    를 포함하는 메모리 시스템.
  15. 다수의 워드라인을 포함하는 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법에 있어서,
    상기 메모리 컨트롤러는 상기 다수의 워드라인 중 액티브 횟수가 기준횟수 이상 또는 액티브 빈도가 기준빈도 이상인 조건 중 하나 이상인 조건을 만족하는 워드라인이 검출되면 캡쳐 커맨드 및 검출된 워드라인의 어드레스를 상기 메모리로 전송하는 단계;
    상기 메모리는 상기 캡쳐 커맨드에 응답하여 상기 메모리 컨트롤러로부터 전송된 어드레스를 저장하는 단계; 및
    상기 메모리는 소정의 주기로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 상기 캡쳐 커맨드에 응답하여 어드레스가 저장된 경우, 상기 리프레시 커맨드에 응답하여 상기 캡쳐 커맨드에 응답하여 저장된 어드레스를 이용하여 선택되는 워드라인을 리프레시하는 단계
    를 포함하는 메모리 시스템의 동작 방법.
  16. 제 15항에 있어서,
    상기 메모리 컨트롤러는
    상기 소정의 주기로 상기 리프레시 커맨드를 상기 메모리로 전송하는 단계
    를 포함하는 메모리 시스템의 동작 방법.
  17. 다수의 워드라인을 포함하는 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법에 있어서,
    상기 메모리 컨트롤러는 소정의 주기로 리프레시 커맨드를 상기 메모리로 전송하되, 상기 다수의 워드라인 중 액티브 횟수가 기준횟수 이상 또는 액티브 빈도가 기준빈도 이상인 조건 중 하나 이상인 조건을 만족하는 워드라인이 검출되면 타겟 리프레시 커맨드 및 검출된 워드라인의 어드레스를 상기 메모리로 전송하는 단계; 및
    상기 메모리는 상기 소정의 주기로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 상기 타겟 리프레시 커맨드에 응답하여, 입력 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인을 리프레시하는 단계
    를 포함하는 메모리 시스템의 동작 방법.
  18. 제 17항에 있어서,
    상기 하나 이상의 인접 워드라인을 리프레시하는 단계는
    상기 타겟 리프레시 커맨드에 응답하여 상기 입력 어드레스를 저장하는 단계;
    상기 입력 어드레스를 이용하여 상기 하나 이상의 인접 워드라인에 대응하는 하나 이상의 인접 어드레스를 생성하는 단계; 및
    상기 하나 이상의 인접 어드레스를 이용하여 상기 하나 이상의 인접 워드라인을 리프레시하는 단계
    를 포함하는 메모리 시스템의 동작 방법.
KR1020130128497A 2013-10-28 2013-10-28 메모리 시스템 및 이의 동작 방법 KR102157769B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130128497A KR102157769B1 (ko) 2013-10-28 2013-10-28 메모리 시스템 및 이의 동작 방법
US14/136,997 US9437275B2 (en) 2013-10-28 2013-12-20 Memory system and method for operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130128497A KR102157769B1 (ko) 2013-10-28 2013-10-28 메모리 시스템 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
KR20150048429A true KR20150048429A (ko) 2015-05-07
KR102157769B1 KR102157769B1 (ko) 2020-09-18

Family

ID=52996790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130128497A KR102157769B1 (ko) 2013-10-28 2013-10-28 메모리 시스템 및 이의 동작 방법

Country Status (2)

Country Link
US (1) US9437275B2 (ko)
KR (1) KR102157769B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180022069A (ko) * 2016-08-23 2018-03-06 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
KR20180024556A (ko) * 2016-08-30 2018-03-08 에스케이하이닉스 주식회사 드리프트 특성을 개선할 수 있는 상변화 메모리 시스템

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269436B2 (en) 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
US9202547B2 (en) 2013-03-15 2015-12-01 Intel Corporation Managing disturbance induced errors
US9449671B2 (en) * 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
KR102312178B1 (ko) * 2017-10-30 2021-10-14 에스케이하이닉스 주식회사 트윈 셀 모드를 가지는 메모리 장치 및 그의 리프레쉬 방법
US11017833B2 (en) 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10431291B1 (en) * 2018-08-08 2019-10-01 Micron Technology, Inc. Systems and methods for dynamic random access memory (DRAM) cell voltage boosting
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) * 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140095780A1 (en) * 2012-09-28 2014-04-03 Kuljit S. Bains Distributed row hammer tracking

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7673111B2 (en) 2005-12-23 2010-03-02 Intel Corporation Memory system with both single and consolidated commands
US8310893B2 (en) 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
KR102003894B1 (ko) 2012-09-20 2019-07-25 에스케이하이닉스 주식회사 셀 어레이, 메모리 및 이를 포함하는 메모리 시스템
KR20140139849A (ko) 2013-05-28 2014-12-08 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140095780A1 (en) * 2012-09-28 2014-04-03 Kuljit S. Bains Distributed row hammer tracking

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180022069A (ko) * 2016-08-23 2018-03-06 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
KR20180024556A (ko) * 2016-08-30 2018-03-08 에스케이하이닉스 주식회사 드리프트 특성을 개선할 수 있는 상변화 메모리 시스템

Also Published As

Publication number Publication date
US9437275B2 (en) 2016-09-06
US20150120999A1 (en) 2015-04-30
KR102157769B1 (ko) 2020-09-18

Similar Documents

Publication Publication Date Title
KR102157769B1 (ko) 메모리 시스템 및 이의 동작 방법
CN109727624B (zh) 具有双单元模式的存储器件及其刷新方法
CN105845170B (zh) 存储器件及包括其的存储系统
US8923084B1 (en) Memory and memory system including the same
US9691466B1 (en) Memory device including refresh controller
US9311985B2 (en) Memory and memory system for periodic targeted refresh
KR102468728B1 (ko) 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
US9514798B2 (en) Address storage circuit and memory and memory system including the same
KR102194791B1 (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
US9336852B2 (en) Memory and memory system including the same
US9165612B2 (en) Memory and memory system including the same
KR102189533B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US9349430B2 (en) Memory device and memory system including the same
US9672892B2 (en) Memory device and memory system including the same
US20150085564A1 (en) Memory and memory system including the same
CN104851448B (zh) 半导体存储器件
KR20170121498A (ko) 메모리 장치
KR102182368B1 (ko) 어드레스 검출회로 및 이를 포함하는 메모리
KR20150033949A (ko) 메모리 및 이를 포함하는 메모리 시스템
KR20150105054A (ko) 반도체 메모리 장치
KR20150064953A (ko) 반도체 메모리 장치
KR20150018176A (ko) 메모리, 메모리 시스템 및 메모리의 동작 방법
KR20170044347A (ko) 메모리 장치 및 메모리 장치의 동작 방법
CN108231104B (zh) 存储器件、包括其的存储系统以及存储系统的操作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant