KR20150018176A - 메모리, 메모리 시스템 및 메모리의 동작 방법 - Google Patents

메모리, 메모리 시스템 및 메모리의 동작 방법 Download PDF

Info

Publication number
KR20150018176A
KR20150018176A KR1020130094781A KR20130094781A KR20150018176A KR 20150018176 A KR20150018176 A KR 20150018176A KR 1020130094781 A KR1020130094781 A KR 1020130094781A KR 20130094781 A KR20130094781 A KR 20130094781A KR 20150018176 A KR20150018176 A KR 20150018176A
Authority
KR
South Korea
Prior art keywords
refresh
period
high frequency
cell array
signal
Prior art date
Application number
KR1020130094781A
Other languages
English (en)
Other versions
KR102118520B1 (ko
Inventor
양종열
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130094781A priority Critical patent/KR102118520B1/ko
Priority to US14/109,716 priority patent/US9361954B2/en
Priority to TW103104299A priority patent/TWI616892B/zh
Priority to CN201410203005.4A priority patent/CN104347109B/zh
Publication of KR20150018176A publication Critical patent/KR20150018176A/ko
Application granted granted Critical
Publication of KR102118520B1 publication Critical patent/KR102118520B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

메모리는 다수의 워드라인을 포함하는 셀 어레이; 상기 셀 어레이가 리프레시 될 때마다 변경되는 카운팅 어드레스를 생성하는 어드레스 카운팅부; 및 리프레시 동작시 상기 다수의 워드라인 중 상기 카운팅 어드레스에 대응하는 워드라인을 선택하고, 제1리프레시 동작시 소정의 주기로 입력되는 리프레시 커맨드에 응답하여 상기 셀 어레이를 제1주기로 리프레시하고, 제2리프레시 모드에서 상기 셀 어레이를 상기 제1주기보다 긴 제2주기로 리프레시하되, 상기 제2리프레시 모드로 진입한 후 고빈도 구간 동안 상기 셀 어레이를 상기 제2주기보다 짧은 제3주기로 리프레시하는 제어부를 포함할 수 있다.

Description

메모리, 메모리 시스템 및 메모리의 동작 방법{MEMORY, MEMORY SYSTEM AND METHOD FOR MEMORY OPERATING}
본 발명은 메모리, 메모리 시스템 및 메모리의 동작 방법에 관한 것이다.
메모리의 메모리셀은 스위치역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레시efresh) 동작이라 한다.
리프레시 동작은 메모리 컨트롤러로부터 메모리로 리프레시 커맨드이 인가될 때마다 수행되는데, 메모리 컨트롤러는 메모리의 데이터 유지 시간(data retention time)을 고려해 일정 시간마다 메모리로 리프레시 커맨드을 인가한다. 예를 들어, 메모리의 데이터 유지 시간(data retention time)이 64ms이고, 리프레시 커맨드가 8000번 인가되어야 메모리 내부의 전체 메모리 셀이 리프레시 될 수 있는 경우에, 메모리 컨트롤러는 64ms 동안에 8000번의 리프레시 커맨드을 메모리로 인가한다.
메모리의 집적도가 증가하면서 메모리에 포함된 다수의 워드라인 사이의 간격이 줄어들고 인접한 워드라인 사이의 커플링 효과가 증가하고 있다. 이로 인해 메모리에서 특정 워드라인이 리프레시 사이에 지나치게 여러번 액티브되거나 자주 액티브되는 경우 특정 워드라인에 인접한 워드라인에 연결된 메모리 셀(MC)의 데이터가 손상될 수 있다. 이러한 현상을 워드라인 디스터번스라고 한다.
일 실시예는 워드라인 디스터번스로 인해 메모리 셀의 데이터가 열화될 수 있는 가능성이 있는 경우에도 정상적으로 동작하는 메모리 및 메모리 시스템을 제공한다.
일 실시예에 따른 메모리는 다수의 워드라인을 포함하는 셀 어레이; 상기 셀 어레이가 리프레시 될 때마다 변경되는 카운팅 어드레스를 생성하는 어드레스 카운팅부; 및 리프레시 동작시 상기 다수의 워드라인 중 상기 카운팅 어드레스에 대응하는 워드라인을 선택하고, 제1리프레시 동작시 소정의 주기로 입력되는 리프레시 커맨드에 응답하여 상기 셀 어레이를 제1주기로 리프레시하고, 제2리프레시 모드에서 상기 셀 어레이를 상기 제1주기보다 긴 제2주기로 리프레시하되, 상기 제2리프레시 모드로 진입한 후 고빈도 구간 동안 상기 셀 어레이를 상기 제2주기보다 짧은 제3주기로 리프레시하는 제어부를 포함할 수 있다.
상기 제어부는 제2리프레시 진입 커맨드가 활성화되는 시점부터 제2리프레시 종료 커맨드가 활성화되는 시점까지 제2리프레시 신호를 소정의 주기로 활성화하는 제2리프레시 제어부; 상기 제2리프레시 구간에서 상기 고빈도 구간 동안 활성화되는 고빈도 신호를 생성하는 주기 제어부; 상기 리프레시 커맨드에 응답하여 리프레시 신호를 A(A는 2 이상의 유리수)회 활성화하고, 상기 고빈도 신호가 비활성화된 경우 상기 제2리프레시 신호에 응답하여 상기 리프레시 신호를 B(B는 A보다 작은 유리수)회 활성화하고, 상기 고빈도 신호가 활성화된 경우 상기 제2리프레시 신호에 응답하여 상기 리프레시 신호를 C(C는 B보다 큰 유리수)회 활성화하는 리프레시 제어부; 및 상기 리프레시 신호에 응답하여 상기 다수의 워드라인 중 상기 카운팅 어드레스에 대응하는 워드라인을 리프레시하는 로우 제어부를 포함할 수 있다.
일 실시예에 따른 메모리는 다수의 워드라인을 포함하는 셀 어레이; 상기 셀 어레이가 리프레시 될 때마다 변경되는 카운팅 어드레스를 생성하는 어드레스 카운팅부; 리프레시 동작시 상기 다수의 워드라인 중 상기 카운팅 어드레스에 대응하는 워드라인을 선택하고, 제1리프레시 동작시 리프레시 커맨드가 입력되면 상기 셀 어레이를 A(A는 2이상의 유리수)회 리프레시하고, 제2리프레시 신호가 활성화되면 상기 셀 어레이를 B(B는 A보다 작은 유리수)회 리프레시하고, 고빈도 구간 동안 상기 제2리프레시 신호가 활성화되면 상기 셀 어레이를 C(C는 B보다 큰 유리수)회 리프레시하는 리프레시 제어부; 및 제2리프레시 진입 커맨드가 활성화되는 시점부터 제2리프레시 종료 커맨드가 활성화되는 시점까지 상기 제2리프레시 신호를 소정의 주기로 활성화하는 제2리프레시 제어부를 포함할 수 있다.
일 실시예에 따른 메모리 시스템은 다수의 워드라인을 포함하는 셀 어레이를 포함하고, 제1리프레시 동작시 소정의 주기로 입력되는 리프레시 커맨드에 응답하여 상기 셀 어레이를 제1주기로 리프레시하고, 제2리프레시 모드에서 상기 셀 어레이를 상기 제1주기보다 긴 제2주기로 리프레시하되, 상기 제2리프레시 모드로 진입한 후 고빈도 구간 동안 상기 셀 어레이를 상기 제2주기보다 짧은 제3주기로 리프레시하는 메모리; 및 제1리프레시 동작시 상기 메모리에 상기 소정의 주기로 상기 리프레시 커맨드를 입력하고, 상기 메모리를 상기 제2리프레시 모드로 설정하는 메모리 컨트롤러를 포함할 수 있다.
다수의 워드라인을 포함하는 셀 어레이를 포함하는 메모리의 동작 방법에 있어서, 일 실시예에 따른 메모리의 동작 방법은 제1리프레시 동작시 소정의 주기로 입력되는 리프레시 커맨드에 응답하여 상기 셀 어레이를 제1주기로 리프레시하는 단계; 제2리프레시 진입 커맨드가 입력되면 제2리프레시 모드로 진입하는 단계; 및 제2리프레시 모드에서 상기 셀 어레이를 상기 제1주기보다 긴 제2주기로 리프레시하되, 상기 제2리프레시 모드로 진입한 후 고빈도 구간 동안 상기 셀 어레이를 상기 제2주기보다 짧은 제3주기로 리프레시하는 단계를 포함할 수 있다.
메모리의 동작 방법은 제2리프레시 종료 커맨드가 입력되면 상기 제2리프레시 모드를 종료하는 단계를 포함할 수 있다.
본 기술은 제2리프레시 모드로 진입할 때 전체 워드라인을 빠르게 리프레시하여 워드라인 디스터번스로 인한 데이터의 열화를 방지하여 메모리 및 메모리 시스템이 정상적으로 동작할 수 있다.
도 1은 워드라인 디스터번스 현상을 설명하기 위해 메모리에 포함된 셀 어레이의 일부를 나타낸 도면,
도 2는 제1리프레시 동작 및 제2리프레시 동작을 설명하기 위한 도면,
도 3는 일 실시예에 따른 메모리의 구성도,
도 4는 일 실시예에 따른 주기 제어부(342)의 구성도
도 5는 도 3의 메모리의 동작을 설명하기 위한 도면,
도 6은 일 실시예에 따른 메모리 시스템의 구성도,
도 7은 일 실시예에 따른 메모리의 동작 방법을 설명하기 위한 순서도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1은 워드라인 디스터번스 현상을 설명하기 위해 메모리에 포함된 셀 어레이의 일부를 나타낸 도면이다. 'BL'은 비트라인이다.
도 1에서 셀 어레이 내에서 'WLK-1', 'WLK', 'WLK+1'은 나란히 배치된 3개 워드라인이다. 'HIGH_ACT'가 표시된 'WLK'는 액티브 횟수가 많거나 액티브 빈도가 높은 워드라인이고, 'WLK-1' 및 'WLK+1'은 'WLK'와 인접하게 배치된 워드라인이다. 'CELL_K-1', 'CELL_K', 'CELL_K+1'은 각각 'WLK-1', 'WLK', 'WLK+1'에 연결된 메모리 셀이다. 메모리 셀(CELL_K-1, CELL_K, CELL_K+1)은 셀 트랜지스터(TR_K-1, TR_K, TR_K+1) 및 셀 캐패시터(CAP_K-1, CAP_K, CAP_K+1)를 포함한다.
도 1에서 'WLK'가 액티브 및 프리차지(디액티브)되면 'WLK'와 'WLK-1' 및 'WLK+1' 사이에 발생하는 커플링 현상으로 인해 'WLK-1' 및 'WLK+1'의 전압이 상승 및 하강하면서 셀 캐패시터(CAP_K-1,CAP_K+1)에 저장된 전하량에도 영향을 미친다. 따라서 'WLK'가 많이 액티브-프리차지되어 'WLK'이 액티브 상태와 프리차지 상태에서 토글하는 경우 'CAP_K-1', 'CAP_K+1'에 저장된 전하량의 변화로 인해 'CELL_K-1', ' CELL_K+1'에 저장된 데이터가 손상될 수 있다.
또한 워드라인이 액티브 상태와 프리차지 상태를 토글하면서 발생한 전자기파가 인접 워드라인에 연결된 메모리 셀에 포함된 셀 캐패시터의 전자를 유입/유출시킴으로서 메모리 셀의 데이터가 손상될 수 있다.
도 2는 제1리프레시 동작 및 제2리프레시 동작을 설명하기 위한 도면이다. 제1리프레시 동작은 리프레시 커맨드의 입력에 따라 수행되는 리프레시 동작이고, 제2리프레시 동작은 리프레시 커맨드의 입력 없이 메모리 내부적으로 수행되는 리프레시 동작이다.
제1리프레시 동작시 메모리는 주기적으로 입력되는 리프레시 커맨드(REF)에 응답하여 1회 이상의 리프레시 동작을 수행할 수 있다. 제2리프레시 동작시 메모리는 주기적으로 제2리프레시 신호(SREF)를 활성화하고, 제2리프레시 신호(SREF)가 활성화될 때마다 1회 이상의 리프레시 동작을 수행할 수 있다. 제2리프레시 신호(SREF)가 활성화되는 주기는 리프레시 커맨드(REF)가 입력되는 주기와 같을 수 있다.
제1파형도(201)는 제1리프레시 동작시 리프레시 커맨드(REF)에 응답하여 2회의 리프레시 동작을 수행하고, 제2리프레시 구간에서 제2리프레시 신호(SREF)에 응답하여 1회의 리프레시 동작을 수행하는 경우를 도시한 것이다. 제2파형도(202)는 제1리프레시 동작시 리프레시 커맨드(REF)에 응답하여 2회의 리프레시 동작을 수행하고, 제2리프레시 구간에서 제2리프레시 신호(SREF)에 응답하여 2회의 리프레시 동작을 수행하는 경우를 도시한 것이다. 리프레시 신호(REF_ACT)가 1회 활성화될 때마다 1회 리프레시 동작이 수행될 수 있다.
제1파형도(201)와 같이 리프레시 동작을 수행하는 경우 제2리프레시 동작 모드로 진입하면 리프레시 동작을 수행하는 빈도가 낮아지기 때문에 워드라인 디스터번스 현상이 발생할 수 있다.
제2파형도(202)와 같이 리프레시 동작을 수행하는 경우 제1리프레시 구간과 제2리프레시 구간에서 리프레시 동작을 수행하는 빈도가 높기 때문에 워드라인 디스터번스 현상이 발생할 가능성은 낮아지지만 제2리프레시 구간에서 전력 소모가 많다.
도 3는 일 실시예에 따른 메모리의 구성도이다.
도 3에 되시된 바와 같이 메모리는 커맨드 입력부(310), 데이터 입력부(320), 커맨드 디코더(330), 제어부(340), 어드레스 카운팅부(350) 및 셀 어레이(360)를 포함할 수 있다.
도 3을 참조하여 메모리에 대해 설명한다.
커맨드 입력부(310)는 메모리 콘트롤러로부터 인가되는 커맨드(CMDs)를 수신할 수 있고, 어드레스 입력부(320)는 메모리 콘트롤러로부터 인가되는 어드레스(ADDs)를 수신할 수 있다. 커맨드(CMDs)와 어드레스(ADDs) 각각은 멀티 비트의 신호들을 포함할 수 있다.
커맨드 디코더(330)는 커맨드 입력부(310)를 통해 입력된 커맨드(CMDs)를 디코딩해 리프레시 커맨드(iREF), 제2리프레시 진입 커맨드(iSREF_ENTRY) 및 제2리프레시 종료 커맨드(iSREF_EXIT)를 생성할 수 있다. 입력된 커맨드 신호들(CMDs)의 조합이 리프레시 커맨드(REF)를 나타내면 리프레시 커맨드(iREF)를 활성화하고, 입력된 커맨드 신호들(CMDs)의 조합이 제2리프레시 진입 커맨드(SREF_ENTRY)를 나타내면 제2리프레시 진입 커맨드(iSREF_ENTRY)를 활성화하고, 입력된 커맨드 신호들(CMDs)의 조합이 제2리프레시 종료 커맨드(SREF_EXIT)를 나타내면 제2리프레시 종료 커맨드(iSREF_EXIT)를 활성화할 수 있다. 이외에도, 커맨드 디코더(330)는 입력된 커맨드 신호들(CMDs)을 디코딩해 액티브(active), 프리차지(precharge), 리드(read) 및 라이트(write) 등의 커맨드도 생성할 수 있지만, 이는 일 실시예에 따른 메모리의 동작과 직접적인 관련이 없으므로, 여기서는 도시 및 설명을 생략하기로 한다.
제1리프레시 동작시 커맨드 디코더(330)는 소정의 주기로 입력되는 리프레시 커맨드(REF)에 응답하여 소정의 주기로 리프레시 커맨드(iREF)를 활성화할 수 있다.
셀 어레이(360)는 각각 다수의 메모리 셀(MC)이 연결된 다수의 워드라인(WL0 - WLN)을 포함할 수 있다. 다수의 메모리 셀(MC)은 다수의 워드라인(WL0 - WLN) 및 다수의 비트라인(도 3에 미도시 됨) 중 대응하는 워드라인 및 비트라인과 연결될 수 있다. 다수의 비트라인은 일 실시예에 따른 메모리의 동작과 직접적인 관련이 없으므로, 여기서는 도시 및 설명을 생략하기로 한다.
어드레스 카운팅부(350)는 셀 어레이(350)가 리프레시 될 때마다 변경되는 카운팅 어드레스(CNT_ADD)를 생성할 수 있다. 어드레스 카운팅부(350)는 리프레시 신호(REF_ACT)가 활성화될 때마다 카운팅 동작을 수행하고, 그 결과를 이용해 그 결과를 이용해 카운팅 어드레스(CNT_ADD)를 생성할 수 있다. 어드레스 카운팅부(350)는 리프레시 신호(REF_ACT)가 활성화될 때마다 카운팅 어드레스(CNT_ADD)의 값을 1씩 증가시킨다. 여기서 어드레스의 값을 1씩 증가시킨다는 것은 이전에 K번 워드라인이 선택되었다면 다음번에는 K+1번 워드라인이 선택되도록 어드레스를 변화시킨다는 것을 의미한다. 제어부(340)는 카운팅 어드레스(CNT_ADD)를 이용하여 다수의 워드라인(WL0 - WLN)를 순서대로 리프레시할 수 있다.
제어부(340)는 소정의 주기로 활성화되는 리프레시 커맨드(iREF)에 응답하여 셀 어레이(360)를 제1주기로 리프레시(제1리프레시 동작)하고, 제2리프레시 모드에서 셀 어레이(360)를 제1주기보다 긴 제2주기로 리프레시하되, 제2리프레시 모드로 진입한 후 고빈도 구간 동안 셀 어레이(360)를 제2주기보다 짧은 제3주기로 리프레시(제2리프레시 동작)할 수 있다. 제어부(340)를 리프레시 동작시 다수의 워드라인(WL0 - WLN) 중 카운팅 어드레스(CNT_ADD)에 대응하는 워드라인을 선택하고, 리프레시가 아닌 액티브, 리드, 라이트와 같은 동작을 수행하는 경우 다수의 워드라인(WL0 - WLN) 중 입력 어드레스(iADD)에 대응하는 워드라인을 선택할 수 있다. 참고로 셀 어레이(360)를 리프레시한다는 것은 셀 어레이(360)에서 선택된 워드라인을 리프레시하는 것을 나타낸다.
고빈도 구간은 제2리프레시 동작으로 진입한 후 상기 다수의 워드라인(WL0 - WLN)가 1회 이상 리프레시될 수 있도록 설정될 수 있다. 고빈도 구간은 제2리프레시 모드 진입 후 일반적인 제2리프레시 동작보다 높은 빈도로 리프레시를 수행하는 구간으로 제3주기는 제1주기와 같거나 제1주기보다 짧을 수 있다. 즉, 고빈도 구간에서 셀 어레이(360)를 리프레시하는 빈도(또는 속도)는 제1리프레시 동작시 셀 어레이(360)를 리프레시하는 빈도와 같거나, 이보다 높을 수 있다(빠를 수 있다). 이는 워드라인 디스터번스로 인한 데이터 열화를 방지하기 위함이다. 고빈도 구간 후술할 2가지 방법 외에도 다양한 방법으로 설정될 수 있다.
고빈도 구간은 제2리프레시 모드 진입 후 설정 시간(TSET)에 대응하는 시간으로 설정될 수 있다. 설정 시간(TSET)은 제3주기와 다수의 워드라인(WL0 - WLN)의 개수를 곱한 시간보다 긴 시간으로 설정될 수 있다. 예를 들어 제3주기의 1주기에 대응하는 시간이 T3인 경우, 셀 어레이(360)에 포함된 워드라인의 개수가 N+1이므로 설정 시간(TSET)은 T3 ×(N+1)보다 긴 시간일 수 있다. 이와 같이 고빈도 구간을 설정하면 고빈도 구간 동안 셀 어레이(360)에 포함된 워드라인 전부가 1회 이상 리프레시될 수 있다. 제어부(340)는 제2리프레시 모드로 진입한 후 설정 시간(TSET) 동안 제3주기로 셀 어레이(360)를 리프레시하고, 설정 시간(TSET)이 지난 후부터 제2주기로 셀 어레이(360)를 리프레시할 수 있다.
고빈도 구간은 제2리프레시 모드로 진입한 후 카운팅 어드레스(CNT_ADD)의 값이 초기값(INIT_VAL)과 같아지는 시점 이후까지로 설정될 수 있다. 여기서 초기값(INIT_VAL)은 제2리프레시 모드로 진입하는 시점에서의 카운팅 어드레스(CNT_ADD)의 값일 수 있다. 카운팅 어드레스(CNT_ADD)의 값이 다시 제2리프레시 모드로 진입하는 시점의 값과 같아졌다는 것은 제2리프레시 모드로 진입한 후 셀 어레(360)에 포함된 워드라인 모두가 1회 이상 리프레시된 것이기 때문이다. 제어부(340)는 제2리프레시 모드로 진입하는 시점에 카운팅 어드레스(CNT_ADD)를 저장하고, 그 후 카운팅 어드레스(CNT_ADD)의 값이 초기값(INIT_VAL, 저장된 값)과 같아질 때까지 제3주기로 셀 어레이(360)를 리프레시하고, 그 이후부터 제2주기로 셀 어레이(360)를 리프레시할 수 있다.
제어부(340)는 제2리프레시 제어부(341), 주기 제어부(342), 리프레시 제어부(343) 및 로우 제어부(344)를 포함할 수 있다. 제2리프레시 제어부(341)는 제2리프레시 진입 커맨드(iSREF_ENTRY)가 활성화되는 시점부터 제2리프레시 종료 커맨드(iSREF_EXIT)가 활성화되는 시점까지 제2리프레시 신호(SREF)를 소정의 주기로 활성화할 수 있다. 또한 제2리프레시 제어부(341)는 제2리프레시 진입 커맨드(iSREF_ENTRY)가 활성화되면 구간 신호(SREF_MODE)를 활성화하고, 제2리프레시 종료 커맨드(iSREF_EXIT)가 활성화되면 구간 신호(SREF_MODE)를 비활성화할 수 있다. 구간 신호(SREF_MODE)는 메모리가 제2리프레시 모드임을 나타내는 신호일 수 있다.
주기 제어부(342)는 제2리프레시 모드에서 리프레시 주기를 제어하기 위해 고빈도 구간에서 활성화되는 고빈도 신호(HIGH_FREQ)를 생성할 수 있다. 주기 제어부(342)는 구간 신호(SREF_MODE)가 활성화되면 고빈도 신호(HIGH_FREQ)를 활성화하고, 설정 시간(TSET)이 지난 후 고빈도 신호(HIGH_FREQ)를 비활성화할 수 있다. 주기 제어부(342)는 구간 신호(SREF_MODE)가 활성화된 후 설정 시간(TSET)이 지났는지 측정하기 위해 타이머(timer)를 포함할 수 있다. 주기 제어부(342)는 구간 신호(SREF_MODE)가 활성화되는 시점에 카운팅 어드레스(CNT_ADD)를 저장하고, 고빈도 신호(HIGH_FREQ)를 활성화할 수 있다. 주기 제어부(342)는 고빈도 신호(HIGH_FREQ)가 활성화되면 저장된 값과 현재의 카운팅 어드레스(CNT_ADD)의 값을 비교할 수 있다. 주기 제어부(342)는 현재의 카운팅 어드레스(CNT_ADD)의 값이 저장된 값과 같아진 이후의 시점에 고빈도 신호(HIGH_FREQ)를 비활성화할 수 있다. 도 3에는 주기 제어부(342)가 구간 신호(SREF_MODE) 및 카운팅 어드레스(CNT_ADD)를 모두 입력받는 경우를 도시하였으나 설정 시간(TSET)을 이용해 주기를 제어하는 경우 제어부(342)는 구간 신호(SREF_MODE)만 입력받을 수 있다.
리프레시 제어부(343)는 제1리프레시 동작 및 제2리프레시 동작시 셀 어레이(360)를 리프레시하기 위한 리프레시 신호(REF_ACT)를 생성할 수 있다. 리프레시 제어부(343)는 제1리프레시 동작시 리프레시 커맨드(iREF)에 응답하여 리프레시 신호(REF_ACT)를 A(A는 2 이상의 유리수)회 활성화하고, 고빈도 신호(HIGH_FREQ)가 비활성화된 경우 제2리프레시 신호(SREF)에 응답하여 리프레시 신호(REF_ACT)를 B(B는 A보다 작은 유리수)회 활성화하고, 고빈도 신호(HIGH_FREQ)가 활성화된 경우 제2리프레시 신호(SREF)에 응답하여 리프레시 신호(REF_ACT)를 C(C는 B보다 큰 유리수)회 활성화할 수 있다. 제2리프레시 신호(SREF)가 활성화되는 주기가 제1리프레시 동작시 리프레시 커맨드(REF)가 입력되는 주기와 같은 경우 C회는 A회와 같거나 A회보다 많을 수 있다.
이하에서는 A = C = 2, B = 1인 경우에 대해 설명한다. 제1리프레시 동작시 리프레시 제어부(343)가 제1리프레시 동작시 리프레시 신호(REF_ACT)를 활성화하는 주기는 제1주기에 대응할 수 있다. 고빈도 구간에서 리프레시 제어부(343)가 리프레시 신호(REF_ACT)를 활성화하는 주기는 제3주기에 대응할 수 있다. 리프레시 커맨드(iREF)가 활성화되는 주기와 제2리프레시 신호(SREF)가 활성화되는 주기가 같고, 각 신호(iREF, SREF)가 1회 활성화될 때 리프레시 신호(REF_ACT)가 활성화되는 횟수는 2회로 같으므로 제1주기와 제3주기는 같을 수 있다. 리프레시 제어부(343)는 고빈도 구간이 아닌 제2리프레시 동작시 1회 제2리프레시 신호(SREF)가 활성화될 때 1회 리프레시 신호(REF_ACT)를 활성화하므로 제2주기는 제1주기 및 제3주기의 2배일 수 있다. 상술한 설명에서는 A = C = 2, B = 1인 경우에 대해 설명하였지만 설계에 따라 A는 B보다 크게 설계될 수 있다. 예를 들어 A = 2, B = 1, C = 2.5로 설계될 수 있다. C = 2.5(5/2)라는 것은 제2리프레시 신호(SREF)가 2회 활성화될 때 셀 어레이가 5회 리프레시되는 것을 나타낼 수 있다. 제1리프레시 동작에서 A가 Y/X(유리수)이라는 것은 리프레시 커맨드(iREF)가 X회 활성화되는 동안 리프레시 신호(REF_ACT)가 Y회 활성화되는 것을 나타내고, 제2리프레시 동작에서 B 또는 C가 Y/X(유리수)이라는 것은 제2리프레시 신호(SREF)가 X회 활성화되는 동안 리프레시 신호(REF_ACT)가 Y회 활성화되는 것을 나타낼 수 있다.
리프레시 제어부(343)는 리프레시 신호(REF_ACT)가 활성화되고, 소정의 시간(워드라인이 충분히 액티브되는데 필요한 시간)이 지난 후 프리차지 신호(REF_PRE)를 활성화할 수 있다.
로우 제어부(344)는 리프레시 신호(REF_ACT)에 응답하여 다수의 워드라인(WL0 - WLN) 중 카운팅 어드레스(CNT_ADD)에 대응하는 워드라인을 리프레시할 수 있다. 로우 제어부(344)는 리프레시 신호(REF_ACT)가 활성화되면 카운팅 어드레스(CNT_ADD)에 대응하는 워드라인을 액티브하고, 프리차지 신호(REF_PRE)가 활성화되면 액티브된 워드라인을 프리차지할 수 있다. 로우 제어부(344)는 리프레시 동작이 아닌 경우 다수의 워드라인(WL0 - WLN) 중 입력 어드레스(iADD)에 대응하는 워드라인을 선택할 수 있다.
도 4는 일 실시예에 따른 주기 제어부(342)의 구성도이다.
(1) 제1구성도(410) 설정 시간(TSET)을 기준으로 고빈도 구간을 설정하는 경우 주기 제어부(342)의 구성도이고, (2) 제2구성도(420)는 초기값(INIT_VAL)을 이용하여 고빈도 구간을 설정하는 경우 주기 제어부(342)의 구성도이다.
도 3 및 도 4을 참조하여 주기 제어부(342)에 대해 설명한다.
제1구성도(410)에 도시된 바와 같이, 주기 제어부(342)는 타이머(411) 및 신호 생성부(412)를 포함할 수 있다. 타이머(411)는 구간 신호(SREF_MODE)가 활성화되면 활성화되어 설정 시간(TSET)만큼 시간이 경과하면 경과 신호(TSET)를 활성화하고 초기화될 수 있다. 신호 생성부(412)는 구간 신호(SREF_MODE)가 활성화되면 고빈도 신호(HIGH_FREQ)를 활성화하고, 경과 신호(TSET)가 활성화되면 고빈도 신호(HIGH_FREQ)를 활성화할 수 있다.
제2구성도(420)에 도시된 바와 같이, 주기 제어부(342)는 어드레스 저장부(421), 어드레스 비교부(422) 및 신호 생성부(423)를 포함할 수 있다. 어드레스 저장부(421)는 구간 신호(SREF_MODE)가 활성화되면 카운팅 어드레스(CNT_ADD)를 저장할 수 있다. 어드레스 저장부(421)는 고빈도 신호(HIGH_FREQ)가 활성화된 구간에서 저장된 값을 초기값(INIT_VAL)으로 출력할 수 있다. 어드레스 비교부(422)는 고빈도 신호(HIGH_FREQ)가 활성화된 구간에서 초기값(INIT_VAL)과 카운팅 어드레스(CNT_ADD)를 비교하고, 카운팅 어드레스(CNT_ADD)가 초기값(INIT_VAL)과 같은 경우 검출 신호(DET)를 활성화할 수 있다. 신호 생성부(423)는 구간 신호(SREF_MODE)가 활성화되면 고빈도 신호(HIGH_FREQ)를 활성화하고, 검출 신호(DET)가 활성화된 이후에 고빈도 신호(HIGH_FREQ)를 비활성화할 수 있다.
도 5는 도 3의 메모리의 동작을 설명하기 위한 도면이다.
(1) 제1파형도(510)는 설정 시간(TSET)을 기준으로 고빈도 구간을 설정하는 경우 메모리의 동작을 설명하기 위한 도면이고, (2) 제2파형도(520)는 초기값(INIT_VAL)을 이용하여 고빈도 구간을 설정하는 경우 주기 제어부(342)의 구성도이다.
도 3 내지 5를 참조하여 메모리의 동작을 설명한다.
제1파형도(510)에 도시된 바와 같이, 메모리는 제1리프레시 구간(AUTO REFRESH SECTION)에서 리프레시 커맨드(iREF)에 응답하여 2회의 리프레시 동작(REF_ACT)을 수행할 수 있다. 메모리는 제2리프레시 구간(SELF REFRESH)에서 고빈도 구간(HIGH FREQ SECTION)의 경우 제2리프레시 신호(SREF)가 1회 활성화될 때마다 2회의 리프레시 동작(REF_ACT)를 수행할 수 있다. 이때 고빈도 구간(HIGH FREQ SECTION)의 길이는 설정 시간(TSET)가 될 수 있다. 고빈도 구간(HIGH FREQ SECTION)이 종료되면 메모리는 제2리프레시 신호(SREF)가 1회 활성화될 때마다 1호의 리프레시 동작(REF_ACT)를 수행할 수 있다.
제2파형도(520)에 도시된 바와 같이, 고빈도 구간(HIGH FREQ SECTION)은 초기값(INIT_VAL)과 카운팅 어드레스(CNT_ADD)를 비교한 결과를 이용하여 설정될 수 있다. 어드레스 비교부(422)에 의해 검출 신호(DET)가 활성화되면 고빈도 구간(HIGH FREQ SECTION)이 종료될 수 있다.
일 실시예에 따른 메모리는 제2리프레시 동작의 일부 구간(고빈도 구간)에서 제1리프레시 동작과 비슷한 빈도 또는 제1리프레시 동작보다 높은 빈도로 리프레시 동작을 수행하고, 나머지 구간에서 낮은 빈도로 리프레시 동작을 수행함으로써 워드라인 디스터번스로 인한 오류를 줄이면서, 리프레시에 사용되는 소모 전류의 양을 줄일 수 있다.
도 6은 일 실시예에 따른 메모리 시스템의 구성도이다.
도 6에 도시된 바와 같이, 메모리 시스템은 메모리(610) 및 메모리 컨트롤러(620)를 포함할 수 있다.
도 3 내지 6을 참조하여 메모리 시스템에 대해 설명한다.
메모리 컨트롤러(620)는 메모리(610)에 커맨드(CMDs)와 어드레스(ADDs)를 인가하는 것에 의해 메모리(610)의 동작을 제어하고, 리드 및 라이트 동작시에 메모리(610)와 데이터(DATA)를 주고 받는다. 메모리 컨트롤러(620)는 커맨드(CMDs)를 전송함으로써 메모리(610)로 리프레시 커맨드(REF), 제2리프레시 진입 커맨드(SREF_ENTRY) 및 제2리프레시 종료 커맨드(SREF_EXIT)등을 입력할 수 있다. 이때 메모리 컨트롤러(620)는 리프레시 커맨드(REF)를 소정의 주기로 입력하여 메모리(610)에 포함된 셀 어레이(360)를 제1주기로 리프레시할 수 있다. 제1리프레시 동작 및 제2리프레시 동작의 경우 리프레시할 워드라인을 선택하기 위한 어드레스(CNT_ADD)를 메모리(610) 내부에서 생성하므로 메모리 컨트롤러(620)는 메모리(610)로 어드레스(ADDs)를 입력할 필요가 없다.
메모리(610, 도 3)는 제1리프레시 동작시 커맨드(CMDs)를 입력받아 주기적으로 리프레시 커맨드(iREF)를 활성화하고, 리프레시 커맨드(iREF)에 응답하여 제1주기로 셀 어레이(360)를 리프레시할 수 있다. 메모리(610)는 제2리프레시 동작시 커맨드(CMDs)를 입력받아 제2리프레시 진입 커맨드(iSREF_ENTRY)를 활성화하고, 제2리프레시 종료 커맨드(iSREF_EXIT)를 활성화할 수 있다. 메모리(610)는 제2리프레시 동작시 제2리프레시 신호(SREF)를 소정의 주기로 활성화하고, 제2리프레시 신호(SREF)에 응답하여 셀 어레이(360)를 리프레시할 수 있다. 이때 메모리(610)는 고빈도 구간인 경우 제3주기로 셀 어레이(360)를 리프레시하고, 고빈도 구간이 아닌 경우 제2주기로 셀 어레이(360)를 리프레시 할 수 있다.
도 7은 일 실시예에 따른 메모리의 동작 방법을 설명하기 위한 순서도이다.
도 7에 도시된 바와 같이, 메모리의 동작 방법은 다수의 워드라인을 포함하는 셀 어레이를 포함하는 메모리의 동작 방법에 있어서, 메모리는 제1리프레시 단계(S710), 제2리프레시 진입 단계(S720), 제2리프레시 단계(S730) 및 제2리프레시 종료 단계(S740)를 포함할 수 있다.
도 3 내지 7을 참조하여 메모리의 동작 방법에 대해 설명한다.
제1리프레시 단계(S710)에서 메모리는 소정의 주기로 입력되는 리프레시 커맨드(REF)에 응답하여 제1주기로 셀 어레이(360)를 리프레시할 수 있다. 이때 메모리는 리프레시 커맨드(REF)가 1회 입력될 때마다 셀 어레이(360)를 2회 리프레시 할 수 있다.
제2리프레시 진입 단계(S720)에서 메모리는 제2리프레시 진입 커맨드(SELF_ENTRY)에 응답하여 제2리프레시 모드로 진입할 수 있다.
제2리프레시 단계(S730)는 고빈도 리프레시 단계(S731) 및 저빈도 리프레시 단계(S732)를 포함할 수 있다. 고빈도 리프레시 단계(S731)는 상술한 고빈도 구간에 대응하며, 메모리는 고빈도 리프레시 단계(S731)에서 제1주기와 같거나 제1주기보다 짧은 제3주기로 셀 어레이(360)를 리프레시할 수 있다. 저빈도 리프레시 단계(S732)는 제2리프레시 모드에서 고빈도 구간이 아닌 구간에 대응하며, 메모리는 저빈도 리프레시 단계(S732)에서 제1주기 및 제3주기보다 짧은 제2주기로 셀 어레이(360)를 리프레시할 수 있다.
제2리프레시 종료 단계(S740)에서 메모리는 제2리프레시 종료 커맨드(SELF_EXIT)에 응답하여 제2리프레시 모드를 종료할 수 있다.
일 실시예에 따른 메모리의 동작 방법은 제2리프레시 동작의 일부 구간(고빈도 구간)에서 제1리프레시 동작과 비슷한 빈도 또는 제1리프레시 동작보다 높은 빈도로 리프레시 동작을 수행하고, 나머지 구간에서 낮은 빈도로 리프레시 동작을 수행함으로써 워드라인 디스터번스로 인한 오류를 줄이면서, 리프레시에 사용되는 소모 전류의 양을 줄일 수 있다.
참고로 'REF', 'SREF_ENTRY'. 'SREF_EXIT'등은 메모리 컨트롤러로부터 입력된 커맨드 신호들(CMDs)의 조합이 나타내는 외부 커맨드이고, 'iREF', 'iSREF_ENTRY'. 'iSREF_EXIT'등은 위 커맨드 신호들(CMDs)의 조합에 응답하여 커맨드 디코더가 활성화한 내부 커맨드일 수 있다. 제1리프레시 동작은 오토 리프레시(auto refresh) 동작이고, 제2리프레시 동작은 셀프 리프레시(self refresh) 동작일 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (24)

  1. 다수의 워드라인을 포함하는 셀 어레이;
    상기 셀 어레이가 리프레시 될 때마다 변경되는 카운팅 어드레스를 생성하는 어드레스 카운팅부; 및
    리프레시 동작시 상기 다수의 워드라인 중 상기 카운팅 어드레스에 대응하는 워드라인을 선택하고, 제1리프레시 동작시 소정의 주기로 입력되는 리프레시 커맨드에 응답하여 상기 셀 어레이를 제1주기로 리프레시하고, 제2리프레시 모드에서 상기 셀 어레이를 상기 제1주기보다 긴 제2주기로 리프레시하되, 상기 제2리프레시 모드로 진입한 후 고빈도 구간 동안 상기 셀 어레이를 상기 제2주기보다 짧은 제3주기로 리프레시하는 제어부
    를 포함하는 메모리.
  2. 제 1항에 있어서,
    상기 고빈도 구간 동안 상기 다수의 워드라인은 1회 이상 리프레시되는 메모리.
  3. 제 1항에 있어서,
    상기 제3주기는
    상기 제1주기와 같거나 상기 제1주기보다 짧은 메모리.
  4. 제 1항에 있어서,
    상기 고빈도 구간은
    상기 제3주기와 상기 다수의 워드라인의 개수를 곱한 시간보다 긴 시간으로 설정되는 메모리.
  5. 제 1항에 있어서,
    상기 고빈도 구간은
    상기 제2리프레시 모드로 진입한 후 상기 카운팅 어드레스의 값이 초기값 - 상기 초기값은 상기 제2리프레시 모드로 진입하는 시점에서의 상기 카운팅 어드레스의 값임 - 과 같아지는 시점 이후까지로 설정되는 메모리.
  6. 제 1항에 있어서,
    상기 제어부는
    제2리프레시 진입 커맨드가 활성화되는 시점부터 제2리프레시 종료 커맨드가 활성화되는 시점까지 제2리프레시 신호를 소정의 주기로 활성화하는 제2리프레시 제어부;
    상기 제2리프레시 구간에서 상기 고빈도 구간 동안 활성화되는 고빈도 신호를 생성하는 주기 제어부;
    상기 리프레시 커맨드에 응답하여 리프레시 신호를 A(A는 2 이상의 유리수)회 활성화하고, 상기 고빈도 신호가 비활성화된 경우 상기 제2리프레시 신호에 응답하여 상기 리프레시 신호를 B(B는 A보다 작은 유리수)회 활성화하고, 상기 고빈도 신호가 활성화된 경우 상기 제2리프레시 신호에 응답하여 상기 리프레시 신호를 C(C는 B보다 큰 유리수)회 활성화하는 리프레시 제어부; 및
    상기 리프레시 신호에 응답하여 상기 다수의 워드라인 중 상기 카운팅 어드레스에 대응하는 워드라인을 리프레시하는 로우 제어부
    를 포함하는 메모리.
  7. 제 6항에 있어서,
    상기 주기 제어부는
    상기 제3주기와 상기 다수의 워드라인의 개수를 곱한 시간보다 긴 설정 시간 동안 상기 고빈도 신호를 활성화하는 메모리.
  8. 제 6항에 있어서,
    상기 주기 제어부는
    상기 제2리프레시 구간으로 진입하는 시점에 상기 카운팅 어드레스를 저장하고, 상기 제2리프레시 구간으로 진입한 후 상기 카운팅 어드레스의 값이 저장된 값과 같아지는 시점 이후까지 상기 고빈도 신호를 활성화하는 메모리.
  9. 제 6항에 있어서,
    상기 어드레스 카운팅부는
    상기 리프레시 신호가 활성화되면 상기 카운팅 어드레스를 변경하는 메모리.
  10. 제 6항에 있어서,
    상기 제2리프레시 신호가 활성화되는 주기는 상기 리프레시 커맨드가 입력되는 주기와 같고, 상기 C회는 상기 A회와 같거나 상기 A회보다 많은 메모리.
  11. 다수의 워드라인을 포함하는 셀 어레이;
    상기 셀 어레이가 리프레시 될 때마다 변경되는 카운팅 어드레스를 생성하는 어드레스 카운팅부;
    리프레시 동작시 상기 다수의 워드라인 중 상기 카운팅 어드레스에 대응하는 워드라인을 선택하고, 제1리프레시 동작시 리프레시 커맨드가 입력되면 상기 셀 어레이를 A(A는 2이상의 유리수)회 리프레시하고, 제2리프레시 신호가 활성화되면 상기 셀 어레이를 B(B는 A보다 작은 유리수)회 리프레시하고, 고빈도 구간 동안 상기 제2리프레시 신호가 활성화되면 상기 셀 어레이를 C(C는 B보다 큰 유리수)회 리프레시하는 리프레시 제어부; 및
    제2리프레시 진입 커맨드가 활성화되는 시점부터 제2리프레시 종료 커맨드가 활성화되는 시점까지 상기 제2리프레시 신호를 소정의 주기로 활성화하는 제2리프레시 제어부
    를 포함하는 메모리.
  12. 제 11항에 있어서,
    상기 고빈도 구간 동안 상기 다수의 워드라인은 1회 이상 리프레시되는 메모리.
  13. 제 11항에 있어서,
    상기 리프레시 커맨드는 상기 제2리프레시 신호가 활성화되는 소정의 주기와 같은 주기로 입력되고, 상기 C회는 상기 A회와 같거나 상기 A회보다 많은 메모리.
  14. 다수의 워드라인을 포함하는 셀 어레이를 포함하고, 소정의 주기로 입력되는 리프레시 커맨드에 응답하여 상기 셀 어레이를 제1주기로 리프레시하고, 제2리프레시 모드에서 상기 셀 어레이를 상기 제1주기보다 긴 제2주기로 리프레시하되, 상기 제2리프레시 모드로 진입한 후 고빈도 구간 동안 상기 셀 어레이를 상기 제2주기보다 짧은 제3주기로 리프레시하는 메모리; 및
    제1리프레시 동작시 상기 메모리에 상기 소정의 주기로 상기 리프레시 커맨드를 입력하고, 상기 메모리를 상기 제2리프레시 모드로 설정하는 메모리 컨트롤러
    를 포함하는 메모리 시스템.
  15. 제 14항에 있어서,
    상기 고빈도 구간 동안 상기 다수의 워드라인은 1회 이상 리프레시되는 메모리 시스템.
  16. 제 14항에 있어서,
    상기 제3주기는
    상기 제1주기와 같거나 상기 제1주기보다 짧은 메모리 시스템.
  17. 제 14항에 있어서,
    상기 고빈도 구간은
    상기 제3주기와 상기 다수의 워드라인의 개수를 곱한 시간보다 긴 시간으로 설정되는 메모리 시스템.
  18. 제 14항에 있어서,
    상기 고빈도 구간은
    상기 제2리프레시 모드로 진입한 후 상기 카운팅 어드레스의 값이 초기값 - 상기 초기값은 상기 제2리프레시 모드로 진입하는 시점에서의 상기 카운팅 어드레스의 값임 - 과 같아지는 시점 이후까지로 설정되는 메모리 시스템.
  19. 다수의 워드라인을 포함하는 셀 어레이를 포함하는 메모리의 동작 방법에 있어서,
    소정의 주기로 입력되는 리프레시 커맨드에 응답하여 상기 셀 어레이를 제1주기로 리프레시하는 단계;
    제2리프레시 진입 커맨드가 입력되면 제2리프레시 모드로 진입하는 단계; 및
    제2리프레시 모드에서 상기 셀 어레이를 상기 제1주기보다 긴 제2주기로 리프레시하되, 상기 제2리프레시 모드로 진입한 후 고빈도 구간 동안 상기 셀 어레이를 상기 제2주기보다 짧은 제3주기로 리프레시하는 단계
    를 포함하는 메모리의 동작 방법.
  20. 제 19항에 있어서,
    상기 고빈도 구간 동안 상기 다수의 워드라인은 1회 이상 리프레시되는 메모리의 동작 방법.
  21. 제 19항에 있어서,
    상기 제3주기는
    상기 제1주기와 같거나 상기 제1주기보다 짧은 메모리의 동작 방법.
  22. 제 19항에 있어서,
    상기 고빈도 구간은
    상기 제3주기와 상기 다수의 워드라인의 개수를 곱한 시간보다 긴 시간으로 설정되는 메모리의 동작 방법.
  23. 제 19항에 있어서,
    상기 고빈도 구간은
    상기 제2리프레시 모드로 진입한 후 상기 카운팅 어드레스의 값이 초기값 - 상기 초기값은 상기 제2리프레시 모드로 진입하는 시점에서의 상기 카운팅 어드레스의 값임 - 과 같아지는 시점 이후까지로 설정되는 메모리의 동작 방법.
  24. 제 19항에 있어서,
    제2리프레시 종료 커맨드가 입력되면 상기 제2리프레시 모드를 종료하는 단계
    를 포함하는 메모리의 동작방법.
KR1020130094781A 2013-08-09 2013-08-09 메모리, 메모리 시스템 및 메모리의 동작 방법 KR102118520B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130094781A KR102118520B1 (ko) 2013-08-09 2013-08-09 메모리, 메모리 시스템 및 메모리의 동작 방법
US14/109,716 US9361954B2 (en) 2013-08-09 2013-12-17 Memory device, memory system and operating method thereof
TW103104299A TWI616892B (zh) 2013-08-09 2014-02-10 記憶體裝置、記憶體系統及其操作方法
CN201410203005.4A CN104347109B (zh) 2013-08-09 2014-05-14 存储器件、存储系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130094781A KR102118520B1 (ko) 2013-08-09 2013-08-09 메모리, 메모리 시스템 및 메모리의 동작 방법

Publications (2)

Publication Number Publication Date
KR20150018176A true KR20150018176A (ko) 2015-02-23
KR102118520B1 KR102118520B1 (ko) 2020-06-04

Family

ID=52448551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130094781A KR102118520B1 (ko) 2013-08-09 2013-08-09 메모리, 메모리 시스템 및 메모리의 동작 방법

Country Status (4)

Country Link
US (1) US9361954B2 (ko)
KR (1) KR102118520B1 (ko)
CN (1) CN104347109B (ko)
TW (1) TWI616892B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220127095A (ko) * 2021-03-10 2022-09-19 윈본드 일렉트로닉스 코포레이션 반도체 기억장치
US11798609B2 (en) 2021-08-06 2023-10-24 Winbond Electronics Corp. Semiconductor memory device including control unit controlling time interval of refresh operation on memory to shorten interval between memory refresh operations corresponding to read/write access requirement

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140042546A (ko) * 2012-09-28 2014-04-07 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
JP6253894B2 (ja) * 2013-04-18 2017-12-27 シャープ株式会社 制御装置、表示装置および制御方法
KR102204240B1 (ko) * 2014-09-11 2021-01-19 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102329673B1 (ko) 2016-01-25 2021-11-22 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US10910033B2 (en) * 2018-12-14 2021-02-02 Micron Technology, Inc. Refresh-related activation in memory
WO2022068127A1 (zh) * 2020-09-30 2022-04-07 长鑫存储技术有限公司 自刷新周期测试方法及装置、自动刷新次数测试方法及装置
CN114765039B (zh) * 2021-01-15 2024-07-05 长鑫存储技术有限公司 自刷新频率的检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060198226A1 (en) * 2005-03-04 2006-09-07 Nec Electronics Corporation Semiconductor storage device and operating method therefor
US20120014199A1 (en) * 2010-07-15 2012-01-19 Elpida Memory, Inc. Semiconductor device that performs refresh operation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810060B1 (ko) * 2006-04-14 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 소자 및 그의 구동방법
KR101190680B1 (ko) * 2010-08-30 2012-10-16 에스케이하이닉스 주식회사 리프레시 제어회로 및 그를 이용한 반도체 메모리 장치
KR101212738B1 (ko) * 2010-10-29 2012-12-14 에스케이하이닉스 주식회사 리프레쉬 제어회로 및 이를 포함하는 반도체 메모리 장치 및 리프레쉬 제어방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060198226A1 (en) * 2005-03-04 2006-09-07 Nec Electronics Corporation Semiconductor storage device and operating method therefor
US20120014199A1 (en) * 2010-07-15 2012-01-19 Elpida Memory, Inc. Semiconductor device that performs refresh operation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220127095A (ko) * 2021-03-10 2022-09-19 윈본드 일렉트로닉스 코포레이션 반도체 기억장치
US11798609B2 (en) 2021-08-06 2023-10-24 Winbond Electronics Corp. Semiconductor memory device including control unit controlling time interval of refresh operation on memory to shorten interval between memory refresh operations corresponding to read/write access requirement

Also Published As

Publication number Publication date
CN104347109A (zh) 2015-02-11
TW201506949A (zh) 2015-02-16
KR102118520B1 (ko) 2020-06-04
CN104347109B (zh) 2019-06-28
TWI616892B (zh) 2018-03-01
US9361954B2 (en) 2016-06-07
US20150043294A1 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
KR102468728B1 (ko) 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
KR102157772B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102403341B1 (ko) 메모리 및 이를 포함하는 시스템
KR102118520B1 (ko) 메모리, 메모리 시스템 및 메모리의 동작 방법
KR102469065B1 (ko) 메모리 장치
TWI631560B (zh) 記憶體及包含該記憶體的記憶體系統
US9437275B2 (en) Memory system and method for operating the same
KR102455027B1 (ko) 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR102103873B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102194791B1 (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR102124973B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR20150064953A (ko) 반도체 메모리 장치
TW201903767A (zh) 半導體記憶體裝置
US9514798B2 (en) Address storage circuit and memory and memory system including the same
EP1906410B1 (en) Semiconductors memory device with partial refresh function
KR102182368B1 (ko) 어드레스 검출회로 및 이를 포함하는 메모리
KR20160000626A (ko) 메모리 장치
KR20150033949A (ko) 메모리 및 이를 포함하는 메모리 시스템
KR20180069177A (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR20170044347A (ko) 메모리 장치 및 메모리 장치의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right