CN104347109A - 存储器件、存储系统及其操作方法 - Google Patents

存储器件、存储系统及其操作方法 Download PDF

Info

Publication number
CN104347109A
CN104347109A CN201410203005.4A CN201410203005A CN104347109A CN 104347109 A CN104347109 A CN 104347109A CN 201410203005 A CN201410203005 A CN 201410203005A CN 104347109 A CN104347109 A CN 104347109A
Authority
CN
China
Prior art keywords
refresh
memory device
period
operator scheme
wordline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410203005.4A
Other languages
English (en)
Other versions
CN104347109B (zh
Inventor
梁钟烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104347109A publication Critical patent/CN104347109A/zh
Application granted granted Critical
Publication of CN104347109B publication Critical patent/CN104347109B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明公开一种存储器件，其包括：单元阵列，其具有多个字线；地址计数单元，其适合于产生每当刷新该多个字线中的一个或多个时改变的计数地址；以及控制单元，其适合于：在该多个字线当中选择对应于该计数地址的字线，且在第一操作模式期间响应于刷新命令在第一周期内、在第二操作模式期间在比该第一周期长的第二周期内和在该第二操作模式开始之后的高频区段中在比该第二周期短的第三周期内刷新选中的字线。

Description

存储器件、存储系统及其操作方法
相关申请的交叉引用
本申请主张于2013年8月9日提出申请的韩国专利申请第10-2013-0094781号的优先权，该韩国专利申请以其全文引用的方式并入本文中。
技术领域
本发明的例示性实施例涉和一种存储器件、一种存储系统和一种用于操作存储器件的方法。
背景技术
存储器件的存储器单元由用于储存电荷(是数据)的电容器和用于开关电容器的晶体管形成。数据的逻辑电平(是高(逻辑电平1)或低(逻辑电平0))取决于电容器中电荷的累积，此意指数据的逻辑电平取决于电容器的电压。
由于数据以电容器中所累积电荷的形式储存，因此在理论上不存在功耗。然而，由于电容器中的所累积电荷被放电且所累积电荷量因由晶体管的PN结引起的电流泄露而降低，因此数据会在无电力供应的情况下丢失。为了防止数据丢失，存储器单元的电容器应在储存于电容器中的数据丢失之前反复地再充电以便保持电荷量。给存储器单元反复地再充电的此过程称为刷新操作。
响应于自存储器控制器施加的刷新命令而在存储器件中执行刷新操作。存储器控制器以和考虑存储器件的数据保持时间的预定周期将刷新命令重复地施加至存储器件。例如，当假设存储器件的数据保持时间是大致64ms时，那么存储器件中的整个存储器单元会以刷新命令的约8000次输入被刷新。亦即，存储器控制器在大致64ms内将刷新命令施加至存储器件大致8000次以执行刷新操作。
随着存储器件的集成度增大，包含于存储器件中的多个字线之间的间隙减小且邻近字线之间的耦合效应增大。出于此原因，与在刷新操作期间的邻近字线相比，当频繁地激活存储器件的特定字线时，会损坏与相邻于特定字线的多个字线耦接的存储器单元的数据。此现象称为字线干扰。
发明内容
本发明的实施例是针对一种存储器件和一种可以防止字线干扰的存储系统。
根据本发明的实施例，一种存储器件可以包括：单元阵列，其具有多个字线；地址计数单元，其适合于产生每当刷新所述多个字线中的一个或多个时改变的计数地址；以及控制单元，其适合于：在所述多个字线当中选择对应于所述计数地址的字线，且在第一操作模式期间响应于刷新命令在第一周期内、在第二操作模式期间在比所述第一周期长的第二周期内以及在所述第二操作模式开始之后的高频区段中在比所述第二周期短的第三周期内刷新所述选中的字线。
根据本发明的另一实施例，一种存储器件可以包括：单元阵列，其被配置具有多个字线；地址计数单元，其适合于产生每当刷新所述多个字线中的一个或多个时改变的计数地址；刷新控制单元，其适合于：在所述多个字线当中选择对应于所述计数地址的字线，且响应于周期性刷新命令而刷新所述选中的字线A次，其中A是等于或大于2的有理数；响应于周期性第二刷新信号而刷新所述选中的字线B次，其中B是小于A的有理数；及在高频区段中响应于所述周期性第二刷新信号而刷新所述选中的字线C次，其中C是大于B的有理数；以及第二刷新控制单元，其适合于从使能第二刷新进入命令时至使能第二刷新退出命令时使能所述周期性第二刷新信号。
根据本发明的另一实施例，一种存储系统可以包括：存储器件，所述存储器件包括具有多个字线的单元阵列、且适合于：在第一操作模式期间在第一周期内、在第二操作模式期间在比所述第一周期长的第二周期内且在所述第二操作模式开始之后的高频区段中在比所述第二周期短的第三周期内刷新所述单元阵列；以及存储器控制器，其适合于：在所述第一操作模式期间以所述设定周期将刷新命令输入至所述存储器件中、且将存储器件设定在所述第二操作模式中。
根据本发明的另一实施例，一种用于操作包含具有多个字线的单元阵列的存储器件的方法可以包括以下操作：响应于周期性刷新命令而在第一周期内刷新所述单元阵列；响应于第二刷新而进入命令进入第二操作模式；以及在第二操作模式中在比所述第一周期长的第二周期内和在所述第二操作模式开始之后的高频区段期间在比所述第二周期短的第三周期内刷新所述单元阵列。
附图说明
图1是图解说明存储器件的单元阵列的一部分的电路图；
图2是图解说明刷新操作的波形图；
图3是图解说明根据本发明的实施例的存储器件的框图；
图4是图解说明图3中所示的存储器件的周期控制单元的两项实例的框图；
图5是图解说明图3中所示的存储器件的操作的波形图；
图6是图解说明根据本发明的实施例的存储系统的框图；且
图7是图解说明根据本发明的实施例的用于操作存储器件的方法的流程图。
具体实施方式
下文将参考随附附图更详细地阐述本发明的例示性实施例。然而，本发明可以以不同形式体现且不应被视为局限于本文中所陈述的实施例。而是，提供这些实施例以使得本公开将是充分和完整的且将向本领域技术人员全面传达本发明的范围。贯穿本发明，在本发明的所有各图和实施例中相同附图标记是指相同部件。
附图未必按比例绘制，且在某些例项中，可以夸大比例以便清晰地图解说明所述实施例的特征。当将第一层称为在第二层“上”或在衬底“上”时，其不仅指其中第一层直接形成于第二层上或衬底上的情形，而亦指其中第一层与第二层或衬底之间存在第三层的情形。亦注意，在此说明书中，“连接/耦接”指一个组件不仅直接耦接另一组件而亦指通过中间组件间接耦接另一组件。另外，单数形式可以包含复数形式，只要句中未特意提及。
图1是图解说明存储器件的单元阵列的一部分的电路图。
图1示出单元阵列中彼此平列安置的多个字线WLK-1、WLK和WLK+1。与第K-1字线WLK-1和第K+1字线WLK+1相比，以HIGH_ACT标记的第K字线WLK是频繁地被激活的字线。第K-1字线WLK-1和第K+1字线WLK+1是相邻于第K字线WLK安置的邻近字线。字线WLK-1、WLK和WLK+1分别与存储器单元CELL_K-1、CELL_K和CELL_K+1耦接。亦耦接至位线BL的存储器单元CELL_K-1、CELL_K以及CELL_K+1分别包含单元晶体管TR_K-1、TR_K和TR_K+1以及单元电容器CAP_K-1、CAP_K和CAP_K+1。
当第K字线WLK被激活或去激活(亦即，预充电)时，字线干扰会发生且邻近字线WLK-1和WLK+1的电压由于发生于第K字线WLK与邻近字线WLK-1和WLK+1之间的耦合效应而升高或降低。此可以影响储存于邻近字线WLK-1和WLK+1的单元电容器CAP_K-1和CAP_K+1中的电荷量。因此，随着第K字线WLK频繁地被激活且预充电且因此第K字线WLK在激活状态与预充电状态之间进列频繁地切换，会损坏储存于单元电容器CAP_K-1和CAP_K+1中的电荷量或储存于邻近字线WLK-1和WLK+1的存储器单元CELL_K-1和CELL_K+1中的数据。
另外，会损坏与邻近字线耦接的存储器单元的数据，此乃因随着第K字线WLK在激活状态与预充电状态之间进列切换而产生的电磁波致使电子进出邻近字线的单元电容器。
图2是图解说明刷新操作的波形图。在第一操作模式期间响应于刷新命令而执行第一刷新操作。在第二操作模式期间无刷新命令而执行第二刷新操作。
在第一操作模式期间，存储器件可以响应于可以被周期性地输入的刷新命令REF而执行刷新操作一次或多次。在第二操作模式期间，存储器件可以每当第二刷新信号SREF可以被周期性地和内部地使能时执行刷新操作一次或多次。第二刷新信号SREF的周期可以与刷新命令REF的周期相同。
图2中所示的第一波形201图解说明了如下情形：在第一操作模式期间响应于刷新命令REF而执行刷新操作两次和在第二操作模式的区段中响应于第二刷新信号SREF而执行刷新操作一次。
图2中所示的第二波形202图解说明了如下情况：在第一操作模式期间响应于刷新命令REF而执行刷新操作两次和在第二操作模式的区段中响应于第二刷新信号SREF而执行刷新操作两次。刷新信号REF_ACT的每单次使能可以执行刷新操作一次。
与第二波形202的刷新操作相比，第一波形201的刷新操作中刷新操作的数目相对少于第二操作模式区段中，此可以致使对存储器件的字线干扰。
在第二波形202的刷新操作中，刷新操作的数目相对大，因此发生字线干扰的可能性相对低，然而在第二操作模式期间消耗很多电力。
图3是图解说明根据本发明的实施例的存储器件的框图。
如图3中所示，存储器件可以包含命令输入单元310、地址输入单元320、命令解码单元330、控制单元340、地址计数单元350和单元阵列360。
命令输入单元310可以接收自存储器控制器施加的命令CMDs。地址输入单元320可以接收自存储器控制器施加的地址ADDs。命令CMDs和地址ADDs中的每一个可以包含多位信号。
命令解码单元330可以解码通过命令输入单元310输入的命令CMDs且产生刷新命令iREF、第二刷新进入命令iSREF_ENTRY和第二刷新退出命令iSREF_EXIT。当所输入的命令CMDs的组合表示刷新命令REF时，可以使能刷新命令iREF。当所输入的命令CMDs的组合表示第二刷新进入命令SREF_ENTRY时，可以使能第二刷新进入命令iSREF_ENTRY。当所输入的命令CMDs的组合表示第二刷新退出命令SREF_EXIT时，可以使能第二刷新退出命令iSREF_EXIT。除此之外，命令解码单元330亦可以解码所输入的命令CMDs且产生诸如激活命令、预充电命令、读取命令和写入命令的命令，但由于这些命令不直接与根据本发明的实施例的存储器件的操作相关，因此在此说明书中未示出和阐述所述命令。存储器件可以响应于第二刷新进入命令SREF_ENTRY进入第二操作模式。存储器件可以响应于第二刷新退出命令iSREF_EXIT退出第二操作模式。
在第一操作模式期间，命令解码单元330可以响应于刷新命令REF而以预定周期使能刷新命令iREF。
单元阵列360可以包含各自与多个存储器单元MC耦接的多个字线WL0至WLN。每一存储器单元MC可以与多个字线WL0至WLN和位线(图3中未示出)当中的对应字线和对应位线耦接。
地址计数单元350可以执行计数操作以产生计数地址CNT_ADD，计数地址CNT_ADD指示多个字线中的一个且每当刷新单元阵列360或使能刷新信号REF_ACT时改变。每当使能刷新信号REF_ACT时，地址计数单元350可以将计数地址CNT_ADD的值增大‘1’。例如，计数地址CNT_ADD的值可以以如下这种方式改变：使得当计数地址CNT_ADD的当前值指示第K字线时计数地址CNT_ADD的下一值指示第K+1字线。
控制单元340可以基于计数地址CNT_ADD依序刷新多个字线WL0至WLN。在第一操作模式期间，控制单元340可以响应于周期性刷新命令iREF在第一周期内通过重复刷新操作逐个地刷新单元阵列360中的多个字线WL0至WLN。此外，在第二操作模式期间，控制单元340可以在比第一周期长的第二周期内通过重复刷新操作逐个地刷新单元阵列360中的多个字线WL0至WLN。另外，在包含于第二操作模式的时间区段中的高频区段期间，控制单元340可以在比第二周期短的第三周期内通过重复刷新操作逐个地刷新单元阵列360中的多个字线WL0至WLN。高频区段可以在第二操作模式的开始处开始。控制单元340可以刷新对应于计数地址CNT_ADD的多个字线WL0至WLN中的一个，该计数地址CNT_ADD自地址计数单元350发送且每当刷新单元阵列360中的多个字线WL0至WLN中的一个或在第一和第二刷新操作期间使能刷新信号REF_ACT时改变，且当执行并非刷新操作的另一操作(诸如激活操作、读取操作和写入操作)时，其可以在多个字线WL0至WLN当中选择对应于输入地址iADD的字线。本文中，刷新单元阵列360意指刷新单元阵列360中选中的字线。
高频区段可以针对存储器件被设定成以在第二操作模式开始时或之后刷新多个字线WL0至WLN一次或多次。高频区段可以是第二操作模式的时间区段的一部分，例如早期区段。在高频区段期间的刷新操作的操作频率可以比在第二刷新操作的时间区段的剩余区段期间大。第三周期可以等于或小于第一周期。亦即，在高频区段期间刷新单元阵列360的频率可以等于或大于在第一操作模式期间刷新单元阵列360的频率，此是为了防止字线干扰。
针对第一实例，高频区段可以设定为对应于设定时间TSET的持续时间。设定时间TSET可以长于第三周期乘以多个字线WL0至WLN的数目。例如，当第三周期是T3且包含于单元阵列360中的多个字线的数目是N+1时，设定时间TSET可以比T3×(N+1)的持续时间长。在比第三周期乘以多个字线WL0至WLN的数目长的设定时间TSET期间，可以刷新包含于单元阵列360中的所有多个字线一次或多次。控制单元340可以在设定时间TSET期间在第三周期内刷新单元阵列360中的所有多个字线WL0至WLN且在第二操作模式的时间区段的剩余区段期间在第二周期内刷新单元阵列360。
针对第二实例，高频区段可以设定为对应于对多个字线WL0至WLN的一个或多个循环的刷新操作的持续时间或自第二操作模式开始时至计数地址CNT_ADD的值在计数地址CNT_ADD的值改变一个循环之后变为初始值INIT_VAL时的持续时间。初始值INIT_VAL可以是当第二操作模式开始时计数地址CNT_ADD的初始值。如上文所阐述，计数地址CNT_ADD可以指示多个字线WL0至WLN中的一个且每当刷新多个字线WL0至WLN中的一个时改变。计数地址CNT_ADD的值因此可以在对多个字线WL0至WLN的刷新操作的循环的完成之后再次变为初始值INIT_VAL。控制单元340可以在第二操作模式开始时储存计数地址CNT_ADD的值作为初始值INIT_VAL、在第三周期内刷新单元阵列360直至计数地址CNT_ADD的值变为初始值INIT_VAL为止或在高频区段期间刷新单元阵列360以及在第二操作模式的剩余区段期间在第二周期内接着刷新单元阵列360。
除上文所阐述的两项实例之外，高频区段亦可以以多种不同方法设定。
控制单元340可以包含第二刷新控制单元341、周期控制单元342、刷新控制单元343和行控制单元344。
第二刷新控制单元341可以从第二刷新进入命令iSREF_ENTRY被使能时至第二刷新退出命令iSREF_EXIT被使能时周期性地使能第二刷新信号SREF。此外，第二刷新控制单元341可以从第二刷新进入命令iSREF_ENTRY被使能时至第二刷新退出命令iSREF_EXIT被使能时使能区段信号SREF_MODE。区段信号SREF_MODE可以表示存储器件处于第二操作模式。
周期控制单元342可以产生高频信号HIGH_FREQ，高频信号HIGH_FREQ在高频区段期间被使能以控制第二刷新操作的刷新周期。
针对第一实例，周期控制单元342可以在区段信号SREF_MODE被使能时在设定时间TSET或高频区段期间使能高频信号HIGH_FREQ。根据第一实例，周期控制单元342可以包含计时器以在使能区段信号SREF_MODE时检查设定时间TSET的推移。尽管图3图解说明了周期控制单元342接收区段信号SREF_MODE和计数地址CNT_ADD两者的情形，但具有计时器的周期控制单元342可以不需要计数地址CNT_ADD。
针对第二实例，周期控制单元342可以储存计数地址CNT_ADD的值(其是初始值INIT_VAL)且当区段信号SREF_MODE被使能时使能高频信号HIGH_FREQ。当高频信号HIGH_FREQ被使能时，周期控制单元342可以比较计数地址CNT_ADD的当前值(每当多个字线WL0至WLN中之一被刷新时可以依序改变)与所储存的值或初始值INIT_VAL。周期控制单元342可以在计数地址CNT_ADD的当前值在对多个字线WL0至WLN的刷新操作的循环的完成之后再次变为所储存的值或初始值INIT_VAL时禁止高频信号HIGH_FREQ。
刷新控制单元343可以产生用于在第一刷新操作和第二刷新操作期间刷新单元阵列360的刷新信号REF_ACT。刷新控制单元343可以在第一操作模式期间响应于刷新命令iREF而使能刷新信号REF_ACT“A”次，其中“A”是等于或大于2的有理数。刷新控制单元343可以在高频信号HIGH_FREQ的禁止期间使能刷新信号REF_ACT“B”次，其中B是小于A的有理数；且在第二操作模式中响应于第二刷新信号SREF而在高频信号HIGH_FREQ的使能期间使能刷新信号REF_ACT“C”次，其中C是大于B的有理数。因此，“A”、“B”和“C”可以是每次刷新命令REF或第二刷新信号SREF的刷新操作的数目。当周期性第二刷新信号SREF的周期与周期性刷新命令REF的周期相同时，C可以等于或大于A。
后文阐述当“A”和“C”的每一值是2(A＝C＝2)且“B”的值是1(B＝1)时。在第一操作模式期间周期性刷新信号REF_ACT的周期可以对应于第一周期。高频区段中的周期性刷新信号REF_ACT的周期可以对应于第三周期。由于刷新命令iREF的周期与第二刷新信号SREF的周期相同且刷新命令iREF和第二刷新信号SREF每次使能时刷新信号REF_ACT的数目或刷新操作的数目是相同的(其是2)，因此第一周期和第三周期可以是相同的。由于刷新控制单元343在高频信号HIGH_FREQ的禁止期间第二刷新信号SREF每次使能时使能刷新信号REF_ACT一次，因此第二周期可以是第一周期和第三周期两倍。
例如，可能设计“A”等于2、“B”等于1且“C”等于2.5。如上文所阐述，“A”、“B”和“C”可以是每次刷新命令REF或第二刷新信号SREF的刷新操作的数目。作为实例，“C”等于2.5(5/2)可以意指在第二刷新信号SREF的两次使能期间刷新单元阵列五次。另外，“A”等于2可以意指在刷新命令iREF的一次使能期间使能刷新信号REF_ACT或刷新单元阵列两次。
刷新控制单元343可以在使能刷新信号REF_ACT之后且接着在足以用于激活字线的预定时间经过之后使能预充电信号REF_PRE。
响应于刷新信号REF_ACT，行控制单元344可以刷新对应于计数地址CNT_ADD的多个字线WL0至WLN中的一个。行控制单元344可以在使能刷新信号REF_ACT时激活对应于计数地址CNT_ADD的多个字线WL0至WLN中的一个且在使能预充电信号REF_PRE时给被激活字线预充电。
图4是图解说明图3中所示的存储器件的周期控制单元342的两项实例的框图。
针对第一实例，周期控制单元342可以基于设定时间TSET设定高频区段。针对第二实例，周期控制单元342可以基于初始值INIT_VAL设定高频区段。
后文，参考图3和图4阐述周期控制单元342。
根据第一实例，周期控制单元342可以包含计时器411和信号发生器412。计时器411可以在区段信号SREF_MODE被使能时被激活、可以使能通过信号TSET且可以在时间经过多达设定时间TSET时被初始化。信号发生器412可以从区段信号SREF_MODE被使能时至通过信号TSET被使能时使能高频信号HIGH_FREQ。
根据第二实例，周期控制单元342可以包含地址储存器421、地址比较器422和信号发生器423。地址储存器421可以在使能区段信号SREF_MODE时储存计数地址CNT_ADD的值。地址储存器421可以在第二操作模式开始时储存计数地址CNT_ADD的值作为初始值INIT_VAL且在高频信号HIGH_FREQ被使能期间保留初始值INIT_VAL。地址比较器422可以比较初始值INIT_VAL与计数地址CNT_ADD，计数地址CNT_ADD可以在高频区段期间每当多个字线WL0至WLN中的一个被刷新时依序改变。当计数地址CNT_ADD在对多个字线WL0至WLN的刷新操作的循环的完成之后变为初始值INIT_VAL时，地址比较器422可以使能检测信号DET。信号发生器423可以从使能区段信号SREF_MODE时至使能检测信号DET时使能高频信号HIGH_FREQ。
图5是图解说明图3中所示的存储器件的操作的波形图。
第一波形510图解说明作为基于设定时间TSET设定高频区段的第一实例所的存储器件的操作。第二波形520图解说明作为基于初始值INIT_VAL设定高频区段的第二实例的存储器件的操作。
后文，参考图3至图5阐述存储器件的操作。
如第一波形510中所示，存储器件可以响应于刷新信号REF_ACT执行第一刷新操作，每次刷新命令iREF该刷新信号REF_ACT被使能两次(“A”等于2)。在高频区段中，存储器件可以响应于刷新信号REF_ACT执行第二刷新操作，每次第二刷新信号SREF该刷新信号REF_ACT被使能两次(“C”等于2)。针对第一实例，高频区段的持续时间可以是设定时间TSET。当高频区段结束时，存储器件可以响应于刷新信号REF_ACT执行第二刷新操作，每次第二刷新信号SREF该刷新信号REF_ACT被使能一次(“B”等于1)。
如第二波形520中所示，可以基于比较初始值INIT_VAL与计数地址CNT_ADD的结果设定高频区段。当地址比较器422使能检测信号DET时，高频区段可以结束。
根据本发明的实施例的存储器件可以在防止字线干扰的同时减少针对刷新操作消耗的电流量，其中通过在第二刷新操作的时间区段的一部分(例如，高频区段)期间以类似于或高于第一刷新操作的频率的频率执行第二刷新操作、并且在第二刷新操作的时间区段的剩余部分期间以低于第一刷新操作的频率的频率执行第二刷新操作来防止字线干扰。
图6是根据本发明的实施例的存储系统的框图。
参考图6，存储系统可以包含存储器件610和存储器控制器620。
后文，参考图3至图6阐述存储系统。
存储器控制器620可以通过施加命令CMDs和地址ADDs控制存储器件610的操作。存储器件610和存储器控制器620可以在读取操作和写入操作期间彼此传递数据。存储器控制器620可以将指示刷新命令REF、第二刷新进入命令SREF_ENTRY和第二刷新退出命令SREF_EXIT的命令CMDs输入至存储器件610。存储器控制器620可以通过输入周期性刷新命令REF以第一周期刷新包含于存储器件610中的单元阵列360。在第一刷新操作和第二刷新操作期间存储器控制器620不必向存储器件610输入将地址ADDs，此乃因存储器件610可以内部地产生用于选择多个字线WL0至WLN中的将被刷新的一个字线的计数地址CNT_ADD。
存储器件610(参考图3)可以接收命令CMDs、周期性地使能刷新命令iREF和在第一操作模式期间响应于刷新命令iREF在第一周期内刷新单元阵列360。存储器件610可以在第二操作模式期间接收命令CMDs、使能第二刷新进入命令iSREF_ENTRY且使能第二刷新退出命令iSREF_EXIT。存储器件610可以周期性地使能第二刷新信号SREF和在第二操作模式期间响应于第二刷新信号SREF刷新单元阵列360。存储器件610可以在高频区段期间在第三周期内且在第二操作模式的时间区段的剩余区段期间在第二周期内刷新单元阵列360。
图7是图解说明根据本发明的实施例的用于操作存储器件的方法的流程图。
参考图7，用于操作具有单元阵列(其具有多个字线)的存储器件的方法可以包含以下操作：在步骤S710处执行第一刷新操作、在步骤S720处进入第二操作模式、在步骤S730处执行第二刷新操作且在步骤S740处退出第二操作模式。
后文，参考图3至图7阐述用于操作存储器件的方法。
在步骤S710的第一刷新操作处，存储器件可以响应于可以被周期性地输入的刷新命令REF而在第一周期内刷新单元阵列360。例如，存储器件可以响应于刷新信号REF_ACT执行第一刷新操作，每次刷新命令REF该刷新信号REF_ACT使能两次(“A”等于2)。
在进入第二操作模式的步骤S720处，存储器件可以响应于第二刷新进入命令SREF_ENTRY进入第二操作模式。
执行第二操作模式的步骤S730可以包含步骤S731的高频刷新操作和步骤S732的正常频率刷新操作。步骤S731的高频刷新操作对应于上文所阐述的在高频区段期间的第二刷新操作，且在步骤S731处存储器件可以在相同于或短于第一周期的第三周期内刷新单元阵列360。步骤S732的正常频率刷新操作对应于上文所阐述的在第二操作模式的时间区段的剩余区段期间的第二刷新操作，且在步骤S732处存储器件可以在比第一周期和第三周期短的第二周期内刷新单元阵列360。
在退出第二操作模式的步骤S740处，存储器件可以响应于第二刷新操作退出命令SELF_EXIT退出第二操作模式。
根据用于操作根据本发明的实施例的存储器件的方法，在第二操作模式的时间区段的一部分(例如，高频区段)期间以相同于或高于第一刷新操作的频率的频率以及在第二操作模式的时间区段的剩余部分期间以低于第一刷新操作的频率的频率执行第二刷新操作。以此方式，在防止字线干扰的同时针对刷新操作消耗的电流量可以减小。
本文中，附图标记‘REF’、‘SREF_ENTRY’和‘SREF_EXIT’可以是由自存储器控制器输入的命令信号CMDs的组合表示的外部命令，且附图标记‘iREF’、‘iSREF_ENTRY’和‘iSREF_EXIT’可以是响应于上述命令信号CMDs的组合由命令解码单元使能的内部命令。第一刷新操作可以是自动刷新操作且第二刷新操作可以是自刷新操作。
根据本发明的实施例，当第二操作模式开始时，存储器件和存储系统可以通常通过快速刷新所有字线操作且因此防止由于字线干扰引起的数据的恶化。
虽然已关于特定实施例阐述本发明，但本领域技术人员将明了，可以在不背离如以下申请权利要求范围中所定义的本发明的主旨和范围的情况下做出各种改变和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种存储器件，包括：
单元阵列，具有多个字线；
地址计数单元，适合于产生每当刷新所述多个字线中的一个或多个时改变的计数地址；以及
控制单元，适合于：在所述多个字线当中选择对应于所述计数地址的字线，且在第一操作模式期间响应于刷新命令在第一周期内、在第二操作模式期间在比所述第一周期长的第二周期内以及在所述第二操作模式开始之后的高频区段中在比所述第二周期短的第三周期内刷新选中的字线。
技术方案2.如技术方案1所述的存储器件，其中，在所述高频区段期间所述多个字线被刷新一次或多次。
技术方案3.如技术方案1所述的存储器件，其中，所述第三周期等于或短于所述第一周期。
技术方案4.如技术方案1所述的存储器件，其中，将所述高频区段设定为长于所述第三周期乘以所述多个字线的数目。
技术方案5.如技术方案1所述的存储器件，其中，所述高频区段设定为自所述第二操作模式开始时至所述计数地址的值等于初始计数地址值时的持续时间，所述初始计数地址值是当所述第二操作模式开始时所述计数地址的值。
技术方案6.如技术方案1所述的存储器件，其中所述控制单元包括：
第二刷新控制单元，适合于从使能第二刷新进入命令时至使能第二刷新退出命令时使能周期性第二刷新信号；
周期控制单元，适合于产生被使能以定义所述高频区段的高频信号；
刷新控制单元，适合于：在所述第一操作模式期间响应于周期性刷新命令而使能刷新信号A次，其中A是等于或大于2的有理数；在所述第二操作模式期间当所述高频信号被禁止时响应于所述周期性第二刷新信号而使能刷新信号B次，其中B是小于A的有理数；且在所述第二操作模式期间当所述高频信号被使能时响应于所述周期性第二刷新信号而使能刷新信号C次，其中C是大于B的有理数；以及
行控制单元，适合于响应于所述刷新信号而刷新所述多个字线当中对应于所述计数地址的字线。
技术方案7.如技术方案6所述的存储器件，其中，所述周期控制单元在所述第三周期乘以所述多个字线的数目的期间使能所述高频信号。
技术方案8.如技术方案6所述的存储器件，其中，所述周期控制单元在所述第二操作模式开始时储存所述计数地址的初始值、且从所述第二操作模式开始时至所述计数地址的值等于所述初始值时使能所述高频信号。
技术方案9.如技术方案6所述的存储器件，其中，所述地址计数单元每当所述刷新信号被使能时依序改变所述计数地址。
技术方案10.如技术方案6所述的存储器件，其中，所述周期性第二刷新信号的周期等于所述周期性刷新命令的周期、且C等于或大于A。
技术方案11.一种存储器件，包括：
单元阵列，被配置具有多个字线；
地址计数单元，适合于产生每当刷新所述多个字线中的一个或多个时改变的计数地址；
刷新控制单元，适合于：在所述多个字线当中选择对应于所述计数地址的字线，且响应于周期性刷新命令而刷新选中的字线A次，其中A是等于或大于2的有理数；响应于周期性第二刷新信号而刷新所述选中的字线B次，其中B是小于A的有理数；及在高频区段中响应于所述周期性第二刷新信号而刷新所述选中的字线C次，其中C是大于B的有理数；以及
第二刷新控制单元，适合于从使能第二刷新进入命令时至使能第二刷新退出命令时使能所述周期性第二刷新信号。
技术方案12.如技术方案11所述的存储器件，其中，在所述高频区段期间所述多个字线被刷新一次或多次。
技术方案13.如技术方案11所述的存储器件，其中，所述周期性第二刷新信号的周期等于所述周期性刷新命令的周期、且C等于或大于A。
技术方案14.一种存储系统，包括：
存储器件，所述存储器件包括具有多个字线的单元阵列，且适合于：在第一操作模式期间在第一周期内、在第二操作模式期间在比所述第一周期长的第二周期内以及在所述第二操作模式开始之后的高频区段中在比所述第二周期短的第三周期内刷新所述单元阵列；以及
存储器控制器，适合于：在所述第一操作模式期间以设定周期将刷新命令输入至所述存储器件中、且将所述存储器件设定在所述第二操作模式中。
技术方案15.如技术方案14所述的存储系统，其中，在所述高频区段期间所述多个字线被刷新一次或多次。
技术方案16.如技术方案14所述的存储系统，其中所述第三周期等于或短于所述第一周期。
技术方案17.如技术方案14所述的存储系统，其中，所述高频区段被设定为长于所述第三周期乘以所述多个字线的数目。
技术方案18.如技术方案14所述的存储系统，其中，所述高频区段被设定为从所述第二操作模式开始时至所述计数地址的值等于初始计数地址值时的持续时间，所述初始计数地址值是当所述第二操作模式开始时所述计数地址的值。
技术方案19.一种用于操作具有单元阵列的存储器件的方法，所述单元阵列包括多个字线，所述方法包括：
响应于周期性刷新命令而在第一周期内刷新所述单元阵列；
响应于第二刷新进入命令而进入第二操作模式；以及
在第二操作模式中在比所述第一周期长的第二周期内和在所述第二操作模式开始之后的高频区段期间在比所述第二周期短的第三周期内刷新所述单元阵列。
技术方案20.如技术方案19所述的方法，其中，在所述高频区段期间刷新所述多个字线一次或多次。
技术方案21.如技术方案19所述的方法，其中，所述第三周期等于或短于所述第一周期。
技术方案22.如技术方案19所述的方法，其中，所述高频区段被设定为长于所述第三周期乘以所述多个字线的数目。
技术方案23.如技术方案19所述的方法，其中，所述高频区段被设定为从所述第二操作模式开始时至所述计数地址的值等于初始计数地址值时的持续时间，所述初始计数地址值是当所述第二刷新模式开始时所述计数地址的值。
技术方案24.如技术方案19所述的方法，进一步包括：
响应于第二刷新退出命令而退出所述第二操作模式。

Claims (10)

1.一种存储器件，包括：
单元阵列，具有多个字线；
地址计数单元，适合于产生每当刷新所述多个字线中的一个或多个时改变的计数地址；以及
控制单元，适合于：在所述多个字线当中选择对应于所述计数地址的字线，且在第一操作模式期间响应于刷新命令在第一周期内、在第二操作模式期间在比所述第一周期长的第二周期内以及在所述第二操作模式开始之后的高频区段中在比所述第二周期短的第三周期内刷新选中的字线。
2.如权利要求1所述的存储器件，其中，在所述高频区段期间所述多个字线被刷新一次或多次。
3.如权利要求1所述的存储器件，其中，所述第三周期等于或短于所述第一周期。
4.如权利要求1所述的存储器件，其中，将所述高频区段设定为长于所述第三周期乘以所述多个字线的数目。
5.如权利要求1所述的存储器件，其中，所述高频区段设定为自所述第二操作模式开始时至所述计数地址的值等于初始计数地址值时的持续时间，所述初始计数地址值是当所述第二操作模式开始时所述计数地址的值。
6.如权利要求1所述的存储器件，其中所述控制单元包括：
第二刷新控制单元，适合于从使能第二刷新进入命令时至使能第二刷新退出命令时使能周期性第二刷新信号；
周期控制单元，适合于产生被使能以定义所述高频区段的高频信号；
刷新控制单元，适合于：在所述第一操作模式期间响应于周期性刷新命令而使能刷新信号A次，其中A是等于或大于2的有理数；在所述第二操作模式期间当所述高频信号被禁止时响应于所述周期性第二刷新信号而使能刷新信号B次，其中B是小于A的有理数；且在所述第二操作模式期间当所述高频信号被使能时响应于所述周期性第二刷新信号而使能刷新信号C次，其中C是大于B的有理数；以及
行控制单元，适合于响应于所述刷新信号而刷新所述多个字线当中对应于所述计数地址的字线。
7.如权利要求6所述的存储器件，其中，所述周期控制单元在所述第三周期乘以所述多个字线的数目的期间使能所述高频信号。
8.一种存储器件，包括：
单元阵列，被配置具有多个字线；
地址计数单元，适合于产生每当刷新所述多个字线中的一个或多个时改变的计数地址；
刷新控制单元，适合于：在所述多个字线当中选择对应于所述计数地址的字线，且响应于周期性刷新命令而刷新选中的字线A次，其中A是等于或大于2的有理数；响应于周期性第二刷新信号而刷新所述选中的字线B次，其中B是小于A的有理数；及在高频区段中响应于所述周期性第二刷新信号而刷新所述选中的字线C次，其中C是大于B的有理数；以及
第二刷新控制单元，适合于从使能第二刷新进入命令时至使能第二刷新退出命令时使能所述周期性第二刷新信号。
9.一种存储系统，包括：
存储器件，所述存储器件包括具有多个字线的单元阵列，且适合于：在第一操作模式期间在第一周期内、在第二操作模式期间在比所述第一周期长的第二周期内以及在所述第二操作模式开始之后的高频区段中在比所述第二周期短的第三周期内刷新所述单元阵列；以及
存储器控制器，适合于：在所述第一操作模式期间以设定周期将刷新命令输入至所述存储器件中、且将所述存储器件设定在所述第二操作模式中。
10.一种用于操作具有单元阵列的存储器件的方法，所述单元阵列包括多个字线，所述方法包括：
响应于周期性刷新命令而在第一周期内刷新所述单元阵列；
响应于第二刷新进入命令而进入第二操作模式；以及
在第二操作模式中在比所述第一周期长的第二周期内和在所述第二操作模式开始之后的高频区段期间在比所述第二周期短的第三周期内刷新所述单元阵列。
CN201410203005.4A 2013-08-09 2014-05-14 存储器件、存储系统及其操作方法 Active CN104347109B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0094781 2013-08-09
KR1020130094781A KR102118520B1 (ko) 2013-08-09 2013-08-09 메모리, 메모리 시스템 및 메모리의 동작 방법

Publications (2)

Publication Number Publication Date
CN104347109A true CN104347109A (zh) 2015-02-11
CN104347109B CN104347109B (zh) 2019-06-28

Family

ID=52448551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410203005.4A Active CN104347109B (zh) 2013-08-09 2014-05-14 存储器件、存储系统及其操作方法

Country Status (4)

Country Link
US (1) US9361954B2 (zh)
KR (1) KR102118520B1 (zh)
CN (1) CN104347109B (zh)
TW (1) TWI616892B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111326187A (zh) * 2018-12-14 2020-06-23 美光科技公司 存储器中的刷新相关激活

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140042546A (ko) * 2012-09-28 2014-04-07 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
JP6253894B2 (ja) * 2013-04-18 2017-12-27 シャープ株式会社 制御装置、表示装置および制御方法
KR102204240B1 (ko) * 2014-09-11 2021-01-19 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102329673B1 (ko) 2016-01-25 2021-11-22 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
WO2022068127A1 (zh) 2020-09-30 2022-04-07 长鑫存储技术有限公司 自刷新周期测试方法及装置、自动刷新次数测试方法及装置
CN114765039A (zh) * 2021-01-15 2022-07-19 长鑫存储技术有限公司 自刷新频率的检测方法
KR102453523B1 (ko) * 2021-03-10 2022-10-11 윈본드 일렉트로닉스 코포레이션 반도체 기억장치
US11798609B2 (en) 2021-08-06 2023-10-24 Winbond Electronics Corp. Semiconductor memory device including control unit controlling time interval of refresh operation on memory to shorten interval between memory refresh operations corresponding to read/write access requirement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828771B (zh) * 2005-03-04 2010-06-16 恩益禧电子股份有限公司 半导体存储器件及其操作方法
US20120014199A1 (en) * 2010-07-15 2012-01-19 Elpida Memory, Inc. Semiconductor device that performs refresh operation
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810060B1 (ko) 2006-04-14 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 소자 및 그의 구동방법
KR101190680B1 (ko) 2010-08-30 2012-10-16 에스케이하이닉스 주식회사 리프레시 제어회로 및 그를 이용한 반도체 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828771B (zh) * 2005-03-04 2010-06-16 恩益禧电子股份有限公司 半导体存储器件及其操作方法
US20120014199A1 (en) * 2010-07-15 2012-01-19 Elpida Memory, Inc. Semiconductor device that performs refresh operation
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111326187A (zh) * 2018-12-14 2020-06-23 美光科技公司 存储器中的刷新相关激活
CN111326187B (zh) * 2018-12-14 2023-11-10 美光科技公司 存储器中的刷新相关激活

Also Published As

Publication number Publication date
KR20150018176A (ko) 2015-02-23
US9361954B2 (en) 2016-06-07
KR102118520B1 (ko) 2020-06-04
TWI616892B (zh) 2018-03-01
US20150043294A1 (en) 2015-02-12
CN104347109B (zh) 2019-06-28
TW201506949A (zh) 2015-02-16

Similar Documents

Publication Publication Date Title
CN104347109A (zh) 存储器件、存储系统及其操作方法
US8923084B1 (en) Memory and memory system including the same
US11302377B2 (en) Apparatuses and methods for dynamic targeted refresh steals
US9311985B2 (en) Memory and memory system for periodic targeted refresh
KR102157769B1 (ko) 메모리 시스템 및 이의 동작 방법
CN107958682B (zh) 存储器件
US9691466B1 (en) Memory device including refresh controller
US9396786B2 (en) Memory and memory system including the same
US9336852B2 (en) Memory and memory system including the same
KR102403341B1 (ko) 메모리 및 이를 포함하는 시스템
US9286157B2 (en) Address detection circuit and memory including the same
TW201903767A (zh) 半導體記憶體裝置
US9514798B2 (en) Address storage circuit and memory and memory system including the same
CN105989870B (zh) 存储器件和包括存储器件的存储系统
US20150155025A1 (en) Semiconductor memory device, refresh control system, and refresh control method
CN104464790A (zh) 存储器和包括存储器的存储系统
KR102182368B1 (ko) 어드레스 검출회로 및 이를 포함하는 메모리
CN104347108A (zh) 存储器、包括其的存储系统以及操作存储器的方法
US9030904B2 (en) Memory device and memory system having programmable refresh methods
US8325551B2 (en) Semiconductor memory device using internal high power supply voltage in self-refresh operation mode and related method of operation
KR20160000626A (ko) 메모리 장치
KR20120064328A (ko) 반도체 메모리 장치 및 그 동작방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant