CN111326187B - 存储器中的刷新相关激活 - Google Patents

存储器中的刷新相关激活 Download PDF

Info

Publication number
CN111326187B
CN111326187B CN201911260178.9A CN201911260178A CN111326187B CN 111326187 B CN111326187 B CN 111326187B CN 201911260178 A CN201911260178 A CN 201911260178A CN 111326187 B CN111326187 B CN 111326187B
Authority
CN
China
Prior art keywords
command
memory
row
refresh
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911260178.9A
Other languages
English (en)
Other versions
CN111326187A (zh
Inventor
S·M·卡明斯基
A·D·韦切斯
J·S·雷赫迈耶
D·M·贝尔
D·H·希斯科克
J·E·阿尔茨海默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111326187A publication Critical patent/CN111326187A/zh
Application granted granted Critical
Publication of CN111326187B publication Critical patent/CN111326187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本申请涉及存储器中的刷新相关激活。存储器装置可进行刷新操作以保持数据的完整性。刷新操作可与刷新时间相关联，在所述刷新时间内，所述存储器装置不能够执行或发布任何命令(例如，存取命令)。通过在所述刷新时间期间发送(例如，保存)一或多个命令和/或行地址，所述存储器装置可经配置以稍后(例如，在完成所述刷新操作后)执行所保存命令和/或重新开放与所保存行地址相关联的一或多个行。因此，可在所述刷新时间之后发布较少命令以激活所述存储器单元。

Description

存储器中的刷新相关激活
交叉引用
本专利申请要求Kaminski等人在2018年12月14日提交的标题为“存储器中的刷新相关激活(REFRESH-RELATED ACTIVATION IN MEMORY)”的第16/220,742号美国专利申请的优先权，所述美国专利申请转让给本受让人且以全文引用的方式明确地并入本文中。
技术领域
技术领域涉及存储器中的刷新相关激活。
背景技术
下文大体上涉及一种包含至少一个存储器装置的系统，且更具体地说，涉及存储器中的刷新相关激活。
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置可存储通常由逻辑1或逻辑0表示的两种状态中的一个。在其它装置中，可存储多于两个状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(random accessmemory，RAM)、只读存储器(read only memory，ROM)、动态RAM(dynamic RAM，DRAM)、同步动态RAM(synchronous dynamic RAM，SDRAM)、铁电RAM(ferroelectric RAM，FeRAM)、磁性RAM(magnetic RAM，MRAM)、电阻式RAM(resistive RAM，RRAM)、快闪存储器、相变存储器(phasechange memory，PCM)等。存储器装置可为易失性或非易失性的。非易失性存储器(例如，FeRAM)可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。易失性存储器装置(例如，DRAM)除非被外部电源周期性地刷新，否则可能随时间丢失其所存储状态。
一般来说，改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、降低功率消耗或降低制造成本以及其它度量。举例来说，一些存储器装置(例如，存储器装置的一些存储器单元行)可使用周期性刷新操作来维持数据完整性。
发明内容
描述一种方法。所述方法可包含：在包含存储器单元行的集合的存储器阵列处，接收用于所述集合中的第一存储器单元行的刷新命令；基于接收到所述刷新命令，存储所述集合中的第二存储器单元行的行地址；以及基于存储所述行地址，激活与刷新操作的所存储行地址相关联的所述第二存储器单元行，所述刷新操作与刷新命令相关联。
描述一种方法。所述方法可包含：在包含存储器单元行的集合的存储器阵列处，在与所述存储器阵列相关联的刷新操作期间接收命令；在所述刷新操作期间存储所述命令；以及基于在所述刷新操作期间存储所述命令，在所述刷新操作期间或之后执行所述命令。
描述一种方法。所述方法可包含：在包含存储器单元行的第一子集和存储器单元行的第二子集的存储器阵列处，接收用于存储器单元行的所述第一子集的刷新命令；在与所述刷新命令相关联的刷新操作期间保持存储器单元行的所述第二子集开放；以及在所述刷新操作之后激活行的所述第一子集或行的所述第二子集的至少一个存储器单元。
附图说明
图1说明支持如本文中所公开的存储器中的刷新相关激活的存储器阵列的实例。
图2说明支持如本文中所公开的存储器中的刷新相关激活的电路的实例。
图3到5说明支持如本文中所公开的存储器中的刷新相关激活的实例处理流程图。
图6说明支持如本文中所公开的存储器中的刷新相关激活的装置的实例。
图7展示支持如本文中所公开的存储器中的刷新相关激活的刷新命令组件的框图。
图8到11展示说明支持如本文中所公开的存储器中的刷新相关激活的一或多个方法的流程图。
具体实施方式
存储到存储器单元的逻辑状态可被降级或破坏。为了防止逻辑状态降级，可周期性地刷新数据，所述刷新在一些状况下可包含从存储器单元读取且在不修改的情况下将数据写回(例如，重写)到同一行。这可被称作刷新操作，且可用以保持存储在易失性存储器单元的相应行中的数据的完整性。在一些实例中，可在动态随机存取存储器(DRAM)存储器单元的操作期间使用刷新操作。在一些系统或装置中，在刷新操作期间，DRAM存储器可在所界定时间内保持空闲，以确保刷新操作完成并且存储在存储器单元中的信息被保留。作为一个实例，此时间周期可被称作如电子装置工程设计联合协会(JEDEC)行业规范中所指定的行刷新时间(例如，tRFC)。如本文中所描述，在一些状况下，存储器装置不能够在此时间周期期间(例如，在tRFC期间)执行存储器单元的一或多个命令。举例来说，存储器装置不能够在tRFC期间执行激活命令、读取命令、写入命令和/或一或多个其它命令(在下文统称为“存取命令”)。
对存储器阵列内的行进行存取或激励可被称作开放行或激活行，这可以允许在与所述行的相交处存取具有单元的列。在一些实例中，可能需要在刷新操作之后重新开放一或多个存储器单元行。换句话说，某些存储器操作可涉及在发布刷新操作之前激活行，且随后在刷新操作之后(例如，紧接在刷新操作之后)激活行。这可被称作重新开放存储器单元行或重新开放存储器单元页。因为相关联存储器装置不能够在所界定的时间周期期间对行(例如，对待重新开放的存储器单元行)执行任何存取命令，所以在重新开放一或多个存储器单元且接着执行其它命令或执行其它操作的刷新操作之后，存储器装置的功率消耗可能增加且可用带宽可能减少。另外或替代地，在刷新操作结束与重新开放行的时间之间可存在延迟(例如，由于一或多个行时序规范)。换句话说，在一些装置中，在tRFC之后，由于发布重新开放存储器单元和执行各种操作的多个存取命令(例如，多个激活命令)，存储器装置的总体性能可通常减少。因此，利用刷新操作的结束与可重新开放一或多个行的时间之间的持续时间可为有益的，同时还减少存储器装置的总功率消耗且增加与刷新相关的可用带宽。需要用于利用此持续时间的改进的技术。
如本文中所描述，可利用刷新操作之后的持续时间以在刷新操作之后重新开放一或多个存储器单元行。为了利用tRFC，存储器装置可存储稍后将用以促进更高效操作的信息。在一些实例中，此信息可包含与存储器单元相关联的在刷新操作之后将重新存取的一或多个地址(例如，行地址)。通过存储地址，可在tRFC之后或相对于tRFC存取(例如，开放)与每一地址相关联的存储器单元行。
举例来说，刷新命令可与特定的存储器单元行相关联。存储器单元的阵列可包含三十二(32)个存储器单元行，并且刷新操作可例如与32个行中的十六(16)个相关联。因此，当存储器装置接收刷新命令时，可确定待刷新行中的哪些(如果存在)当前开放(例如，如果将重新开放十六个行中的任一行)。假设将刷新先前开放的一或多个行，那么在一些实例中，存储器装置可关闭所述行并存储每一行的地址(例如，存储在存储器装置的逻辑组中)。稍后(例如，在开始或完成tRFC之后)，可存取所存储地址中的至少一些，且可存取(例如，开放)相关联存储器单元行中的至少一些。在一些状况下，可同时、同步、连续或并行地存取这些行。如本文中所描述，开放行中的每一个(例如，立即)可减少与重新开放行相关联的时间，这原本将通过将个别存取命令传输到每一存储器单元行而引发。
在另一实例中，可基于存储器装置接收到一或多个命令(例如，在时间周期期间)而利用tRFC。举例来说，存储器装置可在刷新操作期间接收一或多个命令。在一些实例中，命令可以是激活命令(例如，开放一或多个存储器页单元)，或可与一或多个存储器单元的测试和/或诊断操作相关联。当存储器装置接收这些命令时(例如，在tRFC期间)，可存储所述命令(例如，供刷新操作之后使用)。在一些状况下，可在至少部分地完成(如果未完全完成)刷新操作之后执行(例如，实行)命令，这可减少在其它方面与在刷新操作结束之后接收和执行命令相关联的时间。
举例来说，存储器装置可接收刷新命令，且可确定将刷新哪些存储器单元行(如果存在)。存储器装置可关闭待刷新行，且可接收命令(例如，在行被刷新之前和/或同时)。如本文中所描述，命令可与重新开放一或多个存储器单元行相关联，或在一些实例中，可与用于进入存储器装置的测试模式的命令相关联，以及其它实例。当接收到命令时，存储器装置可存储每一命令。在一些实例中，地址可存储到存储器装置的逻辑组，且在完成tRFC后，可执行(例如，实行)所存储命令中的至少一些(如果不是每一个)。举例来说，可执行存取命令(例如，激活命令)，且可在tRFC之后存取(例如，开放)与命令地址相关联的存储器单元中的每一个。通过存储并随后执行命令(在tRFC之后)，在其它方面与接收和执行命令(例如，在刷新操作结束之后)相关联的时间可减少。
首先参考图1到6在存储器系统、电路、处理流程图和设备图的上下文中描述本公开的特征。参考图7到11中涉及存储器中的刷新相关激活的设备图和流程图进一步说明并描述本公开的这些和其它特征。
图1说明根据本文中所公开的方面的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110和耦合外部存储器控制器105与存储器装置110的多个信道115。系统100可包含一或多个存储器装置，但为易于描述，一或多个存储器装置可被描述为单个存储器装置110。
系统100可包含电子装置的各方面，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可以是便携式电子装置的实例。系统100可以是计算机、笔记本电脑、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置等等的实例。存储器装置110可以是经配置以存储用于系统100的一或多个其它组件的数据的系统组件。在一些实例中，系统100经配置以用于使用基站或接入点与其它系统或装置进行双向无线通信。在一些实例中，系统100能够进行机器类型通信(MTC)、机器对机器(M2M)通信或装置对装置(D2D)通信。
系统100的至少部分可以是主机装置的实例。此主机装置可以是使用存储器来执行过程的装置的实例，所述装置例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、笔记本电脑、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、一些其它静止或便携式电子装置等等。在一些状况下，主机装置可以指实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些状况下，外部存储器控制器105可被称作主机或主机装置。在一些实例中，系统100是图形卡。
在一些状况下，存储器装置110可以是独立的装置或组件，其经配置以与系统100的其它组件进行通信，并提供系统100可能使用或引用的物理存储器地址/空间。在一些实例中，存储器装置110可为可配置的以与至少一或多个不同类型的系统100一起工作。系统100的组件与存储器装置110之间的信令可以是可操作的以支持用以调制信号的调制方案、用于传达信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100与存储器装置110之间的时钟信令和同步、时序惯例及/或其它因素。
存储器装置110可经配置以存储用于系统100的组件的数据。在一些状况下，存储器装置110可充当系统100的从属类装置(例如，对系统100通过外部存储器控制器105提供的命令作出响应和执行所述命令)。此类命令可包含用于激活操作(例如，行激活操作)的激活命令、用于写入操作的写入命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含支持用于数据存储的所要或指定容量的两个或更多个存储器裸片160(例如，存储器芯片)。包含两个或更多个存储器裸片的存储器装置110可被称作多裸片存储器或封装(也被称作多芯片存储器或封装)。
系统100可以进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130和输入/输出(I/O)控制器135。系统100的组件可使用总线140彼此电子连通。
处理器120可经配置以控制系统100的至少部分。处理器120可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可以是这些类型的组件的组合。在这类状况下，处理器120可以是中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或芯片上系统(SoC)的实例，以及其它实例。
BIOS组件125可以是包含操作为固件的BIOS的软件组件，其可初始化且运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件(例如，外围组件130、I/O控制器135等)之间的数据流动。BIOS组件125可包含存储在只读存储器(ROM)、闪存器或任何其它非易失性存储器中的程序或软件。
外围组件130可以是任何输入装置或输出装置，或用于这类装置的接口，其可集成到系统100中或与系统100集成在一起。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡槽，例如外围组件互连(PCI)或加速图形端口(AGP)槽。外围组件130可以是所属领域的技术人员理解为外围设备的其它组件。
I/O控制器135可管理处理器120与外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与系统100集成在一起的外围设备。在一些状况下，I/O控制器135可表示到外部外围组件的物理连接或端口。
输入145可表示系统100外部的装置或信号，所述输入145将信息、信号或数据提供到系统100或其组件。这可包含用户接口或者与其它装置或在其它装置之间的接口。在一些状况下，输入145可以是经由一或多个外围组件130与系统100介接的外围设备，或可由I/O控制器135管理。
输出150可表示在系统100外部的装置或信号，所述输出150经配置以从系统100或其组件中的任一个接收输出。输出150的实例可包含显示器、音频扬声器、印刷装置或印刷电路板上的另一处理器等等。在一些状况下，输出150可以是经由一或多个外围组件130与系统100介接的外围设备，或可由I/O控制器135管理。
系统100的组件可由经设计以执行其功能的通用或专用电路系统构成。这可包含经配置以执行本文中所描述的功能的各种电路元件，例如，导电线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。
存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160。每一存储器裸片160可以包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如，网格)，其中每一存储器单元经配置以存储至少一个位的数字数据。参考图2更详细地描述存储器阵列170和/或存储器单元的特征。
存储器装置110可以是二维(2D)存储器单元阵列的实例，或可以是三维(3D)存储器单元阵列的实例。举例来说，2D存储器装置可以包含单个存储器裸片160。3D存储器装置可以包含两个或更多个存储器裸片160(例如存储器裸片160-a、存储器裸片160-b和/或任何数量的存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可堆叠在彼此之上。在一些状况下，3D存储器装置中的存储器裸片160-N可被称作叠组、层级、层或裸片。3D存储器装置可包含任何数量的堆叠存储器裸片160-N(例如，二连、三连、四连、五连、六连、七连、八连)。与单个2D存储器装置相比，这可以增加可以定位在衬底上的存储器单元的数量，这继而可以降低生产成本或提高存储器阵列的性能，或两者皆有。在一些3D存储器装置中，不同叠组可共享至少一个共同存取线以使得一些叠组可共享字线、数字线和/或板线中的至少一个。
装置存储器控制器155可包含经配置以控制存储器装置110的操作的电路或组件。因而，装置存储器控制器155可包含使存储器装置110能够执行命令且可经配置以接收、传输或执行命令、数据或控制与存储器装置110相关的信息的硬件、固件和软件。装置存储器控制器155可经配置以与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些状况下，存储器装置110可从外部存储器控制器105接收数据和/或命令。举例来说，存储器装置110可接收写入命令或读取命令，所述写入命令指示存储器装置110应存储代表系统100的组件(例如，处理器120)的某些数据，所述读取命令指示存储器装置110应将存储在存储器裸片160中的某些数据提供到系统100的组件(例如，处理器120)。在一些状况下，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。包含在装置存储器控制器155和/或本地存储器控制器165中的组件的实例可包含用于解调从外部存储器控制器105接收的信号的接收器、用于调制信号和将信号传输到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等等。
在一些实例中，装置存储器控制器155能够进行与如本文中所描述的刷新操作相关联的一或多个操作。举例来说，装置存储器控制器155可经配置以接收(例如，从主机装置)和/或发起与存储器的一或多个元件(例如，存储器单元行)相关联的刷新操作。在一或多个刷新操作期间(例如，在tRFC期间)，装置(例如，存储器控制器155)可经配置以存储信息，例如一或多个行地址(例如，在刷新操作的一部分完成之后将重新开放的行地址)和/或从外部装置接收的一或多个命令(例如，测试模式命令)。在一些实例中，在时间周期之后(例如，当刷新操作完成时)装置(例如，存储器控制器155)可经配置以基于存储相关联行地址而重新激活一或多个存储器单元行，和/或可经配置以执行一或多个保存的命令。
本地存储器控制器165(例如，在存储器裸片160的本地)可经配置以控制存储器裸片160的操作。另外，本地存储器控制器165可经配置以与装置存储器控制器155通信(例如，接收和传输数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155以控制如本文中所描述的存储器装置110的操作。在一些状况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文所描述的各种功能。因而，本地存储器控制器165可经配置以与装置存储器控制器155通信，与其它本地存储器控制器165通信，或直接与外部存储器控制器105或处理器120通信。
在一些实例中，外部存储器控制器105能够进行上文参考装置存储器控制器155所描述的一或多个操作。举例来说，外部存储器控制器105可通过将命令(例如，刷新命令)传输到存储器装置110而在一或多个存储器单元行上发起刷新操作。在一些实例中，外部存储器控制器可与装置存储器控制器155通信以存储一或多个行地址(例如，在tRFC之后将重新开放的行地址)和/或所接收的一或多个命令(例如，测试模式命令)，或与装置通信。在一些实例中，在刷新操作完成之后，外部存储器控制器105可与装置存储器控制器155通信以基于存储相关联行地址而重新激活一或多个存储器单元行和/或执行保存的一或多个命令。
另外或替代地，存储器装置110(例如，装置存储器控制器155)能够在未从外部存储器控制器105接收到显式指令的情况下进行上文所描述的一或多个操作。举例来说，装置存储器控制器155可在一或多个存储器单元行上发起刷新操作，存储一或多个行地址，且基于存储相关联行地址而重新激活一或多个存储器单元行和/或执行保存的一或多个命令。
外部存储器控制器105可经配置以实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据和/或命令的通信。外部存储器控制器105可充当系统100的组件与存储器装置110之间的联络，使得系统100的组件可能不需要知道存储器装置的操作细节。系统100的组件可向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或转化在系统100的组件与存储器装置110之间交换的通信。在一些状况下，外部存储器控制器105可包含生成共同(源)系统时钟信号的系统时钟。在一些状况下，外部存储器控制器105可包含生成共同(源)数据时钟信号的共同数据时钟。
在一些状况下，外部存储器控制器105或系统100的其它组件或本文中所描述的其功能可由处理器120实施。举例来说，外部存储器控制器105可以是由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。虽然外部存储器控制器105被描绘为在存储器装置110外部，但在一些状况下，外部存储器控制器105或如本文中所描述的其功能可由存储器装置110实施。举例来说，外部存储器控制器105可以是由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些状况下，外部存储器控制器105可跨越处理器120和存储器装置110分布，使得外部存储器控制器105的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地，在一些状况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些状况下由外部存储器控制器105(与处理器120分离或包含于处理器120中)执行。
系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中，信道115可实现外部存储器控制器105与存储器装置110之间的通信。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输介质(例如，导体)。举例来说，信道115可包含第一端子，所述第一端子包含外部存储器控制器105处的一或多个引脚或衬垫和存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可经配置以充当信道的部分。
在一些状况下，端子的引脚或衬垫可以是信道115的信号路径的部分。额外信号路径可与信道的端子耦合以在系统100的组件内路由信号。举例来说，存储器装置110可包含将信号从信道115的端子路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如，在存储器装置110或其组件内部的信号路径，例如在存储器裸片160内部的信号路径)。
信道115(和相关联的信号路径和端子)可专用于传达特定类型的信息。在一些状况下，信道115可以是聚合信道(aggregated channel)，且因此可包含多个个别信道。举例来说，数据信道190可以是x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等等。
在一些状况下，信道115可包含一或多个数据(DQ)信道190。数据信道190可经配置以在外部存储器控制器105与存储器装置110之间传达数据和/或控制信息。举例来说，数据信道190可传达待写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。数据信道190可传达可使用多种不同调制方案(例如，NRZ、PAM4)调制的信号。
在一些状况下，信道115可包含一或多个命令和地址(CA)信道186。CA信道186可经配置以在外部存储器控制器105与存储器装置110之间传达命令，包含与命令相关联的控制信息(例如，地址信息)。举例来说，CA信道186可以包含具有所要数据的地址的读取命令。在一些状况下，CA信道186可寄存在上升时钟信号沿和/或下降时钟信号沿上。在一些状况下，CA信道186可包含多个信号路径(例如，八个或九个信号路径)。
在一些状况下，信道115可包含一或多个时钟信号(CK)信道188。CK信道188可经配置以在外部存储器控制器105与存储器装置110之间传达一或多个共同时钟信号。每一时钟信号可经配置以在高状态与低状态之间振荡且协调外部存储器控制器105与存储器装置110的动作。在一些状况下，时钟信号可以是差分信号(例如，CK_t信号和CK_c信号)，并且CK信道188的信号路径可以相应地配置。在一些状况下，时钟信号可以是单端的。在一些状况下，时钟信号可在任何频率(例如，1.5GHz)下振荡。CK信道188可包含任何数量的信号路径。在一些状况下，时钟信号CK(例如，CK_t信号和CK_c信号)可提供用于存储器装置110的命令和寻址操作或用于存储器装置110的其它全系统操作的时序参考。时钟信号CK可因此不同地被称作控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可由系统时钟生成，所述系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等等)。
在一些状况下，信道115可包含可专用于其它目的的一或多个其它信道192。这些其它信道192可包含任何数量的信号路径。
在一些情况下，其它信道192可包含一或多个写入时钟信号(WCK)信道。虽然WCK中的‘W’在名义上可代表“写入”，但写入时钟信号WCK(例如，WCK_t信号和WCK_c信号)可提供通常用于存储器装置110的存取操作的时序参考(例如，用于读取和写入操作两者的时序参考)。因此，写入时钟信号WCK也可被称作数据时钟信号WCK。WCK信道可经配置以在外部存储器控制器105与存储器装置110之间传达共同数据时钟信号。数据时钟信号可经配置以协调外部存储器控制器105和存储器装置110的存取操作(例如，写入操作或读取操作)。在一些状况下，写入时钟信号可以是差分信号(例如，WCK_t信号和WCK_c信号)，并且WCK信道的信号路径可以相应地配置。WCK信道可包含任何数量的信号路径。数据时钟信号WCK可由数据时钟生成，所述数据时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等等)。
在一些状况下，其它信道192可包含一或多个错误检测码(EDC)信道。EDC信道可经配置以传达错误检测信号，例如校验和，以提高系统可靠性。EDC信道可包含任何数量的信号路径。
信道115可以使用多种不同架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可包含总线、点对点连接、纵横开关、例如硅内插件等高密度内插件，或形成于有机衬底中的信道，或其某一组合。举例来说，在一些状况下，信号路径可至少部分地包含高密度内插件，例如硅内插件或玻璃内插件。
经由信道115传达的信号可使用多种不同调制方案进行调制。在一些状况下，可以使用二进制符号(或二进制层级)调制方案来调制在外部存储器控制器105与存储器装置110之间传达的信号。二进制符号调制方案可以是M进制调制方案的实例，其中M等于二。二进制符号调制方案的每一符号可经配置以表示一个位的数字数据(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(NRZ)、单极编码、双极编码、曼彻斯特编码、具有两个符号(例如，PAM2)的脉冲幅度调制(PAM)等等。
在一些状况下，可以使用多符号(或多层级)调制方案来调制在外部存储器控制器105与存储器装置110之间传达的信号。多符号调制方案可以是M进制调制方案的实例，其中M大于或等于三。多符号调制方案的每一符号可经配置以表示多于一个位的数字数据(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM4、PAM8等、正交幅度调制(QAM)、正交相移键控(QPSK)等等。多符号信号或PAM4信号可以是使用包含用以对多于一个位的信息进行编码的至少三个层级的调制方案来调制的信号。多符号调制方案及符号可替代地被称作非二进制、多位或高阶调制方案和符号。
图2说明根据本公开的各种实例的存储器裸片200的实例。存储器裸片200可以是参考图1所描述的存储器裸片160的实例。在一些状况下，存储器裸片200可被称作存储器芯片、存储器装置或电子存储器设备。存储器裸片200可以包含可编程以存储不同逻辑状态的一或多个存储器单元205。每一存储器单元205可以是可编程的以存储两个或更多个状态。举例来说，存储器单元205可经配置以每次存储一个位的数字逻辑(例如，逻辑0和逻辑1)。在一些状况下，单个存储器单元205(例如，多层级存储器单元)可经配置以每次存储多于一个位的数字逻辑(例如，逻辑00、逻辑01、逻辑10或逻辑11)。
存储器单元205可存储表示电容器中的可编程状态的电荷。DRAM架构可包含电容器，所述电容器包含介电材料以存储表示可编程状态的电荷。在其它存储器架构中，其它存储装置和组件是可能的。举例来说，可采用非线性介电材料。
可以通过激活或选择例如字线210和/或数字线215的存取线来对存储器单元205执行例如读取和写入的操作。在一些状况下，数字线215也可被称作位线。对存取线、字线和数字线或其类似物的引用可以互换，而不影响理解或操作。激活或选择字线210或数字线215可包含将电压施加到相应线。
存储器裸片200可包含布置成网格状图案的存取线(例如，字线210和数字线215)。存储器单元205可以定位在字线210与数字线215的相交处。通过对字线210和数字线215施加偏压(例如，将电压施加到字线210或数字线215)，可存取其相交处的单个存储器单元205。
可通过行解码器220或列解码器225控制存取存储器单元205。举例来说，行解码器220可从本地存储器控制器260接收行地址且基于所接收的行地址而激活字线210。列解码器225可从本地存储器控制器260接收列地址且可基于所接收的列地址而选择数字线215。举例来说，存储器裸片200可包含标记为WL_1到WL_M的多个字线210以及标记为DL_1到DL_N的多个数字线215，其中M和N取决于存储器阵列的大小。因此，通过激活字线210和数字线215，例如WL_1和DL_3，可存取其相交处的存储器单元205。在二维或三维配置中的字线210和数字线215的相交点可被称作存储器单元205的地址。
存储器单元205可包含逻辑存储组件，例如电容器230和开关组件235。电容器230可以是介电电容器或铁电电容器的实例。电容器230的第一节点可以与开关组件235耦合，且电容器230的第二节点可以与电压源240耦合。在一些状况下，电压源240可以是单元板参考电压，例如Vpl，或可接地，例如Vss。在一些状况下，电压源240可以是与板线驱动器耦合的板线的实例。开关组件235可以是选择性地建立或撤销建立两个组件之间的电子连通的晶体管或任何其它类型的开关装置的实例。
选择或撤销选择存储器单元205可通过激活或撤销激活开关组件235来实现。电容器230可以使用开关组件235与数字线215电子连通。举例来说，当撤销激活开关组件235时，电容器230可与数字线215隔离，且当激活开关组件235时，电容器230可与数字线215耦合。在一些情况下，开关组件235是晶体管，且其操作可通过将电压施加到晶体管栅极来控制，其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些状况下，开关组件235可以是p型晶体管或n型晶体管。字线210可与开关组件235的栅极电子连通，且可基于施加到字线210的电压而激活/撤销激活开关组件235。
字线210可以是与用于对存储器单元205执行存取操作的存储器单元205电子连通的导电线。在一些架构中，字线210可与存储器单元205的开关组件235的栅极电子连通，且可经配置以控制存储器单元的开关组件235。在一些架构中，字线210可与存储器单元205的电容器的节点电子连通，且存储器单元205可不包含开关组件。
数字线215可以是将存储器单元205与感测组件245连接的导电线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的开关组件235可经配置以耦合和/或隔离存储器单元205的电容器230和数字线215。在一些架构中，存储器单元205可以与数字线215进行(例如，持续的)电子连通。
感测组件245可经配置以检测存储在存储器单元205的电容器230上的状态(例如，电荷)，且基于所存储状态而确定存储器单元205的逻辑状态。在一些状况下，由存储器单元205存储的电荷可能极小。因而，感测组件245可包含一或多个感测放大器以放大由存储器单元205输出的信号。感测放大器可以在读取操作期间检测数字线215的电荷的小变化，且可以基于检测到的电荷而产生对应于逻辑状态0或逻辑状态1的信号。在读取操作期间，存储器单元205的电容器230可将信号(例如，对电荷进行放电)输出到其对应的数字线215。信号可使数字线215的电压发生改变。感测组件245可经配置以将跨越数字线215从存储器单元205接收的信号与参考信号250(例如，参考电压)进行比较。感测组件245可以基于所述比较而确定存储器单元205的所存储状态。举例来说，在二进制信令中，如果数字线215具有比参考信号250高的电压，那么感测组件245可以确定存储器单元205的所存储状态为逻辑1，且如果数字线215具有比参考信号250低的电压，那么感测组件245可以确定存储器单元205的所存储状态为逻辑0。感测组件245可以包含各种晶体管或放大器，以检测和放大信号中的差异。可以通过列解码器225将检测到的存储器单元205的逻辑状态作为输出255输出。在一些状况下，感测组件245可以是另一组件(例如，列解码器225、行解码器220)的部分。在一些状况下，感测组件245可与行解码器220或列解码器225电子连通。
本地存储器控制器260可以通过各种组件(例如，行解码器220、列解码器225和感测组件245)控制存储器单元205的操作。本地存储器控制器260可以是参考图1所描述的本地存储器控制器165的实例。在一些状况下，行解码器220、列解码器225和感测组件245中的一或多个可以与本地存储器控制器260处于相同位置。本地存储器控制器260可经配置以从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令和/或数据，将命令和/或数据转化成存储器裸片200可使用的信息，对存储器裸片200执行一或多个操作，且响应于执行一或多个操作将数据从存储器裸片200传达到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器260可以生成行和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可以生成并控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文中论述的所施加电压或电流的振幅、形状或持续时间可经调整或变化，并可针对操作存储器裸片200的过程中论述的各种操作而不同。
在一些实例中，本地存储器控制器260可执行参考装置存储器控制器155描述的一或多个操作。举例来说，作为仅一个实例，本地存储器控制器260可经配置以接收(例如，从主机装置)和/或发起与存储器单元行相关联的刷新操作。在一或多个刷新操作期间(例如，在tRFC期间)，本地存储器控制器260可经配置以存储信息，所述信息包含但不限于一或多个行地址(例如，在tRFC之后将重新开放的行地址)和/或从外部装置接收的一或多个命令(例如，测试模式命令)。在一些实例中，在刷新操作完成之后，本地存储器控制器260可经配置以基于存储相关联行地址而重新激活一或多个存储器单元行，和/或可经配置以执行一或多个保存的命令。
在一些状况下，本地存储器控制器260可经配置以对存储器裸片200执行预充电操作。预充电操作可包括将存储器裸片200的一或多个组件和/或存取线预充电到一或多个所确定的电压电平。在一些情况下，存储器单元205和/或存储器裸片200的部分可在不同存取操作之间进行预充电。在一些情况下，数字线215和/或其它组件可在读取操作之前进行预充电。在一些实例中，如本文中所描述，预充电操作(例如，预充电命令)可经配置以使一或多个存储器单元行关闭(或指示本地存储器控制器260关闭)。通过关闭一或多个存储器单元行(例如，在预充电操作期间)，可在至少部分地完成(如果未完全完成)一或多个刷新操作(例如，与tRFC相关的那些刷新操作)之后开放(例如，同步、同时、连续或其任何组合)关闭的行中的每一个。
在一些状况下，本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储所要逻辑状态。在一些状况下，可以在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器260可以识别将执行写入操作的目标存储器单元205。本地存储器控制器260可以识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可以激活目标字线210和目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器单元205。本地存储器控制器260可以在写入操作期间将特定信号(例如，电压)施加到数字线215以在存储器单元205的电容器230中存储特定状态(例如，电荷)，所述特定状态(例如，电荷)可以指示所要逻辑状态。
在一些状况下，本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可以确定存储在存储器裸片200的存储器单元205中的逻辑状态。在一些状况下，可在单个读取操作期间感测多个存储器单元205。本地存储器控制器260可以识别将执行读取操作的目标存储器单元205。本地存储器控制器260可以识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可以激活目标字线210和目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器单元205。目标存储器单元205可以响应于对存取线施加偏压而将信号传送到感测组件245。感测组件245可放大所述信号。本地存储器控制器260可起动感测组件245(例如，锁存感测组件)且由此比较从存储器单元205接收到的信号与参考信号250。基于所述比较，感测组件245可确定存储在存储器单元205上的逻辑状态。本地存储器控制器260可将存储在存储器单元205上的逻辑状态传达到外部存储器控制器105(或装置存储器控制器155)作为读取操作的部分。
在一些存储器架构中，存取存储器单元205可使存储在存储器单元205中的逻辑状态降级或破坏。举例来说，在DRAM架构中执行的读取操作可以使目标存储器单元的电容器部分或完全放电。本地存储器控制器260可以执行重写操作或刷新操作以将存储器单元恢复到其原始逻辑状态。本地存储器控制器260可以在读取操作之后将逻辑状态重写到目标存储器单元。在一些状况下，重写操作可被视为读取操作的部分。另外，激活单个存取线(例如，字线210)可能干扰与所述存取线电子连通的一些存储器单元中存储的状态。因此，可对可能尚未被存取的一或多个存储器单元执行重写操作或刷新操作。如本文中所描述，可在重写操作期间存储一或多个行地址和/或命令。因此，在完成重写后，可重新开放(例如，立即重新开放)对应于所存储地址的行，和/或可执行所存储命令。
图3说明支持如本文中所公开的存储器中的刷新相关激活的处理流程300的实例。处理流程300可实施系统100和存储器子阵列200的方面。处理流程300可包含由存储器控制器305执行的操作，作为一个实例，处理流程300可实施参考图1所描述的外部存储器控制器105或装置存储器控制器155的方面。处理流程300可以进一步包含在存储器阵列310处执行的操作，存储器阵列310可以是存储器阵列170(例如，包含在存储器装置110中)或如参考图1和2所描述的存储器子阵列200的实例。另外或替代地，处理流程300可包含在逻辑组315(例如，存储器装置的逻辑组)处执行的一或多个操作。在一些实例中，存储器阵列310和逻辑组315可包含在同一装置(例如，参考图1所描述的存储器装置110)中。另外或替代地，存储器控制器305可位于包含存储器阵列310和逻辑组315的存储器装置外部，或可协同定位在包含存储器阵列310和逻辑组315的同一装置内。
如本文中所公开，存储器装置可通过在一些状况下从阵列读取数据且重写数据(例如，到一或多个位置，所述位置可包含相同行，而无修改)而对存储器单元行(例如，存储器阵列310的存储器单元行)进行刷新操作。刷新操作可保持存储在相应存储器单元行中的数据的完整性。一些存储器单元(例如，DRAM存储器单元)可经配置以在行刷新时间(例如，tRFC)内保持空闲，以确保可成功执行(例如，完成)一或多个刷新操作。在一些实例中，行刷新时间可表示与存储器装置的刷新操作相关联的空闲周期的持续时间。
在行刷新时间期间，存储器装置可存储在刷新操作之后将重新存取(或在第一例子中开放)的存储器单元的一或多个地址(例如，行地址)，使得可在行刷新时间之后立即存取行(例如，写入到行或从行读取)。如本文中参考图3和4所描述，开放存储器单元行中的每一个可减少与开放或重新存取存储器单元相关联的时间，同时减少存储器装置的总体功率消耗且增加其可用带宽。
在一些实例(未图示)中，可部分地基于从主机装置接收的一或多个命令而发布在320处发布的预充电命令和/或在325处发布的刷新命令。举例来说，主机装置可将与刷新操作相关联的一或多个消息(例如，命令)发布到存储器控制器305。举例来说，主机装置可将指示将刷新一或多个地址(例如，存储器阵列310的一或多个地址)的消息传输到存储器控制器。
在一些实例中，行刷新时间可用以基于320处的预充电命令的发布而重新开放一或多个存储器单元行。在一些状况下，行刷新时间可基于从装置(例如，主机装置)接收到一或多个命令，基于由存储器装置自身执行的一或多个操作，或其组合。在一些实例中，在320处发布的预充电命令可由存储器控制器305发布到存储器阵列310。预充电命令可将存储器阵列310的一或多个存取线预充电到一或多个预定电压电平。在一些实例中，可发布在320处发布的预充电命令以指示(例如，到存储器阵列310)将在刷新操作期间存储一或多个行地址。因为刷新命令(例如，在325处发布的刷新命令)可不发布到存储器单元的开放行，所以可发布预充电命令以关闭存储器阵列310的一或多个存储器单元行。关闭一或多个开放行可随后允许保存行的地址，并且允许在刷新操作(例如，在tRFC之后)之后重新开放行。
在一些实例中，在320处发布的预充电命令可独立于在325处发布的刷新命令传输到存储器阵列310。在其它实例中，在325处发布的刷新命令可经配置以执行在320处发布的预充电命令的一或多个方面。换句话说，在320处发布的预充电命令可“隐藏”在325处发布的刷新命令内，这意味着刷新命令可使存储器装置关闭存储器阵列310的一或多个存储器单元行。举例来说，在325处发布的刷新命令可使存储器装置关闭一或多个开放行，使得每一行的地址可被保存，且因此随后可在刷新操作之后(例如，在tRFC之后)重新开放所述行。
在一些实例中，预充电命令可与预充电持续时间(例如，对相关联存储器单元进行预充电所需的持续时间)相关联。此持续时间可被称作tRP。通过将预充电命令包含(例如，“隐藏”)在325处发布的刷新命令内，可通过tRP调整(例如，增加)与刷新命令相关联的持续时间(例如，tRFC)。将预充电命令包含在刷新命令内可简化与存储器装置的一或多个组件相关联的一或多个操作(例如，其可简化状态机或操作)，但可能影响持续时间(例如，tRFC)，直到可开放或重新开放存储器单元行为止。
在330处，可确定存储器阵列310的与在325处发布的刷新命令相关联的开放行。在一些实例中，所述确定可由存储器控制器305进行。在一些实例中，存储器阵列310可包含多个组。每一组可以是或可包含存储器单元的集合(例如，网格)，其中每一存储器单元经配置以存储至少一个位的数字数据。在任何时间，至少一些组(如果不是每一组)可包含多个开放行。在一些实例中，刷新操作可与存储器阵列310的特定区段(例如，特定组)的一或多个行相关联。为了重新开放与刷新操作相关联的行(例如，在tRFC之后)，可首先关闭特定区段的行，且可保存(例如，到逻辑组315)对应地址以用于稍后参考。替代地，可保存一或多个开放行的地址，且接着可关闭所述行。
然而，在一些实例中，存储器阵列310可包含与刷新操作不相关联的一或多个开放行(例如，开放行属于第一区段，而刷新操作与一或多个其它区段相关联)。在一些实例中，如本文中所描述，可在行刷新时间期间维持(例如，保持)这些不相关联的行(例如，与刷新操作不相关联)开放而非关闭。在一些系统中，当发起刷新操作时，存储器阵列或裸片的不同区段或子集中的所有开放行将关闭。然而，如本文中所公开，存储器装置的子集的不同于与刷新操作相关的那些区域的一些行可保持开放。因此，在330处，可在与刷新命令325相关联的开放行和与刷新命令325不相关联的开放行之间进行区分。在一些实例中，所述确定可由存储器控制器305或例如存储器控制器(例如，如参考图2所描述的本地存储器控制器260)等本地装置进行，以及其它选项。
在一些实例中，存储器阵列310可包含存储器单元行的多个子集。举例来说，存储器阵列310可包含存储器单元的第一子集和存储器单元的第二子集。在一些实例中，存储器单元的子集(例如，第一子集和第二子集)中的每一个可不重叠。换句话说，存储器单元的每一子集可独立于其它子集。在另一实例中，任何一个子集的一或多个存储器单元可包含在另一子集中。举例来说，存储器单元的第一子集的一或多个存储器单元行可包含在存储器单元的第二子集中。
在335处，可关闭开放行的至少一个子集。换句话说，在335处，可关闭与刷新命令325相关联(例如，且在330处确定)的开放行中的至少一些(如果并非全部)。在一些实例中，行可由存储器控制器305或例如存储器控制器(例如，如参考图2所描述的本地存储器控制器260)等本地装置关闭。
对应于每一行(例如，每一关闭行)的地址(例如，行地址)可在340处传达到逻辑组315。在一些状况下，这可在关闭与刷新命令325相关联的开放行之后发生。在一些状况下，这可在关闭与刷新命令325相关联的开放行之前或期间发生。在一些实例中，可传达(例如，到逻辑组315)在340处传达的一或多个行地址，使得一或多个行地址可被存储(例如，保存)。换句话说，在接收到在340处传达的行地址后，逻辑组315可在345处存储行地址。
在一些实例中，在340处传达的行地址可由逻辑组315处的一或多个锁存组件存储。在其它实例(未图示)中，行地址可存储在存储器装置的其它位置中。举例来说，行地址可存储到存储器阵列310的一或多个存储器单元行。如下文参考图5和6所描述，锁存组件可临时存储在340处传达的行地址(例如，直到刷新操作中的至少一些(如果并非全部)完成为止，例如直到tRFC结束为止)。在刷新操作完成之后，可激活与340处所传达的所存储行地址相关联的字线以在行刷新时间之后存取相关联的存储器单元。在一些实例中，在340处传达的行地址可指示到逻辑组315且随后由存储器控制器305或例如存储器控制器(例如，如参考图2所描述的本地存储器控制器260)等本地装置存储在逻辑组315处。
在一些实例中，一旦一或多个行地址存储在逻辑组315处(例如，在345处)，就可开始刷新操作370。在另一实例中，如图3中所展示，刷新操作370-a可在行地址存储到逻辑组315(例如，在345处)之前开始。刷新操作370可以是或可指示与在不同时间开始的刷新操作370-a相同的刷新操作。
可基于存储器阵列310接收预充电命令320和/或刷新命令325而发起刷新操作370。因为预充电命令320和/或刷新命令325可指示将在刷新操作期间刷新(例如，且可能存储，如本文中所公开)一或多个行地址，所以命令可指示刷新操作370在相关联行地址340存储到逻辑组315(例如，在345处)后开始。因此，如图3中所展示，刷新操作370(和tRFC)可在行地址存储到逻辑组315后立即开始。
在350处，与刷新命令325不相关联的开放行的子集可保持开放。如本文中所描述(例如，在330处)，存储器阵列310可包含与刷新操作不相关联的一或多个开放行。因此，这些行可保持开放(例如，维持处于开放状态)(例如，在335处)，这是因为其不受一或多个刷新操作影响。实际上，其可在此持续时间期间(例如，在刷新操作370的持续时间期间，例如在tRFC期间)保持开放。尽管在行刷新时间期间可不存取开放行，但在一些状况下，在刷新操作370之后不需要重新开放开放行。因此，通过在行刷新时间的持续时间期间保持行开放(例如，保持对必要电路系统供能以允许存取行内的单元)，可减少与重新开放存储器单元相关联的任何时间。另外或替代地，这可减少存储器装置的总体功率消耗且增加其可用带宽。
在一些实例中，在355处，存储器阵列310可在刷新操作370期间、在刷新操作370之前或期间或其任何组合接收一或多个其它命令。如下文参考图4所描述，在355处发布的其它命令可包含用于进入存储器阵列的测试模式的命令、用于执行ZQ校准的命令、用于执行可测试性设计(DFT)操作的命令、指示将存储开放行地址中的至少一些(如果并非全部)的命令、指示在刷新操作期间或之后将重新激活开放行地址中的至少一些(如果并非全部)的命令、指示当刷新操作结束时将保存和重新开放开放行中的至少一些(如果并非全部)的命令，或其任何组合。在一些实例中，所述命令可在刷新操作370(未图示)期间存储(例如，在逻辑组315中)，且接着在刷新操作的稍后部分期间或在刷新操作之后执行。
为了重新开放(或开放)与所存储行地址相关联的存储器单元行，存储器控制器305可在刷新操作370期间与逻辑组315通信。举例来说，存储器控制器可基于从存储器控制器305传输到逻辑组315的通信(例如，基于请求)而接收对360处的所存储行地址的指示。对360处的所存储行地址的指示可告知存储器控制器305重新开放哪些行(例如，在刷新操作370完成后)。然而，在一些实例中，可基于或响应于将预充电命令320和/或刷新命令325传输到存储器阵列310而告知存储器控制器305重新开放哪些行。换句话说，通过将预充电命令320和/或刷新命令325传输到存储器阵列310，存储器控制器305可确定在行刷新时间之后重新开放行。在其它实例(未图示)中，对360处的所存储行地址的指示可传输到例如存储器控制器(例如，如参考图2所描述的本地存储器控制器260)等本地装置，和/或可在本地装置与存储器控制器305之间传达。
在刷新操作370结束之后，可重新开放与所存储行地址(例如，在345处)相关联的存储器单元行。在一些实例中，可基于在365处从存储器控制器305传输到存储器阵列310的单个命令(例如，主控命令)而重新开放行。在一些实例中，可基于从存储器控制器305传输到存储器阵列310的多个命令而重新开放行，或可基于经配置协议或响应于先前的命令或指令而自动重新开放所述行。因为可告知存储器控制器305哪些行地址存储在逻辑组315处(例如，通过传输预充电命令320和/或刷新命令325，或通过接收对360处的所存储行地址的指示)，所以存储器控制器305可经配置以利用一个命令重新开放行。如本文中所描述，立即开放行中的每一个可减少逐行重新开放所述行所另外需要的时间，并且使时间在完成刷新周期之后发起不同命令。换句话说，通过利用行刷新时间来存储将重新开放的行的行地址，可紧接在刷新操作370完成之后重新开放行。通过阻止传输重新开放每一行的个别命令，存储器装置的总体功率消耗可减少且其可用带宽可增加。
图4说明支持如本文中所公开的存储器中的刷新相关激活的处理流程400的实例。处理流程400可实施系统100和存储器子阵列200的方面。处理流程400可包含由存储器控制器405执行的操作，作为一个实例，处理流程400可实施参考图1所描述的外部存储器控制器105或装置存储器控制器155的方面。处理流程400可以进一步包含在存储器阵列410处执行的操作，存储器阵列410可以是存储器阵列170(例如，包含在存储器装置110中)或如参考图1和2所描述的存储器子阵列200的实例。另外或替代地，处理流程400可包含在逻辑组415(例如，存储器装置的逻辑组)处执行的一或多个操作。在一些实例中，存储器阵列410和逻辑组415可包含在同一装置(例如，参考图1所描述的存储器装置110)中。另外或替代地，存储器控制器405可位于包含存储器阵列410和逻辑组415的存储器装置外部，或可协同定位在包含存储器阵列410和逻辑组415的同一装置内。
如本文中所公开，存储器装置可通过在一些状况下从阵列读取数据且立即重写数据(例如，到一或多个位置，所述位置可包含相同行，而无修改)而对存储器单元行(例如，存储器阵列410的存储器单元行)进行刷新操作。在行刷新时间期间，存储器装置可接收可在刷新操作完成之后存储和执行的一或多个命令(例如，存储器装置可继续接收命令)。如本文中参考图4所描述，执行所保存命令中的每一个(例如，在完成刷新操作之后)可减少在其它方面与个别地和稍后执行命令相关联的时间，且可减少存储器装置的总体功率消耗且增加其可用带宽。
在一些实例(未图示)中，可部分地基于从主机装置接收的一或多个命令而发布在420处发布的预充电命令和/或在425处发布的刷新命令。举例来说，主机装置可将与刷新操作相关联的一或多个消息(例如，命令)发布到存储器控制器405。举例来说，主机装置可将指示将刷新一或多个地址(例如，存储器阵列410的一或多个地址)的消息传输到存储器控制器。
在一些实例中，行刷新时间可用以在刷新操作完成后执行一或多个所保存命令。命令可与一或多个存储器单元行相关联，所述一或多个存储器单元行可基于420处的预充电命令的发布而在刷新操作期间关闭。在一些实例中，420处的预充电命令可由存储器控制器405发布到存储器阵列410。420处的预充电命令可将存储器阵列410的一或多个存取线预充电到一或多个预定电压电平。在一些实例中，可发布预充电命令以指示(例如，到存储器阵列410)将关闭一或多个行地址(例如，在刷新操作期间)，使得可执行与关闭行相关联的命令(例如，在刷新操作完成期间或之后)。
在一些实例中，在420处发布的预充电命令可独立于在425处发布的刷新命令传输到存储器阵列410。在其它实例中，刷新命令可经配置以执行在420处发布的预充电命令的一或多个方面。换句话说，在420处发布的预充电命令可“隐藏”在425处发布的刷新命令内，这意味着刷新命令可经配置以关闭存储器阵列410的一或多个存储器单元行。举例来说，在425处发布的刷新命令可关闭一或多个开放行，使得可在刷新操作之后(例如，在tRFC之后)执行与关闭行相关联的命令。
在一些实例中，在420处发布的预充电命令可与预充电持续时间(例如，对相关联存储器单元进行预充电所需的持续时间)相关联。此持续时间可被称作tRP。通过将预充电命令包含(例如，“隐藏”)在刷新命令内，可通过tRP调整(例如，增加)与在425处发布的刷新命令相关联的持续时间(例如，tRFC)。在一些实例中，将预充电命令包含在425处发布的刷新命令内可简化存储器装置的一或多个组件(例如，其可简化状态机或操作)，但可能影响持续时间(例如，tRFC)，直到可重新开放存储器单元行为止。
在430处，可确定存储器阵列410的与刷新命令425相关联的开放行(例如，在接收到刷新命令之前，在接收刷新命令之后和在发起刷新操作之前，在接收到刷新命令之后和在刷新操作期间)。在一些实例中，存储器阵列410可包含多个组。每一组可以是或可包含存储器单元的集合(例如，网格)，其中每一存储器单元经配置以存储至少一个位的数字数据。在任何时间，每一组可包含多个开放行。在一些实例中，刷新操作可与存储器阵列410的特定区段(例如，特定组)的行相关联。为了执行与存储器单元的特定行相关联的命令(例如，在tRFC之后)，可关闭特定区段的行。因此，在430处，可确定与刷新操作相关联的存储器单元行，使其可随后关闭。在一些实例中，所述确定可由存储器控制器405或例如存储器控制器(例如，如参考图2所描述的本地存储器控制器260)等本地装置进行。
在435处，可关闭与刷新操作相关联的开放行的至少一个子集。换句话说，在435处，可关闭与刷新命令425相关联的开放行(例如，在430处确定)中的至少一些(如果并非全部)，以便在刷新操作之后执行相关联命令。在一些实例中，行可由存储器控制器405或例如存储器控制器(例如，如参考图2所描述的本地存储器控制器260)等本地装置关闭。
对应于每一关闭行的地址(例如，行地址)可在440处传达到逻辑组415。在一些实例中，在440处传达的行地址可传达到逻辑组415以供存储。换句话说，在接收到440处的行地址后，逻辑组415可在445处存储行地址。在一些状况下，这可在关闭与在425处发布的刷新命令相关联的开放行之后发生。在其它状况下，这可在关闭与在425处发布的刷新命令相关联的开放行之前或期间发生。
在一些实例中，可存储在440处传达的一或多个行地址(例如，由逻辑组415处的一或多个锁存组件存储)。在其它实例(未图示)中，行地址可存储在存储器装置的其它位置中。举例来说，行地址可存储到存储器阵列410的一或多个存储器单元行。如下文参考图5和6所描述，锁存组件可临时存储在445处传达的行地址(例如，直到刷新操作中的至少一些(如果并非全部)完成为止，例如直到tRFC结束为止)。在一些实例中，在440处传达的行地址可指示到逻辑组415且随后由存储器控制器405或例如存储器控制器(例如，如参考图2所描述的本地存储器控制器260)等本地装置存储在逻辑组415处。
在一些实例中，一旦一或多个行地址存储在逻辑组415处(例如，在445处)，就可开始刷新操作465。可基于存储器阵列410接收预充电命令420和/或刷新命令425而发起刷新操作465。因为预充电命令420和/或刷新命令425可指示将在刷新操作期间刷新(例如，且可能存储，如本文中所公开)一或多个行地址，所以命令可在行地址存储到逻辑组415(例如，在445处)之后发起刷新操作465。因此，如图4中所展示，刷新操作465(和tRFC)可在行地址存储到逻辑组415后立即开始。
在一些实例中，存储器阵列410可在刷新操作465期间接收450处的一或多个命令。在450处发布的命令可包含用于进入存储器阵列的测试模式的命令、用于执行ZQ校准的命令、用于执行可测试性设计(DFT)操作的命令、指示将存储开放行地址中的至少一些(如果并非全部)的命令、指示在刷新操作期间或之后将重新激活开放行地址中的至少一些(如果并非全部)的命令、指示当刷新操作结束时将保存和重新开放开放行中的至少一些(如果并非全部)的命令，或其任何组合。在一些实例中，在450处，存储器阵列410可接收任何数量的命令，且可接收与存储器阵列410的存取操作相关的一或多个命令。在一些实例中，所述命令可在刷新操作465期间存储(例如，在与所接收命令相关联的特定存储器阵列的逻辑组415中)，且接着在刷新操作的稍后部分期间或在刷新操作之后执行。
为了执行存储在逻辑组415处的命令，存储器控制器405可在刷新操作465期间与逻辑组415通信。举例来说，存储器控制器可基于从存储器控制器405传输到逻辑组415的通信(例如，基于请求)而接收对460处的每一所存储命令的地址的指示。对460处的所存储命令的地址的指示可告知存储器控制器405在刷新操作465完成后执行哪些命令。然而，在一些实例中，可基于将命令450传输到存储器阵列410而告知存储器控制器405执行哪些命令。在其它实例(未图示)中，对460处的所存储命令的指示可传输到例如存储器控制器(例如，如参考图2所描述的本地存储器控制器260)等本地装置，和/或可在本地装置与存储器控制器405之间传达。
在刷新操作465结束之后，可执行所存储命令(例如，来自455)。在一些实例中，可基于从存储器控制器405传输到存储器阵列410的单个命令(例如，主控命令)而执行命令中的每一个。因为可告知存储器控制器405哪些命令存储在逻辑组415处(例如，通过传输命令450，或通过接收对460处的所存储命令的指示)，所以存储器控制器405可经配置以通过发布单个命令来执行所存储命令中的每一个。在一些实例中，存储器控制器405可将命令发布到存储器阵列410，所述存储器阵列410可产生和/或发布475处的内部命令以执行所存储命令。如本文中所描述，立即执行所存储命令中的每一个可减少个别地执行命令所另外需要的时间。换句话说，通过利用行刷新时间来存储所接收命令，可紧接在完成刷新操作465之后执行所述命令。通过使用单个“主控”命令立即执行命令，存储器装置的总体功率消耗可减少且其可用带宽可增加。
在一些实例中，在485处，可重新开放先前关闭(例如，在435处)的存储器单元行中的每一个。在一些实例中，可立即重新开放关闭行中的每一个，如上文参考图3所描述。如本文中所描述，立即重新开放关闭行中的每一个可减少存储器装置的总体功率消耗且增加其可用带宽。
图5说明根据本公开的各种实例的行重新开放组件500的实例。行重新开放组件500可进行如参考图3所描述的一或多个操作(例如，与刷新操作相关联，在刷新操作之前、期间和/或之后)。行重新开放组件500可包含行地址组件505和行激活组件510。
在一些实例中，行地址组件505可经配置以存储在如参考图3所描述的刷新操作之后(例如，在tRFC之后)将重新开放的存储器单元行的行地址。在一些实例中，行地址组件505可包含比较组件515、比较组件520、比较组件525、比较组件530和锁存组件535。
另外或替代地，行激活组件510可经配置以重新开放与由行地址组件505存储的地址相关联的存储器单元行。在一些实例中，行激活组件510可包含比较组件540、比较组件545、比较组件550、多路复用器555、行地址锁存器560、行保存锁存器565、行控制逻辑组件570和行解码器575。
在一些实例中，行重新开放组件500的组件可经配置以与存储器阵列(例如，如参考图3所描述的存储器阵列310)和/或与本地存储器控制器(例如，如参考图2所描述的本地存储器控制器260)一起操作以进行如本文中所描述的存储器中的刷新相关激活。
行重新开放组件500可包含行地址组件505，所述行地址组件505经配置以存储在刷新操作之后(例如，在tRFC之后)将重新开放的存储器单元行的行地址。在一些实例中，行地址组件505可包含比较组件515、比较组件520、比较组件525、比较组件530和锁存组件535。在一些实例中，比较组件中的每一个可以是或包含例如“与”门、“或”门、“同或”(例如，同)门等一或多个数字逻辑门，或用于比较多个输入信号的另一逻辑装置。锁存组件535可以是或包含例如SR锁存器、D锁存器、T锁存器、JK锁存器等一或多个数字逻辑装置，或用于锁存一或多个输入信号的另一逻辑装置。
为了存储在刷新操作之后(例如，在tRFC之后)将重新开放的存储器单元行的行地址，比较组件515可接收(例如，基于模式寄存器信号而被激活)模式寄存器信号(例如，ModeSetting信号)和/或刷新信号(例如，Standard Ref信号)。在一些实例中，Mode Setting信号可指示存储器装置当前正操作或其应转变到的特定模式。举例来说，Mode Setting信号可指示存储器装置正在一或多个行地址将被存储且随后在刷新操作之后重新开放的模式中操作。另外或替代地，Standard Ref信号可指示存储器装置处于(或即将进入)刷新模式以进行一或多个刷新操作。
如本文中所描述，比较组件515可以是或包含一或多个数字逻辑装置，例如“与”门或“或”门。取决于所使用的逻辑装置的类型，比较组件515基于一或多个输入而输出输出信号(例如，“高输出”信号或“低”输出信号)。所述信号可以是或可被称作H/L信号。
举例来说，比较组件515可以是“与”门，且当存储器装置正在一或多个行地址将被存储且随后在刷新操作之后重新开放的模式中操作时且当存储器装置处于(或即将进入)刷新模式以进行一或多个刷新操作时，可出现输出信号(例如，“高”输出信号)。在一些实例中，比较组件515可以是“或”门，且当上文所描述的两个操作条件中的至少一个相同(例如，为真)时，可输出“高”信号。不管逻辑装置的类型如何，比较组件515可经配置以在装置驻留在经配置以存储在刷新操作之后(例如，在tRFC之后)将重新开放的存储器单元行的行地址的模式中时，输出“高”信号。
在一些实例中，基于由例如模式寄存器选择的模式，存储器装置可驻留在经配置以存储在刷新操作之后将重新开放的存储器单元行的行地址的模式中。所述模式可基于存储器装置启动或基于例如由主机装置接收的一或多个信号而被选择(例如，由模式寄存器)为默认模式。
在一些实例中，可基于从比较组件515输出的“高”信号和/或唯一刷新/预充电命令(例如，Ref/Pre CMD信号)而激活比较组件520。在一些实例中，Ref/Pre CMD信号可指示一或多个存储器单元行经配置以在刷新操作期间关闭(例如，基于一或多个存储器单元行被预充电)。如上文参考图3和4所描述，可发布预充电命令(例如，如参考图3所描述的预充电命令320)和/或刷新命令(例如，如参考图3所描述的刷新命令325)，且可随后在刷新操作之后(例如，在tRFC之后)重新开放相关联行。
如本文中所描述，比较组件520可以是或包含一或多个数字逻辑装置，例如“与”门或“或”门。取决于所使用的数字逻辑装置的类型，比较组件520可基于一或多个输入而输出输出信号(例如，“高”输出信号或“低”输出信号)。举例来说，比较组件520可以是“或”门，且当存储器装置从比较组件515接收输出信号(例如，“高”输出信号)或接收Ref/Pre CMD信号时，可输出“高”信号。举例来说，如果比较组件520接收Ref/Pre CMD信号，那么比较组件520可输出地址保存信号(例如，Add Save信号)以指示将关闭一或多个行且将以所述次序或以相反次序保存一或多个行地址(例如，保存到逻辑组)。
在另一实例中，比较组件520可以是“与”门，且当上文所描述的两个操作条件都相同(例如，为真)时，可输出“高”信号。不管数字逻辑装置的类型如何，比较组件520可经配置以在装置驻留在经配置以存储在刷新操作之后(例如，在tRFC之后)将重新开放的存储器单元行的行地址的模式中时输出“高”信号。
在一些实例中，比较组件525可接收与各种行地址相关联的输入。举例来说，比较组件525可接收与对应于刷新操作的行地址(例如，将刷新的行的地址)相关联的第一输入。在一些实例中，此输入可被称作Ref Section Add信号。另外或替代地，比较组件520可接收与有效行地址(例如，当前有效行的地址)相关联的第二输入。在一些实例中，此输入可被称作Act Section Add信号。
如本文中所描述，比较组件525可以是或包含一或多个数字逻辑装置，例如“同或”门。当两个输入相同(例如，当两个输入匹配时，为真)时，“同或”门可例如输出“高”信号。因此，来自比较组件525的输出信号(例如，“高”输出信号)可被称作Match信号。为了触发Match信号，对应于刷新操作的行地址必须匹配有效行地址。因为行地址组件505经配置以存储在刷新操作之后将重新开放的存储器单元行的行地址，所以Match信号可指示关闭特定行(和其所存储地址)，使其可稍后重新开放(例如，在tRFC之后)。
如本文中所描述，比较组件530可以是或包含一或多个数字逻辑装置，例如“与”门。当其所有输入相同(例如，为真)时，“与”门可例如输出“高”信号。在一些实例中，可基于从比较组件520和比较组件525两者输出的“高”信号而激活比较组件530。如本文中所公开，从比较组件520输出的“高”信号可指示将关闭和保存一或多个行地址，且从比较组件525输出的“高”信号可指示将关闭特定行(和其所存储地址)，使其可稍后重新开放(例如，在tRFC之后)。另外或替代地，可基于指示与Match信号相关联的特定组有效的“高”信号输出(例如，B/A信号)而激活比较组件530。基于这些输入，比较组件530可将“高”信号输出到锁存组件535。
当从比较组件530输出的信号指示将关闭和保存一或多个行地址、将关闭特定行(和其所存储地址)且对应组有效时，锁存组件535可锁存对应行地址。在一些实例中，锁存组件535可接收对应于刷新操作已完成的输入(例如，Ref Complete信号)。因此，当比较组件530输出“高”信号时，锁存组件535可锁存对应行地址且输出指示这一操作的信号(例如，Pre&Save Add信号)。
对应行地址可保存到例如存储器阵列(例如，如参考图3所描述的存储器阵列310)的逻辑组(例如，如参考图3所描述的逻辑组315)。相反，“高”Ref Complete信号可指示对应刷新操作已结束。因此，如果锁存组件535在“高”信号之前从比较组件530接收“高”RefComplete信号，那么将在不保存在行刷新时间之后将重新开放的行的地址的情况下结束行地址组件505的操作。
如本文中所描述，行重新开放组件500可包含行激活组件510，所述行激活组件510经配置以重新开放与由行地址组件505存储的地址相关联的存储器单元行。在一些实例中，行激活组件510可包含比较组件540、比较组件545、比较组件550、多路复用器555、行地址锁存器560、行保存锁存器565、行控制逻辑组件570和行解码器575。在一些实例中，比较组件中的每一个可以是或包含例如“与”门、“或”门、“同或”(例如，同)门等一或多个数字逻辑门，或用于比较多个输入信号的类似数字逻辑装置。行地址锁存器560和/或行保存锁存器565可以是或包含例如SR锁存器、D锁存器、T锁存器、JK锁存器等一或多个数字逻辑装置，或用于锁存一或多个输入信号的类似数字逻辑装置，且可以是位于存储器阵列的一或多个逻辑组(例如，如参考图3所描述的逻辑组315)中的锁存器的实例。
为了重新开放与由行地址组件505存储的地址相关联的存储器单元行，可基于RefComplete信号和/或Pre&Save Add信号而激活比较组件540。如本文中所描述，“高”RefComplete信号可指示对应刷新操作已至少部分地(如果不是完全)结束。另外或替代地，“高”Pre&Save Add信号可指示已存储(例如，到逻辑组)将重新开放的行地址且已关闭存储器单元行。
如本文中所描述，比较组件540可以是或包含一或多个数字逻辑装置，例如“与”门或“或”门。取决于所使用的数字逻辑装置的类型，比较组件540可基于一或多个输入而输出输出信号(例如，“高”输出信号或“低”输出信号)。在一些实例中，输出信号可以是或可被称作H/L信号。举例来说，比较组件540可以是“与”门，且当存储器装置正在刷新操作已结束且已存储将重新开放的行地址且已关闭行的模式中操作时，可出现输出信号(例如，“高”输出信号)。替代地，在一些实例中，比较组件540可以是“或”门，且当上文所描述的两个操作条件中的至少一个为真时，可输出“高”信号。不管数字逻辑装置的类型如何，比较组件540可经配置以输出“高”信号以指示与由行地址组件505存储的地址相关联的存储器单元行将重新开放。
在一些实例中，可基于来自比较组件540的输出信号(例如，“高”输出信号)和/或指示将激活特定行地址的“高”信号(例如，Act CMD信号)而激活比较组件545。在一些实例中，如本文中所描述，可在刷新操作之前，在刷新操作期间，和/或在刷新操作完成之后(例如，在tRFC之后)且基于特定地址被预充电和保存而发布Act CMD信号。如本文中所描述，比较组件545可以是或包含一或多个数字逻辑装置，例如“与”门或“或”门。取决于所使用的数字逻辑装置的类型，比较组件545可基于一或多个输入而输出输出信号(例如，“高”输出信号)，例如Activate信号。Activate信号可指示例如特定行地址已保存且将重新开放。在一些实例中，比较组件540可以是“或”门，且可基于比较组件540的输出为“高”或基于信号指示将激活特定行地址而出现输出信号(例如，“高”输出信号)。
替代地，在一些实例中，比较组件545可以是“与”门，且当上文所描述的两个操作条件都相同(例如，为真)时，可输出“高”信号。不管数字逻辑装置的类型如何，比较组件545可经配置以输出“高”信号(例如，到行控制逻辑组件570)以指示将存取特定的锁存行地址。
在一些实例中，可基于Pre&Save Add信号和预充电命令信号(例如，Pre CMD信号)而激活比较组件550。如本文中所描述，“高”Pre&Save Add信号可指示已存储(例如，到逻辑组)将重新开放的行地址且已关闭存储器单元行。另外或替代地，“高”Pre CMD信号可指示预充电命令(例如，如参考图3所描述的预充电命令320)已发布。
比较组件540可以是或包含一或多个数字逻辑装置，例如“与”门或“或”门。取决于所使用的数字逻辑装置的类型，比较组件540可基于一或多个输入而输出输出信号(例如，“高”输出信号)或“低”输出信号(例如，Precharge信号)。举例来说，比较组件550可以是“或”门，且当已存储将重新开放的行地址且已关闭行时或当已发布预充电命令时，可出现输出信号(例如，“高”输出信号)。替代地，在一些实例中，比较组件550可以是“与”门，且当上文所描述的两个操作条件都相同(例如，为真)时，可输出“高”信号。不管数字逻辑装置的类型如何，比较组件550可经配置以输出“高”信号(例如，到行控制逻辑组件570)以指示将对与所存储行地址相关联的存储器单元行进行预充电操作。
在一些实例中，当比较组件545输出例如Activate信号等输出信号(例如，“高”输出信号)时，可接着激活行地址锁存器560和/或行保存锁存器565。在一些实例中，行保存锁存器565可充当到多路复用器555的输入，且行地址锁存器560可充当到多路复用器555的输出。在其它实例(未图示)中，行地址锁存器560和行保存锁存器565可协同定位在同一组件内，并且所述组件的一部分可用作多路复用器555的输入，且组件的一部分可用作来自多路复用器555的输出。
如图5中所展示，Pre&Save Add信号可充当到多路复用器555的信号线。在一些实例中，当Pre&Save Add信号为“高”(例如，指示已存储且已关闭将重新开放的行地址)时，输入中的一个可通过多路复用器555且传递到行地址锁存器560。举例来说，如果行地址已被存储且将重新开放，那么对应地址可存储到行保存锁存器565。因此，对应地址可从多路复用器555传递到行地址锁存器560。另外或替代地，在一些操作中，当进行一般的刷新操作时，Pre&Save Add信号可为“高”。换句话说，在单个刷新操作期间，可对一些存储器单元行进行预充电和重新开放，而仅刷新其它存储器单元行。因此，当正在刷新存储器单元行时，对应行地址可从多路复用器555传递到行地址锁存器560(例如，基于Row Address信号)。在一些实例中，相关联地址可传递到行解码器575以进行刷新操作。
如本文中所描述，在一些实例中，行地址可能已存储到行地址锁存器560以供重新开放。换句话说，特定地址可能已由行地址组件505存储以供在对应刷新操作之后重新开放。此地址可能已通过多路复用器555从行保存锁存器565传递且存储到行地址锁存器560。同时，行控制逻辑组件570可在Activate信号(例如，指示将重新开放特定行地址)、预充电信号(例如，指示将对特定行地址进行预充电)或刷新命令信号(例如，指示将刷新特定行地址的Ref CMD信号)或其任何组合之间进行选择。为了重新开放从行保存锁存器565传递到行地址锁存器560的地址(例如，将重新开放的行地址)，行控制逻辑组件570可选择Activate信号以传递到行解码器575，同时将要重新开放的行地址从行地址锁存器560传递到行解码器575。在一些实例中，行解码器575可输出指示将激活与将重新开放的行地址相关联的字线(例如，Activate WL信号)。
在一些实例中，行控制逻辑组件570可将Precharge信号和/或Ref CMD信号传递到行解码器575。如本文中所描述，在单个刷新操作期间，可对一些存储器单元行进行预充电和重新开放，而仅刷新其它存储器单元行。因此，当正在刷新存储器单元行时，对应行地址可从行地址锁存器560传递到行解码器575，且行控制逻辑组件570可将Ref CMD信号传递到行解码器575以对相关联存储器单元行进行刷新操作。
图6说明根据本公开的各种实例的行开放组件600的实例。行开放组件600可进行如参考图4所描述的一或多个操作(例如，与刷新操作相关联，在刷新操作之前、期间和/或之后)。行开放组件600可经配置以在刷新操作的一部分期间接收一或多个命令且在刷新操作完成之后(例如，在tRFC之后)执行所述命令，如参考图4所描述。在一些实例中，行开放组件600可包含比较组件605、锁存组件610、行保存锁存器615、多路复用器620、行地址锁存器625、比较组件630、比较组件635、行控制逻辑组件640和行解码器645。在一些实例中，行开放组件600的组件可与存储器阵列(例如，如参考图3所描述的存储器阵列310)和/或与本地存储器控制器(例如，如参考图2所描述的本地存储器控制器260)一起操作以进行如本文中所描述的存储器中的刷新相关激活。
行开放组件600可经配置以在刷新操作的一部分期间接收一或多个命令且在刷新操作完成之后(例如，在tRFC之后)执行所述命令。在一些实例中，行开放组件600可包含比较组件605、比较组件630和比较组件635。在一些实例中，比较组件中的每一个可以是或包含例如“与”门、“或”门、“同或”(例如，同)门等一或多个数字逻辑门，或用于比较多个输入信号的另一逻辑装置。锁存组件610可以是或包含例如SR锁存器、D锁存器、T锁存器、JK锁存器等一或多个数字逻辑装置，或用于锁存一或多个输入信号的另一逻辑装置。
为了在刷新操作期间接收一或多个命令且在刷新操作完成之后执行所述命令，可基于模式寄存器信号(例如，Enable信号)、指示刷新操作正在进行中的信号(例如，Refreshin Progress信号)和/或例如激活命令(例如，Act CMD)等杂项命令而激活比较组件605。
在一些实例中，Mode Setting信号可指示存储器装置正在操作的特定模式。举例来说，Mode Setting信号可指示存储器装置正在接收一或多个命令(例如，在刷新操作之前或期间)且执行命令(例如，在至少部分地(如果不是完全)完成刷新操作之后)的模式中操作。另外或替代地，Refresh in Progress信号可指示存储器装置当前正在对一或多个存储器单元行进行刷新操作。Act CMD可表示由存储器装置在如上文参考图4所描述的刷新操作期间接收的一或多个杂项命令。举例来说，Act CMD可表示存储器装置接收以下各项：用于进入存储器阵列的测试模式的命令、用于执行ZQ校准的命令、用于执行可测试性设计(DFT)操作的命令、指示将存储开放行地址中的至少一些(如果并非全部)的命令、指示在刷新操作期间或之后将重新激活开放行地址中的至少一些(如果并非全部)的命令、指示当刷新操作结束时将保存和重新开放开放行中的至少一些(如果并非全部)的命令，或其任何组合。
如本文中所描述，比较组件605可以是或包含一或多个数字逻辑装置，例如“与”门或“或”门。取决于所使用的数字逻辑装置的类型，比较组件605可基于一或多个输入而输出输出信号(例如，“高”输出信号或“低”输出信号)。在一些实例中，输出信号可被称作H/L信号。举例来说，比较组件605可以是“与”门，且当存储器装置正在刷新操作期间接收一或多个命令且在刷新操作完成之后执行所述命令的模式中操作时，当正对一或多个存储器单元行进行刷新命令时，且当一或多个命令由(或已由)存储器装置接收时，可出现输出信号(例如，“高”输出信号)。或者，在一些实例中，比较组件605可以是“或”门，且当上文所描述的三个操作条件中的至少一个为真时，可输出输出信号(例如，“高”输出信号)。不管数字逻辑装置的类型如何，比较组件605可经配置以在装置驻留于在刷新操作期间接收一或多个命令且在刷新操作完成之后执行所述命令的模式中时输出“高”信号。
在一些实例中，基于由例如模式寄存器选择的模式，存储器装置可驻留在经配置以在刷新操作期间接收一或多个命令且在刷新操作完成之后执行所述命令的模式中。所述模式可基于存储器装置启动或基于例如由主机装置接收的一或多个信号而被选择(例如，由模式寄存器)为默认模式。
当从比较组件605输出的信号指示存储器装置已在刷新操作期间(例如，在进行中的刷新操作期间)接收一或多个命令时，锁存组件610可锁存与所接收命令相关联的地址。换句话说，所述命令可存储到逻辑组的特定地址。在一些实例中，锁存组件610可接收对应于刷新操作已完成的输入(例如，Ref Complete信号)。因此，当比较组件605输出“高”信号时，锁存组件610可锁存对应行地址且输出指示这一操作的信号(例如，Save Act CMD&Add信号)。行地址可对应于逻辑组(例如，如参考图4所描述的逻辑组415)的保存相关联命令的位置。相反，“高”Ref Complete信号可指示对应刷新操作已结束。因此，如果锁存组件610在来自比较组件605的“高”信号之前接收“高”Ref Complete信号，那么将在不保存在行刷新时间之后将执行的命令的地址的情况下结束行开放组件600的操作。
在一些实例中，当锁存组件610输出Save Act CMD&Add信号时，对应于所接收命令的地址可保存到行保存锁存器615。在一些实例中，行保存锁存器615可充当到多路复用器620的输入，且行地址锁存器625可充当来自多路复用器620的输出。如图6中所展示，SaveAct CMD&Add信号可充当到多路复用器620的信号线。在一些实例中，当Save Act CMD&Add信号为“高”(例如，指示已从锁存组件610输出对应于所接收命令的地址)时，输入中的一个可通过多路复用器620且传递到行地址锁存器625。举例来说，如果已在刷新操作期间接收命令的地址，那么对应地址可存储到行保存锁存器615。因此，对应地址可通过多路复用器620(例如，从行保存锁存器615)且传递到行地址锁存器625。
另外或替代地，在一些操作中，当进行刷新操作时，Save Act CMD&Add信号可为“高”。换句话说，在单个刷新操作期间，可接收且随后保存一些命令，且可刷新某些存储器单元行。因此，当正在刷新存储器单元行时，对应行地址可通过多路复用器620传递到行地址锁存器625(例如，基于Row Address信号)。在一些实例中，相关联地址可传递到行解码器645以进行刷新操作。
在一些实例中，可基于Ref Complete信号和/或Save Act CMD&Add信号而激活比较组件630。如本文中所描述，“高”Ref Complete信号可指示对应刷新操作已结束。另外或替代地，“高”Pre&Save Add信号可指示已从锁存组件610输出对应于所接收命令的地址。
如本文中所描述，比较组件630可以是或包含一或多个数字逻辑装置，例如“与”门或“或”门。取决于所使用的数字逻辑装置的类型，比较组件630可基于一或多个输入而输出输出信号(例如，“高”输出信号或“低”输出信号)。在一些实例中，输出信号可以是或可被称作H/L信号。举例来说，比较组件630可以是“与”门，且当存储器装置正在刷新操作已结束且已从锁存组件610输出对应于所接收命令的地址的模式中操作时，可出现输出信号(例如，“高”输出信号)。替代地，在一些实例中，比较组件630可以是“或”门，且当上文所描述的两个操作条件中的至少一个为真时，可输出“高”信号。不管数字逻辑装置的类型如何，比较组件630可经配置以输出“高”信号以指示将执行在刷新操作期间接收(和存储)的命令。
在一些实例中，可基于来自比较组件630的输出信号(例如，“高”输出信号)和/或指示将激活特定地址(例如，所接收命令的特定地址)的“高”信号而激活比较组件635。这可被称作Act CMD信号。在一些实例中，如本文中所描述，可在刷新完成之后(例如，在tRFC之后)且基于特定命令地址被保存到行保存锁存器615和/或行地址锁存器625而发布Act CMD信号。如本文中所描述，比较组件635可以是或包含一或多个数字逻辑装置，例如“与”门或“或”门。取决于所使用的数字逻辑装置的类型，比较组件635可基于一或多个输入而输出输出信号(例如，“高”输出信号)，例如Activate信号。Activate信号可指示例如已保存且将执行(例如，在tRFC之后)特定命令地址。在一些实例中，比较组件635可以是“或”门，且可基于比较组件635的输出为“高”或基于信号指示将激活特定地址而出现输出信号(例如，“高”输出信号)。替代地，在一些实例中，比较组件635可以是“与”门，且当上文所描述的两个操作条件都相同(例如，为真)时，可输出“高”信号。不管数字逻辑装置的类型如何，比较组件635可经配置以输出“高”信号(例如，到行控制逻辑组件640)以指示将执行特定命令(例如，与所保存地址相关联)。
如本文中所描述，在一些实例中，在刷新操作期间接收的命令可能已存储到行地址锁存器625以供在行刷新时间之后执行。此命令可能已通过多路复用器620从行保存锁存器615传递且存储到行地址锁存器625。同时，行控制逻辑组件640可在Activate信号(例如，指示将重新开放特定行地址)、Precharge信号(例如，指示将对特定行地址进行预充电)或刷新命令信号(例如，指示将对特定行地址进行预充电的Ref CMD信号)之间进行选择。为了激活从行保存锁存器615传递到行地址锁存器625的地址(例如，将执行的命令的地址)，行控制逻辑组件640可选择Activate信号以传递到行解码器645，同时将要执行的命令的地址从行地址锁存器625传递到行解码器645。在一些实例中，行解码器645可输出指示将激活与所存储命令相关联的字线的信号(例如，Activate WL信号)。换句话说，Activate WL信号可执行存储到存储器装置的命令。
在一些实例中，行控制逻辑组件640可将Precharge信号和/或Ref CMD信号传递到行解码器645。如本文中所描述，在单个刷新操作期间，可在接收(且稍后执行)命令的时间期间刷新一些存储器单元行。因此，当正在刷新存储器单元行时，对应行地址可从行地址锁存器625传递到行解码器645，且行控制逻辑组件640可将Ref CMD信号传递到行解码器645以对相关联存储器单元行进行刷新操作。
图7展示支持如本文中所公开的存储器中的刷新相关激活的刷新命令组件705的框图700。刷新命令组件705可执行如参考图3到6所描述的刷新相关激活的一或多个方面。在一些实例中，刷新命令组件705可以是或可包含本地存储器控制器260、行解码器220、列解码器225、感测组件245或如参考图2所描述的存储器裸片200的其它逻辑的元件。刷新命令组件705可包含接收组件710、存储组件715、激活组件720、确定组件725、维持组件730、命令组件735、存取组件740、比较组件745、预充电组件750和发起组件755。这些模块中的每一个可直接或间接地彼此通信(例如，经由一或多个总线)。
接收组件710可在包含存储器单元行的集合的存储器阵列处接收用于所述集合中的第一存储器单元行的刷新命令。在一些实例中，接收组件710可在包含存储器单元行的集合的存储器阵列处，在与存储器阵列相关联的刷新操作期间接收命令。在一些实例中，接收组件710可在包含存储器单元行的第一子集和存储器单元行的第二子集的存储器阵列处接收用于存储器单元行的第一子集的刷新命令。在一些实例中，接收组件710可在存储器阵列处接收用于第二存储器单元行的第二刷新命令。
在一些实例中，接收组件710可在接收命令之前接收与刷新操作相关联的刷新命令，其中存储命令是基于接收到刷新命令。在一些实例中，接收组件710可在存储器阵列处，在刷新操作期间接收命令。
存储组件715可基于接收到刷新命令而存储多个存储器单元行中的第二存储器单元行的行地址。在一些实例中，存储组件715可在刷新操作期间存储命令。在一些实例中，存储组件715可在刷新操作的持续时间期间将第二存储器单元行的行地址存储在逻辑组中。在一些实例中，存储组件715可在开始与刷新命令相关联的刷新操作之前存储行地址。
在一些实例中，存储组件715可基于接收第二刷新命令而存储第三存储器单元行的第二行地址。在一些实例中，存储组件715可在刷新操作期间将命令存储在与所述集合中的行的子集相关联的逻辑组中。在一些实例中，存储组件715可在刷新操作期间存储第二命令。在一些实例中，存储组件715可基于接收到刷新命令而存储存储器单元行的第一子集的行地址。在一些实例中，存储组件715可在刷新操作期间存储命令。
激活组件720可基于存储行地址而激活与刷新操作的所存储行地址相关联的第二存储器单元行，所述刷新操作与刷新命令相关联。在一些实例中，激活组件720可在刷新操作的持续时间之后激活第二存储器单元行。在一些实例中，激活组件720可基于存储第二行地址而激活与第二行地址相关联的第三存储器单元行。在一些实例中，激活组件720可响应于刷新操作结束而自动激活第二存储器单元行。
在一些实例中，基于存储行地址，激活组件720可基于执行命令而激活所述集合中的至少一个存储器单元行。在一些实例中，激活组件720可基于存储行地址而在刷新操作之后激活存储器单元行的第一子集，其中存取至少一个存储器单元是基于激活存储器单元行的第一子集。在一些实例中，激活组件720可在刷新操作之后激活行的第一子集或行的第二子集的至少一个行。
确定组件725可确定当接收到刷新命令时，第二存储器单元行的行地址是开放的，其中存储第二存储器单元行的行地址至少部分地基于确定行地址是开放的。在一些实例中，确定组件725可确定在刷新操作期间命令与存储器单元的有效行相关联，其中在刷新操作期间执行命令是基于确定命令与有效行相关联。
维持组件730可在与刷新命令相关联的刷新操作期间保持存储器单元行的第二子集开放。在一些实例中，维持组件730可在刷新操作期间保持所述集合中的至少一个存储器单元行开放。
命令组件735可基于在刷新操作期间存储命令而在刷新操作期间或之后执行命令。在一些实例中，命令组件735可基于在刷新操作期间存储第二命令而在刷新操作之后执行第二命令。在一些实例中，命令组件735可基于在刷新操作期间存储命令而在刷新操作之后执行命令。
存取组件740可基于接收到刷新命令而关闭存储器单元行的第一子集，其中在刷新操作之后激活行的第一子集或行的第二子集的至少一个存储器单元是基于关闭行的第一子集。
比较组件745可基于接收到刷新命令而将存储器单元行的第一子集的行地址与存储器单元行的第二子集的行地址进行比较，其中保持存储器单元行的第二子集是基于将行的第一子集的行地址与行的第二子集的行地址进行比较。
预充电组件750可对多个存储器单元行的子集进行预充电。
发起组件755可至少部分地基于对多个行的子集进行预充电而发起与刷新命令相关联的刷新操作。在一些实例中，子集可包含多个存储器单元行中的第一存储器单元行和多个存储器单元行中少于全部的存储器单元行。
图8展示说明支持如本文中所公开的存储器中的刷新相关激活的方法800的流程图。方法800的操作可由如本文中所描述的存储器控制器或其组件实施。举例来说，方法800的操作可由如参考图7所描述的刷新命令组件执行。在一些实例中，存储器控制器可执行一组指令以控制存储器阵列的功能元件来执行所描述的功能。另外或替代地，存储器控制器可使用专用硬件来执行所描述功能的方面。
在805处，存储器阵列可接收用于所述集合中的第一存储器单元行的刷新命令。在一些实例中，存储器阵列可包含存储器单元行的集合。可根据本文中所描述的方法来执行805的操作。在一些实例中，805的操作的方面可由如参考图7所描述的接收组件执行。
在810处，存储器阵列可基于接收到刷新命令而存储多个存储器单元行中的第二存储器单元行的行地址。可根据本文中所描述的方法来执行810的操作。在一些实例中，810的操作的方面可由如参考图7所描述的存储组件执行。
在815处，存储器阵列可基于存储行地址而激活与刷新操作的行地址相关联的第二存储器单元行，所述刷新操作与刷新命令相关联。可根据本文中所描述的方法来执行815的操作。在一些实例中，815的操作的方面可由如参考图7所描述的激活组件执行。
在一些实例中，如本文中所描述的设备可执行一或多个方法，例如方法800。所述设备可包含用于进行以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读介质)：在包括多个存储器单元行的存储器阵列处，接收用于多个存储器单元行中的第一存储器单元行的刷新命令；至少部分地基于接收到刷新命令而存储多个存储器单元行中的第二存储器单元行的行地址；以及至少部分地基于存储行地址而激活与刷新操作的所存储行地址相关联的第二存储器单元行，所述刷新操作与刷新命令相关联。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可以进一步包含用于进行以下操作的操作、特征、构件或指令：确定当接收到刷新命令时第二存储器单元行的行地址是开放的，其中存储第二存储器单元行的行地址至少部分地基于确定行地址是开放的。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可以进一步包含用于进行以下操作的操作、特征、构件或指令：对多个存储器单元行的子集进行预充电；以及至少部分地基于对多个行的子集进行预充电而发起与刷新命令相关联的刷新操作，其中所述子集包括多个存储器单元行中的第一存储器单元行和多个存储器单元行中少于全部的存储器单元行。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可以进一步包含用于进行以下操作的操作、特征、构件或指令：在刷新操作的持续时间期间将第二存储器单元行的行地址存储在逻辑组中。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，持续时间包括刷新操作的时钟循环的子集。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可以进一步包含用于进行以下操作的操作、特征、构件或指令：在刷新操作的持续时间之后激活第二存储器单元行。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可以进一步包含用于进行以下操作的操作、特征、构件或指令：在开始与刷新命令相关联的刷新操作之前存储行地址。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可以进一步包含用于进行以下操作的操作、特征、构件或指令：至少部分地基于接收到第二刷新命令而存储第三存储器单元行的第二行地址；以及至少部分地基于存储第二行地址而激活与第二行地址相关联的第三存储器单元行。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，第二存储器单元行和第三存储器单元行是同时激活的。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，第三存储器单元行是在刷新操作结束之前激活的。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可以进一步包含用于进行以下操作的操作、特征、构件或指令：在刷新操作期间保持多个存储器单元行中的至少一个存储器单元行开放。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，激活第二存储器单元行是响应于刷新操作结束而自动进行的。
图9展示说明支持如本文中所公开的存储器中的刷新相关激活的方法900的流程图。方法900的操作可由如本文中所描述的存储器控制器或其组件实施。举例来说，方法900的操作可由如参考图7所描述的刷新命令组件执行。在一些实例中，存储器控制器可执行一组指令以控制存储器阵列的功能元件来执行所描述的功能。另外或替代地，存储器控制器可使用专用硬件来执行所描述功能的方面。
在905处，存储器阵列可在与存储器阵列相关联的刷新操作期间接收命令。在一些实例中，存储器阵列可包含存储器单元行的集合。可根据本文中所描述的方法来执行905的操作。在一些实例中，905的操作的方面可由如参考图7所描述的接收组件执行。
在910处，存储器阵列可在刷新操作期间存储命令。可根据本文中所描述的方法来执行910的操作。在一些实例中，910的操作的方面可由如参考图7所描述的存储组件执行。
在915处，存储器阵列可基于在刷新操作期间存储命令而在刷新操作期间或之后执行命令。可根据本文中所描述的方法来执行915的操作。在一些实例中，915的操作的方面可由如参考图7所描述的命令组件执行。
在一些实例中，如本文中所描述的设备可执行一或多个方法，例如方法900。所述设备可包含用于进行以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读介质)：在包括多个存储器单元行的存储器阵列处，在与存储器阵列相关联的刷新操作期间接收命令；在刷新操作期间存储命令；以及至少部分地基于在刷新操作期间存储命令而在刷新操作期间或之后执行命令。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可以进一步包含用于进行以下操作的操作、特征、构件或指令：至少部分地基于存储命令，至少部分地基于执行命令而激活多个存储器单元行中的至少一个存储器单元行。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可以进一步包含用于进行以下操作的操作、特征、构件或指令：在接收命令之前，接收与刷新操作相关联的刷新命令，其中存储命令至少部分地基于接收刷新命令。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，刷新命令包括对刷新操作的持续时间的指示，其中所述命令是在持续时间期间至少部分地基于所述指示而存储的。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可以进一步包含用于进行以下操作的操作、特征、构件或指令：在刷新操作期间将命令存储在与多个行的子集相关联的逻辑组中。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可以进一步包含用于进行以下操作的操作、特征、构件或指令：在存储器阵列处，在刷新操作期间接收第二命令；在刷新操作期间存储第二命令；至少部分地基于在刷新操作期间存储第二命令，在刷新操作之后执行第二命令。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，所述命令包括用于进入存储器阵列的测试模式的命令、用于执行ZQ校准的命令、用于执行可测试性设计(DFT)操作的命令、指示将存储开放行地址中的至少一些(如果并非全部)的命令、指示在刷新操作期间或之后将重新激活开放行地址中的至少一些(如果并非全部)的命令、指示当刷新操作结束时将保存和重新开放开放行中的至少一些(如果并非全部)的命令，或其任何组合。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可以进一步包含用于进行以下操作的操作、特征、构件或指令：确定在刷新操作期间命令与存储器单元的有效行相关联，其中在刷新操作期间执行命令至少部分地基于确定命令与有效行相关联。
图10展示说明支持如本文中所公开的存储器中的刷新相关激活的方法1000的流程图。方法1000的操作可由如本文中所描述的存储器控制器或其组件实施。举例来说，方法1000的操作可由如参考图7所描述的刷新命令组件执行。在一些实例中，存储器控制器可执行一组指令以控制存储器阵列的功能元件来执行所描述的功能。另外或替代地，存储器控制器可使用专用硬件来执行所描述功能的方面。
在1005处，存储器阵列可在与存储器阵列相关联的刷新操作期间接收命令。在一些实例中，存储器阵列可包含存储器单元的集合。1005的操作可根据本文中所描述的方法来执行。在一些实例中，1005的操作的方面可由如参考图7所描述的接收组件执行。
在1010处，存储器阵列可在刷新操作期间存储命令。1010的操作可根据本文中所描述的方法来执行。在一些实例中，1010的操作的方面可由如参考图7所描述的存储组件执行。
在1015处，存储器阵列可基于在刷新操作期间存储命令而在刷新操作期间或之后执行命令。1015的操作可根据本文中所描述的方法来执行。在一些实例中，1015的操作的方面可由如参考图7所描述的命令组件执行。
在1020处，基于存储行地址，存储器阵列可基于执行命令而激活所述集合中的至少一个存储器单元行。1020的操作可根据本文中所描述的方法来执行。在一些实例中，1020的操作的方面可由如参考图7所描述的激活组件执行。
图11展示说明支持如本文中所公开的存储器中的刷新相关激活的方法1100的流程图。方法1100的操作可由如本文中所描述的存储器控制器或其组件实施。举例来说，方法1100的操作可由如参考图7所描述的刷新命令组件执行。在一些实例中，存储器控制器可执行一组指令以控制存储器阵列的功能元件来执行所描述的功能。另外或替代地，存储器控制器可使用专用硬件来执行所描述功能的方面。
在1105处，存储器阵列可接收用于存储器单元行的第一子集的刷新命令。在一些实例中，存储器阵列可包含存储器单元行的第一子集和存储器单元行的第二子集。1105的操作可根据本文中所描述的方法来执行。在一些实例中，1105的操作的方面可由如参考图7所描述的接收组件执行。
在1110处，存储器阵列可在与刷新命令相关联的刷新操作期间保持存储器单元行的第二子集开放。可根据本文中所描述的方法来执行1110的操作。在一些实例中，1110的操作的方面可由如参考图7所描述的维持组件执行。
在1115处，存储器阵列可在刷新操作之后激活行的第一子集或行的第二子集的至少一个存储器单元。1115的操作可根据本文中所描述的方法来执行。在一些实例中，1115的操作的方面可由如参考图7所描述的存取组件执行。
在一些实例中，如本文中所描述的设备可执行一或多个方法，例如方法1100。所述设备可包含用于进行以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读介质)：在包括存储器单元行的第一子集和存储器单元行的第二子集的存储器阵列处，接收用于存储器单元行的第一子集的刷新命令；在与刷新命令相关联的刷新操作期间保持存储器单元行的第二子集开放；以及在刷新操作之后激活行的第一子集或行的第二子集的至少一个存储器单元。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可以进一步包含用于进行以下操作的操作、特征、构件或指令：至少部分地基于接收到刷新命令而将存储器单元行的第一子集的行地址与存储器单元行的第二子集的行地址进行比较，其中保持存储器单元行的第二子集至少部分地基于将行的第一子集的行地址与行的第二子集的行地址进行比较。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可以进一步包含用于进行以下操作的操作、特征、构件或指令：至少部分地基于接收到刷新命令而关闭存储器单元行的第一子集，其中在刷新操作之后激活行的第一子集或行的第二子集的至少一个存储器单元至少部分地基于关闭行的第一子集。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可以进一步包含用于进行以下操作的操作、特征、构件或指令：至少部分地基于接收到刷新命令而存储存储器单元行的第一子集的行地址；以及至少部分地基于存储行地址而在刷新操作之后激活存储器单元行的第一子集，其中存取至少一个存储器单元至少部分地基于激活存储器单元行的第一子集。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，存储器单元行的第二子集的至少一个存储器单元是在刷新操作期间存取的。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可以进一步包含用于进行以下操作的操作、特征、构件或指令：在存储器阵列处，在刷新操作期间接收命令；在刷新操作期间存储命令；至少部分地基于在刷新操作期间存储命令，在刷新操作之后执行命令。
应注意，上文所描述的方法描述可能的实施方案，且操作和步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自方法的两个或多于两个的方面。
可使用多种不同技术和技艺中的任一个来表示本文中所公开的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含例如开关、晶体管或其它组件等中间组件的间接导电路径。在一些状况下，可例如使用例如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前不能够经由导电路径在组件之间传达，在闭路关系中，信号可经由导电路径在组件之间传达。当例如控制器的组件将其它组件耦合在一起时，组件发起允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
如本文中所使用，术语“电极”可指电导体，且在一些状况下，可用作到存储器单元或存储器阵列的其它组件的电接点。电极可包含迹线、导线、导电线、导电层等等，其提供存储器阵列的元件或组件之间的导电路径。
本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些状况下，衬底为半导体晶片。在其它状况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂手段来执行掺杂。
本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。端子可通过例如金属的导电材料连接到其它电子元件。源极和漏极可以是导电的，且可包括经重掺杂半导体区，例如简并半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分开。如果沟道是n型(即，大部分载流子为电子)，那么FET可被称作n型FET。如果沟道是p型(即，大部分载流子为空穴)，那么FET可被称作p型FET。沟道可被绝缘栅极氧化物端封。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“断开”或“撤销激活”。
本文结合附图阐述的描述描述了实例配置，且并不表示可实施或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含具体细节，以便提供对所描述技术的理解。然而，可以在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式展示熟知结构和装置，以免混淆所描述实例的概念。
在附图中，类似组件或特征可具有相同的参考标记。此外，可以通过在参考标记后跟着短划线和区分类似组件的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一个。
可使用多种不同技术和技艺中的任一个来表示本文中所公开的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
结合本文中的公开内容所描述的各种说明性块和模块可使用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可以是微处理器；但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP和微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器，或任何其它此类配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件实施，那么可将功能作为一或多个指令或代码存储于计算机可读介质上或通过计算机可读介质传输。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，由于软件的本质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征也可物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”等短语开始的项目的列表)中所使用的“或”指示包含性列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。并且，如本文中所使用，短语“基于”不应被理解为指代一组封闭条件。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
提供本文中的描述使得所属领域的技术人员能够制作或使用本公开。所属领域的技术人员将易于了解对本公开的各种修改，且本文中定义的一般原理可应用于其它变体而不脱离本公开的范围。因此，本公开不限于本文所述的实例和设计，而是被赋予与本文所公开的原理和新颖特征一致的最宽范围。

Claims (25)

1.一种用于存储器操作的方法，其包括：
在包括多个存储器单元行的存储器阵列处，接收用于所述多个存储器单元行中的第一存储器单元行的刷新命令；
至少部分地基于接收到所述刷新命令而在刷新操作的持续时间期间将所述多个存储器单元行中的第二存储器单元行的行地址存储在逻辑组中；以及
至少部分地基于存储所述行地址而激活与所述刷新操作的所存储行地址相关联的所述第二存储器单元行，所述刷新操作与所述刷新命令相关联。
2.根据权利要求1所述的方法，其中所述持续时间包括所述刷新操作的时钟循环的子集。
3.根据权利要求1所述的方法，其进一步包括：
在所述刷新操作的所述持续时间之后激活所述第二存储器单元行。
4.根据权利要求1所述的方法，其进一步包括：
至少部分地基于接收到所述刷新命令而存储第三存储器单元行的第二行地址；以及
至少部分地基于存储所述第二行地址，激活与所述第二行地址相关联的所述第三存储器单元行。
5.根据权利要求4所述的方法，其中所述第二存储器单元行和所述第三存储器单元行是同时激活的。
6.根据权利要求4所述的方法，其中所述第三存储器单元行是在所述刷新操作结束之前激活的。
7.根据权利要求1所述的方法，其中：
激活所述第二存储器单元行是响应于所述刷新操作结束而自动进行的。
8.一种用于存储器操作的方法，其包括：
在包括多个存储器单元行的存储器阵列处，接收用于所述多个存储器单元行中的第一存储器单元行的刷新命令；
确定当接收到所述刷新命令时第二存储器单元行的行地址是开放的；
至少部分地基于接收到所述刷新命令及至少部分地基于确定所述行地址是开放的而存储所述多个存储器单元行中的所述第二存储器单元行的所述行地址；以及
至少部分地基于存储所述行地址而激活与刷新操作的所存储行地址相关联的所述第二存储器单元行，所述刷新操作与所述刷新命令相关联。
9.一种用于存储器操作的方法，其包括：
在包括多个存储器单元行的存储器阵列处，接收用于所述多个存储器单元行中的第一存储器单元行的刷新命令；
至少部分地基于接收到所述刷新命令而存储所述多个存储器单元行中的第二存储器单元行的行地址；
对所述多个存储器单元行的子集进行预充电；
至少部分地基于对所述多个行的所述子集进行预充电而发起与所述刷新命令相关联的刷新操作，其中所述子集包括所述多个存储器单元行中的所述第一存储器单元行和所述多个存储器单元行中少于全部的存储器单元行；以及
至少部分地基于存储所述行地址而激活与所述刷新操作的所存储行地址相关联的所述第二存储器单元行，所述刷新操作与所述刷新命令相关联。
10.一种用于存储器操作的方法，其包括：
在包括多个存储器单元行的存储器阵列处，接收用于所述多个存储器单元行中的第一存储器单元行的刷新命令；
至少部分地基于接收到所述刷新命令而存储所述多个存储器单元行中的第二存储器单元行的行地址，其中在与所述刷新命令相关联的刷新操作开始之前存储所述行地址；以及
至少部分地基于存储所述行地址而激活与所述刷新操作的所存储行地址相关联的所述第二存储器单元行，所述刷新操作与所述刷新命令相关联。
11.一种用于存储器操作的方法，其包括：
在包括多个存储器单元行的存储器阵列处，接收用于所述多个存储器单元行中的第一存储器单元行的刷新命令；
至少部分地基于接收到所述刷新命令而存储所述多个存储器单元行中的第二存储器单元行的行地址；
在刷新操作期间保持所述多个存储器单元行中的至少一个存储器单元行开放；以及
至少部分地基于存储所述行地址而激活与所述刷新操作的所存储行地址相关联的所述第二存储器单元行，所述刷新操作与所述刷新命令相关联。
12.一种用于存储器操作的方法，其包括：
在包括多个存储器单元行的存储器阵列处，在与所述存储器阵列相关联的刷新操作期间接收命令；
在所述刷新操作期间存储所述命令；以及
至少部分地基于在所述刷新操作期间存储所述命令而在所述刷新操作期间或之后执行所述命令。
13.根据权利要求12所述的方法，其进一步包括：
至少部分地基于存储所述命令，至少部分地基于执行所述命令而激活所述多个存储器单元行中的至少一个存储器单元行。
14.根据权利要求12所述的方法，其进一步包括：
在接收所述命令之前，接收与所述刷新操作相关联的刷新命令，其中存储所述命令至少部分地基于接收所述刷新命令。
15.根据权利要求14所述的方法，其中所述刷新命令包括所述刷新操作的持续时间的指示，其中所述命令是在所述持续时间期间至少部分地基于所述指示而存储的。
16.根据权利要求12所述的方法，其进一步包括：
在所述刷新操作期间将所述命令存储在与所述多个行的子集相关联的逻辑组中。
17.根据权利要求12所述的方法，其进一步包括：
在所述存储器阵列处，在所述刷新操作期间接收第二命令；
在所述刷新操作期间存储所述第二命令；以及
至少部分地基于在所述刷新操作期间存储所述第二命令而在所述刷新操作之后执行所述第二命令。
18.根据权利要求12所述的方法，其中所述命令包括：用于激活所述存储器阵列的存储器单元行的命令、用于进入所述存储器阵列的测试模式的命令、用于执行ZQ校准的命令、用于执行可测试性设计DFT操作的命令、指示将存储所有开放行地址的命令、指示在所述刷新操作期间或之后将重新激活所有开放行地址的命令、指示当所述刷新操作结束时将保存和重新开放所有开放行的命令，或其任何组合。
19.根据权利要求12所述的方法，其进一步包括：
确定在所述刷新操作期间所述命令与存储器单元的有效行相关联，其中在所述刷新操作期间执行所述命令至少部分地基于确定所述命令与所述有效行相关联。
20.一种用于存储器操作的方法，其包括：
在包括存储器单元行的第一子集和存储器单元行的第二子集的存储器阵列处，接收用于存储器单元行的所述第一子集的刷新命令；
在与所述刷新命令相关联的刷新操作期间保持存储器单元行的所述第二子集开放；以及
在所述刷新操作之后激活行的所述第一子集或行的所述第二子集的至少一个存储器单元。
21.根据权利要求20所述的方法，其进一步包括：
至少部分地基于接收到所述刷新命令而将存储器单元行的所述第一子集的行地址与存储器单元行的所述第二子集的行地址进行比较，其中保持存储器单元行的所述第二子集至少部分地基于将行的所述第一子集的所述行地址与行的所述第二子集的所述行地址进行比较。
22.根据权利要求20所述的方法，其进一步包括：
至少部分地基于接收到所述刷新命令而关闭存储器单元行的所述第一子集，其中在所述刷新操作之后激活行的所述第一子集或行的所述第二子集的所述至少一个存储器单元至少部分地基于关闭行的所述第一子集。
23.根据权利要求20所述的方法，其进一步包括：
至少部分地基于接收到所述刷新命令而存储存储器单元行的所述第一子集的行地址；以及
至少部分地基于存储所述行地址而在所述刷新操作之后激活存储器单元行的所述第一子集，其中存取所述至少一个存储器单元至少部分地基于激活存储器单元行的所述第一子集。
24.根据权利要求20所述的方法，其中存储器单元行的所述第二子集的至少一个存储器单元是在所述刷新操作期间存取的。
25.根据权利要求20所述的方法，其进一步包括：
在所述存储器阵列处，在所述刷新操作期间接收命令；
在所述刷新操作期间存储所述命令；以及
至少部分地基于在所述刷新操作期间存储所述命令而在所述刷新操作之后执行所述命令。
CN201911260178.9A 2018-12-14 2019-12-10 存储器中的刷新相关激活 Active CN111326187B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/220,742 US10910033B2 (en) 2018-12-14 2018-12-14 Refresh-related activation in memory
US16/220,742 2018-12-14

Publications (2)

Publication Number Publication Date
CN111326187A CN111326187A (zh) 2020-06-23
CN111326187B true CN111326187B (zh) 2023-11-10

Family

ID=71071761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911260178.9A Active CN111326187B (zh) 2018-12-14 2019-12-10 存储器中的刷新相关激活

Country Status (2)

Country Link
US (2) US10910033B2 (zh)
CN (1) CN111326187B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910033B2 (en) * 2018-12-14 2021-02-02 Micron Technology, Inc. Refresh-related activation in memory
US10991413B2 (en) * 2019-07-03 2021-04-27 Micron Technology, Inc. Memory with programmable die refresh stagger
KR20230025554A (ko) * 2021-08-12 2023-02-22 삼성전자주식회사 호스트 장치 및 스토리지 장치의 구동 방법 및 스토리지 장치
US11887688B2 (en) 2021-10-26 2024-01-30 Micron Technology, Inc. Techniques for indicating row activation
US11922031B1 (en) * 2022-09-23 2024-03-05 Micron Technology, Inc. Apparatus with directed refresh management mechanism

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102656638A (zh) * 2009-12-16 2012-09-05 美光科技公司 用于减小半导体存储器装置中阵列干扰的影响的技术
CN104347109A (zh) * 2013-08-09 2015-02-11 爱思开海力士有限公司 存储器件、存储系统及其操作方法
CN104981789A (zh) * 2013-03-15 2015-10-14 美光科技公司 用于可变延时存储器操作的设备及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5157207B2 (ja) * 2007-03-16 2013-03-06 富士通セミコンダクター株式会社 半導体メモリ、メモリコントローラ、システムおよび半導体メモリの動作方法
KR20180102267A (ko) * 2017-03-07 2018-09-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10061541B1 (en) * 2017-08-14 2018-08-28 Micron Technology, Inc. Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path
US10141041B1 (en) * 2017-11-01 2018-11-27 Micron Technology, Inc. Systems and methods for maintaining refresh operations of memory banks using a shared
US10910033B2 (en) * 2018-12-14 2021-02-02 Micron Technology, Inc. Refresh-related activation in memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102656638A (zh) * 2009-12-16 2012-09-05 美光科技公司 用于减小半导体存储器装置中阵列干扰的影响的技术
CN104981789A (zh) * 2013-03-15 2015-10-14 美光科技公司 用于可变延时存储器操作的设备及方法
CN104347109A (zh) * 2013-08-09 2015-02-11 爱思开海力士有限公司 存储器件、存储系统及其操作方法

Also Published As

Publication number Publication date
CN111326187A (zh) 2020-06-23
US20200194054A1 (en) 2020-06-18
US20210225433A1 (en) 2021-07-22
US11282562B2 (en) 2022-03-22
US10910033B2 (en) 2021-02-02

Similar Documents

Publication Publication Date Title
CN111326187B (zh) 存储器中的刷新相关激活
US11682439B2 (en) Parallel access for memory subarrays
CN111312310B (zh) 相位电荷共享
US11183241B2 (en) Source line configuration for a memory device
CN111063385A (zh) 智能封装后修复
CN110853687B (zh) 用于多电平单元的感测技术
CN110880342B (zh) 用于低速存储器操作的方法和设备
EP4345630A2 (en) Command block management
US11960717B2 (en) Techniques for power management using loopback
US20220391114A1 (en) Configuring command/address channel for memory
CN111383690B (zh) 具有电荷转移装置的存储器装置
CN115552532A (zh) 目标命令/地址奇偶校验低提升
US20200117622A1 (en) Flexible bus management
US10930337B2 (en) Write techniques for a memory device with a charge transfer device
CN113571119A (zh) 识别存储器装置中的高阻抗故障
CN118160036A (zh) 用于指示行激活的技术

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant