CN110880342B - 用于低速存储器操作的方法和设备 - Google Patents

用于低速存储器操作的方法和设备 Download PDF

Info

Publication number
CN110880342B
CN110880342B CN201910817955.9A CN201910817955A CN110880342B CN 110880342 B CN110880342 B CN 110880342B CN 201910817955 A CN201910817955 A CN 201910817955A CN 110880342 B CN110880342 B CN 110880342B
Authority
CN
China
Prior art keywords
clock signal
data clock
memory
speed
memory die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910817955.9A
Other languages
English (en)
Other versions
CN110880342A (zh
Inventor
金康永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110880342A publication Critical patent/CN110880342A/zh
Application granted granted Critical
Publication of CN110880342B publication Critical patent/CN110880342B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)

Abstract

本申请案针对低速存储器操作。本发明描述了用于低速存储器操作的方法、系统及装置。与存储器装置相关联的控制器可例如识别系统时钟的时钟模式，并确定所述系统时钟的速度低于阈值。所述控制器可生成(或致使生成)内部数据时钟信号，所述内部数据时钟信号具有比外部数据时钟信号(其可具有基于所述系统时钟速度的速度)更短的周期。此外，所述控制器可使用所述内部数据时钟信号而不是所述外部数据时钟信号来从所述存储器装置生成数据，这可提供减少的等待时间。此外，所述控制器可撤销激活(或致使撤销激活)生成所述外部数据时钟信号的外部数据时钟。此类技术可提供改进的数据带宽，改进的命令带宽及/或减少的功耗。

Description

用于低速存储器操作的方法和设备
交叉参考
本专利申请案主张2018年9月4日提交的标题为“低速存储器操作(LOW-SPEEDMEMORY OPERATION)”的美国专利申请案第16/121,222号的优先权，所述美国专利申请案转让给本受让人且以全文引用的方式明确并入本文中。
技术领域
技术领域涉及低速存储器操作。
背景技术
以下内容大体来说涉及操作存储器装置，且更具体地，涉及在以相对低的速度操作存储器装置时实现存储器装置的相对高性能。
系统可包含存储器子系统，其包含一或多个存储器装置。存储器装置广泛用以在例如计算机、无线通信装置、物联网、相机、数字显示器等各种电子装置中存储信息。通过对存储器装置中的存储器单元的不同状态进行编程在来存储信息。例如，二进制存储器单元可存储两个状态，通常由逻辑“1”或逻辑“0”表示。在其它存储器单元(例如，多级存储器单元)中，可存储多于两个状态。为了存取所存储的信息，电子装置的组件可读取或感测存储器单元中的存储状态。为了存储信息，电子装置的组件可在存储器单元中写入或编程状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步DRAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、快闪存储器、与非(NAND)存储器、相变存储器(PCM)等。存储器装置可为易失性的或非易失性的。即使在没有外部电源的情况下，非易失性存储器单元也可在延长的时间段内维持其逻辑状态。易失性存储器单元(例如，DRAM单元)可能随时间丢失其存储状态，除非其被外部电源周期性地刷新。
通常，改进存储器装置可包含存储器单元密度、提高读取/写入速度、提高可靠性、增加数据保留期，减少功耗或减少制造成本及其它度量。
发明内容
本发明描述一种方法。所述方法可包含识别用于生成系统时钟信号的系统时钟的时钟模式，其中第一存储器裸片及第二存储器裸片各自经配置以接收系统时钟信号及共用数据时钟信号；生成用于第一存储器裸片的内部数据时钟信号；及至少部分地基于识别时钟模式将内部数据时钟信号路由到第一存储器裸片的数据时钟树。
本发明描述另一方法。所述方法可包含将系统时钟速度识别为低于阈值，系统时钟速度与为第一存储器裸片及第二存储器裸片共用的系统时钟信号相关联；至少部分地基于将系统时钟速度识别为低于阈值来将共用数据时钟与第一存储器裸片的数据时钟树断开连接，共用数据时钟生成为第一存储器裸片及第二存储器裸片共用的共用数据时钟信号；及至少部分地基于将系统时钟速度识别为低于阈值来将第一存储器裸片内的内部数据时钟连接到数据时钟树。
本发明描述一种设备。所述设备可包含：第一存储器裸片，其经配置以接收为第一存储器裸片及第二存储器裸片共用的共用数据时钟信号；内部数据时钟，其被包含在第一存储器裸片中且经配置以生成用于第一存储器裸片的内部数据时钟信号；及选择组件，其经配置以至少部分地基于第一存储器裸片的操作模式将共用数据时钟信号或内部数据时钟信号路由到第一存储器裸片的数据时钟树。
本发明描述另一设备。所述设备可包含：第一存储器裸片，其经配置以接收系统时钟信号及共用数据时钟信号；第二存储器裸片，其经配置以接收系统时钟信号及共用数据时钟信号；内部数据时钟，其被包含在第一存储器裸片中且经配置以生成用于第一存储器裸片的内部数据时钟信号，其中内部数据时钟信号具有第一周期，且共用数据时钟信号具有比第一周期长的第二周期；以及选择组件，其被包含在第一存储器裸片中，选择组件经配置以至少部分地基于系统时钟信号的速度来选择共用数据时钟信号或内部数据时钟信号。
本发明描述另一设备。所述设备可包含：第一存储器裸片，其经配置以接收系统时钟信号及共用数据时钟信号；第二存储器裸片，其经配置以接收系统时钟信号及共用数据时钟信号；以及控制器，其经配置以将系统时钟信号的速度设置为第一速度，其中系统时钟信号支持第一速度及大于第一速度的第二速度；及至少部分地基于将系统时钟信号的速度设置为第一速度来禁用共用数据时钟信号。
附图说明
图1说明根据本文中揭示的方面支持低速存储器操作的系统的实例。
图2展示根据本文中所揭示的方面的支持低速存储器操作的装置的框图。
图3说明根据本文中所揭示的方面的支持低速存储器操作的示范性时序图。
图4到5展示根据本文中揭示的方面的支持低速存储器操作的装置的框图。
图6到7说明根据本文中揭示的方面的支持低速存储器操作的一或多种方法。
具体实施方式
系统中的多裸片存储器装置可包含单个封装中的两个或多于两个存储器裸片，以在电路板或其它结构上提供小的占用面积。在一些状况下，多裸片存储器装置的存储器裸片可共享一或多个共用信号，例如由系统(例如，系统的主机或控制器)生成的共用时钟信号(例如，系统时钟信号，共用数据时钟信号)或存储器装置的共用组件(例如，存储器装置的可为多个存储器裸片共用的控制器或其它组件)。在一些状况下，由于分配到多个存储器裸片并由多个存储器裸片使用，共用时钟信号可能消耗大量功率。此外，当多裸片存储器装置的一或多个存储器裸片可以其它方式支持用于向存取数据单元的系统的主机或控制器产生数据单元(例如，256位数据)的较低等待时间时，系统的数据带宽在一些状况下可能受到共用时钟信号的速度的限制。
本文中所揭示的概念可通过当系统以低速共用时钟信号操作时撤销激活共用数据时钟信号来减少包含多裸片存储器装置的系统的功耗。此外，所述概念可通过使用内部生成的时钟信号(例如，存储器裸片内部)来增加系统的数据带宽(例如，输入/输出(I/O)带宽)，使得多裸片存储器装置的存储器裸片可在较低数目个系统时钟边缘处产生数据单元(例如，256位数据)。继而，系统可在一段时间内处理与数据单元相关联的相对更大量的命令(例如，增加的命令带宽)。因此，所述概念可改进包含多裸片存储器装置的系统的功耗、I/O带宽及命令带宽。
在一些状况下，控制器(例如，系统的控制器、多裸片存储器装置的存储器控制器、存储器裸片的本地存储器控制器)可识别系统时钟的时钟模式。系统时钟可生成可由多裸片存储器装置中的两个或多于两个存储器裸片使用的共用系统时钟信号(例如，CK信号)。此外，共用数据时钟可基于系统时钟信号生成共用数据时钟信号(例如，WCK信号)，所述共用数据时钟信号也可由多裸片存储器装置中的两个或多于两个存储器裸片使用。在一些状况下，共用数据时钟信号(例如，WCK信号)可具有相对于系统时钟信号(例如，CK信号)的固定比率。例如，WCK信号的八(8)个周期可对应于CK信号的四(4)个周期。
控制器可确定时钟模式对应于低速模式(例如，系统时钟可具有三种速度模式，例如快速、中速及慢速，且慢速可对应于低速模式)或系统时钟的速度可能低于阈值。控制器可生成(或致使生成)具有比WCK信号更短的周期(且因此更快的频率)的内部数据时钟信号(例如，存储器裸片内部的iWCK信号)。此外，控制器可使用iWCK信号代替WCK信号，以在较短的持续时间内从存储器裸片生成数据。因此，存储器裸片可在较少量的CK信号周期内产生数据。在一些状况下，使用iWCK信号的存储器裸片可在CK信号的一(1)或两(2)个周期内产生数据集(例如，256位数据)，而如果存储器裸片依赖于在低速模式下具有系统时钟(以及因此共用数据时钟)的共用数据时钟信号，那么存储器裸片可能需要CK信号的多于两个周期(例如，4个周期)来产生相同的数据集。当存储器裸片使用其自己的数据时钟信号(例如，iWCK信号)时，控制器还可撤销激活(或致使例如外部或其它共用控制器的另一组件撤销激活)生成WCK信号的共用数据时钟。因此，控制器可改进多裸片存储器装置的数据带宽(例如，I/O带宽)并减少包含多裸片存储器装置的系统的功耗。
多裸片存储器装置的每一存储器裸片可经配置以接收系统时钟信号(例如，CK信号)、共用数据时钟信号(例如，WCK信号)或两者。至少一些(如果不是全部)存储器裸片还可包含生成内部数据时钟信号(例如，iWCK信号)的内部数据时钟。此外，存储器裸片可包含选择组件(例如，多路复用器)，其可经配置以基于例如系统时钟的模式或速度(例如，低速模式，中速模式，快速模式)的操作模式将WCK信号或iWCK信号路由到数据时钟树(例如，WCK树)。在一些状况下，存储器裸片可包含模式识别组件(例如，模式寄存器)，其可经配置以识别操作模式。模式识别组件可基于识别操作模式来激活内部数据时钟。
下面在图1的上下文中的示范性系统层级进一步描述本文中所介绍的本发明的特征。然后，在图2到4的上下文中描述系统的特定实例及系统的存储器介质的配置。参考图5的设备图以及图6到7的流程图进一步说明及描述本发明的这些及其它特征，图5描述与控制器相关的各种组件，图6到7涉及存储器系统中的介质清理器操作的操作。
图1说明根据本文中揭示的方面支持低速存储器操作的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110，以及将外部存储器控制器105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置，但是为了便于描述，一或多个存储器装置可被描述为单个存储器装置110。
系统100可包含电子装置的各方面，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可为便携式电子装置的实例。系统100可为计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、互联网连接装置等的实例。在一些实例中，系统100经配置用于使用基站或接入点与其它系统或装置进行双向无线通信。在一些实例中，系统100能够进行机器类型通信(MTC)、机器对机器(M2M)通信或装置对装置(D2D)通信。
系统100的至少部分可为主机装置的实例。此类主机装置可为使用存储器来执行处理的装置的实例，例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、互联网连接装置，一些其它固定或便携式电子装置等。在一些状况下，外部存储器控制器105可被称为主机。
在一些状况下，存储器装置110可为独立装置，其经配置以与系统100的其它组件通信且提供可能被系统100使用或引用的物理存储器地址/空间。在一些实例中，存储器装置110可能够与至少一或多个不同类型的系统100一起工作。系统100的组件与存储器装置110之间的信令可操作以支持不同的调制方案来调制信号，用于传递信号的不同的引脚设计，系统100及存储器装置110的不同封装，系统100与存储器装置110之间的时钟信令及同步，时序约定及/或其它因素。
存储器装置110可经配置以存储系统100的组件的数据。在一些状况下，存储器装置110可充当系统100的从属类型装置(例如通过外部存储器控制器105响应于并执行由系统100提供的命令)。此类命令可包含用于存取操作的存取命令，例如用于写入操作的写入命令，用于读取操作的读取命令，用于刷新操作的刷新命令或其它命令。存储器装置110可包含两个或多于两个存储器裸片160(例如，存储器芯片)以支持期望的或指定的数据存储容量。包含两个或多于两个存储器裸片的存储器装置110可被称为多裸片存储器或封装(也被称为多芯片存储器或封装)。
系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130，以及输入/输出(I/O)控制器135。系统100的组件可使用总线140彼此进行电子通信。
处理器120可经配置以控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型组件的组合。在此类状况下，处理器120可为中央处理单元(CPU)、图形处理单元(GPU)或单片系统(SoC)的实例，及其它实例。
BIOS组件125可为包含作为固件操作的BIOS的软件组件，其可初始化并运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件(例如，外围组件130、输入/输出控制器135等)之间的数据流。BIOS组件125可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
外围组件130可为任何输入或输出装置，或用于此类装置的接口，其可集成到系统100中或与系统100集成。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡插槽(例如外围组件互连(PCI)或加速图形端口(AGP)插槽)。外围组件130可为所属领域技术人员理解为外围装置的其它组件。
I/O控制器135可管处理器120与外围组件130、输入145或输出150之间的数据通信。I/O控制器135还可管理未集成到系统100中或未与系统100集成的外围装置。在一些状况下，I/O控制器135可表示到外部外围装置的物理连接或端口。
输入145可表示系统100外部的装置或信号，其向系统100或其组件提供信息、信号或数据。此可包含用户接口或与其它装置的接口或在其它装置之间的接口。在一些状况下，输入145可为经由一或多个外围组件130与系统100介接的外围装置，或可由I/O控制器135管理。
输出150可表示在系统100外部的经配置以从系统100或其组件中的任何者接收输出的装置或信号。输出150的实例可包含显示器、音频扬声器、打印装置或印刷电路板上的其它处理器等。在一些状况下，输出150可为经由一或多个外围组件130与系统100介接的外围装置或可由I/O控制器135管理。
系统100的组件可由设计用于实施其功能的通用或专用电路组成。这可包含经配置以实施本文中所描述的功能的各种电路元件，例如，导线、晶体管、电容器、电感器、电阻器、放大器，或其它有源或无源元件。
存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160。存储器裸片160可包含本地存储器控制器165及存储器阵列170。存储器阵列170可为存储器单元集合(例如，网格)的实例，其中每一存储器单元经配置以存储至少一位数字数据。参考图2更详细地描述存储器阵列170及/或存储器单元的特征。
装置存储器控制器155可包含经配置以控制存储器装置110的操作的电路或组件。如此，装置存储器控制器155可包含使得存储器装置110能够执行命令的硬件、固件及软件，且可经配置以接收、发射或执行与存储器装置110有关的命令、数据或控制信息。装置存储器控制器155可经配置以与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些状况下，存储器装置110可从外部存储器控制器105接收数据及/或命令。例如，存储器装置110可接收写入命令或读取命令，所述写入命令指示存储器装置110将代表系统100的组件(例如，处理器120)存储某些数据，所述读取命令指示存储器装置110将存储在存储器裸片(例如，存储器阵列170)中的某些数据提供到系统100的组件(例如，处理器120)。在一些状况下，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165来控制本文中所描述的存储器装置110的操作。外部存储器控制器105中包含的组件的实例可包含用于解调制从外部存储器控制器105接收的信号的接收器、用于调制信号并将其发射到外部存储器控制器105的解码器、解码器、放大器、滤波器等。
本地存储器控制器165(例如，在存储器裸片160本地)可经配置以控制存储器裸片160的操作。此外，本地存储器控制器165可经配置以与装置存储器控制器155通信(例如，接收及发射数据及/或命令)。本地存储器控制器165可支持装置存储器控制器155以控制本文中所描述的存储器装置110的操作。在一些状况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文中归于装置存储器控制器155的各种功能。如此，本地存储器控制器165可经配置以与装置存储器控制器155通信，与其它本地存储器控制器165通信，或直接与外部存储器控制器105或处理器120通信。
外部存储器控制器105可经配置以使得能够在系统100的组件(例如，处理器120)与存储器装置110之间进行信息、数据及/或命令的通信。外部存储器控制器105可充当系统100的组件与存储器装置110之间的联络。使得系统100的组件可能不需要知道存储器装置的操作的细节。系统100的组件可提出对外部存储器控制器105的请求(例如，读取命令或写入命令)，外部存储器控制器105满足所述请求。外部存储器控制器105可转换或翻译在系统100的组件与存储器装置110之间交换的通信。在一些状况下，外部存储器控制器105可包含生成共用(源)系统时钟信号的系统时钟。在一些状况下，外部存储器控制器105可包含生成共用(源)数据时钟信号的共用数据时钟。
在一些状况下，外部存储器控制器105或系统100的其它组件或本文中所描述的其功能可由处理器120实施。例如，外部存储器控制器105可为硬件、固件或软件，或其由处理器120或系统100的其它组件实施的一些组合。虽然外部存储器控制器105被描绘为在存储器装置110外部，但在一些状况下，外部存储器控制器105或如本文中所描述的其功能可由存储器装置110实施。例如，外部存储器控制器105可为由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些状况下，外部存储器控制器105可分布横越处理器120及存储器装置110，使得外部存储器控制器105的部分由处理器120实施，而其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地，在一些状况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能在一些下可由外部存储器控制器105执行(与处理器120分离或包含在处理器120中)。
系统100的组件可使用多个信道115与存储器装置110交换信息。在此实例中，信道实现外部存储器控制器105与存储器装置110之间的通信。每一信道115可包含在与系统100的组件相关联的终端之间的一或多个信号路径或传输介质(例如，导体)。例如，信道115可包含第一终端，所述第一终端包含在外部存储器控制器105处的一或多个引脚或衬垫以及在存储器装置110处之一或多个引脚或衬垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可经配置以用作信道的部分。在一些状况下，终端的引脚或衬垫可为信道115的信号路径的部分。额外信号路径可与信道的终端耦合，用于在系统100的组件内路由信号。例如，存储器装置110可包含信号路径(例如，存储器装置110或其组件内部的信号路径，例如存储器裸片160内部的信号路径)，其将信号从信道115的终端路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)。
信道115(以及相关联信号路径及终端)可专用于传递特定类型的信息。在一些状况下，信道115可为聚合信道115，且因此可包含多个单独信道。例如，数据信道190可为x4(例如，包含四个信号路径)，x8(例如，包含八个信号路径)，x16(包含十六个信号路径)等。
在一些状况下，信道115可包含一或多个命令与地址(CA)信道175。CA信道175可经配置以在外部存储器控制器105与存储器装置110之间传递包含与命令相关联的控制信息(例如，地址信息)的命令。例如，CA信道175可包含具有所要存储数据的地址的读取命令。在一些状况下，CA信道175可在上升时钟信号边缘及/或下降时钟信号边缘上配准。在一些状况下，CA信道175可包含八个或九个信号路径。
在一些状况下，信道115可包含一或多个时钟信号(CK)信道180。CK信道180可经配置以在外部存储器控制器105与存储器装置110之间传递共用时钟信号。时钟信号可经配置以在高状态与低状态之间振荡，并协调外部存储器控制器105及存储器装置110的动作。在一些状况下，时钟信号可为差分输出(例如，CK_t信号及CK_c信号)且可相应地配置CK信道180的信号路径。在一些状况下，时钟信号可为单端的。在一些状况下，时钟信号可为1.5GHz信号。CK信道180可包含任何数目的信号路径。在一些状况下，时钟信号(例如，CK_t信号及CK_c信号)可为存储器装置110的命令及寻址操作提供定时参考，或为存储器装置110提供其它系统范围的操作。时钟信号CK因此可不同地被称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可由系统时钟生成，系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
在一些状况下，信道115可包含一或多个写入时钟信号(WCK)信道185。虽然WCK中的‘W’可在名义上代表“写入”，但写入时钟信号WCK(例如，WCK_t信号及WCK_c信号)可为通常用于存储器装置110的存取操作提供定时参考(例如，用于读取及写入操作两者的定时参考)。因此，写入时钟信号WCK也可被称为数据时钟信号WCK。WCK信道185可经配置以在外部存储器控制器105与存储器装置110之间传递共用数据时钟信号。数据时钟信号可经配置以协调外部存储器控制器105及存储器装置110的存取操作(例如，写入操作、读取操作)。在一些状况下，写入时钟信号可为差分输出(例如，WCK_t信号及WCK_c信号)，且可相应地配置WCK信道185的信号路径。WCK信道185可包含任何数目个信号路径。数据时钟信号WCK可由数据时钟生成，数据时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
在一些状况下，信道115可包含一或多个数据(DQ)信道190。数据信道190可经配置以在外部存储器控制器105与存储器装置110之间传递数据及/或控制信息。例如，数据信道190可传递要写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。数据信道190可使用各种不同的调制方案(例如，NRZ、PAM4)来传递可经调制以包含符号的信号。
在一些状况下，信道115可任选地包含一或多个错误检测码(EDC)信道195。错误检测码信道195可经配置以传递例如校验和的错误检测信号，以改进系统可靠性。EDC信道195可包含任何数目个信号路径。
在一些状况下，信道115可包含可专用于其它目的的一或多个其它信道196。这些其它信道196可包含任何数目个信号路径。
信道115可使用各种不同的架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可包含总线、点对点连接、交叉开关、例如硅中介层的高密度中介层，或在有机衬底中形成的信道或其一些组合。例如，在一些状况下，信号路径可至少部分地包含高密度中介层，例如硅中介层或玻璃中介层。
可使用各种不同的调制方案来调制经由信道115传递的信号。在一些状况下，二进制符号(或二进制级)调制方案可用以调制在外部存储器控制器105与存储器装置110之间传递的信号。二进制符号调制方案可为M元调制方案的实例，其中M等于2。二进制符号调制方案的每一符号可经配置以表示一位数字数据(例如，符号可表示逻辑“1”或逻辑“0”)。二进制符号调制方案的实例包含但不限于不归零(NRZ)、单极编码、双极编码、曼彻斯特编码、具有两个符号的脉冲幅度调制(PAM)(例如，PAM2)，及/或其它。在一些状况下，二进制符号(或二进制级)调制方案可用以调制在外部存储器控制器105与存储器装置110之间传递的信号。多符号调制方案可为M元调制方案的实例，其中M大于或等于3。多符号调制方案的每一符号可经配置以表示多于一位的数字数据(例如，符号可表示逻辑‘00’、逻辑‘01’、逻辑‘10’或逻辑‘11’)。多符号调制方案的实例包含但不限于PAM4、PAM8等，正交幅度调制(QAM)、正交相移键控(QPSK)及/或其它。多符号调制方案及符号可替代地被称为非二进制、多位或更高阶调制方案及符号。
在一些状况下，装置(例如，存储器装置110)可包含两个或多于两个存储器裸片(例如，存储器裸片160-a及存储器裸片160-b)，其中两个或多于两个存储器裸片(例如，存储器裸片160)经配置以接收系统时钟信号(例如，命令时钟信号CK、控制时钟信号CK)及共用数据时钟信号(例如，数据时钟信号WCK)。在一些状况下，系统时钟信号及共用数据时钟信号可由控制器生成，所述控制器可为两个或多于两个存储器裸片(例如，外部存储器控制器105或装置存储器控制器155)共用的。共用控制器可将系统时钟信号的速度设置(或通过发射设置的指示来设置)为第一速度(例如，对应于低速操作模式的速度)，其中系统时钟信号可支持第一速度及大于第一速度的第二速度(例如，对应于高速操作模式的速度)。共用控制器(例如，外部存储器控制器105或装置存储器控制器155)还可基于将系统时钟信号的速度设置为第一速度来禁用(或通过发射禁用指示来禁用)共用数据时钟信号。
在一些状况下，共用控制器(例如，外部存储器控制器105或装置存储器控制器155)可经配置以支持用于存储器装置110的系统时钟信号(例如，CK信号)的两个或多于两个速度。例如，装置存储器控制器155可设置包含在第一存储器裸片(例如，存储器裸片160-a)中的第一模式寄存器，以指示系统时钟信号(例如，CK信号)的速度可被设置为第一速度(例如，对应于低速操作模式的速度)。装置存储器控制器155还可设置包含在第二存储器裸片(例如，存储器裸片160-b)中的第二模式寄存器，以指示系统时钟信号(例如，CK信号)的速度可被设置为第二速度(例如，对应于高速操作模式的速度)。
在一些状况下，共用控制器(例如，外部存储器控制器105或装置存储器控制器155)可经配置以基于系统时钟信号(例如，CK信号)的速度来修改存取操作(例如，读取操作)的突发长度(例如，突发长度16、突发长度32)。例如，装置存储器控制器155可基于将系统时钟信号(例如，CK信号)的速度设置为第一速度来设置包含在第一存储器裸片(例如，存储器裸片160-a)中的用于存储器单元的存取操作的突发长度(例如，突发长度32)。在一些状况下，装置存储器控制器155可设置包含在第一存储器裸片(例如，存储器裸片160-a)中的第一模式寄存器，以将存取操作的突发长度(例如，突发长度32)指示为设置存取操作的突发长度的部分。
图2说明根据本发明之各种实施例的存储器裸片200的实例。存储器裸片200可为参考图1所描述的存储器裸片160的实例。在一些状况下，存储器裸片200可被称为存储器裸片、存储器装置或电子存储器设备。存储器裸片200包含本地存储器控制器260及一或多个存储器单元205，所述一或多个存储器单元可编程以存储不同的逻辑状态。本地存储器控制器260可为参考图1所描述的本地存储器控制器165的实例。每一存储器单元205可为可编程以存储两个或多于两个状态。例如，存储器单元205可经配置以一次存储一位数字逻辑(例如，逻辑0及逻辑1)。在一些状况下，单个存储器单元205可经配置以一次存储多于一位的数字逻辑(例如，逻辑00、逻辑01、逻辑10或逻辑11)。
存储器单元205可将表示可编程状态的电荷存储在电容器中。DRAM架构可包含电容器，所述电容器包含介电材料以存储表示可编程状态的电荷。FeRAM架构可包含电容器，所述电容器包含铁电材料以存储表示可编程状态的电荷及/或极化。
可通过激活或选择例如字线210及/或数字线215的存取线来对存储器单元205执行例如读取及写入的操作。在一些状况下，数字线215也可被称为位线215。对存取线、字线及数字线或其类似物的引用为可互换的，而不会失去理解或操作。激活或选择字线210或数字线215可包含向相应线施加电压。
存储器裸片200可包含以栅格状图案布置的存取线(例如，字线210及数字线215)。存储器单元205可定位于字线210与数字线215的交叉点处。通过对一个字线210及一个数字线215加偏压(例如，向字线210或数字线215施加电压)，可在其交叉点处存取单个存储器单元205。
可通过行解码器220、列解码器225来控制存取存储器单元205。例如，行解码器220可从本地存储器控制器260接收行地址，且基于所接收的行地址来激活适当的字线210。类似地，列解码器225从本地存储器控制器260接收列地址并激活适当的数字线215。例如，存储器裸片200可包含多个字线210(经标记为WL_1到WL_M)及多个数字线215(经标记为DL_1到DL_N)，其中M及N取决于存储器阵列的大小。因此，通过激活字线210及数字线215(例如，WL_1及DL_3)，可存取其交叉点处的存储器单元205。以二维或三维配置的字线210与数字线215的交叉点可被称为存储器单元205的地址。
存储器单元205可包含逻辑存储组件，例如电容器230及开关组件235。电容器230可为介电电容器或铁电电容器的实例。电容器230的第一节点可与开关组件235耦合，且电容器230的第二节点可与电压源240耦合。在一些状况下，电压源240为例如Vss的接地。在一些状况下，电压源240可为与板线驱动器耦合的板线的实例。
开关组件235可为晶体管或任何其它类型的开关装置的实例，所述开关装置选择性地建立或撤销建立两个组件之间的电子通信。如本文中所描述，可通过对电容器230充电或放电来存储各种状态。
选择或取消选择存储器单元205可通过激活或撤销激活开关组件235来实现。电容器230可使用开关组件235与数字线215连接。例如，当开关组件235被撤销激活时，电容器230可与数字线215隔离，且当开关组件235被激活时，电容器230可与数字线215耦合。在一些状况下，开关组件235为晶体管，且通过向晶体管栅极施加电压来控制其操作，其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。字线210可与开关组件235的栅极连接，且可基于向字线210施加电压来激活/撤销激活开关组件235。
字线210可为与存储器单元205电子通信的用于对存储器单元205执行存取操作的导线。在一些架构中，字线210可与存储器单元205的开关组件235的栅极进行电子通信，且可经配置以控制存储器单元的开关组件235。在一些架构中，字线210可与存储器单元205的电容器的节点进行电子通信，且存储器单元205可不包含开关组件。
数字线215可为将存储器单元205与感测组件245连接的导线。在一些架构中，存储器单元205可在存取操作的部分期间与数字线215选择性地耦合。例如，存储器单元205的字线210及开关组件235可经配置以将存储器单元205的电容器230与数字线215耦合及/或隔离。在一些架构中，存储器单元205可与数字线215进行电子通信(例如，恒定)。
感测组件245可经配置以检测存储在存储器单元205的电容器230上的电荷，并基于所存储的电荷确定存储器单元205的逻辑状态。在一些状况下，存储器单元205存储的电荷可能非常小。如此，感测组件245可包含一或多个感测放大器，以放大由存储器单元205输出的信号。感测放大器可在读取操作期间检测数字线215的电荷的微小改变，且可基于检测到的电荷来产生对应于逻辑状态0或逻辑状态1的电压。在读取操作期间，存储器单元205的电容器230可将其电荷放电到其对应的数字线215上。放电可致使数字线215的电压改变。感测组件245可经配置以将横越数字线215从存储器单元205接收的信号与参考电压250进行比较，以便确定存储器单元205的存储状态。例如，在二进制信令中，如果数字线215具有比参考电压250高的电压，那么感测组件245可确定存储器单元205的存储状态为逻辑1，且如果数字线215具有比参考电压250低的电压，那么感测组件245可确定存储器单元205的存储状态为逻辑0。感测组件245可包含各种晶体管或放大器，以便检测并放大信号的差异。检测到的存储器单元205的逻辑状态可通过列解码器225输出为输出255。在一些状况下，感测组件245可为另一组件(例如，列解码器225、行解码器220)的部分。在一些状况下，感测组件245可连接到列解码器225或行解码器220或与其进行电子通信。
本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225及感测组件245)来控制存储器单元205的操作(例如，读取、写入、重写、刷新、放电)。本地存储器控制器260可为参考图1所描述的本地存储器控制器165的实例。在一些状况下，行解码器220、列解码器225及感测组件245中的一或多个可与本地存储器控制器260共置。本地存储器控制器260可经配置以从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令及/或数据，将命令及/或数据翻译成可由存储器裸片200使用的信息，执行存储器裸片200的一或多个操作，及响应于执行一或多个操作，将数据从存储器裸片200传递到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器260可生成行及列地址信号，以便激活期望的字线210及期望的数字线215。本地存储器控制器260还可生成并控制在存储器裸片200的操作期间使用的各种电压或电流。通常，本文中所论述的所施加电压或电流的振幅、形状或持续时间可调整或改变，且针对在操作存储器裸片200中所论述的各种操作可为不同的。
在一些状况下，本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器单元205执行写入操作。在写入操作期间，存储器裸片200的一或多个存储器单元205的逻辑状态可设置为存储所要逻辑状态。本地存储器控制器260可识别对其执行写入操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205的电子通信中的目标字线210及目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210及目标数字线215(例如，向字线210或数字线215施加电压)，以存取目标存储器单元205。本地存储器控制器260可在写入操作期间向数字线215施加特定电压以将特定电荷存储在存储器单元205的电容器中，所述特定电荷指示所要逻辑状态。
在一些状况下，本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器单元执行读取操作。在读取操作期间，可确定存储器阵列的一或多个存储器单元205的逻辑状态。本地存储器控制器260可识别对其执行读取操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205电子通信的目标字线210及目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210及目标数字线215(例如，向字线210或数字线215施加电压)，以存取目标存储器单元205。目标存储器单元205可将其电荷转移到感测组件245(直接地或间接地)。本地存储器控制器260可激发感测组件245(例如，锁存感测组件)，且因此将从存储器单元205接收的信号与参考电压250进行比较。基于所述比较，感测组件245可确定存储在存储器单元205上的逻辑状态。作为读取操作的部分，本地存储器控制器260可将存储在存储器单元205上的逻辑状态传递到外部存储器控制器105(或装置存储器控制器155)。
在一些状况下，存储器裸片200包含二维(2D)存储器阵列或三维(3D)存储器阵列。3D存储器阵列可包含彼此重叠形成的两个或多于两个2D存储器阵列。与2D阵列相比，这可增加可在单个裸片或衬底上放置或形成的存储器单元的数目，这继而可减少生产成本或提高存储器阵列的性能，或两者。存储器裸片200可包含任何数目个层叠(deck)或层级。在一些3D存储器阵列中，一行中的每一层级可具有共用导线，使得每一层级可共享字线210或数字线215或者含有单独的字线210或数字线215。因此，在3D配置中，可激活同一层级的一个字线210及一个数字线215以在其交叉点处存取单个存储器单元205。
在一些状况下，控制器(例如，存储器裸片200的本地存储器控制器260)可接收由系统(例如，包含存储器裸片200的系统的主机或控制器)生成的系统时钟信号(例如，CK信号)。控制器可经由另一控制器(例如，如参考图1所描述的存储器装置110的装置存储器控制器155)接收系统时钟信号。
控制器(例如，本地存储器控制器260)可将与系统时钟信号相关联的系统时钟速度识别为低于阈值(例如，对应于低速操作模式的系统时钟速度)。然后，控制器可将共用数据时钟与存储器裸片200中的数据时钟树(例如，WCK树)断开连接(或通过发射断开连接的指示到系统的主机或控制器来致使断开连接)。WCK树可经配置以响应于存取操作(例如，读取操作)而为存储器裸片200提供用以存取存储器单元205的最终数据时钟信号。此外，共用数据时钟可经配置以为存储器裸片200生成用以接收的共用数据时钟信号(例如，可为两个或多于两个存储器裸片200共用的WCK信号)。在一些状况下，共用数据时钟可在存储器裸片200的外部—例如，为系统的主机或控制器或系统的其它组件的部分。
在一些状况下，控制器(例如，本地存储器控制器260)可基于将系统时钟速度识别为低于阈值来将存储器裸片200中的内部数据时钟连接到数据时钟树(例如，存储器裸片200中的WCK树)。控制器还可基于将系统时钟速度识别为低于阈值，激活内部数据时钟，使得存储器裸片200可使用由内部数据时钟生成的内部数据时钟信号(例如，iWCK信号)来存取存储器单元205，此可在不利用内部数据时钟信号时节省功率或其它资源。在一些状况下，存取操作(例如，从存储器单元检索数据集)可具有可能小于系统时钟信号(例如，CK信号)的一(1)或两(2)个周期的持续时间。在一些状况下，内部数据时钟信号(例如，iWCK信号)可具有可能比共用数据时钟信号(例如，WCK信号)的周期短的周期，且因此可具有可能比共用数据时钟信号的频率高的频率(其也可被称为更快的速度)。
因此，控制器(例如，本地存储器控制器260)可在低速操作模式期间断开连接(例如，撤销激活，致使撤销激活)共用数据时钟以减少功耗并选择使用内部生成的数据时钟信号(例如，iWCK信号)，所述内部生成的数据始终信号可比共用数据时钟信号(例如，WCK信号)更快地操作。因此，当系统时钟处于相对低的速度时，使用内部生成的数据时钟信号(与共用数据时钟信号相反)可支持存储器裸片200在较低数目个系统时钟边沿(例如，CK信号边沿)处产生数据集(例如，256位数据)以增加数据带宽(例如，I/O带宽)或在持续时间期间处理与所述数据集相关联的更多数量的命令以增加命令带宽。因此，本文中所揭示的概念可在低速操作模式期间改进存储器装置的功耗、I/O带宽及命令带宽。
在一些状况下，当本地存储器控制器260将与系统时钟信号(例如，CK信号)相关联的系统时钟速度识别为超过阈值(例如，系统时钟速度对应于高速操作模式，或在一些状况下，除了最小/低速模式之外的任何模式，例如中速模式)时，控制器(例如，本地存储器控制器260)可支持使用共用数据时钟信号(例如，WCK信号)。本地存储器控制器260可基于将系统时钟速度识别为超过阈值来将共用数据时钟连接(或致使连接)到存储器裸片200的数据时钟树(例如，WCK树)且将内部数据时钟与数据时钟树(例如，WCK树)断开连接(或撤销激活)。此外，本地存储器控制器260可撤销激活内部数据时钟。
本文中所描述的各种实例可根据本文中所揭示的支持低速存储器操作的方法、装置及系统使用DRAM单元(或FeRAM单元)来说明包含本地存储器控制器260的存储器裸片200可如何配置及结合共用控制器(例如，外部存储器控制器105或装置存储器控制器155，如参考图1所描述)操作。在一些状况下，存储器裸片200可包含采用不同于DRAM技术或FeRAM技术的存储器技术(例如3D XPointTM存储器技术、PCM技术、MRAM技术及其它技术)的其它类型的存储器单元。如此，本文中所描述的概念可应用于使用时钟控制操作的任何类型的存储器单元。
图3说明根据本文中所揭示的方面的支持低速存储器操作的示范性时序图300。时序图说明在存取操作期间(例如，检索两个数据集的一或多个读取操作)与生成数据集(例如，两个数据集)相关的各种时钟信号及信号。时序图300说明系统时钟信号310(即，CK310)、芯片选择信号315(即，CS 315)、命令信号320(即，CMD 320)、共用数据时钟信号325(即，WCK 325)、内部数据时钟信号330(即，iWCK 330)、读数据(DQ)选通信号335(即，RDQS335)及数据(DQ)信号340(即，DQ 340)。时序图300还绘示任意时间间隔(即，T_arb)以说明本文中所描述的一些特征可能不受特定量的持续时间的限制(例如，读取等待时间(即，RL350)可与系统时钟信号CK 310的周期的任何量相关联)。时序图300可描述由外部存储器控制器105、装置存储器控制器155或本地存储器控制器165或其任何组合支持的存取操作的各方面，如参考图1所描述的。
时序图300的各种信号可由多个信道115载运，如参考图1所述。在一些状况下，CK310可由参考图1所描述的CK信道180载运。在一些状况下，CS 315可由参考图1所描述的其它信道196载运。在一些状况下，CMD 320可由参考图1所描述的CA信道175载运。在一些状况下，WCK 325可由参考图1所描述的WCK信道185载运。在一些状况下，RDQS 335可由参考图1所描述的其它信道196载运。在一些状况下，DQ 340可由参考图1所描述的DQ信道190载运。
存储器装置(例如，存储器装置110，存储器裸片160，存储器裸片200)可使用多个时钟信号(例如，系统时钟信号、共用数据时钟信号)来操作。此类时钟信号可由例如包含存储器装置的系统(例如，系统100)的主机或控制器(例如，外部存储器控制器105)的外部组件(例如，存储器装置外部)生成。在一些状况下，存储器装置(例如，存储器装置110)中的两个或多于两个存储器裸片(例如，存储器裸片160、存储器裸片200)可经配置以接收多个时钟信号。
此外，存储器装置可支持多于一种操作模式，例如低速操作模式、中速操作模式或高速操作模式，或其任何组合。在一些状况下，系统时钟信号(例如，CK 310)可指示特定操作模式。例如，低速操作模式期间的系统时钟信号的周期(例如，CK 310的T0)可能比高速操作模式期间的系统时钟信号的周期(例如，CK 310的T0)大。在一些状况下，存储器装置的存储器裸片中的模式寄存器可存储可与系统时钟信号相关联的操作模式的指示，其可包含系统时钟的速度(例如，第一系统时钟速度、第二系统时钟速度)的指示。此外，可基于系统时钟信号的周期(例如，CK 310的T0)确定(例如，固定)共用数据时钟信号的周期(例如，WCK325的t0)。例如，共用数据时钟信号的两(2)个周期(例如，WCK 325的两个时间t0)可对应于系统时钟信号的一(1)个周期(例如，CK 310的T0)。
在一些状况下，控制器(例如，外部存储器控制器105、装置存储器控制器155、本地存储器控制器165或260)可基于存储器裸片或存储器装置的操作模式来激活(或致使激活，例如通过向另一控制器或组件发射指示)或撤销激活(或致使撤销激活，例如通过向另一控制器或组件发射指示)WCK 325。例如，WCK 325可在低速操作模式期间被撤销激活(例如，如用交叉线图案在时序图300中所绘示，其可指示未知状态)以减少功耗，如时序图300中所说明。
在一些状况下，存储器裸片(存储器装置110的存储器裸片160)可选择性地生成内部数据时钟信号(例如，iWCK 330)。在一些状况下，选择性地生成内部数据时钟信号可减少功耗。内部数据时钟信号(例如，iWCK 330)的周期可独立于系统时钟信号(例如，CK 310)或共用数据时钟信号(例如，WCK 325)。在一些状况下，内部数据时钟信号(例如，iWCK 330)的八(8)个周期可能小于系统时钟信号(例如，CK 310)的一(1)或两(2)个周期。在一些状况下，存储器裸片(例如，存储器裸片160-a的本地存储器控制器165-a、存储器裸片200的本地存储器控制器260)可生成内部数据时钟信号(例如，iWCK 330)，所述内部数据时钟信号在低速操作模式期间操作比共用数据时钟信号(例如，WCK 325)更快。例如，存储器裸片可在时间τ0激活iWCK 330且在时间τ1撤销激活iWCK 330，同时产生数据345(例如，包含数据345-a及数据345-b的两个数据集)，如本文中所描述。
在一些状况下，数据集(例如，256位数据)可包含十六(16)个数据子集(例如，各自对应于数据子集的十六(16)个突发)，如数据345中所展示(例如，第一子集0到第十六子集F)。可在WCK信号(例如，WCK 325)或iWCK信号(例如，iWCK 330)的八(8)个周期(例如，脉冲)期间生成数据集。可在WCK信号或iWCK信号的上升沿或下降沿处生成(例如，选通)每一数据子集。读取数据(DQ)选通信号(例如，RDQS 335)可协调数据信号(例如，DQ 340)以出现在数据输入/输出引脚或信道(例如，DQ引脚、DQ信道190)处。例如，作为DQ 340的部分的包含十六(16)个突发(例如，每一突发对应于数据0到F的子集)的数据345-a可说明在iWCK 330的八(8)个时段期间生成的此数据集。因此，生成包含十六(16)个数据突发的数据集的存取操作可被称为具有突发长度16(BL16)。在一些状况下，可修改存取操作(例如，读取操作)的突发长度。例如，存取操作可具有突发长度16(例如，BL16)或突发长度32(例如，BL32)。
命令信号320(例如，CMD 320)可说明用于存储器裸片(例如，存储器裸片160或存储器裸片200)的存储器单元(例如，参考图2所描述的存储器单元205)的各种命令(例如，读取命令、写入命令、刷新命令、取消选择(DES)命令)。例如，作为CMD 320的部分展示的RD16可包含具有突发长度16(BL16)的读取命令。此外，作为CMD 320的部分展示的DES可包含用以取消选择存储器单元的DES命令。芯片选择信号315(例如，CS 315)可支持激活或撤销激活接收芯片选择信号315的存储器裸片(例如，存储器裸片160或存储器裸片200)。在一些状况下，CS 315的高状态对应于接收CS 315的存储器裸片的有效状态。在一些状况下，CS 315的低状态可对应于DES命令—例如，取消选择存储器单元。在一些状况下，芯片选择信号315(例如，CS 315)在与命令相关联的命令信号320的至少一些部分期间维持高状态，使得与命令信号320相关联的命令(例如，RD16-a、RD16-b)可由存储器裸片(例如，存储器裸片160或存储器裸片200)确认。
在系统时钟信号(例如，CK 310)的第一周期T0期间，芯片选择信号(例如，CS 315)可对应于高状态以激活存储器裸片(例如，存储器裸片160、存储器裸片200)，且命令信号(例如，CMD 320的存取命令RD16-a)可从存储器裸片的存储器单元(例如，存储器单元205)请求以突发长度十六(16)生成数据集。
在一些状况下，使用共用数据时钟信号(例如，相对于CK 310具有2:1比率的WCK325，意味着频率为CK 310的频率的两倍)，存取命令RD16-a可花费WCK 325的某一数目个周期(例如，八(8)个周期)，所述周期又对应于CK 310的一些其它可能较少数目个周期(例如，四(4)个周期)(例如，鉴于读取等待时间RL，周期Ta0至Ta3)350)。
在一些状况下，存储器裸片(例如，存储器裸片200)的本地存储器控制器(例如，本地存储器控制器260)可基于CK 310的周期(其可由被相关模式寄存器存储的一或多个位指示)来识别存储器装置(例如，系统100的存储器装置110)处于低速操作模式。此后，本地存储器控制器可将生成WCK 325的共用数据时钟与存储器裸片200的数据时钟树(例如，WCK树)断开连接(或撤销激活)(例如，如时序图300中所说明，WCK 325被撤销激活)。本地存储器控制器可激活内部数据时钟(例如，在时间τ0)以生成内部数据时钟信号(例如，iWCK330)并将内部生成的iWCK 330路由到存储器裸片200的WCK树。在一些状况下，完成存取命令(例如，RD16-a)所需的iWCK 330的多个周期(例如，八(8)个周期)可对应于小于系统时钟信号(例如，CK 310)的一(1)或两(2)个周期，使得存储器裸片200可在系统时钟信号(例如，CK 310)的一个(1)或两个(2)周期期间产生对应于16个突发(例如，BL16)的数据集(例如，数据345-a)，如时序图300中所说明。
在一些状况下，读取等待时间(例如，RL 350)可与在第一周期T0的开始处发出读取命令(例如，读取命令RD16-a)的时间与响应于读取命令在数据输入/输出信道(例如，DQ信道190)处出现第一数据突发(例如，在DQ 340上的数据345-a的第一突发0)的时间之间的延迟相关。
在一些状况下，当存储器裸片使用WCK 325操作时，读取命令RD16-a可与CK 310的至少四(4)个周期(例如，Ta0到Ta3)相关联，其对应于在数据输入/输出引脚或信道(例如，DQ引脚、DQ信道190)处生成十六(16)个数据(例如，数据345-a)突发的持续时间。如此，例如，直到周期Ta4，才可发出下一命令(例如，读取命令RD16-b)。
在一些状况下，当存储器裸片使用iWCK 330操作时(例如，在低速操作模式期间)，读取命令RD16-a可与小于CK 310的一(1)或两(2)个周期(例如，Ta0)的持续时间相关联，其中持续时间对应于在数据输入/输出引脚或信道处生成十六(16)个数据(例如，数据345-a)突发的时间跨度。如此，下一命令(例如，读取命令RD16-b)可比周期Ta4早得多发出(例如，在如时序图300中所说明周期T1期间)以生成下一数据(例如，数据345-b)集。在一些状况下，本地存储器控制器可在产生所请求的数据(例如，数据345-a及数据345-b)集之后撤销激活内部数据时钟(例如，在时间τ1)以减少功耗。
以此方式，存储器裸片(例如，存储器裸片160，存储器裸片200)可在较短的持续时间内生成具有突发长度十六(16)的数据集，且因此可在低速操作模式期间增加存储器裸片的数据带宽(例如，I/O带宽)。此外，存储器裸片可在一段时间期间处理增加量的命令，且因此可在低速操作模式期间增加存储器裸片200的命令带宽。此外，在低速操作模式期间可撤销激活(例如，关闭)生成或控制WCK 325(例如，共用数据时钟)的电路或组件，以减少包含存储器装置110(及存储器裸片160)的系统(例如，系统100)的功耗。
在一些状况下，控制器(例如，本地存储器控制器165)可识别用于生成系统时钟信号(例如，CK 310)的系统时钟的时钟模式(例如，对应于低速操作模式的时钟模式)，其中第一存储器裸片(例如，存储器裸片160-a)及第二存储器裸片(例如，存储器裸片160-b)可各自经配置以接收系统时钟信号(例如，CK 310)及共用数据时钟信号(例如，WCK 325)。在一些状况下，控制器可基于识别时钟模式为第一存储器裸片生成内部数据时钟信号(例如，iWCK 330)，并将内部数据时钟信号(例如，iWCK 330)路由到第一存储器裸片的数据时钟树(例如，WCK树)。
在一些状况下，控制器可基于识别时钟模式(例如，对应于低速操作模式的时钟模式)来激活第一存储器裸片(例如，存储器裸片160-a)的内部数据时钟，其中内部数据时钟可经配置以生成内部数据时钟信号(例如，iWCK 330)。在一些状况下，控制器可在激活内部数据时钟之后基于系统时钟识别第二时钟模式(例如，对应于高速操作模式的时钟模式)来撤销激活内部数据时钟。在一些状况下，控制器可断开连接(或通过发射断开连接的指示而致使断开连接)共用数据时钟，其中共用数据时钟可基于识别时钟模式(例如，对应于低速操作模式的时钟模式)从第一存储器裸片的数据时钟树生成共用数据时钟信号(例如，WCK325)。
在一些状况下，控制器可识别系统时钟的第二时钟模式(例如，对应于高速操作模式的时钟模式)并基于识别第二时钟模式将共用数据时钟信号(例如，WCK 325)路由到第一存储器裸片(例如，存储器裸片160-a)的数据时钟树。在一些状况下，控制器可撤销激活(或通过发射撤销激活的指示而致使撤销激活)共用数据时钟，其中共用数据时钟基于识别时钟模式(例如，对应于低速操作模式的时钟模式)生成共用数据时钟信号(例如，WCK 325)。在一些状况下，控制器可基于识别时钟模式(例如，对应于低速操作模式的时钟模式)来撤销激活(或通过发射撤销激活的指示而致使撤销激活)用于第一存储器裸片(例如，存储器裸片160-a)及第二存储器裸片(例如，存储器裸片160-b)的共用控制信号。
在一些状况下，控制器可基于识别时钟模式(例如，对应于低时钟模式的时钟模式)来调整与包含在第一存储器裸片中的存储器单元相关的存取操作(例如，CMD 320的RD16)的突发长度。在一些状况下，内部数据时钟信号(例如，iWCK 330)可具有比共用数据时钟信号(例如，WCK 325)更短的周期。在一些状况下，内部数据时钟信号(例如，iWCK 330)可具有比系统时钟信号(例如，CK 310)更短的周期。
在一些状况下，识别时钟模式可包含将系统时钟信号(例如，CK 310)识别为具有第一速度(例如，对应于低速操作模式的速度)，其中系统时钟信号(例如，CK)310)可支持至少第一速度及可能大于第一速度的第二速度(例如，对应于高速操作模式的速度)。在一些状况下，控制器可对包含在第一存储器裸片中的存储器单元(例如，存储器单元205)执行存取操作(例如，CMD 320的RD16)，该存取操作基于内部数据时钟信号(例如，iWCK 330)，其中存取操作可包含小于系统时钟信号(例如，CK 310)的两个周期的持续时间。在一些状况下，识别时钟模式可包含确定第一存储器裸片(例如，存储器裸片160-a)的模式寄存器可指示系统时钟的速度，且基于模式寄存器(例如，基于由模式寄存器存储的一或多个位的值)确定系统时钟的指示速度。
图4展示根据本文中所揭示的方面的支持低速存储器操作的装置的框图400。图400可为存储器装置(例如，参考图1描述的存储器装置110)中的存储器裸片的部分(例如，参考图1及2所描述的存储器裸片160、存储器裸片200)。图400可包含模式寄存器410、内部数据时钟415、共用数据时钟输入缓冲器(WCK IB)420、多路复用器425、数据时钟(WCK)树430、读取数据选通(RDQS)缓冲器435及一定量数据(DQ)缓冲器440。框图400还说明图450，其可为上面列出的组件的替代布置，即模式寄存器410-a、内部数据时钟415-a、共用数据时钟输入缓冲器(WCK IB)420-a及多路复用器425-a。
模式寄存器410可存储存储器裸片的操作模式的指示(其也可被称为存储器裸片的操作模式)。在一些状况下，存储器裸片可支持多于一种操作模式。例如，存储器裸片可支持低速操作模式、中速操作模式或高速操作模式，或其任何组合。在一些状况下，每一操作模式可与用于系统时钟的时钟模式相关联，系统时钟可生成系统时钟信号(例如，参考图3所描述的CK 310)。在一些状况下，模式寄存器410可存储系统时钟的速度的指示(例如，第一系统时钟速度、第二系统时钟速度)。在一些状况下，模式寄存器410可为模式识别组件，其可识别存储器裸片的操作模式。在其它状况下，模式寄存器410可促进模式识别组件(例如，存储器裸片的本地存储器控制器内的组件)以识别存储器裸片的操作模式。
在一些状况下，模式寄存器410可产生用于内部数据时钟415的输出。内部数据时钟415的输出可基于存储在模式寄存器410中的操作模式来激活或撤销激活内部数据时钟415。在一些状况下，模式寄存器410还可基于存储在模式寄存器410中的操作模式产生用于多路复用器425的输出。多路复用器425的输出可促进多路复用器425在内部数据时钟信号(例如，iWCK 330)与共用数据时钟信号(例如，WCK 325)之间进行选择。
内部数据时钟415可在被激活时生成内部数据时钟信号(例如，iWCK 330)(例如，在一些状况下由模式寄存器410的输出激活)。在一些状况下，可基于存储器裸片的操作模式的指示来激活或撤销激活内部数据时钟415。内部数据时钟415可生成内部数据时钟信号(例如，iWCK 330)，其可具有小于共用数据时钟信号(例如，WCK 325)的周期的周期或系统时钟信号的周期(例如，CK 310)。内部数据时钟415可将其输出(例如，iWCK 330)提供到多路复用器425。在一些状况下，内部数据时钟415可包含振荡器。振荡器可确定内部数据时钟信号(例如，iWCK 330)的周期的准确性。在一些状况下，经调节的电源可向振荡器提供电力，使得内部数据时钟信号(例如，iWCK 330)的周期可具有减少的变化或波动，且因此可更精确地配置或确定，这可由于减少的设计容差以及关于内部数据时钟信号频率/周期波动的要求而进一步支持其它组件的更精确配置。
共用数据时钟输入缓冲器(WCK IB)420可接收由共用数据时钟生成的共用数据时钟信号(例如，WCK 325)。共用数据时钟可为外部组件(例如，在存储器裸片外部)，例如包含在系统(例如，系统100)的主机或控制器(例如，外部存储器控制器105、装置存储器控制器155)中或另外由其控制的组件。在一些状况下，WCK IB 420可接收共用数据时钟信号(例如，WCK 325)并将其传送(例如，中继)到多路复用器425。
多路复用器425可基于由模式寄存器410生成的输出在内部数据时钟信号(例如，iWCK 330)与共用数据时钟信号(例如，WCK 325)之间进行选择。例如，当模式寄存器410的输出指示低速操作模式时，多路复用器425可选择内部数据时钟信号(例如，iWCK 330)。随后，在一些状况下，可撤销激活生成共用数据时钟信号(例如，WCK 325)的共用数据时钟以减少功耗。另一方面，当模式寄存器410的输出指示高速操作模式时，多路复用器425可选择共用数据时钟信号(例如，WCK 325)。此外，多路复用器425可将所选择时钟信号(例如，iWCK330或WCK 325)传送(例如，中继)到数据时钟(WCK)树430。
WCK树430可提供数据时钟信号(例如，iWCK 330或WCK 325)以协调生成包含一定量的数据(DQ)子集的数据(DQ)集。例如，响应于具有BL16的读取命令生成包含十六(16)个数据(例如，参考图3所描述的数据345)子集的数据集可能需要八(8)个周期(例如，脉冲)，且因此数据时钟信号的16个边缘。当WCK树430将共用数据时钟信号(例如，WCK 325)提供给RDQS缓冲器435及DQ缓冲器440时，生成数据集可能需要等于对应于WCK 325的八(8)个周期的系统时钟信号(例如，CK 310)的某一数目个周期(例如，四(4)个周期)的持续时间。
当WCK树430将内部数据时钟信号(例如，iWCK 330)提供给RDQS缓冲器435及DQ缓冲器440时，生成数据集可能需要小于系统时钟信号(例如，CK 310)的一(1)或两(2)周期的持续时间，因为与共用数据时钟信号(例如，WCK 325)的八(8)个周期相比，iWCK 330的八(8)个周期可在系统时钟信号(例如，CK 310)的较少周期内发生。尽管在BL16存取操作及双数据速率配置，且因此在所使用的数据时钟的八(8)个周期及十六(16)个时钟边缘的上下文中描述，但应该理解，可应用本文中的教示具有任何突发长度的存取操作以及突发长度与所利用的数据时钟(例如，SDR、DDR)的时钟边沿的数目之间的任何关系。
RDQS缓冲器435及DQ缓冲器440的输出可被发射到系统的主机或控制器(例如，外部存储器控制器105)。DQ缓冲器440的输出可经由DQ信道190发射，如参考图1所描述。RDQS缓冲器435的输出可经由其它信道196发射，如参考图1所描述。
图450说明组件的替代布置。例如，图450展示WCK IB 420-a接收来自多路复用器425-a的输出并将输出传送(例如，中继)到WCK树430。在一些状况下，WCK IB 420-a可增强提供给WCK树430的数据时钟信号(例如，iWCK 330、WCK 325)的稳定性。
在一些状况下，存储器装置(例如，存储器装置110)可包含：第一存储器裸片(例如，存储器裸片160-a)，其经配置以接收可为第一存储器裸片及第二存储器裸片(例如，存储器裸片160-b)共用的共用数据时钟信号(例如，WCK 325)；内部数据时钟(例如，内部数据时钟415)，其包含在第一存储器裸片中且经配置以生成用于第一存储器裸片的内部数据时钟信号(例如，iWCK 330)；以及选择组件(例如，多路复用器425)，其经配置以基于第一存储器裸片的操作模式将共用数据时钟信号(例如，WCK 325)或内部数据时钟信号(例如，iWCK330)路由到第一存储器裸片的数据时钟树(例如，WCK树430)。
在一些状况下，存储器装置可进一步包含模式识别组件(例如，模式寄存器410)，其经配置以识别第一存储器裸片的操作模式且基于将操作模式识别为第一操作模式(例如，低速操作模式)来启用内部数据时钟(例如，iWCK 330)。在一些状况下，模式识别组件可经配置以基于将操作模式识别为第二操作模式(例如，快速操作模式)来禁用内部数据时钟(例如，内部数据时钟415)。在一些状况下，选择组件(例如，多路复用器425)可经配置以在操作模式对应于第一系统时钟速度(例如，对应于低速操作模式的系统时钟速度)时将内部数据时钟信号(例如，iWCK 330)路由到第一存储器裸片的数据时钟树(例如，WCK树430)。此外，选择组件(例如，多路复用器425)可经配置以当操作模式对应于可能大于第一系统时钟速度的第二系统时钟速度(例如，对应于高速操作模式的系统时钟速度)时将共用数据时钟信号(例如，WCK 325)路由到第一存储器裸片的数据时钟树(例如，WCK树430)。
在一些状况下，存储器装置可进一步包含可与第一存储器裸片及第二存储器裸片耦合的共用系统时钟，以及经配置以存储共用系统时钟的速度的指示的模式寄存器(例如，模式寄存器410)，其中操作模式可对应于共用系统时钟的速度。在一些状况下，内部数据时钟信号(例如，iWCK 330)可具有比共用数据时钟信号(例如，WCK 325)更短的周期。在一些状况下，存储器装置可进一步包含控制器(例如，装置存储器控制器155)，其可为第一存储器裸片及第二存储器裸片共用的，其中控制器可经配置以基于操作模式禁用共用数据时钟信号(例如，WCK 325)。在一些状况下，内部数据时钟(例如，内部数据时钟415)可包含包含在第一存储器裸片内的振荡器。此外，存储器装置可包含经配置以为振荡器供电的稳压电源。
在一些状况下，存储器装置(例如，存储器装置110)可包含：第一存储器裸片，其经配置以接收系统时钟信号(例如，CK 310)及共用数据时钟信号(例如，WCK 325)；第二存储器裸片，其经配置以接收系统时钟信号(例如，CK 310)及共用数据时钟信号(例如，WCK325)；内部数据时钟(例如，内部数据时钟415)，其包含在第一存储器裸片中且经配置以生成用于第一存储器裸片的内部数据时钟信号(例如，iWCK 330)，其中内部数据时钟信号(例如，iWCK 330)具有第一周期且共用数据时钟信号(例如，WCK 325)具有第二周期(例如，参考图3所描述的t0)，所述第二周期可能比第一周期长；及选择组件(例如，多路复用器425)，其包含在第一存储器裸片中，所述选择组件经配置以基于系统时钟信号(例如，CK 310)的速度来选择共用数据时钟信号(例如，WCK 325)或内部数据时钟信号(例如，iWCK 330)。
在一些状况下，选择组件(例如，多路复用器425)可经配置以当系统时钟信号(例如，CK 310)的速度可处于由系统时钟信号(例如，CK 310)支持的最小速度时选择内部数据时钟信号(例如，iWCK 330)。此外，选择组件(例如，多路复用器425)可经配置以当系统时钟信号(例如，CK 310)的速度可处于由系统时钟信号(例如，CK 310)支持的最大速度时选择共用数据时钟信号(例如，WCK 325)。在一些状况下，存储器装置可进一步包含包含在第一存储器裸片中的数据时钟树(例如，数据时钟(WCK)树430)，其中数据时钟树可经配置以接收由选择组件(例如，多路复用器425)选择的数据时钟信号。在一些状况下，存储器装置可进一步包含激活组件，其可经配置以基于将系统时钟信号(例如，CK 310)的速度识别为由系统时钟信号支持的最小速度来激活内部数据时钟(例如，内部数据时钟415)，且基于将系统时钟信号(例如，CK 310)的速度识别为由系统时钟信号(例如，CK 310)支持的最大速度来撤销激活内部数据时钟(例如，内部数据时钟415)。
图5展示根据本文中所揭示的方面的支持低速存储器操作的控制器515的框图500。控制器515可为参考图1到2所描述的本地存储器控制器165或本地存储器控制器260的各方面的实例。控制器515可包含加偏压组件520、定时组件525、操作模式管理器530、数据时钟管理器535、时钟分配管理器540及存取管理器545。这些模块中的每一个可彼此直接地或间接地(例如，经由一或多个总线)通信。
操作模式管理器530可识别可生成系统时钟信号的系统时钟的时钟模式，其中第一存储器裸片及第二存储器裸片可各自经配置以接收系统时钟信号及共用数据时钟信号。在一些状况下，操作模式管理器530可识别系统时钟的第二时钟模式。在一些状况下，操作模式管理器530可基于识别时钟模式来调整与包含在第一存储器裸片中的存储器单元有关的存取操作的突发长度。
在一些状况下，识别时钟模式可包含将系统时钟信号识别为具有第一速度，其中系统时钟信号可支持至少第一速度及可能大于第一速度的第二速度。在一些状况下，识别时钟模式可包含将系统时钟信号识别为具有第一速度，其中系统时钟信号可支持至少第一速度及可能大于第一速度的第二速度。在一些状况下，识别时钟模式可包含确定第一存储器裸片的模式寄存器可指示系统时钟的速度。
在一些状况下，操作模式管理器530可将系统时钟速度识别为低于阈值，系统时钟速度与可为第一存储器裸片及第二存储器裸片共用的系统时钟信号相关联。在一些状况下，操作模式管理器530可在将系统时钟速度识别为低于阈值之后，将系统时钟速度识别为超过阈值。
数据时钟管理器535可生成用于第一存储器裸片的内部数据时钟信号。在一些状况下，数据时钟管理器535可基于识别时钟模式来激活第一存储器裸片的内部数据时钟，其中内部数据时钟可经配置以生成内部数据时钟信号。在一些状况下，数据时钟管理器535可基于在激活内部数据时钟之后识别用于系统时钟的第二时钟模式来撤销激活内部数据时钟。在一些状况下，数据时钟管理器535可基于识别时钟模式来撤销激活共用数据时钟，其中共用数据时钟可生成共用数据时钟信号。
在一些状况下，数据时钟管理器535可基于识别时钟模式来撤销激活第一存储器裸片及第二存储器裸片的共用控制信号。在一些状况下，生成内部数据时钟信号可包含生成具有比共用数据时钟信号短的周期的内部数据时钟信号。在一些状况下，生成内部数据时钟信号可包含生成具有比系统数据时钟信号短的周期的内部数据时钟信号。
在一些状况下，数据时钟管理器535可基于将系统时钟速度识别为低于阈值来激活内部数据时钟。在一些状况下，数据时钟管理器535可通过内部数据时钟生成具有可能比共用数据时钟信号的第二周期短的第一周期的内部数据时钟信号。在一些状况下，数据时钟管理器535可基于将系统时钟速度识别为超过阈值来撤销激活内部数据时钟。
时钟分配管理器540可基于识别时钟模式将内部数据时钟信号路由到第一存储器裸片的数据时钟树。在一些状况下，时钟分配管理器540可基于识别时钟模式来将共用数据时钟与第一存储器裸片的数据时钟树断开连接，其中共用数据时钟可生成共用数据时钟信号。在一些状况下，时钟分配管理器540可基于识别第二时钟模式将共用部数据时钟信号路由到第一存储器裸片的数据时钟树。
在一些状况下，时钟分配管理器540可基于将系统时钟速度识别为低于阈值来将共用数据时钟与第一存储器裸片的数据时钟树断开连接，共用数据时钟生成可为第一存储器裸片及第二存储器裸片共用的共用数据时钟信号。在一些状况下，时钟分配管理器540可基于将系统时钟速度识别为低于阈值来将第一存储器裸片内的内部数据时钟连接到数据时钟树。在一些状况下，时钟分配管理器540可基于将系统时钟速度识别为超过阈值来将共用数据时钟连接到第一存储器裸片的数据时钟树。在一些状况下，时钟分配管理器540可基于将系统时钟速度识别为超过阈值来将内部数据时钟与数据时钟树断开连接。
存取管理器545可对包含在第一存储器裸片中的存储器单元执行存取操作，存取操作基于内部数据时钟信号，且存取操作具有小于系统时钟信号的两个周期的持续时间。在一些状况下，存取管理器545可基于内部数据时钟对包含在第一存储器裸片中的存储器单元执行存取操作，其中存取操作可具有可小于系统时钟信号的两个周期的持续时间。在一些状况下，持续时间可能小于系统时钟信号的一个周期。
图6展示根据本文中所揭示的方面说明支持低速存储器操作的方法600的流程图。方法600的操作可由如参考图1、2及5所描述的控制器或其组件实施。例如，方法600的操作可由参考图1、2及5所描述的本地存储器控制器165、本地存储器控制器260或控制器515执行。在一些实例中，控制器515可执行一组代码以控制装置的功能元件以执行下文所描述的功能。另外或替代地，控制器515可使用专用硬件来执行下文所描述的功能的各方面。
在605处，控制器515可识别可生成系统时钟信号的系统时钟的时钟模式，其中第一存储器裸片及第二存储器裸片可各自经配置以接收系统时钟信号及共用数据时钟信号。可根据参考图1至5所描述的方法来执行605的操作。在某些实例中，605的操作的各方面可由参考图6所描述的操作模式管理器执行。
在610处，控制器515可生成用于第一存储器裸片的内部数据时钟信号。可根据参考图1至5所描述的方法来执行610的操作。在某些实例中，610的操作的各方面可由参考图5所描述的数据时钟管理器执行。
在615处，控制器515可基于识别时钟模式将内部数据时钟信号路由到第一存储器裸片的数据时钟树。可根据参考图1至5所描述的方法来执行615的操作。在某些实例中，615的操作的各方面可由参考图5所描述的时钟分布管理器执行。
在一些实例中，如本文中所述的设备可执行一种或多种方法，例如方法600。设备可包含用于识别可生成系统时钟信号的系统时钟的时钟模式的装置，其中第一存储器裸片及第二存储器裸片可各自经配置以接收系统时钟信号及共用数据时钟信号；用于生成用于第一存储器裸片的内部数据时钟信号的装置，以及用于基于识别时钟模式将内部数据时钟信号路由到第一存储器裸片的数据时钟树的装置。
描述用于执行例如方法600的一种或多种方法的另一设备。所述设备可包含存储器阵列及与存储器阵列电子通信的本地存储器控制器，其中本地存储器控制器可操作以识别可生成系统时钟信号的系统时钟的时钟模式，其中第一存储器裸片及第二存储器裸片可各自经配置以接收系统时钟信号及共用数据时钟信号，生成用于第一存储器裸片的内部数据时钟信号，及基于识别时钟模式来将内部数据时钟信号路由到第一存储器裸片的数据时钟树。
本文中所描述的方法600及设备的一些实例可进一步包含用于基于识别时钟模式来激活第一存储器裸片的内部数据时钟的过程、特征、装置或指令，其中内部数据时钟可经配置以生成内部数据时钟信号。本文中所描述的方法600及设备的一些实例可进一步包含用于基于在激活内部数据时钟之后识别系统时钟的第二时钟模式来撤销激活内部数据时钟的过程、特征、装置或指令。本文中所描述的方法600及设备的一些实例可进一步包含用于断开连接共用数据时钟的过程、特征、装置或指令，其中共用数据时钟可基于识别时钟模式来从第一存储器裸片的数据时钟树生成共用数据时钟信号。
本文中所描述的方法600及设备的一些实例可进一步包含用于识别系统时钟的第二时钟模式的过程、特征、装置或指令。本文中所描述的方法600及设备的一些实例可进一步包含用于基于识别第二时钟模式来将共用数据时钟信号路由到第一存储器裸片的数据时钟树的过程、特征、装置或指令。本文中所描述的方法600及设备的一些实例可进一步包含用于撤销激活共用数据时钟的过程、特征、装置或指令，其中共用数据时钟可基于识别时钟模式来生成共用数据时钟信号。
本文中所描述的方法600及设备的一些实例可进一步包含用于基于识别时钟模式来撤销激活用于第一存储器裸片的共用控制信号的过程、特征、装置或指令。本文中所描述的方法600及设备的一些实例可进一步包含用于基于识别时钟模式来调整与包含在第一存储器裸片中的存储器单元有关的存储器操作的突发长度的过程、特征、装置或指令。在本文中所描述的方法600及设备的一些实例中，生成内部数据时钟信号可包含生成具有比共用数据时钟信号短的周期的内部数据时钟信号。
在本文中所描述的方法600及设备的一些实例中，生成内部数据时钟信号可包含生成具有比系统时钟信号短的周期的内部数据时钟信号。在本文中所描述的方法600及设备的一些实例中，识别时钟模式可包含将系统时钟信号识别为具有第一速度，其中系统时钟信号可支持至少第一速度及可能大于第一速度的第二速度。本文中所描述的方法600及设备的一些实例可进一步包含用于对包含在第一存储器裸片中的存储器单元执行存取操作的过程，特征，装置或指令，存取操作基于内部数据时钟信号，且存取操作具有小于系统时钟信号的两个周期的持续时间。在本文中所描述的方法600及设备的一些实例中，识别时钟模式可包含确定第一存储器裸片的模式寄存器指示系统时钟的速度(例如，最小速度或低于阈值的速度)。
图7展示根据本文中所揭示的方面说明支持低速存储器操作的方法700的流程图。方法700的操作可由如参考图1、2及5所描述的控制器或其组件实施。例如，方法700的操作可由参考图1、2及5所描述的本地存储器控制器165、本地存储器控制器260或控制器515执行。在一些实例中，控制器515可执行一组代码以控制装置的功能元件以执行下文所描述的功能。另外或替代地，控制器515可使用专用硬件来执行下文所描述的功能的各方面。
在705处，控制器515可将系统时钟速度识别为低于阈值，系统时钟速度与可为第一存储器裸片及第二存储器裸片共用的系统时钟信号相关联。可根据参考图1至5所描述的方法来执行705的操作。在某些实例中，705的操作的各方面可由参考图5所描述的操作模式管理器执行。
在710处，控制器515可基于将系统时钟速度识别为低于阈值来将共用数据时钟与第一存储器裸片的数据时钟树断开连接，共用数据时钟生成可为第一存储器裸片及第二存储器裸片共用的共用数据时钟信号。可根据参考图1至5所描述的方法来执行710的操作。在某些实例中，710的操作的各方面可由参考图5所描述的时钟分布管理器执行。
在715处，控制器515可基于将系统时钟速度识别为低于阈值来将第一存储器裸片内的内部数据时钟连接到数据时钟树。可根据参考图1至5所描述的方法来执行715的操作。在某些实例中，715的操作的各方面可由参考图5所描述的时钟分布管理器执行。
在一些实例中，如本文中所描述的设备可执行例如方法700的一或多种方法。设备可包含用于将系统时钟速度识别为低于阈值的装置，系统时钟速度与可为第一存储器裸片及第二存储器裸片共用的系统时钟信号相关联；用于基于将系统时钟速度识别为低于阈值来将共用数据时钟与第一存储器裸片的数据时钟树断开连接的装置，共用数据时钟生成可为第一存储器裸片及第二存储器裸片共用的共用数据时钟信号；及用于基于将系统时钟速度识别为低于阈值来将第一存储器裸片内的内部数据时钟连接到数据时钟树的装置。
描述用于执行例如方法700的一种或多种方法的另一设备。所述设备可包含存储器阵列及与存储器介质电子通信的控制器，其中控制器可操作以将系统时钟速度识别为低于阈值，系统时钟速度与可能为第一存储器裸片及第二存储器裸片共用的系统时钟信号相关联；基于将系统时钟速度识别为低于阈值，将共用数据时钟与第一存储器裸片的数据时钟树断开连接，共用数据时钟生成可为第一存储器裸片及第二存储器裸片共用的共用数据时钟信号；及基于将系统时钟速度识别为低于阈值来将第一存储器裸片内的内部数据时钟连接到数据时钟树。
本文中所描述的方法700及设备的一些实例可进一步包含用于基于将系统时钟速度识别为低于阈值来激活内部数据时钟的过程、特征、装置或指令。本文中所描述的方法700及设备的一些实例可进一步包含用于基于内部数据时钟对包含在第一存储器裸片中的存储器单元执行存取操作的过程、特征、装置或指令，其中存取操作具有可能小于系统时钟信号的两个周期的持续时间。在本文中所描述的方法700及设备的一些实例中，持续时间可小于系统时钟信号的一个周期。
本文中所描述的方法700及设备的一些实例可进一步包含用于通过内部数据时钟生成具有可能比共用数据时钟信号的第二周期短的第一周期的内部数据时钟信号的过程，特征，装置或指令。本文中所描述的方法700及设备的一些实例可进一步包含用于在将系统时钟速度识别为低于阈值之后将系统时钟速度识别为超过阈值的过程、特征、装置或指令。本文中所描述的方法700及设备的一些实例可进一步包含用于基于将系统时钟速度识别为超过阈值来将共用数据时钟连接到第一存储器裸片的数据时钟树的过程、特征、装置或指令。本文中所描述的方法700及设备的一些实例可进一步包含用于基于将系统时钟速度识别为超过阈值来将内部数据时钟与数据时钟树断开连接的过程、特征、装置或指令。本文中所描述的方法700及设备的一些实例可进一步包含用于基于将系统时钟速度识别为超过阈值来撤销激活内部数据时钟的过程、特征、装置或指令。
在一些实例中，设备可使用专用硬件来执行本文中所描述的功能的各方面。所述设备可包含：第一存储器裸片，其经配置以接收为第一存储器裸片及第二存储器裸片共用的共用数据时钟信号；内部数据时钟，其被包含在第一存储器裸片中且经配置以生成用于第一存储器裸片的内部数据时钟信号；及选择组件，其经配置以基于第一存储器裸片的操作模式将共用数据时钟信号或内部数据时钟信号路由到第一存储器裸片的数据时钟树。
在一些状况下，设备可包含模式识别组件，所述模式识别组件经配置以识别第一存储器裸片的操作模式，且基于将操作模式识别为第一操作模式来启用内部数据时钟。在一些状况下，模式识别组件可经配置以基于将操作模式识别为第二操作模式来禁用内部数据时钟。在一些状况下，选择组件可经配置以当操作模式对应于第一系统时钟速度时将内部数据时钟信号路由到第一存储器裸片的数据时钟树，且选择组件可经配置以当操作模式可对应于可能大于第一系统时钟速度的第二系统时钟速度时将共用数据时钟信号路由到第一存储器裸片的数据时钟树。
在一些状况下，设备可包含可与第一存储器裸片及第二存储器裸片耦合的共用系统时钟，以及经配置以存储共用系统时钟的速度的指示的模式寄存器，其中操作模式可对应于共用系统时钟的速度。在一些状况下，内部数据时钟信号可具有比共用数据时钟信号短的周期。在一些状况下，所述设备可包含可为第一存储器裸片计第二存储器裸片共用的控制器，其中控制器可经配置以基于操作模式禁用共用数据时钟信号。在一些状况下，内部数据时钟可包含包含在第一存储器裸片内的振荡器及经配置以为振荡器供电的稳压电源。
在一些实例中，设备可使用专用硬件来执行本文中所描述的功能的各方面。所述设备可包含：第一存储器裸片，其经配置以接收系统时钟信号及共用数据时钟信号；第二存储器裸片，其经配置以接收系统时钟信号及共用数据时钟信号；内部数据时钟，其被包含在第一存储器裸片中且经配置以生成用于第一存储器裸片的内部数据时钟信号，其中内部数据时钟信号可具有第一周期，且共用数据时钟信号可具有比第一周期长的第二周期；以及选择组件，其被包含在第一存储器裸片中，选择组件经配置以基于系统时钟信号的速度来选择共用数据时钟信号或内部数据时钟信号。
在一些状况下，选择组件可经配置以当系统时钟信号的速度可处于由系统时钟信支持的最小速度时选择内部数据时钟信号。在一些状况下，选择组件可经配置以当系统时钟信号的速度可处于由系统时钟信支持的最大速度时选择共用数据时钟信号。在一些状况下，所述设备可包含包含在第一存储器裸片中的数据时钟树，其中数据时钟树可经配置以接收由选择组件选择的数据时钟信号。在一些状况下，所述设备可包含激活组件，所述激活组件经配置以基于将系统时钟信号的速度识别为由系统时钟信号支持的最小速度来激活内部数据时钟，且基于将系统时钟信号的速度识别为由系统时钟信号支持的最大速度来停用内部数据时钟。
在一些实例中，设备可使用专用硬件来执行本文中所描述的功能的各方面。所述设备可包含：第一存储器裸片，其经配置以接收系统时钟信号及共用数据时钟信号；第二存储器裸片，其经配置以接收系统时钟信号及共用数据时钟信号；以及控制器，其经配置以将系统时钟信号的速度设置为第一速度，其中系统时钟信号可支持第一速度及大于第一速度的第二速度；及基于将系统时钟信号的速度设置为第一速度来禁用共用数据时钟信号。
在一些状况下，控制器还可经进一步配置以设置包含在第一存储器裸片中的第一模式寄存器以指示系统时钟信号的速度可被设置为第一速度且设置包含在第二存储器中的第二模式寄存器以指示系统时钟信号的速度可设置为第二速度。在一些状况下，控制器可经进一步配置以基于将系统时钟信号的速度设置为第一速度来为包含在第一存储器裸片中的存储器单元设置存取操作的突发长度。在一些状况下，设置存取操作的突发长度可包含设置包含在第一存储器裸片中的第一模式寄存器以指示存取操作的突发长度。
应注意，本文中所描述方法描述可能实施方案，且可重新配置或以其它方式修改操作及步骤，且其它实施方案为可能的。此外，可组合来自方法中的两者或多于两者的实例。
可使用多种不同科技及技术中的任一个来表示本文中所描述的信息及信号。举例来说，可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示可贯穿上文描述所参考的数据、指令、命令、信息、信号、位、符号及码片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，信号可表示信号的总线，其中总线可具有各种位宽度。
术语“电子通信”及“耦合”是指支持组件之间的电子流的组件之间的关系。此可包含组件之间的直接连接，或可包含中间组件。彼此进行电子通信或耦合的组件可主动地交换电子或信号(例如，在激励电路中)或可不主动地交换电子或信号(例如，在去激励电路中)，但可经配置及可操作以在激励电路时交换电子或信号。举例来说，经由开关(例如，晶体管)物理连接的两个组件处于电子通信中，或可耦合而不管开关的状态(即，断开还是闭合)。
本文中所论述的装置，包含存储器裸片160，可形成在半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些状况下，衬底为半导体晶片。在其它状况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用各种化学物质(包含但不限于磷、硼或砷)掺杂来控制衬底或衬底的子区域的导电率。掺杂可在衬底的初始形成或生长期间，通过离子注入或通过任何其它掺杂手段执行。
本文中所阐明的描述结合随附图式描述实例配置，且并不表示可被实施或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意谓“用作实例、例子或说明”，而非意谓“较佳”或“优于其它实例”。出于提供对所描述技术的理解的目的，详细描述包含特定细节。然而，可在无这些特定细节的情况下实践这些技术。在一些状况下，以块图形式展示熟知的结构及装置以便避免混淆所描述实例的概念。
在附图中，相似组件或特征可具有相同参考标签。另外，可通过在参考标签之后加上短划线及区分相似组件的第二标签来区分相同类型的各种组件。如果在本说明书中仅仅使用第一参考标签，那么描述适用于具有相同第一参考标签的相似组件中的任一个，而不管第二参考标签。
可使用多种不同科技及技术中的任一个来表示本文中所描述的信息及信号。举例来说，可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示可贯穿本文中描述所参考的数据、指令、命令、信息、信号、位、符号及码片。
因此，结合本文中的揭示内容所描述的各种说明性块及模块可运用经设计以执行本文中所描述的功能的以下各项来实施或执行：通用处理器、DSP、ASIC、场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其任何组合。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。还可将处理器实施为计算装置的组合(例如数字信号处理器(DSP)与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此类配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任一组合来实施。如果以由处理器执行的软件予以实施，那么所述功能可作为一或多个指令或代码而存储于计算机可读介质上或经由非暂时性计算机可读介质进行发射。其它实例及实施方案在本发明及随附权利要求书的范围内。举例来说，由于软件的性质，可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施本文中所描述的功能。实施功能的特征也可实际上位于各种位置处，包含经分布使得在不同实体部位处实施功能的部分。此外，如本文中(包含在权利要求书中)所使用，如在物项列表(例如，后面接以例如“中的至少一个”或“中的一或多个”的短语的物项列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一个的列表意谓A或B或C或AB或AC或BC或ABC(即，A及B及C)。此外，如本文中所使用，短语“基于”不应被认作对条件的闭集的参考。举例来说，被描述为“基于条件A”的示范性步骤可基于条件A及条件B两者而不脱离本发明的范围。换句话说，如本文中所使用，短语“基于”应在方式上应被认作与短语“至少部分地基于”相同。
计算机可读介质包含非暂时性计算机存储介质及通信介质两者，包含任何便于计算机程序从一个地方传送到另一地方的介质。非暂时性存储介质可为可由通用或专用计算机存取的任何可用介质。作为实例而非限制，非暂时性计算机可读介质可包含RAM、ROM、电可擦除可编程只读存储器(EEPROM)、紧密光盘(CD)ROM或其它光盘存储器、磁盘存储器或其它磁性存储器，或可用以载运或存储呈指令或数据结构形式的所要程序码装置且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性介质。此外，可将任何连接适当地称为计算机可读介质。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电及微波等无线技术从网站、服务器或其它远程源传输软件，那么所述同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波等无线技术皆包含于介质的定义中。如本文中所使用，磁盘及光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘及蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘通过激光以光学方式再现数据。以上各项的组合还包含于计算机可读介质的范围内。
提供本文中的描述以使所属领域的技术人员能够制作或使用本发明。在不脱离本发明的范围的情况下，对这些实施方案的各种修改对于所属领域的技术人员来说将易于显而易见，且本文中所定义的一般原理可应用于其它变化形式。因此，本发明并不限于本文中所描述的实例及设计，而是应符合与本文中所揭示的原理及新颖特征相一致的最广泛范围。

Claims (32)

1.一种用于存储的方法，其包括：
识别用于生成系统时钟信号的系统时钟的时钟模式，其中第一存储器裸片及第二存储器裸片各自经配置以接收所述系统时钟信号及共用数据时钟信号；
生成用于所述第一存储器裸片的内部数据时钟信号，所述内部数据时钟信号的周期比所述共用数据时钟信号的周期短；及
至少部分地基于识别所述时钟模式，将所述内部数据时钟信号路由到所述第一存储器裸片的数据时钟树，所述数据时钟树经配置以响应于存取操作而为至少所述第一存储器裸片提供用以存取包含在所述第一存储器裸片中的存储器单元的最终数据时钟信号。
2.根据权利要求1所述的方法，其进一步包括：
至少部分地基于识别所述时钟模式来激活用于所述第一存储器裸片的内部数据时钟，其中所述内部数据时钟经配置以生成所述内部数据时钟信号。
3.根据权利要求2所述的方法，其进一步包括：
至少部分地基于在激活所述内部数据时钟之后识别用于所述系统时钟的第二时钟模式来撤销激活所述内部数据时钟。
4.根据权利要求1所述的方法，其进一步包括：
至少部分地基于识别所述时钟模式将共用数据时钟与所述第一存储器裸片的所述数据时钟树断开连接，其中所述共用数据时钟生成所述共用数据时钟信号。
5.根据权利要求1所述的方法，其进一步包括：
识别用于所述系统时钟的第二时钟模式；及
至少部分地基于识别所述第二时钟模式，将所述共用数据时钟信号路由到所述第一存储器裸片的所述数据时钟树。
6.根据权利要求1所述的方法，其进一步包括：
至少部分地基于识别所述时钟模式来撤销激活共用数据时钟，其中所述共用数据时钟生成所述共用数据时钟信号。
7.根据权利要求1所述的方法，其进一步包括：
至少部分地基于识别所述时钟模式来撤销激活用于所述第一存储器裸片及所述第二存储器裸片的共用控制信号。
8.根据权利要求1所述的方法，其进一步包括：
至少部分地基于识别所述时钟模式来调整与所述存储器单元有关的存取操作的突发长度。
9.根据权利要求1所述的方法，其中所述内部数据时钟信号的周期比所述系统时钟信号的周期短。
10.根据权利要求9所述的方法，其中识别所述时钟模式包括：
将所述系统时钟信号识别为具有第一速度，其中所述系统时钟信号至少支持所述第一速度及大于所述第一速度的第二速度。
11.根据权利要求9所述的方法，其进一步包括：
对包含在所述第一存储器裸片中的存储器单元执行存取操作，所述存取操作至少部分地基于所述内部数据时钟信号，且所述存取操作具有小于所述系统时钟信号的两个周期的持续时间。
12.根据权利要求1所述的方法，其中识别所述时钟模式包括：
确定用于所述第一存储器裸片的模式寄存器指示所述系统时钟的速度。
13.一种用于存储的方法，其包括：
将系统时钟速度识别为低于阈值，所述系统时钟速度与为第一存储器裸片及第二存储器裸片共用的系统时钟信号相关联；
至少部分地基于将所述系统时钟速度识别为低于所述阈值，将共用数据时钟与所述第一存储器裸片的数据时钟树断开连接，所述共用数据时钟生成为所述第一存储器裸片及所述第二存储器裸片共用的共用数据时钟信号；
至少部分地基于将所述系统时钟速度识别为低于所述阈值来将所述第一存储器裸片内的内部数据时钟连接到所述数据时钟树；及
通过所述内部数据时钟生成内部数据时钟信号，所述内部数据时钟信号具有比所述共用数据时钟信号的第二周期短的第一周期。
14.根据权利要求13所述的方法，其进一步包括：
至少部分地基于将所述系统时钟速度识别为低于所述阈值来激活所述内部数据时钟。
15.根据权利要求13所述的方法，其进一步包括：
至少部分地基于所述内部数据时钟来对包含在所述第一存储器裸片中的存储器单元执行存取操作，其中所述存取操作具有小于所述系统时钟信号的两个周期的持续时间。
16.根据权利要求15所述的方法，其中所述持续时间小于所述系统时钟信号的一个周期。
17.根据权利要求13所述的方法，其进一步包括：
在将所述系统时钟速度识别为低于所述阈值之后，将所述系统时钟速度识别为超过所述阈值；
至少部分地基于将所述系统时钟速度识别为超过所述阈值，将所述共用数据时钟连接到所述第一存储器裸片的所述数据时钟树；
至少部分地基于将所述系统时钟速度识别为超过所述阈值，将所述内部数据时钟与所述数据时钟树断开连接；及
至少部分地基于将所述系统时钟速度识别为超过所述阈值来撤销激活所述内部数据时钟。
18.一种存储器设备，其包括：
第一存储器裸片，其经配置以接收为所述第一存储器裸片及第二存储器裸片共用的共用数据时钟信号；
内部数据时钟，其包含在所述第一存储器裸片中，且经配置以生成用于所述第一存储器裸片的内部数据时钟信号，其中所述内部数据时钟信号的周期比所述共用数据时钟信号的周期短；及
选择组件，其经配置以至少部分地基于所述第一存储器裸片的操作模式将所述共用数据时钟信号或所述内部数据时钟信号路由到所述第一存储器裸片的数据时钟树。
19.根据权利要求18所述的存储器设备，其进一步包括：
模式识别组件，其经配置以识别所述第一存储器裸片的所述操作模式，且至少部分地基于将所述操作模式识别为第一操作模式来启用所述内部数据时钟。
20.根据权利要求19所述的存储器设备，其中所述模式识别组件经配置以至少部分地基于将所述操作模式识别为第二操作模式来禁用所述内部数据时钟。
21.根据权利要求18所述的存储器设备，其中：
所述选择组件经配置以在所述操作模式对应于第一系统时钟速度时将所述内部数据时钟信号路由到所述第一存储器裸片的所述数据时钟树；且
所述选择组件经配置以当所述操作模式对应于大于所述第一系统时钟速度的第二系统时钟速度时将所述共用数据时钟信号路由到所述第一存储器裸片的所述数据时钟树。
22.根据权利要求18所述的存储器设备，其进一步包括：
共用系统时钟，其与所述第一存储器裸片及所述第二存储器裸片耦合；及
模式寄存器，其经配置以存储所述共用系统时钟的速度的指示，其中所述操作模式对应于所述共用系统时钟的所述速度。
23.根据权利要求18所述的存储器设备，其进一步包括：
控制器，其为所述第一存储器裸片及所述第二存储器裸片共用的，其中所述控制器经配置以至少部分地基于所述操作模式来禁用所述共用数据时钟信号。
24.根据权利要求18所述的存储器设备，其中所述内部数据时钟包括包含在所述第一存储器裸片内的振荡器，所述存储器设备进一步包括：
稳压电源，其经配置以为所述振荡器供电。
25.一种存储器设备，其包括：
第一存储器裸片，其经配置以接收系统时钟信号及共用数据时钟信号；
第二存储器裸片，其经配置以接收所述系统时钟信号及所述共用数据时钟信号；
内部数据时钟，其包含在所述第一存储器裸片中且经配置以生成用于所述第一存储器裸片的内部数据时钟信号，其中所述内部数据时钟信号具有第一周期，且所述共用数据时钟信号具有比所述第一周期长的第二周期；及
选择组件，其包含在所述第一存储器裸片中，所述选择组件经配置以至少部分地基于所述系统时钟信号的速度来选择所述共用数据时钟信号或所述内部数据时钟信号。
26.根据权利要求25所述的存储器设备，其中：
所述选择组件经配置以在所述系统时钟信号的所述速度处于由所述系统时钟信号支持的最小速度时选择所述内部数据时钟信号；且
所述选择组件经配置以在所述系统时钟信号的所述速度处于由所述系统时钟信号支持的最大速度时选择所述共用数据时钟信号。
27.根据权利要求25所述的存储器设备，其进一步包括：
数据时钟树，其包含在所述第一存储器裸片中，其中所述数据时钟树经配置以接收由所述选择组件选择的数据时钟信号。
28.根据权利要求25所述的存储器设备，其进一步包括：
激活组件，其经配置以：
至少部分地基于将所述系统时钟信号的所述速度识别为由所述系统时钟信号支持的最小速度来激活所述内部数据时钟；且
至少部分地基于将所述系统时钟信号的所述速度识别为由所述系统时钟信号支持的最大速度来撤销激活所述内部数据时钟。
29.一种存储器设备，其包括：
第一存储器裸片，其经配置以接收系统时钟信号及共用数据时钟信号；
第二存储器裸片，其经配置以接收所述系统时钟信号及所述共用数据时钟信号；及
控制器，其经配置以：
将所述系统时钟信号的速度设置为第一速度，其中所述系统时钟信号支持所述第一速度及大于所述第一速度的第二速度；及
至少部分地基于将所述系统时钟信号的所述速度设置为所述第一速度来禁用所述共用数据时钟信号。
30.根据权利要求29所述的存储器设备，其中所述控制器经进一步配置以：
设置包含在所述第一存储器裸片中的第一模式寄存器，以指示所述系统时钟信号的所述速度被设置为所述第一速度；且
设置包含在所述第二存储器裸片中的第二模式寄存器，以指示所述系统时钟信号的所述速度被设置为所述第二速度。
31.根据权利要求29所述的存储器设备，其中所述控制器经进一步配置以：
至少部分地基于将所述系统时钟信号的所述速度设置为所述第一速度来设置包含在所述第一存储器裸片中的存储器单元的存取操作的突发长度。
32.根据权利要求31所述的存储器设备，其中设置所述存取操作的所述突发长度包括：
设置包含在所述第一存储器裸片中的第一模式寄存器以指示所述存取操作的所述突发长度。
CN201910817955.9A 2018-09-04 2019-08-30 用于低速存储器操作的方法和设备 Active CN110880342B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/121,222 US10642512B2 (en) 2018-09-04 2018-09-04 Low-speed memory operation
US16/121,222 2018-09-04

Publications (2)

Publication Number Publication Date
CN110880342A CN110880342A (zh) 2020-03-13
CN110880342B true CN110880342B (zh) 2023-09-12

Family

ID=69641126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910817955.9A Active CN110880342B (zh) 2018-09-04 2019-08-30 用于低速存储器操作的方法和设备

Country Status (2)

Country Link
US (2) US10642512B2 (zh)
CN (1) CN110880342B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10963168B2 (en) * 2019-01-15 2021-03-30 Micron Technology, Inc. Memory system and operations of the same
US10943628B2 (en) 2019-07-22 2021-03-09 Micron Technology, Inc. Memory device capable of adjusting clock signal based on operating speed and propagation delay of command/address signal
CN111610937A (zh) * 2020-05-26 2020-09-01 群联电子股份有限公司 数据写入方法、存储器存储装置及存储器控制电路单元
KR20220073924A (ko) * 2020-11-27 2022-06-03 삼성전자주식회사 백그라운드 트레이닝을 수행하는 수신기, 이를 포함하는 메모리 장치 및 이를 이용한 데이터 수신 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107835988A (zh) * 2015-07-14 2018-03-23 高通股份有限公司 用于高速存储器接口的低功率时钟定时

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4201490B2 (ja) * 2000-04-28 2008-12-24 富士通マイクロエレクトロニクス株式会社 自動プリチャージ機能を有するメモリ回路及び自動内部コマンド機能を有する集積回路装置
US6333562B1 (en) 2000-07-13 2001-12-25 Advanced Semiconductor Engineering, Inc. Multichip module having stacked chip arrangement
KR100387530B1 (ko) 2001-07-04 2003-06-18 삼성전자주식회사 에코 클럭 경로를 가지는 반도체 메모리 장치
TW563132B (en) 2001-10-09 2003-11-21 Via Tech Inc Common DRAM controller supports double-data-rate and quad-data-rate memory
JP2004103061A (ja) * 2002-09-05 2004-04-02 Renesas Technology Corp 半導体記憶装置
US6762974B1 (en) * 2003-03-18 2004-07-13 Micron Technology, Inc. Method and apparatus for establishing and maintaining desired read latency in high-speed DRAM
JP4703997B2 (ja) 2004-09-28 2011-06-15 富士通セミコンダクター株式会社 半導体集積回路
US7870415B2 (en) 2007-08-24 2011-01-11 Analog Devices, Inc. Clock processors in high-speed signal converter systems with data clock aligner sharing error signal produced in duty cycle stabilizer
TWI355061B (en) 2007-12-06 2011-12-21 Nanya Technology Corp Stacked-type chip package structure and fabricatio
KR101566410B1 (ko) 2009-04-10 2015-11-06 삼성전자주식회사 그라운드 임피던스를 이용하여 패키지에서의 전력 잡음을 제거한 반도체 패키지
US8645117B2 (en) * 2010-05-27 2014-02-04 Freescale Semiconductor, Inc. Clock simulation device and methods thereof
JP2013528324A (ja) 2010-06-08 2013-07-08 モサイド・テクノロジーズ・インコーポレーテッド ピラー接続を有するマルチチップパッケージ
KR20130118175A (ko) 2012-04-19 2013-10-29 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR20140011687A (ko) 2012-07-18 2014-01-29 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US8942333B2 (en) 2012-11-12 2015-01-27 Texas Instruments Incorporated Apparatus and methods for clock alignment for high speed interfaces
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US20150221614A1 (en) 2014-02-06 2015-08-06 Sehat Sutardja High-bandwidth dram using interposer and stacking
US9660656B2 (en) 2015-04-15 2017-05-23 Sandisk Technologies Llc Delay compensation
KR102272259B1 (ko) * 2015-07-01 2021-07-06 삼성전자주식회사 커맨드 연동 클럭 생성 스키마를 갖는 반도체 메모리 장치
US10090026B2 (en) * 2017-02-28 2018-10-02 Micron Technology, Inc. Apparatuses and methods for providing internal memory commands and control signals in semiconductor memories
US20190103357A1 (en) 2017-09-29 2019-04-04 Intel Corporation Methods of forming package on package assemblies with reduced z height and structures formed thereby

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107835988A (zh) * 2015-07-14 2018-03-23 高通股份有限公司 用于高速存储器接口的低功率时钟定时

Also Published As

Publication number Publication date
US10642512B2 (en) 2020-05-05
US20200233592A1 (en) 2020-07-23
US20200073562A1 (en) 2020-03-05
US11644985B2 (en) 2023-05-09
CN110880342A (zh) 2020-03-13

Similar Documents

Publication Publication Date Title
CN110880342B (zh) 用于低速存储器操作的方法和设备
US10748600B2 (en) Phase charge sharing reduction
CN114286973B (zh) 存储体可配置的功率模式
US11282562B2 (en) Refresh-related activation improvements
CN111063385A (zh) 智能封装后修复
CN113366570A (zh) 用于组合式存取操作的堆叠的存储器裸片
EP4345630A2 (en) Command block management
US11907546B2 (en) Memory system and operations of the same
US20220391114A1 (en) Configuring command/address channel for memory
JP2022537192A (ja) メモリデバイス内の投機的セクション選択
KR20210061449A (ko) 유연한 버스 관리
US11868220B2 (en) Efficient power scheme for redundancy
CN114287033A (zh) 可配置的存储器裸片电容

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant