CN114287033A - 可配置的存储器裸片电容 - Google Patents

Abstract

本发明描述用于可配置的存储器裸片电容的方法、系统及装置。存储器装置可包含电容性组件，所述电容性组件可包含一或多个电容器及关联切换组件。所述电容性组件可与输入/输出(I/O)衬垫及关联输入缓冲器耦合，且所述电容性组件的所述一或多个电容器与所述I/O衬垫可经由所述切换组件可选择性地耦合。切换组件可个别地、协同地或根本不被激活，使得所述电容器中的一者、多者或无一者可与所述I/O衬垫耦合。所述电容性组件、所述I/O衬垫及所述输入缓冲器可包含于所述存储器装置的同一裸片中。在一些状况下，所述电容性组件的配置可基于从主机装置接收的信令。

Description

可配置的存储器裸片电容

背景技术

下文大体来说涉及一种包含至少一个存储器装置的系统，且更特定地说，涉及可配置的存储器裸片电容。

存储器装置广泛地用于在例如计算机、无线通信装置、相机、数字显示器及其类似者的各种电子装置中存储信息。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置最常存储两个状态中的一者，常常由逻辑1或逻辑0表示。在其它装置中，可存储多于两个状态。为了存取所存储信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可在存储器装置中写入或编程状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它者。存储器装置可为易失性的或非易失性的。即使在不存在外部电源的情况下，非易失性存储器，例如FeRAM，也可维持其所存储逻辑状态历时扩展的时间段。易失性存储器装置，例如DRAM，在与外部电源断开连接时可能丢失其所存储状态。

一些系统可包含与主机装置耦合的一或多个存储器装置，其中所述存储器装置可向主机装置提供数据存储或其它存储器能力。在一些状况下，主机装置与关联存储器装置之间的信令可经历干扰或噪声，这可使系统的性能降级。

附图说明

图1绘示根据如本文中所公开的实例的支持可配置的存储器裸片电容的系统的实例。

图2绘示根据如本文中所公开的实例的支持可配置的存储器裸片电容的存储器裸片的实例。

图3绘示根据如本文中所公开的实例的支持可配置的存储器裸片电容的电路的实例。

图4绘示根据如本文中所公开的实例的支持可配置的存储器裸片电容的总线拓扑的实例。

图5绘示根据如本文中所公开的实例的支持可配置的存储器裸片电容的存储器装置配置的实例。

图6绘示根据如本文中所公开的实例的支持可配置的存储器裸片电容的过程流程的实例。

图7展示根据本公开的方面的支持可配置的存储器裸片电容的存储器装置的框图。

图8展示根据本公开的方面的支持可配置的存储器裸片电容的主机装置的框图。

图9到11展示绘示根据如本文中所公开的实例的支持可配置的存储器裸片电容的一或多种方法的流程图。

具体实施方式

存储器装置可经配置以与主机装置交换信号，且在一些状况下，在存储器装置与主机装置之间交换的信号可经历干扰(例如噪声、串扰及其类似者)。举例来说，归因于存储器装置与主机装置之间的反射，或归因于与也可与主机装置耦合(例如经由与存储器装置共同的总线)的其它存储器装置相关联的其它信号或反射或归因于所属领域的一般技术人员可了解的其它原因，可出现干扰。

在一些状况下，增加主机装置与一或多个存储器装置之间的信令的转换速率(例如缩短上升及下降时间)可提供各种益处或与之相关，例如与较高速度(例如较高频率)信令相关联的增加的数据速率。然而，增加转换速率可增加系统内的干扰量(例如归因于较高频率谐波及增加的电容性串扰，或所属领域的一般技术人员可了解的其它原因)。另外或替代地，增加转换速率可减低用于在存储器装置处解译信号的电压裕度(例如关于用于解码信令的数据窗，其也可被称作眼睛窗)。在一些状况下，减小如由主机装置传输到一或多个存储器装置的信号的转换速率可为非所要的或不被主机装置所支持。

然而，如本文中所描述，通过在存储器装置处包含可配置(例如可调整、可调谐)电容，可减轻如由存储器装置观测到的信号反射及其它干扰源。可配置的电容可包含于存储器装置内的存储器裸片中(例如可配置于裸片电容上)，这可避免可能造成布局或其它空间问题的对装置外部的电容器的需求，以及具有其它益处。存储器装置处的可配置的电容可经配置为具有一电容，所述电容减轻由于例如与其它存储器装置相关联的信号反射引起的反射及其它干扰源，所述其它存储器装置经由共同总线(例如使用飞跃式总线拓扑)(例如共同命令/地址(CA)总线)与所述存储器装置及主机装置耦合。

举例来说，存储器装置可包括可配置的电容性组件，所述可配置的电容性组件的电容可为可调整的(可调谐的)以便调整或配置与包含于存储器裸片中的I/O衬垫相关联的电容。所述电容性组件可包含一或多个电容器及一或多个关联切换组件(例如晶体管)。切换组件可与一或多个相应电容器相关联，且电容性组件的一或多个电容器与I/O衬垫可经由切换组件可选择性地耦合。举例来说，一或多个切换组件可激活或接通(闭合)一或多个电容器且将一或多个电容器与I/O衬垫与输入缓冲器之间的导电路径耦合。切换组件可个别地、协同地或根本不被激活，使得电容器中的任一或多者可与I/O衬垫耦合，或电容器中无一者可与I/O衬垫耦合。电容性组件可操作以调整或配置与I/O衬垫相关联的电容(例如存储器装置的存储器裸片的输入电容)。在一些状况下，电容性组件可与I/O衬垫及包含于裸片中的关联输入缓冲器耦合(例如电容性组件可与I/O衬垫与输入缓冲器之间的导电线耦合)。

存储器装置可识别用于可配置的电容性组件的目标配置。举例来说，主机装置可向存储器装置信令以指示用于电容性组件的目标电容或相关配置信息。存储器装置可从主机装置接收信令且可基于所指示的目标电容或配置信息来配置电容性组件。举例来说，与存储器装置相关联的控制器可根据所指示的目标电容或配置信息来激活或解除激活一或多个切换组件。I/O衬垫的经调整电容可调整(例如减低)与在存储器装置处所接收的信号相关联的转换速率且可减少由经反射信号产生的噪声，这可增加存储器装置解码从主机装置接收的信号的准确度及可靠性，以及具有其它益处。在其它实施方案当中，信令的此增强的准确度及可靠性可在汽车或其它安全决定性部署中提供安全及其它益处。

本公开的特征最初在如参看图1及2所描述的存储器系统及存储器裸片的内容背景中加以描述。本公开的特征在如参看图3到6所描述的电路图、系统拓扑、存储器装置配置及过程流程的内容背景中加以描述。本公开的这些及其它特征是由与可配置的存储器裸片电容相关的设备图解及流程图加以进一步绘示且参看所述设备图解及流程图加以描述，如参看图7到11所描述。

图1绘示根据如本文中所公开的实例的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110，及将外部存储器控制器105与存储器装置110耦合的多个通道115。系统100可包含一或多个存储器装置，但为了易于描述，所述一或多个存储器装置可被描述为单一存储器装置110。

系统100可包含电子装置的部分，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可为便携式电子装置的实例。系统100可为计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴式装置、互联网连接装置或其类似者的实例。存储器装置110可为经配置以存储用于系统100的一或多个其它组件的数据的系统的组件。

系统100的至少部分可为主机装置的实例。此主机装置可为使用存储器以执行过程的装置的实例，例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴式装置、互联网连接装置、一些其它静止或便携式电子装置、车辆、车辆控制器或其类似者。在一些状况下，主机装置可指实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些状况下，外部存储器控制器105可被称作主机或主机装置。在一些实例中，系统100是图形卡。

在一些状况下，存储器装置110可为经配置以与系统100的其它组件通信且提供物理存储器地址/空间以供系统100潜在地使用或参考的独立装置或组件。在一些实例中，存储器装置110可为可配置的以与至少一个或多个不同类型的系统100一起工作。系统100与存储器装置110的组件之间的信令可为可操作的以支持用以调制信号的调制方案、用于传达信号的不同引脚设计、系统100及存储器装置110的相异封装、系统100与存储器装置110之间的时钟信令及同步、时序约定及/或其它因素。

存储器装置110可经配置以存储用于系统100的组件的数据。在一些状况下，存储器装置110可充当到系统100的受控型装置(例如响应并执行由系统100经由外部存储器控制器105提供的命令)。此类命令可包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令，或其它命令。存储器装置110可包含用以支持用于数据存储的所要或指定容量的两个或多于两个存储器裸片160(例如存储器芯片)。包含两个或多于两个存储器裸片的存储器装置110可被称作多裸片存储器或封装(也被称作多芯片存储器或封装)。

系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130及输入/输出(I/O)控制器135。系统100的组件可使用总线140彼此电子通信。

处理器120可经配置以控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合。在此类状况下，处理器120可为中央处理单元(CPU)、图形处理单元(GPU)、通用图形处理单元(GPGPU)或片上系统(SoC)的实例，以及其它实例。

BIOS组件125可为包含作为固件而操作的BIOS的软件组件，其可初始化且运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件(例如外围组件130、I/O控制器135等)之间的数据流。BIOS组件125可包含存储于只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。

外围组件130可为可集成到系统100中或与系统100集成的任何输入装置或输出装置，或用于此类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或例如外围组件互连(PCI)或专门图形端口的外围卡槽。外围组件130可为由所属领域的技术人员理解为外围装置的其它组件。

I/O控制器135可管理处理器120与外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理并不集成到系统100中或与系统100集成的外围装置。在一些状况下，I/O控制器135可表示到外部外围组件的物理连接或端口。

输入145可表示在系统100外部的将信息、信号或数据提供到系统100或其组件的装置或信号。这可包含用户接口或与其它装置介接的或在其它装置之间的接口。在一些状况下，输入145可为经由一或多个外围组件130与系统100介接的外围装置或可由I/O控制器135管理。

输出150可表示在系统100外部的经配置以从系统100或其组件中的任一者接收输出的装置或信号。输出150的实例可包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器，等等。在一些状况下，输出150可为经由一或多个外围组件130与系统100介接的外围装置或可由I/O控制器135管理。

系统100的组件可由经设计为进行其功能的通用或专用电路系统组成。这可包含各种电路元件，例如导电线、晶体管、电容器、电感器、电阻器、放大器、或经配置以进行本文中所描述的功能的其它有源或无源元件。在一些实例中，导电线可与系统组件耦合或可与系统组件内的子组件耦合。举例来说，一些导电线可包括经配置以在系统组件之间携载信号的印刷电路板(PCB)迹线或其它导电互连件。作为另一实例，一些导电线可包括经配置以在存储器裸片与装置或系统100的另一组件之间携载信号的接合线或其它导电互连件。作为另一实例，一些导电线可包括经配置以在存储器裸片内(例如从裸片上所制造的一个组件到裸片上所制造的另一组件)携载信号的电极或其它互连件。

存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如本地存储器控制器165-a、本地存储器控制器165-b及/或本地存储器控制器165-N)及存储器阵列170(例如存储器阵列170-a、存储器阵列170-b及/或存储器阵列170-N)。存储器阵列170可为存储器胞元的集合(例如栅格)，其中每一存储器胞元经配置以存储数字数据的至少一个位。存储器阵列170及/或存储器胞元的特征是参看图2更详细地加以描述。存储器裸片160可具有可基于存储器裸片160的一或多个元件(例如存取线、存储器胞元、电路系统等)的一或多个属性(例如电容)。

存储器装置110可为存储器胞元的二维(2D)阵列的实例或可为存储器胞元的三维(3D)阵列的实例。举例来说，2D存储器装置可包含单一存储器裸片160。3D存储器装置可包含两个或多于两个存储器裸片160(例如存储器裸片160-a、存储器裸片160-b及/或任何数量的存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可堆叠于彼此的顶部上或彼此紧邻地堆叠。在一些状况下，3D存储器装置中的存储器裸片160-N可被称作平台、层级、层或裸片。3D存储器装置可包含任何数量的堆叠存储器裸片160-N(例如高达两个、高达三个、高达四个、高达五个、高达六个、高达七个、高达八个)。这与单一2D存储器装置相比可增加可定位于衬底上的存储器胞元的数量，这继而可降低生产成本或增加存储器阵列的性能，或两者兼具。在某3D存储器装置中，不同的平台可共享至少一个共同存取线，使得一些平台可共享字线、数字线及/或板线中的至少一者。

装置存储器控制器155可包含经配置以控制存储器装置110的操作的电路或组件。因而，装置存储器控制器155可包含使存储器装置110能够执行命令且可经配置以接收、传输或执行与存储器装置110有关的命令、数据或控制信息的硬件、固件及软件。装置存储器控制器155可经配置以与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些状况下，存储器装置110可从外部存储器控制器105接收数据及/或命令。举例来说，存储器装置110可接收指示存储器装置110将代表系统100的组件(例如处理器120)存储某些数据的写入命令，或指示存储器装置110将把存储于存储器裸片160中的某些数据提供到系统100的组件(例如处理器120)的读取命令。在一些状况下，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165来控制本文中所描述的存储器装置110的操作。装置存储器控制器155及/或本地存储器控制器165中所包含的组件的实例可包含：用于解调从外部存储器控制器105接收的信号的接收器、用于调制及传输信号到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器或其类似者。

本地存储器控制器165(例如在存储器裸片160本地)可经配置以控制存储器裸片160的操作。此外，本地存储器控制器165可经配置以与装置存储器控制器155通信(例如接收及传输数据及/或命令)。本地存储器控制器165可支持装置存储器控制器155以控制如本文所描述的存储器装置110的操作。在一些状况下，存储器装置110并不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。因而，本地存储器控制器165可经配置以与装置存储器控制器155通信、与其它本地存储器控制器165通信，或直接与外部存储器控制器105或处理器120通信。

外部存储器控制器105可经配置以使能够在系统100的组件(例如处理器120)与存储器装置110之间传达信息、数据及/或命令。外部存储器控制器105可充当系统100的组件与存储器装置110之间的联络者，使得系统100的组件可无需知晓存储器装置的操作的细节。系统100的组件可向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间所交换的通信。在一些状况下，外部存储器控制器105可包含产生共同(源)系统时钟信号的系统时钟。在一些状况下，外部存储器控制器105可包含产生共同(源)数据时钟信号的共同数据时钟。

在一些状况下，外部存储器控制器105或系统100的其它组件，或其在本文中所描述的功能，可由处理器120实施。举例来说，外部存储器控制器105可为由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。虽然外部存储器控制器105被描绘为在存储器装置110的外部，但在一些状况下，外部存储器控制器105或其在本文中所描述的功能可由存储器装置110实施。举例来说，外部存储器控制器105可为由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件、或软件或其某一组合。在一些状况下，外部存储器控制器105可横越处理器120及存储器装置110而分布，使得外部存储器控制器105的部分是由处理器120实施且其它部分是由装置存储器控制器155或本地存储器控制器165实施。同样地，在一些状况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能在一些状况下可由外部存储器控制器105(与处理器120分离或包含于处理器120中)执行。

系统100的组件可使用多个通道115与存储器装置110交换信息。在一些实例中，所述通道115可实现外部存储器控制器105与存储器装置110之间的通信。每一通道115可包含在与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如导体)。举例来说，通道115可包含第一端子，所述第一端子包含外部存储器控制器105处的一或多个引脚及存储器装置110处的一或多个引脚。引脚可为系统100的装置的任何类型的导电输入或输出点的实例且一般是指所述任何类型的导电输入或输出点(例如球状栅格阵列(BGA)的球)，且引脚可经配置为充当通道的部分。

在一些状况下，引脚可为通道115的信号路径的部分。额外信号路径可与用于在系统100的组件内路由信号的通道的端子耦合。举例来说，存储器装置110可包含将信号从通道115的端子路由到存储器装置110的各种组件(例如装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如在存储器装置110或其组件内部(例如在存储器裸片160内部)的信号路径)。

通道115(及关联信号路径及端子)可专用于传达特定类型的信息。在一些状况下，通道115可为聚集通道且因此可包含多个个别通道。举例来说，数据通道190可为x4(例如包含四个信号路径)、x8(例如包含八个信号路径)、x16(例如包含十六个信号路径)等等。在所述通道上传达的信号可使用双数据速率(DDR)时序方案。举例来说，信号的一些符号可寄存于时钟信号的上升边缘上且所述信号的其它符号可寄存于时钟信号的下降边缘上。在通道上传达的信号可使用单数据速率(SDR)信令。举例来说，可针对每一时钟循环寄存信号的一个符号。

在一些状况下，通道115可包含一或多个CA通道186。CA通道186可经配置以在外部存储器控制器105与存储器装置110之间传达命令，包含与命令相关联的控制信息(例如地址信息)。举例来说，CA通道186可包含具有所要数据的地址的读取命令。在一些状况下，CA通道186可被寄存于上升时钟信号边缘及/或下降时钟信号边缘上。在一些状况下，CA通道186可包含用以解码地址及命令数据的任何数量的信号路径(例如八个或九个信号路径)。

在一些状况下，通道115可包含一或多个时钟信号(CK)通道188。CK通道188可经配置以在外部存储器控制器105与存储器装置110之间传达一或多个共同时钟信号。每一时钟信号可经配置以在高状态与低状态之间振荡且协调外部存储器控制器105及存储器装置110的动作。在一些状况下，时钟信号可为差动输出(例如CK_t信号及CK_c信号)且CK通道188的信号路径可相应地被配置。在一些状况下，时钟信号可为单端的。CK通道188可包含任何数量的信号路径。在一些状况下，时钟信号CK(例如CK_t信号及CK_c信号)可向用于存储器装置110的命令及寻址操作或用于存储器装置110的其它全系统范围操作提供时序参考。时钟信号CK因此可被不同地称作控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可由系统时钟产生，系统时钟可包含一或多个硬件组件(例如振荡器、晶体、逻辑门、晶体管或其类似者)。

在一些状况下，通道115可包含一或多个数据(DQ)通道190。数据通道190可经配置以在外部存储器控制器105与存储器装置110之间传达数据及/或控制信息。举例来说，数据通道190可传达待写入到存储器装置110的信息(例如双向的)或从存储器装置110读取的信息。

在一些状况下，通道115可包含可专用于其它目的的一或多个其它通道192。这些其它通道192可包含任何数量的信号路径。

在一些状况下，其它通道192可包含一或多个写入时钟信号(WCK)通道。虽然WCK中的“W”可标称地表示“写入”，但写入时钟信号WCK(例如WCK_t信号及WCK_c信号)可提供通常用于存储器装置110的存取操作的时序参考(例如用于读取及写入操作两者的时序参考)。因此，写入时钟信号WCK也可被称作数据时钟信号WCK。WCK通道可经配置以在外部存储器控制器105与存储器装置110之间传达共同数据时钟信号。数据时钟信号可经配置以协调外部存储器控制器105及存储器装置110的存取操作(例如写入操作或读取操作)。在一些状况下，写入时钟信号可为差动输出(例如WCK_t信号及WCK_c信号)且WCK通道的信号路径可相应地被配置。WCK通道可包含任何数量的信号路径。数据时钟信号WCK可由数据时钟产生，数据时钟可包含一或多个硬件组件(例如振荡器、晶体、逻辑门、晶体管或其类似者)。

在一些状况下，其它通道192可包含一或多个错误检测码(EDC)通道。EDC通道可经配置以传达错误检测信号，例如校验和，以改进系统可靠性。EDC通道可包含任何数量的信号路径。

通道115可使用多种不同架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可包含总线、点对点连接、交叉开关、高密度中介层(例如硅中介层)或形成于有机衬底中的通道或其某一组合。举例来说，在一些状况下，信号路径可至少部分地包含高密度中介层，例如硅中介层或玻璃中介层。

存储器装置110可经配置以与主机装置通信(例如传输及接收信号)。在一些状况下，存储器装置110可在从主机装置接收信号时经历干扰或噪声。举例来说，来自主机装置的信号可从存储器装置110的组件或从一或多个相邻存储器装置110反射。经反射信号可与从主机装置到存储器装置110的信号组合且可造成建设性及/或破坏性干扰。在存储器装置110处所经历的干扰可取决于信号转换速率、系统配置或拓扑(例如例如用于CA或DQ总线的总线拓扑)、电路系统或存储器装置110的其它组件或其类似者。

可使用多种不同的调制方案来调制在通道115上传达的信号。在一些状况下，可使用二进制符号(或二进制级)调制方案以调制在外部存储器控制器105与存储器装置110之间传达的信号。二进制符号调制方案可为M进制调制方案的实例，其中M等于二。二进制符号调制方案的每一符号可经配置以表示数字数据的一个位(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(NRZ)、单极编码、双极编码、曼彻斯特(Manchester)编码、具有两个符号(例如PAM2)的脉冲振幅调制(PAM)及/或其它者。

在一些状况下，可使用多符号(或多级)调制方案以调制在外部存储器控制器105与存储器装置110之间传达的信号。多符号调制方案可为M进制调制方案的实例，其中M大于或等于三。多符号调制方案的每一符号可经配置以表示数字数据的多于一个位(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM3、PAM4、PAM8等、正交振幅调制(QAM)、正交相移键控(QPSK)及/或其它者。多符号信号(例如PAM3信号或PAM4信号)可为使用包含至少三个级以每符号编码多于一个位信息的调制方案所调制的信号。多符号调制方案及符号可替代地被称作非二进制、多位、或高阶调制方案及符号。

如本文中所描述，存储器装置110可经配置以将信号传输到主机装置(例如外部存储器控制器105)及从主机装置接收信号，且在一些状况下可在从主机装置接收信号时经历干扰或噪声。举例来说，来自主机装置的信号可具有高转换速率，这可促成噪声水平增加(例如经由在相邻存储器装置上的信号反射)。在一些状况下，一或多个相邻存储器装置110(未展示)的电容可至少部分地造成信号反射。主机装置可经配置以通过指示与存储器装置110的可配置的电容性组件相关联的目标电容或相关配置信息而减少由存储器装置110经历的噪声。存储器装置110可操作以调整或配置与可配置的电容性组件相关联且因此与可配置的电容性组件可耦合到的存储器装置110的I/O衬垫相关联的电容。在一些状况下，可配置的电容性组件可包含一或多个电容器及可将所述一或多个电容器与I/O衬垫选择性地耦合的一或多个关联切换组件(例如晶体管)。在一些状况下，可配置的电容性组件的经配置电容可减小从主机装置到存储器装置110的信令的转换速率(例如存储器装置110处的转换速率)，且减小的转换速率可减少信号反射及关联噪声。

图2绘示根据如本文中所公开的实例的存储器裸片200的实例。存储器裸片200可为参看图1所描述的存储器裸片160的实例。在一些状况下，存储器裸片200可被称作存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含可编程以存储不同逻辑状态的一或多个存储器胞元205。每一存储器胞元205可为可编程的以存储两个或多于两个状态。举例来说，存储器胞元205可经配置以一次存储一个位信息(例如逻辑0或逻辑1)。在一些状况下，单一存储器胞元205(例如多级存储器胞元)可经配置以一次存储多于一个位信息(例如逻辑00、逻辑01、逻辑10或逻辑11)。

存储器胞元205可将表示可编程状态的电荷存储于电容器中。DRAM架构可包含包含介电材料以存储表示可编程状态的电荷的电容器。在其它存储器架构中，其它存储装置及组件是可能的。举例来说，可使用非线性(例如铁电)介电材料。

可通过激活或选择例如字线210及/或数字线215的存取线而对存储器胞元205执行例如读取及写入的操作。在一些状况下，数字线215也可被称作位线。对存取线、字线及数字线或其类似物的参考是可互换的，而不会损失理解或操作。激活或选择字线210或数字线215可包含将电压施加到相应线。

存储器裸片200可包含以栅格状图案布置的存取线(例如字线210及数字线215)。存储器胞元205可定位于字线210与数字线215的相交点处。通过使字线210及数字线215偏置(例如将电压施加到字线210或数字线215)，可在其相交点处存取单一存储器胞元205。

可经由行解码器220或列解码器225控制存取存储器胞元205。举例来说，行解码器220可从本地存储器控制器260接收行地址且基于所接收的行地址激活字线210。列解码器225可从本地存储器控制器260接收列地址且可基于所接收的列地址激活数字线215。举例来说，存储器裸片200可包含标记为WL_1到WL_M的多条字线210，及标记为DL_1到DL_N的多条数字线215，其中M及N取决于存储器阵列的大小。因此，通过激活字线210及数字线215，例如WL_1及DL_3，可在其相交点处存取存储器胞元205。在二维或三维配置中，字线210与数字线215的相交点可被称作存储器胞元205的地址。

存储器胞元205可包含逻辑存储组件，例如电容器230及切换组件235。电容器230可为介电电容器或铁电电容器的实例。电容器230的第一节点可与切换组件235耦合且电容器230的第二节点可与电压源240耦合。在一些状况下，电压源240可为胞元板参考电压，例如Vpl，或可接地，例如Vss。在一些状况下，电压源240可为与板线驱动器耦合的板线的实例。切换组件235可为晶体管或在两个组件之间选择性地建立或解除建立电子通信的任何其它类型的开关装置的实例。

选择或取消选择存储器胞元205可通过激活或解除激活切换组件235来实现。电容器230可使用切换组件235与数字线215电子通信。举例来说，当解除激活切换组件235时，电容器230可与数字线215隔离，且当激活切换组件235时，电容器230可与数字线215耦合。在一些状况下，切换组件235为晶体管且其操作可通过将电压施加到晶体管栅极来控制，其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些状况下，切换组件235可为p型晶体管或n型晶体管。字线210可与切换组件235的栅极电子通信且可基于经施加到字线210的电压而激活/解除激活切换组件235。

字线210可为与存储器胞元205电子通信的用以对存储器胞元205执行存取操作的导电线。在一些架构中，字线210可与存储器胞元205的切换组件235的栅极电子通信且可经配置以控制所述存储器胞元的所述切换组件235。在一些架构中，字线210可与存储器胞元205的电容器的节点电子通信且存储器胞元205可不包含切换组件。

数字线215可为将存储器胞元205与感测组件245连接的导电线。在一些架构中，存储器胞元205与数字线215可在存取操作的部分期间选择性地耦合。举例来说，字线210及存储器胞元205的切换组件235可经配置以将存储器胞元205的电容器230与数字线215耦合及/或隔离。在一些架构中，存储器胞元205可与数字线215电子通信(例如恒定)。

感测组件245可经配置以检测存储于存储器胞元205的电容器230上的状态(例如电荷)且基于所存储状态确定存储器胞元205的逻辑状态。在一些状况下，由存储器胞元205存储的电荷可能极小。因而，感测组件245可包含一或多个感测放大器以放大由存储器胞元205输出的信号。感测放大器可在读取操作期间检测到数字线215的电荷的小的改变且可基于检测到的电荷产生对应于逻辑状态0或逻辑状态1的信号。在读取操作期间，存储器胞元205的电容器230可输出信号(例如使电荷放电)到其对应数字线215。所述信号可导致数字线215的电压改变。感测组件245可经配置以将横越数字线215从存储器胞元205接收到的信号与参考信号250(例如参考电压)进行比较。感测组件245可基于所述比较确定存储器胞元205的所存储状态。举例来说，在二进制信令中，如果数字线215具有比参考信号250高的电压，那么感测组件245可确定存储器胞元205的所存储状态为逻辑1，且如果数字线215具有比参考信号250低的电压，那么感测组件245可确定存储器胞元205的所存储状态为逻辑0。感测组件245可包含各种晶体管或放大器，以检测及放大信号的差异。存储器胞元205的所检测的逻辑状态可被提供为感测组件245的输出(例如到输入/输出255)，且可向包含存储器裸片200的存储器装置110的另一组件(例如装置存储器控制器155)指示所检测的逻辑状态(例如直接地或使用本地存储器控制器260)。

本地存储器控制器260可经由各种组件(例如行解码器220、列解码器225及感测组件245)控制存储器胞元205的操作。本地存储器控制器260可为参看图1所描述的本地存储器控制器165的实例。在一些状况下，行解码器220、列解码器225及感测组件245中的一或多者可与本地存储器控制器260共置。本地存储器控制器260可经配置以从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令及/或数据、将命令及/或数据转译成可由存储器裸片200使用的信息、对存储器裸片200执行一或多个操作，且响应于执行一或多个操作而将数据从存储器裸片200传达到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器260可产生行及列地址信号以激活目标字线210及目标数字线215。本地存储器控制器260还可产生及控制在存储器裸片200的操作期间使用的各种电压或电流。大体来说，本文所论述的所施加电压或电流的振幅、形状或持续时间可进行调整或变化，且可针对操作存储器裸片200时所论述的各种操作而不同。

本地存储器控制器260(或包含于存储器装置中的另一控制器)可配置与存储器裸片200相关联的一或多个组件。举例来说，控制器可基于目标电容或相关配置信息激活或解除激活存储器裸片200的可配置的电容性组件的一或多个切换组件，所述目标电容或相关配置信息可被指示给存储器装置或由存储器装置以其它方式识别或确定。

在一些状况下，本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器胞元205执行写入操作(例如编程操作)。在写入操作期间，存储器裸片200的存储器胞元205可经编程以存储所要逻辑状态。在一些状况下，多个存储器胞元205可在单一写入操作期间被编程。本地存储器控制器260可识别执行写入操作所针对的目标存储器胞元205。本地存储器控制器260可识别与目标存储器胞元205电子通信的目标字线210及目标数字线215(例如目标存储器胞元205的地址)。本地存储器控制器260可激活目标字线210及目标数字线215(例如将电压施加到字线210或数字线215)，以存取目标存储器胞元205。本地存储器控制器260可在写入操作期间将特定信号(例如电压)施加到数字线215以将特定状态(例如电荷)存储于存储器胞元205的电容器230中，所述特定状态(例如电荷)可指示所要逻辑状态。

在一些状况下，本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器胞元205执行读取操作(例如感测操作)。在读取操作期间，可确定存储于存储器裸片200的存储器胞元205中的逻辑状态。在一些状况下，可在单个读取操作期间感测多个存储器胞元205。本地存储器控制器260可识别执行读取操作所针对的目标存储器胞元205。本地存储器控制器260可识别与目标存储器胞元205电子通信的目标字线210及目标数字线215(例如目标存储器胞元205的地址)。本地存储器控制器260可激活目标字线210及目标数字线215(例如将电压施加到字线210或数字线215)，以存取目标存储器胞元205。目标存储器胞元205可响应于使存取线偏置而将信号传送到感测组件245。感测组件245可放大所述信号。本地存储器控制器260可激发感测组件245(例如锁存感测组件)且由此比较从存储器胞元205接收的信号与参考信号250。基于所述比较，感测组件245可确定存储于存储器胞元205上的逻辑状态。本地存储器控制器260可将存储于存储器胞元205上的逻辑状态传达到外部存储器控制器105(或装置存储器控制器155)作为读取操作的部分。

在一些存储器架构中，存取存储器胞元205可降级或毁坏存储于存储器胞元205中的逻辑状态。举例来说，在DRAM架构中执行的读取操作可使目标存储器胞元的电容器部分地或完全地放电。本地存储器控制器260可执行重新写入操作或刷新操作以使存储器胞元恢复到其原始逻辑状态。本地存储器控制器260可在读取操作之后将逻辑状态重新写入到目标存储器胞元。在一些状况下，重新写入操作可被认为是读取操作的部分。另外，激活例如字线210的单一存取线可干扰与那个存取线电子通信的一些存储器胞元中所存储的状态。因此，可对可尚未存取的一或多个存储器胞元执行重新写入操作或刷新操作。

存储器裸片200可经配置以将信号传输到主机装置及从主机装置接收信号，且在一些状况下，当从主机装置接收信号时可经历干扰或噪声。举例来说，来自主机装置的信号可具有较高转换速率，这可导致较高噪声水平(例如经由相邻存储器装置上的信号反射)。在一些状况下，一或多个相邻存储器裸片200的电容可至少部分地造成信号反射。主机装置可经配置以通过指示与存储器裸片200的电容性组件相关联的目标电容或配置而减少由存储器裸片200经历的噪声。电容性组件可操作以调整或配置与存储器裸片200的I/O衬垫相关联的电容，且可包含一或多个电容器及可将所述一或多个电容器与所述I/O衬垫选择性地耦合的一或多个关联切换组件(例如晶体管)。在一些状况下，由电容性组件的目标电容或配置指示的电容可减小从主机装置到存储器裸片200的信令的转换速率(例如存储器裸片200处的转换速率)，且减小的转换速率可减少信号反射及关联噪声。

图3绘示根据如本文中所公开的实例的支持可配置的存储器裸片电容的电路300的实例。在一些实例中，电路300可表示存储器装置的一部分，其中存储器装置可包含如参看图2所描述的存储器裸片200。举例来说，由电路300表示的电路可包含I/O衬垫305。I/O衬垫305可与接合线或其它互连件耦合，所述接合线或其它互连件可继而将I/O衬垫305与例如存储器装置的引脚耦合。尽管被描述为“衬垫”，但本文中的权利要求书及公开内容不限于I/O衬垫305的任何特定物理外观尺寸。实情为，I/O衬垫(例如I/O衬垫305的实例)可指经配置以在包含I/O衬垫的存储器裸片外部接收或传输信号的任何导电结构。

由电路300表示的电路还可包含一或多个导电路径330(例如迹线、电线(例如接合线)、导电线/层等)及输入缓冲器310。导电路径330可为参考图1及2所描述的导电线的实例。电路300中所绘示的电路可经配置以调整或配置存储器裸片的电容(例如通过调整或配置I/O衬垫305的电容)。

举例来说，由电路300所绘示的电路可包含一或多个电容性组件315，其中电容性组件315可操作以调整(例如配置)与I/O衬垫305相关联的电容。电容性组件315可包含电容器320(例如电容器320-a)及关联切换组件325(例如切换组件325-a)。在一些实例中，电容性组件可包含多个电容器320(例如电容器320-b、320-b及320-c)及多个切换组件(例如切换组件325-a、325-b及325-c)。切换组件325(例如晶体管)可与一或多个相应电容器320相关联。举例来说，切换组件325-a可与电容器320-a相关联，切换组件325-b可与电容器320-b相关联，等等。

电容性组件315可与I/O衬垫305耦合，且因此电容性组件315的一或多个电容器320与I/O衬垫305可经由切换组件325可选择性地耦合。在一些状况下，电容性组件315还可与输入缓冲器310耦合，且因此电容性组件315的一或多个电容器320与输入缓冲器310可经由切换组件325可选择性地耦合。举例来说，一或多个切换组件325可激活或接通(闭合)一或多个电容器320且将一或多个电容器320与I/O衬垫305与输入缓冲器310之间的导电路径330耦合。切换组件325可个别地、协同地或根本不被激活，使得电容器320中的任一或多者可与I/O衬垫305耦合，或电容器320中无一者可与I/O衬垫305耦合。因为电容性组件315可与I/O衬垫305耦合，所以电容性组件315可操作以调整或配置与I/O衬垫305相关联的电容(例如存储器裸片的输入电容)。如上文所描述，电容性组件315的切换组件325可操作以将电容性组件315的多个(例如一个、多个或无)电容器320与I/O衬垫305耦合。与存储器裸片相关联的主机装置或存储器装置可指示与I/O衬垫305耦合以调整或配置与I/O衬垫305相关联的电容的电容器320的数目。

在一些状况下，主机装置可将指示用于一或多个电容性组件315的目标电容或指示用于一或多个电容性组件315的配置(例如指示与I/O衬垫305耦合的电容器320的数目)的信令传输到存储器装置。在第一实例中，来自主机装置的信令可向存储器装置指示将用于一或多个电容性组件315的目标电容或相关配置信息存储于存储器装置的一或多个模式寄存器中。在一些状况下，模式寄存器可包含专用于存储一或多个电容性组件315的状态(例如与一或多个电容性组件315相关联的切换组件325的状态)的额外存储器。举例来说，模式寄存器可存储指示待闭合或激活的切换组件325的数目的信息(例如一或多个逻辑值)。另外或替代地，模式寄存器可将一或多个逻辑值存储为位图，其中所述位图的每一位可对应于电容性组件315的切换组件325。因而，位图的每一位可指示是要激活(闭合)还是解除激活(断开)对应切换组件325(例如通过指示逻辑0或逻辑1)。

因此，存储器装置可将用于一或多个电容性组件315的目标电容或相关配置信息存储于模式寄存器中，且可使用所存储目标电容或相关配置信息以配置所述一或多个电容性组件315(例如通过激活及/或解除激活切换组件325)且由此调整与存储器裸片相关联的电容(例如与I/O衬垫305相关联的电容)。举例来说，每当存储器装置通电时，存储器装置(例如存储器装置的控制器)就可存取模式寄存器且相应地配置一或多个电容性组件315。

在第二实例中，来自主机装置的信令可指示或命令用于一或多个电容性组件315的目标电容或配置(例如不向存储器装置指定将关联信息存储于一或多个模式寄存器中)。因而，存储器装置可根据信令配置一或多个电容性组件315(例如通过对信令作出响应而直接激活及/或解除激活切换组件325)。存储器装置可调整电容性组件，而不将与所接收指示相关联的信息存储到一或多个模式寄存器(及稍后从一或多个模式寄存器读取信息)。在一些状况下，存储器装置可维持用于一或多个电容性组件315的所指示的目标电容或配置直到从主机装置接收到指示新目标电容或新配置的新信令。在一些状况下，存储器装置在断电时在尚未接收到新信令的情况下，可将用于一或多个电容性组件315的目标电容或配置存储于模式寄存器中。

用于一或多个电容性组件315的目标电容或配置可基于信号转换速率、存储器裸片电容(例如电容性组件315的寄生电容或除寄生电容之外的其它电容)、信号噪声(例如反射噪声)或其类似者中的一或多者，或其任何组合。在一个实例中，用于一或多个电容性组件315的目标电容或配置可支持目标转换速率。相似地，用于一或多个电容性组件315的目标电容或配置可经配置以降低主机装置与存储器装置之间的信号的噪声水平(例如从相邻存储器装置反射的噪声)。用于一或多个电容性组件315的目标电容或配置还可基于存储器裸片的一或多个组件的寄生电容(例如I/O缓冲器310的PMOS晶体管及/或NMOS晶体管的栅极电容)。举例来说，目标电容或配置可基于存储器裸片的寄生电容，使得电容性组件315的电容连同寄生电容可等于目标总电容。目标总电容可基于目标转换速率或信号噪声，如上文所描述，且可另外基于存储器装置及/或主机装置模拟结果或测量。

用于一或多个电容性组件315的目标存储器裸片电容或配置还可基于存储器装置的放置、一或多个关联(耦合)存储器装置的放置或存储器装置的一或多个存储器裸片的放置。举例来说，存储器装置或一或多个关联存储器裸片的放置可影响与存储器装置相关联的一或多个寄生电容(例如及关联噪声)，或可影响一或多个其它信令参数。因而，用于一或多个电容性组件的目标存储器裸片电容或配置可基于通过存储器装置或一或多个关联存储器装置及裸片的放置所引入的电容性或信令效应。另外或替代地，目标存储器裸片电容或配置可基于主机装置与存储器装置之间的信号路由及通信结构。在一些状况下，存储器装置的每一存储器裸片可具有用于关联电容性组件315的不同目标电容或不同配置(例如基于放置及/或路由)。与主机装置耦合的每一存储器装置还可具有用于关联电容性组件315的不同目标电容或不同配置。

举例来说，每一存储器装置可基于存储器装置的位置或放置及/或基于信号路由(例如相对于主机装置或终端阻抗，例如依据存储器装置与主机装置之间的信号路径长度(例如总线长度)或终端阻抗)而具有用于电容性组件315的目标电容。在一个实例中，主机装置可与两个或多于两个存储器装置耦合，且与相比于第一存储器装置更远离主机装置的存储器装置相比，更接近主机装置的第一存储器装置可具有用于电容性组件315的更高目标电容(例如基于关联配置)(例如额外2微微法拉(pF))。另外或替代地，将主机与两个或多于两个存储器装置耦合的总线可包含可减弱或消除一些传输噪声的阻抗(例如终端阻抗，例如终端电阻器(RTT))。因此，与比第一存储器装置更接近阻抗的存储器装置相比，更远离阻抗的第一存储器装置可具有用于电容性组件315的更高目标电容(例如基于关联配置)。

在一个实例中，存储器裸片(例如包含存储器裸片的存储器装置)可经配置以与主机装置通信(例如传输及接收信号)，且当从主机装置接收信号时可经历干扰或噪声。举例来说，来自主机装置的信号(例如CA信号)可具有较小上升及/或下降时间(较高转换速率)，这可导致(例如经由信号反射)用于相邻存储器装置的较高噪声水平。在一些状况下，一或多个相邻存储器裸片的电容可至少部分地造成信号反射(例如归因于印刷电路板(PCB)不连续性)。主机装置可经配置以通过向存储器裸片的电容性组件315指示目标电容或配置(例如通过激活及/或解除激活切换组件325)而减少由存储器裸片经历的噪声。在一些状况下，由电容性组件315的目标电容或配置指示的电容可减小从主机装置到存储器裸片的信令的转换速率(例如存储器裸片处的转换速率)，且减小的转换速率可减少信号反射及关联噪声。

主机装置可向存储器裸片信令以指示电容性组件315的目标电容或配置(例如包含是否使用模式寄存器的指示)。存储器裸片可从主机装置接收信令且可基于所指示的目标电容或配置来配置电容性组件315。举例来说，与存储器裸片相关联的控制器可根据所指示的目标电容或配置来激活或解除激活一或多个切换组件325。切换组件325可将一或多个关联电容器320与存储器裸片的I/O衬垫305耦合或解耦，且因此可变更电容性组件315及I/O衬垫305的电容。I/O衬垫305的经调整电容可调整(例如减低)与在存储器裸片处所接收的信号相关联的转换速率且可减少由经反射信号产生的噪声，这可增加存储器装置准确度。

图4绘示根据如本文中所公开的实例的用于支持可配置的存储器裸片电容的存储器装置的总线拓扑400的实例。在一些实例中，一或多个存储器装置405可使用总线拓扑400与主机装置410(例如片上系统(SoC))耦合。每一存储器装置405可包含存储器裸片，所述存储器裸片可为参考图2及3所描述的存储器裸片的实例。在一些状况下，存储器装置405可包含一个存储器裸片，且在其它状况下，存储器装置可包含多个存储器裸片。存储器裸片可包含I/O衬垫，所述I/O衬垫可为参考图3所描述的I/O衬垫的实例。由总线拓扑400表示的连接还可包含一或多个导电路径(例如迹线、电线、导电线/层等)，所述一或多个导电路径可为参考图1所描述的信号路径或导电线的实例。总线拓扑400中所绘示的装置可经配置以调整或配置存储器裸片的电容(例如通过调整或配置关联I/O衬垫的电容)。

举例来说，由总线拓扑400所绘示的每一存储器装置可包含一或多个电容性组件，其中电容性组件可为参考图3所描述的电容性组件315的实例。每一电容性组件可与关联I/O衬垫可选择性地耦合(例如经由电容性组件的一或多个切换组件)以便调整或配置I/O衬垫的电容(例如到目标电容)。在一些状况下，存储器裸片或关联I/O衬垫的目标电容可基于一或多个存储器装置405相对于彼此及/或相对于主机装置410的配置或拓扑(例如可基于总线拓扑400的特性)。

在一个实例中，多个存储器装置405可经由一或多条线415、420及/或425以飞跃式拓扑形式与主机装置410-a耦合，其中多个存储器装置405可经由共同中继线415-a及相应分支线425与主机装置405耦合，其中每一分支线425将存储器装置405与共同中继线415-a耦合。中继线415-a(例如中继PCB迹线)可将主机装置410-a与存储器装置405耦合，且中继线415-a的长度可取决于主机装置410-a与存储器装置405之间的距离。在一些状况下，中继线415-a可为将主机装置410-a与存储器装置405耦合的最长线。迹线420-a、420-b、420-c、420-d及420-e可将用于存储器装置405的分支线425彼此耦合，且在一些状况下，可表示所述分支线425之间的PCB迹线。与迹线420相关联的长度可基于存储器装置405的封装大小。分支线425-a、425-b、425-c、425-d及425-e可分别表示从中继线415-a或相应迹线420到存储器装置405-a、405-b、405-c、405-d及405-e的引脚(例如对应于球状栅格阵列(BGA)的球)的PCB迹线。在一些状况下，分支线425可短于迹线420或中继线415-a。

在一些实例中，线415、420及425可表示用于CA总线路由的线，且在一些状况下，多个信号(例如20个信号)可在每一线上被携载(例如图4中所绘示的每条线可对应于平行线的群组)。线415、420及425可表示主机装置410-a与存储器装置405之间的一对多连接，其中主机装置410-a上的一个引脚或衬垫可与存储器装置405中的多于一者上的引脚或衬垫耦合。举例来说，主机装置410-a上的一个引脚可与每一存储器装置405上的引脚耦合。

主机装置410可与多个存储器装置405耦合以实现一或多个益处。举例来说，主机装置410可与多个存储器装置405(例如四个或五个存储器装置405)耦合以便增加例如产出量、带宽及存储器密度，作为汽车高级驾驶辅助系统(ADAS)、人工智能(AI)应用或其它应用的部分。在一些状况下，从主机装置410(例如CA信号)到存储器装置405的信号可具有较小的上升及/或下降时间，其可造成较高水平的噪声从相邻存储器装置405反射。在一些状况下，可能影响与用于解译信令的数据窗相关联的电压裕度的在存储器装置405处的噪声水平可降到低于存储器装置405的输入水平且可造成存储器装置405处的时序错误。在一些状况下，终端阻抗(例如RTT 430)可吸收或减弱反射噪声，且因而，更远离RTT 430而定位的存储器装置405(例如存储器装置405-a及/或405-b)可经历来自附近存储器装置405的更多反射噪声。

因而，存储器装置405或存储器装置405的一或多个裸片可配置有电容性组件，所述电容性组件可操作以调整或配置与所述电容性组件相关联的存储器裸片的电容(例如存储器裸片的I/O衬垫的电容)。电容性组件可通过调整存储器装置405的一或多个存储器裸片的电容而减少关联存储器装置405处的噪声(例如反射噪声)。举例来说，主机装置410可经配置以通过指示用于存储器装置405的电容性组件的目标电容或配置而减少由一或多个存储器装置405经历的噪声。在一些状况下，电容性组件的所得电容(即，如通过存储器装置405基于指示所调整(调谐、配置)的电容性组件的电容)可减小从主机装置410到存储器装置405的信号的转换速率(例如存储器装置405处的转换速率)，且减小的转换速率可减少信号反射及关联噪声。

举例来说，较远离RTT 430的存储器装置(例如存储器装置405-a及/或405-b)与较接近RTT 430的存储器装置405(例如存储器装置405-c及/或405-d)相比可具有用于电容性组件的较高目标电容(例如基于关联配置)。另外或替代地，较接近主机装置410的存储器装置(例如存储器装置405-a及/或405-b)与较远离主机装置410的存储器装置405(例如存储器装置405-c及/或405-d)相比可具有用于电容性组件的较高目标电容(例如基于关联配置)。

主机装置410可向存储器装置405传信以指示电容性组件的目标电容或配置(例如，用于存储器装置405存储于模式寄存器中的配置信息的指示、包括配置信息的一或多个命令)。存储器装置405可从主机装置410接收信号且可基于所指示的目标电容或配置来配置电容性组件。举例来说，与存储器装置405相关联的控制器可根据所指示的目标电容或配置而激活(闭合)或解除激活(断开)电容性组件的一或多个切换组件。在经激活时，切换组件可将一或多个关联电容器与存储器装置405的存储器裸片的I/O衬垫耦合，这可变更I/O衬垫及存储器裸片的电容(例如存储器裸片输入电容)。I/O衬垫的经调整电容可配置(设定)(例如减低)与在存储器裸片处及在存储器装置405处所接收的信号相关联的转换速率，且可减少由经反射信号产生的噪声。减少噪声可例如通过增加信号准确度及电压裕度而改进存储器装置405处的性能。

图5绘示根据如本文中所公开的实例的支持可配置的存储器裸片电容的存储器装置配置500的实例。在一些实例中，存储器装置配置500可为或包含存储器装置505，所述存储器装置包含多个存储器裸片510，其中存储器裸片510可为参考图2到4所描述的存储器裸片的实例且存储器装置505可为参考图3及4所描述的存储器装置的实例。存储器裸片510可包含I/O衬垫，所述I/O衬垫可为参考图3及4所描述的I/O衬垫的实例。存储器装置505可包含一或多个导电路径515(例如迹线、电线、导电线/层等)，所述一或多个导电路径可为参考图2及3所描述的导电线或导电路径的实例。存储器装置505可操作以调整(调谐、设定、配置)一或多个存储器裸片510的电容(例如通过调整或配置关联I/O衬垫的电容)。

举例来说，存储器装置505的存储器裸片510可包含一或多个电容性组件，其中电容性组件可为参考图3及4所描述的电容性组件的实例。每一电容性组件可与关联I/O衬垫可选择性地耦合(例如经由电容性组件的一或多个切换组件)以便调整或配置I/O衬垫的电容(例如到目标电容)。在一些状况下，存储器裸片510或关联I/O衬垫的目标电容可基于一或多个存储器裸片510相对于彼此及/或相对于存储器装置505的配置或拓扑的一或多个特性。另外或替代地，存储器裸片510或关联I/O衬垫的目标电容可基于存储器装置505相对于一或多个其它存储器装置505及/或主机装置的配置或拓扑的一或多个特性(例如用以将主机装置与一或多个存储器装置505耦合的总线拓扑)。

在一个实例中，存储器装置505可包含可将存储器装置505耦合到一或多个其它存储器装置505及/或主机装置(例如经由一或多个迹线或其它互连件，例如参考图4的实例所描述)的引脚520(例如BGA的球、电极、引脚、衬垫等)。引脚520可与存储器装置505的一或多个导电路径515耦合，其中所述一或多个导电路径515可将所述引脚与一或多个存储器裸片510耦合。举例来说，导电路径515可将引脚520耦合到对应于一或多个存储器裸片510的一或多个I/O衬垫。另外或替代地，导电路径515可耦合两个或多于两个存储器裸片510。举例来说，导电路径515可耦合两个对应存储器裸片510的两个I/O衬垫。

在一些状况下，从主机装置(例如CA信号)到存储器装置505的信号可具有较小上升及/或下降时间(例如较高转换速率)，这可造成较高水平的噪声从相邻存储器装置505反射。存储器装置505处的噪声水平(其可被称作或可影响电压裕度或其它信令窗)可降到低于用于存储器装置505的阈值水平(例如基于可靠性阈值)且可造成存储器装置505处的时序错误或其它不利效应。

因而，存储器装置505的一或多个裸片510可配置有电容性组件，所述电容性组件可用以调整或配置对应存储器裸片510的电容(例如存储器裸片510的I/O衬垫的电容)。另外或替代地，一个存储器裸片510的电容性组件可用以调整或配置一或多个其它存储器裸片510的电容(例如在一或多个其它存储器裸片510之间分裂输入电容、与一或多个其它存储器裸片510耦合)。举例来说，存储器裸片510-a的电容性组件可操作以调整或配置存储器裸片510-a及510-b或存储器裸片510-a、510-b及510-c的电容(例如所述电容性组件可与存储器裸片510-b及/或510-c的I/O引脚(例如选择性地)耦合)。一或多个电容性组件可操作以通过调整存储器装置505的一或多个存储器裸片510的电容而减少存储器装置505处的噪声(例如反射噪声)。举例来说，主机装置可经配置以通过指示用于存储器装置505的一或多个存储器裸片510的电容性组件的目标电容或配置而减少由存储器装置505经历的噪声。在一些状况下，与电容性组件相关联的所得电容(即，如通过存储器装置505基于指示所调整(调谐、配置)的电容性组件的电容)可减小从主机装置到存储器装置505的信号的转换速率(例如存储器装置505处的转换速率)，且减小的转换速率可减少信号反射及关联噪声。

在一些状况下，主机装置可向存储器装置505传信以指示一或多个电容性组件的目标电容或配置(例如，用于存储器装置505存储于模式寄存器中的配置信息的指示、包括配置信息的一或多个命令)。存储器装置505可从主机装置接收信号且可基于所指示的目标电容或配置来配置一或多个电容性组件。举例来说，与存储器装置505相关联的控制器可根据所指示的目标电容或配置而激活(闭合)或解除激活(断开)电容性组件的一或多个切换组件。在经激活时，切换组件可将一或多个关联电容器与存储器装置505的一或多个存储器裸片510的一或多个I/O衬垫耦合，这可变更所述一或多个I/O衬垫及所述一或多个存储器裸片510的电容(例如输入电容)。一或多个I/O衬垫的经调整电容可配置(设定)(例如减低)与在一或多个存储器裸片510处及在存储器装置505处所接收的信号相关联的转换速率，且可减少由经反射信号产生的噪声。减少噪声可通过增加信令准确度及裕度(例如电压裕度)而改进装置性能。

图6绘示根据如本文中所公开的实例的支持可配置的存储器裸片电容的过程流程600的实例。在一些实例中，过程流程600可由存储器装置605及主机装置实施，所述存储器装置及所述主机装置可为参考图3到5所描述的存储器装置及主机装置的实例。存储器装置605可包含具有一或多个对应I/O衬垫的一或多个存储器裸片，且存储器装置605可操作以调整或配置一或多个存储器裸片的电容(例如通过调整或配置关联I/O衬垫的电容)。举例来说，主机装置610可向存储器装置605指示配置或调整一或多个存储器裸片的电容。

在过程流程600的以下描述中，存储器装置605与主机装置610之间的操作可按与所展示次序不同的次序传输，或由主机装置610或存储器装置605执行的操作可按不同次序或在不同时间执行。还可从过程流程600省略特定操作，或可将其它操作添加到过程流程600。尽管主机装置610及存储器装置605被展示为执行过程流程600的操作，但一些操作的一些方面还可由另一装置执行。

在615处，主机装置610可基于与存储器装置605的I/O衬垫相关联(例如与存储器装置605的存储器裸片相关联)的目标电容识别存储器装置605的电容性组件的目标配置。在一些状况下，主机装置610可基于与存储器装置605的一或多个I/O衬垫相关联(例如与存储器装置605的一或多个存储器裸片相关联)的目标电容而识别用于存储器装置605的一或多个电容性组件的目标配置。目标电容可基于存储器装置605相对于主机装置610或相对于与耦合主机装置610及存储器装置605的总线相关联的一或多个阻抗的位置。

主机装置还可基于与第二存储器装置的第二I/O衬垫相关联的第二目标电容而识别所述第二存储器装置的第二电容性组件的第二目标配置。第二目标电容可不同于目标电容且可基于第二存储器装置相对于主机装置610或相对于与耦合主机装置610及第二存储器装置的总线(例如耦合主机装置610、存储器装置605及第二存储器装置的总线)相关联的一或多个阻抗的位置。

在620处，主机装置610可基于识别目标配置而将配置信息传输到存储器装置605。主机装置610还可基于识别第二目标配置而将指示所述第二目标配置的第二配置信息传输到第二存储器装置。在一些实例中，配置信息(例如，或第二配置信息)可包含存储器装置605(例如，或第二存储器装置)的电容性组件的目标配置。另外或替代地，配置信息可包含用于存储器装置605(例如，或第二存储器装置)的电容性组件的目标电容。在一些状况下，配置信息可包含用于存储器装置605存储于模式寄存器中的配置信息的指示或包含配置信息的一或多个命令。

在625处，存储器装置605可基于配置信息配置存储器装置605的I/O衬垫的电容。举例来说，如参看图3到5所描述，存储器装置605可包含具有可调整电容的一或多个电容性组件，其中所述一或多个电容性组件可与存储器装置605的一或多个I/O衬垫耦合。在一些状况下，存储器装置605可通过配置电容性组件(例如根据目标配置或目标电容)而配置I/O衬垫的电容。举例来说，与存储器装置605相关联的控制器可根据配置信息而激活(闭合)或解除激活(断开)电容性组件的一或多个切换组件。在一些实例中，存储器装置605可将所接收的配置信息存储到存储器装置605的一或多个模式寄存器且可基于将配置信息存储到一或多个模式寄存器而配置电容性组件。

在一些状况下，存储器装置605可基于与存储器装置605的一或多个I/O衬垫相关联的目标电容而识别存储器装置605的一或多个电容性组件的目标配置。因而，存储器装置可基于经识别配置来配置存储器装置605的I/O衬垫的电容。

在630处，在一些状况下，存储器装置605可将已配置I/O衬垫的电容的指示传输到主机装置610。

在635处，主机装置610可经由I/O衬垫将信令传输到存储器装置605(例如在传输配置信息之后及在存储器装置605已配置I/O衬垫的电容之后)。在一些状况下，信令的转换速率(例如存储器装置605处的信令的转换速率)可基于配置信息(例如基于存储器装置605的一或多个电容性组件的配置)。举例来说，如通过存储器装置605基于指示所调整(调谐、配置)的电容性组件的电容可调整(例如减小)从主机装置610到存储器装置605的信号的转换速率。

在一些实例中，可通过一或多个电容性组件的配置而降低转换速率，且较低转换速率可降低存储器装置605处的反射噪声。存储器装置605处的噪声减少可通过增加信令准确度且由此减低延时且改进可靠性从而改进装置性能。

图7展示根据如本文中所公开的实例的支持可配置的存储器裸片电容的存储器装置705的框图700。存储器装置705可为如参考图3到6所描述的存储器装置的方面的实例。存储器装置705可包含配置信息接收组件710、电容配置组件715及信号接收组件720。这些模块中的每一者可直接地或间接地(例如，经由一或多个总线)彼此通信。

配置信息接收组件710可在存储器装置处接收与存储器装置的I/O衬垫的目标电容相关联的配置信息。在一些状况下，配置信息指示电容性组件的配置。

电容配置组件715可基于配置信息在存储器装置处配置I/O衬垫的电容。在一些实例中，配置I/O衬垫的电容包含配置电容性组件。在一些实例中，电容配置组件715可将配置信息存储到一或多个模式寄存器。在一些实例中，电容配置组件715可基于将配置信息存储到一或多个模式寄存器而配置电容性组件。在一些实例中，电容配置组件715可在配置I/O衬垫的电容之后将已配置I/O衬垫的电容的指示传输到主机装置。在一些状况下，存储器装置包含具有可调整电容且与I/O衬垫耦合的电容性组件。

信号接收组件720可在配置I/O衬垫的电容之后经由I/O衬垫从主机装置接收信令。

图8展示根据如本文中所公开的实例的支持可配置的存储器裸片电容的主机装置805的框图800。主机装置805可为如参考图3到6所描述的主机装置的方面的实例。主机装置805可包含电容性配置组件810、配置信息传输组件815及信号传输组件820。这些模块中的每一者可直接地或间接地(例如，经由一或多个总线)彼此通信。

电容性配置组件810可基于与存储器装置的I/O衬垫相关联的目标电容而识别所述存储器装置的电容性组件的目标配置。在一些实例中，电容性配置组件810可基于与第二存储器装置的第二I/O衬垫相关联的第二目标电容而识别第二存储器装置的第二电容性组件的第二目标配置，其中所述第二目标电容可能不同于目标电容。

配置信息传输组件815可基于识别目标配置而将指示目标配置的配置信息传输到存储器装置。在一些实例中，配置信息传输组件815可基于识别第二目标配置而将指示第二目标配置的第二配置信息传输到第二存储器装置。

信号传输组件820可在传输配置信息之后经由I/O衬垫将信令传输到存储器装置。在一些状况下，信令的转换速率是基于配置信息。

图9展示根据本公开的方面的绘示支持可配置的存储器裸片电容的一或多种方法900的流程图。方法900的操作可由如本文所描述的存储器装置或其组件实施。举例来说，方法900的操作可由如参看图7所描述的存储器装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件来执行所描述功能。另外或替代地，存储器装置可使用专用硬件来执行所描述功能的方面。

在905处，存储器装置可在存储器装置处接收与存储器装置的I/O衬垫的目标电容相关联的配置信息。905的操作可根据本文所描述的方法来执行。在一些实例中，905的操作的方面可由如参看图7所描述的配置信息接收组件执行。

在910处，存储器装置可基于配置信息在存储器装置处配置I/O衬垫的电容。910的操作可根据本文所描述的方法来执行。在一些实例中，910的操作的方面可由如参看图7所描述的电容配置组件执行。

在915处，存储器装置可在配置I/O衬垫的电容之后经由I/O衬垫从主机装置接收信令。915的操作可根据本文所描述的方法来执行。在一些实例中，915的操作的方面可由如参看图7所描述的信号接收组件执行。

在一些实例中，如本文所描述的设备可执行一或多种方法，例如方法900。所述设备可包含用于在存储器装置处接收与存储器装置的I/O衬垫的目标电容相关联的配置信息、基于所述配置信息在存储器装置处配置I/O衬垫的电容且在配置I/O衬垫的电容之后经由I/O衬垫从主机装置接收信令的特征、构件或指令(例如存储可由处理器执行的指令的非暂时性计算机可读媒体)。在方法900及本文中所描述的设备的一些实例中，存储器装置可包含具有可调整电容且与I/O衬垫耦合的电容性组件，配置I/O衬垫的电容可包含配置所述电容性组件，且配置信息可指示所述电容性组件的配置。

方法900及本文中所描述的设备的一些实例可进一步包含用于将配置信息存储到一或多个模式寄存器且基于将配置信息存储到一或多个模式寄存器而配置电容性组件的操作、特征、构件或指令。方法900及本文中所描述的设备的一些实例可进一步包含用于在配置I/O衬垫的电容之后将可已配置I/O衬垫的电容的指示传输到主机装置的操作、特征、构件或指令。

图10展示根据本公开的方面的绘示支持可配置的存储器裸片电容的一或多种方法1000的流程图。方法1000的操作可由如本文所描述的存储器装置或其组件实施。举例来说，方法1000的操作可由如参看图7所描述的存储器装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件来执行所描述功能。另外或替代地，存储器装置可使用专用硬件来执行所描述功能的方面。

在1005处，存储器装置可在存储器装置处接收与存储器装置的I/O衬垫的目标电容相关联的配置信息。1005的操作可根据本文所描述的方法来执行。在一些实例中，1005的操作的方面可由如参看图7所描述的配置信息接收组件执行。

在1010处，存储器装置可基于配置信息在存储器装置处配置I/O衬垫的电容。1010的操作可根据本文所描述的方法来执行。在一些实例中，1010的操作的方面可由如参看图7所描述的电容配置组件执行。

在1015处，存储器装置可将配置信息存储到一或多个模式寄存器。1015的操作可根据本文所描述的方法来执行。在一些实例中，1015的操作的方面可由如参看图7所描述的电容配置组件执行。

在1020处，存储器装置可基于将配置信息存储到一或多个模式寄存器而配置电容性组件。1020的操作可根据本文所描述的方法来执行。在一些实例中，1020的操作的方面可由如参看图7所描述的电容配置组件执行。

在1025处，存储器装置可在配置I/O衬垫的电容之后经由I/O衬垫从主机装置接收信令。1025的操作可根据本文所描述的方法来执行。在一些实例中，1025的操作的方面可由如参看图7所描述的信号接收组件执行。

图11展示根据本公开的方面的绘示支持可配置的存储器裸片电容的一或多种方法1100的流程图。方法1100的操作可由如本文所描述的主机装置或其组件实施。举例来说，方法1100的操作可由如参看图8所描述的主机装置执行。在一些实例中，主机装置可执行指令集以控制主机装置的功能元件来执行所描述功能。另外或替代地，主机装置可使用专用硬件来执行所描述功能的方面。

在1105处，主机装置可基于与存储器装置的I/O衬垫相关联的目标电容而识别存储器装置的电容性组件的目标配置。1105的操作可根据本文所描述的方法来执行。在一些实例中，1105的操作的方面可由如参看图8所描述的电容性组件配置执行。

在1110处，主机装置可基于识别目标配置而将指示所述目标配置的配置信息传输到存储器装置。1110的操作可根据本文所描述的方法来执行。在一些实例中，1110的操作的方面可由如参看图8所描述的配置信息传输组件执行。

在1115处，主机装置可在传输配置信息之后经由I/O衬垫将信令传输到存储器装置。1115的操作可根据本文所描述的方法来执行。在一些实例中，1115的操作的方面可由如参考图8所描述的信号传输组件执行。

在一些实例中，如本文所描述的设备可执行一或多种方法，例如方法1100。所述设备可包含用于基于与存储器装置的I/O衬垫相关联的目标电容识别存储器装置的电容性组件的目标配置、基于识别目标配置而将指示所述目标配置的配置信息传输到存储器装置且在传输配置信息之后经由I/O衬垫将信令传输到存储器装置的特征、构件或指令(例如存储可由处理器执行的指令的非暂时性计算机可读媒体)。在本文中所描述的方法1100及设备的一些实例中，信令的转换速率可基于配置信息。

应注意，本文所描述的方法是可能的实施方案，且操作及步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。另外，可组合来自所述方法中的两者或多于两者的部分。

描述一种设备。所述设备可包含：存储器裸片，其包含I/O衬垫；输入缓冲器，其包含于所述存储器裸片中，所述输入缓冲器与所述I/O衬垫耦合；及电容性组件，其具有可调整电容且包含于所述存储器裸片中，所述电容性组件与所述I/O衬垫耦合。

在一些实例中，所述电容性组件包含电容器及可操作以将所述电容器与所述I/O衬垫选择性地耦合的切换组件。在一些实例中，所述电容性组件包含电容器集合及切换组件集合，所述集合的每一相应切换组件可操作以将所述集合的相应电容器与所述I/O衬垫选择性地耦合。所述设备的一些实例可包含：模式寄存器，其可操作以存储一或多个逻辑值；及控制器，其可操作以致使所述设备基于所述一或多个逻辑值配置所述电容性组件，以可具有由所述电容性组件支持的电容集合中的一者。

在一些实例中，所述电容性组件包含切换组件集合，且所述一或多个逻辑值指示用于使所述控制器闭合的所述切换组件集合的数量。在一些实例中，所述电容性组件包含切换组件集合；且所述一或多个逻辑值包含位图，所述位图的每一位指示所述控制器是可断开还是闭合所述切换组件集合中的相应切换组件。

所述设备的一些实例可包含控制器，所述控制器与所述电容性组件耦合且可操作以基于配置所述电容性组件的所述可调整电容而配置经由所述I/O衬垫所接收的信号的转换速率。

所述设备的一些实例可包含第二存储器裸片，所述第二存储器包含第二I/O衬垫及第二电容性组件，所述第二电容性组件具有第二可调整电容且与所述第二I/O衬垫耦合。

描述一种系统。所述系统可包含存储器装置及与所述存储器装置耦合的主机装置。所述存储器装置可包含存储器裸片，所述存储器裸片包含I/O衬垫及具有可调整电容且与所述I/O衬垫耦合的电容性组件。所述主机装置可操作以将配置信息提供到所述存储器装置，且所述存储器装置可操作以基于所述配置信息配置所述电容性组件的所述可调整电容。

在一些实例中，所述存储器装置的所述电容性组件包含一或多个电容器及一或多个切换组件，其中所述一或多个切换组件中的每一者可操作以将所述一或多个电容器的相应电容器与所述I/O衬垫选择性地耦合。在一些实例中，所述主机装置可操作以基于向所述存储器装置发布指示所述配置信息的命令来提供所述配置信息。在一些实例中，从所述主机装置传输到所述存储器装置的信号的转换速率是基于所述电容性组件的所述可调整电容。

所述存储器装置的一些实例可包含模式寄存器，其中所述存储器装置可操作以基于存储于所述模式寄存器中的一或多个逻辑值来配置所述电容性组件的所述可调整电容。在一些实例中，所述主机装置可操作以基于将所述一或多个逻辑值的指示传输到所述存储器装置而提供所述配置信息，且所述存储器装置可操作以基于所述指示将所述一或多个逻辑值存储于所述模式寄存器中。

所述存储器装置的一些实例可包含与所述I/O衬垫耦合的输入缓冲器。所述存储器装置的一些实例可包含一或多个额外存储器裸片，其各自包含相应I/O衬垫。在一些实例中，所述存储器装置可操作以将所述电容性组件与所述一或多个额外存储器裸片中的至少一者的所述相应I/O衬垫耦合。所述系统的一些实例可包含一或多个额外存储器装置，其各自包含相应存储器裸片，所述相应存储器裸片包含相应I/O衬垫及相应电容性组件。在一些实例中，所述相应电容性组件可具有相应可调整电容且可与所述相应I/O衬垫耦合。在一些实例中，所述主机装置的单一I/O衬垫与包含所述存储器装置的所述I/O衬垫及所述一或多个额外存储器装置中的每一者的所述相应I/O衬垫的多个I/O衬垫耦合。

在所述系统的一些实例中，所述存储器装置的所述电容性组件可经配置为具有第一电容，且包含于所述一或多个额外存储器装置的第二存储器装置中的第二电容性组件可经配置为具有第二电容。在一些实例中，所述存储器装置可比所述第二存储器装置更接近所述主机装置且所述第一电容可大于所述第二电容。在所述系统的一些实例中，所述系统可进一步包含用于与所述主机装置、所述存储器装置及所述第二存储器装置耦合的总线的终端阻抗，其中所述存储器装置可比所述第二存储器装置更远离所述终端阻抗，且其中所述第一电容可大于所述第二电容。

可使用多种不同科技及技术中的任一者来表示本文中所描述的信息及信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示遍及以上描述可能参考的数据、指令、命令、信息、信号、位、符号及码片。一些图式可将信号绘示为单一信号；然而，所属领域的一般技术人员应理解，所述信号可表示信号的总线，其中所述总线可具有多种位宽度。

术语“电子通信”、“导电接触”、“连接”及“耦合”可指支持在组件之间信号流动的组件之间的关系。如果在组件之间存在可在任何时间支持组件之间信号流动的任何导电路径，那么组件被认为彼此电子通信(或彼此导电接触或彼此连接或彼此耦合)。在任何给定时间，彼此电子通信(或彼此导电接触或彼此连接或彼此耦合)的组件之间的导电路径基于包含所连接组件的装置的操作而可为开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径，或所连接组件之间的导电路径可为可包含中间组件，例如开关、晶体管或其它组件的间接导电路径。在一些状况下，可例如使用例如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。

术语“耦合”是指从其中信号目前不能够经由导电路径在组件之间被传达的组件之间的开路关系到其中信号能够经由导电路径在组件之间被传达的组件之间的闭路关系的移动条件。当例如控制器的组件将其它组件耦合在一起时，所述组件起始一改变，所述改变会允许信号经由先前并不准许信号流动的导电路径而在所述其它组件之间流动。

术语“隔离”是指组件之间的关系，其中信号目前不能够在所述组件之间流动。如果在组件之间存在断路，那么所述组件彼此隔离。举例来说，由定位于组件之间的开关分离的两个组件在开关断开时彼此隔离。当控制器隔离两个组件时，控制器影响一改变，所述改变会防止信号使用先前准许信号流动的导电路径在组件之间流动。

本文所使用的术语“层”是指几何结构的层或薄片。每一层可具有三个维度(例如高度、宽度及深度)且可覆盖表面的至少一部分。举例来说，层可为三维结构，其中两个维度大于第三维度，例如薄膜。层可包含不同元件、组件及/或材料。在一些状况下，一个层可由两个或多于两个子层构成。在一些附图中，出于绘示的目的而描绘三维层的两个维度。

如本文所使用，术语“电极”可指电导体，且在一些状况下可用作到存储器胞元或存储器阵列的其它组件的电接点。电极可包含在存储器阵列的元件或组件之间提供导电路径的迹线、电线、导电线、导电层，或其类似者。

可在例如硅、锗、硅-锗合金、砷化镓、氮化镓等的半导体衬底上形成本文所论述的包含存储器阵列的装置。在一些状况下，衬底为半导体晶片。在其它状况下，衬底可为绝缘层上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可经由使用包含但不限于磷、硼或砷的各种化学物种掺杂而控制衬底或衬底的子区的导电性。可通过离子植入或通过任何其它掺杂方式在衬底的初始形成或生长期间执行掺杂。

本文中所论述的切换组件或晶体管可表示场效应晶体管(FET)且包含包括源极、漏极及栅极的三端子装置。所述端子可经由导电材料(例如金属)连接到其它电子元件。源极及漏极可为导电的，且可包括大程度掺杂(例如，退化)的半导体区。源极与漏极可由轻微掺杂的半导体区或通道分离。如果通道为n型(即，多数载流子为信号)，那么FET可被称为n型FET。如果通道为p型(即，多数载流子为空穴)，那么FET可被称为p型FET。通道可由绝缘栅极氧化物覆盖。可通过将电压施加到栅极来控制通道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致通道变得导电。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。

本文中结合附图阐述的描述描述了实例配置，且并不表示可实施或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意指“充当实例、例子或说明”，且并不意指“优选”或“优于其它实例”。详细描述包含特定细节以提供对所描述技术的理解。然而，可在没有这些特定细节的情况下实践这些技术。在一些情况下，以框图形式展示熟知的结构及装置以便避免混淆所描述实例的概念。

在附图中，类似组件或特征可具有相同参考标记。此外，可通过在参考标记之后加上破折号及在类似组件之间进行区分的第二标记来区分同一类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一者。

结合本文中本公开所描述的各种说明性块及模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文所描述的功能的任何组合来实施或执行。通用处理器可为微处理器，但在替代例中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此类配置)。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案在本公开及随附权利要求书的范围内。举例来说，归因于软件的性质，所描述的功能可使用由处理器、硬件、固件、硬连线或这些中的任一者的组合执行的软件来实施。实施功能的特征还可物理地位于各种位置处，包含经分配以使得功能的部分在不同物理位置处实施。此外，如本文中所使用(包含在权利要求书中)，“或”在用于项目列表(例如，以例如“中的至少一者”或“中的一或多者”的短语作为结尾的项目列表)中时指示包含性列表，使得例如A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A及B及C)。此外，如本文中所使用，短语“基于”不应被认作对封闭条件集合的参考。举例来说，在不脱离本公开的范围的情况下，被描述为“基于条件A”的示范性步骤可基于条件A及条件B两者。换句话说，如本文中所使用，应以与短语“至少部分地基于”相同的方式来解释短语“基于”。

计算机可读媒体包含计算机存储媒体及通信媒体两者，通信媒体包含促进计算机程序从一处传送到另一处的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。作为实例而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、紧密光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性媒体。此外，任何连接被适当地称为计算机可读媒体。举例来说，如果使用同轴缆线、光纤缆线、双绞线、数字订户线(DSL)或例如红外、无线电及微波的无线科技从网站、服务器或其它远程源传输软件，那么同轴缆线、光纤缆线、双绞线、数字订户线(DSL)或例如红外、无线电及微波的无线科技包含于媒体的定义中。如本文所使用，磁盘及光盘包含CD、激光光盘、光学光盘、数字多功能光盘(digital versatile disc，DVD)、软性磁盘及蓝光(Blu-ray)光盘，其中磁盘通常以磁性方式再现数据，而光盘通过激光以光学方式再现数据。以上各者的组合也包含于计算机可读媒体的范围内。

本文中的描述经提供以使所属领域的技术人员能够进行或使用本公开。对本公开的各种修改对于所属领域的技术人员来说将为显而易见的，且可在不脱离本公开的范围的情况下将本文中定义的一般原理应用于其它变化。因此，本公开并不限于本文中所描述的实例及设计，而是应符合与本文中所公开的原理及新颖特征相一致的最广范围。

Claims (29)

1.一种设备，其包括：

存储器裸片，其包括输入/输出(I/O)衬垫；

输入缓冲器，其包含于所述存储器裸片中，所述输入缓冲器与所述I/O衬垫耦合；及

电容性组件，其具有可调整电容且包含于所述存储器裸片中，所述电容性组件与所述I/O衬垫耦合。

2.根据权利要求1所述的设备，其中所述电容性组件包括电容器及可操作以将所述电容器与所述I/O衬垫选择性地耦合的切换组件。

3.根据权利要求1所述的设备，其中所述电容性组件包括多个电容器及多个切换组件，所述多个中的每一相应切换组件可操作以将所述多个中的相应电容器与所述I/O衬垫选择性地耦合。

4.根据权利要求1所述的设备，其进一步包括：

模式寄存器，其可操作以存储一或多个逻辑值；及

控制器，其可操作以致使所述设备至少部分地基于所述一或多个逻辑值配置所述电容性组件，以具有由所述电容性组件支持的多个电容中的一者。

5.根据权利要求4所述的设备，其中：

所述电容性组件包括多个切换组件；且

所述一或多个逻辑值指示用于使所述控制器闭合的所述多个切换组件的数量。

6.根据权利要求4所述的设备，其中：

所述电容性组件包括多个切换组件；且

所述一或多个逻辑值包括位图，所述位图的每一位指示所述控制器是断开还是闭合所述多个切换组件中的相应切换组件。

7.根据权利要求1所述的设备，其进一步包括：

控制器，其与所述电容性组件耦合且可操作以至少部分地基于配置所述电容性组件的所述可调整电容而配置经由所述I/O衬垫所接收的信号的转换速率。

8.根据权利要求1所述的设备，其进一步包括：

第二存储器裸片，其包括第二I/O衬垫及第二电容性组件，所述第二电容性组件具有第二可调整电容且与所述第二I/O衬垫耦合。

9.一种系统，其包括：

存储器装置，其包括：

存储器裸片，其包括输入/输出(I/O)衬垫；及

电容性组件，其具有可调整电容且与所述I/O衬垫耦合；及

主机装置，其与所述存储器装置耦合，其中：

所述主机装置可操作以将配置信息提供到所述存储器装置；且

所述存储器装置可操作以至少部分地基于所述配置信息配置所述电容性组件的所述可调整电容。

10.根据权利要求9所述的系统，其中所述存储器装置的所述电容性组件包括一或多个电容器及一或多个切换组件，所述一或多个切换组件中的每一者可操作以将所述一或多个电容器的相应电容器与所述I/O衬垫选择性地耦合。

11.根据权利要求9所述的系统，其中所述主机装置可操作以至少部分地基于向所述存储器装置发布指示所述配置信息的命令来提供所述配置信息。

12.根据权利要求9所述的系统，其中所述存储器装置进一步包括模式寄存器，且其中所述存储器装置可操作以至少部分地基于存储于所述模式寄存器中的一或多个逻辑值来配置所述电容性组件的所述可调整电容。

13.根据权利要求12所述的系统，其中：

所述主机装置可操作以至少部分地基于将所述一或多个逻辑值的指示传输到所述存储器装置而提供所述配置信息；且

所述存储器装置可操作以至少部分地基于所述指示将所述一或多个逻辑值存储于所述模式寄存器中。

14.根据权利要求9所述的系统，其中所述存储器装置进一步包括与所述I/O衬垫耦合的输入缓冲器。

15.根据权利要求9所述的系统，其中所述存储器装置进一步包括一或多个额外存储器裸片，所述一或多个额外存储器裸片各自包括相应I/O衬垫。

16.根据权利要求15所述的系统，其中所述存储器装置可操作以将所述电容性组件与所述一或多个额外存储器裸片中的至少一者的所述相应I/O衬垫耦合。

17.根据权利要求9所述的系统，其进一步包括：

一或多个额外存储器装置，其各自包括相应存储器裸片，所述相应存储器裸片包括相应I/O衬垫及相应电容性组件，所述相应电容性组件具有相应可调整电容且与所述相应I/O衬垫耦合。

18.根据权利要求17所述的系统，其中：

所述存储器装置的所述电容性组件经配置为具有第一电容；且

所述一或多个额外存储器装置的第二存储器装置中所包含的第二电容性组件经配置为具有第二电容。

19.根据权利要求18所述的系统，其中：

所述存储器装置比所述第二存储器装置更接近所述主机装置；且

所述第一电容大于所述第二电容。

20.根据权利要求18所述的系统，其进一步包括：

用于与所述主机装置、所述存储器装置及所述第二存储器装置耦合的总线的终端阻抗，其中所述存储器装置比所述第二存储器装置更远离所述终端阻抗，且其中所述第一电容大于所述第二电容。

21.根据权利要求17所述的系统，其中所述主机装置的单一I/O衬垫与包含所述存储器装置的所述I/O衬垫及所述一或多个额外存储器装置中的每一者的所述相应I/O衬垫的多个I/O衬垫耦合。

22.根据权利要求9所述的系统，其中从所述主机装置传输到所述存储器装置的信号的转换速率是至少部分地基于所述电容性组件的所述可调整电容。

23.一种方法，其包括：

在存储器装置处接收与所述存储器装置的输入/输出(I/O)衬垫的目标电容相关联的配置信息；

在所述存储器装置处至少部分地基于所述配置信息配置所述I/O衬垫的电容；及

在配置所述I/O衬垫的所述电容之后经由所述I/O衬垫从所述主机装置接收信令。

24.根据权利要求23所述的方法，其中：

所述存储器装置包括具有可调整电容且与所述I/O衬垫耦合的电容性组件；

配置所述I/O衬垫的所述电容包括配置所述电容性组件；且

所述配置信息指示所述电容性组件的配置。

25.根据权利要求24所述的方法，其进一步包括：

将所述配置信息存储到一或多个模式寄存器；及

至少部分地基于将所述配置信息存储到所述一或多个模式寄存器来配置所述电容性组件。

26.根据权利要求23所述的方法，其进一步包括：

在配置所述I/O衬垫的所述电容之后将已配置所述I/O衬垫的所述电容的指示传输到所述主机装置。

27.一种方法，其包括：

至少部分地基于与存储器装置的输入/输出(I/O)衬垫相关联的目标电容而识别所述存储器装置的电容性组件的目标配置；

至少部分地基于识别所述目标配置而将指示所述目标配置的配置信息传输到所述存储器装置；及

在传输所述配置信息之后经由所述I/O衬垫将信令传输到所述存储器装置。

28.根据权利要求27所述的方法，其进一步包括：

至少部分地基于与第二存储器装置的第二输入/输出(I/O)衬垫相关联的第二目标电容而识别所述第二存储器装置的第二电容性组件的第二目标配置，其中所述第二目标电容不同于所述目标电容；及

至少部分地基于识别所述第二目标配置而将指示所述第二目标配置的第二配置信息传输到所述第二存储器装置。

29.根据权利要求27所述的方法，其中所述信令的转换速率是至少部分地基于所述配置信息。

Images