CN115552532A - 目标命令/地址奇偶校验低提升 - Google Patents

目标命令/地址奇偶校验低提升 Download PDF

Info

Publication number
CN115552532A
CN115552532A CN202180034797.5A CN202180034797A CN115552532A CN 115552532 A CN115552532 A CN 115552532A CN 202180034797 A CN202180034797 A CN 202180034797A CN 115552532 A CN115552532 A CN 115552532A
Authority
CN
China
Prior art keywords
pins
command
parity
data
host device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202180034797.5A
Other languages
English (en)
Inventor
A·P·贝姆
S·E·谢弗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115552532A publication Critical patent/CN115552532A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2293—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)

Abstract

本发明描述用于目标命令/地址奇偶校验低提升的方法、系统及装置。存储器装置可经由第一组引脚从主机装置接收命令(例如写入命令或读取命令)且可根据所述命令在一组时间间隔期间经由第二组引脚与所述主机装置执行数据传送。所述存储器装置可在所述一组时间间隔中的第一时间间隔期间经由第三组引脚与所述主机装置交换与所述命令相关联的奇偶校验位。在一些情况中，所述第三存储器装置可在所述一组时间间隔中的至少一个时间间隔期间与所述主机装置交换与所述命令相关联的至少一个额外位。

Description

目标命令/地址奇偶校验低提升
交叉参考
本专利申请案主张由贝姆(BOEHM)等人在2021年3月29日申请的标题为“目标命令/地址奇偶校验低提升(TARGETED COMMAND/ADDRESS PARITY LOW LIFT)”的第17/216,418号美国专利申请案及由贝姆(BOEHM)等人在2020年4月9日申请的标题为“目标命令/地址奇偶校验低提升(TARGETED COMMAND/ADDRESS PARITY LOW LIFT)”的第63/007,702号美国临时专利申请案的优先权，所述专利申请案中的每一者转让给其受让人且其中的每一者以引用方式明确并入本文中。
背景技术
下文大体上涉及一或多个存储器系统且更明确来说，涉及目标命令/地址奇偶校验低提升。
存储器装置广泛用于存储例如计算机、无线通信装置、相机、数字显示器及类似物的各种电子装置中的信息。信息通过将存储器装置内的存储器单元编程到各种状态来存储。举例来说，二进制存储器单元可编程到通常由逻辑1或逻辑0表示的两个支持状态中的一者。单个存储器单元可支持多于两个状态，其中任一者可被存储。为了存取所存储信息，组件可读取或感测存储器装置中的至少一个存储状态。为了存储信息，组件可在存储器装置中写入或编程状态。
存在各种类型的存储器装置及存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选择存储器、硫属化物存储器技术及其它。存储器单元可为易失性或非易失性的。非易失性存储器(例如FeRAM)可长时间维持其存储的逻辑状态，即使缺少外部电源。易失性存储器装置(例如DRAM)会在与外部电源断开时丢失其存储状态。
附图说明
图1说明根据本文中公开的实例的支持目标命令/地址奇偶校验低提升的系统的实例。
图2说明根据本文中公开的实例的支持目标命令/地址奇偶校验低提升的存储器裸片的实例。
图3A及3B说明根据本文中公开的实例的支持目标命令/地址奇偶校验低提升的时序图的实例。
图4A、4B及4C说明根据本文中公开的实例的支持目标命令/地址奇偶校验低提升的时序图的实例。
图5展示根据本文中公开的实例的支持目标命令/地址奇偶校验低提升的存储器装置的框图。
图6及7展示说明根据本文中公开的实例的用于目标命令/地址奇偶校验低提升的一或若干方法的流程图。
具体实施方式
在一些情况中，可期望存储器装置或主机装置对命令/地址(CA)引脚执行奇偶校验。然而，在一些情况中，使用专用于执行CA奇偶校验的引脚可能不可行或不实际(例如，由于对存储器装置、主机装置或主机装置与存储器装置之间的总线接口的引脚数量的约束)。另外，用于检测或输出奇偶校验结果的时序约束可因各种应用而不同。在一些情况中，可足以传达用于CA奇偶校验的相对少量位(例如单个位)，其从主机装置产生及输入到存储器装置用于校验或从存储器装置输出以供主机装置校验。
为了无需使用专用于执行CA奇偶校验的引脚而传达CA奇偶校验信息，存储器装置在接收命令时或之后可使用未用于命令的数据相关联引脚(例如数据掩码/反转(DMI)、错误校正码(ECC)或冗余数据选通(RDQS))的循环来传达奇偶校验信息。在一些情况中，此类引脚可在与命令相关联的其它数据循环期间用于其它功能。在一个实例中，如果存储器装置接收写入命令，那么主机装置可经由用于ECC及/或RDQS的引脚将奇偶校验位传达到存储器装置。在另一实例中，如果存储器装置接收读取命令，那么存储器装置可输出针对一或多个写入命令的奇偶校验的结果或经由用于ECC及/或DMI的引脚将读取命令的奇偶校验位传达到主机装置。如果用于传达奇偶校验位的引脚是给定命令的输入引脚，那么奇偶校验信息可由存储器装置经由引脚接收。在此类情况中，奇偶校验可记录于存储器装置的寄存器中。如果用于传达奇偶校验位的引脚是给定命令的输出引脚，那么奇偶校验信息可由存储器装置输出以供主机校验。
首先在参考图1及2描述的存储器系统及裸片的上下文中描述本公开的特征。在参考图3A到4C描述的时序图的上下文中描述本公开的特征。通过与参考图5到7描述的目标命令/地址奇偶校验低提升相关的设备图及流程图进一步说明且参考所述设备图及流程图来描述本公开的这些及其它特征。
图1说明根据本文中公开的实例的支持目标命令/地址奇偶校验低提升的系统100的实例。系统100可包含主机装置105、存储器装置110及耦合主机装置105与存储器装置110的多个通道115。系统100可包含一或多个存储器装置110，但一或多个存储器装置110的方面可在单个存储器装置(例如存储器装置110)的上下文中描述。
系统100可包含电子装置的部分，例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统。举例来说，系统100可说明计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接装置、车辆控制器或类似物的方面。存储器装置110可为可操作以存储用于系统100的一或多个其它组件的数据的系统的组件。
系统100的至少部分可为主机装置105的实例。主机装置105可为使用存储器执行过程的装置内的处理器或其它电路系统的实例，例如在计算装置、移动计算装置、无线装置、图形处理装置、图形处理单元(GPU)、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接装置、车辆控制器或某其它固定或便携式电子装置以及其它实例内。主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。外部存储器控制器120可称为主机或主机装置105。
存储器装置110可为可操作以提供可由系统100使用或引用的物理存储器地址/空间的独立装置或组件。存储器装置110可配置成与一或多种不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可操作以支持以下中的一或多者：调制信号的调制方案、用于传送信号的各种引脚配置、主机装置105及存储器装置110的物理封装的各种形状因子、主机装置105与存储器装置110之间的时钟信令及同步、分段计时方法或其它因素。
存储器装置110可操作以存储用于主机装置105的组件的数据。存储器装置110可用作主机装置105的从属式装置(例如，响应及执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。
主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或例如一或多个外围组件或一或多个输入/输出控制器的其它组件中的一或多者。主机装置的组件可使用总线135彼此耦合。
处理器125可操作以提供系统100的至少部分或主机装置105的至少部分的控制或其它功能性。处理器125可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或这些组件的组合。在此类实例中，处理器125可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或单芯片系统(SoC)的实例以及其它实例。外部存储器控制器120可由处理器125实施或为处理器125的部分。
BIOS组件130可为包含操作为固件的BIOS的软件组件，其可初始化及运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储于只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多者中的程序或软件。
存储器装置110可包含支持期望容量或指定容量用于数据存储的装置存储器控制器155及一或多个存储器裸片160(例如存储器芯片)。每一存储器裸片160可包含本地存储器控制器165(例如本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)及存储器阵列170(例如存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如一或多个网格、一或多个存储体、一或多个片块、一或多个区段)，其中每一存储器单元可操作以存储至少一个数据位。包含两个或更多个存储器裸片的存储器装置110可称为多裸片存储器或多裸片封装或多芯片存储器或多芯片封装。
装置存储器控制器155可包含可操作以控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使存储器装置110能够执行各种操作的硬件、固件或指令，且可操作以接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可操作以与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者通信。装置存储器控制器155可结合存储器裸片160的本地存储器控制器165来控制本文中描述的存储器装置110的操作。
存储器装置110可从主机装置105接收数据或命令或两者。举例来说，存储器装置110可接收指示存储器装置110存储用于主机装置105的数据的写入命令或指示存储器装置110将存储于存储器裸片160中的数据提供到主机装置105的读取命令。
本地存储器控制器165(例如，在存储器裸片160本地)可操作以控制存储器裸片160的操作。本地存储器控制器165可操作以与装置存储器控制器155通信(例如，接收或传输数据或命令或两者)。存储器装置110可不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器120可执行本文中描述的各种功能。因而，本地存储器控制器165可操作以与装置存储器控制器155通信、与其它本地存储器控制器165通信或直接与外部存储器控制器120或处理器125通信或其组合。可包含于装置存储器控制器155或本地存储器控制器165或两者中的组件的实例可包含用于接收信号(例如，从外部存储器控制器120)的接收器、用于传输信号(例如，到外部存储器控制器120)的传输器、用于解码或解调接收到的信号的解码器、用于编码或调制待传输的信号的编码器或可操作以支持装置存储器控制器155或本地存储器控制器165或两者的所描述操作的各种其它电路或控制器。
外部存储器控制器120可操作以实现在系统100或主机装置105的组件(例如处理器125)与存储器装置110之间传送信息、数据或命令中的一或多者。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。外部存储器控制器120或系统100或主机装置105的其它组件或本文中描述的其功能可由处理器125实施。举例来说，外部存储器控制器120可为由处理器125或系统100或主机装置105的其它组件实施的硬件、固件或软件或其某组合。尽管外部存储器控制器120被描绘为在存储器装置110外部，但外部存储器控制器120或本文中描述的其功能可由存储器装置110的一或多个组件(例如装置存储器控制器155、本地存储器控制器165)实施，或反之亦然。
主机装置105的组件可使用一或多个通道115与存储器装置110交换信息。通道115可操作以支持外部存储器控制器120与存储器装置110之间的通信。每一通道115可为在主机装置105与存储器装置之间载送信息的传输媒体的实例。每一通道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如导体)。信号路径可为可操作以载送信号的导电路径的实例。举例来说，通道115可包含第一端子，其包含主机装置105处的一或多个引脚或垫及存储器装置110处的一或多个引脚或垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可操作以用作通道的部分。
通道115(及相关联信号路径及端子)可专用于传送一或多种类型的信息。举例来说，通道115可包含一或多个命令及地址(CA)通道186、一或多个时钟信号(CK)通道188、一或多个数据(DQ)通道190、一或多个其它通道192或其组合。信息(例如调制符号)可经由通道115使用单倍数据速率(SDR)信令或双倍数据速率(DDR)信令进行传送。在SDR信令中，可针对每一时钟循环(例如，在时钟信号的上升或下降边缘上)寄存信号的一个调制符号(例如信号电平)。在DDR信令中，可针对每一时钟循环(例如，在时钟信号的上升边缘及下降边缘两者上)寄存信号的两个调制符号(例如信号电平)。
CA通道186可操作以在主机装置105与存储器装置110之间传送命令，包含与命令相关联的控制信息(例如地址信息)。举例来说，CA通道186可包含具有期望数据的地址的读取命令。CA通道186可包含用于解码地址或命令数据中的一或多者的任何数量的信号路径(例如八个或九个信号路径)。
时钟信号通道188可操作以在主机装置105与存储器装置110之间传送一或多个时钟信号。每一时钟信号可操作以在高态与低态之间振荡且可支持主机装置105与存储器装置110的动作之间协调(例如，在时间上)。时钟信号可为单端的。时钟信号可为存储器装置110的命令及寻址操作或存储器装置110的其它全系统操作提供时序参考。时钟信号因此可称为控制时钟信号、命令时钟信号或系统时钟信号。系统时钟信号可由系统时钟产生，系统时钟可包含一或多个硬件组件(例如振荡器、晶体、逻辑门、晶体管)。
数据通道190可操作以在主机装置105与存储器装置110之间传送数据或控制信息中的一或多者。举例来说，数据通道190可(例如，双向)传送写入到存储器装置110的信息或从存储器装置110读取的信息。
通道115可包含任何数量的信号路径(包含单个信号路径)。通道115可包含多个个别信号路径。举例来说，通道可为x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(例如，包含十六个信号路径)等。
一或多个其它通道192可包含一或多个错误检测码(EDC)通道。EDC通道可操作以传送错误检测信号(例如校验和)以改进系统可靠性。一或多个其它通道192可包含一或多个RDQS通道。RDQS通道可操作以传送与由存储器装置110为读取命令传输的数据相关联的冗余数据选通信令。一或多个其它通道192可包含一或多个DMI通道。DMI通道可操作以传送与由主机装置105为写入命令传输的数据相关联的数据掩码或反转信令。EDC、RDQS或DMI通道可包含任何数量的信号路径。
在一些情况中，可期望对与CA通道186相关联的CA引脚执行奇偶校验。然而，在一些情况中，使用专用于执行CA奇偶校验的通道或引脚可能不可行或不实际。另外，用于检测或输出奇偶校验结果的时序约束可因各种应用而不同(例如，因一些应用而放宽)。因此，可足以传达用于CA奇偶校验的单个位，其从主机装置105产生及输入到存储器装置110用于校验或从存储器装置110输出以供主机装置105校验。另外，单位CA奇偶校验结果可由存储器装置110输出，无需使用专用引脚。
为了无需使用专用于执行CA奇偶校验的引脚而传达单个位，主机装置105或存储器装置110在传输或接收命令时可使用未用于命令的数据相关联引脚(例如DMI、ECC或RDQS)的循环来传达奇偶校验信息。在一个实例中，存储器装置110可经由CA通道186接收写入命令及经由数据通道190接收对应数据。另外，存储器装置110可经由一或多个DMI引脚接收对应于数据的数据掩码信号。在一些情况中，存储器装置110可经由RDQS引脚(例如RDQS_t)接收数据的ECC、数据掩码信号或两者。然而，在未用于接收ECC的至少一个循环期间，主机装置105可经由RDQS引脚将写入命令的奇偶校验位传输到存储器装置110。在一些情况中，当启用存储器装置110的特定寄存器时，可执行CA奇偶校验。
在另一实例中，存储器装置110经由CA通道186接收读取命令且可经由数据通道190传输对应数据。另外，存储器装置可经由一或多个RDQS引脚传输对应于数据的冗余选通信号。在一些情况中，存储器装置110可经由DMI引脚传输数据的ECC、数据集功能的指示或两者。然而，在未用于传输ECC、数据集功能的指示或两者的至少一个循环期间，存储器装置110可经由DMI引脚将针对一或多个先前写入命令的CA通道186的奇偶校验结果或针对读取命令的CA通道186产生的奇偶校验位传输到主机装置105。
图2说明根据本文中公开的实例的支持目标命令/地址奇偶校验低提升的存储器裸片200的实例。存储器裸片200可为参考图1描述的存储器裸片160的实例。存储器裸片200可称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含可各自编程以存储不同逻辑状态(例如一组两个或更多个可能状态中的经编程者)的一或多个存储器单元205。举例来说，存储器单元205可操作以一次存储一个信息位(例如逻辑0或逻辑1)。存储器单元205(例如多电平存储器单元)可操作以一次存储多于一个信息位(例如逻辑00、逻辑01、逻辑10、逻辑11)。存储器单元205可布置成阵列，例如参考图1描述的存储器阵列170。
存储器单元205可在电容器中存储表示可编程状态的电荷。DRAM架构可包含电容器，其包含用于存储表示可编程状态的电荷的电介质材料。在其它存储器架构中，其它存储装置及组件是可行的。举例来说，可采用非线性电介质材料。存储器单元205可包含逻辑存储组件(例如电容器230)及开关组件235。电容器230可为电介质电容器或铁电电容器的实例。电容器230的节点可与电压源240耦合，电压源240可为单元板极参考电压(例如Vpl)或可接地(例如Vss)。
存储器裸片200可包含布置成例如网格状图案的图案的一或多个存取线(例如一或多个字线210及一或多个数字线215)。存取线可为与存储器单元205耦合的导电线且可用于对存储器单元205执行存取操作。字线210可称为行线。数字线215可称为列线或位线。在不失理解或操作的情况下，存取线、行线、列线、字线、数字线或位线或其类似物的指涉物可互换。存储器单元205可经定位于字线210与数字线215的相交点处。
可通过激活或选择存取线(例如字线210或数字线215中的一或多者)来对存储器单元205执行例如读取及写入的操作。通过加偏压于字线210及数字线215(例如，将电压施加到字线210或数字线215)，可在其相交点处存取单个存储器单元205。二维或三维配置中字线210与数字线215的相交点可称为存储器单元205的地址。
存取存储器单元205可通过行解码器220或列解码器225来控制。举例来说，行解码器220可从本地存储器控制器260接收行地址且基于接收到的行地址激活字线210。列解码器225可从本地存储器控制器260接收列地址且可基于接收到的列地址激活数字线215。
选择或取消选择存储器单元205可通过使用字线210激活或取消激活开关组件235来完成。电容器230可使用开关组件235与数字线215耦合。举例来说，电容器230可在取消激活开关组件235时与数字线215隔离，且电容器230可在激活开关组件235时与数字线215耦合。
感测组件245可操作以检测存储于存储器单元205的电容器230上的状态(例如电荷)及基于存储状态确定存储器单元205的逻辑状态。感测组件245可包含一或多个感测放大器以放大或以其它方式转换由存取存储器单元205导致的信号。感测组件245可比较从存储器单元205检测到的信号与参考250(例如参考电压)。存储器单元205的检测到的逻辑状态可经提供为感测组件245的输出(例如，到输入/输出255)，且可向包含存储器裸片200的存储器装置的另一组件指示检测到的逻辑状态。
本地存储器控制器260可通过各种组件(例如行解码器220、列解码器225、感测组件245)控制存储器单元205的存取。本地存储器控制器260可为参考图1描述的本地存储器控制器165的实例。行解码器220、列解码器225及感测组件245中的一或多者可与本地存储器控制器260共同定位。本地存储器控制器260可操作以从一或多个不同存储器控制器(例如与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收一或多个命令或数据，将命令或数据(或两者)转译成可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，及基于执行一或多个操作来将数据从存储器裸片200传送到主机装置105。本地存储器控制器260可产生行信号及列地址信号来激活目标字线210及目标数字线215。本地存储器控制器260还可产生及控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文中论述的外加电压或电流的振幅、形状或持续时间可改变且可因在操作存储器裸片200时论述的各种操作而不同。
本地存储器控制器260可操作以对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可尤其包含写入操作、读取操作、刷新操作、预充电操作或激活操作。本地存储器控制器260可操作以执行此处未列出的其它存取操作或不与存取存储器单元205直接相关的与存储器裸片200的操作相关的其它操作。
本地存储器控制器260可操作以对存储器裸片200的一或多个存储器单元205执行写入操作(例如编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储期望逻辑状态。本地存储器控制器260可识别对其执行写入操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205(例如目标存储器单元205的地址)耦合的目标字线210及目标数字线215。本地存储器控制器260可激活目标字线210及目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器单元205。本地存储器控制器260可在写入操作期间将特定信号(例如写入脉冲)施加到数字线215以将特定状态(例如电荷)存储于存储器单元205的电容器230中。用作写入操作的部分的脉冲可包含一持续时间内的一或多个电压电平。
本地存储器控制器260可操作以对存储器裸片200的一或多个存储器单元205执行读取操作(例如感测操作)。在读取操作期间，可确定存储于存储器裸片200的存储器单元205中的逻辑状态。本地存储器控制器260可识别对其执行读取操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205(例如目标存储器单元205的地址)耦合的目标字线210及目标数字线215。本地存储器控制器260可激活目标字线210及目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器单元205。目标存储器单元205可响应于加偏压于存取线而将信号传送到感测组件245。感测组件245可放大信号。本地存储器控制器260可激活感测组件245(例如，锁存感测组件)且借此比较从存储器单元205接收的信号与参考250。基于所述比较，感测组件245可确定存储于存储器单元205上的逻辑状态。
在一些情况中，执行写入操作可涉及：从主机装置105接收奇偶校验位；基于触发写入操作的写入命令产生奇偶校验位；及比较接收到的奇偶校验位与所产生的奇偶校验位。结果可存储于寄存器(例如主错误寄存器)中。执行读取操作同时可涉及在用于读取操作的数据的输出期间经由还用于额外数据相关联功能(如果启用)的通道将奇偶校验信息传输到主机装置105。举例来说，奇偶校验信息可包含与来自一或多个先前写入操作的CA通道相关联的奇偶校验结果或由存储器装置基于触发读取操作的读取命令产生的奇偶校验位。应注意，可存在其中可接收或产生多个奇偶校验位或奇偶校验信息的例子。举例来说，多个奇偶校验位中的每一者可覆盖CA通道的部分，或奇偶校验信息的多个位可从CA通道产生。多个奇偶校验位可经由为用于写入操作的数据相关联功能多路复用的通道接收或基于读取命令在经多路复用通道上产生及发送。
图3A及3B说明根据本文中公开的实例的支持目标命令/地址奇偶校验低提升的时序图300-a及300-b的实例。图3A及3B可描绘写入命令的奇偶校验位的传输。
时序图300-a及300-b可展示CA通道305、DQ通道310、DMI通道315及多用途通道320的时序。举例来说，CA通道305、DQ通道310、DMI通道315及多用途通道320可分别对应于CA通道186、DQ通道190、DMI通道及多用途通道。在一些情况中，主机装置105与存储器装置110之间的接口(例如，包含CA通道305、DQ通道310、DMI通道315及多用途通道320)可不包含专用奇偶校验引脚或通道。举例来说，即使存储器装置110可支持用于CA奇偶校验的专用奇偶校验引脚，但主机装置105与存储器装置110之间的接口可不包含与奇偶校验引脚相关联的通道或总线线路(例如，基于包含主机装置105及存储器装置110的系统的大小或其它约束)。多用途通道可为RDQS通道、ECC通道或两者。每一通道可与一组相应引脚相关联。在本实例中，与多用途通道相关联的引脚可为数据传送期间的输入引脚(例如，可将信息从主机装置105载送到存储器装置110)。时序图300-a说明跨多个时序边界302的通道305、310、315及320，其中时序边界302可相对于存储器装置110的时钟(例如，每一个或每多个时钟循环一个时序边界302)。在一些情况中，存储器装置可配置以经由专用引脚或经由多用途通道320接收CA通道305的奇偶校验信息。
在时序边界302-a与时序边界302-b之间，存储器装置110可经由CA通道305从主机装置105接收写入命令325。写入命令325可向存储器装置110指示存储器装置110将从主机装置105接收数据及将数据存储于存储器装置110处。写入命令325可包含指示写入命令的CA通道305的状态及用于存储与写入命令相关联的数据的地址。写入命令325可在时序边界302-a与时序边界302-b之间的一或多个时钟循环内接收(例如，CA通道305可被选通一或多次)。
在时序边界302-c，存储器装置110可开始经由DQ通道310从主机装置105接收对应于写入命令325的数据330。另外，存储器装置110可开始经由DMI通道315接收对应于数据330的数据掩码信令335。数据330及数据掩码信令335可在跨越多个时序边界302(例如时序边界302-c、302-d、302-e，其中时序边界302-c与302-e之间的持续时间可表示写入命令的突发长度)的持续时间内接收。数据或数据掩码信令的每一位可在相应时间间隔347内接收。每一时间间隔347可表示时钟循环或时钟循环的一部分(例如时钟循环的一半)，其中时间间隔347的时钟可不同于时序边界302的时钟。
在一些情况中，存储器装置110可在与分别接收数据掩码信令335及数据330至少部分重叠的时间期间经由多用途通道320接收DMI ECC 340及数据ECC 345。DMI ECC340可表示数据掩码信令335的错误校正码且数据ECC 345可表示数据330的错误校正码。DMI ECC340及数据ECC 345的每一位可在相应时间间隔347内接收。
在一些情况中，多用途通道320可包含未使用的时间间隔347-a，其可称为位空间(例如UI0)。未使用的时间间隔347-a可为非专用于交换与数据330或数据掩码信令335相关联的信息的时间间隔。在一些情况中，主机装置105可在未使用的时间间隔347-a内传输写入命令325的奇偶校验位350。在其中写入命令325的第一部分经由与用于接收命令的CA通道305相关联的引脚组的第一子集接收且写入命令325的第二部分经由与用于接收地址的CA通道305相关联的引脚组的第二子集接收的情况中，奇偶校验位350可用于写入命令325的第一部分、写入命令325的第二部分或两者。
存储器装置110可使用写入命令325产生另一奇偶校验位。存储器装置110可比较接收到的奇偶校验位350与所产生的奇偶校验位。如果两个奇偶校验位匹配，那么存储器装置110可确定写入命令325被正确接收。然而，如果两个奇偶校验位不匹配，那么存储器装置110可确定写入命令325未被正确接收。存储器装置110可将比较的结果存储于寄存器中。
在接收数据突发之后，存储器装置110可提供指示是否检测到奇偶校验的信令。例如，定义信号路径上的低或高零(Z)可指示未检测到奇偶校验。定义信号路径上的高可指示检测到奇偶校验。可放宽从奇偶校验发生到检测到奇偶校验的时间、从检测到奇偶校验一直到向主机装置105发出信号的时间及从检测到奇偶校验一直到记录寄存器的时间。例如，只要奇偶校验结果在数据突发结束时可用于寄存器中，那么可满足时序约束。另外或替代地，只要到主机装置105的信号在接收下一命令或与下一命令相关联的数据突发之前输出，那么可满足对奇偶校验结果的输出的时序约束。低提升奇偶校验可发生于写入命令上。在此类情况中，RDQS_t及/或DMI引脚可在与被启用的链路ECC耦合时支持奇偶校验位350。存储器装置110可经由用于低位字节的引脚、用于高位字节的引脚或两者接收奇偶校验位350。
在一些情况中，如图3B中展示，多用途通道可不载送DMI ECC 340及/或数据ECC345(例如，由于链路ECC被停用，而链路ECC可针对图3A被启用)。然而，多用途通道可用于其它功能(例如，在存储器装置110接收读取命令时用于RDQS信令)。另外，在此类情况中，仍可存在写入命令的未使用的时间间隔347-b。在此类情况中，主机装置105可传输写入命令325的奇偶校验位350，如本文中描述。
图4A、4B及4C说明根据本文中公开的实例的支持目标命令/地址奇偶校验低提升的时序图400-a、400-b及400-c的实例。图4A、4B及4C可描绘读取命令的奇偶校验位的传输。
时序图400-a、400-b及400-c可说明CA通道405、DQ通道410、RDQS通道415及多用途通道420的读取命令的时序。CA通道405、DQ通道410、RDQS通道415及多用途通道420可分别表示对应于CA通道186、DQ通道190、RDQS通道及多用途通道。多用途通道可为DMI通道、ECC通道或两者。每一通道可与一组相应引脚相关联。在一些情况中，主机装置105与存储器装置110之间的接口(例如，包含CA通道405、DQ通道410、RDQS通道415及多用途通道420)可不包含专用奇偶校验引脚或通道。举例来说，即使存储器装置110可支持用于CA奇偶校验的专用奇偶校验引脚，但主机装置105与存储器装置110之间的接口可不包含与奇偶校验引脚相关联的通道或总线线路(例如，基于包含主机装置105及存储器装置110的系统的大小或其它约束)。在本实例中，与多用途通道相关联的引脚可为数据传送期间的输出引脚(例如，可将信息从存储器装置110载送到主机装置105)。时序图400-a说明跨多个时序边界402的通道405、410、415及420，其中时序边界402可相对于存储器装置110的时钟(例如，每一个或每多个时钟循环一个时序边界402)。在一些情况中，存储器装置可配置以经由专用引脚或经由多用途通道420输出CA通道405的奇偶校验信息。
在时序边界402-a与402-b之间，存储器装置110可经由CA通道405从主机装置105接收读取命令425。读取命令425可向存储器装置110指示存储器装置110将数据传输到主机装置105。读取命令425可包含指示读取命令的CA通道405的状态及用于检索与读取命令425相关联的数据的地址。读取命令425可在时序边界402-a与时序边界402-b之间的一或多个时钟循环内接收(例如，CA通道405可被选通一或多次)。
在时序边界402-c，存储器装置110可开始经由DQ通道410将对应于读取命令425的数据430传输到主机装置105。另外，存储器装置110可开始经由RDQS通道415传输对应于数据430的RDQS信令435。数据430及RDQS信令435可在跨越多个时序边界402(例如时序边界402-c、402-d、402-e，其中时序边界402-c与402-e之间的持续时间可表示写入命令的突发长度)的持续时间内接收。数据430或RDQS信令435的每一位可在相应时间间隔447内接收。每一时间间隔447可表示时钟循环或时钟循环的一部分(例如时钟循环的一半)，其中时间间隔447的时钟可不同于时序边界402的时钟。
在一些情况中，存储器装置110可在与分别传输或输出RDQS 435及数据430至少部分重叠的时间期间经由多用途通道420接收数据集功能(DSF)信令440及数据ECC 445。DSF信令440可提供与数据430相关联的数据集功能的指示且数据ECC 445可提供数据430的错误校正码的指示。DSF信令440及数据ECC 445的每一位可在相应时间间隔447内传输或输出。
在一些情况中，多用途通道420可包含用于读取命令的DSF信令440及数据430信令的时间间隔中的未使用的时间间隔447-a，其可称为位空间(例如UI0)。未使用的时间间隔447-a可为非专用于交换与多用途通道420的数据430或RDQS信令435相关联的信息的时间间隔。未使用的时间间隔447-a可用于与CA通道405的奇偶校验信息相关的奇偶校验位450。
在一些情况中，奇偶校验位450或DSF信令440可提供用于一或多个先前写入操作的奇偶校验位之间(例如，由存储器装置110产生的奇偶校验位与由存储器装置110接收的奇偶校验位之间)的比较的指示，例如参考时序图300-a及300-b中的至少一者描述。举例来说，存储器装置的寄存器可存储一或多个写入操作的结果(例如，记录用于写入操作中的任何者的CA通道405上检测到的奇偶校验不匹配)，且寄存器值可使用奇偶校验位450或DSF信令440来指示。寄存器值可在输出奇偶校验位450之后复位(例如，奇偶校验错误清除)，或寄存器值可不在输出奇偶校验位450之后复位，且清除寄存器的奇偶校验错误可使用来自主机的寄存器写入操作经由额外信令(未展示)执行。对应于指示的DSF信令的部分可跨越突发的一或多个时间间隔447。
在一些情况中，存储器装置110可基于读取命令425产生奇偶校验位450且可在未使用的时间间隔447-a内将所产生的奇偶校验位450传输到主机装置105。在接收所产生的奇偶校验位450之后，主机装置105可比较内部产生的奇偶校验位与接收到的奇偶校验位450。如果两个奇偶校验位匹配，那么主机装置105可确定读取命令425由存储器装置110正确接收。然而，如果两个奇偶校验位不匹配，那么主机装置105可确定读取命令425未由存储器装置110正确接收。在其中读取命令425的第一部分经由与用于接收命令的CA通道405相关联的引脚组的第一子集接收且读取命令425的第二部分经由与用于接收地址的CA通道405相关联的引脚组的第二子集接收的情况中，奇偶校验位450可用于读取命令425的第一部分、读取命令425的第二部分或两者。
链路ECC可根据图4A及4B描绘的时序图400-a及400-b启用。时序图400-a与400-b的不同之处在于：图4A的DSF信令可为第一类型(例如联合电子装置工程委员会(JEDEC)标准中定义的DSF+)且图4B的DSF信令可为第二类型(例如JEDEC标准中定义的DSF)。
在一些情况中，如图4C中展示，多用途通道可不载送数据ECC 445(例如，由于链路ECC被停用)。然而，多用途通道可用于其它功能(例如，在存储器装置110接收写入命令时用于DMI信令)。另外，在此类情况中，仍可存在未使用的时间间隔447-a。在此类情况中，存储器装置110可传输读取命令425的奇偶校验位450，如本文中描述。
如果写入时钟(WCK)模式启用且CA奇偶校验启用，那么存储器装置110可对CA奇偶校验施加一或多个特殊限制。例如，可不执行读取操作期间的CA奇偶校验。
本文中描述的方法还可应用于非读取或非写入命令情况。例如，在非读取命令(例如不是读取命令425的命令)期间，RDQS通道的RDQS_t可用作奇偶校验输入(例如，用于将奇偶校验位从主机装置105载送到存储器装置110)且RDQS通道的RDQS_c可用作奇偶校验输出(例如，用于将奇偶校验位从存储器装置110载送到主机装置105)。在一些此类情况中，可在读取期间发信号通知CA奇偶校验错误(例如，在DMI通道上)。如果奇偶校验发生的命令及地址被记录，那么可发信号通知CA奇偶校验错误。在非读取及非写入命令期间，奇偶校验信号宽度可比读取命令425及/或写入命令325更长。
图5展示根据本文中公开的实例的支持目标命令/地址奇偶校验低提升的存储器装置505的框图500。存储器装置505可为参考图1及2描述的存储器装置的方面的实例。存储器装置505可包含命令接口510、数据接口515、接收奇偶校验位接口520、奇偶校验位产生器525、奇偶校验结果位产生器530、编码信息接收器535及传输奇偶校验位接口540。这些模块中的每一者彼此可直接或间接通信(例如，经由一或多个总线)。
命令接口510可经由第一组引脚从主机装置接收写入命令。命令接口510可经由第一组引脚从主机装置接收读取命令。在一些情况中，写入命令的第一部分经由用于接收命令的第一组引脚的第一子集接收，且其中写入命令的第二部分经由用于接收地址的第一组引脚的第二子集接收，且其中第一奇偶校验位用于写入命令的第一部分、写入命令的第二部分或两者。在一些情况中，读取命令的第一部分经由用于接收命令的第一组引脚的第一子集接收，且其中读取命令的第二部分经由用于接收地址的第一组引脚的第二子集接收，且其中奇偶校验位用于读取命令的第一部分、读取命令的第二部分或两者。
数据接口515可基于接收到写入命令而在一组时间间隔期间经由第二组引脚从主机装置接收数据。数据接口515可基于接收到读取命令而在一组时间间隔期间经由第二组引脚将数据传输到主机装置。在一些情况中，时间间隔组中的每一时间间隔是时钟信号的循环或循环的一部分。
接收奇偶校验位接口520可在时间间隔组中的第一时间间隔期间经由第三组引脚接收与写入命令相关联的第一奇偶校验位，其中第三组引脚用于在时间间隔组中的至少一个时间间隔期间接收与写入命令相关联的至少一个额外位。接收奇偶校验位接口520可在时间间隔组中的第二时间间隔期间经由第三组引脚接收包含至少一个额外位的数据的错误校正码。接收奇偶校验位接口520可在时间间隔组中的第三时间间隔期间经由用于编码信息的第三组引脚接收第二错误校正码。接收奇偶校验位接口520可基于接收到读取命令而经由第三组引脚传输冗余数据选通信号。在一些情况中，第一奇偶校验位在第二错误校正码之前接收。在一些情况中，第一奇偶校验位在数据的错误校正码之前接收。
奇偶校验位产生器525可基于写入命令产生第二奇偶校验位。奇偶校验位产生器525可基于读取命令产生奇偶校验位。
奇偶校验结果位产生器530可基于比较第一奇偶校验位与第二奇偶校验位来产生奇偶校验结果位。
编码信息接收器535可在第一时间间隔期间经由用于数据的第四组引脚接收编码信息。
传输奇偶校验位接口540可在时间间隔组中的第一时间间隔期间经由第三组引脚传输与读取命令相关联的奇偶校验位，其中第三组引脚用于在时间间隔组中的至少一个时间间隔期间传输与读取命令相关联的至少一个额外位。传输奇偶校验位接口540可在时间间隔组中的第二时间间隔期间经由第三组引脚传输包含至少一个额外位的数据的错误校正码。传输奇偶校验位接口540可在时间间隔组中的第三时间间隔期间经由第三组引脚传输数据集功能的指示。传输奇偶校验位接口540可基于接收到写入命令而经由第三组引脚接收数据掩码信号。在一些情况中，奇偶校验位在传输数据的错误校正码之前传输。在一些情况中，奇偶校验位在传输数据集功能的指示之前传输。
图6展示说明根据本文中公开的实例的支持目标命令/地址奇偶校验低提升的一或若干方法600的流程图。方法600的操作可由本文中描述的存储器装置110或其组件实施。举例来说，方法600的操作可由参考图5描述的存储器装置执行。存储器装置可执行一组指令以控制存储器装置的功能元件执行所描述功能。另外或替代地，存储器装置可使用专用硬件执行所描述功能的方面。
在605，存储器装置可经由第一组引脚从主机装置接收写入命令。操作605可根据本文中描述的方法执行。操作605的方面可由参考图5描述的命令接口执行。
在610，存储器装置可基于接收到写入命令而在一组时间间隔期间经由第二组引脚从主机装置接收数据。操作610可根据本文中描述的方法执行。操作610的方面可由参考图5描述的数据接口执行。
在615，存储器装置可在时间间隔组中的第一时间间隔期间经由第三组引脚接收与写入命令相关联的第一奇偶校验位，其中第三组引脚用于在时间间隔组中的至少一个时间间隔期间接收与写入命令相关联的至少一个额外位。操作615可根据本文中描述的方法执行。操作615的方面可由参考图5描述的接收奇偶校验位接口执行。
在620，存储器装置可基于写入命令产生第二奇偶校验位。操作620可根据本文中描述的方法执行。操作620的方面可由参考图5描述的奇偶校验位产生器执行。
在625，存储器装置可基于比较第一奇偶校验位与第二奇偶校验位来产生奇偶校验结果位。操作625可根据本文中描述的方法执行。操作625的方面可由参考图5描述的奇偶校验结果位产生器执行。
本文中描述的设备可执行一或若干方法，例如方法600。设备可包含用于以下的特征、构件或指令(例如存储可由处理器执行的指令的非暂时性计算机可读媒体)：经由第一组引脚从主机装置接收写入命令；基于接收到写入命令而在一组时间间隔期间经由第二组引脚从主机装置接收数据；在时间间隔组中的第一时间间隔期间经由第三组引脚接收与写入命令相关联的第一奇偶校验位，其中第三组引脚用于在时间间隔组中的至少一个时间间隔期间接收与写入命令相关联的至少一个额外位；基于写入命令产生第二奇偶校验位；及基于比较第一奇偶校验位与第二奇偶校验位来产生奇偶校验结果位。
本文中描述的方法600及设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：在时间间隔组中的第二时间间隔期间经由第三组引脚接收包含至少一个额外位的数据的错误校正码。
本文中描述的方法600及设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：在第一时间间隔期间经由用于数据的第四组引脚接收编码信息；及在时间间隔组中的第三时间间隔期间经由用于编码信息的第三组引脚接收第二错误校正码。
在本文中描述的方法600及设备的一些实例中，第一奇偶校验位可在第二错误校正码之前接收。
在本文中描述的方法600及设备的一些实例中，第一奇偶校验位可在数据的错误校正码之前接收。
本文中描述的方法600及设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：经由第一组引脚从主机装置接收读取命令；及基于接收到读取命令而经由第三组引脚将奇偶校验结果位传输到主机装置。
本文中描述的方法600及设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：经由第一组引脚从主机装置接收读取命令；及基于接收到读取命令而经由第三组引脚传输冗余数据选通信号。
在本文中描述的方法600及设备的一些实例中，时间间隔组中的每一时间间隔可为时钟信号的循环或循环的一部分。
在本文中描述的方法600及设备的一些实例中，写入命令的第一部分可经由用于接收命令的第一组引脚的第一子集接收，且其中写入命令的第二部分可经由用于接收地址的第一组引脚的第二子集接收，且其中第一奇偶校验位可用于写入命令的第一部分、写入命令的第二部分或两者。
图7展示说明根据本文中公开的实例的支持目标命令/地址奇偶校验低提升的一或若干方法700的流程图。方法700的操作可由本文中描述的存储器装置110或其组件实施。举例来说，方法700的操作可由参考图5描述的存储器装置执行。存储器装置可执行一组指令以控制存储器装置的功能元件执行所描述功能。另外或替代地，存储器装置可使用专用硬件执行所描述功能的方面。
在705，存储器装置可经由第一组引脚从主机装置接收读取命令。操作705可根据本文中描述的方法执行。操作705的方面可由参考图5描述的命令接口执行。
在710，存储器装置可基于接收到读取命令而在一组时间间隔期间经由第二组引脚将数据传输到主机装置。操作710可根据本文中描述的方法执行。操作710的方面可由参考图5描述的数据接口执行。
在715，存储器装置可基于读取命令产生奇偶校验位。操作715可根据本文中描述的方法执行。操作715的方面可由参考图5描述的奇偶校验位产生器执行。
在720，存储器装置可在时间间隔组中的第一时间间隔期间经由第三组引脚传输与读取命令相关联的奇偶校验位，其中第三组引脚用于在时间间隔组中的至少一个时间间隔期间传输与读取命令相关联的至少一个额外位。操作720可根据本文中描述的方法执行。操作720的方面可由参考图5描述的传输奇偶校验位接口执行。
本文中描述的设备可执行一或若干方法，例如方法700。设备可包含用于以下的特征、构件或指令(例如存储可由处理器执行的指令的非暂时性计算机可读媒体)：经由第一组引脚从主机装置接收读取命令；基于接收到读取命令而在一组时间间隔期间经由第二组引脚将数据传输到主机装置；基于读取命令产生奇偶校验位；及在时间间隔组中的第一时间间隔期间经由第三组引脚传输与读取命令相关联的奇偶校验位，其中第三组引脚用于在时间间隔组中的至少一个时间间隔期间传输与读取命令相关联的至少一个额外位。
本文中描述的方法700及设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：在时间间隔组中的第二时间间隔期间经由第三组引脚传输包含至少一个额外位的数据的错误校正码。
在本文中描述的方法700及设备的一些实例中，奇偶校验位可在传输数据的错误校正码之前传输。
本文中描述的方法700及设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：在时间间隔组中的第三时间间隔期间经由第三组引脚传输数据集功能的指示。
在本文中描述的方法700及设备的一些实例中，奇偶校验位可在传输数据集功能的指示之前传输。
本文中描述的方法700及设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：经由第一组引脚从主机装置接收写入命令；及基于接收到写入命令而经由第三组引脚接收数据掩码信号。
在本文中描述的方法700及设备的一些实例中，读取命令的第一部分可经由用于接收命令的第一组引脚的第一子集接收，且其中读取命令的第二部分可经由用于接收地址的第一组引脚的第二子集接收，且其中奇偶校验位可用于读取命令的第一部分、读取命令的第二部分或两者。
描述一种存储器装置。所述存储器装置包含：第一组引脚，其经配置以从主机装置接收命令；第二组引脚，其经配置以在一组时间间隔期间与所述主机装置执行数据传送；及第三组引脚，其经配置以在所述一组时间间隔中的第一时间间隔期间与所述主机装置交换与所述命令相关联的奇偶校验位，且其中所述第三组引脚进一步经配置以在所述一组时间间隔中的至少一个时间间隔期间与所述主机装置交换与所述命令相关联的至少一个额外位。
所述第三组引脚可进一步经配置以在所述一组时间间隔中的第二时间间隔期间与所述主机装置交换包含所述至少一个额外bi的所述数据的错误校正码。所述奇偶校验位可在交换所述错误校正码之前与所述主机装置交换。所述存储器装置可进一步包含第四组引脚，其经配置以在所述一组时间间隔中的所述第一时间间隔期间与所述主机装置交换所述数据的编码信息。
在一些实例中，所述命令是写入命令，且所述第三组引脚经配置以基于所述命令是所述写入命令来接收所述奇偶校验位。在一些实例中，所述命令是读取命令，所述第三组引脚经配置以基于所述命令是所述读取命令来传输所述奇偶校验位。在一些实例中，所述存储器装置是DRAM。
应注意，上述方法描述可能实施方案，且操作及步骤可经重新布置或以其它方式修改且其它实施方案是可能的。此外，可组合来自方法中的两者或更多者的部分。
本文中描述的信息及信号可使用各种不同工艺及技术中的任何者表示。举例来说，在整个上文描述中可引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号总线，其中总线可具有各种位宽度。
术语“电子通信”、“导电接触”、“连接”及“耦合”可指代组件之间支持组件之间的信号流动的关系。如果在组件之间存在可在任何时间支持组件之间的信号流动的任何导电路径，那么可认为组件彼此电子通信(或导电接触或连接或耦合)。在任何给定时间，彼此电子通信(或导电接触或连接或耦合)的组件之间的导电路径可基于包含经连接组件的装置的操作而为开路或闭路。经连接组件之间的导电路径可为组件之间的直接导电路径，或经连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一段时间内可例如使用一或多个中间组件(例如开关或晶体管)中断经连接组件之间的信号流动。
术语“耦合”指代从组件之间的开路关系(其中信号目前不能通过导电路径传送于组件之间)移动到组件之间的闭路关系(其中信号能够通过导电路径传送于组件之间)的条件。当例如控制器的组件将其它组件耦合在一起时，组件引发允许信号通过先前不准许信号流动的导电路径流动于其它组件之间的变化。
术语“隔离”指代其中信号目前不能在组件之间流动的组件之间的一种关系。如果组件之间存在开路，那么组件彼此隔离。举例来说，当定位于两个组件之间的开关断开时，由开关分离的组件彼此隔离。当控制器使两个组件隔离时，控制器引起防止信号使用先前准许信号流动的导电路径流动于组件之间的变化。
本文中论述的装置(包含存储器阵列)可经形成于半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些实例中，衬底是半导体晶片。在其它实例中，衬底可为绝缘体上硅(SOI)衬底(例如玻璃上硅(SOG)或蓝宝石上硅(SOP))或另一衬底上半导体材料外延层。衬底或衬底的子区域的导电性可通过使用各种化学物种(包含(但不限于)磷、硼或砷)进行掺杂来控制。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法来执行。
本文中论述的开关组件或晶体管可表示场效晶体管(FET)且包括包含源极、漏极及栅极的三端子装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极及漏极可为导电的且可包括重掺杂(例如简并)半导体区域。源极及漏极可由轻掺杂半导体区域或沟道分离。如果沟道是n型(即，多数载子是信号)，那么FET可称为n型FET。如果沟道是p型(即，多数载子是空穴)，那么FET可称为p型FET。沟道可由绝缘栅极氧化物覆盖。沟道导电性可通过将电压施加到栅极来控制。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变成导电。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“取消激活”。
本文中结合附图陈述的[具体实施方式]描述实例配置且不表示可实施或在权利要求书的范围内的所有实例。本文中使用的术语“示范性”意味着“用作实例、例子或说明”，而非“优选的”或“优于其它实例”。[具体实施方式]包含用于提供所描述技术的理解的特定细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知的结构及装置以免模糊所描述实例的概念。
在附图中，类似组件或特征可具有相同参考标记。此外，相同类型的各种组件可通过使参考标记后接连字符及区分类似组件的第二标记来区分。如果在说明中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一者，与第二参考标记无关。
本文中描述的信息及信号可使用各种不同工艺及技术中的任何者表示。举例来说，在整个上文描述中可引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示。
结合本公开描述的各种说明框及模块可用经设计以执行本文中描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合实施或执行。通用处理器可为微处理器，但替代地，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。
本文中描述的功能可经实施于硬件、由处理器执行的软件、固件或其任何组合中。如果实施于由处理器执行的软件中，那么功能可作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案在本公开及所附权利要求书的范围内。举例来说，由于软件的性质，上述功能可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任何者的组合实施。实施功能的特征也可物理定位于各个位置处，包含经分布使得功能的部分在不同物理位置处实施。而且，如本文中(包含在权利要求书中)使用，项目列表(例如以例如“…中的至少一者”或“…中的一或多者”的短语开头的项目列表)中使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。而且，如本文中使用，短语“基于”不应被解释为参考一组封闭条件。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A及条件B两者。换句话说，如本文中使用，短语“基于”应以相同于短语“至少部分基于”的方式解释。
提供本文中的描述来使所属领域的技术人员能够制作或使用本公开。所属领域的技术人员将明白本公开的各种修改，且在不脱离本公开的范围的情况下，本文中定义的一般原理可应用于其它变体。因此，本公开不限于本文中描述的实例及设计，而是应被给予与本文中公开的原理及新颖特征一致的最广范围。

Claims (23)

1.一种方法，其包括：
经由第一组引脚从主机装置接收写入命令；
至少部分基于接收到所述写入命令而在多个时间间隔期间经由第二组引脚从所述主机装置接收数据；
在所述多个时间间隔中的第一时间间隔期间经由第三组引脚接收与所述写入命令相关联的第一奇偶校验位，其中所述第三组引脚用于在所述多个时间间隔中的至少一个时间间隔期间接收与所述写入命令相关联的至少一个额外位；
至少部分基于所述写入命令产生第二奇偶校验位；及
至少部分基于比较所述第一奇偶校验位与所述第二奇偶校验位来产生奇偶校验结果位。
2.根据权利要求1所述的方法，其进一步包括：
在所述多个时间间隔中的第二时间间隔期间经由所述第三组引脚接收包括所述至少一个额外位的所述数据的错误校正码。
3.根据权利要求2所述的方法，其进一步包括：
在所述第一时间间隔期间经由用于所述数据的第四组引脚接收编码信息；及
在所述多个时间间隔中的第三时间间隔期间经由用于所述编码信息的所述第三组引脚接收第二错误校正码。
4.根据权利要求3所述的方法，其中所述第一奇偶校验位在所述第二错误校正码之前接收。
5.根据权利要求2所述的方法，其中所述第一奇偶校验位在所述数据的所述错误校正码之前接收。
6.根据权利要求1所述的方法，其进一步包括：
在接收所述写入命令之后经由所述第一组引脚从所述主机装置接收读取命令；及
至少部分基于接收到所述读取命令而经由所述第三组引脚将所述奇偶校验结果位传输到所述主机装置。
7.根据权利要求1所述的方法，其进一步包括：
经由所述第一组引脚从所述主机装置接收读取命令；及
至少部分基于接收到所述读取命令而经由所述第三组引脚传输冗余数据选通信号。
8.根据权利要求1所述的方法，其中所述多个时间间隔中的每一时间间隔是时钟信号的循环或循环的一部分。
9.根据权利要求1所述的方法，其中所述写入命令的第一部分经由用于接收命令的所述第一组引脚的第一子集接收，且其中所述写入命令的第二部分经由用于接收地址的所述第一组引脚的第二子集接收，且其中所述第一奇偶校验位用于所述写入命令的所述第一部分、所述写入命令的所述第二部分或两者。
10.一种方法，其包括：
经由第一组引脚从主机装置接收读取命令；
至少部分基于接收到所述读取命令而在多个时间间隔期间经由第二组引脚将数据传输到所述主机装置；
至少部分基于所述读取命令产生奇偶校验位；及
在所述多个时间间隔中的第一时间间隔期间经由第三组引脚传输与所述读取命令相关联的所述奇偶校验位，其中所述第三组引脚用于在所述多个时间间隔中的至少一个时间间隔期间传输与所述读取命令相关联的至少一个额外位。
11.根据权利要求10所述的方法，其进一步包括：
在所述多个时间间隔中的第二时间间隔期间经由所述第三组引脚传输包括所述至少一个额外位的所述数据的错误校正码。
12.根据权利要求11所述的方法，其中所述奇偶校验位在传输所述数据的所述错误校正码之前传输。
13.根据权利要求11所述的方法，其进一步包括：
在所述多个时间间隔中的第三时间间隔期间经由所述第三组引脚传输数据集功能的指示。
14.根据权利要求13所述的方法，其中所述奇偶校验位在传输所述数据集功能的所述指示之前传输。
15.根据权利要求10所述的方法，其进一步包括：
经由所述第一组引脚从所述主机装置接收写入命令；及
至少部分基于接收到所述写入命令而经由所述第三组引脚接收数据掩码信号。
16.根据权利要求10所述的方法，其中所述读取命令的第一部分经由用于接收命令的所述第一组引脚的第一子集接收，且其中所述读取命令的第二部分经由用于接收地址的所述第一组引脚的第二子集接收，且其中所述奇偶校验位用于所述读取命令的所述第一部分、所述读取命令的所述第二部分或两者。
17.一种存储器装置，其包括：
第一组引脚，其经配置以从主机装置接收命令；
第二组引脚，其经配置以在多个时间间隔期间与所述主机装置执行数据传送；及
第三组引脚，其经配置以在所述多个时间间隔中的第一时间间隔期间与所述主机装置交换与所述命令相关联的奇偶校验位，且其中所述第三组引脚进一步经配置以在所述多个时间间隔中的至少一个时间间隔期间与所述主机装置交换与所述命令相关联的至少一个额外位。
18.根据权利要求17所述的存储器装置，其中所述第三组引脚进一步经配置以在所述多个时间间隔中的第二时间间隔期间与所述主机装置交换包括所述至少一个额外位的所述数据的错误校正码。
19.根据权利要求18所述的存储器装置，其中所述奇偶校验位在交换所述数据的所述错误校正码之前与所述主机装置交换。
20.根据权利要求17所述的存储器装置，其中所述存储器装置进一步包括第四组引脚，所述第四组引脚经配置以在所述多个时间间隔中的所述第一时间间隔期间与所述主机装置交换所述数据的编码信息。
21.根据权利要求17所述的存储器装置，其中所述命令是写入命令，且其中所述第三组引脚经配置以至少部分基于所述命令是所述写入命令来接收所述奇偶校验位。
22.根据权利要求17所述的存储器装置，其中所述命令是读取命令，且其中所述第三组引脚经配置以至少部分基于所述命令是所述读取命令来传输所述奇偶校验位。
23.根据权利要求17所述的存储器装置，其中所述存储器装置是动态随机存取存储器。
CN202180034797.5A 2020-04-09 2021-03-30 目标命令/地址奇偶校验低提升 Withdrawn CN115552532A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063007702P 2020-04-09 2020-04-09
US63/007,702 2020-04-09
US17/216,418 US11249847B2 (en) 2020-04-09 2021-03-29 Targeted command/address parity low lift
US17/216,418 2021-03-29
PCT/US2021/024870 WO2021206958A1 (en) 2020-04-09 2021-03-30 Targeted command/address parity low lift

Publications (1)

Publication Number Publication Date
CN115552532A true CN115552532A (zh) 2022-12-30

Family

ID=78007359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180034797.5A Withdrawn CN115552532A (zh) 2020-04-09 2021-03-30 目标命令/地址奇偶校验低提升

Country Status (3)

Country Link
US (3) US11249847B2 (zh)
CN (1) CN115552532A (zh)
WO (1) WO2021206958A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117289876A (zh) * 2023-11-22 2023-12-26 苏州元脑智能科技有限公司 一种数据写入方法、系统、装置、介质及四级单元闪存

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240232008A9 (en) * 2022-10-25 2024-07-11 Micron Technology, Inc. Command address fault detection using a parity pin

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7831882B2 (en) * 2005-06-03 2010-11-09 Rambus Inc. Memory system with error detection and retry modes of operation
JP2010009642A (ja) * 2008-06-24 2010-01-14 Toshiba Corp 半導体記憶装置およびそのテスト方法
JP5490062B2 (ja) * 2011-07-19 2014-05-14 株式会社東芝 不揮発性半導体記憶装置
US9350386B2 (en) * 2012-04-12 2016-05-24 Samsung Electronics Co., Ltd. Memory device, memory system, and method of operating the same
KR102002925B1 (ko) * 2012-11-01 2019-07-23 삼성전자주식회사 메모리 모듈, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
US10061645B2 (en) * 2015-06-30 2018-08-28 Qualcomm Incorporated Memory array and link error correction in a low power memory sub-system
JP6527054B2 (ja) 2015-08-28 2019-06-05 東芝メモリ株式会社 メモリシステム
KR20170034224A (ko) 2015-09-18 2017-03-28 에스케이하이닉스 주식회사 반도체 메모리 및 이를 이용한 반도체 시스템
US10209895B2 (en) * 2016-02-18 2019-02-19 Toshiba Memory Corporation Memory system
US10243584B2 (en) 2016-05-11 2019-03-26 Samsung Electronics Co., Ltd. Memory device including parity error detection circuit
TW202314512A (zh) * 2017-12-28 2023-04-01 慧榮科技股份有限公司 快閃記憶體控制器、安全數位卡、使用於快閃記憶體控制器的方法以及存取安全數位卡的主機
US11036578B2 (en) 2018-04-12 2021-06-15 Samsung Electronics Co., Ltd. Semiconductor memory devices and memory systems including the same
US11061771B2 (en) * 2019-03-01 2021-07-13 Micron Technology, Inc. Extended error detection for a memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117289876A (zh) * 2023-11-22 2023-12-26 苏州元脑智能科技有限公司 一种数据写入方法、系统、装置、介质及四级单元闪存
CN117289876B (zh) * 2023-11-22 2024-02-23 苏州元脑智能科技有限公司 一种数据写入方法、系统、装置、介质及四级单元闪存

Also Published As

Publication number Publication date
US20240220360A1 (en) 2024-07-04
WO2021206958A1 (en) 2021-10-14
US20220147419A1 (en) 2022-05-12
US11775385B2 (en) 2023-10-03
US11249847B2 (en) 2022-02-15
US20210318928A1 (en) 2021-10-14

Similar Documents

Publication Publication Date Title
CN112352217B (zh) 基于数据极性的数据存储
US11682439B2 (en) Parallel access for memory subarrays
CN111326187B (zh) 存储器中的刷新相关激活
CN114072772A (zh) 具有快速数据存取的错误校正存储器装置
US20240220360A1 (en) Targeted command/address parity low lift
CN111063385A (zh) 智能封装后修复
CN113454721B (zh) 存储器装置的刷新速率控制
CN115398402A (zh) 存储器装置的内部错误校正
CN114550766A (zh) 用于减轻非对称长延迟应力的技术
CN113056789B (zh) 存储器命令验证
CN115461722A (zh) 错误检测码产生技术
CN115910185A (zh) 存储器错误校正技术
CN113039533B (zh) 灵活总线管理
CN114582382A (zh) 存储器装置的引脚映射
CN115427916A (zh) 用于低功率操作的技术
CN113571119B (zh) 识别存储器装置中的高阻抗故障
US12014787B2 (en) Techniques for determining an interface connection status
US20230367709A1 (en) Write command timing enhancement
US20230197180A1 (en) Address fault detection
CN117059141A (zh) 写入命令定时增强
CN118069040A (zh) 用于执行写入操作的技术
CN116361041A (zh) 错误检测信令
CN118538280A (zh) 差分选通故障识别
CN118160036A (zh) 用于指示行激活的技术
CN118820143A (zh) 通过存储器装置进行元数据通信

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20221230

WW01 Invention patent application withdrawn after publication