CN112352217B - 基于数据极性的数据存储 - Google Patents

基于数据极性的数据存储 Download PDF

Info

Publication number
CN112352217B
CN112352217B CN201980044127.4A CN201980044127A CN112352217B CN 112352217 B CN112352217 B CN 112352217B CN 201980044127 A CN201980044127 A CN 201980044127A CN 112352217 B CN112352217 B CN 112352217B
Authority
CN
China
Prior art keywords
data word
memory device
memory
data
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980044127.4A
Other languages
English (en)
Other versions
CN112352217A (zh
Inventor
J·F·施雷克
G·B·雷德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112352217A publication Critical patent/CN112352217A/zh
Application granted granted Critical
Publication of CN112352217B publication Critical patent/CN112352217B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本申请案针对于基于数据极性的数据存储。存储器装置可利用一或多个存储状态存储数据字内的数据。当存储或读取第一存储状态时，与存储或读取一或多个其它存储状态相比，所述存储器装置可展现较高数据泄漏或较多电力消耗。在一些情况下，所述存储器装置可通过修改所述第一数据字的每一符号类型以产生用于第二数据字的不同符号类型，产生对应于第一数据字的所述第二数据字。存储器装置可减少与大量数据泄漏或高电力消耗或这两者相关联的存储状态的发生。此外，所述存储器装置可产生并存储指示对应数据字的所述变换的指示符。

Description

基于数据极性的数据存储
交叉引用
本专利申请案主张施雷克(Schreck)等人在2019年7月2日申请的标题为“基于数据极性的数据存储(DATA STORAGE BASED ON DATA POLARITY)”的PCT申请案第PCT/US2019/040299号的优先权，其主张施雷克等人在2019年7月1日申请的标题为“基于数据极性的数据存储(DATA STORAGE BASED ON DATA POLARITY)”的美国专利申请案第16/459,462号的优先权，其主张施雷克等人在2018年7月3日申请的标题为“基于数据极性的数据存储(DATA STORAGE BASED ON DATA POLARITY)”的美国临时专利申请案第62/693,786号的优先权，其中的每一个转让给本受让人，且其中的每一个以全文引用的方式并入本文中。
技术领域
本技术领域涉及基于数据极性的数据存储。
背景技术
下文大体上涉及包含存储器装置的系统，且更具体地说，涉及基于数据极性的数据存储。
存储器装置广泛用以将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。例如，二进制装置最常存储通常由逻辑1或逻辑0表示的两种状态中的一个。在其它装置(例如，多层级单元(MLC)装置)中，可存储大于两个状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性的或非易失性的。易失性存储器装置(例如，DRAM)除非被外部电源定期刷新，否则可能随时间丢失其存储的状态。一般来说，改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、降低电力消耗或降低制造成本以及其它度量。一些存储器装置可在传送数据的同时利用数据总线反相(DBI)来减少电力消耗。但DBI可能不解决与数据存储相关(例如，数据保持、电力消耗)的性能提高。
发明内容
描述一种方法。在一些实例中，所述方法可包含从主机装置接收将存储于存储器装置中的第一数据字；通过所述存储器装置，确定所述第一数据字满足所述存储器装置的第一存储状态准则，所述第一存储状态准则指示所述存储器装置的一或多个存储器单元的第一数据保持特性；基于确定所述第一数据字满足所述第一存储状态准则，通过将变换应用于所述第一数据字而产生满足第二存储状态准则的第二数据字，所述第二存储状态准则指示所述存储器装置的所述一或多个存储器单元的第二数据保持特性；和将所述第二数据字存储于所述存储器装置中。
描述一种方法。在一些实例中，所述方法可包含从主机装置接收与存储器装置的方位相关联的读取命令；通过所述存储器装置识别存储于所述方位处的第一数据字与第二数据字相关联；基于识别存储于所述存储器装置中的所述第一数据字与所述第二数据字相关联，将变换应用于存储于所述存储器装置中的所述第一数据字的符号以产生所述第二数据字；和将所述第二数据字发送到所述主机装置。
描述一种方法。在一些实例中，所述方法可包含通过主机装置识别将存储于存储器装置中的第一数据字满足所述存储器装置的第一存储状态准则，所述第一存储状态准则指示所述存储器装置的一或多个存储器单元的第一数据保持特性；基于确定所述第一数据字满足所述第一存储状态准则，通过将变换应用于所述第一数据字而产生满足第二存储状态准则的第二数据字，第二数据保持特性指示被配置成存储于所述一或多个存储器单元中的符号类型，所述符号类型与由所述第一数据保持特性指示的被配置成存储于所述一或多个存储器单元中的一或多个符号类型相比展现较少泄漏；和将所述第二数据字发送到所述存储器装置。
描述一种设备。在一些实例中，所述设备可包含存储器阵列的被配置成存储第一数据字的第一部分；和所述存储器阵列的被配置成存储与所述第一数据字相关联的指示符的第二部分，其中所述指示符指示所述第一数据字是第二数据字的经变换版本，且其中所述第一数据字基于指示所述存储器阵列的一或多个存储器单元的数据保持特性的存储状态准则而经变换。
附图说明
图1说明根据本公开的支持基于数据极性的数据存储的系统的实例。
图2说明根据本公开的支持基于数据极性的数据存储的存储器阵列的实例。
图3说明根据本公开的支持基于数据极性的数据存储的过程流的实例。
图4说明根据本公开的支持基于数据极性的数据存储的数据变换的实例。
图5说明根据本公开的支持基于数据极性的数据存储的过程流的实例。
图6是根据本公开的支持基于数据极性的数据存储的装置的框图。
图7示出根据本公开的支持基于数据极性的数据存储的装置的框图。
图8到11展示说明根据本公开的支持基于数据极性的数据存储的一或多种方法的流程图。
具体实施方式
在一些存储器装置(例如，DRAM存储器装置)中，存储器单元可经历电流或电荷泄漏，这可影响存储于存储器单元中的数据的可靠性，并且反过来又影响所述单元作为其中的组件所在的阵列。这可表现为数据保持和数据完整性的降低，造成存储器装置可展现由于所存储电荷随时间泄漏引起的错误率增加。在整个本公开中，术语泄漏可指电荷或电流泄漏，或指对存储于单元中的信息或数据造成的影响(例如，“数据泄漏”)。在一些情况下，某些存储状态(例如，电荷量)与其它存储状态相比可展现较高泄漏速率。在其它实例中，当存储一个存储状态时，与存储一或多个其它存储状态相比，存储器装置可利用较高电力消耗。也就是说，当存储或读取第一存储状态时，与存储或读取第二存储状态相比，存储器装置可展现更差性能。在一些情况下，减少伴随大量数据泄漏或电力消耗的存储阶段的发生可增加存储器装置的总性能(例如，改进数据保持，降低电力消耗)。
根据本文中的公开内容，存储器装置可在将数据存储于一或多个存储器单元中之前变换数据以减少泄漏并且进而改进数据保持和/或数据完整性。存储器装置可接收将存储于存储器装置中的第一数据字。存储器装置可确定第一数据字是否满足存储状态准则。举例来说，存储器装置可确定可作为数据字的部分存储于存储器单元中的符号类型。存储器装置可通过将变换应用于第一数据字，产生对应于第一数据字的第二数据字。所述变换可包含将第一数据字的每一符号类型修改为用于第二数据字的对应符号类型。通过变换，存储器装置可减少用于存储第一数据字的数据泄漏量并且进而减少数据丢失、错误或其它不利的行为。
此外，存储器装置可产生并存储与存储于存储器装置中的第二数据字对应的指示符。指示符可指示第二数据字是第一数据字的经变换版本。以此方式，存储器装置可减少与不利的行为相关联的符号类型的发生，这反过来可增加存储器装置的性能(例如，增加数据保持，降低电力消耗)。在一些情况下，存储器装置可包含一或多个多层级存储器单元，其被配置成存储三个或更多个状态。这些变换可用以变换多层级数据并且减少多层级存储器装置中的数据泄漏。
本公开的特征一开始在存储器系统的上下文中加以描述。在过程流、多层级单元变换的实例和装置框图的上下文中描述本公开的特征。进一步通过涉及基于数据极性的数据存储的设备图、系统图和流程图来说明并参考涉及基于数据极性的数据存储的设备图、系统图和流程图来描述本公开的这些和其它特征。
图1说明根据本文中所公开的方面的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110和耦合外部存储器控制器105与存储器装置110的多个信道115。系统100可包含一或多个存储器装置，但为易于描述，一或多个存储器装置可被描述为单个存储器装置110。
系统100可包含电子装置的各方面，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可以是便携式电子装置的实例。系统100可以是计算机、手提式计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置等等的实例。存储器装置110可以是被配置成存储用于系统100的一或多个其它组件的数据的系统组件。在一些实例中，系统100被配置成用于使用基站或存取点与其它系统或装置进行双向无线通信。在一些实例中，系统100能够进行机器类型通信(MTC)、机器对机器(M2M)通信或装置对装置(D2D)通信。
系统100的至少部分可以是主机装置的实例。这类主机装置可为使用存储器来执行过程的装置的实例，所述装置例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、笔记本计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、一些其它固定或便携式电子装置等等。在一些情况下，主机装置可指实施外部存储器控制器105的功能的硬件、固件、软件或其任何组合。在一些情况下，外部存储器控制器105可称为主机或主机装置。
在一些情况下，存储器装置110可以是独立的装置或组件，其被配置成与系统100的其它组件进行通信，并提供系统100可能使用或引用的物理存储器地址/空间。在一些实例中，存储器装置110可为可配置的以与至少一或多种不同类型的系统100一起工作。系统100的组件与存储器装置110之间的信令可为可操作的以支持用以调制信号的调制方案、用于传达信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100与存储器装置110之间的时钟信令和同步、定时惯例和/或其它因素。
存储器装置110可被配置成存储用于系统100的组件的数据。在某些情况下，存储器装置110可充当系统100的从属型装置(例如，响应于且执行由系统100通过外部存储器控制器105提供的命令)。此类命令可包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含一或多个支持用于数据存储的所要或指定容量的存储器裸片160(例如，存储器芯片)。包含两个或更多个存储器裸片160的存储器装置110可称为多裸片存储器或封装(也称为多芯片存储器或封装)。
系统100可另外包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130和输入/输出(I/O)控制器135。系统100的组件可使用总线140彼此电子通信。
处理器120可被配置成控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合。在此类情况下，处理器120可以是中央处理单元(CPU)、图形处理单元(GPU)或片上系统(SoC)的实例，以及其它实例。
BIOS组件125可以是包含作为固件操作的BIOS的软件组件，其可初始化并运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件之间的数据流，所述各种组件例如是外围组件130、I/O控制器135等。BIOS组件125可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
外围组件130可以是任何输入装置或输出装置，或用于这类装置的接口，其可集成到系统100中或与系统100集成在一起。实例可以包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡插槽，例如外围组件互连(PCI)或加速图形端口(AGP)插槽。外围组件130可为所属领域的技术人员理解为外围装置的其它组件。
I/O控制器135可管理处理器120与外围组件130、输入145或输出150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与系统100集成在一起的外围设备。在一些情况下，I/O控制器135可表示到外部外围组件的物理连接或端口。
输入145可表示系统100外部的装置或信号，其将信息、信号或数据提供到系统100或其组件。这可包含用户接口或与其它装置接口或在其它装置之间。在一些情况下，输入145可为经由一或多个外围组件130与系统100介接的外围装置，或可由I/O控制器135管理。
输出150可表示在系统100外部的装置或信号，其配置成从系统100或其组件中的任一个接收输出。输出150的实例可包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板等。在一些情况下，输出150可为经由一或多个外围组件130与系统100介接的外围装置，或可由I/O控制器135管理。
系统100的组件可由经设计以执行其功能的通用或专用电路构成。这可包含配置成执行本文中所描述的功能的各种电路元件，例如，导线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。
存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，网格)，其中每一存储器单元被配置成存储至少一位数字数据。在一些情况下，每一存储器单元可被配置成存储多于一个位的数字数据(即，每一存储器单元可具有三个或更多个类型的存储状态而非两个存储状态)。在一些情况下，某些存储状态与其它存储状态相比可展现较高泄漏速率。另外或替代地，当存储一种类型的存储状态时，与存储其它类型的存储状态相比，存储器装置110可利用更多电力。在一些情况下，存储器装置110可减少伴随大量数据泄漏的存储状态和/或与高电力消耗相关联的存储状态的发生。参考图2更详细地描述存储器阵列170和/或存储器单元的特征。
存储器装置110可为二维(2D)存储器单元阵列的实例或可为三维(3D)存储器单元阵列的实例。举例来说，2D存储器装置可以包含单个存储器裸片160。3D存储器器件可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b和/或任何数目个存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可堆叠在彼此之上。在一些情况下，3D存储器装置中的存储器裸片160-N可称为叠组、层级、层或裸片。3D存储器装置可包含任何数量的堆叠式存储器裸片160-N(例如，两个高的堆叠式存储器裸片、三个高的堆叠式存储器裸片、四个高的堆叠式存储器裸片、五个高的堆叠式存储器裸片、六个高的堆叠式存储器裸片、七个高的堆叠式存储器裸片、八个高的堆叠式存储器裸片)。这与单个2D存储器装置相比可增加可定位于衬底上的存储器单元的数目，反过来可减少生产成本或增加存储器阵列的性能，或这两者。
装置存储器控制器155可包含被配置成控制存储器装置110的操作的电路或组件。如此，装置存储器控制器155可包含使存储器装置110能够执行命令的硬件、固件和软件，且可被配置成接收、发射或执行与存储器装置110相关的命令、数据或控制信息。装置存储器控制器155可被配置成与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可从外部存储器控制器105接收数据和/或命令。举例来说，存储器装置110可接收写入命令或读取命令，所述写入命令指示存储器装置110存储代表系统100的组件(例如，处理器120)的某些数据，所述读取命令指示存储器装置110将存储在存储器裸片160中的某些数据提供到系统100的组件(例如，处理器120)。
在一些情况下，装置存储器控制器155可与存储器裸片160的本地存储器控制器165结合控制本文所描述的存储器装置110的操作。装置存储器控制器155和/或本地存储器控制器165中包含的组件的实例可包含用于对从外部存储器控制器105接收的信号进行解调的接收器、用于调制和发射信号到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等。
本地存储器控制器165(例如，在存储器裸片160本地)可被配置成控制存储器裸片160的操作。而且，本地存储器控制器165可被配置成与装置存储器控制器155通信(例如，接收和发射数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155控制如本文中所描述的存储器装置110的操作。在一些情况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文所描述的各种功能。因而，本地存储器控制器165可被配置成与装置存储器控制器155通信，与其它本地存储器控制器165通信，或直接与外部存储器控制器105或处理器120通信。
外部存储器控制器105可被配置成实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据和/或命令的通信。外部存储器控制器105可以充当系统100的组件与存储器装置110之间的联络者，使得系统100的组件可不需要知道存储器装置的操作细节。系统100的组件可以向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可包含产生共同(源)系统时钟信号的系统时钟。在一些情况下，外部存储器控制器105可以包含产生公共(源)数据时钟信号的公共数据时钟。
在一些情况下，外部存储器控制器105或系统100的其它组件或本文中所描述的其功能可由处理器120实施。举例来说，外部存储器控制器105可以是由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。虽然外部存储器控制器105描绘了在存储器装置110外部，但在一些情况下，外部存储器控制器105或本文中所描述的其功能可有存储器装置110或在包含存储器装置110的模块(例如，双列直插式存储器模块(DIMM))处实施。举例来说，外部存储器控制器105可以是由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下，外部存储器控制器105可以跨越处理器120和存储器装置110分布，使得外部存储器控制器105的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样，在一些情况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可以在一些情况下由外部存储器控制器105(与处理器120分离或包含于处理器120中)执行。
系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中，信道115可使得能够在外部存储器控制器105与存储器装置110之间进行通信。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或发射媒体(例如，导体)。举例来说，信道115可包含第一端子，其包含外部存储器控制器105处的一或多个引脚或衬垫以及存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可被配置成充当信道的部分。在一些情况下，端子的引脚或衬垫可为信道115的信号路径的部分。额外信号路径可与信道的端子耦合以在系统100的组件内路由信号。举例来说，存储器装置110可以包含将信号从信道115的端子路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如，在存储器装置110或其组件内部的信号路径，例如在存储器裸片160内部的信号路径)。
信道115(和相关联的信号路径和端子)可专用于传达特定类型的信息。在一些情况下，信道115可为聚合信道且因此可包含多个个别信道。举例来说，数据信道190可以是x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等等。
在一些情况下，信道115可包含一或多个命令和地址(CA)信道186。CA信道186可被配置成在外部存储器控制器105和存储器装置110之间传送命令，包含与命令相关联的控制信息(例如，地址信息)。举例来说，CA信道186可包含关于所需数据的地址的读取命令。在一些情况下，CA信道186可寄存在上升时钟信号沿及/或下降时钟信号沿上。在一些情况下，CA信道186可包含八个或九个信号路径。
在一些情况下，信道115可包含一或多个时钟信号(CK)信道188。CK信道188可被配置成在外部存储器控制器105与存储器装置110之间传达一或多个共同时钟信号。每一时钟信号可被配置成在高状态与低状态之间振荡且协调外部存储器控制器105与存储器装置110的动作。在一些情况下，时钟信号可以是差分输出(例如，CK_t信号和CK_c信号)，并且CK信道188的信号路径可相应地予以配置。在一些情况下，时钟信号可为单端的。在一些情况下，时钟信号可为1.5GHz信号。CK信道188可包含任何数目个信号路径。在一些情况下，时钟信号CK(例如，CK_t信号和CK_c信号)可提供用于存储器装置110的命令和寻址操作或用于存储器装置110的其它全系统操作的定时参考。时钟信号CK可因此不同地被称作控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可由系统时钟产生，所述系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
在一些情况下，信道115可包含一或多个数据(DQ)信道190。数据信道190可被配置成在外部存储器控制器105与存储器装置110之间传达数据和/或控制信息。举例来说，数据信道190可传达待写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。数据信道190可传达使用多种不同调制方案(例如，NRZ、PAM4)来调制的信号。
在一些情况下，信道115可包含可专用于其它目的的一或多个其它信道192。这些其它信道192可包含任何数目个信号路径。
在一些情况下，其它信道192可包含一或多个写入时钟信号(WCK)信道。虽然WCK中的‘W’在名义上可代表“写入”，但写入时钟信号WCK(例如，WCK_t信号和WCK_c信号)可提供通常用于存储器装置110的存取操作的定时参考(例如，用于读取和写入操作两者的定时参考)。因此，写入时钟信号WCK还可称为数据时钟信号WCK。WCK信道可被配置成在外部存储器控制器105与存储器装置110之间传达共同数据时钟信号。数据时钟信号可被配置成协调外部存储器控制器105和存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情况下，写入时钟信号可为差分输出(例如，WCK_t信号和WCK_c信号)，且WCK信道的信号路径可相应地予以配置。WCK信道可包含任何数目个信号路径。数据时钟信号WCK可由数据时钟产生，所述数据时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
在一些情况下，其它信道192可包含一或多个错误检测码(EDC)信道。EDC信道可被配置成传达错误检测信号，例如校验和，以提高系统可靠性。EDC信道可包含任何数目个信号路径。在一些实例中，错误校正码(ECC)可进一步用以改进系统可靠性。
信道115可使用各种不同架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可包含总线、点对点连接、纵横开关、例如硅内插件等高密度内插件，或形成于有机衬底中的信道，或其某一组合。举例来说，在一些情况下，信号路径可以至少部分地包含高密度内插件，例如硅内插件或玻璃内插件。
通过信道115传送的信号可使用多种不同调制方案进行调制。在一些情况下，可以使用二进制符号(或二进制层级)调制方案来调制在外部存储器控制器105与存储器装置110之间传达的信号。二进制符号调制方案可为M进制调制方案的实例，其中M等于二。二进制符号调制方案的每一符号可被配置成表示一位数字数据(例如符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(NRZ)、单极编码、双极编码、曼彻斯特编码、具有两个符号的脉冲幅度调制(PAM)(例如，PAM2)等等。
在一些情况下，可以使用多符号(或多层级)调制方案来调制在外部存储器控制器105与存储器装置110之间传达的信号。多符号调制方案可以是M进制调制方案的实例，其中M大于或等于三。多符号调制方案的每个符号可被配置成表示多于一个位的数字数据(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM4、PAM8等、正交振幅调制(QAM)、正交相移键控(QPSK)等。多符号信号或PAM4信号可以是使用包含用以对多于一个位的信息进行编码的至少三个层级的调制方案来调制的信号。多符号调制方案及符号可替代地称为非二进制、多位或高阶调制方案及符号。
图2说明根据本公开的各种实例的存储器装置200的实例。存储器裸片200可以是参考图1所描述的存储器裸片160的实例。在一些情况下，存储器裸片200可被称作电子存储器设备。存储器裸片200可包含一或多个可编程以存储不同逻辑状态的存储器单元205。每个存储器单元205可为可编程的以存储两个或更多个状态。举例来说，存储器单元205可被配置成一次存储一个位的数字逻辑(例如，逻辑0和逻辑1)。在一些情况下，单个存储器单元205(例如，多层级存储器单元)可被配置成一次存储多于一个位的数字逻辑(例如，逻辑00、逻辑01、逻辑10或逻辑11)。
存储器单元205可以存储表示电容器中的可编程状态的电荷。DRAM架构可包含电容器，所述电容器包含介电材料以存储表示可编程状态的电荷。在一些情况下，介电材料可具有使得其能够存储与其它电荷相比具有较少泄漏的某些电荷的各种特性。
可以通过激活或选择例如字线210和/或数字线215的存取线来对存储器单元205执行例如读取和写入的操作。在一些状况下，数字线215也可被称作位线。对存取线、字线和数字线等的引用可互换，且不影响理解或操作。激活或选择字线210或数字线215可包含将电压施加到相应线。
存储器裸片200可将存取线(例如，字线210和数字线215)布置成网格状图案。存储器单元205可定位于字线210与数字线215的相交点处。通过对字线210和数字线215施加偏压(例如，将电压施加到字线210或数字线215)，可在其相交点处存取单个存储器单元205。
可通过行解码器220、列解码器225控制存取存储器单元205。举例来说，行解码器220可从本地存储器控制器260接收行地址且基于接收的行地址激活字线210。列解码器225可从本地存储器控制器260接收列地址且可基于接收到的列地址来激活数字线215。举例来说，存储器裸片200可包含标记为WL_1到WL_M的多个字线210以及标记为DL_1到DL_N的多个数字线215，其中M和N取决于存储器裸片200的大小。因此，通过激活字线210和数字线215，例如WL_1和DL_3，可存取其相交点处的存储器单元205。在二维或三维配置中的字线210和数字线215的相交点可称为存储器单元205的地址。
存储器单元205可包含逻辑存储组件，例如电容器230和开关组件235。电容器230可以是电介质电容器或铁电电容器的实例。电容器230的第一节点可以与开关组件235耦合，且电容器230的第二节点可以与电压源240耦合。在一些情况下，电压源240是地，例如Vss。在一些情况下，电压源240可以是与板线驱动器耦合的板线的实例。开关组件235可为选择性地建立或取消建立两个组件之间的电子通信的晶体管或任何其它类型的开关装置的实例。
选择或取消选择存储器单元205可通过激活或解除激活开关组件235而实现。电容器230可使用开关组件235与数字线215电子通信。举例来说，当开关组件235经解除激活时电容器230可与数字线215隔离，且当开关组件235被激活时电容器230可与数字线215耦合。在一些情况下，开关组件235是通过将电压施加到晶体管的栅极进行控制的晶体管。当晶体管栅极和晶体管源极之间的电压差分大于晶体管的电压阈值时，可基于是p型晶体管或n型晶体管来激活或解除激活开关组件235。字线210可与开关组件235的栅极电子通信，且可基于施加到字线210的电压而激活/解除激活开关组件235。
字线210可为与用于对存储器单元205执行存取操作的存储器单元205电子通信的导线。在一些架构中，字线210可与存储器单元205的开关组件235的栅极电子通信，且可被配置成控制存储器单元的开关组件235。在一些架构中，字线210可与存储器单元205的电容器的节点电子通信，且存储器单元205可不包含开关组件。
数字线215可以是连接存储器单元205与感测组件245的导线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的开关组件235可被配置成耦合和/或隔离存储器单元205的电容器230和数字线215。在一些架构中，存储器单元205可与数字线215电子通信(例如，恒定)。
感测组件245可被配置成检测存储于存储器单元205的电容器230上的状态(例如，电荷)，并且基于所存储的状态确定存储器单元205的逻辑状态。在一些情况下，由存储器单元205存储的电荷可能极小。因而，感测组件245可包含放大在读取操作期间由存储器单元205输出的信号的一或多个感测放大器。感测放大器可检测在读取操作期间数字线215的小电荷改变并且可基于所检测到的电荷将信号放大到逻辑状态0或逻辑状态1。替代地，存储器单元205可为能够存储大于二进制的信息的多层级单元(MLC)(即，存储器单元205可存储三种或更多种类型的符号而非两种类型的符号)。在读取操作期间，存储器单元205的电容器230可输出信号(例如，将电荷排到其对应的数字线215)。信号可使数字线215的电压发生改变。感测组件245可被配置成将跨越数字线215从存储器单元205接收的信号与参考信号250(例如，参考电压)进行比较。感测组件245可以基于所述比较确定存储器单元205的所存储状态。举例来说，在二进制信令中，如果数字线215具有比参考信号250高的电压，那么感测组件245可以确定存储器单元205的所存储状态为逻辑1，且如果数字线215具有比参考信号250低的电压，那么感测组件245可以确定存储器单元205的所存储状态为逻辑0。感测组件245可以包含各种晶体管或放大器以检测和放大信号的差异。可通过列解码器225使用输入/输出255来输出所检测到的存储器单元205的逻辑状态。在一些情况下，感测组件245可以是另一组件(例如，列解码器225、行解码器220)的部分。在一些情况下，感测组件245可与行解码器220或列解码器225电子通信。
本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225和感测组件245)控制存储器单元205的操作。本地存储器控制器260可为参考图1所描述的本地存储器控制器165的实例。在一些情况下，行解码器220、列解码器225和感测组件245中的一或多个可以与本地存储器控制器260处于相同位置。本地存储器控制器260可被配置成从外部存储器控制器105接收命令和/或数据，将命令和/或数据转译成可供存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，并且响应于执行所述一或多个命令而将来自存储器裸片200的数据传送到外部存储器控制器105。本地存储器控制器260可产生行和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可以产生和控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文所论述的施加电压或电流的振幅、形状或持续时间可经调整或变化，且针对在操作存储器裸片200中论述的各种操作可为不同的。
在一些情况下，本地存储器控制器260可被配置成在存储器裸片200的一或多个存储器单元205上执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可被编程为存储逻辑状态。在一些情况下，某些逻辑状态与其它逻辑状态相比可展现较高泄漏速率。在其它实例中，某些逻辑状态与其它逻辑状态相比在被存储时可利用较高电力消耗。在一些情况下，本地存储器控制器260可被配置成减少伴随大量数据泄漏或高电力消耗的逻辑状态的发生，可增加存储器裸片200的总性能。本地存储器控制器260可进一步被配置成产生和存储指示所存储的逻辑状态是否可为不同逻辑状态的经变换版本的指示符。
在一些情况下，可在单写入操作期间对多个存储器单元205进行编程。本地存储器控制器260可识别将对其执行写入操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205(例如，目标存储器单元205的地址)电子通信的目标字线210和目标数字线215。本地存储器控制器260可以激活目标字线210和目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器单元205。本地存储器控制器260可以在写入操作期间将特定信号(例如，电压)施加到数字线215以在存储器单元205的电容器230中存储特定状态，所述特定状态可以指示所需逻辑状态。
在一些情况下，本地存储器控制器260可被配置成对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可以确定存储在存储器裸片200的存储器单元205上的逻辑状态。在一些情况下，可在单读取操作期间感测多个存储器单元205。本地存储器控制器260可以识别要在其上执行读取操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205(例如，目标存储器单元205的地址)电子通信的目标字线210和目标数字线215。本地存储器控制器260可以激活目标字线210和目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器单元205。目标存储器单元205可以响应于对存取线施加偏压而将信号传送到感测组件245。感测组件245可放大信号。本地存储器控制器260可起动感测组件245(例如，锁存感测组件)且由此比较从存储器单元205接收到的信号与参考信号250。基于所述比较，感测组件245可确定存储于存储器单元205上的逻辑状态。
在一些情况下，感测组件245可进一步确定与可存储于存储器单元205上的逻辑状态相关联的指示符的逻辑状态，其中所述指示符指示所存储逻辑状态是否可为不同逻辑状态的经变换版本。如果所存储逻辑状态可为不同逻辑状态的经变换版本，那么作为读取操作的部分，本地存储器控制器260可使用输入/输出255将所存储逻辑状态传送到外部存储器控制器105。在此实例中，本地存储器控制器260可传送存储于存储器单元205上的逻辑状态可为不同逻辑状态的经变换版本。替代地，作为读取操作的部分，本地存储器控制器260可将所存储逻辑状态变换成不同逻辑状态并且使用输入/输出255将不同逻辑状态传送到外部存储器控制器105。
在一些存储器架构中，存取存储器单元205可使存储在存储器单元205中的逻辑状态降级或毁坏。举例来说，在DRAM架构中执行的读取操作可以使目标存储器单元的电容器部分或完全放电。本地存储器控制器260可以执行重写操作或刷新操作以将存储器单元恢复到其原始逻辑状态。本地存储器控制器260可在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况下，重写操作可视为读取操作的部分。另外，激活单个存取线(例如，字线210)可干扰存储在与所述存取线电子通信的一些存储器单元中的状态。因此，可对可能尚未被存取的一或多个存储器单元执行重写操作或刷新操作。
图3说明根据本文中所公开的支持基于数据极性的数据存储的过程流300的实例。在一些实例中，过程流300可实施系统100和存储器裸片200的方面。举例来说，主机装置305可为参考图1所描述的主机装置的实例，且存储器装置310可为存储器装置110的实例。过程流300说明写入操作和读取操作，其中写入和读取操作可包含基于存储器装置310处的数据极性来变换数据。
主机装置305可起始存储器装置310处的写入操作。写入操作可包含主机装置305将写入命令315发射到存储器装置310。写入命令315可包括将存储于存储器装置310中的第一数据字。主机装置305可识别将存储于存储器装置310中的信息并且可基于所述识别的信息产生第一数据字。
在320处，存储器装置310可确定第一数据字是否满足存储状态准则。在一些情况下，存储状态准则可指示与存储器装置310相关联的存储器单元的特性。反过来，所述特性可指示与较差性能(例如较高数据泄漏，或与一或多个其它符号类型相比增加电力消耗)相关联的符号类型。也就是说，存储状态准则可与存储器装置310相关联并且可为与关联于符号类型的较差性能的相关的准则。
在320处确定的存储状态准则可向存储器装置310指示第一数据保持特性，其指示一符号类型，所述符号类型当存储于存储器装置310中时，与一或多个其它符号类型相比展现更多泄漏。在另一实例中，存储状态准则可指示第一电力消耗特性，其指示被配置成存储于存储器装置310中的符号类型，所述符号类型与不由第一电力消耗特性指示的被配置成存储于存储器装置中的一或多个符号类型相比展现更多电力消耗的。
另外或替代地，存储器装置310也可在320处确定第二存储状态准则。第二存储状态准则可指示与对应于第一存储状态准则的符号类型相比与增加的总性能相关联的一或多种符号类型。在一些情况下，存储器装置310可确定第一数据字的符号数量，所述符号是与存储器装置的一或多个存储器单元的第二数据保持特性相关联的符号类型。如果存储器装置310可确定第一数据字的是与第二数据保持特性相关联的符号类型的符号数量满足第二数据保持特性阈值，那么存储器装置310可在325处存储第一数据字。举例来说，存储器装置310可确定第一数据字的与第二数据保持特性相关联的符号数量可超过阈值数目和/或满足存储器装置310的存储状态阈值。因此，如果存储器装置310确定第一数据字满足第二存储状态准则，那么存储器装置310可存储包含在写入命令315中的数据字而无需执行变换。
然而，存储器装置310可确定第一数据字的是与第二数据保持特性相关联的符号类型的符号数量未能满足存储器装置的第二数据保持特性阈值。举例来说，第一数据字的与第二数据保持特性相关联的符号数量可低于阈值数目。也就是说，第一数据字可无法满足存储器装置的存储状态阈值。在此类实例中，存储器装置310可确定在涉及展现不利行为的符号类型时，第一数据字满足第一存储状态准则。在此实例中，存储器装置310可在330处产生第二数据字和对应指示符。第二数据字可满足第二存储状态准则，其中第二数据字可基于确定第一数据字满足第一存储状态准则，通过将变换应用于第一数据字而产生。在一些情况下，存储器装置310可确定第二数据字的是与第二数据保持特性相关联的符号类型的符号数量满足存储器装置310的存储状态阈值。存储器装置310接着可基于确定第二数据字的是与第二数据保持特性相关联的符号类型的符号数量满足存储器装置310的存储状态阈值，确定第二数据字满足第二存储状态准则。
在330处，存储器装置310可任选地修改第一数据字的一或多个符号以产生第二数据字(在一些情况下，可修改第一数据字的每一符号)。存储器装置310可确定第二数据字的是与第二数据保持特性相关联的符号类型的符号数量并且基于确定第二数据字的是与第二数据保持特性相关联的符号类型的符号数量，确定第二数据字满足第二存储状态准则。在一些情况下，第一数据字可包含两个符号类型且所述变换可为数据位反相的实例。也就是说，第一数据字的每一‘0’或低值可变换成第二数据字中的‘1’或高值。类似地，第一数据字的每一‘1’或高值可变换成第二数据字中的‘0’或低值。在其它实例中，第一数据字和第二数据字可包含三个或更多个符号类型。在这些实例中，第一数据字所述每一符号类型可映射一第二数据字的不同符号类型。
在一些实例中，存储器装置310还在330处产生指示符。所述指示符可指示存储于存储器装置310中的第二数据字是第一数据字的经变换版本。所述指示符可基于产生第二数据字而产生。在一些情况下，所述指示符可指示作为用以产生存储于存储器装置中的第二数据字的变换的部分，如何修改第一数据字的每一符号类型。举例来说，在第一和第二数据字各自包含三个或更多个符号类型的情况下，所述指示符可指示用以产生第二数据字的符号类型的映射。在一些情况下，所述指示符可允许存储器装置正确地读取存储在第二数据字内的数据(例如，作为读取操作的部分，将所述变换反向)。在存储器装置310产生第二数据字的情况下，在335处，存储器装置310可基于确定第二数据字满足第二存储状态准则而存储第二数据字和对应指示符。在一些情况下，所述指示符可存储于存储器装置的第一部分中，所述第一部分不同于存储器装置310的存储第二数据字的第二部分。
主机装置305可起始存储器装置310处的读取操作。所述读取操作可独立于315、320、325、330、335和340处发生的写入操作而发生。读取操作开始可为主机装置305将读取命令340发射到存储器装置310。在一些情况下，读取命令340可与存储器装置310的方位相关联。存储器装置310可确定与由读取命令340指示的方位相关联的数据字。
在345处，存储器装置310可识别存储于所述方位处的数据字是与第一数据字相关联。也就是说，存储器装置310可识别所存储的数据字是第二数据字，即第一数据字的经变换版本。在一些情况下，存储器装置310通过识别存储于存储器装置310中的指示符，识别第二数据字是与第一数据字相关联，所述指示符指示第二数据字可为第一数据字的经变换版本。
在350处，存储器装置310可任选地变换所存储的数据字。在一些情况下，存储器装置310可基于识别第二数据字是与第一数据字相关联，变换第二数据字的符号以产生第一数据字。也就是说，存储器装置310可修改第二数据字的每一符号以产生第一数据字。在一些情况下，第一和第二数据字可各自包含三个或更多个符号类型。在这些情况下，第二数据字的三个或更多个符号类型中的每一个可映射到第一数据字的不同符号类型。在一些情况下，存储器装置310可基于指示符应用变换。也就是说，存储器装置310可根据由指示符指示的变换来应用变换。在此实例中，作为用以产生第二数据字的变换(以及因此用以从第二数据字产生第一数据字的逆变换)的部分，指示符可向存储器装置310通知如何修改第一数据字的每一符号。然而，在其它情况下，存储器装置310可任选地不变换所存储的数据字。在这些情况下存储器装置310可识别第二数据字可不为第一数据字的经变换版本。举例来说，存储器装置310可识别存储于存储器装置310中的指示符指示第二数据字并非第一数据字的经变换版本。替代地，存储器装置310可识别第二数据字是否可为第一数据字的经变换版本。
在355处，存储器装置310可将数据字发射到主机装置305。在一些情况下，如果存储器装置310变换所存储的数据字，那么存储器装置310可将第一数据字发射到主机装置305。在一些其它情况下，存储器装置310可能尚未识别第二数据字可为第一数据字的经变换版本。在此情况下，存储器装置310可发射存储的第二数据字。在此情况下，主机装置305可确定第二数据字可为第一数据字的经变换版本并且变换第二数据字以产生第一数据字。在其它情况下，存储器装置310可基于确定第二数据字可不为第一数据字的经变换版本而发射所存储的数据字。
图4说明根据本文中所公开的支持基于数据极性的数据存储的数据变换400的实例。在一些实例中，数据变换400可实施系统100、存储器裸片200以及过程流300的方面。数据变换400可描绘第一数据字405到第二数据字415的变换410。数据变换400可进一步描绘对应指示符420，其可为参考图3所描述的指示符的实例。图4还说明可由第一数据字405的变换410产生的五个可能的第二数据字415。另外，数据变换400可包含指示符420的数个可能的配置425。
在由图4说明的实例中，第一数据字405可包含八个位，其中第一数据字405的每一离散单元可以由大于两个唯一性符号类型表示。举例来说，第一数据字405的离散单元可为低(L)值、中间(M)值或高(H)值。然而，在其它情况下，第一数据字405可包含任何数目个位(例如，一个位、二个位、三个位、四个位、五个位、六个位、七个位、八个位或更多个位)。在一些情况下，每一离散单元可表示任何数目个唯一性符号类型(例如，四个符号类型、五个符号类型或更多个符号类型)。因而，本公开不限于存储特定值集的数据字。
可指示存储器装置存储第一数据字405中所含的信息。然而，存储器装置可具有指示存储器装置内的存储器单元的特性的特定存储状态准则。举例来说，第一存储状态准则可对应于第一特性，所述第一特性指示与其它符号类型相比当被存储器装置存储和/或读取时展现较差性能的符号类型(例如，存储在每一位内的信息)。符号类型的性能可与数据保持(即，某些符号类型其它符号类型相比可展现归因于例如泄漏引起的更差的数据保持特性)、电力消耗(即，存储器装置存储和/或读取一或多种符号类型与另一符号类型相比可消耗更多电力)等相关。另外或替代地，第二存储状态准则可对应于存储器装置的第二特性，所述第二特性指示当被存储器装置存储和/或读取时展现增加的总性能的符号类型。举例来说，所述第二特性可指示与更好的数据保持或更小的电力消耗相关联的符号类型。
存储器装置可使用存储状态准则确定是否数据字应在存储于存储器装置的存储器单元中之前进行变换。这类确定可基于数据字满足与存储器装置的第一和/或第二特性相关联的存储状态阈值。举例来说，第一存储状态准则可指示存储状态阈值，如果满足所述存储状态阈值，那么存储器装置确定在存储含于第一数据字405内的信息之前变换第一数据字405。另外或替代地，可存在第二存储状态准则。
在一些情况下，第二存储状态准则可指示将存储的数据字内的既定符号类型的最小数目个符号，所述最小数目个符号是由与其它符号类型相比展示增加的总性能的第二特性指示。举例来说，存储器装置可具有指示‘M’位展现较差总性能的第一特性和指示‘L’位展现增加的总性能的第二特性。在此实例中，第一存储状态准则可指示将存储的数据字(例如，第一数据字405)在含有五个或大于五个‘M’位的情况下可被变换，而第二存储状态准则可指示将存储的数据字必须含有三个或更多个‘L’位。在其它情况下，第二存储状态准则可与第一存储状态准则相反。在此情况下，存储器装置可使用单个存储状态阈值。也就是说，如果将存储的数据字满足所述阈值，那么可变换数据字。替代地，如果将存储的数据字不满足所述阈值，那么数据字可由存储器装置存储。举例来说，在其中第一存储状态准则指示将存储的数据字在含有五个或大于五个‘M’位的情况下可被变换的存储器装置中，第二存储状态准则可指示数据字可在含有小于五个‘M’位的情况下被存储。
如果第一数据字405满足存储器装置的第一存储状态准则，那么存储器装置可确定用以产生满足第二存储状态准则的第二数据字415的变换410。可由第二数据字415-a、415-b、415-c、415-d和415-e说明第一数据字405的五个可能变换。第二数据字415中的每一个可通过将第一数据字405的每一符号类型映射到不同符号类型以产生第二数据字415而产生。在其中第一和第二存储状态标准指示独立存储状态阈值的以上实例中，由于第一数据字405含有5个‘M’位，这与含有五个或大于五个‘M’位的存储状态阈值一致，因此存储器装置可确定第一数据字405满足第一存储状态准则。因此，存储器装置可确定产生第二数据字415的变换410，其中第二数据字415满足含有三个或更多个‘L’位的第二存储状态准则。在此实例中，存储器装置可利用产生第二数据字415-b的变换410。因此，第二数据字415-b接着可具有一个‘M’位并且具有五个‘L’位。第二数据字415-b可通过将第一数据字405的每一‘L’位映射到第二数据字415-b的‘M’用于，将第一数据字405的每一‘M’位映射到第二数据字415-b的‘L’位，并且将第一数据字405的每一‘H’位映射到第二数据字415-b的‘H’位而产生。
然而，在其中第一和第二存储状态标准各自指示相同存储状态阈值的以上实例中，由于第一数据字405含有5个‘M’位，这与含有五个或大于五个‘M’位的存储状态阈值一致，因此存储器装置可确定第一数据字405满足第一存储状态准则。因此，存储器装置可确定产生第二数据字415的变换410，其中第二数据字415满足含有小于五个‘M’位的第二存储状态准则。在此实例中，存储器装置可利用产生第二数据字415-a、415-b、415-c或415-d的变换410。在第二数据字415-a、415-b、415-c和415-d中的每一个中，存在一个或两个‘M’位，其满足小于五个‘M’位的第二存储状态准则。
在变换410期间，存储器装置可产生对应于第一数据字405的变换410的指示符420。指示符420可指示哪个变换或映射方案用以产生第二数据字415。举例来说，在存储器装置使用产生第二数据字415-b的变换410的情况下，存储器装置可产生指示符I2 420-b。存储器装置可利用配置425中的一个用于指示符420。在一些实例中，指示符420可根据其中指示符420可为单个位的配置425-a而配置。在此实例中，指示符420可用以向存储器装置发信号通知第二数据字415可为第一数据字405的经变换版本。在这类情况下，存储器装置可将预配置的变换410应用于第一数据字405。在一些情况下，存储器装置可基于知道第二数据字415可为第一数据字405的经变换版本，确定用以产生第二数据字415的变换410。
在另一实例中，指示符420可根据其中指示符420可为两个或更多个位的配置425-b而配置。在此实例中，另外位可允许指示符420指示用以产生第二数据字415的变换410。举例来说，当数据字的离散单元可以由三个或更多个符号类型表示时，指示符420的配置425-b的位B1和B2可指示用以从第一数据字405产生第二数据字415-b的变换410的映射方案。举例来说，在三个符号类型数据字中，当配置425-b是可指示无变换的‘00’时，‘01’可指示第一变换类型，且‘10’或‘11’可指示第二变换类型。
在另一实例中，指示符420可根据其中指示符420可为单个符号的配置425-c而配置，所述单个符号可为三个或更多个可能符号类型中的一个。根据配置425-c配置的指示符420可为多层级数据单元(例如，可包含三个或更多个不同符号类型的离散单元)。在此实例中，指示符420可指示第二数据字415可为第一数据字405的经变换版本并且可指示与如何修改第一数据字405的每一符号以产生第二数据字415有关的额外信息。举例来说，在三个符号类型数据字中，当配置425-c是可指示无变换的‘L’层级时，‘M’层级可指示第一变换类型，且‘H’层级可指示第二变换类型。
图5说明根据本文中所公开的支持基于数据极性的数据存储的。过程流500的实例。在一些实例中，过程流500可实施系统100和存储器裸片200的方面。过程流500可包含由主机装置505和存储器装置510执行的操作。主机装置505可为参考图1所描述的主机装置的实例且存储器装置510可为参考图1所描述的存储器装置110的实例。过程流500说明写入和读取操作，其可包含基于主机装置505实施的数据极性来变换数据。过程流500可并入有参考图3所描述的过程流300的功能的部分。
主机装置505可起始存储器装置510处的写入操作。写入操作可任选地包含主机装置505在515处将存储状态准则请求发射到存储器装置510。存储状态准则可指示当存储不同符号类型时关于存储器装置510的性能的存储器装置510的存储器单元的特性(例如，与对应于不同符号类型的存储状态相关联的泄漏速率)。在一些情况下，存储器装置510可具有指示可与较差总性能相关联的符号类型的第一存储状态准则。在一些实例中，由第一存储状态准则指示的符号类型与一或多个其它符号类型相比，当存储于存储器装置510中时，可与更多泄漏相关联。在其它实例中，由第一存储状态准则指示的符号类型与一或多个其它符号类型相比，当存储于存储器装置510中时，可与更多电力消耗相关联。另外或替代地，存储器装置510也可具有第二存储状态准则。所述第二存储状态准则可指示在与对应于第一存储状态准则的符号类型相比时与增加的总性能相关联的一或多种符号类型。
每一存储状态准则可指示与可由存储状态准则指示的符号类型数量有关的存储状态阈值。举例来说，第一存储状态准则可指示第一存储状态阈值，其指示与第一存储状态准则相关联的符号类型最大符号数目。在一些情况下，第二存储状态准则可指示第二存储状态阈值，其指示与第二存储状态准则相关联的符号类型的最小符号数目。在其它情况下，第二存储状态准则可取决于第一存储状态阈值。举例来说，在第一存储状态准则可与超过第一存储状态阈值的数据字有关时，第二存储状态准则可与不满足第一存储状态阈值的数据字有关。
在520处，存储器装置510可将第一存储状态准则和/或第二存储状态准则发射到主机装置505。在一些情况下，主机装置505可基于从主机装置505接收到存储状态准则请求而发射存储状态准则请求。在其它情况下，存储器装置510可例如在存储器装置510的初始化阶段期间，在不接收存储状态准则请求的情况下将存储状态准则发射到主机装置505。存储状态准则可指示与存储器装置510的存储器单元相关联的存储状态准则。在一些情况下，主机装置505可在每个写入操作之前发射存储状态准则请求并且从存储器装置510接收所述准则。在其它情况下，主机装置505可存储与存储器装置510的存储状态准则相关联的信息。
主机装置505可在无515和520处的握手程序的情况下确定存储器装置510的第一存储状态准则和/或第二存储状态准则。举例来说，存储状态准则(和对应特性)可为存储器装置510的固有性质。在此实例中，主机装置505可基于型号、制造者等确定存储状态准则。在此类实例中，主机装置505可使用存储器装置510的识别信息以使用存储于与主机装置505相关联的其它存储器或高速缓存器中的信息查找存储状态准则。在其它实例中，存储状态准则可根据情境而不同。举例来说，存储器装置510当存储和/或读取符号类型时的性能可根据过程、存储器装置510所存储的先前数据、温度等而不同。在此实例中，主机装置505可根据存储器装置510的一些预测性能来调整存储状态准则。
在一些情况下，主机装置505可通过训练程序确定存储器装置510的第一存储状态准则和/或第二存储状态准则。所述训练程序可包含作为写入操作的部分，主机装置505将已知数据字发送到存储器装置510。存储器装置510可将错误检测信号发射到主机装置505。主机装置505可分析与写入操作中的每一个相关联的电力消耗和/或从存储器装置510接收的错误检测信号。主机装置505接着可确定存储器装置510当存储不同符号类型时的特性。举例来说，主机装置可识别在与一或多个其它符号类型相比时可与较高数据泄漏相关联的符号类型。在另一实例中，主机装置505可识别在写入操作期间在与一或多个其它符号类型相比时可与较高电力消耗相关联的符号类型。主机装置505可基于确定与例如较高数据泄漏和/或电力消耗的特性相关联的符号类型，确定第一存储状态准则。举例来说，主机装置505可发射包含‘H’个符号类型的第一数据字集、包含‘M’个符号类型的第二数据字集，以及包含‘L’个符号类型的第三数据字集。主机装置505可确定哪个数据字集(和对应符号类型)在与其它数据字集相比时可与较高错误率相关联(即，基于从存储器装置510接收到错误检测信号)。当存储符号类型中的每一个时，主机装置505可基于存储器装置510的特性确定第一和/或第二存储状态准则。
在525处，主机装置505可识别将存储于存储器装置510中的信息并且可基于所述识别的信息产生第一数据字。主机装置505可识别第一数据字满足第一存储状态准则。也就是说，主机装置505可确定第一数据字满足由第一存储状态准则指示的存储状态阈值。
在530处，主机装置505可产生满足第二存储状态准则的第二数据字。主机装置505可基于确定第一数据字满足第一存储状态准则，通过将变换应用于第一数据字而产生第二数据字。在一些情况下，主机装置505可修改第一数据字的每一符号以产生第二数据字。在一些情况下，每一数据字可包含两个符号类型且变换可为数据位反相的实例(即，每一‘0’值变成‘1’且反之亦然)。在其它情况下，第一数据字可包含三个或更多个符号类型。在这些实例中，第一数据字的每一符号类型可映射到用于第二数据字的不同符号类型。
在535处，主机装置505可将第二数据字发送到存储器装置510。在540处，存储器装置510可存储在535处从主机装置505接收到的第二数据字。
在一些情况下，主机装置505可起始存储器装置510处的读取操作。读取操作可独立于515、520、525、530、535和540处发生的写入操作而发生。读取操作开始可为主机装置505将读取命令545发射到存储器装置510。在一些情况下，读取命令545可与存储器装置510的方位相关联。存储器装置510可确定与读取命令545指示的方位相关联的所存储的数据字。在一些情况下，所存储的数据字可为第一数据字，其可为第二数据字的经变换版本。在此实例中，读取命令可任选地包变换指示符，其命令存储器装置510将第一数据字变换成第二数据字。
在550处，存储器装置510可任选地变换所存储的数据字以产生第二数据字。在一些情况下，如果存储器装置510在545处在读取命令内从主机装置505接收到变换指示符，那么存储器装置510可变换所存储的数据字。
在555处，存储器装置510可将数据字发射到主机装置505。在读取命令545包含变换指示符的情况下，在555处发射的数据字可为第二数据字。在读取命令545不包含变换指示符的情况下，在555处发射的数据字可为所存储的数据字。在此情况下，在560处，主机装置505可变换在555处接收到的所存储数据字以产生第二数据字。
图6说明根据本文中所公开的支持基于数据极性的数据存储的存储器阵列600的框图的实例。在一些实例中，存储器阵列600的框图可实施系统100和存储器裸片200的方面。举例来说，存储器阵列600可为存储器阵列170的方面的实例。此外，存储器阵列600可被配置成执行参考图3和5描述的过程以及参考图4所描述的实例数据变换。
存储器阵列600可包含分别可存储数据字、指示符和错误校正码(ECC)的分区605、610和615。每一分区可包含存储器阵列600的一或多个存储器单元。
分区605可存储一或多个数据字，其可为如参考图3、4和5所描述的第一和第二数据字的实例。在一些情况下，分区605可存储并非不同数据字的经变换版本的数据字。然而，在其它情况下，分区605可存储是不同数据字的经变换版本的数据字。在一些情况下，存储于分区605中的每一数据字可满足指示存储器阵列600的特性的第二存储状态准则，其致使一或多种特定符号类型与不同的符号类型相比，在被读取或存储时展现较低不利性行为。也就是说，存储在分区605内的每一数据字可至少包括是与其它符号相比可展现较低不利性行为的符号类型的某一符号数目(即，由存储状态阈值指示的符号数量)。因此，分区605可存储数据字以减少与更不利行为(例如，不佳数据保持或更高电力消耗)相关联的某些符号的发生。
分区610可存储如参考图3和4所描述的指示符。每一所存储的指示符可对应于所存储的数据字。指示符可指示与指示符相关联的数据字可为不同数据字的经变换版本。基于指示存储器阵列600的存储器单元的数据保持特性或电力消耗特性的存储状态准则，所存储的数据字可在存储之前已经变换。指示符可进一步指示作为用以产生存储于存储器阵列600的分区605中的第一数据字的变换的部分，可如何修改每一所存储的数据字的每一符号类型。存储器阵列600可被配置成将所存储的数据字变换成由指示符指示的不同数据字。
存储器阵列600可另外包括用于存储与存储于分区605中的每一数据字相关联的ECC信息的第三分区615。ECC可允许存储器阵列600在读取操作期间检测一或多个数据字内的错误。在此实例中，存储器阵列600可存储用于存储器阵列600所存储的每一数据字的ECC和指示符两者。举例来说，将存储的不含有与更不利行为相关联的任何类型符号的数据字可在不经变换的情况下存储。在此实例中，存储器阵列600可将原始数据字存储于分区605中，将指示所存储的数据字可不为另一数据字的经变换版本的指示符存储于分区610中，并且将与数据字有关的ECC存储于分区615中。在另一实例中，将存储的数据字可含有与其它符号类型相比更不利的类型的符号数量。在此实例中，存储器阵列600可变换原始数据字以产生第二数据字。在此实例中，存储器阵列600可将第二数据字存储于分区605中，将指示所存储的数据字可为另一数据字的经变换版本的指示符存储于分区610中，并且将与第二数据字有关的ECC存储于分区615中。
在一些情况下，分区605、610和615中的每一个可为存储器阵列600内的存储器的不重叠部分。在其它情况下，分区605、610和615可部分或完全重叠。举例来说，存储指示符的分区610可利用存储器阵列600的重叠存储器单元作为用于存储ECC的分区615。
图7说明根据本文中所公开的支持基于数据极性的数据存储的存储器装置705的框图700的实例。存储器装置可为存储器装置110、310、510、和存储器裸片200的方面的实例。存储器装置705可包含接收组件710、存储状态准则管理器715、数据字变换器720、存储组件725、指示符组件730、数据保持特性管理器735和发射组件740。这些组件中的每一个可与彼此(例如，经由一或多个总线)直接或间接通信并且可由装置存储器控制器或本地存储器控制器实施。
在一些情况下，例如在写入或编程操作期间，接收组件710可从主机装置接收将存储于存储器装置705中的第一数据字。在一些情况下，接收组件710可从主机装置接收将存储于存储器装置705中的第三数据字。在一些情况下，例如在读取操作期间，接收组件710可从主机装置接收与存储器装置705的方位相关联的读取命令。
存储状态准则管理器715可确定第一数据字满足存储器装置的第一存储状态准则，所述第一存储状态准则指示存储器装置705的一或多个存储器单元的第一数据保持特性。在其它情况下，存储状态准则管理器715可基于确定第二数据字的是与第二数据保持特性相关联的符号类型的符号数量满足存储器装置705的存储状态阈值，确定第二数据字满足第二存储状态准则，其中将第二数据字存储于存储器装置705中可基于确定第二数据字满足第二存储状态准则。在一些情况下，存储状态准则管理器715可确定第三数据字满足存储器装置705的第二存储状态准则。
数据字变换器720可基于确定第一数据字满足第一存储状态准则，通过将变换应用于第一数据字而产生满足第二存储状态准则的第二数据字，所述第二存储状态准则指示存储器装置705的一或多个存储器单元的第二数据保持特性。在一些情况下，数据字变换器720可通过修改第一数据字的每一符号以产生第二数据字而产生第二数据字，所述第一数据字和第二数据字各自包含三个或更多个符号类型，其中第一数据字的每一符号类型可映射到第二数据字的不同符号类型。
数据字变换器720可基于识别存储于存储器装置705中的第一数据字可与第二数据字相关联，将变换应用来存储于存储器装置705中的第一数据字的符号以产生第二数据字。在一些情况下，数据字变换器720可修改第一数据字的每一符号以产生第二数据字，所述第一数据字和第二数据字各自包含三个或更多个符号类型，其中第一数据字的每一符号类型可映射到第二数据字的不同符号类型。
存储组件725可将第二数据字存储于存储器装置705中。在一些情况下，存储组件725可将指示符存储于存储器装置705中。在一些实例中，指示符可存储于存储器装置705的第一部分中，所述第一部分可不同于存储器装置705的存储第二数据字的第二部分。在一些情况下，存储组件725可将第三数据字存储于存储器装置705中。在一些情况下，例如在读取操作期间，存储组件725可识别存储于由读取命令指示的方位处的第一数据字可与第二数据字相关联。
指示符组件730可基于产生第二数据字而产生指示存储于存储器装置705中的第二数据字可为第一数据字的经变换版本的指示符。在一些情况下，指示符可指示作为用以产生存储于存储器装置705中的第二数据字的变换的部分，可如何修改第一数据字的每一符号类型。在一些情况下，例如在读取操作期间，指示符组件730可识别存储于存储器装置705中的指示符，其指示第一数据字可为第二数据字的经变换版本，其中应用所述变换可基于指示符。在一些情况下，指示符可指示作为用以产生第一数据字的变换的部分，可如何修改第一数据字的每一符号类型，其中应用所述变换可基于指示符中所指示的变换。
数据保持特性管理器735可确定第一数据字的是与存储器装置705的一或多个存储器单元的第二数据保持特性相关联的符号类型的符号数量。在一些情况下，数据保持特性管理器735可确定第一数据字的是与第二数据保持特性相关联的符号类型的符号数量未能满足存储器装置705的存储状态阈值。在一些实例中，数据保持特性管理器735可确定第二数据字的是与存储器装置705的第二数据保持特性相关联并且存储于一或多个存储器单元中的符号类型的符号数量。在一些情况下，数据保持特性管理器735可确定第二数据字的是与第二数据保持特性相关联的符号类型的符号数量满足存储器装置705的存储状态阈值。在一些实例中，第二数据保持特性可指示可被配置成存储于存储器装置705中的符号类型，所述符号类型与被配置成存储于存储器装置705中的由第一数据保持特性指示的一或多个符号类型相比展现较少泄漏。发射组件740可在读取操作期间例如将第二数据字发射到主机装置。
图8示出说明根据本文中所公开的支持基于数据极性的数据存储的方法800的流程图。方法800的操作可由如本文中所描述的存储器装置或其组件实施。举例来说，方法800的操作可由如参考图1到4、6和7所描述的存储器装置执行。在一些实例中，存储器装置可执行指令集以控制所述存储器装置的功能元件执行下文描述的功能。另外或替代地，存储器装置可使用专用硬件执行下文描述的功能的方面。
在805处，所述存储器装置可从主机装置接收将存储于存储器装置中的第一数据字。805的操作可根据本文所描述的方法来执行。在一些实例中，805的操作的方面可由如参考图1到4、6和7所描述的存储器装置执行。
在810处，所述存储器装置可确定第一数据字满足存储器装置的第一存储状态准则，所述第一存储状态准则指示存储器装置的一或多个存储器单元的第一数据保持特性。810的操作可根据本文所描述的方法来执行。在一些实例中，810的操作的方面可由如参考图1到4、6和7所描述的存储器装置执行。
在815处，存储器装置可基于确定第一数据字满足第一存储状态准则，通过将变换应用于第一数据字而产生满足第二存储状态准则的第二数据字，所述第二存储状态准则指示存储器装置的一或多个存储器单元的第二数据保持特性。815的操作可根据本文所描述的方法来执行。在一些实例中，815的操作的方面可由如参考图1到4、6和7所描述的存储器装置执行。
在820处，存储器装置可将第二数据字存储于存储器装置中。820的操作可根据本文所描述的方法来执行。在一些实例中，820的操作的方面可由如参考图1到4、6和7所描述的存储器装置执行。
描述一种用于基于数据极性的数据存储的设备。所述设备可包含用于从主机装置接收将存储于存储器装置中的第一数据字，通过所述存储器装置确定所述第一数据字满足所述存储器装置的第一存储状态准则的装置。在一些情况下，所述第一存储状态准则可指示所述存储器装置的一或多个存储器单元的第一数据保持特性。所述设备可包含用于基于确定所述第一数据字满足所述第一存储状态准则，通过将变换应用于所述第一数据字而产生满足第二存储状态准则的第二数据字的装置。在一些实例中，所述第二存储状态准则可指示所述存储器装置的所述一或多个存储器单元的第二数据保持特性。在一些情况下，所述设备可包含用于将所述第二数据字存储于所述存储器装置中的装置。
本文中所描述的方法和设备的一些实例可另外包含用于基于产生所述第二数据字，产生指示存储于所述存储器装置中的所述第二数据字可为所述第一数据字的经变换版本的指示符并且将所述指示符存储于所述存储器装置中的操作或装置。
在本文中所描述的方法和设备的一些实例中，所述指示符可指示作为用以产生存储于所述存储器装置中的所述第二数据字的所述变换的部分，可如何修改所述第一数据字的每一符号类型。
在本文中所描述的方法和设备的一些实例中，所述指示符可存储于所述存储器装置的第一部分中，所述第一部分可不同于所述存储器装置的存储所述第二数据字的第二部分。
本文中所描述的方法和设备的一些实例可另外包含用于修改所述第一数据字的每一符号以产生所述第二数据字的操作或装置。在一些情况下，所述第一数据字和所述第二数据字可各自包含三个或更多个符号类型，其中所述第一数据字的每一符号类型可映射到所述第二数据字的不同符号类型。
本文中所描述的方法和设备的一些实例可另外包含用于确定所述第一数据字的可为与所述存储器装置的所述一或多个存储器单元的所述第二数据保持特性相关联的符号类型的符号数量的操作或装置。本文中所描述的方法和设备的一些实例可另外包含用于确定所述第一数据字的可为与所述第二数据保持特性相关联的所述符号类型的所述符号数量可未能满足所述存储器装置的存储状态阈值的操作或装置。
本文中所描述的方法和设备的一些实例可另外包含用于以下操作的操作或装置：确定所述第二数据字的可为与所述存储器装置的所述第二数据保持特性相关联并且存储于所述一或多个存储器单元中的符号类型的符号数量，并确定所述第二数据字的可为与所述第二数据保持特性相关联的所述符号类型的所述符号数量可满足所述存储器装置的存储状态阈值。在一些情况下，本文中所描述的方法和设备可用于以下操作的操作或装置：基于确定所述第二数据字的可为与所述第二数据保持特性相关联的所述符号类型的所述符号数量可满足所述存储器装置的所述存储状态阈值，确定所述第二数据字可满足所述第二存储状态准则。在一些实例中，将所述第二数据字存储于所述存储器装置中可基于确定所述第二数据字满足所述第二存储状态准则。
在本文中所描述的方法和设备的一些实例中，所述第二数据保持特性指示可被配置成存储于所述存储器装置中的符号类型，所述符号类型与可由所述第一数据保持特性指示的被配置成存储于所述存储器装置中的一或多个符号类型相比展现较少泄漏。
本文中所描述的方法和设备的一些实例可另外包含用于从所述主机装置接收将存储于所述存储器装置中的第三数据字，通过所述存储器装置，确定所述第三数据字满足所述存储器装置的所述第二存储状态准则，以及将所述第三数据字存储于所述存储器装置中的操作或装置。
图9示出说明根据本文中所公开的支持基于数据极性的数据存储的方法900的流程图。方法900的操作可由如本文中所描述的存储器装置或其组件实施。举例来说，方法900的操作可由如参考图1到4、6和7所描述的存储器装置执行。在一些实例中，存储器装置可执行指令集以控制所述存储器装置的功能元件执行下文描述的功能。另外或替代地，存储器装置可使用专用硬件执行下文描述的功能的方面。
在905处，所述存储器装置可从主机装置接收将存储于存储器装置中的第一数据字。905的操作可根据本文所描述的方法来执行。在一些实例中，905的操作的方面可由如参考图1到4、6和7所描述的存储器装置执行。
在910处，所述存储器装置可通过存储器装置确定第一数据字满足存储器装置的第一存储状态准则，所述第一存储状态准则指示存储器装置的一或多个存储器单元的第一数据保持特性。910的操作可根据本文所描述的方法来执行。在一些实例中，910的操作的方面可由如参考图1到4、6和7所描述的存储器装置执行。
在915处，存储器装置可修改第一数据字的每一符号以产生第二数据字，所述第一数据字和所述第二数据字各自包含三个或更多个符号类型，其中第一数据字的每一符号类型可映射到第二数据字的不同符号类型。915的操作可根据本文所描述的方法来执行。在一些实例中，915的操作的方面可由如参考图1到4、6和7所描述的存储器装置执行。
在920处，存储器装置可基于确定第一数据字满足第一存储状态准则，通过将变换应用于第一数据字而产生满足第二存储状态准则的第二数据字，所述第二存储状态准则指示存储器装置的一或多个存储器单元的第二数据保持特性。920的操作可根据本文所描述的方法来执行。在一些实例中，920的操作的方面可由如参考图1到4、6和7所描述的存储器装置执行。
在925处，存储器装置可基于产生所述第二数据字，产生指示存储于所述存储器装置中的所述第二数据字可为所述第一数据字的经变换版本的指示符。925的操作可根据本文所描述的方法来执行。在一些实例中，925的操作的方面可由如参考图1到4、6和7所描述的存储器装置执行。
在930处，存储器装置可将第二数据字存储于存储器装置中。930的操作可根据本文所描述的方法来执行。在一些实例中，930的操作的方面可由如参考图1到4、6和7所描述的存储器装置执行。
在935处，存储器装置可将所述指示符存储于存储器装置中。935的操作可根据本文所描述的方法来执行。在一些实例中，935的操作的方面可由如参考图1到4、6和7所描述的存储器装置执行。
图10示出说明根据本文中所公开的支持基于数据极性的数据存储的方法1000的流程图。方法1000的操作可由如本文中所描述的存储器装置或其组件实施。举例来说，方法1000的操作可由如参考图1到4、6和7所描述的存储器装置执行。在一些实例中，存储器装置可执行指令集以控制所述存储器装置的功能元件执行下文描述的功能。另外或替代地，存储器装置可使用专用硬件执行下文描述的功能的方面。
在1005处，存储器装置可从主机装置接收与存储器装置的方位相关联的读取命令。1005的操作可根据本文所描述的方法来执行。在一些实例中，1005的操作的方面可由如参考图1到4、6和7所描述的存储器装置执行。
在1010处，存储器装置可通过存储器装置识别存储于所述方位处的第一数据字可与第二数据字相关联。1010的操作可根据本文所描述的方法来执行。在一些实例中，1010的操作的方面可由如参考图1到4、6和7所描述的存储器装置执行。
在1015处，存储器装置可基于识别存储于存储器装置中的第一数据字可与第二数据字相关联，将变换应用于存储于存储器装置中的第一数据字的符号以产生第二数据字。1015的操作可根据本文所描述的方法来执行。在一些实例中，1015的操作的方面可由如参考图1到4、6和7所描述的存储器装置执行。
在1020处，存储器装置可将第二数据字发送到主机装置。1020的操作可根据本文所描述的方法来执行。在一些实例中，1020的操作的方面可由如参考图1到4、6和7所描述的存储器装置执行。
描述一种用于基于数据极性的数据存储的设备。所述设备可包含用于从主机装置接收与存储器装置的方位相关联的读取命令，并且通过所述存储器装置识别存储于所述方位处的第一数据字可与第二数据字相关联的装置。所述设备可另外包含用于基于识别存储于所述存储器装置中的所述第一数据字可与所述第二数据字相关联，将变换应用于存储于所述存储器装置中的所述第一数据字的符号以产生所述第二数据字，并且将所述第二数据字发送到所述主机装置的装置。
本文中所描述的方法和设备的一些实例可另外包含用于识别存储于所述存储器装置中的指示符的操作或装置，所述指示符指示所述第一数据字可为所述第二数据字的经变换版本，其中应用所述变换可基于所述指示符。
在本文中所描述的方法和设备的一些实例中，识别存储于所述存储器装置中的所述第一数据字可与所述第二数据字相关联可另外包含用于进行以下操作的操作、特征、装置或指令：识别存储于所述存储器装置中的指示符，所述指示符指示作为用以产生所述第一数据字的所述变换的部分，可如何修改所述第一数据字的每一符号类型，其中应用所述变换可基于所述指示符中所指示的所述变换。
在本文中所描述的方法和设备的一些实例中，将变换应用于存储于存储器装置中的第一数据字以产生第二数据字可另外包含用于进行以下操作的操作、特征、装置或指令：修改所述第一数据字的每一符号以产生所述第二数据字，所述第一数据字和所述第二数据字各自包含三个或更多个符号类型。在一些情况下，所述第一数据字的每一符号类型可映射到所述第二数据字的不同符号类型。
图11示出说明根据本文中所公开的支持基于数据极性的数据存储的方法1100的流程图。方法1100的操作可由如本文中所描述的主机装置或其组件实施。举例来说，方法1100的操作可由如参考图1、2和5-7所描述的主机装置执行。在一些实例中，主机装置可执行指令集以控制主机装置的功能元件执行下文描述的功能。另外或替代地，主机装置可使用专用硬件执行下文描述的功能的方面。
在1105处，主机装置可通过主机装置识别将存储于存储器装置中的第一数据字满足存储器装置的第一存储状态准则，所述第一存储状态准则指示存储器装置的一或多个存储器单元的第一数据保持特性。1105的操作可根据本文所描述的方法来执行。在一些实例中，1105的操作的方面可由如参考图1、2和5-7所描述的主机装置执行。
在1110处，主机装置可基于确定第一数据字满足第一存储状态准则，通过将变换应用于第一数据字而产生满足第二存储状态准则的第二数据字，第二数据保持特性指示可被配置成存储于一或多个存储器单元中的符号类型，所述符号类型与由所述第一数据保持特性指示的被配置成存储于所述一或多个存储器单元中的一或多个符号类型相比展现较少泄漏的装置。1110的操作可根据本文所描述的方法来执行。在一些实例中，1110的操作的方面可由如参考图1、2和5-7所描述的主机装置执行。
在1115处，主机装置可将第二数据字发送到存储器装置。1115的操作可根据本文所描述的方法来执行。在一些实例中，1115的操作的方面可由如参考图1、2和5-7所描述的主机装置执行。
描述一种用于基于数据极性的数据存储的设备。所述设备可包含用于通过主机装置识别将存储于存储器装置中的第一数据字可满足所述存储器装置的第一存储状态准则的装置。在一些实例中，所述第一存储状态准则可指示所述存储器装置的一或多个存储器单元的第一数据保持特性。所述设备可包含用于基于确定所述第一数据字可满足所述第一存储状态准则，通过将变换应用于所述第一数据字而产生可满足第二存储状态准则的第二数据字。在一些情况下，第二数据保持特性可指示可被配置成存储于所述一或多个存储器单元中的符号类型，所述符号类型与由所述第一数据保持特性指示的被配置成存储于所述一或多个存储器单元中的一或多个符号类型相比展现较少泄漏的装置。所述设备可另外包含用于将所述第二数据字发送到所述存储器装置的装置。
本文中所描述的方法和设备的一些实例可另外包含用于从所述存储器装置接收指示与所述一或多个存储器单元相关联的所述第一存储状态准则的消息的操作或装置。
本文中所描述的方法和设备的一些实例可另外包含用于将对所述一或多个存储器单元的所述第一存储状态准则的请求发送到所述存储器装置的操作或装置，其中接收所述消息可基于发送所述请求。
在本文中所描述的方法和设备的一些实例中，通过将变换应用于第一数据字而产生第二数据字可另外包含用于进行以下操作的操作、特征、装置或指令：修改所述第一数据字的每一符号以产生所述第二数据字，所述第一数据字和所述第二数据字各自包含三个或更多个符号类型，其中所述第一数据字的每一符号类型可映射到所述第二数据字的不同符号类型。
本文中所描述的方法和设备的一些实例可另外包含用于以下的操作或装置：将用于所存储的数据字的读取命令发送到所述存储器装置，所述读取命令包含命令所述存储器装置变换所述所存储的数据字的变换指示符；和从所述存储器装置接收经变换数据字。
本文中所描述的方法和设备的一些实例可另外包含用于以下操作的操作或装置：将用于所述第二数据字的读取命令发送到所述存储器装置；从所述存储器装置接收所述第二数据字；和变换所述第二数据字以产生所述第一数据字。
应注意，上文描述的方法描述了可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自方法中的两个或多于两个的方面。
描述了一种设备。在一些实例中，所述设备可包含存储器阵列的被配置成存储第一数据字的第一部分；和所述存储器阵列的被配置成存储与所述第一数据字相关联的指示符的第二部分，其中所述指示符指示所述第一数据字是第二数据字的经变换版本，且其中所述第一数据字至少部分地基于指示所述存储器阵列的一或多个存储器单元的数据保持特性的存储状态准则而经变换。
在一些实例中，所述设备可被配置成变换所述第二数据字以产生所述第一数据字。在一些实例中，所述设备可包含所述存储器阵列的被配置成存储与存储于所述存储器阵列的所述第一部分中的所述第一数据字相关联的错误校正码(ECC)信息的第三部分。在一些实例中，所述指示符指示作为用以产生存储于所述存储器阵列的所述第一部分中的所述第一数据字的变换的部分，如何修改所述第二数据字的每一符号类型。在一些实例中，所述存储器阵列的所述第一部分可被配置成存储多个数据字，且所述存储器阵列的所述第二部分可被配置成存储与所述多个数据字中的每一个相关联的多个指示符。
术语“电子通信”、“导电接触”、“连接”和“耦合”可指代支持信号在组件之间流动的组件之间的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么认为组件彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是间接导电路径，其可以包含例如开关、晶体管或其它组件的中间组件。在一些情况下，可例如使用例如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。
术语“耦合”指代从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传达，在闭路关系中，信号能够通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时，组件发起允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”指代信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，那么组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的所述组件在开关断开时彼此隔离。当控制器隔离两个组件时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)，并且包括包含源极、漏极和栅极的三端装置。所述端可通过例如金属的导电材料连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂(例如，简并)半导体区。源极和漏极可由轻掺杂的半导体区或沟道间隔开。如果沟道是n型(即，大多数载流子是信号)，那么FET可称为n型FET。如果沟道是p型(即，大多数载流子是空穴)，那么FET可称为p型FET。沟道可以由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“启动”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。
本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。具体实施方式包含提供对所描述技术的理解的特定细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式展示众所周知的结构及装置以免混淆所描述实例的概念。
在附图中，类似组件或特征可具有相同的参考标记。此外，通过遵循虚线和第二标记的参考标记可以区分相同类型的各种组件，这些虚线和第二标记在相似组件当中予以区分。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一个。
可使用多种不同技术和技艺中的任一种表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
结合本文中的公开内容所描述的各种说明性块和模块可使用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、或离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，DSP和微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器，或任何其它此类配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、或固件或其任何组合实施。如果以由处理器执行的软件实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，归因于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合实施。实施功能的特征也可在物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。此外，如本文中(包含在权利要求书中)所使用，如在项列表(例如，后加例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
提供本文中的描述以使得本领域技术人员能够制造或使用本公开。对本公开的各种修改对所属领域的技术人员来说将是显而易见的，且本文所定义的一般原理可在不脱离本公开的范围的情况下应用于其它变体。因此，本公开不限于本文描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。

Claims (23)

1.一种在存储器装置中使用的方法，其包括：
从主机装置接收将存储于所述存储器装置中的第一数据字，所述第一数据字包括符号集合；
通过所述存储器装置，确定所述符号集合的子集是与所述存储器装置的一或多个存储器单元的第一特性相关联的符号类型；
通过所述存储器装置，至少部分地基于确定所述符号集合的所述子集是与所述第一特性相关联的所述符号类型而确定所述第一数据字满足所述存储器装置的第一存储状态准则；
至少部分地基于确定所述第一数据字满足所述第一存储状态准则，通过将变换应用于所述第一数据字而产生满足第二存储状态准则的第二数据字，所述第二存储状态准则对应于所述存储器装置的所述一或多个存储器单元的第二特性；和
将所述第二数据字存储于所述存储器装置中。
2.根据权利要求1所述的方法，其另外包括：
至少部分地基于产生所述第二数据字，产生指示存储于所述存储器装置中的所述第二数据字是所述第一数据字的经变换版本的指示符；和
将所述指示符存储于所述存储器装置中。
3.根据权利要求2所述的方法，其中所述指示符指示作为用以产生存储于所述存储器装置中的所述第二数据字的所述变换的部分，如何修改所述第一数据字的每一符号类型。
4.根据权利要求2所述的方法，其中所述指示符存储于所述存储器装置的第一部分中，所述第一部分不同于所述存储器装置的存储所述第二数据字的第二部分。
5.根据权利要求1所述的方法，其另外包括：
修改所述第一数据字的每一符号以产生所述第二数据字，所述第一数据字和所述第二数据字各自包含三个或更多个符号类型，其中所述第一数据字的每一符号类型映射到所述第二数据字的不同符号类型。
6.根据权利要求1所述的方法，其另外包括：
确定所述第一数据字的与所述存储器装置的所述一或多个存储器单元的所述第二特性相关联的符号类型的符号数量；和
确定所述第一数据字的与所述第二特性相关联的所述符号类型的所述符号数量未能满足所述存储器装置的存储状态阈值。
7.根据权利要求1所述的方法，其另外包括：
确定所述第二数据字的与所述存储器装置的所述第二特性相关联并且存储于所述一或多个存储器单元中的符号类型的符号数量；
确定所述第二数据字的与所述第二特性相关联的所述符号类型的所述符号数量满足所述存储器装置的存储状态阈值；和
至少部分地基于确定所述第二数据字的与所述第二特性相关联的所述符号类型的所述符号数量满足所述存储器装置的所述存储状态阈值，确定所述第二数据字满足所述第二存储状态准则，其中将所述第二数据字存储于所述存储器装置中至少部分地基于确定所述第二数据字满足所述第二存储状态准则。
8.根据权利要求1所述的方法，其中所述第二特性对应于被配置成存储于所述存储器装置中的符号类型，所述符号类型与对应于所述第一特性的被配置成存储于所述存储器装置中的一或多个符号类型相比展现较少泄漏。
9.根据权利要求1所述的方法，其另外包括：
从所述主机装置接收将存储于所述存储器装置中的第三数据字；
通过所述存储器装置，确定所述第三数据字满足所述存储器装置的所述第二存储状态准则；和
将所述第三数据字存储于所述存储器装置中。
10.一种在存储器装置中使用的方法，其包括：
从主机装置接收与所述存储器装置的方位相关联的读取命令；
至少部分地基于所述读取命令来读取存储在所述存储器装置中的指示符的逻辑状态，其中所述指示符的所述逻辑状态指示存储在所述方位的第二数据字是第一数据字的经变换版本，其中至少部分地基于所述第一数据字包括符号集合、其中所述符号集合的子集是与所述存储器装置的一或多个存储器单元的第一特性相关联的符号类型而确定所述第二数据字是所述第一数据字的所述经变换版本，且至少部分地基于所述符号集合的所述子集是与所述第一特性相关联的所述符号类型而确定所述第一数据字满足第一存储状态准则，并且其中所述第二数据字至少部分基于作为所述第一数据字的所述经变换版本而满足第二存储状态准则；
至少部分地基于所述指示符的所述逻辑状态，将变换应用于存储于所述存储器装置中的所述第二数据字的符号以产生所述第一数据字；和
将所述第一数据字发送到所述主机装置。
11.根据权利要求10所述的方法，其中所述指示符进一步指示作为用以产生所述第二数据字的所述第一数据字的所述变换的部分，如何修改所述第一数据字的每一符号类型，其中至少部分地基于所述指示符将所述变换应用到所述第二数据字的所述符号。
12.根据权利要求10所述的方法，其另外包括：
修改所述第二数据字的每一符号以产生所述第一数据字，所述第一数据字和所述第二数据字各自包含三个或更多个符号类型，其中所述第二数据字的每一符号类型映射到所述第一数据字的不同符号类型。
13.一种在存储器装置中使用的方法，其包括：
通过主机装置确定包括在将存储在所述存储器装置中的第一数据字中的符号集合的子集是与所述存储器装置的一或多个存储器单元的第一特征相关联的符号类型；
至少部分地基于确定包括在所述第一数据字中的所述符号集合的所述子集是与所述第一特性相关联的所述符号类型，通过所述主机装置识别将存储于所述存储器装置中的所述第一数据字满足所述存储器装置的第一存储状态准则；
至少部分地基于识别所述第一数据字满足所述第一存储状态准则，通过将变换应用于所述第一数据字而产生满足第二存储状态准则的第二数据字，其中所述第二存储状态准则对应于所述存储器装置的所述一或多个存储器单元的第二特性，且其中所述第二特性对应于被配置成存储于所述一或多个存储器单元中的符号类型，所述符号类型与由所述第一特性指示的被配置成存储于所述一或多个存储器单元中的一或多个符号类型相比展现较少泄漏；和
将所述第二数据字发送到所述存储器装置。
14.根据权利要求13所述的方法，其另外包括：
从所述存储器装置接收指示与所述一或多个存储器单元相关联的所述第一存储状态准则的消息。
15.根据权利要求14所述的方法，其另外包括：
将对所述一或多个存储器单元的所述第一存储状态准则的请求发送到所述存储器装置，其中接收所述消息至少部分地基于发送所述请求。
16.根据权利要求13所述的方法，其另外包括：
修改所述第一数据字的每一符号以产生所述第二数据字，所述第一数据字和所述第二数据字各自包含三个或更多个符号类型，其中所述第一数据字的每一符号类型映射到所述第二数据字的不同符号类型。
17.根据权利要求13所述的方法，其另外包括：
将对所存储的数据字的读取命令发送到所述存储器装置，所述读取命令包括命令所述存储器装置变换所述所存储的数据字的变换指示符；和
从所述存储器装置接收经变换数据字。
18.根据权利要求13所述的方法，其另外包括：
将对所述第二数据字的读取命令发送到所述存储器装置；从所述存储器装置接收所述第二数据字；和
变换所述第二数据字以产生所述第一数据字。
19.一种存储器设备，其包括：
存储器阵列的第一部分，其被配置成存储满足第二存储状态准则的第二数据字，所述第二存储状态准则对应于所述存储器阵列的一或多个存储器单元的第二特性；和
所述存储器阵列的第二部分，其不同于所述存储器阵列的所述第一部分，其被配置成存储与所述第二数据字相关联的指示符，其中所述指示符指示所述第二数据字是第一数据字的经变换版本，其中至少部分地基于所述第一数据字包括符号集合、其中所述符号集合的子集是与所述存储器阵列的所述一或多个存储器单元的第一特性相关联的符号类型而确定所述第二数据字是所述第一数据字的所述经变换版本，且其中至少部分地基于所述符号集的所述子集是与所述第一特性相关联的符号类型而确定所述第一数据字满足第一存储状态准则。
20.根据权利要求19所述的存储器设备，其中所述存储器设备被配置成变换所述第一数据字以产生所述第二数据字。
21.根据权利要求19所述的存储器设备，其另外包括：
所述存储器阵列的被配置成存储与存储于所述存储器阵列的所述第一部分中的所述第二数据字相关联的错误校正码ECC信息的第三部分。
22.根据权利要求19所述的存储器设备，其中所述指示符指示作为用以产生存储于所述存储器阵列的所述第一部分中的所述第二数据字的所述第一数据字的变换的部分，如何修改所述第一数据字的每一符号类型。
23.根据权利要求19所述的存储器设备，其中所述存储器阵列的所述第一部分被配置成存储多个数据字，且所述存储器阵列的所述第二部分被配置成存储与所述多个数据字中的每一个相关联的多个指示符。
CN201980044127.4A 2018-07-03 2019-07-02 基于数据极性的数据存储 Active CN112352217B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862693786P 2018-07-03 2018-07-03
US62/693,786 2018-07-03
US16/459,462 US10832768B2 (en) 2018-07-03 2019-07-01 Data storage based on data polarity
US16/459,462 2019-07-01
PCT/US2019/040299 WO2020010081A1 (en) 2018-07-03 2019-07-02 Data storage based on data polarity

Publications (2)

Publication Number Publication Date
CN112352217A CN112352217A (zh) 2021-02-09
CN112352217B true CN112352217B (zh) 2023-08-29

Family

ID=69060906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980044127.4A Active CN112352217B (zh) 2018-07-03 2019-07-02 基于数据极性的数据存储

Country Status (5)

Country Link
US (3) US10832768B2 (zh)
EP (1) EP3818429B1 (zh)
KR (1) KR20210014746A (zh)
CN (1) CN112352217B (zh)
WO (1) WO2020010081A1 (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10496548B2 (en) 2018-02-07 2019-12-03 Alibaba Group Holding Limited Method and system for user-space storage I/O stack with user-space flash translation layer
US11379155B2 (en) 2018-05-24 2022-07-05 Alibaba Group Holding Limited System and method for flash storage management using multiple open page stripes
CN111902804B (zh) 2018-06-25 2024-03-01 阿里巴巴集团控股有限公司 用于管理存储设备的资源并量化i/o请求成本的系统和方法
US10921992B2 (en) 2018-06-25 2021-02-16 Alibaba Group Holding Limited Method and system for data placement in a hard disk drive based on access frequency for improved IOPS and utilization efficiency
US10996886B2 (en) 2018-08-02 2021-05-04 Alibaba Group Holding Limited Method and system for facilitating atomicity and latency assurance on variable sized I/O
US11327929B2 (en) 2018-09-17 2022-05-10 Alibaba Group Holding Limited Method and system for reduced data movement compression using in-storage computing and a customized file system
US10977122B2 (en) * 2018-12-31 2021-04-13 Alibaba Group Holding Limited System and method for facilitating differentiated error correction in high-density flash devices
US11061735B2 (en) 2019-01-02 2021-07-13 Alibaba Group Holding Limited System and method for offloading computation to storage nodes in distributed system
US11132291B2 (en) 2019-01-04 2021-09-28 Alibaba Group Holding Limited System and method of FPGA-executed flash translation layer in multiple solid state drives
US11200337B2 (en) 2019-02-11 2021-12-14 Alibaba Group Holding Limited System and method for user data isolation
US10860223B1 (en) 2019-07-18 2020-12-08 Alibaba Group Holding Limited Method and system for enhancing a distributed storage system by decoupling computation and network tasks
US11126561B2 (en) 2019-10-01 2021-09-21 Alibaba Group Holding Limited Method and system for organizing NAND blocks and placing data to facilitate high-throughput for random writes in a solid state drive
US11617282B2 (en) 2019-10-01 2023-03-28 Alibaba Group Holding Limited System and method for reshaping power budget of cabinet to facilitate improved deployment density of servers
US11449455B2 (en) 2020-01-15 2022-09-20 Alibaba Group Holding Limited Method and system for facilitating a high-capacity object storage system with configuration agility and mixed deployment flexibility
US11379447B2 (en) 2020-02-06 2022-07-05 Alibaba Group Holding Limited Method and system for enhancing IOPS of a hard disk drive system based on storing metadata in host volatile memory and data in non-volatile memory using a shared controller
US11150986B2 (en) 2020-02-26 2021-10-19 Alibaba Group Holding Limited Efficient compaction on log-structured distributed file system using erasure coding for resource consumption reduction
US11200114B2 (en) 2020-03-17 2021-12-14 Alibaba Group Holding Limited System and method for facilitating elastic error correction code in memory
US11449386B2 (en) 2020-03-20 2022-09-20 Alibaba Group Holding Limited Method and system for optimizing persistent memory on data retention, endurance, and performance for host memory
US11169881B2 (en) 2020-03-30 2021-11-09 Alibaba Group Holding Limited System and method for facilitating reduction of complexity and data movement in erasure coding merging on journal and data storage drive
US11301173B2 (en) 2020-04-20 2022-04-12 Alibaba Group Holding Limited Method and system for facilitating evaluation of data access frequency and allocation of storage device resources
US11385833B2 (en) 2020-04-20 2022-07-12 Alibaba Group Holding Limited Method and system for facilitating a light-weight garbage collection with a reduced utilization of resources
US11281575B2 (en) 2020-05-11 2022-03-22 Alibaba Group Holding Limited Method and system for facilitating data placement and control of physical addresses with multi-queue I/O blocks
US11494115B2 (en) 2020-05-13 2022-11-08 Alibaba Group Holding Limited System method for facilitating memory media as file storage device based on real-time hashing by performing integrity check with a cyclical redundancy check (CRC)
US11461262B2 (en) 2020-05-13 2022-10-04 Alibaba Group Holding Limited Method and system for facilitating a converged computation and storage node in a distributed storage system
US11218165B2 (en) 2020-05-15 2022-01-04 Alibaba Group Holding Limited Memory-mapped two-dimensional error correction code for multi-bit error tolerance in DRAM
US11556277B2 (en) 2020-05-19 2023-01-17 Alibaba Group Holding Limited System and method for facilitating improved performance in ordering key-value storage with input/output stack simplification
US11507499B2 (en) 2020-05-19 2022-11-22 Alibaba Group Holding Limited System and method for facilitating mitigation of read/write amplification in data compression
US11263132B2 (en) 2020-06-11 2022-03-01 Alibaba Group Holding Limited Method and system for facilitating log-structure data organization
US11354200B2 (en) 2020-06-17 2022-06-07 Alibaba Group Holding Limited Method and system for facilitating data recovery and version rollback in a storage device
US11422931B2 (en) 2020-06-17 2022-08-23 Alibaba Group Holding Limited Method and system for facilitating a physically isolated storage unit for multi-tenancy virtualization
US11354233B2 (en) 2020-07-27 2022-06-07 Alibaba Group Holding Limited Method and system for facilitating fast crash recovery in a storage device
US11960398B2 (en) * 2020-08-21 2024-04-16 Micron Technology, Inc. Enhanced data reliability in multi-level memory cells
US11372774B2 (en) 2020-08-24 2022-06-28 Alibaba Group Holding Limited Method and system for a solid state drive with on-chip memory integration
US11487465B2 (en) 2020-12-11 2022-11-01 Alibaba Group Holding Limited Method and system for a local storage engine collaborating with a solid state drive controller
US11734115B2 (en) 2020-12-28 2023-08-22 Alibaba Group Holding Limited Method and system for facilitating write latency reduction in a queue depth of one scenario
US11416365B2 (en) 2020-12-30 2022-08-16 Alibaba Group Holding Limited Method and system for open NAND block detection and correction in an open-channel SSD
US11726699B2 (en) 2021-03-30 2023-08-15 Alibaba Singapore Holding Private Limited Method and system for facilitating multi-stream sequential read performance improvement with reduced read amplification
KR20220140234A (ko) * 2021-04-09 2022-10-18 삼성전자주식회사 멀티 레벨 신호 시스템에서 최적 전이 코드를 생성하기 위한 신호 처리 방법 및 반도체 장치
US11461173B1 (en) 2021-04-21 2022-10-04 Alibaba Singapore Holding Private Limited Method and system for facilitating efficient data compression based on error correction code and reorganization of data placement
US11476874B1 (en) 2021-05-14 2022-10-18 Alibaba Singapore Holding Private Limited Method and system for facilitating a storage server with hybrid memory for journaling and data storage

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9450607B1 (en) * 2014-07-10 2016-09-20 Google Inc. Encoding or decoding characters as word in corpus
US9691450B1 (en) * 2012-05-14 2017-06-27 Kandou Labs, S.A. Storage method and apparatus for random access memory using codeword storage

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081675A (en) * 1989-11-13 1992-01-14 Kitti Kittirutsunetorn System for protection of software in memory against unauthorized use
US8706697B2 (en) 2010-12-17 2014-04-22 Microsoft Corporation Data retention component and framework
US20150032982A1 (en) * 2013-07-26 2015-01-29 Fusion-Io, Inc. Systems and methods for storage consistency
US9251371B2 (en) 2014-07-07 2016-02-02 Twilio, Inc. Method and system for applying data retention policies in a computing platform
KR20170121798A (ko) 2016-04-26 2017-11-03 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
JP2018005967A (ja) 2016-07-08 2018-01-11 富士通セミコンダクター株式会社 メモリ装置
US10268617B2 (en) * 2016-10-03 2019-04-23 International Business Machines Corporation Frame format for a serial interface
US9779803B1 (en) * 2017-03-01 2017-10-03 Northrop Grumman Systems Corporation Memory circuit with write-bypass portion
KR20210080807A (ko) 2019-12-23 2021-07-01 삼성전자주식회사 메모리 컨트롤러 및 메모리 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691450B1 (en) * 2012-05-14 2017-06-27 Kandou Labs, S.A. Storage method and apparatus for random access memory using codeword storage
US9450607B1 (en) * 2014-07-10 2016-09-20 Google Inc. Encoding or decoding characters as word in corpus

Also Published As

Publication number Publication date
EP3818429B1 (en) 2024-05-29
US20200013458A1 (en) 2020-01-09
US20210090644A1 (en) 2021-03-25
US20230005531A1 (en) 2023-01-05
EP3818429A4 (en) 2021-11-24
EP3818429A1 (en) 2021-05-12
CN112352217A (zh) 2021-02-09
KR20210014746A (ko) 2021-02-09
WO2020010081A1 (en) 2020-01-09
US11900997B2 (en) 2024-02-13
US11404116B2 (en) 2022-08-02
US10832768B2 (en) 2020-11-10

Similar Documents

Publication Publication Date Title
CN112352217B (zh) 基于数据极性的数据存储
US11087829B2 (en) Phase charge sharing
CN114080588A (zh) 用于存储器装置的擦除速率控制
US11899982B2 (en) Command block management
US11960717B2 (en) Techniques for power management using loopback
US11334435B2 (en) Safety event detection for a memory device
CN113454721B (zh) 存储器装置的刷新速率控制
US11922063B2 (en) Memory command verification
EP4273710A2 (en) Memory system and operations of the same
US11650943B2 (en) Flexible bus management
US11868220B2 (en) Efficient power scheme for redundancy

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant