CN117059141A

CN117059141A - 写入命令定时增强

Info

Publication number: CN117059141A
Application number: CN202310531294.XA
Authority: CN
Inventors: S·V·艾亚普利迪; S·E·史密斯; M·A·布莱瑟; E·V·铂尔曼
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 2022-05-11
Filing date: 2023-05-11
Publication date: 2023-11-14

Abstract

本申请涉及写入命令定时增强。主机装置可根据不同于(例如，短于)与读取命令相关联的行存取到列存取延迟的延迟而将激活命令和相关联写入命令发送(例如，发布)到存储器装置。在一些实例中，所述激活命令与所述相关联写入命令之间的延迟可以是与读取命令相关联的所述行存取到列存取延迟和例如定时约束或存储器装置的速度参数等一或多个额外参数的函数。

Description

写入命令定时增强

交叉引用

本专利申请要求阿亚普雷迪(Ayyapureddi)等人于2023年5月8日提交的标题为“写入命令定时增强(WRITE COMMAND TIMING ENHANCEMENT)”的第18/144,655号美国专利申请和阿亚普雷迪等人于2022年5月11日提交的标题为“写入命令定时增强(WRITECOMMAND TIMING ENHANCEMENT)”的第63/364,545号美国专利申请的优先权，所述申请中的每一者转让给本受让人，且所述申请中的每一者明确地以全文引用的方式并入本文中。

技术领域

技术领域涉及写入命令定时增强。

背景技术

存储器装置广泛用于将信息存储在例如计算机、用户装置、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程到各种状态来存储信息。举例来说，二进制存储器单元可被编程为通常由逻辑1或逻辑0来标示的两个支持状态中的一者。在一些实例中，单个存储器单元可支持多于两个状态，可存储其中的任一状态。为了存取所存储信息，组件可读取(例如，感测、检测、检索、标识、确定、评估)存储器装置中的所存储状态。为了存储信息，组件可在存储器装置中写入(例如，编程、设置、指派)状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫族化物存储器技术、“或非”(NOR)和“与非”(NAND)存储器装置等。可在易失性配置或非易失性配置方面描述存储器单元。以非易失性配置配置的存储器单元即使在没有外部电源的情况下也可维持所存储逻辑状态很长一段时间。以易失性配置配置的存储器单元在与外部电源断开连接时可能会失去所存储状态。

发明内容

描述一种方法。所述方法可包含：接收激活命令以打开存储器装置的一组存储器单元以用于存取操作；在接收到所述激活命令之后的某一时间量接收写入命令，所述时间量小于对应于在所述存储器装置处接收的读取命令的行地址到列地址延迟，其中所述时间量至少部分地基于所述行地址到列地址延迟和一或多个额外参数的函数；以及响应于所述写入命令而在所述一组存储器单元中的存储器单元中写入逻辑状态。

描述一种方法。所述方法可包含：发送激活命令以打开存储器装置的一组存储器单元；在发送所述激活命令之后的某一时间量发送写入命令，所述时间量小于对应于在所述存储器装置处接收的读取命令的行地址到列地址延迟，其中所述时间量至少部分地基于所述行地址到列地址延迟和一或多个额外参数的函数；以及在所述一组存储器单元中的存储器单元中写入逻辑状态之后发送预充电命令以关闭所述一组存储器单元。

描述一种设备。所述设备可包含与存储器装置相关联的控制器，其中所述控制器经配置以使所述设备：接收激活命令以打开存储器装置的一组存储器单元以用于存取操作；在接收所述激活命令之后的某一时间量接收写入命令，所述时间量小于对应于在所述存储器装置处接收的读取命令的行地址到列地址延迟，其中所述时间量至少部分地基于所述行地址到列地址延迟和一或多个额外参数的函数；以及响应于所述写入命令在所述一组存储器单元中的存储器单元中写入逻辑状态。

描述一种设备。所述设备可包含与存储器装置相关联的控制器，其中所述控制器经配置以使所述设备：发送激活命令以打开存储器装置的一组存储器单元；在发送所述激活命令之后的某一时间量发送写入命令，所述时间量小于对应于在所述存储器装置处接收的读取命令的行地址到列地址延迟，其中所述时间量至少部分地基于所述行地址到列地址延迟和一或多个额外参数的函数；以及在所述一组存储器单元中的存储器单元中写入逻辑状态之后发送预充电命令以关闭所述一组存储器单元。

附图说明

图1说明根据本文所公开的实例的支持写入命令定时增强的系统的实例。

图2说明根据本文所公开的实例的支持写入命令定时增强的存储器裸片的实例。

图3说明根据本文所公开的实例的支持写入命令定时增强的存储器系统的实例。

图4说明根据本文所公开的实例的支持写入命令定时增强的命令时间线的实例。

图5展示根据本文所公开的实例的支持写入命令定时增强的存储器装置的框图。

图6展示根据本文所公开的实例的支持写入命令定时增强的主机装置的框图。

图7和8展示说明根据本文所公开的实例的支持写入命令定时增强的方法或多个方法的流程图。

具体实施方式

为了存取存储器装置(例如，随机存取存储器(RAM)装置)内的存储器单元，可执行可由针对存储器装置的单独对应命令(例如，由主机装置或例如主机装置的控制器等控制器发送)触发的单独操作。举例来说，存储器装置可接收一组(例如，一行)存储器单元的激活命令，所述激活命令可触发激活操作。激活操作可激活(例如，打开)存储器装置内的所述一组存储器单元。在激活命令之后，存储器装置可接收针对激活的所述一组存储器单元的数据存取命令(例如，读取、写入、编程、重写)。基于数据存取命令，存储器装置可从激活组中的一或多个存储器单元读取数据或将数据写入到所述一或多个存储器单元。

存储器存取操作(例如，激活、存取)的步骤中的每一者可具有相关联时延。在一些情况下，存储器存取操作可受制于一或多个经配置存储器定时约束，例如，根据行业标准规范(例如，JEDEC DDR5规范)。行存取到列存取延迟(例如tRCD)可表示激活命令与相关联数据存取命令之间的持续时间，其可基于存储器装置的容量。激活命令延迟，例如行激活延迟(例如，行到行激活延迟(例如tRRD))或列激活延迟(例如，列到列激活延迟(例如tCCD))可以是连续激活命令之间的持续时间。在一些实例中，例如当主机装置将连续激活命令发送(例如，发布)到存储器装置处的存储器阵列的同一存储体组中的存储体时，行激活延迟可能是长行激活延迟(例如，tRRD_L)，或列激活延迟可能是长列激活延迟(例如，tCCD_L)。列地址选通(CAS)写入时延(例如tCWL)可以是在存储器装置处接收写入命令与存储器装置处的输入数据可用性之间的持续时间，这可基于存储器装置的容量。写入恢复时间(例如tWR)可以是在存储器装置处写入数据与用以解除激活(例如，关闭)所激活的一组存储器单元的相关联预充电命令之间的持续时间。

在一些实例中，行存取到列存取延迟可减少读取操作中的误差。举例来说，行存取到列存取延迟可防止在选择列时(例如，当列选择器组件激活栅极以选择列时)出现位翻转。然而，在写入操作中，写入驱动器可将新值驱动到位以作为写入操作的部分。减少激活命令与写入命令之间的持续时间以例如增加带宽可为有益的。

根据本文中所描述的实例，主机装置可根据不同于(例如，短于)与读取命令相关联的行存取到列存取延迟的延迟来将激活命令和相关联写入命令发送(例如，发布)到存储器装置。在一些实例中，激活命令与相关联写入命令之间的延迟可以是与读取命令相关联的行存取到列存取延迟和一或多个额外参数(例如，另一定时约束)的函数。举例来说，所述延迟可基于函数tRCD_WR＝max(tCCD_L,tRCD-X)，其中tRCD_WR可表示激活命令与相关联写入命令之间的延迟，max(A,B)可以是返回值A和B中的较大者的函数，且X可表示基于存储器装置的速度参数(例如，速度级)从tRCD减去的时间量(例如，时钟循环量)。

首先在参考图1和2所描述的系统和裸片的上下文中描述本公开的特征。在参考图3和4所描述的存储器系统和命令时间线的上下文中描述本公开的特征。进一步通过涉及参考图5-8所描述的写入命令定时增强的设备图和流程图说明且参考所述设备图和流程图描述本公开的这些和其它特征。

图1说明根据本文所公开的实例的支持写入命令定时增强的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置110，但一或多个存储器装置110的各方面可在单个存储器装置(例如，存储器装置110)的上下文中进行描述。

系统100可包含例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统等电子装置的部分。举例来说，系统100可说明计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器等的各方面。存储器装置110可以是可操作以存储系统100的一或多个其它组件的数据的系统100的组件。

系统100的各部分可以是主机装置105的实例。主机装置105可以是使用存储器来执行例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器、芯片上系统(SoC)或某一其它固定或便携式电子装置内的过程的装置内的处理器(例如，电路系统、处理电路系统、处理组件)的实例，以及其它实例。在一些实例中，主机装置105可指实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称作主机(例如，主机装置105)。在一些实例中，主机装置105可根据不同于(例如，短于)与读取命令相关联的行存取到列存取延迟的延迟而将激活命令和相关联写入命令发送(例如，发布)到存储器装置110。在一些实例中，激活命令与相关联写入命令之间的延迟可以是与读取命令相关联的行存取到列存取延迟和一或多个额外参数(例如，另一定时约束)的函数。

存储器装置110可以是独立装置或可操作以提供可供系统100使用或参考的物理存储器地址/空间的组件。在一些实例中，存储器装置110可配置以与一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可操作以支持以下中的一或多者：用以调制信号的调制方案、用于传达信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种外观尺寸、主机装置105与存储器装置110之间的时钟信令和同步、定时约定，或其它功能。

存储器装置110可操作以存储用于主机装置105的组件的数据。在一些实例中，存储器装置110(例如，作为主机装置105的辅助型装置操作、作为主机装置105的依赖型装置操作)可响应且执行主机装置105通过外部存储器控制器120提供的命令。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。

主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或例如一或多个外围组件或一或多个输入/输出控制器等其它组件中的一或多者。主机装置105的组件可使用总线135彼此耦合。

处理器125可操作以针对系统100或主机装置105提供功能(例如，控制功能)。处理器125可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在此类实例中，处理器125可以是中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或SoC的实例以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或是所述处理器的一部分。

BIOS组件130可以是包含操作为固件的BIOS的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储在只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多者中的指令(例如，程序、软件)。

存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的容量(例如，所要容量、指定容量)。每个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b、存储器裸片160-N)可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如，一或多个网格、一或多个存储体、一或多个平铺块、一或多个区段)，其中每个存储器单元可操作以存储一或多位数据。包含两个或更多个存储器裸片160的存储器装置110可称作多裸片存储器或多裸片封装，或多芯片存储器或多芯片封装。

装置存储器控制器155可包含可操作以控制存储器装置110的操作的组件(例如，电路系统、逻辑)。装置存储器控制器155可包含硬件、固件或使存储器装置110能够执行各种操作的指令，且可操作以接收、发送或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可操作以与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文所描述的存储器装置110的操作。

在一些实例中，存储器装置110可从主机装置105接收信息(例如，数据、命令或这两者)。举例来说，存储器装置110可接收指示存储器装置110将存储用于主机装置105的数据的写入命令或指示存储器装置110将向主机装置105提供存储于存储器裸片160中的数据的读取命令。

本地存储器控制器165(例如，对于存储器裸片160来说是本地的)可包含可操作以控制存储器裸片160的操作的组件(例如，电路系统、逻辑)。在一些实例中，本地存储器控制器165可操作以与装置存储器控制器155通信(例如，接收或发送数据或命令或这两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器120可执行本文所描述的各种功能。由此，本地存储器控制器165可操作以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含：用于(例如，从外部存储器控制器120)接收信号的接收器，用于发送信号(例如，到外部存储器控制器120)的发送器，用于解码或解调所接收信号的解码器，用于编码或调制待发送信号的编码器，或可操作用于支持装置存储器控制器155或本地存储器控制器165或这两者的所描述操作的各种其它组件。

外部存储器控制器120可操作以实现系统100的组件之间(例如，主机装置105的组件，例如处理器125和存储器装置110之间)的信息(例如，数据、命令或两者)的通信。外部存储器控制器120可处理(例如，转换、变换)在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120，或系统100或主机装置105的其它组件，或本文所描述的其功能，可由处理器125实施。举例来说，外部存储器控制器120可以是由处理器125或系统100或主机装置105的其它组件实施的硬件、固件或软件或其某一组合。尽管将外部存储器控制器120描绘为处于存储器装置110外部，但在一些实例中，外部存储器控制器120或本文所描述的其功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，或反之亦然。

主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可操作以支持外部存储器控制器120与存储器装置110之间的通信。每个信道115可以是在主机装置105与存储器装置110之间载送信息的传输媒体的实例。每个信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径(例如，传输媒体、导体)。信号路径可以是可操作以承载信号的导电路径的实例。举例来说，信道115可与主机装置105处的第一端子(例如，包含一或多个引脚，包含一或多个衬垫)和存储器装置110处的第二端子相关联。端子可以是系统100的装置的导电输入或输出点的实例，且端子可操作以充当信道的部分。

信道115(和相关联的信号路径和端子)可专用于传达一或多个类型的信息。举例来说，信道115可包含一或多个命令和地址(CA)信道186、一或多个时钟信号(CK)信道188、一或多个数据(DQ)信道190、一或多个其它信道192，或其组合。在一些实例中，可使用单数据速率(SDR)信令或双数据速率(DDR)信令在信道115上传送信令。在SDR信令中，可针对(例如，在时钟信号的上升或下降沿上的)每个时钟循环登记信号的一个调制符号(例如，信号电平)。在DDR信令中，可针对(例如，在时钟信号的上升沿和下降沿两者上的)每个时钟循环登记信号的两个调制符号(例如，信号电平)。

在一些实例中，CA信道186可操作以在主机装置105与存储器装置110之间传达命令，包含与所述命令相关联的控制信息(例如，地址信息)。举例来说，由CA信道186承载的命令可包含具有所要数据的地址的读取命令。在一些实例中，CA信道186可包含任何数量的信号路径(例如，八个或九个信号路径)以传达控制信息(例如，命令或地址)。

如本文中所描述，主机装置105可经由CA信道186发送(例如，发布)命令以存取存储器装置110内的数据。在一些实例中，主机装置105可根据不同于(例如，短于)与读取命令相关联的行存取到列存取延迟的延迟来发送激活命令和相关联写入命令。在一些实例中，激活命令与相关联写入命令之间的延迟可以是与读取命令相关联的行存取到列存取延迟和一或多个额外参数(例如，另一定时约束)的函数。

在一些实例中，时钟信号信道188可操作以在主机装置105与存储器装置110之间传达一或多个时钟信号。时钟信号可操作以在高状态与低状态之间振荡，且可支持主机装置105与存储器装置110的动作之间的协调(例如，在时间上)。在一些实例中，时钟信号可以是单端的。在一些实例中，时钟信号可提供存储器装置110的命令和寻址操作或存储器装置110的其它系统级操作的定时参考。时钟信号因此可称作控制时钟信号、命令时钟信号或系统时钟信号。系统时钟信号可由系统时钟生成，其可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管)。

在一些实例中，数据信道190可操作以在主机装置105与存储器装置110之间传达信息(例如，数据、控制信息)。举例来说，数据信道190可(例如，双向)传达待写入到存储器装置110的信息或从存储器装置110读取的信息。

信道115可包含任何数量的信号路径(包含单个信号路径)。在一些实例中，信道115可包含多个个别信号路径。举例来说，信道可以是x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等。

图2说明根据本文所公开的实例的支持写入命令定时增强的存储器裸片200的实例。存储器裸片200可以是参考图1所描述的存储器裸片160的实例。在一些实例中，存储器裸片200可称作存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，所述一或多个存储器单元可各自可编程以存储不同逻辑状态(例如，编程到一组两个或更多个可能的状态中的一个状态)。举例来说，存储器单元205可操作以每次存储一个位的信息(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多层级存储器单元)可操作以每次存储多于一个位的信息(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，例如参考图1所描述的存储器阵列170。

在一些实例中，存储器单元205可在电容器中存储表示可编程状态的电荷。DRAM架构可包含电容器，所述电容器包含存储表示可编程状态的电荷的介电材料。在其它存储器架构中，其它存储装置和组件是可能的。举例来说，可使用非线性介电材料。存储器单元205可包含逻辑存储组件，例如电容器230和切换组件235(例如，单元选择组件)。电容器230可以是介电电容器或铁电电容器的实例。电容器230的节点可与电压源240耦合，所述电压源可以是单元板参考电压，例如Vpl，或可为接地，例如V_SS。

存储器裸片200可包含布置成例如网格状图案的图案的存取线(例如，字线210和数字线215)。存取线可以是与存储器单元205耦合的导电线，且可用于对存储器单元205执行存取操作。在一些实例中，字线210可称作行线。在一些实例中，数字线215可称作列线或位线。对存取线、行线、列线、字线、数字线或位线或其类似物的参考可在不影响理解的情况下互换。存储器单元205可定位在字线210与数字线215的相交处。

可通过激活例如字线210或数字线215等存取线来对存储器单元205执行例如读取和写入的操作。通过偏置字线210和数字线215(例如，将电压施加到字线210或数字线215)，可存取其相交处的单个存储器单元205。二维或三维配置中的字线210和数字线215的相交处可称作存储器单元205的地址。激活字线210或数字线215可包含将电压施加到相应线。

可通过行解码器220或列解码器225或其组合来控制对存储器单元205的存取。举例来说，行解码器220可从本地存储器控制器260接收行地址且基于接收到的行地址来激活字线210。列解码器225可从本地存储器控制器260接收列地址且可基于接收到的列地址来激活数字线215。

根据本文中所描述的实例，主机装置可将激活命令和相关联写入命令发送(例如，发布)到存储器裸片200以存取存储器单元205。可根据不同于(例如，短于)与读取命令相关联的行存取到列存取延迟的延迟而发布命令。在一些实例中，激活命令与相关联写入命令之间的延迟可以是与读取命令相关联的行存取到列存取延迟和一或多个额外参数(例如，另一定时约束)的函数。

在一些实例中，存储器裸片200可响应于来自主机装置的写入命令而执行读取-修改-写入操作。举例来说，存储器裸片200可包含例如在本地存储器控制器260中或与所述本地存储器控制器耦合的错误校正码(ECC)。在一些实例中，存储器裸片200的ECC可响应于写入命令而触发存储器裸片200以执行读取-修改-写入操作。举例来说，基于根据存储器裸片200的某些数据总线宽度(例如，x4)而存取以用于存取操作的列的量，存储器裸片200的ECC可响应于从主机装置接收的每一写入命令而触发存储器裸片200以执行读取-修改-写入操作。另外或替代地，主机装置可发布具有设置为低的部分位(例如，WR部分位)的写入命令，这可允许存储器裸片200发布内部读取命令且因此执行读取-修改-写入操作。

可通过使用字线210激活或解除激活切换组件235来实现选择或撤销选择存储器单元205。电容器230可使用切换组件235与数字线215耦合。举例来说，当解除激活切换组件235时，电容器230可与数字线215隔离，且当激活切换组件235时，电容器230可与数字线215耦合。

字线210可以是与用于对存储器单元205执行存取操作的存储器单元205电子通信的导电线。在一些架构中，字线210可与存储器单元205的切换组件235的栅极耦合，且可操作以控制存储器单元的切换组件235。在一些架构中，字线210可与存储器单元205的电容器的节点耦合，且存储器单元205可不包含切换组件。

数字线215可以是将存储器单元205与感测组件245耦合的导电线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的切换组件235可操作以耦合或隔离存储器单元205的电容器230与数字线215。在一些架构中，存储器单元205可与数字线215耦合。

感测组件245可操作以检测存储在存储器单元205的电容器230上的状态(例如，电荷)且基于所存储的状态确定存储器单元205的逻辑状态。感测组件245可包含一或多个感测放大器以放大或以其它方式转换因存取存储器单元205而产生的信号。感测组件245可比较从存储器单元205检测到的信号与参考250(例如，参考电压)。存储器单元205的检测到的逻辑状态可作为感测组件245的输出提供(例如，到输入/输出255)，且可向包含存储器裸片200的存储器装置(例如，存储器装置110)的另一组件指示检测到的逻辑状态。

本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225、感测组件245)控制对存储器单元205的存取。本地存储器控制器260可以是参考图1描述的本地存储器控制器165的实例。在一些实例中，行解码器220、列解码器225和感测组件245中的一或多者可与本地存储器控制器260并置。本地存储器控制器260可操作以从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多者，将命令或数据(或这两者)变换为可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，且基于执行所述一或多个操作而将数据从存储器裸片200传送到主机(例如，主机装置105)。本地存储器控制器260可生成行信号和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可生成且控制在存储器裸片200的操作期间使用的各种信号(例如，电压、电流)。总的来说，本文所论述的所施加电压或电流的幅值、形状或持续时间可改变，且对于操作存储器裸片200时论述的各种操作来说可能不同。

本地存储器控制器260可操作以对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等。在一些实例中，存取操作可由本地存储器控制器260响应于各种存取命令(例如，来自主机装置105)而执行或以其它方式进行协调。本地存储器控制器260可操作以执行此处未列出的其它存取操作，或与存储器裸片200的操作相关的与存取存储器单元205无直接关系的其它操作。

本地存储器控制器260可操作以对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可编程为存储所要状态(例如，逻辑状态、电荷状态)。本地存储器控制器260可标识将在上面执行写入操作的目标存储器单元205。本地存储器控制器260可标识与目标存储器单元205耦合的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器单元205。本地存储器控制器260可在写入操作期间将信号(例如，写入脉冲、写入电压)施加到数字线215以将特定状态(例如，电荷)存储在存储器单元205的电容器230中。用作写入操作的部分的脉冲可包含持续时间内的一或多个电压电平。

本地存储器控制器260可操作以对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可评估(例如，读取、确定、标识)存储器裸片200的存储器单元205中存储的状态(例如，逻辑状态、电荷状态)。本地存储器控制器260可标识将在上面执行读取操作的目标存储器单元205。本地存储器控制器260可标识与目标存储器单元205耦合的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线而将信号(例如，电荷、电压)传送到感测组件245。感测组件245可放大信号。本地存储器控制器260可激活感测组件245(例如，锁存感测组件)，且将从存储器单元205接收的信号与参考(例如，参考250)进行比较。基于所述比较，感测组件245可确定存储于存储器单元205上的逻辑状态。

图3说明根据本文所公开的实例的支持写入命令定时增强的存储器系统300的实例。存储器系统300可包含主机装置305和存储器装置310。主机装置305可包含存储器控制器315(其可为参考图1所描述的外部存储器控制器的实例)，所述存储器控制器可通过CA总线320或数据总线325与存储器装置310(其可为参考图1所描述的存储器装置110的实例)通信。存储器装置310可利用DRAM、FeRAM或其它类型的存储器以将数据存储在存储器装置310处。存储于存储器装置310中的数据可由存储器控制器315存取，且由存储器控制器315存取存储于存储器装置310处的数据的过程可称作存取操作或数据存取操作。

例如读取或写入操作等存取操作可作为一系列命令(例如，作为命令序列)传达(例如，由主机装置305发送)到存储器装置310。命令可由存储器控制器315例如通过CA总线320(其可为CA信道186的实例)传达到存储器装置310。命令可由存储器装置310接收，且可触发存储器装置310处的对应操作以读取、写入或以其它方式存取由存储器装置310存储(例如，在存储器装置310的一或多个存储器单元345处)的数据。可通过数据总线325(其可为DQ信道190的实例)在主机装置305与存储器装置310之间传达存储在或写入到存储器装置310的数据。

存储器装置310可包含多个子阵列335。子阵列335可存储存储器装置310中所含的数据。子阵列335可分组成存储体330，所述存储体可分组成存储体组331(例如，存储体组331-a、存储体组331-b、存储体组331-c、存储体组331-d等)。在一些实例中，存储器装置310可在一些实例中含有处于四个存储体组331中的三十二个存储体330，其中的每个存储体可含有存储器单元345的一或多个子阵列335。举例来说，一或多个存储体330可含有十六个子阵列335。第一子阵列335-a和第二子阵列335-b可为子阵列335的实例，且如在此实例中所展示，分别位于存储器装置310的存储体330-a和330-b中。存储体330-a和存储体330-b可位于同一存储体组331-b中。子阵列335可各自含有可存储与存储器装置310相关联的数据或可使数据写入到其上的存储器单元345的个别行，例如行340。

存取行340可涉及一或多个操作，且每个操作可增加存取所述行的总时延。此类操作可基于(例如，响应于)对应命令，所述对应命令可由存储器控制器315传达到存储器装置310。用以存取存储体330中的子阵列335内的行340的命令可包含激活命令(例如，对应于激活操作)、数据存取命令(例如，对应于读取操作、写入操作、编程操作、复位操作、重写操作)和预充电命令(例如，对应于解除激活操作)。激活操作可打开存储器单元345的行340。存取操作可存取打开的(例如，激活的)行340中含有的数据(例如，在读取操作的情况下)或将数据写入到打开的行340中(例如，在写入操作的情况下)。预充电操作可关闭打开的行340。

可执行所有三个操作以存取存储器装置310的存储体330中的子阵列335内的存储器单元345的行340。在一些实例中，可在存取操作之前执行激活操作以打开行340。另外，可执行预充电操作以关闭激活的行340。在一些情况下，可在同一存储体330中的行340的后续存取操作之前执行预充电操作。可将对应命令作为一系列命令(例如，作为命令序列)从存储器控制器315传达到存储器装置310。命令可包含激活命令、数据存取命令(例如，写入命令或读取命令)和预充电命令，且可按对应操作的执行次序接收。

根据本文所公开的实例，主机装置305可经由CA总线320发送(例如，发布)激活命令和相关联写入命令以存取存储器装置310的子阵列335。可根据不同于(例如，短于)与读取命令相关联的行存取到列存取延迟的延迟而发布命令。在一些实例中，激活命令与相关联写入命令之间的延迟可以是与读取命令相关联的行存取到列存取延迟和一或多个额外参数(例如，另一定时约束或存储器装置310的速度参数)的函数。举例来说，所述延迟可基于基于存储器装置310的速度参数(例如，速度级)从tRCD减去的时间量(例如，时钟循环量)。另外或替代地，从tRCD减去的时间量可以是固定时间量(例如，5纳秒(ns))。在一些实例中，激活命令与相关联写入命令之间的最小延迟可基于另一定时约束(例如，tCCD_L、tRRD_L、tCWL或tWR)。

通过将写入命令延迟和与读取命令相关联的延迟分离，主机装置305可在不违反经配置定时约束的情况下改进系统操作的时延和总效率。

图4说明根据本文所公开的实例的支持写入命令定时增强的命令时间线400的实例。命令时间线400可包含CA总线320-a，其可为参考图3所描述的CA总线320的实例。

根据本文所公开的实例，主机装置可经由CA总线320-a将命令发送(例如，发布)到存储器装置。举例来说，主机装置可根据写入命令延迟415(其在一些实例中可称作tRCD_WR)发送激活命令405-a(例如，ACT命令)和相关联写入命令410(例如，WR命令)。主机装置可根据读取命令延迟425(其在一些实例中可称作tRCD或tRCD_RD)另外发送激活命令405-b和相关联读取命令420(例如，RD命令)。在一些实例中，主机装置可在写入命令延迟415或读取命令延迟425期间将一定量的撤销选择命令发送(例如，发布)到存储器装置以满足经配置定时约束。

在一些实例中，写入命令延迟415可不同于(例如，短于)读取命令延迟425。举例来说，写入命令延迟415可以是读取命令延迟425和一或多个额外参数(例如，另一定时约束或存储器装置的速度参数)的函数。在一些实例中，写入命令延迟415可基于从读取命令延迟425减去的时间量(例如，时钟循环量)。从读取命令延迟减去的时间量可以是固定时间量(例如，5ns)或基于定时约束或存储器装置的速度参数(例如，速度级)。在一些实例中，最小写入命令延迟415可基于另一定时约束(例如，tCCD_L、tRRD_L、tCWL或tWR)。举例来说，写入命令延迟415可基于以下函数中的一者：max(tCCD_L,tRCD-X)；max(0,tRCD-X)；max(0,tRCD-tCWL)；或max(0,tRCD-tCWL-tCCD_L)。

在一些实例中，存储器装置可响应于写入命令410(例如，由存储器装置的ECC触发)而执行读取-修改-写入操作。举例来说，基于根据存储器裸片200的某些数据总线宽度(例如，x4)而存取以用于存取操作的列的量，ECC可响应于从主机装置接收的每一写入命令410而触发存储器装置以执行读取-修改-写入操作。另外或替代地，主机装置可发布具有设置为低的部分位(例如，WR部分位)的写入命令410，这可允许存储器装置发布内部读取命令且因此执行读取-修改-写入操作。

通过将写入命令延迟415与读取命令延迟425分离，主机装置可在不违反经配置定时约束的情况下改进系统操作的时延和总效率。

图5展示根据本文所公开的实例的支持写入命令定时增强的存储器装置520的框图500。存储器装置520可以是参考图1到4所描述的存储器装置的各方面的实例。存储器装置520或其各种组件可以是用于执行本文所描述的写入命令定时增强的各个方面的构件的实例。举例来说，存储器装置520可包含命令电路系统525、存取电路530、读取电路系统535、错误校正电路系统540，或其任何组合。这些组件中的每一者可直接或间接地彼此通信(例如，经由一或多个总线)。

命令电路系统525可经配置为或以其它方式支持用于接收激活命令以打开存储器装置的一组存储器单元以用于存取操作的构件。在一些实例中，命令电路系统525可经配置为或以其它方式支持用于在接收激活命令之后的某一时间量接收写入命令的构件，所述时间量小于对应于在存储器装置处接收的读取命令的行地址到列地址延迟，其中所述时间量至少部分地基于行地址到列地址延迟和一或多个额外参数的函数。存取电路系统530可经配置为或以其它方式支持用于响应于写入命令而在所述一组存储器单元中的存储器单元中写入逻辑状态的构件。

在一些实例中，所述一或多个额外参数包含行激活命令延迟、列激活命令延迟、写入时延参数、写入恢复时间、与存储器装置相关联的速度参数、预定参数，或其任何组合。

在一些实例中，所述时间量至少部分地基于行地址到列地址延迟和行激活命令延迟的函数。在一些实例中，行激活命令延迟是长行激活命令延迟。

在一些实例中，所述时间量至少部分地基于行地址到列地址延迟和列激活命令延迟的函数。在一些实例中，列激活命令延迟是长列激活命令延迟。

在一些实例中，所述时间量至少部分地基于从行地址到列地址延迟减去第二时间量，所述第二时间量至少部分地基于与存储器装置相关联的速度参数。

在一些实例中，所述时间量至少部分地基于行地址到列地址延迟和写入时延参数的函数。在一些实例中，所述写入时延参数包含列地址选通写入时延。

在一些实例中，命令电路系统525可经配置为或以其它方式支持用于接收第二激活命令以打开存储器装置的第二组存储器单元以用于存取操作的构件。在一些实例中，命令电路系统525可经配置为或以其它方式支持用于在接收第二激活命令之后的第二时间量接收读取命令的构件，所述第二时间量对应于与存储器装置处接收的读取命令对应的行地址到列地址延迟。在一些实例中，存取电路系统530可经配置为或以其它方式支持用于响应于读取命令而存取第二组存储器单元中的第二存储器单元的构件。

在一些实例中，读取电路系统535可经配置为或以其它方式支持用于至少部分地基于接收到写入命令且确定响应于所述写入命令要写入的存储器单元的数量小于用于错误检测操作的存储器单元数量而读取存储器单元的构件。在一些实例中，读取电路系统535可经配置为或以其它方式支持用于至少部分地基于读取存储器单元而确定写入所述存储器单元中的先前逻辑状态包含错误的构件。在一些实例中，错误校正电路系统540可经配置为或以其它方式支持用于至少部分地基于确定逻辑状态包含错误而使用错误校正程序校正所述错误的构件，其中将逻辑状态写入存储器单元中至少部分地基于校正所述错误。

在一些实例中，为了支持将逻辑状态写入存储器单元中，存取电路系统530可经配置为或以其它方式支持用于经由与存储器单元耦合的位线将数据传送到存储器单元的构件。

在一些实例中，命令电路系统525可经配置为或以其它方式支持用于在将逻辑状态写入存储器单元中之后接收预充电命令以关闭所述一组存储器单元的构件。

在一些实例中，所述时间量包含时钟循环量。

在一些实例中，激活命令的接收与写入命令的接收之间的最小时间量至少部分地基于所述一或多个额外参数。在一些实例中，行地址到列地址延迟和一或多个额外参数的函数至少部分地基于最小时间量。

图6展示根据本文所公开的实例的支持写入命令定时增强的主机装置620的框图600。主机装置620可以是参考图1到4所描述的主机装置的各方面的实例。主机装置620或其各种组件可以是用于执行本文所描述的写入命令定时增强的各个方面的构件的实例。举例来说，主机装置620可包含激活命令电路系统625、存取命令电路系统630、预充电命令电路系统635，或其任何组合。这些组件中的每一者可直接或间接地彼此通信(例如，经由一或多个总线)。

激活命令电路系统625可经配置为或以其它方式支持用于发送激活命令以打开存储器装置的一组存储器单元的构件。存取命令电路系统630可经配置为或以其它方式支持用于在发送激活命令之后的某一时间量发送写入命令的构件，所述时间量小于对应于在存储器装置处接收到的读取命令的行地址到列地址延迟，其中所述时间量至少部分地基于行地址到列地址延迟和一或多个额外参数的函数。预充电命令电路系统635可经配置为或以其它方式支持用于在所述一组存储器单元中的存储器单元中写入逻辑状态之后发送预充电命令以关闭所述一组存储器单元的构件。

在一些实例中，激活命令电路系统625可经配置为或以其它方式支持用于发送第二激活命令以打开存储器装置的第二组存储器单元的构件。在一些实例中，存取命令电路系统630可经配置为或以其它方式支持用于在接收第二激活命令之后的第二时间量发送读取命令的构件，所述第二时间量是对应于在存储器装置处接收的读取命令的行地址到列地址延迟。

在一些实例中，写入命令指示将在存储器装置处执行读取-修改-写入操作。

在一些实例中，所述时间量包含时钟循环量。

在一些实例中，激活命令的发送与写入命令的发送之间的最小时间量至少部分地基于所述一或多个额外参数。在一些实例中，行地址到列地址延迟和一或多个额外参数的函数至少部分地基于最小时间量。

图7展示说明根据本文所公开的实例的支持写入命令定时增强的方法700的流程图。方法700的操作可由本文描述的存储器装置或其组件来实施。举例来说，可由参考图1到5所描述的存储器装置执行方法700的操作。在一些实例中，存储器装置可执行一组指令以控制装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行描述的功能的各方面。

在705处，所述方法可包含接收激活命令以打开存储器装置的一组存储器单元以用于存取操作。可根据本文所公开的实例执行705的操作。在一些实例中，705的操作的各方面可由参考图5所描述的命令电路系统525执行。

在710处，方法可包含在接收到激活命令之后的某一时间量接收写入命令，所述时间量小于对应于在所述存储器装置处接收的读取命令的行地址到列地址延迟，其中所述时间量至少部分地基于所述行地址到列地址延迟和一或多个额外参数的函数。可根据本文所公开的实例执行710的操作。在一些实例中，710的操作的各方面可由参考图5所描述的命令电路系统525执行。

在715处，方法可包含响应于写入命令而在所述一组存储器单元中的存储器单元中写入逻辑状态。可根据本文所公开的实例执行715的操作。在一些实例中，715的操作的各方面可由参考图5所描述的存取电路系统530执行。

在一些实例中，如本文所描述的设备可执行例如方法700等方法或多个方法。所述设备可包含特征、电路系统、逻辑、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)或其任何组合以用于执行本公开的以下方面：

方面1：一种方法、设备或非暂时性计算机可读媒体，其包含操作、特征、电路系统、逻辑、构件或指令或其任何组合以用于：接收激活命令以打开存储器装置的一组存储器单元以用于存取操作；在接收到所述激活命令之后的某一时间量接收写入命令，所述时间量小于对应于在所述存储器装置处接收的读取命令的行地址到列地址延迟，其中所述时间量至少部分地基于所述行地址到列地址延迟和一或多个额外参数的函数；以及响应于所述写入命令而在所述一组存储器单元中的存储器单元中写入逻辑状态。

方面2：根据方面1所述的方法、设备或非暂时性计算机可读媒体，其中所述一或多个额外参数包含行激活命令延迟、列激活命令延迟、写入时延参数、写入恢复时间、与所述存储器装置相关联的速度参数、预定参数，或其任何组合。

方面3：根据方面2所述的方法、设备或非暂时性计算机可读媒体，其中所述时间量至少部分地基于所述行地址到列地址延迟和所述行激活命令延迟的函数，且所述行激活命令延迟是长行激活命令延迟。

方面4：根据方面2到3中的任一者所述的方法、设备或非暂时性计算机可读媒体，其中所述时间量至少部分地基于所述行地址到列地址延迟和所述列激活命令延迟的函数，且所述列激活命令延迟是长列激活命令延迟。

方面5：根据方面2到4中的任一者所述的方法、设备或非暂时性计算机可读媒体，其中所述时间量至少部分地基于从所述行地址到列地址延迟减去第二时间量，所述第二时间量至少部分地基于与所述存储器装置相关联的速度参数。

方面6：根据方面2到5中的任一者所述的方法、设备或非暂时性计算机可读媒体，其中所述时间量至少部分地基于所述行地址到列地址延迟和所述写入时延参数的函数，且所述写入时延参数包含列地址选通写入时延。

方面7：根据方面1到6中的任一者所述的方法、设备或非暂时性计算机可读媒体，其另外包含操作、特征、电路系统、逻辑、构件或指令或其任何组合以用于：接收第二激活命令以打开所述存储器装置的第二组存储器单元以用于存取操作；在接收所述第二激活命令之后的第二时间量接收读取命令，所述第二时间量对应于与所述存储器装置处接收的读取命令对应的所述行地址到列地址延迟；以及响应于所述读取命令而存取所述第二组存储器单元中的第二存储器单元。

方面8：根据方面1到7中的任一者所述的方法、设备或非暂时性计算机可读媒体，其另外包含操作、特征、电路系统、逻辑、构件或指令或其任何组合以用于：至少部分地基于接收到所述写入命令且确定响应于所述写入命令要写入的存储器单元的数量小于用于错误检测操作的存储器单元数量而读取所述存储器单元；至少部分地基于读取所述存储器单元而确定写入所述存储器单元中的先前逻辑状态包含错误；以及至少部分地基于确定逻辑状态包含错误而使用错误校正程序校正所述错误，其中将所述逻辑状态写入所述存储器单元中至少部分地基于校正所述错误。

方面9：根据方面1到8中的任一者所述的方法、设备或非暂时性计算机可读媒体，其中将所述逻辑状态写入所述存储器单元中包含操作、特征、电路系统、逻辑、构件或指令或其任何组合以用于经由与所述存储器单元耦合的位线将数据传送到所述存储器单元。

方面10：根据方面1到9中的任一者所述的方法、设备或非暂时性计算机可读媒体，其另外包含操作、特征、电路系统、逻辑、构件或指令或其任何组合以用于在将所述逻辑状态写入所述存储器单元中之后接收预充电命令以关闭所述一组存储器单元。

方面11：根据方面1到10中的任一者所述的方法、设备或非暂时性计算机可读媒体，其中所述时间量包含时钟循环量。

方面12：根据方面1到11中的任一者所述的方法、设备或非暂时性计算机可读媒体，其中所述激活命令的接收与所述写入命令的接收之间的最小时间量至少部分地基于所述一或多个额外参数，且所述行地址到列地址延迟和所述一或多个额外参数的函数至少部分地基于所述最小时间量。

图8展示说明根据本文所公开的实例的支持写入命令定时增强的方法800的流程图。方法800的操作可由本文中所描述的主机装置或其组件实施。举例来说，可由参考图1到4和6描述的主机装置执行方法800的操作。在一些实例中，主机装置可执行一组指令以控制装置的功能元件以执行所描述的功能。另外或替代地，主机装置可使用专用硬件来执行所描述功能的各方面。

在805处，所述方法可包含发送激活命令以打开存储器装置的一组存储器单元。可根据本文所公开的实例执行805的操作。在一些实例中，可由参考图6所描述的激活命令电路系统625来执行805的操作的各方面。

在810处，所述方法可包含在发送激活命令之后的某一时间量发送写入命令，所述时间量小于对应于在存储器装置处接收到的读取命令的行地址到列地址延迟，其中所述时间量至少部分地基于所述行地址到列地址延迟和一或多个额外参数的函数。可根据本文所公开的实例执行810的操作。在一些实例中，可由参考图6所描述的存取命令电路系统630执行810的操作的各方面。

在815处，所述方法可包含在所述一组存储器单元中的存储器单元中写入逻辑状态之后发送预充电命令以关闭所述一组存储器单元。可根据本文所公开的实例执行815的操作。在一些实例中，可由参考图6所描述的预充电命令电路系统635执行815的操作的各方面。

在一些实例中，如本文所描述的设备可执行例如方法800的方法或多个方法。所述设备可包含特征、电路系统、逻辑、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)或其任何组合以用于执行本公开的以下方面：

方面13：一种方法、设备或非暂时性计算机可读媒体，其包含操作、特征、电路系统、逻辑、构件或指令或其任何组合以用于：发送激活命令以打开存储器装置的一组存储器单元；在发送所述激活命令之后的某一时间量发送写入命令，所述时间量小于对应于在所述存储器装置处接收的读取命令的行地址到列地址延迟，其中所述时间量至少部分地基于所述行地址到列地址延迟和一或多个额外参数的函数；以及在所述一组存储器单元中的存储器单元中写入逻辑状态之后发送预充电命令以关闭所述一组存储器单元。

方面14：根据方面13所述的方法、设备或非暂时性计算机可读媒体，其中所述一或多个额外参数包含行激活命令延迟、列激活命令延迟、写入时延参数、写入恢复时间、与所述存储器装置相关联的速度参数、预定参数，或其任何组合。

方面15：根据方面14所述的方法、设备或非暂时性计算机可读媒体，其中所述时间量至少部分地基于所述行地址到列地址延迟和所述行激活命令延迟的函数，且所述行激活命令延迟是长行激活命令延迟。

方面16：根据方面14到15中的任一者所述的方法、设备或非暂时性计算机可读媒体，其中所述时间量至少部分地基于所述行地址到列地址延迟和所述列激活命令延迟的函数，且所述列激活命令延迟是长列激活命令延迟。

方面17：根据方面14到16中的任一者所述的方法、设备或非暂时性计算机可读媒体，其中所述时间量至少部分地基于所述行地址到列地址延迟和所述写入时延参数的函数，且所述写入时延参数包含列地址选通写入时延。

方面18：根据方面14到17中的任一者所述的方法、设备或非暂时性计算机可读媒体，其中所述时间量至少部分地基于从所述行地址到列地址延迟减去第二时间量，所述第二时间量至少部分地基于与所述存储器装置相关联的速度参数。

方面19：根据方面13到18中的任一者所述的方法、设备或非暂时性计算机可读媒体，其另外包含操作、特征、电路系统、逻辑、构件或指令或其任何组合以用于：发送第二激活命令以打开所述存储器装置的第二组存储器单元，且在接收到所述第二激活命令之后的第二时间量发送读取命令，所述第二时间量是对应于在所述存储器装置处接收的读取命令的所述行地址到列地址延迟。

方面20：根据方面13到19中的任一者所述的方法、设备或非暂时性计算机可读媒体，其中所述写入命令指示将在所述存储器装置处执行读取-修改-写入操作。

方面21：根据方面13到20中的任一者所述的方法、设备或非暂时性计算机可读媒体，其中所述时间量包含时钟循环量。

方面22：根据方面13到21中的任一者所述的方法、设备或非暂时性计算机可读媒体，其中所述激活命令的发送与所述写入命令的发送之间的最小时间量至少部分地基于所述一或多个额外参数，且所述行地址到列地址延迟和所述一或多个额外参数的函数至少部分地基于所述最小时间量。

应注意，本文描述的方法描述了可能的实施方案，且操作和步骤可重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两个或更多个方法的部分。

可使用多种不同技术和技艺中的任一者来表示本文所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可能将信号说明为单个信号；然而，所述信号可表示一总线的信号，其中所述总线可具有各种位宽度。

术语“电子通信”、“导电接触”、“连接”和“耦合”可指支持信号在组件之间流动的组件之间的关系。如果在组件之间存在可在任何时间支持组件之间的信号(例如，电荷、电流电压)流的任何电路径(例如，导电路径)，则所述组件被视为彼此电子通信(例如，彼此导电接触、彼此连接、彼此耦合)。在任何给定时间，彼此电子通信(或彼此导电接触、彼此连接、彼此耦合)的组件之间的导电路径可以是基于包含所连接组件的装置的操作的开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是间接导电路径，其可包含例如开关、晶体管或其它组件等中间组件。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前不能(例如，通过导电路径)在组件之间传达，在闭路关系中，信号能够(例如，通过导电路径)在组件之间传达。当例如控制器等组件将其它组件耦合在一起时，所述组件发起允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的改变。

术语“隔离”是指其中信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关分隔开的所述组件在开关断开时彼此隔离。当控制器隔离两个组件时，控制器实现改变以阻止信号使用先前准许信号流动的导电路径在组件之间流动。

本文中论述的包含存储器阵列在内的装置可形成于例如硅、锗、硅-锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，所述衬底是半导体晶片。在其它实例中，衬底可以是绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或在另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷等各种化学物种的掺杂来控制衬底或衬底的子区的传导性。掺杂可在衬底的初始形成或生长期间通过离子注入或通过任何其它掺杂方式来进行。

本文中所论述的切换组件(例如，晶体管)可表示场效应晶体管(FET)，且可包括包含源极(例如，源极端子)、漏极(例如，漏极端子)和栅极(例如，栅极端子)的三端子组件。端子可通过导电材料(例如，金属、合金)连接到其它电子组件。源极和漏极可导电，且可包括掺杂(例如，重掺杂、简并)的半导体区。源极和漏极可通过掺杂(例如，轻掺杂)的半导体区或沟道分隔开。如果沟道是n型(例如，多数载流子是电子)，则FET可称作n型FET。如果沟道是p型(例如，多数载流子是空穴)，则FET可称作p型FET。所述沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道传导性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可使得沟道变为导电的。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。

本文中结合附图阐述的描述内容描述了实例配置，且不表示可实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示例性”是指“充当实例、例子或说明”，且并非“优选的”或“优于其它实例”。具体实施方式包含提供对所描述的技术的理解的具体细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式展示众所周知的结构和装置，以免混淆所描述实例的概念。

在附图中，类似的组件或特征可具有相同的参考标记。此外，可通过在参考标记之后跟着短划线和在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，则描述内容适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一者。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。如果以由处理器执行的软件实施，则功能可作为一或多个指令(例如，代码)存储在计算机可读媒体上或通过计算机可读媒体发送。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，归因于软件的本质，本文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一者的组合来实施。实施功能的特征也可在物理上位于各种位置处，包含经分布以使得功能的各部分在不同物理位置处实施。

举例来说，可用处理器，例如DSP、ASIC、FPGA、离散门逻辑、离散晶体管逻辑、离散硬件组件或其它可编程逻辑装置或其被设计成执行本文中所描述的功能的任何组合来实施或执行结合本文中的公开内容而描述的各种说明性块和模块。处理器可以是微处理器、控制器、微控制器、状态机或任何类型的处理器的实例。处理器还可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、一或多个微处理器结合DSP核心，或任何其它此类配置)。

如本文中所使用，包含在权利要求书中所使用，在项列表(例如，在例如“中的至少一者”或“中的一或多者”之前的项列表)中所使用的“或”指示包含性列表，使得例如A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所使用，短语“基于”不应理解为参考封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说，如本文所用，短语“基于”应以与短语“至少部分地基于”相同的方式理解。

计算机可读媒体包含非暂时性计算机存储媒体和通信媒体两种，所述通信媒体包含促进将计算机程序从一处传送到另一处的任何媒体。非暂时性存储媒体可以是可由计算机存取的任何可用媒体。借助于实例，而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于载送或存储呈指令或数据结构形式的所要程序代码构件且可由计算机或处理器存取的任何其它非暂时性媒体。另外，适当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波等无线技术从网站、服务器或其它远程源发送软件，则所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波等无线技术包含于媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘利用激光以光学方式再现数据。上述的组合也包含在计算机可读媒体的范围内。

提供本文中的描述以使得所属领域的技术人员能够制出或使用本公开。对本公开的各种修改对于所属领域的技术人员来说将是显而易见的，且本文所定义的一般原理可在不脱离本公开的范围的情况下应用于其它变型。因此，本公开不限于本文中所描述的实例和设计，而应被赋予与本文公开的原理和新颖特征一致的最广范围。

Claims

1.一种方法，其包括：

接收激活命令以打开存储器装置的一组存储器单元以用于存取操作；

在接收到所述激活命令之后的某一时间量接收写入命令，所述时间量小于对应于在所述存储器装置处接收的读取命令的行地址到列地址延迟，其中所述时间量至少部分地基于所述行地址到列地址延迟和一或多个额外参数的函数；以及

响应于所述写入命令而在所述一组存储器单元中的存储器单元中写入逻辑状态。

2.根据权利要求1所述的方法，其中所述一或多个额外参数包括行激活命令延迟、列激活命令延迟、写入时延参数、写入恢复时间、与存储器装置相关联的速度参数、预定参数，或其任何组合。

3.根据权利要求2所述的方法，其中：

所述时间量至少部分地基于所述行地址到列地址延迟和所述行激活命令延迟的所述函数；且

所述行激活命令延迟是长行激活命令延迟。

4.根据权利要求2所述的方法，其中：

所述时间量至少部分地基于所述行地址到列地址延迟和所述列激活命令延迟的所述函数；且

所述列激活命令延迟是长列激活命令延迟。

5.根据权利要求2所述的方法，其中所述时间量至少部分地基于从所述行地址到列地址延迟减去第二时间量，所述第二时间量至少部分地基于与所述存储器装置相关联的所述速度参数。

6.根据权利要求2所述的方法，其中：

所述时间量至少部分地基于所述行地址到列地址延迟和所述写入时延参数的所述函数；且

所述写入时延参数包括列地址选通写入时延。

7.根据权利要求1所述的方法，其另外包括：

接收第二激活命令以打开所述存储器装置的第二组存储器单元以用于所述存取操作；

在接收所述第二激活命令之后的第二时间量接收读取命令，所述第二时间量对应于与所述存储器装置处接收的所述读取命令对应的所述行地址到列地址延迟；以及

响应于所述读取命令而存取所述第二组存储器单元中的第二存储器单元。

8.根据权利要求1所述的方法，其另外包括：

至少部分地基于接收到所述写入命令且确定响应于所述写入命令要写入的存储器单元的数量小于用于错误检测操作的存储器单元数量而读取所述存储器单元；

至少部分地基于读取所述存储器单元而确定写入所述存储器单元中的先前逻辑状态包含错误；以及

至少部分地基于确定所述逻辑状态包含所述错误而使用错误校正程序校正所述错误，其中将所述逻辑状态写入所述存储器单元中至少部分地基于校正所述错误。

9.根据权利要求1所述的方法，其中在所述存储器单元中写入所述逻辑状态包括：

经由与所述存储器单元耦合的位线将数据传送到所述存储器单元。

10.根据权利要求1所述的方法，其另外包括：

在将所述逻辑状态写入所述存储器单元中之后接收预充电命令以关闭所述一组存储器单元。

11.根据权利要求1所述的方法，其中所述时间量包括时钟循环量。

12.根据权利要求1所述的方法，其中：

所述激活命令的接收与所述写入命令的接收之间的最小时间量至少部分地基于所述一或多个额外参数；且

所述行地址到列地址延迟和所述一或多个额外参数的所述函数至少部分地基于所述最小时间量。

13.一种方法，其包括：

发送激活命令以打开存储器装置的一组存储器单元；

在发送所述激活命令之后的某一时间量发送写入命令，所述时间量小于对应于在所述存储器装置处接收的读取命令的行地址到列地址延迟，其中所述时间量至少部分地基于所述行地址到列地址延迟和一或多个额外参数的函数；以及

在所述一组存储器单元中的存储器单元中写入逻辑状态之后发送预充电命令以关闭所述一组存储器单元。

14.根据权利要求13所述的方法，其中所述一或多个额外参数包括行激活命令延迟、列激活命令延迟、写入时延参数、写入恢复时间、与存储器装置相关联的速度参数、预定参数，或其任何组合。

15.根据权利要求14所述的方法，其中：

所述行激活命令延迟是长行激活命令延迟。

16.根据权利要求14所述的方法，其中：

所述列激活命令延迟是长列激活命令延迟。

17.根据权利要求14所述的方法，其中：

所述写入时延参数包括列地址选通写入时延。

18.根据权利要求14所述的方法，其中所述时间量至少部分地基于从所述行地址到列地址延迟减去第二时间量，所述第二时间量至少部分地基于与所述存储器装置相关联的所述速度参数。

19.根据权利要求13所述的方法，其另外包括：

发送第二激活命令以打开所述存储器装置的第二组存储器单元；以及

在发送所述第二激活命令之后的第二时间量发送读取命令，所述第二时间量是对应于在所述存储器装置处接收到的所述读取命令的所述行地址到列地址延迟。

20.根据权利要求13所述的方法，其中所述写入命令指示将在所述存储器装置处执行读取-修改-写入操作。

21.根据权利要求13所述的方法，其中所述时间量包括时钟循环量。

22.根据权利要求13所述的方法，其中：

所述激活命令的发送与所述写入命令的发送之间的最小时间量至少部分地基于所述一或多个额外参数；且

23.一种设备，其包括：

控制器，其与存储器装置相关联，其中所述控制器经配置以使所述设备：

接收激活命令以打开所述存储器装置的一组存储器单元以用于存取操作；

24.根据权利要求23所述的设备，其中所述一或多个额外参数包括行激活命令延迟、列激活命令延迟、写入时延参数、写入恢复时间、与所述存储器装置相关联的速度参数、预定参数，或其任何组合。

25.根据权利要求24所述的设备，其中：

所述行激活命令延迟是长行激活命令延迟。

26.根据权利要求24所述的设备，其中：

所述列激活命令延迟是长列激活命令延迟。

27.根据权利要求24所述的设备，其中所述时间量至少部分地基于从所述行地址到列地址延迟减去第二时间量，所述第二时间量至少部分地基于与所述存储器装置相关联的所述速度参数。

28.根据权利要求24所述的设备，其中：

所述写入时延参数包括列地址选通写入时延。

29.根据权利要求23所述的设备，其中所述控制器另外经配置以使所述设备：

30.根据权利要求23所述的设备，其中所述控制器另外经配置以使所述设备：

31.根据权利要求23所述的设备，其中为了在所述存储器单元中写入所述逻辑状态，所述控制器另外经配置以使所述设备：

32.根据权利要求23所述的设备，其中所述控制器另外经配置以使所述设备：

33.根据权利要求23所述的设备，其中：

34.一种设备，其包括：

控制器，其与主机装置相关联，其中所述控制器经配置以使所述设备：

发送激活命令以打开存储器装置的一组存储器单元；

35.根据权利要求34所述的设备，其中所述一或多个额外参数包括行激活命令延迟、列激活命令延迟、写入时延参数、写入恢复时间、与所述存储器装置相关联的速度参数、预定参数，或其任何组合。