KR102174818B1 - 휘발성 메모리, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법 - Google Patents

휘발성 메모리, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법 Download PDF

Info

Publication number
KR102174818B1
KR102174818B1 KR1020140041192A KR20140041192A KR102174818B1 KR 102174818 B1 KR102174818 B1 KR 102174818B1 KR 1020140041192 A KR1020140041192 A KR 1020140041192A KR 20140041192 A KR20140041192 A KR 20140041192A KR 102174818 B1 KR102174818 B1 KR 102174818B1
Authority
KR
South Korea
Prior art keywords
mode
ranks
self refresh
command
host
Prior art date
Application number
KR1020140041192A
Other languages
English (en)
Other versions
KR20150116522A (ko
Inventor
송청기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140041192A priority Critical patent/KR102174818B1/ko
Priority to US14/488,976 priority patent/US20150287461A1/en
Priority to TW103139091A priority patent/TWI648745B/zh
Priority to CN201510035799.2A priority patent/CN104978993B/zh
Publication of KR20150116522A publication Critical patent/KR20150116522A/ko
Priority to US15/183,395 priority patent/US9818482B2/en
Priority to US15/730,388 priority patent/US10127982B2/en
Application granted granted Critical
Publication of KR102174818B1 publication Critical patent/KR102174818B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)

Abstract

메모리 모듈은, 비상용 파워; 각각 하나 이상의 휘발성 메모리를 포함하는 다수의 랭크; 비휘발성 메모리; 파워 페일시에 상기 비상용 파워를 이용해 상기 다수의 랭크의 데이터가 상기 비휘발성 메모리로 백업되도록 제어하는 제어부를 포함하고, 상기 다수의 랭크는 순차적으로 백업되며, 어느 하나의 랭크의 백업시에 나머지 랭크는 셀프 리프레시 모드로 제어될 수 있다.

Description

휘발성 메모리, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법 {VOLATILE MEMORY, MEMORY MODULE INCLUDING THE SAME AND OPERATION METHOD OF THE MEMORY MODULE}
본 발명은 메모리 및 이를 포함하는 메모리 모듈에 관한 것이다.
일반적으로, 퍼스널 컴퓨터(PC), 워크 스테이션(workstation), 서버 컴퓨터(server computer), 또는 통신 시스템 등과 같은 데이터 처리 시스템에서 모듈 보드 상에 다수의 메모리(칩)들을 탑재한 형태의 메모리 모듈이 데이터 저장용 메모리로서 채용된다.
데이터 처리 시스템에서 사용되는 대부분의 메모리 모듈에 탑재된 메모리 칩들은 휘발성 메모리(예, DRAM)인데, 휘발성 메모리는 고속 동작이 가능하지만, 전원이 공급되지 않으면 데이터를 잃어버린다는 단점이 있다. 최근에는 이러한 단점을 보완하기 위해 NVDIMM(Non-Volatile Dial In Line Memory Module) 방식의 메모리 모듈이 등장하고 있다. NVDIMM은 메모리 모듈 내에 휘발성 메모리와 함께 비휘발성 메모리 및 비상용 파워를 탑재하고, 호스트의 파워가 불안정한 경우에 비상용 파워를 이용해 휘발성 메모리의 데이터를 비휘발성 메모리로 백업하는 동작을 통해 호스트 파워의 페일에 따른 데이터의 유실을 방지하는 메모리 모듈을 의미한다.
NVDIMM에 탑재되는 비상용 파워로는 캐패시터가 사용되는 것이 일반적인데, 비상용 파워로 사용되는 캐패시터의 용량 증가는 비용(cost)의 증가와 직결되므로, 적은 파워를 사용하면서도 휘발성 메모리의 데이터를 비휘발성 메모리로 안전하게 백업할 있는 기술이 요구된다.
본 발명의 실시예들은, 휘발성 메모리를 비휘발성 메모리로 백업하는데 있어서, 최소한의 파워를 사용하기 위한 기술을 제공할 수 있다.
본 발명의 일실시예에 따른 메모리 모듈은, 비상용 파워; 각각 하나 이상의 휘발성 메모리를 포함하는 다수의 랭크; 비휘발성 메모리; 파워 페일시에 상기 비상용 파워를 이용해 상기 다수의 랭크의 데이터가 상기 비휘발성 메모리로 백업되도록 제어하는 제어부를 포함하고, 상기 다수의 랭크는 순차적으로 백업되며, 어느 하나의 랭크의 백업시에 나머지 랭크는 셀프 리프레시 모드로 제어될 수 있다.
상기 다수의 랭크 중 2 이상의 랭크는 동일한 클럭 인에이블 신호를 공유하고, 상기 동일한 클럭 인에이블 신호를 공유하는 2 이상의 랭크는 개별적으로 셀프 리프레시 모드 진입이 가능할 수 있다.
또한, 본 발명의 다른 실시예에 따른 메모리 모듈은, 비상용 파워; 각각 하나 이상의 휘발성 메모리를 포함하는 다수의 랭크; 비휘발성 메모리; 파워 페일시에 상기 비상용 파워를 이용해 상기 다수의 랭크의 데이터가 상기 비휘발성 메모리로 백업되도록 제어하는 제어부를 포함하고, 상기 다수의 랭크는 순차적으로 백업되며, 백업이 완료된 랭크는 최대 파워 세이빙 모드로 진입할 수 있다.
상기 최대 파워 세이빙 모드는 셀프 리프레시 모드보다 더 적은 파워를 소비하는 모드이거나, 상기 비상용 파워의 공급이 차단되는 모드일 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 메모리 모듈은, 비상용 파워; 각각 하나 이상의 휘발성 메모리를 포함하는 다수의 랭크; 비휘발성 메모리; 및 파워 페일시에 상기 비상용 파워를 이용해 상기 다수의 랭크의 데이터가 상기 비휘발성 메모리로 백업되도록 제어하는 제어부를 포함하고, 상기 다수의 랭크는 순차적으로 백업되며, 어느 하나의 랭크의 백업시에 나머지 랭크 중 백업이 완료된 랭크는 최대 파워 세이빙 모드로 제어되고, 나머지 랭크 중 백업이 완료되지 않은 랭크는 셀프 리프레시 모드로 제어될 수 있다.
또한, 본 발명의 일실시예에 따른 휘발성 메모리는, 클럭 인에이블 신호를 수신하는 클럭 인에이블 수신부; 셀프 리프레시 모드의 진입을 방지하는 셀프 리프레시 금지 모드를 설정하는 모드 설정부; 및 상기 클럭 인에이블 신호와 내부 리프레시 커맨드에 응답해 셀프 리프레시 모드 신호를 생성하되, 상기 셀프 리프레시 금지 모드가 설정된 경우에는 상기 셀프 리프레시 모드 신호를 비활성화 상태로 유지하는 셀프 리프레시 제어부를 포함할 수 있다.
상기 휘발성 메모리는, 커맨드를 수신하는 커맨드 수신부; 어드레스를 수신하는 어드레스 수신부; 및 상기 커맨드를 디코딩해 내부 설정 커맨드와 상기 내부 리프레시 커맨드를 생성하는 커맨드 디코더를 더 포함하고, 상기 모드 설정부는 상기 내부 설정 커맨드와 상기 어드레스를 이용해 상기 셀프 리프레시 금지 모드를 설정할 수 있다.
또한, 본 발명의 다른 실시예에 따른 휘발성 메모리는, 클럭 인에이블 신호를 수신하는 클럭 인에이블 수신부; 커맨드를 수신하는 커맨드 수신부; 어드레스를 수신하는 어드레스 수신부; 상기 커맨드를 디코딩해 내부 설정 커맨드와 내부 리프레시 커맨드를 생성하는 커맨드 디코더; 상기 내부 설정 커맨드와 상기 어드레스 수신부를 이용해 진입 신호를 생성하는 모드 설정부; 및 상기 클럭 인에이블 신호와 내부 리프레시 커맨드에 응답해 셀프 리프레시 모드 신호를 생성하되, 상기 진입 신호의 활성화시에 상기 셀프 리프레시 모드 신호를 활성화하는 셀프 리프레시 제어부를 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 각각 하나 이상의 휘발성 메모리를 포함하는 다수의 랭크와 비휘발성 메모리를 포함하는 메모리 모듈의 동작 방법은, 호스트의 파워 페일을 감지하는 단계; 상기 메모리 모듈이 사용하는 파워를 호스트 파워에서 비상용 파워로 전환하는 단계; 상기 다수의 랭크의 데이터를 순차적으로 상기 비휘발성 메모리로 백업하는 단계; 및 상기 백업하는 단계에서 현재 백업이 수행되지 않는 랭크들을 셀프 리프레시 모드로 제어하는 단계를 포함할 수 있다.
상기 동작 방법은 상기 호스트 파워의 복구시에 상기 비휘발성 메모리에 백업된 데이터를 상기 다수의 랭크로 복구하는 단계를 더 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 각각 하나 이상의 휘발성 메모리를 포함하는 다수의 랭크와 비휘발성 메모리를 포함하는 메모리 모듈의 동작 방법은, 호스트의 파워 페일을 감지하는 단계; 상기 메모리 모듈이 사용하는 파워를 호스트 파워에서 비상용 파워로 전환하는 단계; 상기 다수의 랭크의 데이터를 순차적으로 상기 비휘발성 메모리로 백업하는 단계; 및 상기 다수의 랭크 중 백업이 완료된 랭크를 최대 파워 세이빙 모드로 제어하는 단계를 포함할 수 있다.
상기 최대 파워 세이빙 모드는 셀프 리프레시 모드보다 더 적은 파워를 소비하는 모드일 수 있다. 또한, 상기 최대 파워 세이빙 모드로 제어하는 단계는 상기 백업이 완료된 랭크로의 상기 비상용 파워의 공급을 차단하는 단계를 포함할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 각각 하나 이상의 휘발성 메모리를 포함하는 다수의 랭크와 비휘발성 메모리를 포함하는 메모리 모듈의 동작 방법은, 호스트의 파워 페일을 감지하는 단계; 상기 메모리 모듈이 사용하는 파워를 호스트 파워에서 비상용 파워로 전환하는 단계; 상기 다수의 랭크의 데이터를 순차적으로 상기 비휘발성 메모리로 백업하는 단계; 및 상기 백업하는 단계에서 현재 백업이 수행되지 않는 랭크들 중 백업이 완료된 랭크들은 최대 파워 세이빙 모드로 제어하고, 상기 현재 백업이 수행되지 않는 랭크들 중 백업이 완료되지 않은 랭크들은 셀프 리프레시 모드로 제어될 수 있다.
본 발명의 실시예들에 따르면,, 최소한의 파워를 사용하면서 휘발성 메모리의 데이터를 비휘발성 메모리로 백업하는 것이 가능하다.
도 1은 본 발명의 일실시예에 따른 메모리 모듈(100)의 구성도.
도 2는 본 발명의 일실시예에 따른 휘발성 메모리 칩(120_0)의 구성도.
도 3은 본 발명의 다른 실시예에 따른 휘발성 메모리 칩(120_0)의 구성도.
도 4는 메모리 모듈(100)의 동작 방법의 일실시예를 도시한 도면.
도 5는 메모리 모듈(100)의 동작 방법의 다른 실시예를 도시한 도면.
도 6은 메모리 모듈(100)의 동작 방법의 또 다른 실시예를 도시한 도면.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 일실시예에 따른 메모리 모듈(100)의 구성도이다.
도 1을 참조하면, 메모리 모듈(100)은 호스트의 파워가 불안정한 경우에 휘발성 메모리 칩들(120_0~120_15)에 저장된 데이터를 비휘발성 메모리 칩(140)으로 백업하는 동작을 통해 파워 페일시에도 데이터의 유실을 방지할 수 있다. 설명의 편의상 메모리 모듈(100)과 데이터를 송/수신하며 메모리 모듈(100)의 제어를 위한 제어신호(CTRL), 어드레스(ADDR), 및 클럭(CLK) 등을 제공하는 호스트 상의 메모리 콘트롤러(1)를 함께 도시한다.
도 1을 참조하면, 메모리 모듈(100)은 모듈 제어칩(110), 휘발성 메모리 칩들(120_0~120_15), 비휘발성 메모리 콘트롤러 칩(130), 비휘발성 메모리 칩(140), 비상 전력 공급부(150), 및 파워 페일 감지칩(160)을 포함할 수 있다. 여기서 휘발성 메모리 칩들(120_0~120_15) 각각은 DRAM일 수 있으며, 비휘발성 메모리 칩(140)은 FLASH 메모리일 수 있다. 그러나, 휘발성 메모리 칩(120_0~120_15)들이 DRAM이 아닌 다른 종류의 휘발성 메모리일 수도 있으며, 비휘발성 메모리 칩(140)도 FLASH 메모리가 아닌 다른 모든 종류의 비휘발성 메모리일 수 있다.
호스트의 파워(HOST_VDD, HOST_VSS)가 정상인 경우에 모듈 제어칩(110)은 메모리 콘트롤러(1)로부터 제공되는 제어신호(CTRL, 커맨드 및 휘발성 메모리를 제어하기 위한 신호들을 나타냄), 어드레스(ADDR) 및 클럭(CLK)을 버퍼링하여 휘발성 메모리 칩들(120_0~120_15)로 제공할 수 있다. 또한, 모듈 제어칩(110)은 메모리 콘트롤러(1)로부터 제공되는 데이터(DATA)를 버퍼링하여 휘발성 메모리 칩들(120_0~120_15)로 제공하거나, 휘발성 메모리 칩들(120_0~120_15)로부터 제공되는 데이터(DATA)를 버퍼링하여 메모리 콘트롤러(1)로 전송할 수 있다. 즉, 호스트의 파워가 정상인 경우에 모듈 제어칩(110)은 휘발성 메모리 칩들(120_0~120_15)과 메모리 콘트롤러(1) 간의 통신을 중계하는 역할을 수행할 수 있다.
파워 페일 감지칩(160)에 의해 호스트 파워(HOST_VDD, HOST_VSS)의 페일이 감지되면, 즉 호스트로부터 공급되는 전원전압(HOST_VDD)과 접지전압(HOST_VSS)의 불안정함이 감지되면, 파워 페일 감지칩(160)은 메모리 모듈(100)로의 호스트 파워(HOST_VDD, HOST_VSS)의 공급을 차단하고 비상 전력 공급부(150)의 파워를 이용해 메모리 모듈(100)이 동작하도록 제어할 수 있다. 비상 전력 공급부(150)는 하나 이상의 캐패시터들, 예를 들어 용량이 큰 슈퍼 캡(super cap), 을 이용하여 구현될 수 있으며, 휘발성 메모리 칩들(120_0~120_15)의 데이터가 휘발성 메모리 칩(140)으로 백업되는 동안에 비상 전력을 공급할 수 있다. 한편, 파워 페일 감지칩(160)은 호스트 파워(HOST_VDD, HOST_VSS)의 페일이 감지되면 이를 모듈 제어칩(110)에게 통보할 수 있다.
호스트 파워(HOST_VDD, HOST_VSS)의 페일이 통보되면, 모듈 제어칩(110)은 휘발성 메모리 칩들(120_0~120_15)에 저장된 데이터가 비휘발성 메모리 칩(140)으로 백업될 수 있도록 제어할 수 있다. 상세하게, 모듈 제어칩(110)은 자체적으로 생성한 제어신호(CTRL)와 어드레스(ADD)를 휘발성 메모리 칩들(120_0~120_15)에 인가해 휘발성 메모리 칩들(120_0~120_15)에 저장된 데이터가 리드되고, 휘발성 메모리 칩들(120_0~120_15)로부터 리드된 데이터가 비휘발성 메모리 칩(140)으로 프로그램(라이트)될 수 있도록 비휘발성 메모리 콘트롤러 칩(130)을 제어할 수 있다. 비휘발성 메모리 콘트롤러 칩(130)은 모듈 제어칩(110)으로부터 전달받은 데이터(DATA), 즉 휘발성 메모리 칩들(120_0~120_15)로부터 리드된 데이터,가 비휘발성 메모리 칩(140)에 프로그램될 수 있도록 비휘발성 메모리 칩(140)을 제어할 수 있다.
호스트 파워(HOST_VDD, HOST_VSS)의 페일시에 비휘발성 메모리 칩(140)에 백업된 휘발성 메모리 칩들(120_0~120_15)의 데이터는, 호스트 파워(HOST_VDD, HOST_VSS)가 정상적으로 되돌아온 이후에 다시 휘발성 메모리 칩들로 전송되어 복구(restore)될 수 있다.
휘발성 메모리 칩들(120_0~120_15)은 다수개의 랭크들(RANK0~RANK3)로 나뉘어질 수 있다. 여기서 랭크란 하나의 칩 셀렉트 신호(CS)를 공유하는 칩들의 집합을 의미할 수 있다. 동일한 랭크에 속한 칩들은 데이터(DATA)를 입력받기 위한 핀들은 서로 분리되어 있지만, 동일한 칩 셀렉트 신호(CS)와 동일한 제어신호(CTRL), 및 어드레스(ADDR)를 공유할 수 있다. 따라서, 동일한 랭크에 속한 휘발성 메모리 칩들은 논리적으로 하나의 메모리 칩으로 취급될 수 있으며, 동시에 동작할 수 있다. 예를 들어, 각각의 랭크들(RANK0~RANK3)은 서로 다른 칩 셀렉트 신호(CS0~CS3)에 대응할 수 있다.
다수개의 랭크들(RANK0~RANK3)마다 별개의 클럭 인에이블 신호(CKE), 셀프 리프레시 동작을 제어하기 위한 신호로 메모리가 클럭(CLK)에 동기하여 동작해야 하는 구간을 나타내기 위해 사용됨, 를 배정해서 사용하는 것이 가능하지만, 대부분의 경우에 둘 이상의 랭크에 동일한 클럭 인에이블 신호를 배정한다. 여기서는 랭크0(RANK0)과 뱅크2(RANK2)에 클럭 인에이블 신호(CKE0)가 배정되고 랭크1(RANK1)과 랭크3(RANK3)에 클럭 인에이블 신호(CKE1)가 배정된 것을 예시했다. 클럭 인에이블 신호를 공유하는 랭크들은 동시에 셀프 리프레시 모드에 진입하는 것이 일반적인데, 동일한 클럭 인에이블 신호를 공유하면서도 개별적으로 셀프 리프레시 모드에 진입할 수 있는 기술에 대해서는 도 2 및 도 3과 함께 알아보기로 한다.
칩 셀렉트 신호(CS0~CS3)와 클럭 인에이블 신호(CKE0, CKE1)는 제어 신호들(CTRL)에 포함되는 신호이지만, 도 1에서는 랭크들(RANK0~RANK3)마다 배정된 신호들(CS0~CS3, CKE0, CKE1)을 표시하기 위해 별도로 도시했다. 또한, 도 1에 도시된 구성들은 기능적인 분류를 의미하며 물리적인 구별을 의미하는 것은 아니다. 예를 들어, 도 1에 도시된 구성들 각각이 하나의 반도체 칩을 나타낼 수도 있지만, 도 1에 도시된 2 이상의 구성이 하나의 물리적인 반도체 칩에 형성될 수도 있다.
도 2는 본 발명의 일실시예에 따른 휘발성 메모리 칩(120_0)의 구성도이다. 나머지 휘발성 메모리 칩들(120_1~120_15)도 도 2와 동일하게 구성될 수 있다.
도 2를 참조하면, 휘발성 메모리 칩(120_0)은 클럭 인에이블 수신부(210), 커맨드 수신부(220), 어드레스 수신부(230), 클럭 수신부(240), 데이터 송/수신부(250), 커맨드 디코더(260), 모드 설정부(270), 셀프 리프레시 제어부(280), 리프레시 제어부(290) 및 메모리 어레이(200)를 포함할 수 있다.
클럭 인에이블 수신부(210)는 클럭 인에이블 신호(CKE0)를 수신할 수 있다. 휘발성 메모리 칩(120_0)이 랭크0(RANK0)에 속하므로, 클럭 인에이블 수신부(210)는 클럭 인에이블 신호들(CKE0, CKE1) 중 클럭 인에이블 신호(CKE0)를 수신할 수 있다.
커맨드 수신부(220)는 멀티 비트의 신호들로 구성된 커맨드(CMD)를 수신할 수 있다. 커맨드(CMD)는 로우 어드레스 스트로브 신호(RAS: Row Address Strobe), 컬럼 어드레스 스트로브 신호(CAS: Column Address Strobe), 액티브 신호(ACT: Active), 및 칩 셀렉트 신호(CS0: Chip Select0)를 포함할 수 있다. 휘발성 메모리 칩(120_0)이 랭크0(RANK0)에 속하므로, 커맨드 수신부(220)는 칩 셀렉트 신호들(CS0~CS3) 중 칩 셀렉트 신호(CS0)를 수신할 수 있다.
어드레스 수신부(230)는 멀티 비트의 신호들로 구성된 어드레스(ADDR)를 수신할 수 있다. 클럭 수신부(240)는 클럭(CLK)을 수신할 수 있다. 클럭 수신부(240)가 수신하는 클럭(CLK)은 정클럭과 정클럭을 반전한 부클럭을 포함하는 디퍼런셜(differential) 방식일 수 있다. 클럭 수신부(240)를 통해 수신된 클럭(CLK)은 휘발성 메모리 칩(120_0)의 동기화된 동작을 위해 사용될 수 있다. 데이터 송/수신부(250)는 외부로부터 입력된 데이터(DATA)를 수신해 메모리 어레이(290)로 전달하거나, 메모리 어레이(290)로부터 출력된 데이터를 외부로 송신할 수 있다. 데이터 송/수신부(250)를 통해 수신되는 데이터는 라이트 데이터이며, 데이터 송/수신부(250)를 통해 송신되는 데이터는 리드 데이터일 수 있다.
커맨드 디코더(260)는 커맨드 수신부(220)를 통해 수신된 커맨드(CMD)를 디코딩해 다양한 내부 커맨드들(IACT, IPCG, IRD, IWT, IREF, IMRS)을 생성할 수 있다. 커맨드 디코더(260)가 생성하는 내부 커맨드들에는 액티브 동작을 명령하는 내부 액티브 커맨드(IACT), 프리차지 동작을 명령하는 내부 프리차지 커맨드(IPCG), 리드 동작을 명령하는 내부 리드 커맨드(IRD), 라이트 동작을 명령하는 내부 라이트 커맨드(IWT), 리프레시 동작을 명령하는 내부 리프레시 커맨드(IREF), 및 설정 동작을 명령하는 내부 설정 커맨드(IMRS) 등이 있을 수 있다.
모드 설정부(270)는 내부 설정 커맨드(IMRS)의 활성화시에 어드레스 수신부(230)를 통해 수신된 어드레스(ADDR)를 디코딩해, 각종 설정 동작을 수행할 수 있다. 모드 설정부(270)가 수행하는 설정 동작에는 각종 내부 전압 레벨의 설정, 각종 지연값의 설정, 및 각종 모드의 설정이 있을 수 있다. 한편, 모드 설정부(270)가 설정하는 모드에는 셀프 리프레시 금지 모드가 있을 수 있다. 셀프 리프레시 금지 모드가 설정된 경우에 셀프 리프레시 금지 신호(SREF_BLOCK)가 활성화될 수 있다.
셀프 리프레시 제어부(280)는 셀프 리프레시 모드의 진입(entry)과 탈출(exit)을 제어할 수 있다. 셀프 리프레시 제어부(280)는 클럭 인에이블 신호(CKE0)가 '하이'에서 '로우'로 비활성화되는 구간에 내부 리프레시 커맨드(IREF)가 활성화되면 셀프 리프레시 모드 신호(SREF)를 활성할 수 있다. 그리고, 클럭 인에이블 신호(CKE0)가 '로우'에서 '하이'로 활성화되면 셀프 리프레시 모드 신호(SREF)를 비활성화할 수 있다. 셀프 리프레시 모드 신호(SREF)의 활성화는 셀프 리프레시 모드를 나타내며, 셀프 리프레시 모드 신호(SREF)의 비활성화는 셀프 리프레시 모드가 아님을 나타낼 수 있다. 한편, 셀프 리프레시 금지 신호(SREF_BLOCK)가 활성화된 경우에는, 셀프 리프레시 제어부(280)는 클럭 인에이블 신호(CKE0)와 내부 리프레시 커맨드(IREF)의 값과 상관없이 셀프 리프레시 모드 신호(SREF)를 활성화시키지 않는다. 셀프 리프레시 금지 모드를 설정하는 것을 통해 외부로부터 셀프 리프레시 동작이 지시되더라도 이를 무시하는 것이 가능해지며, 이를 통해 동일한 클럭 인에이블 신호(CKE0)를 공유하는 서로 다른 랭크(예, 랭크0과 랭크2)를 개별적으로 셀프 리프레시에 진입/탈출하도록 제어할 수 있다.
리프레시 제어부(290)는 셀프 리프레시 모드 신호(SREF)가 활성화된 구간 동안에, 메모리 어레이(200) 내부의 다수의 로우들(rows)이 일정 주기로 순차적으로 리프레시될 수 있도록 제어할 수 있다. 한편, 리프레시 제어부(290)는 내부 리프레시 커맨드(IREF)가 활성화되는 경우에는 메모리 어레이(290) 내부의 다수의 로우들 중 하나의 로우가 리프레시될 수 있도록 제어한다. 여기서, 내부 리프레시 커맨드(IREF)가 활성화될 때마다 메모리 어레이(200) 내에서 리프레시되는 로우는 계속 변경될 수 있다. 이러한 리프레시를 셀프 리프레시와 구별하여 오토 리프레시(auto refresh)라고 한다.
메모리 어레이(200)는 다수의 로우와 컬럼으로 배열된 다수의 메모리 셀들을 포함하는 셀어레이, 셀어레이의 로우 동작(예, 액티브, 프리차지 및 리프레시 동작)을 제어하기 위한 로우 회로 및 셀어레이의 컬럼 동작(예, 리드 및 라이트 동작)을 제어하기 위한 컬럼 회로를 포함할 수 있다. 메모리 어레이(200)의 메모리 셀들 중 어드레스(ADDR)에 의해 지정되는 메모리 셀들에서 내부 커맨드들(IACT, IPCG, IRD, PWT)에 의해 지정되는 동작이 수행될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 휘발성 메모리 칩(120_0)의 구성도이다. 나머지 휘발성 메모리 칩들(120_1~120_15)도 도 3과 동일하게 구성될 수 있다.
도 3을 참조하면, 휘발성 메모리 칩(120_0)은 클럭 인에이블 수신부(210), 커맨드 수신부(220), 어드레스 수신부(230), 클럭 수신부(240), 데이터 송/수신부(250), 커맨드 디코더(260), 리프레시 제어부(290) 및 메모리 어레이(200)를 포함할 수 있다. 그리고, 도 2와는 다르게 동작하는 모드 설정부(370)와 셀프 리프레시 제어부(380)를 포함할 수 있다. 이하에서는 모드 설정부(370)와 셀프 리프레시 제어부(380)에 대해 알아보기로 한다.
모드 설정부(370)는 내부 설정 커맨드(IMRS)의 활성화시에 어드레스 수신부(230)를 통해 수신된 어드레스(ADDR)를 디코딩해, 각종 설정 동작을 수행할 수 있다. 모드 설정부(270)가 수행하는 설정 동작에는 각종 내부 전압 레벨의 설정, 각종 지연값의 설정, 및 각종 모드의 설정이 있을 수 있다. 한편, 모드 설정부(370)는 진입 신호(ENTRY)와 탈출 신호(EXIT)를 생성할 수 있다. 진입 신호(ENTRY)는 내부 설정 커맨드(IMRS)의 활성화시에 어드레스(ADDR)가 특정한 조합을 가지면 활성화될 수 있다. 마찬가지로 탈출 신호(ENTRY)는 내부 설정 커맨드(IMRS)의 활성화시에 어드레스(ADDR)가 (진입 신호와는 다른)특정한 조합을 가지면 활성화될 수 있다.
셀프 리프레시 제어부(380)는 셀프 리프레시 모드의 진입(entry)과 탈출(exit)을 제어할 수 있다. 셀프 리프레시 제어부(380)는 클럭 인에이블 신호(CKE0)가 '하이'에서 '로우'로 비활성화되는 구간에 내부 리프레시 커맨드(IREF)가 활성화되면 셀프 리프레시 모드 신호(SREF)를 활성할 수 있다. 그리고, 클럭 인에이블 신호(CKE0)가 '로우'에서 '하이'로 활성화되면 셀프 리프레시 모드 신호(SREF)를 비활성화할 수 있다. 셀프 리프레시 모드 신호(SREF)의 활성화는 셀프 리프레시 모드를 나타내며, 셀프 리프레시 모드 신호(SREF)의 비활성화는 셀프 리프레시 모드가 아님을 나타낼 수 있다. 한편, 셀프 리프레시 제어부(380)는 진입 신호(ENTRY)의 활성화시에 셀프 리프레시 모드 신호(SREF)를 활성화하고, 탈출 신호(EXIT)의 활성화시에 셀프 리프레시 모드 신호를 비활성화할 수 있다. 도 3의 실시예에서는 클럭 인에이블 신호(CKE0)를 사용하지 않고 커맨드(CMD)와 어드레스(ADDR)의 조합만으로 진입 신호(ENTRY)와 탈출 신호(EXIT)를 생성하고, 이 신호들(ENTRY, EXIT)을 이용해 셀프 리프레시 모드로의 진입과 탈출을 가능하게 한다. 이를 이용해, 동일한 클럭 인에이블 신호(CKE0)를 공유하는 서로 다른 랭크(예, 랭크0과 랭크2)를 개별적으로 셀프 리프레시에 진입/탈출하도록 제어할 수 있다.
도 4는 메모리 모듈(100)의 동작 방법의 일실시예를 도시한 도면이다. 도 4에서는 호스트의 파워 페일이 발생하는 경우에, 휘발성 메모리 칩들(120_0~120_15)에 저장된 데이터가 비휘발성 메모리 칩(140)으로 백업되는 과정에 대해 알아본다.
도 4를 참조하면, 먼저, 호스트 파워(HOST_VDD, HOST_VSS)의 페일이 감지될 수 있다(S401). 여기서, 호스트 파워(HOST_VDD, HOST_VSS)의 페일이란 메모리 모듈(100)이 안정적으로 동작하는 것이 힘들 정도로 호스트 파워(HOST_VDD, HOST_VSS)가 불안정해지는 것을 의미할 수 있다.
호스트 파워(HOST_VDD, HOST_VSS)의 페일이 감지된 이후에 메모리 모듈(100)은 자신이 사용하는 파워를 불안정한 호스트 파워(HOST_VDD, HOST_VSS)에서 비상 전력 공급부(150)가 공급하는 비상용 파워로 전환할 수 있다(S403).
이제, 백업 동작이 시작되는데, 먼저 랭크0(RANK0)에 속하는 휘발성 메모리 칩들(120_0~120_3)의 데이터가 비휘발성 메모리 칩(140)으로 백업될 수 있다(S405). 이는, 휘발성 메모리 칩들(120_0~120_3)에서는 리드 동작이 수행되고, 비휘발성 메모리 칩(140)에서는 휘발성 메모리 칩들(120_0~120_3)로부터 리드된 데이터를 프로그램(라이트)하는 동작이 수행된다는 것을 의미할 수 있다. 랭크0(RANK)의 데이터가 백업되는 동안에, 나머지 랭크들(RANK1, RANK2, RANK3)은 셀프 리프레시 모드로 제어될 수 있다. 랭크2(RANK2)는 랭크0(RANK)과 동일한 클럭 인에이블 신호(CKE0)를 공유하지만, 도 2 또는 도 3에서 설명한 방법을 이용해, 랭크0(RANK0)이 셀프 리프레시 모드로 진입하지 않으면서 랭크2(RANK2)만이 셀프 리프레시 모드로 진입하도록 제어할 수 있다.
랭크0(RANK0)의 백업이 완료된 이후에, 랭크1(RANK1)에 속하는 휘발성 메모리 칩들(120_4~120_7)의 데이터가 비휘발성 메모리 칩(140)으로 백업될 수 있다(S407). 랭크1(RANK1)의 백업 도중에 나머지 랭크들(RANK0, RANK2, RANK3)은 셀프 리프레시 모드로 제어될 수 있다.
한편, 랭크2(RANK2)와 랭크3(RANK3)의 백업도 랭크0(RANK0)과 랭크1(RANK1)의 백업과 동일한 방식으로 수행되고(S409, S411), 모든 백업 동작이 완료될 수 있다.
이와 같은 방식을 통해 비휘발성 메모리 칩(140)에 백업된 데이터는, 호스트 파워(HOST_VDD, HOST_VSS)가 복구된 이후에 다시 휘발성 메모리 칩들(120_0~120_15)로 다시 전송되어 저장될 수 있다.
도 4의 백업 방식에 따르면, 현재 백업 동작이 수행되고 있는 랭크를 제외한 나머지 랭크들은 모두 셀프 리프레시 모드로 제어된다. 셀프 리프레시 모드에서 휘발성 메모리 칩들(120_0~120_15)은 데이터의 유실을 방지하기 위한 최소한의 파워만을 소모하므로, 도 4의 백업 방식의 사용은 백업 동작에 소모되는 파워를 최소화하면서도 데이터의 유실을 방지할 수 있다.
도 5는 메모리 모듈(100)의 동작 방법의 다른 실시예를 도시한 도면이다. 도 5에서는 호스트의 파워 페일이 발생하는 경우에, 휘발성 메모리 칩들(120_0~120_15)에 저장된 데이터가 비휘발성 메모리 칩(140)으로 백업되는 과정에 대해 알아본다.
도 5를 참조하면, 먼저, 호스트 파워(HOST_VDD, HOST_VSS)의 페일이 감지될 수 있다(S501). 여기서, 호스트 파워(HOST_VDD, HOST_VSS)의 페일이란 메모리 모듈(100)이 안정적으로 동작하는 것이 힘들 정도로 호스트 파워(HOST_VDD, HOST_VSS)가 불안정해지는 것을 의미할 수 있다.
호스트 파워(HOST_VDD, HOST_VSS)의 페일이 감지된 이후에 메모리 모듈(100)은 자신이 사용하는 파워를 불안정한 호스트 파워(HOST_VDD, HOST_VSS)에서 비상 전력 공급부(150)가 공급하는 비상용 파워로 전환할 수 있다(S503).
이제, 백업 동작이 시작되는데, 먼저 랭크0(RANK0)에 속하는 휘발성 메모리 칩들(120_0~120_3)의 데이터가 비휘발성 메모리 칩(140)으로 백업될 수 있다(S505). 이는 휘발성 메모리 칩들(120_0~120_3)에서는 리드 동작이 수행되고, 비휘발성 메모리 칩(140)에서는 휘발성 메모리 칩들(120_0~120_3)로부터 리드된 데이터를 프로그램하는 동작이 수행된다는 것을 의미할 수 있다. 백업 동작이 수행되지 않는 나머지 랭크들(RANK1~RANK3)에서는 데이터가 유실되지 않도록 오토 리프레시 동작이 일정 주기마다 수행되도록 제어될 수 있다.
랭크0(RANK0)의 백업이 완료된 이후에, 랭크1(RANK1)에 속하는 휘발성 메모리 칩들(120_4~120_7)의 데이터가 비휘발성 메모리 칩(140)으로 백업될 수 있다(S507). 이때, 백업이 완료된 랭크0(RANK0)는 최대 파워 세이빙 모드로 제어될 수 있다. 여기서, 최대 파워 세이빙 모드는 모듈 제어칩(110)의 제어에 의해 해당 랭크로의 모든 파워의 공급이 차단되는 모드일 수 있다. 또는, 최대 파워 세이빙 모드는 해당 랭크가 셀프 리프레시 모드보다도 적은 파워를 소비하는 모드, 즉 데이터를 유지하는 것이 불가능할 정도로 적은 파워를 소비하는 모드일 수 있다. 랭크0(RANK0)의 데이터는 이미 백업이 완료되었기에 데이터가 유실되어도 괜찮으므로, 이와 같은 제어가 가능하다. 나머지 랭크들(RANK2, RANK3)에 대해서는 데이터가 유실되지 않도록 오토 리프레시 동작이 일정 주기마다 수행되도록 제어될 수 있다.
랭크1(RANK1)의 백업이 완료된 이후에, 랭크2(RANK2)에 속하는 휘발성 메모리 칩들(120_8~120_11)의 데이터가 휘발성 메모리 칩(140)으로 백업될 수 있다(S509). 이때 백업이 완료된 랭크들(RANK0, RANK1)은 최대 파워 세이빙 모드로 제어되어 파워의 공급이 차단될 수 있다. 이때, 나머지 랭크(RANK3)에 대해서는 데이터가 유실되지 않도록 오토 리프레시 동작이 일정 주기마다 수행되도록 제어될 수 있다.
랭크2(RANK2)의 백업이 완료된 이후에, 랭크3(RANK3)에 속하는 휘발성 메모리 칩들(120_12~120_15)의 데이터가 휘발성 메모리 칩(140)으로 백업될 수 있다(S511). 이때 백업이 완료된 나머지 랭크들(RANK0, RANK1, RANK2)은 최대 파워 세이빙 모드로 제어되어 파워의 공급이 차단될 수 있다.
이와 같은 방식을 통해 비휘발성 메모리 칩(140)에 백업된 데이터는, 호스트 파워(HOST_VDD, HOST_VSS)가 복구된 이후에 다시 휘발성 메모리 칩들(120_0~120_15)로 다시 전송되어 저장될 수 있다.
도 5의 백업 방식에 따르면, 백업 동작이 완료된 랭크들, 즉 데이터가 유지될 필요가 없는 랭크들,이 최대 파워 세이빙 모드로 제어된다. 따라서, 백업이 완료된 랭크들이 아예 파워를 소모하지 않거나, 셀프 리프레시 모드보다도 적은 파워를 소모하므로, 메모리 모듈(100)이 데이터의 백업을 위해 소모하는 파워의 양을 줄일 수 있다.
도 6은 메모리 모듈(100)의 동작 방법의 또 다른 실시예를 도시한 도면이다. 도 6에서는 도 4의 백업 방식과 도 5의 백업 방식의 특징을 포함하는 백업 방식에 대해 알아보기로 한다.
도 6을 참조하면, 먼저, 호스트 파워(HOST_VDD, HOST_VSS)의 페일이 감지될 수 있다(S601). 여기서, 호스트 파워(HOST_VDD, HOST_VSS)의 페일이란 메모리 모듈(100)이 안정적으로 동작하는 것이 힘들 정도로 호스트 파워(HOST_VDD, HOST_VSS)가 불안정해지는 것을 의미할 수 있다.
호스트 파워(HOST_VDD, HOST_VSS)의 페일이 감지된 이후에 메모리 모듈(100)은 자신이 사용하는 파워를 불안정한 호스트 파워(HOST_VDD, HOST_VSS)에서 비상 전력 공급부(150)가 공급하는 비상용 파워로 전환할 수 있다(S603).
이제, 백업 동작이 시작되는데, 먼저 랭크0(RANK0)에 속하는 휘발성 메모리 칩들(120_0~120_3)의 데이터가 비휘발성 메모리 칩(140)으로 백업될 수 있다(S605). 이는 휘발성 메모리 칩들(120_0~120_3)에서는 리드 동작이 수행되고, 비휘발성 메모리 칩(140)에서는 휘발성 메모리 칩들(120_0~120_3)로부터 리드된 데이터를 프로그램하는 동작이 수행된다는 것을 의미할 수 있다. 백업 동작이 수행되지 않는 나머지 랭크들(RANK1~RANK3)은 셀프 리프레시 모드로 제어될 수 있다.
랭크0(RANK0)의 백업이 완료된 이후에, 랭크1(RANK1)에 속하는 휘발성 메모리 칩들(120_4~120_7)의 데이터가 비휘발성 메모리 칩(140)으로 백업될 수 있다(S607). 이때 나머지 랭크들 중 백업이 완료된 랭크0(RANK0)은 최대 파워 세이빙 모드로 제어되고, 백업이 완료되지 않은 랭크들(RANK2, RANK3)은 셀프 리프레시 모드로 제어될 수 있다.
랭크2(RANK2)의 백업 중에는(S609), 백업이 완료된 랭크들(RANK0, RANK1)이 최대 파워 세이빙 모드로 제어되고, 백업이 완료되지 않은 랭크3(RANK3)가 셀프 리프레시 모드로 제어될 수 있다. 마찬가지로, 랭크3(RANK3)의 백업 중에는(S611), 백업이 완료된 랭크들(RANK0, RANK1, RANK2)이 최대 파워 세이빙 모드로 제어될 수 있다.
도 6의 백업 방식에 따르면, 특정 랭크가 백업 중일 때, 나머지 랭크들 중 백업이 완료된 랭크들은 최대 파워 세이빙 모드로 제어되고 백업이 완료되지 않은 랭크들은 셀프 리프레시 모드로 제어된다. 따라서, 백업이 완료된 랭크들은 아예 파워를 소모하지 않는 것이 가능하며, 백업이 완료되지 않은 랭크들은 데이터의 유실을 방지하기 위한 최소한의 파워만을 소모하는 것이 가능해진다. 따라서, 메모리 모듈(100)이 데이터의 백업을 위해 소모하는 파워의 양을 최대한으로 줄일 수 있다. 메모리 모듈(100)이 데이터의 백업을 위해 소모하는 파워의 양을 줄일 수 있다는 것은, 메모리 모듈(100)에 탑재되는 비상 전력 공급부(150)의 용량을 줄일 수 있다는 것을 의미하며, 이는 곧 메모리 모듈(100)의 제조비용을 줄일 수 있다는 것을 의미한다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
100: 메모리 모듈 110: 모듈 제어 칩
120_0~120_15: 휘발성 메모리 칩 130: 비휘발성 메모리 콘트롤러 칩
140: 비휘발성 메모리 칩 150: 비상 전력 공급부
160: 파워 페일 감지 칩

Claims (19)

  1. 비상용 파워;
    각각 하나 이상의 휘발성 메모리를 포함하는 다수의 랭크;
    비휘발성 메모리;
    파워 페일시에 상기 비상용 파워를 이용해 상기 다수의 랭크의 데이터가 상기 비휘발성 메모리로 백업되도록 제어하는 제어부를 포함하고,
    상기 다수의 랭크는 순차적으로 백업되며, 어느 하나의 랭크의 백업시에 나머지 랭크는 셀프 리프레시 모드로 제어되고,
    상기 하나 이상의 휘발성 메모리 각각은
    클럭 인에이블 신호를 수신하는 클럭 인에이블 수신부;
    셀프 리프레시 모드의 진입을 방지하는 셀프 리프레시 금지 모드를 설정하는 모드 설정부; 및
    상기 클럭 인에이블 신호와 내부 리프레시 커맨드에 응답해 셀프 리프레시 모드 신호를 생성하되, 상기 셀프 리프레시 금지 모드가 설정된 경우에는 상기 셀프 리프레시 모드 신호를 비활성화 상태로 유지하는 셀프 리프레시 제어부를 포함하는
    메모리 모듈.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 다수의 랭크 중 2 이상의 랭크는 동일한 클럭 인에이블 신호를 공유하고, 상기 동일한 클럭 인에이블 신호를 공유하는 2 이상의 랭크는 개별적으로 셀프 리프레시 모드 진입이 가능한
    메모리 모듈.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 파워 페일은 상기 메모리 모듈의 호스트의 파워 페일인
    메모리 모듈.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3항에 있어서,
    상기 호스트의 파워 페일을 감지하기 위한 파워 페일 감지부
    를 더 포함하는 메모리 모듈.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 비상용 파워는 적어도 하나 이상의 캐패시터를 포함하는
    메모리 모듈.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 클럭 인에이블 신호를 수신하는 클럭 인에이블 수신부;
    셀프 리프레시 모드의 진입을 방지하는 셀프 리프레시 금지 모드를 설정하는 모드 설정부; 및
    상기 클럭 인에이블 신호와 내부 리프레시 커맨드에 응답해 셀프 리프레시 모드 신호를 생성하되, 상기 셀프 리프레시 금지 모드가 설정된 경우에는 상기 셀프 리프레시 모드 신호를 비활성화 상태로 유지하는 셀프 리프레시 제어부
    를 포함하는 휘발성 메모리.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10항에 있어서,
    커맨드를 수신하는 커맨드 수신부;
    어드레스를 수신하는 어드레스 수신부; 및
    상기 커맨드를 디코딩해 내부 설정 커맨드와 상기 내부 리프레시 커맨드를 생성하는 커맨드 디코더를 더 포함하고,
    상기 모드 설정부는 상기 내부 설정 커맨드와 상기 어드레스를 이용해 상기 셀프 리프레시 금지 모드를 설정하는
    휘발성 메모리.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020140041192A 2014-04-07 2014-04-07 휘발성 메모리, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법 KR102174818B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020140041192A KR102174818B1 (ko) 2014-04-07 2014-04-07 휘발성 메모리, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법
US14/488,976 US20150287461A1 (en) 2014-04-07 2014-09-17 Volatile memory, memory module including the same, and method for operating the memory module
TW103139091A TWI648745B (zh) 2014-04-07 2014-11-11 揮發性記憶體、具有該揮發性記憶體之記憶體模組及操作該記憶體模組的方法
CN201510035799.2A CN104978993B (zh) 2014-04-07 2015-01-23 易失性存储器、存储模块及其操作方法
US15/183,395 US9818482B2 (en) 2014-04-07 2016-06-15 Volatile memory, memory module including the same, and method for operating the memory module
US15/730,388 US10127982B2 (en) 2014-04-07 2017-10-11 Volatile memory, memory module including the same, and method for operating the memory module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140041192A KR102174818B1 (ko) 2014-04-07 2014-04-07 휘발성 메모리, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법

Publications (2)

Publication Number Publication Date
KR20150116522A KR20150116522A (ko) 2015-10-16
KR102174818B1 true KR102174818B1 (ko) 2020-11-06

Family

ID=54210326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140041192A KR102174818B1 (ko) 2014-04-07 2014-04-07 휘발성 메모리, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법

Country Status (4)

Country Link
US (3) US20150287461A1 (ko)
KR (1) KR102174818B1 (ko)
CN (1) CN104978993B (ko)
TW (1) TWI648745B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102174818B1 (ko) * 2014-04-07 2020-11-06 에스케이하이닉스 주식회사 휘발성 메모리, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법
JP6180450B2 (ja) * 2015-02-02 2017-08-16 キヤノン株式会社 制御装置、制御装置の制御方法及びプログラム
US10031677B1 (en) * 2015-10-14 2018-07-24 Rambus Inc. High-throughput low-latency hybrid memory module
KR102405054B1 (ko) * 2015-11-27 2022-06-08 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
CN107407953B (zh) * 2015-12-30 2020-08-07 华为技术有限公司 降低内存功耗的方法及计算机设备
KR102407437B1 (ko) * 2015-12-30 2022-06-10 삼성전자주식회사 불휘발성 메모리 모듈을 포함하는 메모리 시스템 및 전자 장치
US9891864B2 (en) 2016-01-19 2018-02-13 Micron Technology, Inc. Non-volatile memory module architecture to support memory error correction
CN107015759A (zh) * 2016-01-28 2017-08-04 胡敏 一种新型服务器存储缓存加速方法
US9847105B2 (en) * 2016-02-01 2017-12-19 Samsung Electric Co., Ltd. Memory package, memory module including the same, and operation method of memory package
KR20170111353A (ko) * 2016-03-28 2017-10-12 에스케이하이닉스 주식회사 비휘발성 메모리 모듈의 커맨드 어드레스 스누핑
KR102567279B1 (ko) * 2016-03-28 2023-08-17 에스케이하이닉스 주식회사 비휘발성 듀얼 인 라인 메모리 시스템의 파워 다운 인터럽트
WO2018173105A1 (ja) * 2017-03-21 2018-09-27 三菱電機株式会社 プログラマブルロジックコントローラ、メモリモジュールおよびプログラム
US20190243723A1 (en) * 2018-02-08 2019-08-08 Micron Technology, Inc. Backup operations from volatile to non-volatile memory
KR20210013387A (ko) 2019-07-24 2021-02-04 삼성전자주식회사 메모리 시스템
US11487339B2 (en) 2019-08-29 2022-11-01 Micron Technology, Inc. Operating mode register
TWI759703B (zh) * 2020-03-20 2022-04-01 群聯電子股份有限公司 電路布局結構與記憶體儲存裝置
US11561739B1 (en) * 2020-06-01 2023-01-24 Smart Modular Technologies, Inc. Catastrophic event memory backup system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070195613A1 (en) * 2006-02-09 2007-08-23 Rajan Suresh N Memory module with memory stack and interface with enhanced capabilities
US20100202239A1 (en) * 2009-02-11 2010-08-12 Stec, Inc. Staged-backup flash backed dram module
US20130138898A1 (en) * 2011-11-28 2013-05-30 Elpida Memory, Inc. Memory module including plural memory devices and command address register buffer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4216457B2 (ja) * 2000-11-30 2009-01-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及び半導体装置
US6771553B2 (en) * 2001-10-18 2004-08-03 Micron Technology, Inc. Low power auto-refresh circuit and method for dynamic random access memories
US7321521B2 (en) * 2004-07-02 2008-01-22 Seagate Technology Llc Assessing energy requirements for a refreshed device
US8694812B2 (en) * 2010-03-29 2014-04-08 Dot Hill Systems Corporation Memory calibration method and apparatus for power reduction during flash operation
KR102174818B1 (ko) * 2014-04-07 2020-11-06 에스케이하이닉스 주식회사 휘발성 메모리, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070195613A1 (en) * 2006-02-09 2007-08-23 Rajan Suresh N Memory module with memory stack and interface with enhanced capabilities
US20100202239A1 (en) * 2009-02-11 2010-08-12 Stec, Inc. Staged-backup flash backed dram module
US20130138898A1 (en) * 2011-11-28 2013-05-30 Elpida Memory, Inc. Memory module including plural memory devices and command address register buffer

Also Published As

Publication number Publication date
US20160300611A1 (en) 2016-10-13
US20150287461A1 (en) 2015-10-08
CN104978993A (zh) 2015-10-14
CN104978993B (zh) 2020-06-09
KR20150116522A (ko) 2015-10-16
US9818482B2 (en) 2017-11-14
TW201539475A (zh) 2015-10-16
US10127982B2 (en) 2018-11-13
TWI648745B (zh) 2019-01-21
US20180033485A1 (en) 2018-02-01

Similar Documents

Publication Publication Date Title
KR102174818B1 (ko) 휘발성 메모리, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법
US9336852B2 (en) Memory and memory system including the same
CN107025927B (zh) 执行锤刷新操作的存储器设备和包括其的存储器系统
JP4524645B2 (ja) 半導体装置
US20170140810A1 (en) Memory device and memory system including the same for controlling collision between access operation and refresh operation
US9298558B2 (en) Memory and memory module including the same
US20150302913A1 (en) Volatile memory device, memory module including the same, and method of operating memory module
CN106055493B (zh) 存储系统、存储模块及其操作方法
US5995434A (en) Dynamic random access memory device having a self-refresh mode
CN106158005B (zh) 半导体存储器件和包括半导体存储器件的存储系统
US8917570B2 (en) Memory device and method for operating the same
US9343137B2 (en) Semiconductor devices and semiconductor systems including the same
KR20160063726A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
US10706909B2 (en) Apparatuses and methods for refresh operations including multiple refresh activations
US9741422B1 (en) Device for controlling a refresh operation to a plurality of banks in a semiconductor device
CN110415743B (zh) 半导体器件
US11037616B2 (en) Apparatuses and methods for refresh operations in semiconductor memories
CN105304119B (zh) 刷新电路
US20170148503A1 (en) Dynamic random access memory circuit and voltage controlling method thereof
US9082466B2 (en) Apparatuses and methods for adjusting deactivation voltages
US7317657B2 (en) Semiconductor memory device, system with semiconductor memory device, and method for operating a semiconductor memory device
US10474378B2 (en) Memory system and operating method thereof
US20180374533A1 (en) Refresh control method for memory system
US11270758B2 (en) Apparatuses, systems, and methods for system on chip replacement mode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right