CN107025927B - 执行锤刷新操作的存储器设备和包括其的存储器系统 - Google Patents

执行锤刷新操作的存储器设备和包括其的存储器系统 Download PDF

Info

Publication number
CN107025927B
CN107025927B CN201710017894.9A CN201710017894A CN107025927B CN 107025927 B CN107025927 B CN 107025927B CN 201710017894 A CN201710017894 A CN 201710017894A CN 107025927 B CN107025927 B CN 107025927B
Authority
CN
China
Prior art keywords
hammer
row
address
word line
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710017894.9A
Other languages
English (en)
Other versions
CN107025927A (zh
Inventor
姜奎彰
梁熙甲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107025927A publication Critical patent/CN107025927A/zh
Application granted granted Critical
Publication of CN107025927B publication Critical patent/CN107025927B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Abstract

一种存储器设备，包括存储器组、行选择电路和刷新控制器。存储器组包括多个存储器块，并且每个存储器块包括以行和列布置的多个存储器单元。所述行选择电路相对于存储器组执行访问操作，并相对于物理上与被密集地访问的行相邻的行执行锤刷新操作。所述刷新控制器控制所述行选择电路，以使得在访问操作的行激活时间期间执行所述锤刷新操作。可以有效地执行锤刷新操作，并且可以在访问操作的行激活时间期间执行锤刷新操作来增强存储器设备的性能。

Description

执行锤刷新操作的存储器设备和包括其的存储器系统
相关申请的交叉引用
该美国非临时性专利申请根据U.S.C.35§119要求于2016年1月25日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2016-0008442的优先权，其公开内容通过引用整体并入本文。
技术领域
示例实施例一般涉及半导体集成电路，更具体地，涉及执行锤刷新操作的存储器设备和包括该存储器设备的存储器系统。
背景技术
用于存储数据的半导体存储器设备可以分为易失性存储器设备和非易失性存储器设备。易失性存储器设备，例如动态随机存取存储器(DRAM)设备，可被配置为通过对存储器单元中的电容器充电或放电来存储数据，且在断电时丢失所存储的数据。非易失性存储器设备，例如闪存设备，即使在断电时也可以保持所存储的数据。易失性存储器设备广泛地用作各种装置的主存储器，非易失性存储器设备广泛地用于在诸如计算机、移动设备等的各种电子设备中存储程序代码和/或数据。
在易失性存储器设备中，在存储器单元中存储的单元电荷(cell charge)可能由于泄漏电流而丢失。此外，当字线频繁地在活动状态和预充电状态之间转换时(即，当密集地或频繁地访问字线时)，连接到与被频繁地访问的字线相邻的字线的受影响的存储器单元可能丢失所存储的电荷。在数据由于电池电荷的泄漏而丢失之前，可以通过再充电来维持在存储器单元中存储的电荷。单元电荷的这种再充电被称为刷新操作，并且在单元电荷显著丢失之前可以重复执行刷新操作。
发明内容
一些示例实施例可以提供一种能够有效地执行与被密集地访问的锤地址相关联的锤刷新操作的存储器设备。
根据一些实施例，本公开涉及一种存储器设备，其包括：存储器组(bank)，包括多个存储器块，每个存储器块包括以行和列布置的多个存储器单元；映射电路，被配置为接收标识已被密集地访问的存储器组的第一字线的锤地址，并输出标识与第一字线物理相邻的存储器组的第二字线的锤刷新地址；行选择电路，被配置为激活存储器组的第三字线作为连接到第三字线的存储器单元的访问操作的一部分，并且相对于第二字线并发地执行锤刷新操作；以及刷新控制器，被配置为控制行选择电路，以使得在访问操作的行激活时间期间执行锤刷新操作。
根据另外的实施例，本公开涉及一种存储器系统，其包括：存储器设备；以及被配置为控制存储器设备的存储控制器，所述存储器设备包括：包括多个存储块的存储器组，每个存储块包括以行和列布置的多个存储单元；映射电路，被配置为接收标识被密集地访问的存储器组的第一字线的锤地址，并输出标识与第一字线物理相邻的存储器组的第二字线的锤刷新地址；行选择电路，被配置为激活存储器组的第三字线作为连接到第三字线的存储器单元的访问操作的一部分，并相对于第二字线并发地执行锤刷新操作；以及刷新控制器，被配置为控制行选择电路，以使得在访问操作的行激活时间期间执行锤刷新操作。
在另外的实施例中，本公开涉及一种存储器设备，其包括：包括多个存储器块的存储器组；映射电路，被配置为接收标识被密集地访问的存储器组的第一字线的锤地址，并输出标识与第一字线物理相邻的存储器组的第二字线的锤刷新地址的映射电路；行选择电路，被配置为接收识别存储器组的第三字线的行地址，激活第三字线作为连接到第三字线的存储器单元的访问操作的一部分，并相对于第二字线并发地执行锤刷新操作；以及刷新控制器，被配置为控制行选择电路，以使得在访问操作的行激活时间期间执行锤刷新操作，其中刷新控制器被配置为确定存储器组的第一字线何时被密集地访问。
附图说明
从结合附图的以下详细描述，将更清楚地理解本公开的示例实施例。
图1是示出了根据示例实施例的执行锤刷新操作的时序的图。
图2是示出了根据示例实施例的存储器系统的框图。
图3是示出了包括在图2的存储器系统中的存储器设备的示例实施例的框图。
图4是示出了包括在图3的存储器设备中的刷新控制器的示例实施例的框图。
图5是示出了包括在图4的刷新控制器中的冲突控制器的示例实施例的框图。
图6是示出了包括在图3的存储器设备中的行选择电路的示例实施例的框图。
图7是示出了包括在图3的存储器设备中的存储器组的示例实施例的框图。
图8是示出了包括图6的行选择的存储器系统的操作的时序图。
图9是示出了包括在图3的存储器设备中的行选择电路的示例实施例的框图。
图10是示出了包括图9的行选择的存储器系统的操作的时序图。
图11是示出了包括在图4的刷新控制器中的地址生成器的示例实施例的框图。
图12是示出了包括在图11的地址生成器中的存储块的示例实施例的图。
图13是示出了用于描述由于字线耦合导致的数据损失的一部分存储器单元阵列的图。
图14是示出了根据示例实施例的移动系统的框图。
具体实施方式
现在将参照其中示出了各种示例性实现的附图更全面地描述本公开。然而，本发明可以以许多不同的形式实施，并且不应被解释为限于本文所阐述的示例性实施例。这些示例性实现仅仅是示例，并且许多实现和变形是可能的，其不需要本文提供的细节。还应该强调的是，本公开提供了替代示例的细节，但是这样的替代列表不是穷尽的。此外，各个示例之间细节的任何一致性不应被解释为需要这样的细节——列出本文所描述的每个特征的每个可能的变形是不切实际的。在确定本发明的要求时应参考权利要求的语言。在附图中，相同的附图标记始终代表相同的元件。重复的描述可以被省略。
除非上下文另外指示，否则术语“第一”、“第二”、“第三”等仅用于标识一个元件、部件或部分以及与另一个相区分，例如作为命名约定。因此，可能的是，下面在说明书的一个部分中讨论的第一元件、部件或部分可以在本说明书的另一部分或权利要求中被称为第二元件、部件或部分。
图1是示出了根据示例实施例的执行锤刷新操作的时序的图。
参考图1，根据示例实施例，可以在访问操作的行激活时间tRAS期间执行锤刷新操作。行激活时间tRAS可以对应于从激活命令ACT的传送时序到预充电命令PRE的传送时序的时间间隔。尽管在图1中未示出，但在行激活时间tRAS期间可以传送其他命令(例如，读取命令、写入命令等)。用于各种存储器设备的设备规范或标准定义各自的行激活时间tRAS，并且可以指定应该至少在从发出激活命令ACT的时间点起的行激活时间tRAS之后发出预充电命令PRE的限制。
访问操作可以包括激活对应于用于读取操作或写入操作的行地址信号的存储器设备的行或字线。锤刷新操作可以包括激活与被密集地或频繁地访问的行物理相邻的行或字线。存储器设备的访问操作对于本领域的技术人员是公知的，并且省略了详细描述。下面将相对于图13进一步描述锤刷新操作。
通常，锤刷新操作与从存储控制器传送或发出的刷新命令同步地执行。例如，由于存储数据的存储器单元的电荷泄漏，动态随机存取存储器(DRAM)周期性地执行刷新操作。由于DRAM的制造工艺的缩小，存储器单元的存储电容减小，并且刷新周期缩短。因为随着DRAM的存储器容量增加整个刷新时间增加，所以刷新周期进一步缩短。通常，诸如存储控制器的主机设备在DRAM处于刷新操作时由于刷新操作和访问操作之间的冲突而不能访问DRAM，并且所导致的损耗(penalty)会变得严重。
在8G字节(GB)DDR4(双倍数据速率4)DRAM的情况下，平均刷新间隔时间tREFi约为7.8μs(微秒)，刷新周期时间tRFC约为350ns(纳秒)。换句话说，存储控制器被配置为每7.8μs发出刷新命令，并且存储控制器可以从发出刷新命令之后等待350ns之后访问DRAM。作为结果，存储控制器消耗其4.5％的时间(即，350ns/7.8μs)用于控制刷新操作，并且这种时间损失降低了存储器系统的性能。当也响应于从存储控制器接收到的刷新命令执行锤刷新操作时，平均刷新间隔时间被进一步缩短，由于刷新操作的时间损失进一步增加。
在一些实施例中，根据示例实施例的存储器设备和存储器系统可以有效地执行与被密集地访问的锤地址相关联的锤刷新操作，并且通过在用于访问操作的行激活时间tRAS期间执行锤刷新操作来增强存储器设备和存储器系统的性能。
图2是示出了根据示例实施例的存储器系统的框图，图3是示出了包括在图2的存储器系统中的存储器设备的示例实施例的框图。
参考图2，存储器系统10包括存储控制器200和存储器设备400。存储控制器200和存储器设备400包括用于相互通信的各自的接口。接口可以通过用于传送命令CMD、地址ADDR、时钟信号CLK等的控制总线21和用于传送数据的数据总线22连接。根据用于存储器设备的一些标准，地址ADDR可并入于命令CMD(例如，CMD(ADDR))中。存储控制器200可以生成命令CMD以控制存储器设备400，并且数据可以在存储控制器200的指导和控制下被写入存储器设备400或从存储器设备400读出。
根据示例实施例，存储器设备400可以包括刷新控制器100(标记为RFCON)。刷新控制器100可以控制存储器设备400中的行选择电路，以使得可以在用于访问操作的行激活时间tRAS期间执行锤刷新操作。因此，可以有效地执行锤刷新操作，并且可以增强存储器设备400和存储器系统10的性能。
参考图3，存储器设备400可以包括命令控制逻辑410、地址寄存器420、组控制逻辑430、行选择电路460、列解码器470、存储器单元阵列480、读出放大器单元485、输入/输出(I/O)门电路490、数据输入/输出(I/O)缓冲器495和刷新控制器100。
存储器单元阵列480可以包括多个组阵列480a～480h。行选择电路460可以包括分别耦合到组阵列480a-480h的多个组行选择电路460a-460h，列解码器470可以包括分别耦合到组阵列480a-480h的多个组列解码器470a-470h，并且读出放大器单元485可以包括分别耦合到组阵列480a～480h的多个组读出放大器485a～485h。
地址寄存器420可以从存储控制器200接收包括存储器组地址BANK_ADDR、行地址ROW_ADDR和列地址COL_ADDR的地址ADDR。地址寄存器420可以将接收到的组地址BANK_ADDR提供给组控制逻辑430，可以将接收到的行地址ROW_ADDR提供给行选择电路460，并且可以将接收到的列地址COL_ADDR提供给列解码器470。
组控制逻辑430可响应于组地址BANK_ADDR生成组控制信号。响应于由组控制逻辑430生成的组控制信号，可以激活对应于组地址BANK_ADDR的组行选择电路460a-460h中的一个，并且可以激活对应于组地址BANK_ADDR的组列解码器470a-470h中的一个。在一些示例中，多个组可以是激活的并且同时执行各种访问操作(例如，响应于与不同的组地址相关联的顺序接收的命令)。
由地址寄存器420提供的行地址ROW_ADDR可以被应用到组行选择电路460a～460h。一旦接收到行地址ROW_ADDR，可以激活组行选择电路460a～460h中的一个。组行选择电路460a～460h中的被激活的一个可以对接收到的行地址ROW_ADDR进行解码，并且可以激活对应于接收到的行地址ROW_ADDR的字线。例如，组行选择电路460a～460h中的被激活的一个可以向对应于接收到的行地址ROW_ADDR的字线施加字线驱动电压。
列解码器470可以包括列地址锁存器(未示出)。列地址锁存器可以从地址寄存器420接收列地址COL_ADDR，并且可以临时存储接收到的列地址COL_ADDR。在一些实施例中，在突发模式中，列地址锁存器可以生成从接收到的列地址COL_ADDR递增的列地址。列地址锁存器可以将临时存储或生成的列地址施加到组列解码器470a～470h。一旦接收到行地址COL_ADDR，可以激活组列解码器470a～470h中的一个。
组列解码器470a～470h中的被激活的一个可以对接收到的列地址COL_ADDR进行解码，并且可以控制输入/输出门电路490，以便输出对应于接收到的列地址COL_ADDR的数据。
I/O门电路490可以包括用于门控输入/输出数据的电路。尽管在图3中未示出，I/O门电路490还可以包括用于存储从组阵列480a～480h输出的数据的读数据锁存器，以及用于将数据写入到组阵列480a～480h的写驱动器。
将从组阵列480a～480h的所标识的组阵列读出的数据可以由耦合到组阵列480a～480h的所标识的组阵列的读出放大器485感测到，并且可以被存储在读数据锁存器中。可以经由数据I/O缓冲器495将存储在读数据锁存器中的数据提供给存储控制器200。可以从存储控制器200将要写入到组阵列480a～480h的一个组阵列中的数据DQ提供给数据I/O缓冲器495。写驱动器可将数据DQ写入组阵列480a～480h的一个组阵列中。
命令控制逻辑410可以控制存储器设备400的操作。例如，命令控制逻辑410可以为存储器设备400生成控制信号，以便执行写操作或读操作。命令控制逻辑410可以包括对从存储控制器200接收的命令CMD进行解码的命令解码器411和设置存储器设备400的操作模式的模式寄存器412。
尽管图3示出了彼此不同的命令控制逻辑410和地址寄存器420，仍然可以以单个完整的电路实现命令控制逻辑410和地址寄存器420。另外，尽管图3示出了命令CMD和地址ADDR作为单独的信号被提供，仍然可以以由例如LPDDR5标准等指定的组合信号提供命令CMD和地址ADDR。
刷新控制器100可以生成用于控制存储器设备400的刷新操作的信号。如上所述，刷新控制器100可以控制行选择电路460，以使得可以在预先确定的时间执行锤刷新操作，诸如，例如，在行访问时间tRAS期间。
如下所述，刷新控制器100可以基于用于访问操作的行地址信号和用于锤刷新操作的锤刷新地址信号来生成代表访问操作和锤刷新操作之间的冲突的锤标记信号HFLG。例如，当用于访问操作的行地址信号和用于锤刷新操作的锤刷新地址信号指示相同存储器块中的字线或相邻存储器块中的字线时，刷新控制器100可以确定存在冲突条件并且可以生成锤标记信号HFLG。行选择电路460可以响应于锤刷新标志信号HFLG选择性地执行锤刷新操作。
图4是示出了包括在图3的存储器设备400中的刷新控制器100的示例实施例的框图。
参考图4，刷新控制器100可以包括时序控制器110、刷新计数器120、地址生成器130和冲突控制器140。
时序控制器110可以响应于内部刷新信号IREF而生成计数器刷新信号CREF，所述内部刷新信号IREF代表从外部设备(例如，存储控制器)提供的刷新命令REF的接收时序。另外，时序控制器110可以响应于内部激活信号来生成锤刷新信号HREF，所述内部激活信号代表来自外部设备的激活命令ACT的接收时序。
刷新计数器120可以生成与计数器刷新信号CREF同步的计数器刷新地址信号CRAD，以使得计数器刷新地址信号CRAD可以代表顺序地改变的存储器设备400的行地址。例如，每当计数器刷新信号CREF被激活时，刷新计数器120可以增加计数器刷新地址信号CRAD的值。通过增加计数器刷新地址信号CRAD的值可以顺序地选择存储器单元阵列中的字线用于刷新操作。本公开的示例实施例用于锤刷新操作，因此省略对正常刷新操作的进一步描述。
地址生成器130可以存储关于对应于被密集地访问的行的锤地址的信息。基于所存储的信息，地址生成器130可以生成与代表锤刷新操作时序的锤刷新信号HREF同步的锤刷新地址信号HRAD。锤刷新地址信号HRAD对应于和与锤地址对应的行物理相邻的行。虽然本公开描述了其中与在同一存储器组中的附加访问操作并发地执行锤刷新操作的实施例，但是本发明不限于此。例如，刷新操作不需要是锤刷新操作，并且可以是通过确定(例如，通过作为制造的一部分的测试)存储器设备的某些行是弱单元行(例如，每个刷新窗口刷新两次而不是正常单元行的每个刷新窗口一次)而所需的附加刷新操作(关于弱单元行的更多细节和相关的刷新操作参见，例如2015年9月18日在美国专利和商标局(USPTO)提交的美国专利申请号14/858,140，其全部内容通过引用并入本文)。可替代地，本文所述的刷新操作和并发地执行的附加访问操作都可以是响应于从外部存储控制器发出的刷新命令(例如，突发刷新命令)的刷新操作。在这样的替代方案中，刷新地址可以不是锤刷新地址信号HRAD，而可以是对应于弱单元行刷新操作的刷新地址或适当的刷新命令。
在一些示例实施例中，地址生成器130可以包括存储块SB，其被配置为存储行地址和对应于行地址的各自访问计数值作为关于锤地址的信息，并且可以基于(例如响应于)来自存储控制器200的代表激活命令ACT的接收时序的内部激活信号IACT和行地址信号RWAD来这么做。访问计数值中的每一个可以指示对各自行地址的访问的出现次数。下面将参考图11和图12进一步描述地址生成器130。
冲突控制器140可以基于用于访问操作的行地址信号RWAD和用于锤刷新操作的锤刷新地址信号HRAD来生成代表访问操作和锤刷新操作之间的冲突的锤标记信号HFLG。
图5是示出了包括在图4的刷新控制器100中的冲突控制器140的示例实施例的框图。
参考图5，冲突控制器140可以包括地址比较器142和锤标记信号HFLG生成器144。
图3中的命令控制逻辑410可以响应于从存储控制器200接收的激活命令ACT生成内部激活信号IACT，以使得内部激活信号IACT可以代表激活命令ACT的接收时序。另外，命令控制逻辑410可以响应于从存储控制器200接收的预充电信号PRE生成内部预充电信号IPRE，以使得内部预充电信号IPRE可以代表预充电信号PRE的接收时序。内部激活信号IACT可以是内部RAS(行地址选通)信号，其指示用于使能对应于行地址信号RWAD的行或字线的行访问的开始时序。
地址比较器142可以基于代表激活命令ACT的接收时序的内部激活信号IACT、用于访问操作的行地址信号RWAD和用于锤刷新操作的锤刷新地址信号HRAD来生成比较信号COM。如下面将参考图7所描述的，当对应于行地址信号RWAD的存储器块和对应于锤刷新地址信号HRAD的存储器块共享写入-读取电路(诸如，例如，读出放大器)时，地址比较器142可以激活比较信号COM。例如，当包括对应于用于锤刷新操作的锤刷新地址信号HRAD的行的存储器块和包括对应于用于访问操作的行地址信号RWAD的行的存储器块是相同的或相邻的时，地址比较器142可以激活比较信号COM。
标记(flag)信号生成器144可以基于比较信号COM和代表预充电命令PRE的接收时序的内部预充电信号IPRE生成锤标记信号HFLG。如下面将参考图8所描述的，标志信号生成器144可以响应于比较信号COM确定锤标记信号HFLG的激活时间，并响应于内部预充电信号IPRE确定锤标记信号HFLG的禁用时间。
图6是示出了包括在图3的存储器设备400中的行选择电路460a的示例实施例的框图。虽然参考图6描述了第一组行选择电路460a的配置和操作，但应当理解到，图3中的其它组行选择电路460b～460h可以具有相同的配置和操作，并可以类似地理解。图6还示出了存储器组阵列480a。
参考图6，组行选择电路460a可以包括第一行解码器RDEC1 461a、第二行解码器RDEC2 462a和解码器控制块463a。
第一行解码器RDEC1 461a可响应于访问地址信号AAD和第一行使能信号REN1在字线WL1～WLn中选择对应于访问地址信号AAD的一条字线。第二行解码器RDEC2 462a可以响应于刷新地址信号RAD和第二行使能信号REN2在字线WL1～WLn之中选择对应于刷新地址信号RAD的一条字线WL。为了图6的清楚起见，在图6中未示出第二行解码器RDEC2 462a到字线WL1～WLn的连接。行解码器RDEC1 461a和RDEC2 462a两者可包括常规解码电路以解码所接收的地址(刷新地址信号RAD或访问地址信号AAD)以选择性地激活WL1到WLn中的一条对应于所接收的地址的字线。激活所选择的字线可以包括使用电压驱动所选择的字线，以使得连接到所选择的字线的存储器单元的访问晶体管被导通，以允许连接到位线的读出放大器电路(例如，图7中的SAC1～SACn)感测这些存储器单元的数据，所述位线连接到这些存储器单元。
解码器控制块463a可以包括使能控制器ENCON、第一预解码器PDEC1和第二预解码器PDEC2。
使能控制器ENCON可以基于组控制信号BAa、锤刷新信号HREF和锤标记信号HFLG生成第一行使能信号REN1和第二行使能信号REN2。第一预解码器PDEC1可以基于行地址信号RWAD和第一行使能信号REN1生成访问地址信号AAD。第二预解码器PDEC2可以基于锤刷新地址信号HRAD和第二行使能信号REN2生成刷新地址信号RAD。
使能控制器ENCON可生成第一行使能信号REN1和第二行使能信号REN2，以使得第一行使能信号REN1可代表对应于行地址信号RWAD的字线的使能时序，第二行使能信号REN2可代表对应于锤刷新地址信号HRAD的字线的使能时序。
使能控制器ENCON可以响应于组控制信号BAa的激活而激活第一行使能信号REN1。第一行解码器RDEC1 461a可以选择和激活对应于访问地址信号AAD的字线，也即，响应于所激活的第一行使能信号REN1的行地址信号RWAD。第一行解码器RDEC1可以被配置为响应于具有禁用状态的第一行使能信号REN1不选择并激活对应于访问地址信号ADD的字线。
另外，使能控制器ENCON可以响应于锤刷新信号HREF的激活选择性地激活第二行使能信号REN2。当锤标记信号HFLG具有禁用状态时，使能控制器ENCON可以激活第二行使能信号REN2，并且当锤标记信号HFLG具有激活状态时，可以禁用第二行使能信号REN2(以防止响应于刷新地址信号RAD由第二行译码器462a选择相应字线)。第二行解码器RDEC2 462a可以响应于所激活的第二行使能信号REN2选择和使能对应于刷新地址信号RAD的字线(即，锤刷新地址信号HRAD)。
在一些示例实施例中，可以省略第一预解码器PDEC1和第二预解码器PDEC2。在这种情况下，访问地址信号AAD可以对应于行地址信号RWAD，刷新地址信号RAD可以对应于刷新地址信号HRAD。
虽然在图6中第一行解码器RDEC1 461a和第二行解码器RDEC2 462a是分离的，但在其他示例实施例中，如将参照图9描述的，第一行解码器RDEC1 461a和第二行解码器RDEC2 462b可以被集成到单个的行解码器中。在一些实施例中，单个的行解码器可以采用时分复用以预先接收访问地址信号ADD，然后接着接收刷新地址信号RAD。
图7是示出了包括在图3的存储器设备400中的存储器组的示例性实施例的框图。
参考图7，存储器组480a可以包括多个存储器块BLK1～BLKm。图3中的读出放大器单元485可以包括分布在存储器组480a中的多个读出放大器电路SAC1～SACn(这里，示出了SAC1～SAC4)。读出放大器电路SAC1～SACn中的每一个可以包括经由位线BL连接到一些存储块BLK1～BLKm的字线的存储器单元上的多个读出放大器。每个读出放大器可以感测、放大和锁存它们所连接的存储器单元的数据。存储器组480a的所有读出放大器电路SAC1～SACn可以共享I/O门控490和控制这种I/O门控490的列解码器470a。列选择线(未示出)可以跨存储器组480a延伸，每个列选择线连接到存储器组480a的所有读出放大器电路SAC1～SACn。局部I/O线(未示出)可以跨存储器组480a延伸，每个局部I/O线响应于列解码器470a对相应列选择线的激活而被连接以从存储器组480a的放大器电路SAC1～SACn中的每一个接收锁存数据(或向其提供数据)。尽管由存储器组480a的读出放大器电路SAC1～SACn共享，但这样的局部I/O线、列选择线和列解码器470a可以不与其他存储器组共享，并且可以专用于存储器组480a。存储块BLK1～BLKm中的每一个可以包括预先确定的数量的字线WL。例如，存储块BLK1～BLKm中的每一个可以包括每位线1024个存储单元。读出放大器电路SAC1～SACn的数量可以与存储器块的数量相关(例如，当存储器组480a包括m个存储器块BLK1～BLKm时，存储器组480a可以包括m-1个读出放大器电路SAC1～SACm-1)。
如图7所示，读出放大器电路SAC1～SAC4中的每一个可以连接到设置在顶侧和底侧的两个相邻的存储块。例如，读出放大器电路SAC1～SAC4中的每一个可以仅连接到顶侧存储器块和底侧存储器块的奇数编号的位线，或者仅连接到顶侧存储器块和底侧存储器块的偶数编号的位线。存储器块可以包括位于两个相邻的读出放大器电路之间的所有字线和连接到这些字线的存储器单元(例如，存储器块BLK3可以包括位于读出放大器电路SAC2和SAC3之间的所有字线)。组480a的外设(periphery)上的其它存储器块可以包括位于读出放大器电路的最外面一个(例如SAC1)和存储器组480a的外边界之间的所有字线以及连接到这些字线的存储器单元。
在该结构中，如果第一存储器块中的字线被选择并被使能用于访问操作，则在该访问操作期间，防止在第一存储器块和两个相邻存储器块中的所有其它字线单独被选择和被使能用于刷新操作。因此，对于与被访问的字线共享读出放大器电路的任何字线，防止了附加的同时刷新操作。例如，当对应于第二存储器块BLK2中的访问地址信号AAD的字线被选择用于访问操作时，在第一存储器块BLK1、第二存储器块BLK2和第三存储器块BLK3中的其它字线不能并发地被选择用于单独的刷新操作。因此，不能与刷新操作与访问操作同时或并发选择的字线或行可以称为刷新抑制区。
图5中的冲突控制器140可以比较行地址信号RWAD和锤刷新地址信号HRAD，并且如果锤刷新地址信号HRAD包括在刷新禁止区域中，则可以激活锤标记信号HFLG。换句话说，如果存储器组具有如图7所示的结构，则当与锤刷新地址信号HRAD相对应的存储块等于或邻近与行地址信号RWAD相对应的存储块时，冲突控制器140可以激活锤标记信号HFLG。
因此，组行选择电路460a可以使能对应于访问地址信号RAD的行(即，多个存储器块BLK1～BLKm中的访问存储器块中的行地址信号RWAD)，并且可以响应于锤标记信号HFLG选择性地使能或禁用对应于刷新地址信号AAD(即，多个存储器块BLK1～BLKm中的刷新存储器块中的锤刷新地址信号HRAD)的行。
图8是示出了包括图6的行选择的存储器系统的操作的时序图。
参考图1至图8，在对应于第一行激活时间tRAS的开始的时间点t1，存储器设备400从存储控制器200接收激活命令ACT。刷新控制器100中的时序控制器110可以响应于代表激活命令ACT的接收时序的内部有效信号IACT，激活代表锤刷新操作的时序的锤刷新信号HREF。刷新控制器100中的冲突控制器140可以确定在访问操作和锤刷新操作之间不存在冲突，并且可以保持比较信号COM和锤标记信号HFLG的禁用状态。
在时间点t2，使能控制器ENCON可以激活第一行使能信号REN1，并且第一行解码器RDEC1 461a可以使能对应于访问地址信号AAD的字线或行AA1以开始访问操作。此外，使能控制器ENCON可以激活第二行使能信号REN2，并且第二行解码器RDEC2 462a可以使能对应于刷新地址信号AAD(即，锤刷新地址信号HRAD)的字线或行RA1，以开始访问操作。
在时间点t3，在从时间点t1起的行激活时间tRAS之后，存储器设备400从存储控制器200接收预充电命令PRE，并且对于所使能的行AA1和行RA1的访问操作和锤刷新操作结束。
这样，当在访问操作和锤刷新操作之间没有冲突时，可以同时或并发地执行对一个行AA1的访问操作和对一个行RA1的锤刷新操作。
在对应于第二行有效时间tRAS的开始的时间点t4，存储器设备400从存储控制器200接收另一个激活命令ACT。刷新控制器100中的时序控制器110可以响应于代表激活命令ACT的接收时间的内部激活信号IACT，激活代表锤刷新操作的时间的锤刷新信号HREF。刷新控制器100中的冲突控制器140可以确定访问操作和锤刷新操作之间存在冲突，并且可以激活比较信号COM和锤标记信号HFLG。
在时间点t5，使能控制器ENCON可以激活第一行使能信号REN1，并且第一行解码器RDEC1 461a可以使能对应于访问地址信号AAD的字线或行AA2以开始访问操作。使能控制器ENCON可响应于激活的锤标记信号HFLG而保持第二行使能信号REN2的禁用状态。第二行解码器RDEC2 462a可以不执行锤刷新操作。
在时间点t6，在从时间点t4起的行激活时间tRAS之后，存储器设备400从存储控制器200接收预充电命令PRE，并且对于所使能的行AA2的访问操作结束。
这样，当访问操作和锤刷新操作之间存在冲突时，可以执行对于一个行AA2的访问操作，并且可以禁止锤刷新操作。
图9是示出了包括在图3的存储器设备400中的行选择电路的示例实施例的框图。虽然参照图9描述了第一组行选择电路460a的配置和操作，但可以类似地理解图3中的其他组列选择电路460b～460h。为了描述方便，在图9中一起示出了存储器单元阵列或组阵列480a。
参照图9，组行选择电路460a可以包括行解码器RDEC 465a、锁存电路LAT 466a、多路复用器MUX和解码器控制块463a。
行解码器RDEC 465a可响应于第一行使能信号REN1和第二行使能信号REN2顺序地解码并输出访问地址信号AAD和刷新地址信号RAD(即，行地址信号RWAD和锤刷新地址信号HRAD)。锁存器电路LAT 466a可以响应于行解码器RDEC 465a的输出顺序地使能对应于行地址信号RWAD的字线和对应于锤刷新地址信号HRAD的字线。例如，响应于行解码器RDEC 465a的输出，锁存器电路LAT 466a可以使能对应于行地址信号RWAD的字线，然后锁存器电路LAT466a可以使能对应于锤刷新地址信号HRAD的字线。
多路复用器MUX可响应于第一行使能信号REN1和第二行使能信号REN2选择性地输出访问地址信号AAD或刷新地址信号RAD。当第一行使能信号REN1被激活时，多路复用器MUX可以提供访问地址信号AAD作为输出信号MXO，并且当第二行使能信号REN2被激活时，可以提供刷新地址信号RAD作为输出信号MXO。多路复用器MUX可以包括在行解码器RDEC 465a中或解码器控制块463a中。
解码器控制块463a可以包括使能控制器ENCON、第一预解码器PDEC1和第二预解码器PDEC2。
使能控制器ENCON可以基于组控制信号BAa、锤刷新信号HREF和锤标记信号HFLG生成第一行使能信号REN1和/或第二行使能信号REN2。第一预解码器PDEC1可以基于行地址信号RWAD和第一行使能信号REN1生成访问地址信号AAD。第二预解码器PDEC2a可以基于锤刷新地址信号HRAD和第二行使能信号REN2生成刷新地址信号RAD。
使能控制器ENCON可以生成第一行使能信号REN1和第二行使能信号REN2，使得第一行使能信号REN1代表对应于行地址信号RWAD的字线的使能时序，第二行使能信号REN2代表对应于锤刷新地址信号HRAD的字线的使能时序。当在访问操作和锤刷新操作之间没有冲突时，可以顺序地激活第一行使能信号REN1和第二行使能信号REN2。
使能控制器ENCON可以响应于存储器组控制信号BAa的激活来激活第一行使能信号REN1。行解码器RDEC 465a可以响应于被激活的第一行使能信号REN1来选择和使能对应于访问地址信号AAD的字线(即，行地址信号RWAD)。
另外，使能控制器ENCON可以响应于锤刷新信号HREF的激活而选择性地激活第二行使能信号REN2。例如，使能控制器ENCON可以在锤标记信号HFLG被禁用时激活第二行使能信号REN2，并且可以在锤标记信号HFLG被激活时禁用第二行使能信号REN2。行解码器RDEC465a可响应于被激活的第二行使能信号REN2选择和使能对应于刷新地址信号RAD的字线(即，刷新地址信号HRAD)。
这样，第一行解码器RDEC1 461a和第二行解码器RDEC2 462a可以被集成到图9中的单个行解码器RDEC 465a中。行解码器RDEC 465a可以采用时分多路复用以预先接收访问地址信号ADD，然后接收刷新地址信号RAD。对于这种时分复用，可以顺序地激活第一行使能信号REN1和第二行使能信号REN2。
图10是示出了包括图9的行选择的存储器系统的操作的时序图。
参考图1至图5、图7、图9和图10，在对应于第一行激活时间tRAS的开始的时间点t1，存储器设备400从存储控制器200接收激活命令ACT。刷新控制器100中的时序控制器110可以响应于代表激活命令ACT的接收时序的内部激活信号IACT来激活代表锤刷新操作的时序的锤刷新信号HREF。刷新控制器100中的冲突控制器140可以确定在访问操作和锤刷新操作之间不存在冲突，并且可以保持比较信号COM和锤标记信号HFLG的禁用状态。
在时间点t2，使能控制器ENCON可以激活第一行使能信号REN1，行解码器RDEC465a可以对访问地址信号AAD解码，并且锁存器电路LAT 466a可以使能对应于访问地址信号AAD的字线或行AA1以开始访问操作。
在时间点t3，使能控制器ENCON可以激活第二行使能信号REN2，行解码器RDEC465a可以对访问地址信号AAD解码，并且锁存器电路LAT 466a可以使能对应于刷新地址信号AAD(即，刷新地址信号HRAD)的字线或行RA1以开始访问操作。
这样，可以通过顺序地激活第一行使能信号REN1和第二行使能信号REN2来顺序地执行访问操作和锤刷新操作。
在时间点t4，在从时间点t1起的行激活时间tRAS之后，存储器设备400从存储控制器200接收预充电命令PRE，并且对被使能的行AA1和RA1的访问操作和锤刷新操作结束。
这样，当在访问操作和锤刷新操作之间没有冲突时，可以同时执行用于一个行AA1的访问操作和用于一个行RA1的锤刷新操作。
在时间点t5，存储器设备400从存储控制器200接收另一激活命令ACT。刷新控制器100中的时序控制器110可以响应于代表激活命令ACT的接收时序的内部有效信号IACT激活代表锤刷新操作的时序的锤刷新信号HREF。刷新控制器100中的冲突控制器140可以确定访问操作和锤刷新操作之间存在冲突，并且可以激活比较信号COM和锤标记信号HFLG。
在时间点t6，使能控制器ENCON可以激活第一行使能信号REN1，行解码器RDEC465a可以对访问地址信号AAD解码，并且锁存器电路LAT 466a可以使能对应于访问地址信号AAD的字线或行AA2以开始访问操作。
在时间点t7，使能控制器ENCON可以响应于被激活的锤标记信号HFLG而保持第二行使能信号REN2的禁用状态。相应地，不向行解码器RDEC 465a提供刷新地址信号RAD，因此可以不执行锤刷新操作。
在时间点t8，在从时间点t5起的行激活时间tRAS之后，存储器设备400从存储控制器200接收预充电命令PRE，并且对被使能的行AA2的访问操作结束。
这样，当访问操作和锤刷新操作之间存在冲突时，可以执行对一个行AA2的访问操作，并且可以禁止锤刷新操作。
图11是示出了包括在图4的刷新控制器100中的地址生成器130的示例实施例的框图。图12是示出了包括在图11的地址生成器130中的存储块的示例实施例的图。
参考图11，地址生成器130可以包括存储块130、存储控制块134和映射块(或映射电路)136。
存储块132可以存储相对于被密集地或频繁地访问的锤地址MXADD的信息。在一些示例实施例中，如图1所示，存储块132可以包括多个存储单元SU1～SUk。存储单元SU1～SUk可以包括存储被访问的行地址的地址寄存器AREG1～AREGk和存储对应于行地址的访问计数值的计数寄存器CREG1～CREGk。计数寄存器可以是计数器的一部分(例如，由计数器的连接的触发器形成)。存储单元SU1～SUk中的每一个可以包括地址寄存器AREG1～AREGk中的相对应的一个和计数寄存器CREG1～CREGk中的一个。每当对由在对应于第一计数寄存器(CREG1～CREGk中的一个)的地址寄存器(AREG1～AREGk中的一个)中存储的行地址所标识的行执行访问操作时，存储在第一计数寄存器(CREG1～CREGk中的一个)中的计数值可以递增。可替代地，存储在计数寄存器CREG1～CREGk中的每一个中的计数值可以代表由存储在相应的地址寄存器AREG1～AREGk中的行地址标识的行的总访问时间。对由存储在地址寄存器AREG1～AREGk中的行地址标识的行的每次访问可导致存储在相应的计数寄存器CREG1～CREGk中的计数值的相应增加。在一些实施例中，当存储在计数寄存器CREG1～CREGk中的一个的计数值超过某个阈值时，当一个访问计数值以预定比率大于存储在计数寄存器CREG1～CREGk中的其他访问计数值时等等，可以确定锤地址MXADD被密集地或频繁地访问。参见，例如，2014年10月15日提交的美国专利申请No.14/514,416(在此通过引用而将其全部内容并入本文)中关于确定锤地址MXADD的电路和方法的进一步示例性细节。
存储控制块134可基于(例如，响应于)从存储控制器200提供的锤刷新信号HREF、激活信号IACT和地址信号XADD来控制存储块132。存储控制块134也可以基于存储在存储块132中的信息来提供锤地址MXADD。
映射块136可以基于锤地址MXADD生成锤刷新地址信号HRAD。如下面将参考图3所描述的。如下面将参考图13所描述的，锤刷新地址信号HRAD可以对应于物理上与对应于锤地址MXADD的行相邻(例如，物理上直接相邻)的行的地址。在一些示例实施例中，响应于锤刷新信号HREF的激活，映射块136可以提供两个相邻行中的一行的地址。在一些示例实施例中，响应于锤刷新信号HREF的激活，映射块136可以顺序地提供与两个相邻行(例如，两个直接相邻的行)相对应的地址。
图13是示出了用于描述由于字线耦合导致的数据损失的一部分存储器单元阵列的图。
图13示出了三条字线WLs-1、WLs和WLs+1，三条位线BLp-1、BLp和BLp+1，以及耦合到存储器单元阵列中的字线WLs-1，WLs和WLs+1以及位线BLp-BLp和BLp+1的存储器单元MC。三条字线WLs-1，WLs和WLs+1在行方向(例如，X方向)上延伸并且沿着列方向(例如，Y方向)顺序地布置。三条位线BLp-1，BLp和BLp+1在列方向(例如，Y方向)上延伸，并且沿着行方向(例如，X方向)顺序地布置。将理解的是，字线WLs-1和WLs在物理上直接彼此相邻，因为在字线WLs-1和WLs之间没有居间的字线，并且字线WLs和WLs+1在物理上直接彼此相邻，因为在字线WLs和WLs+1之间没有中间字线。
例如，中间字线WL可以对应于被密集地访问的锤地址MXADD。应当理解，“密集地访问的字线”或“频繁地访问的字线”可以指具有相对较高的激活数和/或具有相对较高的激活频率的字线。例如，中间字线WL已经被激活的次数可以大于其它字线WLs-1和WLs+1已经被激活的次数和/或中间字线WL已经以比其他字线WLs-1和WLs+1更高的频率被激活。在一些实施例中，当行被频繁激活时，用于正常保持数据的行的限制值可以由规范来定义。限制值可以是阈值，其在被超过时导致将行标识为频繁或密集地访问的行。例如，每当访问锤字线(例如，中间字线WLs)时，锤字线WLs被使能和预充电，并且锤字线WLs的电压电平增加和减小。字线耦合可以引起相邻字线WLs-1和WLs+1的电压电平随着锤字线WLs的电压电平变化而波动，因此耦合到相邻字线WLs-1和WLs+1的存储单元MC的单元电荷受影响。随着锤字线WLs被更频繁地访问，耦合到相邻字线WLs-1和WLs+1的存储器单元MC的单元电荷可能更快地损失。
图11的地址生成器130可以提供代表与锤地址MXADD(例如，中间字线WL)的行物理相邻的行(例如，字线WLs-1和WLs+1)的地址HRAD1和HRAD2的锤刷新地址信号HRAD，并且可以基于(例如，响应于)锤刷新地址信号HRAD另外执行对相邻字线WLs-1和WLs+1的刷新操作，以降低或可能地防止存储在存储器单元MC中的数据的丢失。
图14是示出了根据示例实施例的移动系统的框图。
参考图14，移动系统1200包括应用处理器(AP)1210、连接单元1220、易失性存储器设备(VM)1230、非易失性存储器设备(NVM)1240、用户接口1250和电源1260。
应用处理器1210可以执行诸如，例如网络浏览器、游戏应用、视频播放器等的应用。连接单元1220可以与外部设备(未示出)执行有线或无线通信。易失性存储器设备1230可以存储由应用处理器1210处理的数据或者可以作为工作存储器操作。易失性存储器设备1230可以包括根据示例实施例的刷新控制器RFCON 100。如上所述，刷新控制器100可以包括地址生成器130和冲突控制器140。地址生成器130可以存储关于对应于被密集地访问的行的锤地址的信息，并且生成与代表锤刷新操作的时序的锤刷新信号同步的锤刷新地址信号。锤刷新地址信号可以对应于物理上与对应于锤地址的行相邻的行。冲突控制器140可以基于用于访问操作的行地址信号和用于锤刷新操作的锤刷新地址信号来生成代表访问操作和锤刷新操作之间的冲突的锤标记信号。使用刷新控制器100，可以在行激活时间tRAS期间有效地执行锤刷新操作，并且可以增强存储器设备和包括存储器设备的系统的性能。
非易失性存储器设备1240可以存储用于引导(booting)移动系统1200的引导映像(boot image)。用户界面1250可以包括至少一个诸如键盘、触摸屏等的输入设备，以及至少一个诸如扬声器、显示设备等的输出设备。电源1260可以向移动系统1200提供电源电压。
因此，采用根据示例实施例的刷新控制器的刷新控制器和存储器设备可以有效地执行与被密集地访问的锤地址相关联的锤刷新操作，并通过在访问操作的行激活时间期间执行锤刷新操作来增强存储器设备和存储器系统的性能。
本概念可以应用于包括需要刷新操作的存储器设备的任何设备和系统。例如，本概念可以应用于诸如移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、摄像机、个人计算机(PC)、服务器计算机、工作站、膝上型计算机、数字电视、机顶盒、便携式游戏机、导航系统等的系统。
前述是示例性实施例的说明，并且不应被解释为对其的限制。虽然已经描述了几个示例性实施例，但是本领域技术人员将容易地理解，在不实质性地脱离本概念的情况下，可以对示例性实施例进行许多修改。

Claims (20)

1.一种存储器设备，包括：
存储器组，其包括多个存储器块，每个存储器块包括以行和列布置的多个存储单元；
映射电路，被配置为接收标识已被密集地访问的存储器组的第一字线的锤地址，并输出标识与所述第一字线物理相邻的所述存储器组的第二字线的锤刷新地址；
行选择电路，被配置为激活所述存储器组的第三字线作为连接到所述第三字线的存储器单元的访问操作的一部分，并且相对于所述第二字线并发地执行锤刷新操作，其中所述第三字线为响应于访问地址信号而被选择的对应于访问地址信号的一条字线，所述第二字线为响应于刷新地址信号而被选择的对应于刷新地址信号的一条字线；以及
刷新控制器，被配置为控制所述行选择电路，以使得在所述访问操作的行激活时间期间执行所述锤刷新操作。
2.如权利要求1所述的存储器设备，其中所述刷新控制器被配置为基于所述访问操作的行地址和所述锤刷新操作的锤刷新地址来生成锤标记信号，所述锤标记信号代表在与所述第三字线相关联的访问操作和与所述第二字线相关联的刷新操作之间的冲突。
3.如权利要求2所述的存储器设备，其中，所述行选择电路被配置为响应于所述锤标记信号选择性地执行锤刷新操作。
4.如权利要求2所述的存储器设备，其中，所述刷新控制器被配置为当包括对应于所述锤刷新操作的锤刷新地址的第二字线的第一存储器块等于或邻近于包括对应于所述访问操作的行地址的第三字线的第二存储器块时，激活锤标记信号。
5.如权利要求4所述的存储器设备，其中，所述行选择电路被配置为当所述锤标记信号被禁用时，使能对应于所述行地址的第三字线和对应于所述锤刷新地址的第二字线两者，
其中，所述行选择电路被配置为当所述锤标记信号被激活时，使能对应于所述行地址的第三字线，并禁用对应于所述锤刷新地址的第二字线。
6.如权利要求1所述的存储器设备，其中，所述刷新控制器包括：
地址生成器，被配置为存储与对应于被密集地访问的第一字线的锤地址有关的信息，并且生成与代表锤刷新操作时序的锤刷新信号同步的锤刷新地址；以及
冲突控制器，被配置为基于所述访问操作的行地址和所述锤刷新操作的锤刷新地址，生成代表所述访问操作和所述锤刷新操作之间的冲突的锤标记信号。
7.如权利要求6所述的存储器设备，其中，所述冲突控制器包括：
地址比较器，被配置为基于代表激活命令的接收时序的内部激活信号、行地址和锤刷新地址来生成比较信号；以及
标记信号生成器，被配置为基于所述比较信号和代表预充电命令的接收时序的内部预充电信号来生成锤标记信号。
8.如权利要求7所述的存储器设备，其中，所述冲突控制器被配置为响应于所述激活命令确定锤标记信号的激活时间，并响应于所述预充电命令确定锤标记信号的禁用时间。
9.如权利要求7所述的存储器设备，其中，所述行选择电路被配置为生成代表对应于所述行地址的第三字线的使能时序的第一行使能信号和代表对应于所述锤刷新地址的第二字线的使能时序的第二行使能信号。
10.如权利要求9所述的存储器设备，其中，所述行选择电路被配置为在锤标记信号被禁用时激活第一行使能信号和第二行使能信号，
其中，所述行选择电路被配置为当锤标记信号被激活时激活第一行使能信号并且禁用第二行使能信号。
11.如权利要求9所述的存储器设备，其中，所述行选择电路包括：
第一行解码器，被配置为响应于所述第一行使能信号使能对应于所述行地址的第三字线；以及
第二行解码器，被配置为响应于所述第二行使能信号使能对应于所述锤刷新地址的第二字线。
12.如权利要求9所述的存储器设备，其中，所述行选择电路包括：
行解码器，被配置为分别响应所述第一行使能信号和所述第二行使能信号顺序地解码并输出行地址和锤刷新地址；以及
锁存电路，被配置为响应于由所述行解码器输出的行地址和锤刷新地址，顺序地使能对应于所述行地址的第三字线和对应于所述锤刷新地址的第二字线。
13.如权利要求6所述的存储器设备，其中，所述刷新控制器进一步包括：
时序控制器，被配置为响应于代表激活命令的接收时序的内部激活信号来生成所述锤刷新信号。
14.一种存储器系统，包括：
存储器设备；以及
存储控制器，被配置为控制所述存储器设备，
所述存储器设备包括：
存储器组，包括多个存储器块，每个存储器块包括以行和列布置的多个存储器单元；
映射电路，被配置为接收标识已被密集地访问的存储器组的第一字线的锤地址，并输出标识与第一字线物理相邻的存储器组的第二字线的锤刷新地址；
行选择电路，被配置为激活存储器组的第三字线作为连接到第三字线的存储器单元的访问操作的一部分，并相对于第二字线并发地执行锤刷新操作，其中所述第三字线为响应于访问地址信号而被选择的对应于访问地址信号的一条字线，所述第二字线为响应于刷新地址信号而被选择的对应于刷新地址信号的一条字线；以及
刷新控制器，被配置为控制行选择电路，以使得在所述访问操作的行激活时间期间执行锤刷新操作。
15.如权利要求14所述的存储器系统，其中，所述刷新控制器被配置为基于所述访问操作的行地址和所述锤刷新操作的锤刷新地址来生成锤标记信号，所述锤标记信号代表与第三字线相关联的访问操作与所述锤刷新操作之间的冲突。
16.一种存储器设备，包括：
存储器组，包括多个存储器块；
映射电路，被配置为接收标识已被密集地访问的存储器组的第一字线的锤地址，并输出标识与第一字线物理相邻的存储器组的第二字线的锤刷新地址；
行选择电路，被配置为接收标识存储器组的第三字线的行地址，激活第三字线作为连接到第三字线的存储器单元的访问操作的一部分，并相对于第二字线并发地执行锤刷新操作，其中所述第三字线为响应于访问地址信号而被选择的对应于访问地址信号的一条字线，所述第二字线为响应于刷新地址信号而被选择的对应于刷新地址信号的一条字线；以及
刷新控制器，被配置为控制行选择电路，以使得在所述访问操作的行激活时间期间执行锤刷新操作，
其中，所述刷新控制器被配置为确定存储器组的第一字线何时被密集地访问。
17.如权利要求16所述的存储器设备，其中，所述刷新控制器被配置为基于所述访问操作的行地址和所述锤刷新操作的锤刷新地址来生成锤标记信号，所述锤标记信号代表所述访问操作和所述锤刷新操作之间的冲突，
其中，所述行选择电路被配置为响应于所述锤标记信号而选择性地执行锤刷新操作。
18.如权利要求17所述的存储器设备，其中，所述刷新控制器被配置为当包括第二字线的第一存储器块等于或邻近于包括第三字线的第二存储器块时，激活所述锤标记信号。
19.如权利要求16所述的存储器设备，其中，所述刷新控制器包括：
地址生成器，被配置为存储与对应于被密集地访问的第一字线的锤地址相关的信息，并生成与代表锤刷新操作时序的锤刷新信号同步的锤刷新地址；以及
冲突控制器，被配置为基于所述行地址和所述锤刷新地址生成代表所述访问操作和所述锤刷新操作之间的冲突的锤标记信号。
20.如权利要求19所述的存储器设备，其中，存储在所述地址生成器中的信息包括对应于所述第一字线的锤地址和访问计数值，以及
其中，基于所述访问计数值确定第一字线被密集地访问。
CN201710017894.9A 2016-01-25 2017-01-10 执行锤刷新操作的存储器设备和包括其的存储器系统 Active CN107025927B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0008442 2016-01-25
KR1020160008442A KR102329673B1 (ko) 2016-01-25 2016-01-25 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
CN107025927A CN107025927A (zh) 2017-08-08
CN107025927B true CN107025927B (zh) 2020-09-22

Family

ID=59359531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710017894.9A Active CN107025927B (zh) 2016-01-25 2017-01-10 执行锤刷新操作的存储器设备和包括其的存储器系统

Country Status (3)

Country Link
US (1) US9892779B2 (zh)
KR (1) KR102329673B1 (zh)
CN (1) CN107025927B (zh)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR102414186B1 (ko) * 2016-04-04 2022-06-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20180064940A (ko) * 2016-12-06 2018-06-15 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
US10394719B2 (en) * 2017-01-25 2019-08-27 Samsung Electronics Co., Ltd. Refresh aware replacement policy for volatile memory cache
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10236035B1 (en) * 2017-12-04 2019-03-19 Nanya Technology Corporation DRAM memory device adjustable refresh rate method to alleviate effects of row hammer events
US10522210B2 (en) 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
US10580510B2 (en) * 2017-12-22 2020-03-03 Nanya Technology Corporation Test system and method of operating the same
JP6576480B2 (ja) * 2018-01-16 2019-09-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのデータリフレッシュ方法
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
JP6622843B2 (ja) * 2018-04-19 2019-12-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのリフレッシュ方法
CN110390976B (zh) * 2018-04-19 2021-06-08 华邦电子股份有限公司 存储器装置及其数据更新方法
KR20190123875A (ko) * 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
KR102358563B1 (ko) * 2018-05-09 2022-02-04 삼성전자주식회사 로우 해머 핸들링과 함께 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102410924B1 (ko) * 2018-05-14 2022-06-20 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법
US11017833B2 (en) 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) * 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
KR20200004002A (ko) * 2018-07-03 2020-01-13 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
US10672486B2 (en) 2018-08-21 2020-06-02 Micron Technology, Inc. Refreshing data stored at a memory component based on a memory component characteristic component
KR102515404B1 (ko) * 2018-10-09 2023-03-29 마이크론 테크놀로지, 인크 행 해머를 완화하기 위한 방법 및 이를 이용한 메모리 디바이스 및 시스템
US10825534B2 (en) * 2018-10-26 2020-11-03 Intel Corporation Per row activation count values embedded in storage cell array storage cells
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US10504577B1 (en) * 2018-11-05 2019-12-10 Micron Technology, Inc. Apparatus with a row hit rate/refresh management mechanism
CN113168861A (zh) * 2018-12-03 2021-07-23 美光科技公司 执行行锤刷新操作的半导体装置
KR20200068942A (ko) * 2018-12-06 2020-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
KR20200084599A (ko) * 2019-01-03 2020-07-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US10950288B2 (en) * 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11315618B2 (en) * 2019-09-04 2022-04-26 Winbond Electronics Corp. Memory storage device and operation method thereof
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11646066B2 (en) * 2019-12-16 2023-05-09 Etron Technology, Inc. Memory controller and related memory
US11238916B2 (en) 2019-12-31 2022-02-01 Winbond Electronics Corp. Method for refreshing a memory device, in which the victim row refresh operation is hidden in the normal refresh operation without affecting the time allocated for the normal refresh operation
KR20210114639A (ko) 2020-03-11 2021-09-24 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리의 동작 방법
US11276456B2 (en) * 2020-05-29 2022-03-15 Micron Technology, Inc. Systems and methods for capture and replacement of hammered word line address
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11302376B2 (en) * 2020-08-25 2022-04-12 Micron Technology, Inc. Systems and methods for memory refresh
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
KR20220090937A (ko) * 2020-12-23 2022-06-30 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
CN112786087B (zh) * 2021-03-15 2022-04-26 长鑫存储技术有限公司 刷新电路及存储器
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
FR3121262A1 (fr) * 2021-03-29 2022-09-30 Upmem Dispositif mémoire et procédé de protection d’un dispositif mémoire de l’effet de martelage d’un rang
US11670349B2 (en) * 2021-03-31 2023-06-06 Changxin Memory Technologies, Inc. Memory circuit, memory precharge control method and device
KR20230022474A (ko) 2021-08-09 2023-02-16 삼성전자주식회사 메모리 장치 및 시스템
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
KR20230043618A (ko) * 2021-09-24 2023-03-31 삼성전자주식회사 로우 해머 제어 방법 및 메모리 장치
EP4181129A1 (en) * 2021-11-10 2023-05-17 Samsung Electronics Co., Ltd. Semiconductor memory device and method of operating the same
KR20230072283A (ko) 2021-11-17 2023-05-24 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
KR20230080776A (ko) 2021-11-30 2023-06-07 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
CN114420181B (zh) * 2022-01-14 2023-09-08 长鑫存储技术有限公司 刷新电路和存储器
US11922031B1 (en) * 2022-09-23 2024-03-05 Micron Technology, Inc. Apparatus with directed refresh management mechanism
CN116030859B (zh) * 2023-02-13 2023-06-16 长鑫存储技术有限公司 一种刷新控制电路及存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101896801A (zh) * 2007-12-17 2010-11-24 Nxp股份有限公司 存储元件的温度估计
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100273293B1 (ko) 1998-05-13 2001-01-15 김영환 리던던트 워드라인의 리프레쉬 구조
US8693269B2 (en) 2011-08-08 2014-04-08 Samsung Electronics Co., Ltd. Memory device for managing timing parameters
US11024352B2 (en) * 2012-04-10 2021-06-01 Samsung Electronics Co., Ltd. Memory system for access concentration decrease management and access concentration decrease method
US9030903B2 (en) * 2012-09-24 2015-05-12 Intel Corporation Method, apparatus and system for providing a memory refresh
US9032141B2 (en) 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9449671B2 (en) 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
KR102118520B1 (ko) 2013-08-09 2020-06-04 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리의 동작 방법
US9355689B2 (en) 2013-08-20 2016-05-31 Oracle International Corporation Detection of multiple accesses to a row address of a dynamic memory within a refresh period
WO2015030751A1 (en) 2013-08-28 2015-03-05 Hewlett-Packard Development Company, L.P. Refresh rate adjust
KR20150026227A (ko) 2013-09-02 2015-03-11 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20150033950A (ko) 2013-09-25 2015-04-02 에스케이하이닉스 주식회사 어드레스 검출회로, 메모리 및 메모리 시스템
KR102193993B1 (ko) * 2014-02-21 2020-12-22 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20170024307A (ko) * 2015-08-25 2017-03-07 삼성전자주식회사 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101896801A (zh) * 2007-12-17 2010-11-24 Nxp股份有限公司 存储元件的温度估计
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法

Also Published As

Publication number Publication date
CN107025927A (zh) 2017-08-08
US9892779B2 (en) 2018-02-13
KR102329673B1 (ko) 2021-11-22
US20170213586A1 (en) 2017-07-27
KR20170088502A (ko) 2017-08-02

Similar Documents

Publication Publication Date Title
CN107025927B (zh) 执行锤刷新操作的存储器设备和包括其的存储器系统
US9799390B2 (en) Memory for storing the number of activations of a wordline, and memory systems including the same
US10600470B2 (en) Memory device and memory system performing a hammer refresh operation and associated operations
CN107068174B (zh) 刷新控制器以及包括刷新控制器的存储器设备
KR100810040B1 (ko) 향상된 리프레시 메커니즘을 갖는 동기식 동적 메모리 회로 및 그 메모리 회로의 동작 방법
US20170140810A1 (en) Memory device and memory system including the same for controlling collision between access operation and refresh operation
TWI700585B (zh) 半導體裝置及包含該半導體裝置的記憶體系統
CN112997251A (zh) 具有行锤击地址锁存机构的设备
US7532521B2 (en) NOR-NAND flash memory device with interleaved mat access
US9905285B2 (en) Dynamic random access memory device and operating method with improved reliability and reduced cost
US10482938B2 (en) Word-line timing control in a semiconductor memory device and a memory system including the same
US10325643B2 (en) Method of refreshing memory device and memory system based on storage capacity
JP4750368B2 (ja) 不揮発性強誘電体メモリ及びその制御装置
CN107527649B (zh) 具有提高的延迟的存储器器件及其操作方法
US9384796B2 (en) Semiconductor memory device and memory system including the same
US20040136250A1 (en) Semiconductor memory device with improved precharge timing
US6327209B1 (en) Multi stage refresh control of a memory device
US20230221871A1 (en) Memory device and operating method thereof
US9361972B1 (en) Charge level maintenance in a memory
US20240071469A1 (en) Memory with single transistor sub-word line drivers, and associated systems, devices, and methods
KR20230108676A (ko) 메모리 장치 및 그것의 동작 방법
JP2015191676A (ja) 半導体装置
CN113889165A (zh) 用于驱动存储器阵列中数据线的设备和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant