KR20230072283A - 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법 - Google Patents

메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20230072283A
KR20230072283A KR1020210158856A KR20210158856A KR20230072283A KR 20230072283 A KR20230072283 A KR 20230072283A KR 1020210158856 A KR1020210158856 A KR 1020210158856A KR 20210158856 A KR20210158856 A KR 20210158856A KR 20230072283 A KR20230072283 A KR 20230072283A
Authority
KR
South Korea
Prior art keywords
victim
row
refresh
memory
point
Prior art date
Application number
KR1020210158856A
Other languages
English (en)
Inventor
김희중
김호연
류정민
조성진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210158856A priority Critical patent/KR20230072283A/ko
Priority to US17/735,542 priority patent/US11961550B2/en
Priority to CN202211363924.9A priority patent/CN116137166A/zh
Publication of KR20230072283A publication Critical patent/KR20230072283A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443—Sum of products
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)

Abstract

본 발명에 따른 메모리 장치는, 워드라인들과 비트라인들에 연결된 메모리 셀들을 갖는 메모리 셀 어레이, 빅팀 포인트 값들을 이용하여 타겟 로우 어드레스들 중에서 어느 하나를 리프레쉬 로우 어드레스로 선택하고, 상기 워드라인들 중에서 상기 리프레쉬 로우 어드레스가 지시하는 워드라인에 연결된 메모리 셀들에 리프레쉬 동작을 수행하는 타겟 로우 리프레쉬 로직, 상기 타겟 로우 어드레스들에 대한 상기 빅팀 포인트 값들을 저장하는 빅팀 포인트 테이블, 및 외부의 장치로부터 로우 어드레스가 수신될 때, 상기 타겟 로우 어드레스들 중에서 상기 로우 어드레스에 대응하는 적어도 하나의 타겟 로우 어드레스에 대한 빅팀 포인트 값을 누적하는 빅팀 포인트 누적기를 포함할 수 있다.

Description

메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법{MEMORY DEVICE, MEMORY SYSTEM HAVING THE SAME AND OPERATING METHOD THEREOF}
본 발명은 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법에 관한 것이다.
일반적으로, DRAM(Dynamic Random Access Memory)은 저장된 데이터를 유지하기 위하여 리프레쉬(refresh) 동작을 수행한다. 즉, DRAM은 리프레쉬 동작을 통해서 셀 커패시터에 저장된 데이터를 유지할 수 있다. 집적도의 증가와 같은 공정 기술의 발전에 따라 DRAM의 셀간 간격은 점차 좁아지고 있다. 그리고 셀간 간격의 축소로 인하여 인접한 셀이나 워드 라인에 의한 간섭이 점점 중요한 데이터 신뢰성 요인으로 작용하고 있다. 특정 셀에 상술한 간섭이 집중되더라도, DRAM과 같은 랜덤 액세스 메모리에서는 특정 어드레스에 대한 억세스를 제한하기 어려운 실정이다. 따라서, 특정 셀에 대한 디스터번스(disturbance)가 발생할 수 있고, 이러한 셀에 대한 리프레쉬 특성에도 영향을 미친다.
본 발명의 목적은 로우 해머 디스터번스를 줄이는 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 다른 목적은 더블-사이디드(double-sided) 로우 해머 공격을 방지하는 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 메모리 장치는, 워드라인들과 비트라인들에 연결된 메모리 셀들을 갖는 메모리 셀 어레이; 빅팀 포인트 값들을 이용하여 타겟 로우 어드레스들 중에서 어느 하나를 리프레쉬 로우 어드레스로 선택하고, 상기 워드라인들 중에서 상기 리프레쉬 로우 어드레스가 지시하는 워드라인에 연결된 메모리 셀들에 리프레쉬 동작을 수행하는 타겟 로우 리프레쉬 로직; 상기 타겟 로우 어드레스들에 대한 상기 빅팀 포인트 값들을 저장하는 빅팀 포인트 테이블; 및 외부의 장치로부터 로우 어드레스가 수신되고, 단위 시간 주기 마다 상기 타겟 로우 어드레스들 중에서 상기 로우 어드레스에 대응하는 적어도 하나의 타겟 로우 어드레스에 대한 빅팀 포인트 값을 누적하는 빅팀 포인트 누적기를 포함하고, 상기 누적된 빅팀 포인트 값은 사전에 결정된 시간에 상기 빅팀 포인트 테이블에 업데이트 되는 것을 특징으로 한다.
본 발명의 다른 실시 예에 따른 메모리 장치는, 타겟 로우 어드레스들의 각각에 대한 억세스 카운트 값을 저장하는 억세스 카운트 테이블; 상기 타겟 로우 어드레스들과 상기 타겟 로우 어드레스에 인접한 로우 어드레스들의 각각에 대한 빅팀 포인트 값을 저장하는 빅팀 포인트 테이블; 및 외부의 장치로부터 로우 어드레스가 수신될 때, 상기 억세스 카운트 테이블의 억세스 카운트 값들과 상기 빅팀 포인트 테이블의 빅팀 포인트 값들을 이용하여 새로운 빅팀 포인트 값을 계산하는 PIM(Processing-In-Memory) 모듈을 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은, 적어도 하나의 메모리 장치; 및 상기 적어도 하나의 메모리 장치를 제어하고, 누적된 ACT 값을 이용하여 리프레쉬 관리 커맨드를 발행하는 메모리 제어기를 포함하고, 상기 적어도 하나의 메모리 장치는, 상기 리프레쉬 관리 커맨드에 응답하여 빅팀 포인트 테이블을 이용하여 타겟 리프레쉬 동작을 수행하고, 상기 빅팀 포인트 테이블은 타겟 로우 어드레스들과 상기 타겟 로우 어드레스들에 인접한 로우 어드레스들에 대한 빅팀 포인트 값들을 저장하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 메모리 장치의 동작 방법은, 로우 어드레스를 수신하는 단계; 상기 로우 어드레스 및 상기 로우 어드레스에 인접한 적어도 하나의 어드레스에 대한 빅팀 포인트 값들을 발생하는 단계; 상기 빅팀 포인트 값들을 빅팀 포인트 테이블에 업데이트 하는 단계; 및 사전에 결정된 시간에서 상기 빅팀 포인트 테이블을 이용하여 타겟 리프레쉬 동작을 수행하는 단계를 포함하고, 상기 빅팀 포인트 값들을 발생하는 단계는, 단위 시간 주기마다 상기 수신된 로우 어드레스에 대응하는 빅팀 포인트 값들을 누적하는 단계; 및 상기 누적된 빅팀 포인트 값들을 이용하여 상기 로우 어드레스에 대응하는 상기 빅팀 포인트 값들을 계산하는 단계를 포함할 수 있다.
본 발명의 또 다른 실시 예에 따른 메모리 장치는, 메모리 제어기로부터 커맨드와 어드레스를 수신하고, 상기 커맨드를 디코딩하여 액티브 커맨드, 리프레쉬 커맨드, 쓰기 커맨드 혹은 읽기 커맨드를 출력하고, 상기 어드레스에 대응하는 로우 어드레스 및 컬럼 어드레스를 출력하는 커맨드 디코더 및 어드레스 버퍼; 상기 리프레쉬 커맨드 및 상기 로우 어드레스를 수신하고, 제 1 리프레쉬 어드레스를 출력하는 리프레쉬 제어기; 상기 로우 어드레스를 수신하고, 빅팀 포인트 테이블을 이용하여 로우 해머어드레스를 검출하고, 상기 검출된 로우 해머 어드레스를 제 2 리프레쉬 어드레스로 출력하는 로우 해머 검출기; 상기 로우 어드레스 및 상기 제 1 리프레쉬 어드레스를 중에서 어느 하나를 로우 어드레스 신호로 출력하는 로우 어드레스 발생기; 상기 제 1 리프레쉬 어드레스 및 상기 제 2 리프레쉬 어드레스 중에서 어느 하나를 타겟 리프레쉬 어드레스 신호로 출력하는 타겟 리프레쉬 어드레스 발생기; 상기 로우 어드레스 신호 및 상기 타겟 리프레쉬 어드레스 신호 중에서 어느 하나를 선택하고, 상기 선택된 어드레스 신호에 대응하는 워드라인 신호를 발생하고, 상기 워드라인 신호에 응답하여 복수의 워드라인들 중에서 어느 하나를 활성화시키는 로우 디코더; 상기 컬럼 어드레스를 수신하고, 상기 컬럼 어드레스에 응답하여 복수의 비트라인들에 중에서 적어도 하나의 비트라인을 활성화시키는 컬럼 디코더; 및 상기 복수의 워드라인들과 상기 복수의 비트라인들에 연결된 메모리 셀들을 갖는 메모리 셀 어레이를 포함하고, 상기 빅팀 포인트 테이블은 타겟 로우 어드레스들과 상기 타겟 로우 어드레스에 인접한 로우 어드레스들에 대한 빅팀 포인트 값을 저장하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법은, 빅팀 포인트 테이블을 이용하여 더블-사이디드 로우 해머 문제를 해결할 수 있다.
또한, 본 발명의 실시 예에 따른 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법은 로우 해머 공격을 방지함으로써, 데이터의 신뢰성을 향상시킬 수 있다.
이하에 첨부되는 도면들은 본 실시 예에 관한 이해를 돕기 위한 것으로, 상세한 설명과 함께 실시 예들을 제공한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템(10)을 예시적으로 보여주는 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 장치(100)를 예시적으로 보여주는 도면이다.
도 3a은 본 발명의 실시 예에 따른 TRR 로직(102)을 예시적으로 보여주는 도면이다.
도 3b는 본 발명의 다른 실시 예에 따른 TRR 로직(102a)을 예시적으로 보여주는 도면이다.
도 4a는 본 발명의 실시 예에 따른 타겟 로우 어드레스 판별 로직(340)을 예시적으로 보여주는 도면이다.
도 4b는 본 발명의 다른 실시 예에 따른 타겟 로우 어드레스 판별 로직(340a)을 예시적으로 보여주는 도면이다.
도 5a, 도 5b, 도 5c, 도 5d 및 도 5e는 본 발명의 실시 예에 따른 메모리 장치(100)에서 빅팀 포인트를 계산하는 과정을 예시적으로 보여주는 도면들이다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 빅팀 포인트 테이블을 이용하는 리프레쉬 동작의 효과를 설명하는 도면들이다.
도 7a, 도 7b, 도 7c 및 도 7d는 본 발명의 실시 예에 따른 메모리 장치에서 빅팀 포인트 테이블을 이용한 리프레쉬 동작을 개시하는 다양한 조건들을 설명하는 도면들이다.
도 8a 및 도 8b는 본 발명의 실시 예에 따른 빅팀 포인트 테이블이 메모리 장치에 업로드 되는 것을 보여주는 도면들이다.
도 9는 본 발명의 실시 예에 따른 메모리 장치의 동작 방법을 예시적으로 보여주는 흐름도이다.
도 10은 본 발명의 다른 실시 예에 따른 메모리 장치의 동작 방법을 예시적으로 보여주는 흐름도이다.
도 11a은 본 발명의 또 다른 실시 예에 따른 메모리 장치의 동작 방법을 예시적으로 보여주는 흐름도이다.
도 11b은 본 발명의 또 다른 실시 예에 따른 메모리 장치의 동작 방법을 예시적으로 보여주는 흐름도이다.
도 12는 본 발명의 실시 예에 따른 단위 시간 주기마다 빅팀 포인트 테이블을 업데이트 하는 과정을 예시적으로 보여주는 도면이다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템의 리프레쉬 동작을 예시적으로 보여주는 래더다이어그램이다.
도 14는 본 발명의 다른 실시 예에 따른 메모리 장치를 예시적으로 보여주는 도면이다.
도 15a 및 도 15b는 본 발명의 칩 형태로 구현된 로우 해머 보호 회로를 갖는 메모리 장치를 예시적으로 보여주는 도면들이다.
도 16은 본 발명의 다른 실시 예에 따른 메모리 시스템을 예시적으로 보여주는 도면이다.
도 17은 본 발명의 실시 예에 따른 RAA 리프레쉬 회로(220)를 예시적으로 보여주는 도면이다.
도 18은 본 발명의 실시 예에 따른 메모리 모듈(700)을 예시적으로 보여주는 도면이다.
도 19는 본 발명의 실시 예에 따른 컴퓨팅 시스템(1000)을 예시적으로 보여주는 도면이다.
도 20은 본 발명의 실시 예에 따른 복수의 레이어들을 구비하는 적층 구조의 반도체 패키지를 나타내는 블록도이다.
도 21은 본 발명의 실시 예에 따른 스택 반도체 칩을 포함하는 반도체 패키지를 나타내는 도면이다.
아래에서는 도면들을 이용하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시 할 수 있을 정도로 본 발명의 내용을 명확하고 상세하게 기재할 것이다.
일반적으로, 읽기 동작 혹은 쓰기 동작에서 선택된 워드라인으로 선택 워드라인 전압이 제공된다. 이때, 용량성 커플링(capacitive coupling) 효과에 의하여, 인접한 워드라인들에 선택 워드라인 전압을 인가하지 않더라도 워드라인의 전압이 상승된다. 선택 워드라인에 반복적인 억세스가 진행될 때, 인접한 워드라인들에 대응하는 메모리 셀들로부터 전하가 누설될 수 있다. 최인접 워드라인에 대한 이러한 현상을 로우 해머(row hammer)라고 부른다. 한편, 로우 해머를 검출 및 리프레쉬(refresh) 동작을 수행하는 기술은, 삼성전자에서 출원하였으며, 이 출원의 참고문헌으로 결합된 US 9,589,606, US 9,767,883, US 9,892,779, US 9,972,377, US 9,978,440, US 10,090,039, US 10,223,311 US 10,719,467, US 10,446,216, US 10,600,470, US 10,607,683, US 10,811,077, US 10,860,222, US 11,087,821, US 11,197,531에서 설명될 것이다.
본 발명의 실시 예에 따른 메모리 장치, 그것을 갖는 메모리 시스템 및 그것의 동작 방법은, 로우 해머 어드레스(row hammer address)에 연관된 빅팀 포인트 테이블(victim point table)을 관리함으로써, 효과적으로 로우 해머 완화(row hammer mitigation)를 달성할 수 있다. 여기서 빅팀 포인트 테이블은 공격 대상 로우(aggressor row)의 인접한 로우(adjacent row)에 대한 빅팀 포인트를 계산하고, 계산된 빅팀 포인트를 누적시키는 테이블이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템(10)을 예시적으로 보여주는 도면이다. 도 1을 참조하면, 메모리 시스템(10)은 메모리 장치(100, MEM) 및 그것을 제어하는 메모리 제어기(200, MEMCTRL)를 포함할 수 있다.
메모리 시스템(10)은 개인용 컴퓨터(Personal Computer) 혹은 모바일 전자기기 내에 포함되도록 구현될 수 있다. 모바일 전자기기는 랩탑 컴퓨터, 이동 전화기, 스마트폰, 태블릿 PC, PDA(Personal Digital Assistant), EDA(Enterprise Digital Assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(Portable Multimedia Player), PND(Personal Navigation Device 혹은 Portable Navigation Device), 휴대용 게임 콘솔(handheld game console), 모바일 인터넷 장치(Mobile Internet Device(MID)), 웨어러블 컴퓨터, IoT(Internet of Things) 장치, IoE(Internet of Everything) 장치, 혹은 드론(drone)으로 구현될 수 있다.
메모리 장치(100)는 데이터를 저장하도록 구현될 수 있다. 실시 예에 있어서, 메모리 장치(100)는 휘발성 메모리 장치로 구현될 수 있다. 예를 들어, 휘발성 메모리 장치는 RAM(Random Access Memory), DRAM(Dynamic RAM), SRAM (Static RAM), 혹은 LPDDR(Low Power Double Data Rate) DRAM로 구현될 수 있다. 실시 예에 있어서, 메모리 장치(100)는 비휘발성 메모리 장치로 구현될 수 있다. 예를 들어, 비휘발성 메모리 장치는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), 혹은 FRAM(Ferroelectric Random Access Memory)로 구현될 수 있다.
도 1을 다시 참조하면, 메모리 장치(100)는, 타겟 로우 리프레쉬 로직(TRR Logic, 102), 빅팀 포인트(victim point) 테이블(104), 및 빅팀 포인트 누적기(106), 및 메모리 셀 어레이(MCA, 110)를 포함할 수 있다.
타겟 로우 리프레쉬 로직(TRR Logic, 102)은 외부(예를 들어, MEMCNTL, 200)의 요청 혹은 내부의 요청에 따라 타겟 로우에 대한 리프레쉬 동작을 수행하도록 구현될 수 있다. 타겟 로우 리프레쉬 로직(102)은 빅팀 포인트 테이블(104)의 정보를 이용하여 타겟 로우에 대한 리프레쉬 동작을 수행할 수 있다.
빅팀 포인트 테이블(104)은 적어도 하나의 타겟 로우에 대한 빅팀 포인트 값을 포함할 수 있다. 예를 들어, 빅팀 포인트 테이블(104)은 복수의 타겟 로우 어드레스들 및 대응하는 빅팀 포인트 값들을 포함할 수 있다.
빅팀 포인트 누적기(106)는 타겟 로우에 대응하는 빅팀 포인트 값을 계산할 수 있다. 예를 들어, 빅팀 포인트 누적기(106)는 읽기/쓰기 요청된 로우 어드레스(row address)에 대응하는 인접 타겟 로우에 대하여 사전에 결정된 빅팀 포인트 값을 이전에 저장된 빅팀 포인트 값(VP_pre)에 누적시킬 수 있다. 또한, 빅팀 포인트 누적기(106)는 누적된 빅팀 포인트 값(VP_cur) 을 빅팀 포인트 테이블(104)에 업데이트 할 수 있다. 실시 예에 있어서, 빅팀 포인트 누적기(106)는 PIM(Processing In Memory)의 MAC(Multiplier-Accumulator)에 의해 구현될 수 있다.
메모리 셀 어레이(MCA, 110)는 복수의 메모리 뱅크들을 포함할 수 있다. 복수의 메모리 뱅크들의 각각은 워드라인들과 비트라인들에 연결된 복수의 메모리 셀들을 포함할 수 있다.
상술된 바와 같이, 메모리 장치(100)는 메모리 제어기(200)의 커맨드에 응답하거나 자체적으로 빅팀 포인트 테이블(104)을 이용하여 타겟 로우에 대한 리프레쉬 동작을 수행할 수 있다.
메모리 제어기(200)는 메모리 장치(100)에 저장된 데이터를 읽거나, 메모리 장치(100)에 데이터를 쓰도록 메모리 장치(100)를 제어하도록 구현될 수 있다. 메모리 제어기(200)는 클록(CLK)에 동기하여 메모리 장치(100)에 커맨드(CMD)와 어드레스(ADDR)를 제공함으로써, 메모리 장치(100)에 대한 쓰기 동작 혹은 읽기 동작을 제어할 수 있다. 또한, 데이터 라인들(DQ)로 입출력 하는 데이터는 메모리 제어기(200)와 메모리 장치(100) 사이에서 데이터 전송 클록(WCK)에 동기하여 송수신될 수 있다.
또한, 메모리 제어기(200)는 호스트(Host)와 메모리 장치(100) 사이에서 인터페이싱을 제공할 수 있다. 메모리 제어기(200)는 제어 신호 라인들(/RAS, /CAS, /WE), 어드레스 라인(ADD), 데이터 라인들(DQ), 및 경고 신호 라인 등에 의해서 메모리 장치(100)와 데이터 및 신호를 교환할 수 있다.
일반적인, 메모리 장치는 일정 시간(예를 들어, tREFI) 동안 로우의 액티브(ACT) 신호의 개수를 카운트하고, 가장 높은 카운트를 저장한 로우에 인접한 로우들(빅팀 로우들)에 대하여 추가적인 리프레쉬 동작을 수행하고 있다. 하지만, 이러한 메모리 장치는 정보 저장을 위한 자원이 제한적이고, 저장된 정보를 쉽게 유실되며, 또한, 빅팀 중심의 집계를 하지 못하고 있다. 빅팀 중심의 집계를 하더라도, 공격 로우에 대한 빅팀 로우의 어드레스를 억세스할 때마다 계산하는 것은 부담이 된다.
반면에, 본 발명의 실시 예에 따른 메모리 시스템(10)은 빅팀 포인트 테이블(104)를 이용하여 타겟 로우에 대한 리프레쉬 동작을 수행하는 메모리 장치(100)를 구비함으로써, 제한된 자원을 이용하여 효과적으로 로우 해머 공격에 대처할 수 있다. 빅팀 포인트 테이블(104)을 이용하여 빅팀 로우에 대하여 보다 정확하게 판별하고, 로우 해머 완화를 효과적으로 달성할 수 있다.
도 2는 본 발명의 실시 예에 따른 메모리 장치(100)를 예시적으로 보여주는 도면이다. 도 2를 참조하면, 메모리 장치(100)는 TRR 로직(102), 빅팀 포인트 테이블(104), 빅팀 포인트 누적기(106), 메모리 셀 어레이(110), 로우 디코더(120), 컬럼 디코더(125), 및 감지 증폭 회로(130)를 포함할 수 있다.
TRR 로직(102)은 복수의 타겟 로우들을 지시하는 어드레스들을 저장하는 제 1 레지스터들과 어드레스들의 각각에 대응하는 억세스 카운트/ACT 카운트를 수행하는 적어도 하나의 카운터, 및 대응하는 억세스 카운트 값들을 저장하는 제 2 레지스터들을 포함할 수 있다.
실시 예에 있어서, TRR 로직(102)은 외부 요청 혹은 내부 요청에 응답하여 활성화 될 수 있다. 예를 들어, TRR 로직(102)은 리프레쉬 관련된 커맨드에 응답하여 빅팀 포인트 테이블(104)를 이용하여 적어도 하나의 타겟 로우에 대한 리프레쉬 동작을 수행할 수 있다. 여기서 리프레쉬 관련된 커맨드는 메모리 제어기(200, 도 1 참조)로부터 주기적 혹은 비주기적으로 수신될 수 있다. 또한, TRR 로직(102)은 타겟 리프레쉬 수행 시점(예컨대, 주기적인 리프레쉬 시간(예를 들어, tREFI)의 종료 시점)이 도래할 때마다, 혹은 ACT 카운트 값이 사전에 결정된 값보다 클 때마다, 빅팀 포인트 테이블(104)을 이용하여 적어도 하나의 타겟 로우에 대한 리프레쉬 동작을 수행할 수 있다.
빅팀 포인트 테이블(104)은 타겟 로우들에 대한 빅팀 포인트 값들을 저장하는 테이블이다. 실시 예에 있어서, 빅팀 포인트 테이블(104)은 사전에 결정된 단위 시간(unit time) 마다 업데이트 될 수 있다. 여기서 사전에 결정된 단위 시간은 주기적인 리프레쉬 시간(예를 들어, tREFI)을 복수의 구간들로 구분할 때, 구분된 각각의 시간일 수 있다. 실시 예에 있어서, 복수의 구간들의 개수는 환경 정보에 따라 가변 될 수 있다. 여기서 환경 정보는 메모리 장치(100)의 동작 전압 혹은 온도 에 관련된 정보일 수 있다.
빅팀 포인트 누적기(106)는 사전에 결정된 단위 시간마다 타겟 로우들에 대한 빅팀 포인트 값들을 누적할 수 있다. 예를 들어, 빅팀 포인트 누적기(106)은 빅팀 포인트 테이블(104)로부터 이전 빅팀 포인트 값(VP_pre)에 타겟 로우에 대한 인접 로우에 대한 빅팀 포인트 값에 누적하고, 누적된 빅팀 포인트 값(VP_cur)를 빅팀 포인트 테이블(104)에 업데이트 할 수 있다.
실시 예에 있어서, 빅팀 포인트 테이블(104)의 업데이트는 PIM 기능을 통해 메모리 장치(100)에서 자체적으로 수행 가능하다. 예를 들어, 메모리 장치(100)의 PIM 모듈의 MAC(multiplier accumulator) 연산을 이용하여 빅팀 포인트 테이블(104)가 업데이트 될 수 있다. 실시 예에 있어서, 메모리 장치(100)는 자원이 풍부한 외부의 메모리 제어기에게 억세스 카운트 테이블만 주기적으로 전송할 수 있다.
실시 예에 있어서, 메모리 장치(100)는 빅팀 포인트 테이블(104)의 생성 및 관리를 수행할 수 있다. 실시 예에 있어서, 빅팀 포인트 테이블(104)의 생성 및 관리는 메모리 제어기의 요청에 응답하여 활성화 될 수 있다. 실시 예에 있어서, 메모리 장치(100)의 PIM 모듈은 각 단위 시간 주기(unit time period)마다 빅팀 포인트를 계산할 수 있다. 다른 실시 예에 있어서, 메모리 장치(100)는 계산된 빅팀 포인트를 메모리 제어기에 전송할 수 있다. 메모리 제어기는 빅팀 포인트를 수신하고, 누적 빅팀 포인트 테이블을 생성 및 관리할 수 있다.
메모리 셀 어레이(110)는 복수의 뱅크 어레이들을 포함할 수 있다. 뱅크 어레이들의 각각은 복수의 워드라인(WL)들과 복수의 비트라인(BL)들이 교차하는 지점에 형성되는 복수의 메모리 셀(MC)들을 포함할 수 있다. 도 2에 도시된 바와 같이, 복수의 메모리 셀들의 각각은 선택 트랜지스터와 커패시터로 구현될 수 있다.
로우 디코더(120)는 로우 어드레스(RA)를 수신하고, 로우 어드레스(RA)를 디코딩하여 로우 어드레스(RA)에 대응하는 워드라인을 활성화하도록 구현될 수 있다. 예를 들어, 활성화된 로우 디코더는 로우 어드레스(RA)에 대응하는 워드라인을 선택하고, 선택된 워드라인에 워드라인 전압을 인가할 수 있다.
컬럼 디코더(125)는 컬럼 어드레스(CA)를 수신하고, 컬럼 어드레스(CA)에 대응하는 비트라인들을 선택하고, 선택된 비트라인들에 대응하는 감지 증폭기들을 연결하도록 구현될 수 있다.
감지 증폭 회로(130)는 복수의 비트라인들에 연결된 복수의 감지 증폭기들을 포함할 수 있다. 복수의 감지 증폭기들의 각각은 비트라인에 대응하는 데이터를 감지하도록 구현될 수 있다. 예를 들어, 감지 증폭기들의 각각은 비트라인과 상보 비트라인에 연결될 수 있다. 복수의 감지 증폭기들의 각각은 선택된 비트라인에 연결된 메모리 셀에 데이터를 쓰거나, 선택된 비트라인에 연결된 메모리 셀로부터 저장된 데이터를 감지하도록 구현될 수 있다. 또한, 복수의 감지 증폭기들의 각각은 리프레쉬 동작에서 메모리 셀에 저장된 데이터를 다시 쓰도록 구현될 수 있다.
도 3a은 본 발명의 실시 예에 따른 TRR 로직(102)을 예시적으로 보여주는 도면이다. 도 3a를 참조하면, TRR 로직(102)은 제 1 레지스터들(310), 제 2 레지스터들(320), 억세스 카운터(320), 및 타겟 로우 어드레스 판별 로직(340)을 포함할 수 있다.
제 1 레지스터들(310)은 복수의 타겟 로우 어드레스들(TRA1 ~ TRA5)을 저장하도록 구현될 수 있다. 여기서는 설명의 편의를 위하여 타겟 로우 어드레스들의 개수는 5이지만, 본 발명이 여기에 제한되지 않는다고 이해되어야 할 것이다.
제 2 레지스터들(320)은 복수의 타겟 로우 어드레스들의 각각에 대한 억세스 카운트 값들(RCNT1 ~ RCNT5)을 저장하도록 구현될 수 있다.
억세스 카운터(320)는 입출력 요청에 따른 로우 어드레스(RA)를 수신하고 대응하는 타겟 로우 어드레스에 대한 카운트 값을 카운트-업 하도록 구현될 수 있다. 카운트-업된 카운트 값들은 제 2 레지스터들(320)에 저장될 수 있다. 한편, 타겟 로우 어드레스들(TRA1 ~ TRA5) 중에서 어느 하나의 리프레쉬 동작이 완료될 후에, 어느 하나의 타겟 로우 어드레스에 대응하는 레지스터의 카운트 값은 리셋 될 수 있다.
타겟 로우 어드레스 판별 로직(340)은 제 2 레지스터들(320)의 억세스 카운트 값들(RCNT1 ~ RCNT5) 혹은 빅팀 포인트 테이블(104)을 이용하여 리프레쉬를 수행할 타겟 리프레쉬 어드레스(TRADD)를 선택할 수 있다. 예를 들어, 타겟 로우 판별 로직(340)은 사전에 결정된 시간(예를 들어, tREFI)마다 빅팀 포인트 테이블(104)에서 가장 큰 빅팀 포인트를 갖는 로우 어드레스를 타겟 리프레쉬 어드레스(TRADD)로 선택할 수 있다. 또한, 타겟 로우 판별 로직(340)은 사전에 결정된 시간(예를 들어, tREFI)마다 억세스 카운트 값들(RCNT1 ~ RCNT5) 중에서 가장 큰 값을 갖는 로우 어드레스에 인접한 로우 어드레스들을 타겟 리프레쉬 어드레스(TRADD)로 선택할 수 있다. 여기서 사전에 결정된 시간은 복수의 단위 시간 주기들(unit time periods)의 집합일 수 있다.
한편, 본 발명의 실시 예에 따른 타겟 로우 어드레스 판별 로직은 전체 ACT 값에 따라 활성화될 수 있다.
도 3b는 본 발명의 다른 실시 예에 따른 TRR 로직(102a)을 예시적으로 보여주는 도면이다. 도 3b를 참조하면, TRR 로직(102a)은, 도 3b의 그것과 비교하여 입출력 동작에 응답하여 ACT 카운트 값을 카운트-업하는 전체 ACT 카운터(350)을 더 포함할 수 있다.
타겟 로우 어드레스 판별 로직(340a)은 전체 ACT 카운트 값이 사전에 결정된 값의 배수가 될 때마다 제 2 레지스터들(320)의 억세스 카운트 값들(RCNT1 ~ RCNT5) 혹은 빅팀 포인트 테이블(104)을 이용하여 리프레쉬를 수행할 타겟 리프레쉬 어드레스(TRADD)를 선택할 수 있다.
도 4a는 본 발명의 실시 예에 따른 타겟 로우 어드레스 판별 로직(340)을 예시적으로 보여주는 도면이다. 도 4a를 참조하면, 타겟 로우 어드레스 판별 로직(340)은 기준값 레지스터(342) 및 선택기(343)를 포함할 수 있다.
기준값 레지스터(342)는 억세스 카운트 기준값(RCNT_REF)을 저장할 수 있다.
선택기(343)는 억세스 카운트 값들(RCNT1 ~ RCNT5) 중에서 억세스 카운트 기준값(RCNT_REF)보다 큰 로우에 인접한 로우 어드레스들을 타겟 리프레쉬 어드레스(TRADD)로 선택할 수 있다. 실시 예에 있어서, 억세스 카운트 기준값(RCNT_REF)보다 작은 로우 어드레스들에 대한 리프레쉬 동작은 수행되지 않을 수 있다.
또한, 선택기(343)는 빅팀 포인트 테이블(104)에서 가장 큰 빅팀 포인트 값을 갖는 로우 어드레스를 타겟 리프레쉬 어드레스(TRADD)로 선택할 수 있다.
실시 예에 있어서, 빅팀 포인트 테이블(104)에서 빅팀 포인트 값의 최대값이 여러 개 존재할 때, 사전에 결정된 방식에 따라 빅팀 포인트 테이블(104)의 로우 어드레스들 중에서 어느 하나를 타겟 리프레쉬 어드레스(TRADD)로 선택할 수 있다. 여기서 사전에 결정된 방식은 로우 어드레스에 대응하는 번호에 따라 결정하는 방식일 수 있다. 예를 들어, 로우 어드레스에 대응하는 번호가 가장 큰 로우 어드레스가 타겟 리프레쉬 어드레스(TRADD)로 결정될 수 있다. 여기서 로우 어드레스에 대응하는 번호는 메모리 장치의 물리적인 위치를 지시하는 정보일 수 있다.
한편, 억세스 카운트 기준값(RCNT_REF)은 온도에 따라 가변 될 수 있다.
도 4b는 본 발명의 다른 실시 예에 따른 타겟 로우 어드레스 판별 로직(340a)을 예시적으로 보여주는 도면이다. 도 4b를 참조하면, 타겟 로우 어드레스 판별 로직(340a)은 도 4a의 그것(340)과 비교하여 온도 센서(341)를 더 포함할 수 있다.
도 5a, 도 5b, 도 5c, 도 5d 및 도 5e는 본 발명의 실시 예에 따른 메모리 장치(100)에서 빅팀 포인트를 계산하는 과정을 예시적으로 보여주는 도면들이다.
본 발명의 실시 예에 따른 메모리 장치는, 단위 시간 주기마다 각 로우의 누적 억세스 카운트 값을 집계하고, 빅팀 관점에서 누적된 빅팀 포인트를 계산하고, 대응하는 빅팀 포인트가 높은 순서에 따라 T-Refresh(타겟 리프레쉬) 대상인 로우를 선택할 수 있다.
아래에서는 빅팀 포인트를 계산하는 과정에 대하여 예시적으로 설명하겠다. 도 5a에 도시된 바와 같이, 5개의 로우들(R1 ~ R5)가 메모리 뱅크 내에서 순서대로 인접하여 존재한다고 가정하겠다. 여기서, 제 3 로우(R3)의 빅팀 포인트를 계산한다고 가정하겠다. 이 때, 제 3 로우(R3)에 최인접한 제 2 로우(R2)가 한 번 억세스 될 때마다, 제 3 로우(R3)의 빅팀 포인트는 1씩 증가될 수 있다. 마찬가지로, 반대 방향에서 제 3 로우(R3)에 최인접한 제 4 로우(R4)가 한 번 억세스 될 때마다, 제 3 로우(R3)의 빅팀 포인트는 1씩 증가될 수 있다.
또한, 제 3 로우(R3)에 하나 건너 인접한 로우들(R1 및 R5)도 제 3 로우(R3)에 피해를 줄 수 있다. 이때 최인접 로우들(R2 및 R4)만큼 피해를 주지는 않지만, 인접한 로우(R1 혹은 R5)가 한 번 억세스 될 때마다, 제 3 로우(R3)의 빅팀 포인트는 1보다는 작은 값(예를 들어, 0.25)만큼 증가될 수 있다. 즉, 억세스된 로우로부터 일정 거리 내에 있는 로우들에 대해 빅팀 포인트를 가산하고, 각 로우에 가산되는 빅팀 포인트 값은 억세스된 로우로부터의 거리가 증가함에 따라 감소될 수 있다.
상술된 방식으로 메모리 장치(100)는 누적 빅팀 포인트를 집계하고, T-Refresh를 수행해야 하는 시점에서 빅팀 포인트가 가장 높은 로우를 T-Refresh 대상 로우로 선택할 수 있다.
한편, 메모리 장치는 억세스된 로우의 인접 로우를 계산하고, 대응하는 인접 로우의 빅팀 포인트를 증가시키는 누적 동작을, 억세스 마다 수행할 수 있다. 이러한 방식은 많은 리소스를 소모할 수 있다. 본 발명의 실시 예에 따른 메모리 장치(100)는 일정 시간 구간마다 대응하는 시간 구간에서 억세스된 로우 어드레스와 억세스 카운트에 관련된 데이터를 계산할 수 있다. 또한, 빅팀 포인트 테이블(104)은 매 일정 시간 구간이 종료될 때마다 업데이트 할 수 있다. 이를 통해, 빅팀 포인트 테이블(104)이 자주 업데이트에 따른 리소스 소모가 방지될 수 있다.
단위 시간 주기(아래에서는 T1, 여기서 T1은 절대적인 시간 혹은 메모리 장치 내 각 로우에 대한 억세스 카운트 값의 총합으로 표현될 수 있음) 동안, 각 로우의 누적된 억세스 카운트에 대한 데이터, 즉 로우 억세스 테이블은 도 5에 도시된 바와 같이 계산될 수 있다. 즉, 도 5b에 도시된 바와 같이, t=0부터 t=T1까지 억세스 카운트를 누적함으로써 얻어진 로우 억세스 테이블이다. 이러한 로우 억세스 테이블은, R/H 방어 로직의 내부의 레지스터 및 카운터를 이용하여 계산될 수 있다.
이 때, 각 로우의 빅팀 포인트를 보여주는 빅팀 포인트 테이블은 도 5c에 도시된 바와 같이 계산될 수 있다. 즉, 도 5c은 t=0부터 t=T1까지의 빅팀 포인트를 누적함으로써 빅팀 포인트 테이블이다.
한편, t=T1인 시점에서, 도 5b과 같은 로우 억세스 테이블이 계산되면, R/H 방어 로직의 레지스터의 로우 어드레스 및 카운트 값은 초기화될 수 있다. 이 때부터 또 다른 T1 시간 길이 동안(즉, t=T1부터 t=2*T1까지의 시간 동안) 새로운 억세스 카운트가 집계 될 수 있다. 그러면 t=2*T1가 되는 시점에서, 도 5d에 도시된 로우 억세스 테이블이 얻어질 수 있다.
또한, 빅팀 포인트 테이블은 로우 억세스 테이블과 다르게 초기화하지 않고, 이전 데이터에 덧붙여 계속 누적시킬 수 있다. 그러면, t=2*T1가 되는 시점에서 도 5e의 빅팀 포인트 테이블이 얻어질 수 있다. 도 5e에 도시된 빅팀 포인트 테이블은, t=0부터 t=2*T1까지 빅팀 카운트를 모두 누적한 것이다. 이때, 도 5d을 참고하면, 제 15 로우(R15)는 최근(t=T1부터 t=2*T1까지의 시간 동안) 억세스된 기록이 있다. 따라서, 제 15 로우(R15)는 로우 리프레쉬가 된 것이다. 따라서, 제 15 로우(R15)의 빅팀 포인트는 30에서 0으로 초기화될 수 있다. 다만 제 15 로우(R15)가 t=T1부터 t=2*T1까지의 시간 동안 억세스된 기록이 있는 경우에도, 제 15 로우(R15)에 인접한 제 14 로우(R14) 혹은 제 16 로우(R16)가 t=T1부터 t=2*T1까지의 시간 동안 억세스된 기록이 있다면, 제 15 로우(R15)의 빅팀 포인트는 0으로 초기화된 후 제 14 로우(R14) 및 제 16 로우(R16)의 t=T1부터 t=2*T1까지의 시간 동안의 억세스 기록에 기초하여 가산될 수 있다. 예컨대, t=T1부터 t=2*T1까지의 시간 동안 제 15 로우(R15)가 억세스된 기록이 있지만, 해당 시간 동안 제 14 로우(R14)가 20회, 제 16 로우(R16)가 30회 억세스 되었다면, 제 15 로우(R15)의 빅팀 포인트는 30에서 0으로 초기화된 후, 제 14 로우(R14)와 제 16 로우(R16)의 억세스 횟수의 합인 50만큼 증가됨으로써, 최종적으로 50이 될 수 있다.
상술된 바와 같이, 빅팀 포인트 테이블의 누적 동작은 T1의 시간이 경과할 때마다 계속 진행될 수 있다. 또한, T-Refresh의 수행 시점이 될 때, 해당 시점의 빅팀 포인트 테이블에서 빅팀 포인트가 가장 높은 로우(적어도 하나)에 대해 T-refresh가 수행될 수 있다. 이 후에, T-refresh의 대상이 된 로우의 빅팀 포인트는 0으로 초기화될 수 있다.
한편, 상술된 시간 구간의 길이(T1)는 실시간으로 탐지되는 로우 해머 공격 위험도에 따라 적응적으로 변경될 수 있다. 예컨대, 시간 구간의 길이(T1)는 로우 해머 공격 위험도를 나타낼 수 있는 한 지표인 탈락 카운트(eviction count)(로우 어드레스가 레지스터로부터 탈락(eviction)된 횟수)에 따라 적응적으로 변경될 수 있다. 너무 잦은 탈락이 발생하는 점은 로우 억세스 테이블의 정확도가 낮을 수 있다는 것을 의미한다. 이 때문에, 로우 억세스 테이블의 정확도를 일정 수준 이상 보장하기 위해 상술된 방식이 적용될 수 있다. 예를 들어, 가장 최근의 타겟 리프레쉬 주기(예컨대, tREFI)에서의 탈락 카운트가 바로 직전의 타겟 리프레쉬 주기에서의 탈락 카운트에 비해 증가한 정도(예컨대, 증가율 혹은 증가한 횟수)가 일정 수준 이상일 경우, 다음 타겟 리프레쉬 주기에서는 상기 시간 구간의 길이(T1)를 감소시킴으로써, 빅팀 포인트 테이블의 업데이트가 보다 자주 이루어지도록 할 수 있다. 또 다른 예로서, 직전의 빅팀 포인트 테이블의 업데이트 시점부터의 탈락 카운트가 N회(N은 자연수)만큼 누적되었을 경우, 빅팀 포인트 테이블의 업데이트 동작이 수행되도록 할 수 있다.
본 발명의 실시 예에 따른 메모리 장치는 각 로우가 받은 피해의 정도에 관한 데이터를 통해, T-Refresh 대상 로우를 높은 정확도로 결정할 수 있다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 빅팀 포인트 테이블을 이용하는 리프레쉬 동작의 효과를 설명하는 도면들이다. 로우 해머는, 비교적 짧은 시간 내에 집중적으로 활성화 되는 공격자 로우(aggressor row)가 유발하는 전자기적 간섭 현상에 의해, 해당 로우에 인접한 로우(victim row) 에 저장된 비트가 플립(flip)됨으로써 정보가 유실되는 현상을 의미한다. 이러한 로우 해머 문제는 제품의 공정이 미세화되면서 더욱 심화되고 있다. 로우 해머를 야기하는 공격자 로우(aggressor row)를 검출 하기 위하여, 로우 해머 완화 로직은 로우들의 억세스 카운트를 집계하고 있지만, 정보 저장을 위한 리소스가 제한적이고, 저장된 정보가 쉽게 유실되고, 또한 빅팀 중심의 집계가 불가능하다.
도 6a에 도시된 바와 같이, 빅팀 중심의 집계를 한다 해도, 공격자 로우(aggressor row)의 빅팀 로우의 어드레스를 억세스 마다 계산하는 것은 부담이 된다.
도 6b에 도시된 바와 같이, T-refresh 주기(예를 들어, tREFI)는 복수의 단위 시간 주기(unit time period)로 분할될 수 있다. 실시 예에 있어서, 단위 시간 주기는 절대적인 시간일 수 있다. 예컨대, 단위 시간 주기는 T-Refresh 주기의 10분의 1만큼의 길이를 갖도록 설정될 수 있다. 다른 실시 예에 있어서, 단위 시간 주기는 각 로우의 억세스 카운트의 총합일 수 있다. 예컨대, 단위 시간 주기는, 해당 단위 시간 주기가 시작된 때부터 메모리 장치의 로우들에 대해 가해진 총 억세수 횟수가 100회에 도달했을 경우 종료되도록 설정될 수 있다. 실시 예에 있어서, 단위 시간 주기 내에서, 각 로우의 억세스 카운트를 집계함으로써, 억세스 카운트 테이블이 생성될 수 있다.
실시 예에 있어서, 단위 시간 주기 마다, 억세스 카운트 테이블에 기초하여 빅팀 포인트 테이블이 업데이트 될 수 있다. 여기서, 빅팀 포인트는 특정 로우 어드레스가 인접 어드레스의 억세스로 인한 피해 정도를 지시한다.
실시 예에 있어서, 억세스 카운트 테이블은 단위 시간 주기 별로 각각 집계될 수 있다. 실시 예에 있어서, 각 단위 시간 주기의 억세스 카운트 테이블에 의해 계산된 빅팀 포인트가 계속적으로 누적되고, 누적된 값은 빅팀 포인트 테이블에 업데이트 될 수 있다.
도 7a, 도 7b, 도 7c 및 도 7d는 본 발명의 실시 예에 따른 메모리 장치에서 빅팀 포인트 테이블을 이용한 리프레쉬 동작을 개시하는 다양한 조건들을 설명하는 도면들이다.
도 7a에 도시된 바와 같이, 메모리 장치(MEM, 100)는 메모리 제어기(MENCNTL, 200)로부터 특수 커맨드를 수신하고, 특수 커맨드에 응답하여 빅팀 포인트 테이블(104)을 이용한 리프레쉬 동작을 수행할 수 있다. 도 7b에 도시된 바와 같이, 메모리 장치(MEM, 100)는 자체적으로 ACT 카운트를 모니터링 하고, 전체 ACT 카운트 값이 사전에 결정된 값의 배수일 때마다 빅팀 포인트 테이블(104)을 이용한 리프레쉬 동작을 수행할 수 있다. 도 7c에 도시된 바와 같이, 메모리 장치(MEM, 100)는 메모리 장치의 온도가 고온일 때 빅팀 포인트 테이블(104)을 이용한 리프레쉬 동작을 수행할 수 있다. 도 7d에 도시된 바와 같이, 메모리 장치(MEM, 100)는 내부 클록의 카운트 값이 사전에 결정된 값의 배수일 때마다 빅팀 포인트 테이블(104)을 이용한 리프레쉬 동작을 수행할 수 있다.
한편, 본 발명의 실시 예에 따른 빅팀 포인트 테이블은 주기적 혹은 비주기적으로 메모리 장치에 업로드 될 수 있다.
도 8a은 본 발명의 실시 예에 따른 빅팀 포인트 테이블이 메모리 장치에 업로드 되는 것을 보여주는 도면이다. 도 8a를 참조하면, 메모리 셀 어레이(110)은 데이터 셀 어레이(DCA, 111) 및 리던던시 셀 어레이(RCA, 112)를 포함할 수 있다. 빅팀 포인트 테이블(104)는 주기적 혹은 비주기적으로 리던던시 셀 어레이(112)의 특정 영역에 업로드 될 수 있다.
실시 예에 있어서, 빅팀 포인트 테이블(104)은 내부 커맨드에 따라 여분의 메모리 셀에 저장될 수 있다. 이러한 로딩 동작은 빅팀 포인트 테이블(104)의 저장을 위한 충분한 용량을 확보하기 위함이다. 이를 통해 로딩 동작은 정보 누락을 방지할 수 있다.
메모리 셀의 일부는 빅팀 포인트 테이블을 저장하는 데 할애 될 수 있다. 빅팀 포인트의 계산 및 업데이트 동작은 메모리 장치(100)의 별도의 로직에서 수행될 수 있다. 이때, 별도 로직은 빅팀 포인트 테이블의 업데이트가 필요한 시점마다, 로우 해머 방어 로직의 레지스터 값을 읽어서 로우 억세스 테이블을 생성하고, 전용 메모리 셀(112)로부터 이전까지의 빅팀 포인트 테이블을 불러와서, 로우 억세스 테이블의 값을 이용하여 빅팀 포인트 테이블을 업데이트할 수 있다. 업데이트된 빅팀 포인트 테이블은 다시 전용 메모리 셀에 저장될 수 있다. 실시 예에 있어서, 로우 억세스가 있을 때마다 이루어지는 로우 억세스 테이블의 업데이트 동작과 비교하여 빅팀 포인트 테이블(104)의 업데이트 동작은 자주 이루어지는 않는다. 따라서 별도 로직은 상대적으로 여유 있게 상술된 동작을 수행할 수 있다.
도 8b는 본 발명의 실시 예에 따른 빅팀 포인트 테이블을 업데이트하는 과정을 예시적으로 보여주는 도면이다. 도 8b를 참조하면, 빅팀 포인트 테이블(804)을 업데이트 하는 과정은 다음과 같다.
빅팀 포인트 테이블(804)의 업데이트 시, 메모리 장치(100)는 내부에 구현된 PIM 모듈(810)의 MAC(multiplier-accumulator) 연산 기능을 이용할 수 있다. 예를 들어, 전용 메모리 셀(dedicated DRAM cell) 중에서 제 1 전용 로우(X1)에, 'R3, 5000'이라는 정보가 저장되어 있다고 가정 하자. 이는 제 3 로우(R3)의 빅팀 포인트가 5000임을 의미한다. 이러한 상황에서, 빅팀 포인트 테이블(804)의 업데이트가 필요한 시점이 될 때, 가장 최근의 단위 시간 주기 동안 제 3 로우(R3)에 바로 인접한 제 2 로우(R2)가 300회, 하나 건너 인접한 제 5 로우(R5)가 200회 억세스 되었다고 가정하겠다.
이때, PIM 모듈(810)은 억세스 카운트 테이블(802)로부터 억세스 카운트 값들과 제 1 전용 로우(X1)으로부터 'R1, 5000'이라는 값을 읽고, MAC 연산을 통해 5350 (1*300 + 0.25*200 + 5000)을 획득할 수 있다. 여기서 0.25는 하나 건너 인접한 로우로부터 피해를 받았을 경우의 웨이트(weight) 값이다. 이에 PIM 모듈(810)은 'R1, 5350'이라는 값을 전용 메모리 셀 중에 제 2 전용 로우(X2)에 저장할 수 있다. 다음 업데이트 시, PIM 모듈은 제 2 전용 로우(X2)로부터 값을 읽고, MAC 연산을 수행하고, 제 1 전용 로우(X1)에 저장할 수 있다.
실시 예에 있어서, 전용 메모리 셀은 사용되는 공간을 줄이기 위해, 빅팀victim 포인트 값의 LSB(Least Significant Bits) 측의 몇 비트를 빼고, 저장될 수도 있다. 예를 들어, 49(이진수로 '110001')라는 빅팀 포인트 값을 저장하고자 할 때, 뒤의 3 비트인 '001'을 떼고 앞의 3 비트인 '110'만 전용 메모리 셀에 저장될 수 있다. 이때, 하나의 빅팀 포인트 값 당 세 개의 메모리 셀이 절약될 수 있다. PIM 모듈(810)이 저장된 값을 읽을 때, '110'으로 저장된 값의 뒤쪽에 0을 3 개 붙여 '110000(십진수로 48)'로 인식할 수 있다. 약간의 오차(49가 48로 인식)가 발생할 수 있지만, 빅팀의 추세(trend) 관점에서 큰 지장이 없다.
한편, 상술된 PIM 모듈(810)을 이용한 방식과 달리, 메모리 장치(100)는 빅팀 포인트 테이블의 업데이트가 필요한 시점마다, 풍부한 리소스를 갖는 제어기로 필요한 정보를 전송하고, 빅팀 포인트 테이블의 업데이트를 요청할 수도 있다. 구체적으로, 메모리 장치(100)는 단위 시간 주기가 종료될 때마다, 대응하는 단위 시간 주기 동안의 각 로우의 억세스 카운트를 나타내는 로우 억세스 테이블을 제어기로 전달할 수 있다. 제어기는 로우 억세스 테이블을 이용하여, 대응하는 단위 시간 주기 동안의 각 로우의 빅팀 포인트를 계산하고, 계산 결과를 메모리 장치(100)로 전송할 수 있다. 메모리 장치(100)는 이렇게 계산 결과에 기초하여, 전용 메모리 셀에 저장된 빅팀 포인트 테이블을 업데이트할 수 있다.
다른 실시 예에 있어서, 제어기는 빅팀 포인트 테이블의 생성 및 업데이트까지 모두 수행하도록 구현될 수도 있다. 이 경우, 타겟 리프레쉬 주기 시작 시, 제어기는 초기화 상태(모든 로우의 빅팀 포인트가 0)의 빅팀 포인트 테이블을 생성할 수 있다. 제어기는 단위 시간 주기가 종료될 때마다 메모리 장치(100)로부터 수신된 해당 단위 시간에 대응하는 로우 억세스 테이블을 이용하여 빅팀 포인트 테이블의 업데이트를 수행할 수 있다. 타겟 리프레쉬 주기가 종료되면, 제어기는 해당 타겟 리프레쉬 주기 종료 시까지 업데이트된 빅팀 포인트 테이블에 기초하여 타겟 리프레쉬 대상이 될 타겟 리프레쉬 어드레스를 선택하고, 선택의 결과를 메모리 장치(100)에 제공함으로써 타겟 리프레쉬 어드레스에 대해 타겟 리프레쉬를 수행할 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 장치의 동작 방법을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 9을 참조하면, 메모리 장치(100)는 다음과 같이 동작할 수 있다.
메모리 장치(100)는 메모리 제어기(200, 도 1 참조)의 입출력 요청에 따른 로우 어드레스를 수신할 수 있다(S110). 메모리 장치(100)는 로우 어드레스에 대응하는 타겟 로우 어드레스들에 대한 빅팀 포인트를 발생할 수 있다(S120). 메모리 장치(100)는 빅팀 포인트를 빅팀 포인트 테이블에 업데이트 할 수 있다(S130). 이후에, 메모리 장치(100)는 로우 억세스 카운트와 빅팀 포인트 테이블을 이용하여 리프레쉬 동작을 수행할 수 있다(S140).
도 10은 본 발명의 다른 실시 예에 따른 메모리 장치의 동작 방법을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 10을 참조하면, 메모리 장치는 다음과 같이 동작할 수 있다. 메모리 장치(100)는 메모리 제어기(200)로부터 특수 커맨드를 수신할 수 있다(S210). 메모리 장치(100)는 빅팀 포인트 테이블을 이용하여 리프레쉬 동작을 수행할 수 있다(S220).
도 11a은 본 발명의 또 다른 실시 예에 따른 메모리 장치의 동작 방법을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 11a을 참조하면, 메모리 장치는 다음과 같이 동작할 수 있다.
메모리 장치(100)는 로우 해머 공격을 모니터링 할 수 있다(S310). 메모리 장치(100)는 빅팀 포인트 테이블을 업데이트하기 위한 단위 시간 주기가 종료되었는지를 판별할 수 있다(S320). 만일, 단위 시간 주기가 종료된 경우, 메모리 장치(100)는 PIM을 이용하여 빅팀 포인트 테이블을 업데이트할 수 있다(S330). 반면에, 단위 시간 주기가 종료되지 않은 경우, S310 단계로 진입될 수 있다. 이후에, 메모리 장치(100)는 빅팀 포인트 테이블을 리던던시 셀 어레이(RCA)로 로드 할 수 있다(S340).
한편, 본 발명의 실시 에에 따른 메모리 장치는 로우 해머 공격을 검출하면서 실시간으로 단위 시간 주기를 조절할 수도 있다.
도 11b은 본 발명의 또 다른 실시 예에 따른 메모리 장치의 동작 방법을 예시적으로 보여주는 흐름도이다. 도 11b을 참조하면, 동작 방법은 도 11a에 도시된 그것과 비교하여 로우 해머 공격을 감지할 때 단위 시간 주기를 조절하는 단계(S315)를 더 포함하고 있다.
실시 예에 있어서, 단위 시간 주기는, 로우 해머 공격의 검출 결과에 따라 적응적으로 조절될 수 있다. 예를 들어, 로우 어드레스를 저장하기 위한 레지스터에서 어드레스의 탈출(eviction)이 증가할 때, 단위 시간 주기는 사전에 결정된 시간만큼 짧아 질 수 있다. 실시 예에 있어서, 억세스 집중이 없는 이상적인 경우(예컨대, 한 T-refresh의 주기 동안 어드레스의 탈출이 소정의 문턱 횟수 이하일 경우), 단위 시간 주기는 T-refresh의 주기와 동일할 수 있으며, 따라서 본 발명이 사실상 적용되지 않을 수 있다. 즉, 위험한 상황에서만 본 발명이 동작하도록 하는 선택적 적용 가능하다.
도 12는 본 발명의 실시 예에 따른 단위 시간 주기마다 빅팀 포인트 테이블을 업데이트 하는 과정을 예시적으로 보여주는 도면이다.
도 12에 도시된 바와 같이, 단위 시간 주기마다, 억세스 카운트 테이블에 기초하여, 빅팀 포인트 테이블이 업데이트 될 수 있다. 빅팀 포인트는 사전에 결정된 로우 어드레스가 인접 어드레스의 억세스로 인해 피해를 받은 정도를 나타낸다. 억세스 카운트 테이블은 매 단위 시간 주기 별로 각각 집계되고, 빅팀 포인트 테이블은 각 단위 시간 주기의 억세스 카운트 테이블에 의해 계산된 빅팀 포인트를 계속적으로 누적함으로써 업데이트될 수 있다.
실시 예에 있어서, 빅팀 포인트 테이블에 기초하여 과도하게 피해를 받은 빅팀 어드레스에 대한 T-Refresh가 수행될 수 있다. 실시 예에 있어서, T-refresh 시점 도래 시, 가장 높은 빅팀 포인트를 갖는 로우 어드레스에 대한 리프레쉬가 수행될 수 있다. 모든 로우의 빅팀 포인트가 기준값 미만일 경우, T-refresh가 스킵 될 수 있다. 실시 예에 있어서, T-refresh된 빅팀 어드레스의 빅팀 포인트는 리셋 될 수 있다.
실시 예에 있어서, 억세스가 이루어진 로우가 빅팀 포인트 테이블에 있을 때, 대응하는 로우는 빅팀 포인트를 초기화할 수 있다. 이는 억세스로 인해 refresh된 것과 동일한 효과를 얻었기 때문이다.
실시 예에 있어서, 빅팀 포인트는 억세스된 로우(aggressor row)로부터의 거리에 따라 다르게 설정될 수 있다. 예를 들어, 한 번의 aggressor row 억세스 마다, aggressor row에 바로 인접한 로우는 1만큼의 빅팀 포인트가 증가되고, 하나 건너 인접한 로우는 그보다 작은 폭으로(0.25 혹은 0.5만큼) 빅팀 포인트가 증가될 수 있다. 한편, 이러한 수치는 본 발명을 제한하지 않는다고 이해되어야 할 것이다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템의 리프레쉬 동작을 예시적으로 보여주는 래더다이어그램이다.
도 13을 참조하면, 메모리 제어기(MEMCNTL)는 로우 해머 관련된 리프레쉬 동작을 수행하기 위한 특수 커맨드를 발행하고, 발행된 특수 커맨드를 메모리 장치(MEM)로 전송할 수 있다(S10). 여기서 RFM 커맨드는 메모리 제어기(MEMCNTL)의 내부 정책에 따라 발행될 수 있다.
메모리 장치(MEM)는 단위 시간 주기마다 빅팀 포인트 테이블을 업데이트할 수 있다(S20). 메모리 장치(MEM)는 특수 커맨드를 수신하고, 수신된 특수 커맨드에 응답하여 빅팀 포인트 테이블을 이용하여 타겟 로우를 선택하고, 선택된 타겟 로우에 대한 리프레쉬 동작을 수행할 수 있다(S21). 이후, 메모리 장치(MEM)는 상술된 리프레쉬 동작에 따른 타겟 로우에 대한 카운트 값 및 빅팀 포인트 테이블을 업데이트 할 수 있다(S22). 이후에, 메모리 장치(MEM)는 빅팀 포인트 테이블을 리던던시 셀 어레이(RCA)에 로드 할 수 있다(S23). 이후에, 메모리 장치(MEM)는 단위 시간 주기마다 빅팀 포인트 테이블을 업데이트 할 수 있다(S24).
한편, 본 발명의 실시 예에 따른 메모리 장치는 메모리 제어기로부터 수신된 주기적인 리프레쉬 커맨드에 응답하여 리프레쉬 동작을 더 수행할 수 있다.
도 14는 본 발명의 다른 실시 예에 따른 메모리 장치를 예시적으로 보여주는 도면이다. 도 14를 참조하면, 메모리 장치(400)는 커맨드 디코더 및 어드레스 버퍼(410), 리프레쉬 제어기(420), 로우 해머 검출기(430), 로우 어드레스 발생기(440), 타겟 로우 어드레스 발생기(450), 로우 디코더(460), 컬럼 디코더(465) 및 메모리 셀 어레이(470)를 포함할 수 있다.
커맨드 디코더 및 어드레스 버퍼(410)는 커맨드(CMD)를 디코딩하여 액티브 커맨드(ACT), 리프레쉬 커맨드(REF), 리드 커맨드, 혹은 라이트 커맨드를 발생할 수 있다. 또한, 커맨드 디코더 및 어드레스 버퍼(410)는 어드레스(ADD)를 수신하여 로우 어드레스(RA) 및 컬럼 어드레스(CA)를 출력할 수 있다. 로우 어드레스(RA)는 액티브 커맨드(ACT)와 함께 입력되고, 컬럼 어드레스(CA)는 리드 커맨드 혹은 라이트 커맨드 함께 입력될 수 있다. 리프레쉬 커맨드(REF)은 셀프 리프레쉬 커맨드 혹은 오토 리프레쉬 커맨드일 수 있다. 여기서, 리프레쉬 커맨드(REF)가 셀프 리프레쉬 커맨드인 경우, 리프레쉬 커맨드(REF)는 내부적으로 발생될 수 있다. 또한, 리프레쉬 커맨드(REF)가 오토 리프레쉬 커맨드인 경우, 리프레쉬 커맨드(REF)은 외부의 제어기(MEMCNTL, 도 1 참조)로부터 제공될 수 있다.
리프레쉬 제어기(420)는 리프레쉬 커맨드(REF)에 응답하여 제 1 리프레쉬 로우 어드레스(RRA1)를 발생할 수 있다. 여기서 제 1 리프레쉬 로우 어드레스(RRA1) 는 메모리 셀 어레이(MCA, 470)의 복수의 워드라인들을 선택하기 위하여 이용되거나, 메모리 셀 어레이(470)의 복수의 블록들 선택하기 위하여 이용될 수 있다.
해머 로우 검출기(430)는 액티브 커맨드(ACT)에 응답하여 로우 어드레스(RA)를 입력하고, 억세스 카운트 테이블 및 빅팀 포인트 테이블(VPT)을 이용하여 빅팀 포인트를 계산하고, 계산된 빅팀 포인트를 이용하여 제 2 리프레쉬 로우 어드레스(RRA2)를 발생하도록 구현될 수 있다. 실시 예에 있어서, 빅팀 포인트의 계산 동작은 단위 시간 주기마다 수행될 수 있다.
로우 어드레스 발생기(440)는 액티브 커맨드(ACT)에 응답하여 로우 어드레스(RA)를 선택하고, 리프레쉬 커맨드(REF)에 응답하여 제 1 리프레쉬 로우 어드레스(RRA1)를 선택하여 로우 어드레스 신호(RADD)로 발생하도록 구현될 수 있다.
타겟 로우 어드레스 발생기(450)는 리프레쉬 커맨드(REF)에 응답하여 제 1 리프레쉬 로우 어드레스(RRA1) 및 제 2 리프레쉬 로우 어드레스(RRA)에 중에서 어느 하나를 타겟 로우 어드레스 신호(TRADD)를 출력하도록 구현될 수 있다.
로우 디코더(460)는 액티브 커맨드(ACT)에 응답하여 로우 어드레스 신호(RADD)를 디코딩하여 워드라인 신호들을 발생하거나, 리프레쉬 커맨드(REF)에 응답하여 로우 어드레스 신호(RADD) 및 타겟 로우 어드레스 신호(TRADD) 중 적어도 하나를 디코딩하여 워드라인 신호들을 발생하도록 구현될 수 있다. 발생된 워드라인 신호들에 의해 메모리 셀 어레이(470)의 워드라인들이 활성화 될 수 있다.
한편, 본 발명의 실시 예에 따른 메모리 장치는 별도의 칩 형태로 구현된 로우 해머 보호 회로를 구비할 수 있다.
도 15a 및 도 15b는 본 발명의 칩 형태로 구현된 로우 해머 보호 회로를 갖는 메모리 장치를 예시적으로 보여주는 도면들이다.
도 15a을 참조하면, 메모리 장치(400)는 적어도 하나의 메모리 칩(401)과 메모리 칩(401)의 로우 해머를 방어하기 위한 로우 해머 보호 회로(402)를 포함할 수 있다. 로우 해머 보호 회로(402)는 제어기(CNTL)로부터 수신된 커맨드(예를 들어, RFM CMD)에 응답하여 도 1 내지 도 14에서 설명된 빅팀 포인트 테이블을 이용한 로우 해머 방어 동작을 수행할 수 있다.
한편, 본 발명의 실시 예에 따른 메모리 장치는 로우 해머를 실시간으로 모니터링 하고, 그 결과에 따른 경고 신호를 출력할 수도 있다.
도 15b를 참조하면, 메모리 장치(400a)는 도 15a의 그것과 비교하여 로우 해머 검출 회로(403)를 더 포함하고 있다. 로우 해머 검출 회로(403)는 로우 해머 공격을 실시간으로 모니터링 하고, 로우 해머 공격이 예상될 때 경고 신호를 제어기(CNTL)로 출력할 수 있다. 제어기(CNTL)는 이러한 경고 신호를 수신하고, 로우 해머 보호 회로(402)를 활성화하기 위한 커맨드(예를 들어, RFM CMD)를 메모리 장치(400 a)에 출력할 수 있다.
한편, 본 발명의 실시 예에 따른 메모리 장치는 리프레쉬 관리 커맨드에 연계하여 동작할 수도 있다.
도 16은 본 발명의 다른 실시 예에 따른 메모리 시스템을 예시적으로 보여주는 도면이다. 도 16을 참조하면, 메모리 시스템(20)은 메모리 장치(100a) 및 메모리 제어기(200a)를 포함할 수 있다.
도 16을 다시 참조하면, 메모리 장치(100)는 모드 레지스터 회로(101, MRS), 타겟 로우 리프레쉬 로직(TRR Logic, 102a), 빅팀 포인트 테이블(104), 빅팀 누적기(106) 및 메모리 셀 어레이(MCA, 110)를 포함할 수 있다.
모드 레지스터 회로(101)는 동작 모드를 설정하기 위한 값들을 저장하는 복수의 모드 레지스터들을 포함할 수 있다. 특히, 모드 레지스터 회로(101)는 타겟 로우에 대한 리프레쉬 동작을 수행하기 위한 제 1 모드 레지스터(101-1), 제 2 모드 레지스터(101-2), 제 3 모드 레지스터(101-3)를 포함할 수 있다.
제 1 모드 레지스터(101-1)는 RAA(Rolling Accumulated ACT) 값을 비교하기 위한 기준값(RAAIMT, 제 1 값)를 저장할 수 있다. 여기서 RAA 값은 타겟 로우에 대한 시스템(제어기)에서 측정하는 실제의 ACT 횟수를 의미한다. 즉, RAAIMT는 RFM(Refresh Management Mode) 커맨드 발행하기 위한 임계 값이다. 예를 들어, 제어기(200)는 타겟 로우에 대한 RAA 값이 RAAIMT 보다 클 때 RFM 커맨드를 발행할 수 있다.
제 2 모드 레지스터(101-2)는 RFM 커맨드 발행 이후에 저장된 RAA 값을 감소하기 위한 최소값(RAADEC, 제 2 값)을 저장할 수 있다. RAADEC은 한번 RFM 커맨드를 발행할 때 감소되는 RAA 값의 최소 단위값이다. 실시 예에 있어서, RAA 값은 RFM 커맨드 발행 이후에 RAAIMT x RAADEC 만큼 감소될 수 있다.
제 3 모드 레지스터(101-3)는 RAA 값의 최대값(RAAMMT)을 결정하는데 필요한 값(RAAMULT, 제 3 값)을 저장할 수 있다. RAAMULT는 한번 REF 커맨드를 발행할 때 RAADEC의 몇 배씩 감소되는 지 결정하는 파라미터이다. 여기서 RAA 값의 최대값(RAAMMT)은 RAAIMT x RAAMULT이다.
실시 예에 있어서, RAAIMT, RAADEC, 및 RAAMULT는 메모리 장치(100)의 초기화 동작시 트레이닝에 의해 결정될 수 있다. 다른 실시 예에 있어서, RAAIMT, RAADEC, 및 RAAMULT는 RFM 커맨드에 응답하여 실시간으로 업데이트 될 수 있다. 예를 들어, RAAIMT, RAADEC, 및 RAAMULT는 위험 레벨(risk level)에 따라 결정될 수 있다.
타겟 로우 리프레쉬 로직(TRR Logic, 102a)은 RFM 커맨드에 응답하여 빅팀 포인트 테이블(104)을 이용한 리프레쉬 동작을 수행하도록 구현될 수 있다. 빅팀 포인트 테이블(104)은 단위 시간 주기 동안에 빅팀 포인트 누적기(106)에 의해 업데이트 될 수 있다.
메모리 제어기(200)는 메모리 장치(100)로부터 제공되는 경고 신호를 참조하여 리프레쉬 커맨드를 전달할 수 있다. 예를 들어, 메모리 장치(100)로부터 출력되는 경고 신호가 활성화되면, 메모리 제어기(200)는 제어 신호들(예를 들어, /RAS, /CAS, /WE)에 의한 오토 리프레쉬(Auto Refresh) 커맨드를 메모리 장치(100)로 전달할 수 있다. 또한, 메모리 제어기(200)는, 도 16에 도시된 바와 같이, RAA 값에 따라 RFM 커맨드를 발행할 수 있다. 메모리 제어기(200)는 RAA 리프레쉬 회로(220) 및 버퍼 메모리(220)를 포함할 수 있다.
RAA 리프레쉬 회로(220)는 복수의 타겟 로우들에 대한 RAA 값들을 저장 및 관리하도록 구현될 수 있다. RAA 리프레쉬 회로(220)는 타겟 로우에 대한 RAAIMT, RAADEC, 및 RAAMULT을 이용하여 RAA 값에 따라 RFM 커맨드를 발행할 수 있다. 여기서 RFM 커맨드는 메모리 장치(100)의 모드 레지스터 회로(101)의 저장된 값들(RAAIMT, RAADEC, RAAMULT)의 변경을 지시하는 특정 비트(RU 비트)를 포함할 수 있다.
버퍼 메모리(220, BUF)는 메모리 장치(100)로부터 RAAIMT, RAADEC, 및 RAAMULT를 수신 및 저장할 수 있다.
도 17은 본 발명의 실시 예에 따른 RAA 리프레쉬 회로(220)를 예시적으로 보여주는 도면이다.
메모리 제어기(200)의 버퍼 메모리(210)는, 복수의 타겟 로우들에 대응하고, RAA(Rolling Accumulated ACT) 값을 저장하는 레지스터들을 포함할 수 있다. RAA 리프레쉬 회로(220)의 RAA 카운터(221)는 ACT 시, ACT된 뱅크의 RAA 값을 1만큼 증가시킬 수 있다. 대응하는 레지스터에 RAA 값이 저장될 수 있다. 비교기(CMP, 222)는 타겟 로우에 대응하는 레지스터에 저장된 RAA 값이 RAAIMT보다 클 때 RFM 커맨드를 출력할 수 있다. 이때, RFM 커맨드는 메모리 장치(100)의 TRR 로직(102)로 전송될 수 있다. RFM 커맨드가 발행되면, RAA 리프레쉬 회로(200)는 타겟 로우에 대응하는 RAA 값을 RAAIMT 혹은 RAAIMT x RAADEC 만큼 감소시킬 수 있다. 감소된 RAA 값은 대응하는 레지스터에 저장될 수 있다.
만일, 타겟 로우의 대응하는 RAA 값이 최대값(RAAMMT = RAAIMT*RAAMULT)에 도달하면, RAA 리프레쉬 회로(220)는 더 이상 ACT하지 않고 RFM 커맨드를 발행하고, 발행된 RFM 커맨드를 메모리 장치(100)의 TRR 로직(102)로 전송할 수 있다. 일반적으로, RFM 커맨드는 postpone될 수 있기 때문에, 레지스터에 저장된 RAA 값이 RAAIMT보다 커질 수 있다.
메모리 제어기(200)는 시스템 부팅시 메모리 장치(100)의 내부의 RAAIMT, RAADEC, RAAMULT를 읽어와 저장할 수 있다. RAA 리프레쉬 로직(220)은 저장된 RAAIMT, RAADEC, RAAMULT을 이용하여 RAA 동작에 이용할 수 있다. 또한, 메모리 제어기(200)는 RFM 커맨드에 레지스터 업데이트 비트(RU 비트)를 추가함으로써, 실시간으로 위험 레벨에 따라 메모리 장치(100)의 내부의 RAAIMT, RAADEC, RAAMULT를 업데이트 할 수 있다.
한편, 본 발명은 메모리 모듈에 적용 가능하다.
도 18은 본 발명의 실시 예에 따른 메모리 모듈(700)을 예시적으로 보여주는 도면이다. 도 18을 참조하면, 메모리 모듈(700)은 메모리 셀 어레이를 각각 포함하는 복수의 메모리 칩(DRAM)들, 메모리 제어기와 송수신 신호를 라우팅 혹은 메모리 칩들에 대한 메모리 동작을 관리하기 위한 버퍼 칩(RCD), 전원 관리 칩(PMIC)을 포함할 수 있다. 복수의 메모리 칩들의 각각은 도 1 내지 도 17에서 설명된 바와 같이 빅팀 포인트 테이블을 이용한 타겟 로우들에 대한 리프레쉬 동작을 수행할 수 있다.
RCD는 메모리 제어기의 제어에 따라 메모리 칩(DRAM)들과 전원 관리 칩(PMIC)를 제어할 수 있다. 예를 들어, RCD는 메모리 제어기로부터 커맨드 신호, 제어 신호 및 클럭 신호를 수신할 수 있다. 실시 예에 있어서, RCD는 로우 해머 보호 회로를 별도로 구비할 수 있다.
메모리 칩(DRAM)들은 각각 대응하는 데이터 전송 라인을 통하여 데이터 버퍼(DB)들 중 대응하는 데이터 버퍼와 연결되어 데이터 신호(DQ) 및 데이터 스트로브 신호(DQS)를 주고 받을 수 있다. 메모리 칩(DRAM)들은 각각 대응하는 데이터 전송 라인을 통하여 데이터 버퍼(DB)와 연결되어 패리티 데이터(PRT) 및 데이터 스트로브 신호(DQS)를 주고 받을 수 있다.
SPD 칩은 프로그램 가능 읽기 전용 기억 장치(EEPROM)일 수 있다. SPD 칩은 메모리 모듈(1000)의 초기 정보 혹은 장치 정보(Device Information)를 포함할 수 있다. 예시적으로, SPD 칩은 메모리 모듈(700)의 모듈 형태, 모듈 구성, 저장 용량, 모듈 종류, 실행 환경 등과 같은 초기 정보 또는 장치 정보를 포함할 수 있다. 메모리 모듈(700)을 포함하는 메모리 시스템이 부팅될 때, 메모리 제어기는 SPD 칩으로부터 장치 정보를 읽고, 읽혀진 장치 정보를 기반으로 메모리 모듈을 인식할 수 있다. 실시 예에 있어서, 랭크는 8개의 뱅크 그룹들을 포함할 수 있다. 뱅크 그룹들의 각각은 4개의 뱅크들을 포함할 수 있다. 실시 예에 있어서, 메모리 칩들은 제 1 채널 전용 메모리 칩들과 제 2 채널 전용 메모리 칩들로 구분될 수 있다.
메모리 제어기는 메모리 칩(DRAM)의 각 채널(channel)로 커맨드를 전송한다. 각 채널은 서로 병렬적으로 동작할 수 있도록 독립적인 커맨드, 주소, 그리고 버스를 가지고 있다. 하나의 채널은 하나 이상의 랭크(rank)를 가지고 있으며, 각 랭크는 독립적인 DRAM 디바이스를 가지고 있다. 또한 채널 내 모든 랭크는 병렬적으로 동작을 수행한다. 각 랭크는 다수의 뱅크를 가지고 있으며, 뱅크 내에는 DRAM 셀들이 2차원 배열 형태로 존재한다. 각각의 뱅크는 병렬적으로 동작 가능하다.
한편, 본 발명의 메모리 장치는 컴퓨팅 장치에 적용 가능하다.
도 19는 본 발명의 실시 예에 따른 컴퓨팅 시스템(1000)을 예시적으로 보여주는 도면이다. 도 19을 참조하면, 시스템(1000)은 메인 프로세서(main processor; 1100), 메모리(1200a, 1200b) 및 저장 장치(1300a, 1300b)를 포함할 수 있으며, 추가로 촬영 장치(image capturing device)(2410), 사용자 입력 장치(user input device)(2420), 센서(2430), 통신 장치(2440), 디스플레이(2450), 스피커(2460), 전력 공급 장치(power supplying device)(2470) 및 연결 인터페이스(connecting interface)(2480) 중 하나 이상을 포함할 수 있다.
메인 프로세서(1100)는 시스템(1000)의 전반적인 동작, 보다 구체적으로는 시스템(1000)을 이루는 다른 구성 요소들의 동작을 제어할 수 있다. 이와 같은 메인 프로세서(1100)는 범용 프로세서, 전용 프로세서 혹은 애플리케이션 프로세서(application processor) 등으로 구현될 수 있다.
메인 프로세서(1100)는 하나 이상의 CPU 코어(1110)를 포함할 수 있으며, 메모리(1200a, 1200b) 혹은 저장 장치(1300a, 1300b)를 제어하기 위한 컨트롤러(1120)를 더 포함할 수 있다. 실시 예에 있어서, 메인 프로세서(1100)는 AI(artificial intelligence) 데이터 연산 등 고속 데이터 연산을 위한 전용 회로인 가속기(accelerator) 블록(1130)을 더 포함할 수 있다. 이와 같은 가속기 블록(1130)은 GPU(Graphics Processing Unit), NPU(Neural Processing Unit) 혹은 DPU(Data Processing Unit) 등을 포함할 수 있으며, 메인 프로세서(1100)의 다른 구성 요소와는 물리적으로 독립된 별개의 칩(chip)으로 구현될 수도 있다.
메모리(1200a, 1200b)는 시스템(1000)의 주기억 장치로 사용될 수 있으며, SRAM 혹은 DRAM 등의 휘발성 메모리를 포함할 수 있으나, 플래시 메모리, PRAM 혹은 RRAM 등의 비휘발성 메모리를 포함할 수도 있다. 메모리(1200a, 1200b)는 메인 프로세서(1100)와 동일한 패키지 내에 구현되는 것도 가능하다. 특히, 메모리(1200a, 1200b)는 도 1 내지 도 17에서 설명된 바와 같이 빅팀 포인트를 계산하고, 빅팀 포인트 테이블을 이용하여 리프레쉬 동작을 수행할 수 있다.
저장 장치(1300a, 1300b)는 전원 공급 여부와 관계 없이 데이터를 저장하는 비휘발성 저장 장치로서 기능할 수 있으며, 메모리(1200a, 1200b)에 비해 상대적으로 큰 저장 용량을 가질 수 있다. 저장 장치(1300a, 1300b)는 저장 컨트롤러(1310a, 1310b)와, 저장 컨트롤러(1310a, 1310b)의 제어 하에 데이터를 저장하는 비휘발성(non-volatile memory, NVM) 저장(1320a, 1320b)를 포함할 수 있다. 비휘발성 메모리(1320a, 1320b)는 2D(2-dimensional) 구조 혹은 3D(7-dimensional) 구조의 V-NAND 플래시 메모리를 포함할 수 있으나, PRAM 혹은 RRAM 등의 다른 종류의 비휘발성 메모리를 포함할 수도 있다.
저장 장치(1300a, 1300b)는 메인 프로세서(1100)와는 물리적으로 분리된 상태로 시스템(1000)에 포함될 수도 있고, 메인 프로세서(1100)와 동일한 패키지 내에 구현될 수도 있다. 또한, 저장 장치(1300a, 1300b)는 SSD(solid state device) 혹은 메모리 카드(memory card)와 같은 형태를 가짐으로써, 후술할 연결 인터페이스(2480)와 같은 인터페이스를 통해 시스템(1000)의 다른 구성 요소들과 탈부착 가능하도록 결합될 수도 있다. 이와 같은 저장 장치(1300a, 1300b)는 UFS(universal flash storage), eMMC(embedded multi-media card) 혹은 NVMe(non-volatile memory express)와 같은 표준 규약이 적용되는 장치일 수 있으나, 반드시 이에 한정되는 건 아니다.
촬영 장치(1410)는 정지 영상 혹은 동영상을 촬영할 수 있으며, 카메라(camera), 캠코더(camcorder) 혹은 웹캠(webcam) 등일 수 있다.
사용자 입력 장치(1420)는 시스템(1000)의 사용자로부터 입력된 다양한 유형의 데이터를 수신할 수 있으며, 터치 패드(touch pad), 키패드(keyboard), 키보드(keyboard), 마우스(mouse) 혹은 마이크(microphone) 등일 수 있다.
센서(1430)는 시스템(1000)의 외부로부터 획득될 수 있는 다양한 유형의 물리량을 감지하고, 감지된 물리량을 전기 신호로 변환할 수 있다. 이와 같은 센서(1430)는 온도 센서, 압력 센서, 조도 센서, 위치 센서, 가속도 센서, 바이오 센서(biosensor) 혹은 자이로스코프(gyroscope) 등일 수 있다.
통신 장치(1440)는 다양한 통신 규약에 따라 시스템(1000) 외부의 다른 장치들과의 사이에서 신호의 송신 및 수신을 수행할 수 있다. 이와 같은 통신 장치(2440)는 안테나, 트랜시버(transceiver) 혹은 모뎀(MODEM) 등을 포함하여 구현될 수 있다.
디스플레이(1450) 및 스피커(1460)는 시스템(1000)의 사용자에게 각각 시각적 정보와 청각적 정보를 출력하는 출력 장치로 기능할 수 있다.
전력 공급 장치(1470)는 시스템(1000)에 내장된 배터리 혹은 외부 전원으로부터 공급되는 전력을 적절히 변환하여 시스템(1000)의 각 구성 요소들에게 공급할 수 있다.
연결 인터페이스(1480)는 시스템(1000)과, 시스템(1000)에 연결되어 시스템(1000)과 데이터를 주고받을 수 있는 외부 장치 사이의 연결을 제공할 수 있다. 연결 인터페이스(2480)는 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe(NVM express), IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multi-media card), eMMC(embedded multi-media card), UFS(Universal Flash Storage), eUFS(embedded Universal Flash Storage), CF(compact flash) 카드 인터페이스 등과 같은 다양한 인터페이스 방식으로 구현될 수 있다.
도 20은 본 발명의 실시 예에 따른 복수의 레이어들을 구비하는 적층 구조의 반도체 패키지를 나타내는 블록도이다. 도 20을 참조하면, 반도체 패키지(2000)는 복수의 레이어(LA1 ~ LAn)를 포함할 수 있다. 제 1 레이어(LA1) 내지 제 n-1 레이어(LAn) 각각은 복수의 메모리 코어(MC)들을 포함하는 메모리 레이어(혹은, 메모리 칩)일 수 있다. 메모리 코어(MC)는 데이터를 저장하기 위한 메모리 셀 어레이, 로우 디코더, 컬럼 디코더, 감지 증폭 회로, 및 에러 정정 회로를 포함할 수 있다. 본 발명의 메모리 코어(MC)는 상술된 바와 같이 인접 로우에 대한 빅팀 포인트를 계산하고, 계산된 빅팀 포인트를 이용하여 타겟 리프레쉬 어드레스를 판별하도록 구현될 수 있다.
제 n 레이어(LAn)는 버퍼 레이어(또는, 버퍼 칩)일 수 있다. 반도체 패키지(2000)에서 적층 구조의 레이어들(LA1~LAn)은 TSV(Through Silicon Via, 2300)를 통해 상호 연결될 수 있다. 버퍼 레이어(LAn)는 외부 메모리 제어기 및 메모리 레이어들(LA1 ~ LAn-1)과 통신하고, 메모리 레이어들(LA1 ~ LAn-1)과 메모리 제어기 간의 송수신 신호를 라우팅 할 수 있다. 더 나아가, 버퍼 레이어(LAn)는 메모리 제어기 또는 메모리 레이어들(LA1 ~ LAn-1)로부터 수신한 신호들을 큐잉 할 수 있다. 또한, 버퍼 레이어(LAn)는 트레이닝 블록(2200)을 포함할 수 있다. 버퍼 레이어(LAn)는 트레이닝 블록(2200)을 이용하여, 메모리 레이어들(LA1~LAn-1)에 대한 트레이닝 동작을 수행할 수 있다.
도 21은 본 발명의 실시 예에 따른 스택 반도체 칩을 포함하는 반도체 패키지를 나타내는 도면이다. 도 21을 참조하면, 반도체 패키지(3000)는 인쇄회로기판과 같은 패키지 기판(3100) 상에 실장된 적어도 하나의 스택 반도체 칩(3300)과 시스템-온-칩(System-On-Chip, SOC)(3400)을 포함하는 메모리 모듈일 수 있다. 패키지 기판(3100)상에 인터포저(3200)가 선택적으로 더 제공될 수 있다. 스택 반도체 칩(3300)는 CoC(Chip-on-Chip)으로 형성될 수 있다.
스택 반도체 칩(3300)은 로직 칩과 같은 버퍼 칩(3310) 상에 적층된 적어도 하나의 메모리 칩(3320)을 포함할 수 있다. 메모리 칩(3320)는 도 1 내지 도 17에서 설명된 바와 같이 빅팀 포인트 테이블을 이용한 로우 해머 보호 회로를 포함할 수 있다.
버퍼 칩(3310) 및 적어도 하나의 메모리 칩(3320)은 스루 실리콘 비아(Through Silicon Via, TSV)에 의해 서로 연결될 수 있다. 버퍼 칩(3320)은 메모리 칩(3320)에 대한 트레이닝 동작을 수행할 수 있다. 스택 반도체 칩(3300)은 일 예로, 500GB/sec 내지 1TB/sec, 혹은 그 이상의 고대역 메모리(High bandwidth memory, HBM)일 수 있다.
한편, DRAM 관련하여, 이른바 Row-hammer(R/H)라 일컬어지는 현상이 최근에 문제로 대두되고 있다. DRAM 동작 시, 특정 row가 반복적으로 active될 경우, 반복적으로 active되는 해당 row에 인접한 row들은 전자기적 간섭을 받게 되고, 결과적으로 해당 인접한 row에 연결된 cell data중 일부가 flip되어 data의 의도치 않은 변경이 이루어지게 된다. 이를 해결하기 위해 target row refresh 기법(이하 TRR)이 사용되고 있다. 이러한 TRR 기법에 따르면, 일정 시간 동안 row의 active 수를 count하고, 가장 높은 count를 기록한 row(aggressor row)에 인접한 row들(victim rows)에 normal refresh와는 별개의 추가적인 refresh(T-refresh)를 수행하여 R/H로 인한 피해를 방지한다. 하지만, 이러한 Aggressor Row 중심의 TRR 기법에는 맹점이 있을 수 있다. 예를 들어, 1000회 access된 단일한 row에 인접한 victim row보다, 각각 800번씩 access된 row를 양 옆에 가진 victim row가 더 위험할 수 있다. 결과적으로, 총 1600번 access된 단일한 row에 인접한 row와 위험도가 비슷해진다. 이와 같은, 이른바 'double-sided R/H'의 문제를 해결하기 위해, 본 발명은 종래의 Aggressor Row의 access count를 관리하던 방식에 변화를 주어, Victim이 피해를 받은 정도를 조사하고, 이에 기초한 R/H mitigation을 수행한다.
한편, 상술된 본 발명의 내용은 발명을 실시하기 위한 구체적인 실시 예들에 불과하다. 본 발명은 구체적이고 실제로 이용할 수 있는 수단 자체뿐 아니라, 장차 기술로 활용 할 수 있는 추상적이고 개념적인 아이디어인 기술적 사상을 포함 할 것이다.
10: 메모리 시스템
100: 메모리 장치
110: 메모리 셀 어레이
102: 타겟 로우 리프레쉬 로직
104: 빅팀 포인트 테이블
106: 빅팀 포인트 누적기
200: 메모리 제어기

Claims (20)

  1. 워드라인들과 비트라인들에 연결된 메모리 셀들을 갖는 메모리 셀 어레이;
    빅팀 포인트 값들을 이용하여 타겟 로우 어드레스들 중에서 어느 하나를 리프레쉬 로우 어드레스로 선택하고, 상기 워드라인들 중에서 상기 리프레쉬 로우 어드레스가 지시하는 워드라인에 연결된 메모리 셀들에 리프레쉬 동작을 수행하는 타겟 로우 리프레쉬 로직;
    상기 타겟 로우 어드레스들에 대한 상기 빅팀 포인트 값들을 저장하는 빅팀 포인트 테이블; 및
    외부의 장치로부터 로우 어드레스가 수신되고, 단위 시간 주기마다 상기 타겟 로우 어드레스들 중에서 상기 단위 시간 주기 동안 수신된 상기 로우 어드레스에 대응하는 적어도 하나의 타겟 로우 어드레스에 대한 빅팀 포인트 값을 누적하는 빅팀 포인트 누적기를 포함하는 메모리 장치.
  2. 제 1 항에 있어서,
    상기 타겟 로우 리프레쉬 로직은, 사전에 결정된 시간마다 상기 타겟 로우 어드레스들에 대한 억세스 카운트 테이블과 상기 빅팀 포인트 테이블을 이용하여 상기 리프레쉬 로우 어드레스를 결정하는 것을 특징으로 하는 메모리 장치.
  3. 제 2 항에 있어서,
    상기 사전에 결정된 시간은 주기적인 리프레쉬 시간인 것을 특징으로 하는 메모리 장치.
  4. 제 2 항에 있어서,
    상기 사전에 결정된 시간은 상기 외부의 장치로부터 리프레쉬 관리 커맨드를 수신하는 시간인 것을 특징으로 하는 메모리 장치.
  5. 제 2 항에 있어서,
    상기 사전에 결정된 시간은 상기 단위 시간 주기가 여러 개 모인 시간에 대응하는 것을 특징으로 하는 메모리 장치.
  6. 제 5 항에 있어서,
    상기 단위 시간 주기는 레지스터의 탈락(eviction) 카운트 값에 따라 가변되는 것을 특징으로 하는 메모리 장치.
  7. 제 1 항에 있어서,
    상기 빅팀 포인트 누적기는 상기 로우 어드레스에 최인접한 타겟 로우 어드레스에 대한 제 1 빅팀 포인트 값과 상기 로우 어드레스에 최인접하지 않은 타겟 로우 어드레스에 대한 제 2 빅팀 포인트 값을 다르게 누적시키는 것을 특징으로 하는 메모리 장치.
  8. 제 1 항에 있어서,
    상기 빅팀 포인트 테이블은 상기 메모리 셀 어레이의 전용 메모리 셀 영역에 저장 되는 것을 특징으로 하는 메모리 장치.
  9. 제 1 항에 있어서,
    상기 빅팀 포인트 누적기는 PIM(Processing-In-Memory) 모듈로 구현되는 것을 특징으로 하는 메모리 장치.
  10. 제 9 항에 있어서,
    상기 PIM 모듈은 단위 시간 주기마다 전용 메모리 셀 영역의 제 1 전용 로우에 연결된 메모리 셀들로부터 이전 빅팀 포인트 값을 읽고, 상기 이전 빅팀 포인트 값에 상기 로우 어드레스의 억세스에 따른 빅팀 포인트 값을 누적하고, 상기 누적된 빅팀 포인트 값을 상기 전용 메모리 셀 영역의 제 2 전용 로우에 연결된 메모리 셀들에 저장하는 것을 특징으로 하는 메모리 장치.
  11. 타겟 로우 어드레스들의 각각에 대한 억세스 카운트 값을 저장하는 억세스 카운트 테이블;
    상기 타겟 로우 어드레스들과 상기 타겟 로우 어드레스에 인접한 로우 어드레스들의 각각에 대한 빅팀 포인트 값을 저장하는 빅팀 포인트 테이블; 및
    외부의 장치로부터 로우 어드레스가 수신될 때, 상기 억세스 카운트 테이블의 억세스 카운트 값들과 상기 빅팀 포인트 테이블의 빅팀 포인트 값들을 이용하여 새로운 빅팀 포인트 값을 계산하는 PIM(Processing-In-Memory) 모듈을 포함하는 메모리 장치.
  12. 제 11 항에 있어서,
    상기 억세스 카운트 테이블과 상기 빅팀 포인트 테이블을 이용하여 리프레쉬 로우 어드레스를 출력하는 타겟 리프레쉬 어드레스 판별 로직을 더 포함하는 메모리 장치.
  13. 제 12 항에 있어서,
    액티브 커맨드(ACT)의 전체 카운트 값을 카운트하는 카운터를 더 포함하고,
    상기 액티브 커맨드(ACT)의 전체 카운트 값이 사전에 결정된 값의 배수일 때마다, 상기 타겟 리프레쉬 어드레스 판별 로직은 상기 타겟 리프레쉬 어드레스를 출력하는 것을 특징으로 하는 메모리 장치.
  14. 제 11 항에 있어서,
    상기 억세스 카운트 값들의 각각이 기준값보다 작을 때, 리프레쉬 동작이 수행되지 않는 것을 특징으로 하는 메모리 장치.
  15. 제 14 항에 있어서,
    상기 기준값은 온도에 따라 가변되는 것을 특징으로 하는 메모리 장치.
  16. 적어도 하나의 메모리 장치; 및
    상기 적어도 하나의 메모리 장치를 제어하고, 누적된 ACT 값을 이용하여 리프레쉬 관리 커맨드를 발행하는 메모리 제어기를 포함하고,
    상기 적어도 하나의 메모리 장치는,
    상기 리프레쉬 관리 커맨드에 응답하여 빅팀 포인트 테이블을 이용하여 타겟 리프레쉬 동작을 수행하고,
    상기 빅팀 포인트 테이블은 타겟 로우 어드레스들과 상기 타겟 로우 어드레스들에 인접한 로우 어드레스들에 대한 빅팀 포인트 값들을 저장하는 것을 특징으로 하는 메모리 시스템.
  17. 제 16 항에 있어서,
    상기 적어도 하나의 메모리 장치는,
    상기 리프레쉬 관리 커맨드에 응답하여 빅팀 포인트 값들 중에서 가장 큰 값을 갖는 로우 어드레스에 대한 상기 타겟 리프레쉬 동작을 수행하는 타겟 리프레쉬 로직을 포함하는 메모리 시스템.
  18. 제 17 항에 있어서,
    상기 적어도 하나의 메모리 장치는,
    상기 메모리 제어기로부터 주기적으로 수신되는 리프레쉬 커맨드에 응답하여 노멀 리프레쉬 동작을 수행하는 리프레쉬 제어기를 더 포함하는 메모리 시스템.
  19. 제 16 항에 있어서,
    상기 적어도 하나의 메모리 장치는,
    단위 시간 주기마다 빅팀 포인트 값들을 계산하고, 상기 계산된 빅팀 포인트 값들을 상기 빅팀 포인트 테이블에 업데이트 시키는 것을 특징으로 하는 메모리 시스템.
  20. 제 16 항에 있어서,
    상기 적어도 하나의 메모리 장치는,
    PIM(Processing-In-Memory)의 MAC(Multiplier Accumulator)를 이용하여 상기 빅팀 포인트 값들을 계산하는 것을 특징으로 하는 메모리 시스템.
KR1020210158856A 2021-11-17 2021-11-17 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법 KR20230072283A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210158856A KR20230072283A (ko) 2021-11-17 2021-11-17 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US17/735,542 US11961550B2 (en) 2021-11-17 2022-05-03 Memory device, memory system having the same and operating method thereof
CN202211363924.9A CN116137166A (zh) 2021-11-17 2022-11-02 存储器件、具有其的存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210158856A KR20230072283A (ko) 2021-11-17 2021-11-17 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20230072283A true KR20230072283A (ko) 2023-05-24

Family

ID=86324020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210158856A KR20230072283A (ko) 2021-11-17 2021-11-17 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US11961550B2 (ko)
KR (1) KR20230072283A (ko)
CN (1) CN116137166A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117393015B (zh) * 2023-12-11 2024-03-22 浙江力积存储科技有限公司 一种三维存储器架构及其刷新方法和存储器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8938573B2 (en) 2012-06-30 2015-01-20 Intel Corporation Row hammer condition monitoring
US20160217079A1 (en) * 2013-02-08 2016-07-28 Shanghai Xinhao Microelectronics Co., Ltd. High-Performance Instruction Cache System and Method
WO2015047304A1 (en) * 2013-09-27 2015-04-02 Hewlett-Packard Development Company, L.P. Refresh row address
US9589606B2 (en) 2014-01-15 2017-03-07 Samsung Electronics Co., Ltd. Handling maximum activation count limit and target row refresh in DDR4 SDRAM
KR102315277B1 (ko) 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
US9978440B2 (en) 2014-11-25 2018-05-22 Samsung Electronics Co., Ltd. Method of detecting most frequently accessed address of semiconductor memory based on probability information
US10223311B2 (en) 2015-03-30 2019-03-05 Samsung Electronics Co., Ltd. Semiconductor memory device for sharing inter-memory command and information, memory system including the same and method of operating the memory system
KR20170024307A (ko) 2015-08-25 2017-03-07 삼성전자주식회사 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102399475B1 (ko) 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102329673B1 (ko) 2016-01-25 2021-11-22 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR20180064940A (ko) * 2016-12-06 2018-06-15 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
FR3066842B1 (fr) 2017-05-24 2019-11-08 Upmem Logique de correction de row hammer pour dram avec processeur integre
KR20190123875A (ko) 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
KR102358563B1 (ko) 2018-05-09 2022-02-04 삼성전자주식회사 로우 해머 핸들링과 함께 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102410924B1 (ko) 2018-05-14 2022-06-20 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법
KR102658230B1 (ko) * 2018-06-01 2024-04-17 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US11197531B2 (en) 2018-07-27 2021-12-14 Naomi Hogan Thermographically replaceable anthropoid system
CN112534502B (zh) 2018-08-03 2024-04-09 美光科技公司 用于行锤击缓解的方法及采用所述方法的存储器装置及系统
KR102617016B1 (ko) 2018-09-17 2023-12-27 삼성전자주식회사 자주 접근되는 어드레스를 검출하는 레지스터 클럭 드라이버를 포함하는 메모리 모듈
US10636476B2 (en) 2018-11-01 2020-04-28 Intel Corporation Row hammer mitigation with randomization of target row selection
US11227649B2 (en) * 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US10790005B1 (en) 2019-04-26 2020-09-29 Micron Technology, Inc. Techniques for reducing row hammer refresh
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
KR20230037992A (ko) * 2021-09-10 2023-03-17 삼성전자주식회사 로우 해머 방지 회로를 포함하는 메모리 장치 및 이의 동작 방법

Also Published As

Publication number Publication date
US20230154522A1 (en) 2023-05-18
CN116137166A (zh) 2023-05-19
US11961550B2 (en) 2024-04-16

Similar Documents

Publication Publication Date Title
US9971697B2 (en) Nonvolatile memory module having DRAM used as cache, computing system having the same, and operating method thereof
TWI716417B (zh) 資料儲存裝置和其操作方法
US20140095786A1 (en) Semiconductor device and operating method thereof
US10769066B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
US10019367B2 (en) Memory module, computing system having the same, and method for testing tag error thereof
KR20170138765A (ko) 메모리 장치, 메모리 모듈 및 메모리 장치의 동작 방법
US11494118B2 (en) Storage device and operating method thereof
US11688453B2 (en) Memory device, memory system and operating method
KR102507302B1 (ko) 스토리지 장치 및 상기 스토리지 장치의 동작 방법
KR20230099477A (ko) 로우 해머 카운터 칩을 포함하는 메모리 모듈들, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
TW202338821A (zh) 記憶體裝置及控制邏輯電路
US11961550B2 (en) Memory device, memory system having the same and operating method thereof
US20230376414A1 (en) Memory systems and controllers for generating a command address and methods of operating same
US20230143468A1 (en) Memory device, a memory system having the same and an operating method thereof
CN111090387B (zh) 存储模块、操作其的方法以及操作控制其的主机的方法
US11967352B2 (en) Method of controlling row hammer and a memory device
CN115881185A (zh) 存储器装置、存储器系统和存储器装置的操作方法
US20240233803A1 (en) Memory device, memory system having the same and operating method thereof
US20240144990A1 (en) Memory device, memory system including the same and method of operating the same
US20240144988A1 (en) Memory device, memory system including memory device, and method of operating memory device
US20240112719A1 (en) Memory devices, memory systems having the same and operating methods thereof
TW202420306A (zh) 記憶體裝置、其操作方法和記憶體系統
US20230147402A1 (en) Memory system, refresh control circuit, and refresh control method
KR20210031367A (ko) 컨트롤러 및 그것의 동작 방법
KR20230161316A (ko) 커맨드 어드레스를 생성하는 메모리 시스템, 메모리 시스템의 동작 방법 및 메모리 컨트롤러