KR20230022474A - 메모리 장치 및 시스템 - Google Patents

메모리 장치 및 시스템 Download PDF

Info

Publication number
KR20230022474A
KR20230022474A KR1020210104285A KR20210104285A KR20230022474A KR 20230022474 A KR20230022474 A KR 20230022474A KR 1020210104285 A KR1020210104285 A KR 1020210104285A KR 20210104285 A KR20210104285 A KR 20210104285A KR 20230022474 A KR20230022474 A KR 20230022474A
Authority
KR
South Korea
Prior art keywords
counting
value
backup
counting value
row address
Prior art date
Application number
KR1020210104285A
Other languages
English (en)
Inventor
김호연
송원형
류정민
김희중
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210104285A priority Critical patent/KR20230022474A/ko
Priority to US17/689,064 priority patent/US11848043B2/en
Priority to TW111123453A priority patent/TW202322122A/zh
Priority to CN202210774386.6A priority patent/CN115705862A/zh
Publication of KR20230022474A publication Critical patent/KR20230022474A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers

Abstract

몇몇 실시예들에 따른 메모리 장치 및 시스템이 제공된다. 몇몇 실시예들에 따른 메모리 장치는 제1 워드라인에 연결되는 복수의 메모리 셀들을 포함하되, 복수의 메모리 셀들은 데이터가 저장되는 데이터 영역과 제1 워드라인을 활성화한 횟수를 백업하는 카운팅 백업 영역을 포함하는 메모리 셀 어레이, 제1 워드라인에 대응되는 제1 로우 어드레스와, 제1 워드라인을 활성화한 횟수를 카운팅한 제1 카운팅값을 저장하는 카운팅 테이블, 및 제1 카운팅값과 카운팅 백업 영역에 저장된 제1 백업 카운팅값을 비교하여, 제1 카운팅값이 제1 백업 카운팅값보다 크면 제1 카운팅값을 카운팅 백업 영역에 백업하고, 제1 백업 카운팅값이 제1 카운팅값보다 크면 제1 백업 카운팅값을 카운팅 테이블에 오버 라이트하는 비교기를 포함한다.

Description

메모리 장치 및 시스템{Memory device and system}
본 발명은 메모리 장치 및 시스템에 관한 것이다.
메모리의 집적도가 증가하면서 메모리에 포함된 다수의 워드라인들 사이의 간격이 줄어들고 있다. 워드라인 사이의 간격이 줄어들면서 인접한 워드라인 사이의 커플링 효과가 증가하고 있다.
한편, 메모리 셀에 데이터가 입출력될 때마다 워드라인이 활성화(액티브) 상태와 비활성화 상태 사이에서 토글하게 되는데 상술한 바와 같이 인접한 워드라인 사이의 커플링 효과가 커지면서 자주 활성화되는 워드라인에 인접한 워드라인에 연결된 메모리 셀의 데이터가 손상되는 현상이 발생하고 있다. 이러한 현상을 로우 해머링(Row Hammering)이라고 하는데, 워드라인 디스터번스(disturbance)로 인해 메모리 셀이 리프레쉬되기 전에 메모리 셀의 데이터가 손상되는 현상이 발생하여 문제가 되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 로우 해머링 완화 동작 수행 중에 발생될 수 있는, 레지스터 내의 워드라인에 대한 액티브 카운팅값의 유실을 방지할 수 있는 메모리 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는 로우 해머링 완화 동작 수행 중에 발생될 수 있는, 레지스터 내의 워드라인에 대한 액티브 카운팅값의 유실을 방지할 수 있는 메모리 시스템을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 메모리 장치는, 제1 워드라인에 연결되는 복수의 메모리 셀들을 포함하되, 복수의 메모리 셀들은 데이터가 저장되는 데이터 영역과 제1 워드라인을 활성화한 횟수를 백업하는 카운팅 백업 영역을 포함하는 메모리 셀 어레이, 제1 워드라인에 대응되는 제1 로우 어드레스와, 제1 워드라인을 활성화한 횟수를 카운팅한 제1 카운팅값을 저장하는 카운팅 테이블, 및 제1 카운팅값과 카운팅 백업 영역에 저장된 제1 백업 카운팅값을 비교하여, 제1 카운팅값이 제1 백업 카운팅값보다 크면 제1 카운팅값을 카운팅 백업 영역에 백업하고, 제1 백업 카운팅값이 제1 카운팅값보다 크면 제1 백업 카운팅값을 카운팅 테이블에 오버 라이트하는 비교기를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 메모리 장치는, 외부로부터 커맨드 및/또는 어드레스를 수신하고, 커맨드를 바탕으로 제1 전압 제어 신호를 생성하고, 어드레스를 바탕으로 제1 로우 어드레스와 제1 컬럼 어드레스를 생성하는 제어 로직 회로, 제1 전압 제어 신호를 바탕으로, 제1 워드 라인 전압을 생성하는 전압 생성기, 제1 워드 라인 전압과 제1 로우 어드레스를 수신하여, 제1 로우 어드레스에 제1 워드 라인 전압을 전달하는 로우 디코더, 제1 로우 어드레스에 대응하는 제1 워드라인에 연결되는 복수의 메모리 셀들을 포함하되, 복수의 메모리 셀들은 데이터가 저장되는 데이터 영역과 제1 워드라인을 활성화한 횟수를 백업하는 카운팅 백업 영역을 포함하는 메모리 셀 어레이, 제1 컬럼 어드레스를 수신받아, 제1 컬럼 어드레스에 대응되는 비트 라인을 선택하여 복수의 메모리 셀들 중 적어도 일부와 데이터를 송수신하는 페이지 버퍼, 제1 로우 어드레스와, 제1 워드라인을 활성화한 횟수를 카운팅한 제1 카운팅값을 저장하는 카운팅 테이블, 및 제1 카운팅값과 카운팅 백업 영역에 저장된 제1 백업 카운팅값을 비교하여, 제1 카운팅값이 제1 백업 카운팅값보다 크면 제1 카운팅값을 카운팅 백업 영역에 백업하고, 제1 백업 카운팅값이 카운팅값보다 크면 제1 백업 카운팅값을 카운팅 테이블에 오버 라이트하는 비교기를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 메모리 시스템은, 적어도 하나 이상의 CPU 코어를 포함하는 메인 프로세서, 및 메인 프로세서와 데이터를 주고받는 메모리 장치를 포함하되, 메모리 장치는, 제1 워드라인에 연결되는 복수의 메모리 셀들을 포함하되, 복수의 메모리 셀들은 데이터가 저장되는 데이터 영역과 제1 워드라인을 활성화한 횟수를 백업하는 카운팅 백업 영역을 포함하는 메모리 셀 어레이, 제1 워드라인에 대응되는 제1 로우 어드레스와, 제1 워드라인을 활성화한 횟수를 카운팅한 제1 카운팅값을 저장하는 카운팅 테이블, 및 제1 카운팅값과 카운팅 백업 영역에 저장된 제1 백업 카운팅값을 비교하여, 제1 카운팅값이 제1 백업 카운팅값보다 크면 제1 카운팅값을 카운팅 백업 영역에 백업하고, 제1 백업 카운팅값이 제1 카운팅값보다 크면 제1 백업 카운팅값을 카운팅 테이블에 오버 라이트하는 비교기를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예들에 따른 메모리 장치를 도시한 블록도이다.
도 2는 도 1의 메모리 셀을 설명하기 위한 예시적인 회로도이다.
도 3은 몇몇 실시예들에 따른 다른 메모리 장치를 도시한 블록도이다.
도 4는 도 1의 블록을 설명하기 위한 예시적인 블록도이다.
도 5는 카운팅 테이블을 설명하기 위한 예시적인 블록도이다.
도 6은 몇몇 실시예들에 따른 비교기의 동작을 설명하기 위한 예시적인 도면이다.
도 7 내지 도 10는 몇몇 실시예들에 따른 메모리 장치의 동작을 설명하기 위한 흐름도들이다.
도 11은 몇몇 실시예들에 따른 다른 메모리 장치를 도시한 블록도이다.
도 12는 몇몇 실시예들에 따른 메모리 장치의 곱셈기를 이용한 동작을 설명하기 위한 예시적인 도면이다.
도 13 및 도 14는 몇몇 실시예들에 따른 메모리 장치의 다른 동작을 설명하기 위한 흐름도들이다.
도 15는 몇몇 실시예들에 따른 다른 메모리 장치를 도시한 블록도이다.
도 16은 몇몇 실시예들에 따른 다른 메모리 장치의 오버 라이트 동작을 설명하기 위한 예시적인 도면이다.
도 17 및 도 18은 몇몇 실시예들에 따른 메모리 장치의 다른 동작을 설명하기 위한 흐름도들이다.
도 19 내지 도 21은 몇몇 실시예들에 따른 다른 메모리 장치를 도시한 블록도들이다.
도 22 내지 도 23은 몇몇 실시예들에 따른 메모리 장치의 다른 동작을 설명하기 위한 흐름도들이다.
도 24는 몇몇 실시예들에 따른 메모리 장치를 포함하는 메모리 시스템을 도시한 도면이다.
도 1은 몇몇 실시예들에 따른 메모리 장치를 도시한 블록도이다.
도 1을 참조하면, 몇몇 실시예들에 따른 메모리 장치(100a)는 제어 로직 회로(120), 메모리 셀 어레이(130), 페이지 버퍼(140), 전압 생성기(150), 로우 디코더(160), 카운팅 테이블(170), 및 비교기(180)를 포함할 수 있다. 도 1에는 도시되지 않았으나, 메모리 장치(100a)는 메모리 인터페이스 회로를 더 포함할 수도 있으며, 또한 컬럼 로직, 프리-디코더, 온도 센서, 커맨드 디코더, 어드레스 디코더 등을 더 포함할 수도 있다.
제어 로직 회로(120)는 메모리 장치(100a) 내의 각종 동작을 전반적으로 제어할 수 있다. 제어 로직 회로(120)는 외부(예를 들어, 메모리 인터페이스 회로)로부터의 커맨드(CMD) 및/또는 어드레스(ADDR)에 응답하여 각종 제어 신호들을 출력할 수 있다. 예를 들어, 제어 로직 회로(120)는 전압 제어 신호(CTRL_vol), 로우 어드레스(RA), 및 컬럼 어드레스(CA)를 출력할 수 있다.
메모리 셀 어레이(130)는 복수의 메모리 블록들(BLK1 내지 BLKz)을 포함할 수 있다(z는 양의 정수). 복수의 메모리 블록들(BLK1 내지 BLKz) 각각은 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀들은 예를 들어, DRAM 메모리 셀일 수 있다. 메모리 셀들에 대한 설명을 도 2를 통해 설명한다.
도 2는 도 1의 메모리 셀을 설명하기 위한 예시적인 회로도이다.
도 1 및 도 2를 참조하면, 복수의 메모리 블록들(BLK1 내지 BLKz) 각각은 복수의 메모리 셀들(예를 들어, MC11 내지 MCnn)을 포함할 수 있다.
복수의 메모리 셀들(예를 들어, MC11 내지 MCnn) 각각은 하나의 트랜지스터와 하나의 커패시터를 포함한다. 예를 들어, 메모리 셀(MC11)은 트랜지스터(T11)과 커패시터(C11)를 포함한다. 또다른 예를 들어, 메모리 셀(MCnn)은 트랜지스터(Tnn)과 커패시터(Cnn)를 포함한다.
복수의 메모리 셀들(예를 들어, MC11 내지 MCnn) 각각은 하나의 워드라인 및 하나의 비트라인과 연결될 수 있다. 예를 들어, 메모리 셀(MC11)은 제1 워드라인(WL1) 및 제1 비트라인(BL1)과 연결될 수 있다. 더 자세히는, 트랜지스터(T11)의 게이트가 제1 워드라인(WL1)과 연결되며, 트랜지스터(T11)의 일단이 제1 비트라인(BL1)과 연결될 수 있다. 트랜지스터(T11)의 다른 일단은 커패시터(C11)와 연결될 수 있다. 다른 예를 들어, 메모리 셀(MCnn)은 제n 워드라인(WLn) 및 제n 비트라인(BLn)과 연결될 수 있다. 더 자세히는, 트랜지스터(Tnn)의 게이트가 제n 워드라인(WLn)과 연결되며, 트랜지스터(Tnn)의 일단이 제n 비트라인(BLn)과 연결될 수 있다. 트랜지스터(Tnn)의 다른 일단은 커패시터(Cnn)와 연결될 수 있다.
복수의 메모리 셀들(예를 들어, MC11 내지 MCnn) 각각은 커패시터를 통해 전하를 저장할 수 있다.
DRAM과 같은 메모리 셀(예를 들어, MC11 내지 MCnn)을 포함하는 메모리 셀 어레이(130)는 데이터를 저장하기 위한 다수의 메모리 뱅크를 구비하고 있으며, 다수의 메모리 뱅크 각각은 수많은 메모리 셀들을 구비하고 있다. 여기서 메모리 셀 각각은 상술된 설명과 같이, 스위치 역할을 하는 셀 트랜지스터(예를 들어, T11 내지 Tnn)와 데이터를 저장하는 셀 커패시터(예를 들어, C11 내지 Cnn)로 구성된다. 그런데, 셀 트랜지스터의 PN접합 등 메모리 셀의 구조상 누설 전류가 발생하기 때문에 셀 커패시터에 저장된 초기의 데이터가 소멸될 수 있다.
따라서, 메모리 장치(100a)는 메모리 셀의 데이터가 소멸되기 전에 메모리 셀 내의 데이터를 재충전하는 리프레쉬(refresh) 동작(이하 '노말 리프레쉬 동작'이라 칭함)이 요구될 수 있다.
상기 노말 리프레쉬 동작에는 오토 리프레쉬(auto refresh)와 셀프 리프레쉬(self refresh) 등이 있다. 오토 리프레쉬는 메모리 장치(100a)가 외부로부터 인가된 리프레쉬 커맨드에 따라 리프레쉬 동작을 수행하는 모드를 말하고, 셀프 리프레쉬는 외부로부터 인가된 리프레쉬 커맨드에 따라 자체적으로 내부 어드레스를 순차적으로 변화시키면서 리프레쉬 동작을 수행하는 모드를 말한다.
최근에는 노말 리프레쉬 동작 이외에도 로우 해머링(Row Hammering) 현상에 의해 데이터를 잃을 가능성이 높은 특정 워드라인의 메모리 셀에 대하여 추가 리프레쉬 동작을 수행하고 있다. 로우 해머링 현상이란 높은 활성화 횟수로 인하여 인접한 워드라인에 접속된 메모리 셀의 데이터가 손상되는 현상을 말한다.
이와 같은 로우 해머링 현상을 방지하기 위하여 소정 횟수 이상 활성화되는 워드라인의 인접 워드라인에 대하여 추가 리프레쉬 동작을 수행하고 있다. 이를 통상적으로 타겟 로우 리프레쉬(Target-Row Refresh : TRR) 동작이라 한다.
다시 도 1을 참조하면, 메모리 셀 어레이(130)는 비트 라인들(BL)을 통해 페이지 버퍼(140)에 연결될 수 있고, 워드 라인들(WL)을 통해 로우 디코더(160)에 연결될 수 있다.
페이지 버퍼(140)는 복수의 페이지 버퍼들(PB1 내지 PBn)을 포함할 수 있고(n은 3 이상의 정수), 복수의 페이지 버퍼들(PB1 내지 PBn)은 복수의 비트 라인들(BL)을 통해 메모리 셀들과 각각 연결될 수 있다. 페이지 버퍼(140)는 컬럼 어드레스(CA)에 응답하여 비트 라인들(BL) 중 적어도 하나의 비트 라인을 선택할 수 있다. 페이지 버퍼(140)는 동작 모드에 따라 기입 드라이버 또는 감지 증폭기로서 동작할 수도 있다. 예를 들어, 쓰기 동작 시, 페이지 버퍼(140)는 선택된 비트 라인으로 쓰기 동작이 수행될 데이터에 대응하는 비트 라인 전압을 인가할 수 있다. 읽기 동작 시, 페이지 버퍼(140)는 선택된 비트 라인의 전류 또는 전압을 감지하여 메모리 셀에 저장된 데이터를 감지할 수 있다.
전압 생성기(150)는 전압 제어 신호(CTRL_vol)를 기반으로 읽기 및 쓰기 동작들을 수행하기 위한 다양한 종류의 전압들을 생성할 수 있다. 예를 들어, 전압 생성기(150)는 워드 라인에 인가될 전압(VWL)으로서 일기 전압, 쓰기 전압, 및/또는 리프레쉬 전압 등을 생성할 수 있다.
로우 디코더(160)는 로우 어드레스(RA)에 응답하여 복수의 워드 라인들(WL) 중 하나를 선택할 수 있다. 예를 들어, 쓰기 동작 시, 로우 디코더(160)는 선택된 워드 라인으로 쓰기 전압을 인가하고, 읽기 동작 시, 선택된 워드 라인으로 읽기 전압을 인가할 수 있다.
로우 디코더(160)로부터 생성되는 로우 어드레스(RA)는 카운팅 테이블(170)에 전달될 수 있다. 카운팅 테이블(170)은 메모리 셀 어레이(130)에서 활성화되는 로우 어드레스(172)와 로우 어드레스(172)가 활성화되는 카운팅값(174)을 저장할 수 있다.
즉, 로우 해머링 완화 동작(예를 들어, 타겟 로우 리프레쉬)을 위해, 로우 어드레스(RA)에 대한 카운팅값(174)을 저장할 공간이 필요하며, 해당 카운팅값(174)을 카운팅 테이블(170)에 저장할 수 있다.
카운팅 테이블(170)의 카운팅값(174)은 비교기(180)를 통해 메모리 셀 어레이(130)에 백업될 수도 있다.
카운팅 테이블(170)은 예를 들어, 레지스터로 구성될 수 있다. 카운팅 테이블(170)은 또다른 예를 들어, 로우 해머링 완화 로직 회로(예를 들어, 타겟 로우 리프레쉬 회로) 내에 배치될 수도 있다. 이를 도 3을 통해 살펴본다.
도 3은 몇몇 실시예들에 따른 다른 메모리 장치를 도시한 블록도이다.
도 3을 참조하면, 몇몇 실시예들에 따른 다른 메모리 장치(100b)는 로우 해머링 완화 로직 회로(176)를 더 포함한다. 로우 해머링 완화 로직 회로(176)는 예를 들어, 노말 리프레쉬 동작을 수행하는 회로일 수도 있으며, 타겟 로우 리프레쉬 동작을 수행하는 회로일 수도 있다.
로우 해머링 완화 로직 회로(176)는 데이터를 잃을 가능성이 높은 특정 워드라인의 메모리 셀에 대하여 추가 리프레쉬 동작을 수행할 수 있다. 이를 위해, 로우 해머링 완화 로직 회로(176)는 카운팅 테이블(170)을 참조하여, 소정 횟수 이상 활성화되는 워드라인에 대응되는 로우 어드레스에 대해 추가 리프레쉬 동작을 수행할 수 있다.
카운팅 테이블(170)은 메모리 장치(100b)와 같이 로우 해머링 완화 로직 회로(176) 내에 저장될 수도 있으며, 메모리 장치(100a)와 같이 별도의 저장 공간(예를 들어, 레지스터)에 저장될 수도 있다.
이때, 카운팅 테이블(170)에 저장되는 로우 어드레스(172)의 수가 증가하고, 이에 대응되는 카운팅값(174) 역시 증가함에 따라, 카운팅 테이블(170)의 한정된 공간으로 인해, 일부 로우 어드레스(172)가 카운팅 테이블(170)에서 제외되고, 따라서 해당 로우 어드레스(172) 에 대응되는 카운팅값(174)에 대한 정보가 유실될 수 있는 문제가 발생할 수 있다.
따라서, 몇몇 실시예들에 따른 메모리 장치는 카운팅 테이블(170)에 저장된 카운팅값(174)의 일부를 메모리 셀 어레이(130) 내의 메모리 셀 일부에 백업할 수 있다. 이를 통해, 로우 어드레스(172)와 이에 대응되는 카운팅값(174)에 대한 정보 유실을 막을 수 있으며, 로우 해머링 완화 동작의 신뢰성을 향상시킬 수 있다. 이에 대한 설명을 이하에서 자세히 살펴본다.
도 4는 도 1의 블록을 설명하기 위한 예시적인 블록도이다.
도 1 및 도 4를 참조하면, 메모리 셀 어레이(130) 내의 블록 각각은 복수의 워드라인들(WL1 내지 WLn)을 포함한다. 이하에서는 제1 블록(BLK1)을 예를 들어 설명한다. 제1 블록(BLK1)에 대한 설명이 나머지 제2 블록(BKL2) 내지 제z 블록(BLKz)에도 적용될 수 있음은 물론이다.
복수의 워드라인들(WL1 내지 WLn) 각각은 복수의 로우 어드레스들(RA1 내지 RAn)에 대응될 수 있다. 예를 들어, 제1 로우 어드레스(RA1)를 통해 액티브되는 워드라인은 제1 워드라인(WL1)이며, 제n 로우 어드레스(RAn)을 통해 액티브되는 워드라인은 제n 워드라인(WLn)이 될 수 있다. 여기서, n은 자연수이다.
복수의 워드라인들(WL1 내지 WLn) 각각은 도 2에서 설명된 바와 같이, 복수의 메모리 셀들과 연결될 수 있다. 복수의 워드라인들(WL1 내지 WLn) 각각에 연결된 복수의 메모리 셀들은 데이터가 저장되는 데이터 영역(132)과 복수의 워드라인들(WL1 내지 WLn) 각각이 활성화된 횟수가 백업되는 카운팅 백업 영역(134)을 포함한다.
복수의 워드라인들(WL1 내지 WLn) 각각이 활성화된 횟수가 백업되는 카운팅 백업 영역(134)에 저장된 백업 카운팅값(136a 내지 136n)의 크기가 모든 워드라인들(WL1 내지 WLn)에서 동일한 것으로 도시되었으나, 이에 제한되지 않고, 백업 카운팅값(136a 내지 136n)의 크기는 복수의 워드라인들(WL1 내지 WLn) 각각에 대해 서로 다른 크기를 가질 수도 있다.
카운팅 백업 영역(134)은 예를 들어, 제1 워드라인(WL1)에 대한 활성화된 횟수가 백업된 제1 백업 카운팅값(136a)이 저장되며, 제n 워드라인(WLn)에 대한 활성화된 횟수가 백업된 제n 백업 카운팅값(136n)이 저장될 수 있다.
즉, 복수의 워드라인들(WL1 내지 WLn)은, 복수의 워드라인들(WL1 내지 WLn) 자신 각각이 활성화된 횟수 정보가 백업된 백업 카운팅값(136)을 저장할 수 있다.
이때, 백업 카운팅값(136)은 카운팅 테이블(170)로부터 백업될 수 있다. 카운팅 테이블(170)로부터 카운팅 백업 영역(134)으로 카운팅값(174)이 백업되는 동작을 아래에서 자세히 살펴본다.
도 5는 카운팅 테이블을 설명하기 위한 예시적인 블록도이다.
도 4 및 도 5를 참조하면, 카운팅 테이블(170)에 6개의 로우 어드레스들(RA1, RA3, RA7, RA9, RAn-1, 및 RAn)과 로우 어드레스들(RA1, RA3, RA7, RA9, RAn-1, 및 RAn) 각각에 대한 카운팅값(174a, 174c, 174g, 174n-1, 및 174n)이 저장된다. 카운팅 테이블(170)에 저장된 정보들은 예시적인 것으로, 카운팅 테이블(170)에 저장된 로우 어드레스들과 그에 대응하는 카운팅값들의 개수와 종류는 이에 제한되지 않는다.
카운팅 테이블(170)에 저장된 복수의 로우 어드레스들(RA1, RA3, RA7, RA9, RAn-1, 및 RAn)과 로우 어드레스들(RA1, RA3, RA7, RA9, RAn-1, 및 RAn) 각각에 대한 카운팅값들(174a, 174c, 174g, 174n-1, 및 174n) 중 적어도 일부를 그에 대응되는 로우 어드레스의 카운팅 백업 영역(134)에 백업할 수 있다. 이를 도 6을 통해 설명한다.
도 6은 몇몇 실시예들에 따른 비교기의 동작을 설명하기 위한 예시적인 도면이다.
도 5 및 도 6을 참조하면, 예를 들어, 카운팅 테이블(170)의 제1 로우 어드레스(RA1)에 대한 카운팅값(174a)을 카운팅 백업 영역(134)에 백업한다고 가정한다. 이때, 카운팅값(174a)은 비교기(180)를 통해, 카운팅값(174a)에 대응되는 제1 로우 어드레스(RA1)에 의해 활성화되는 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 백업될 수 있다. 즉, 카운팅값(174a)은 비교기(180)를 통해 카운팅 테이블(170)로부터 카운팅 백업 영역(134)으로 저장될 수 있다.
이때, 비교기(180)를 통해, 카운팅 테이블(170)의 카운팅값(174)과 카운팅 백업 영역(134)에 저장된 백업 카운팅 값(136)을 비교하여, 백업을 수행한다.
예를 들어, 비교기(180)를 통해, 카운팅 테이블(170)의 카운팅값(174)과 카운팅 백업 영역(134)에 저장된 백업 카운팅 값(136)을 비교하여, 카운팅 테이블(170)의 카운팅값(174)이 백업 카운팅 값(136)보다 더 큰 값을 갖는다면, 카운팅 테이블(170)의 카운팅값(174)을 카운팅 백업 영역(134)에 백업한다. 만약, 비교기(180)를 통해, 카운팅 테이블(170)의 카운팅값(174)과 카운팅 백업 영역(134)에 저장된 백업 카운팅 값(136)을 비교하여, 카운팅 백업 영역(134)에 저장된 백업 카운팅 값(136)이 카운팅 테이블(170)의 카운팅값(174)보다 더 큰 값을 갖는다면, 백업 카운팅 값(136)을 카운팅 테이블(170)에 저장한다.
상술된 동작을 도 7 내지 도 10의 흐름도를 통해 살펴본다.
도 7 내지 도 10는 몇몇 실시예들에 따른 메모리 장치의 동작을 설명하기 위한 흐름도들이다.
도 1, 도 4, 도 5, 및 도 7을 참조하면, 몇몇 실시예들에 따른 메모리 장치의 동작(S10a)을 살펴보면, 먼저, 비교기(180)를 통해, 제n 로우 어드레스(RAn)에 대한 카운팅 백업 영역(134)에 저장된 백업 카운팅 값(136n)과 카운팅 테이블(170)의 제n 로우 어드레스(RAn)에 대한 카운팅값(174n)을 서로 비교한다(S110).
이때, 비교기(180)는 제n 로우 어드레스(RAn)에 대한 카운팅 백업 영역(134)에 저장된 백업 카운팅 값(136n)이 카운팅 테이블(170)의 제n 로우 어드레스(RAn)에 대한 카운팅값(174n)보다 큰지 판단한다(S120).
만약, 제n 로우 어드레스(RAn)에 대한 카운팅 백업 영역(134)에 저장된 백업 카운팅 값(136n)이 카운팅 테이블(170)의 제n 로우 어드레스(RAn)에 대한 카운팅값(174n)보다 크다고 판단한 경우(Y), 제n 로우 어드레스(RAn)에 대한 카운팅 백업 영역(134)에 저장된 백업 카운팅 값(136n)을 카운팅 테이블(170)의 제n 로우 어드레스(RAn)에 대한 카운팅값(174n)에 오버 라이트(over write)한다(S130).
만약, 제n 로우 어드레스(RAn)에 대한 카운팅 백업 영역(134)에 저장된 백업 카운팅 값(136n)이 카운팅 테이블(170)의 제n 로우 어드레스(RAn)에 대한 카운팅값(174n)보다 크지 않다고 판단한 경우(N), 비교기(180)는 카운팅 테이블(170)의 제n 로우 어드레스(RAn)에 대한 카운팅값(174n)이 제n 로우 어드레스(RAn)에 대한 카운팅 백업 영역(134)에 저장된 백업 카운팅 값(136n)보다 큰지를 판단한다(S140).
만약, 카운팅 테이블(170)의 제n 로우 어드레스(RAn)에 대한 카운팅값(174n)이 제n 로우 어드레스(RAn)에 대한 카운팅 백업 영역(134)에 저장된 백업 카운팅 값(136n)보다 크다고 판단한 경우(Y), 카운팅 테이블(170)의 제n 로우 어드레스(RAn)에 대한 카운팅값(174n)을 제n 로우 어드레스(RAn)에 대한 카운팅 백업 영역(134)으로 백업한다(S150).
상술된 오버 라이트 동작(S130)과, 백업 동작(S150) 후에, 로우 해머링 완화 동작이 필요하다고 판단된 경우, 로우 해머링 완화 동작을 수행할 수 있다.
몇몇 실시예들에 따른 메모리 장치의 동작은, 상술된 도 7에 제한되지 않는다. 이하에서, 상술된 설명들과 중복된 설명은 설명의 간략화를 위해 생략한다.
도 1, 도 4, 도 5, 및 도 8을 참조하면, 몇몇 실시예들에 따른 메모리 장치의 동작(S10b)은 비교기(180)를 통한 비교 동작(S110) 후에, 카운팅 테이블(170)의 제n 로우 어드레스(RAn)에 대한 카운팅값(174n)이 제n 로우 어드레스(RAn)에 대한 카운팅 백업 영역(134)에 저장된 백업 카운팅 값(136n)보다 큰지를 먼저 판단할 수도 있다(S140).
이후의 동작들은 도 7을 통해 상술된 동작과 동일하므로 설명을 생략한다.
이때, 데이터 영역(132)의 비중이 줄어드는 것을 막기 위해, 비교기(180)는 카운팅 테이블(170)의 카운팅값(174)과 카운팅 백업 영역(134)에 저장된 백업 카운팅 값(136)을 비교하여, 임계값보다 큰 차이가 난 경우에만 오버 라이트와 백업을 수행한다.
몇몇 실시예들에 따른 메모리 장치의 동작에서, 비교기(180)가 카운팅 테이블(170)의 카운팅값(174)과 카운팅 백업 영역(134)에 저장된 백업 카운팅 값(136)을 비교하여, 임계값보다 큰 차이가 난 경우에만 오버 라이트와 백업을 수행하는 경우를 도 9와 도 10을 통해 살펴본다.
도 1, 도 4, 도 5, 및 도 9를 참조하면, 몇몇 실시예들에 따른 메모리 장치의 동작(S10c)은 도 7의 동작(S10a)과는 달리, 비교기(180)는 제n 로우 어드레스(RAn)에 대한 카운팅 백업 영역(134)에 저장된 백업 카운팅 값(136n)이 카운팅 테이블(170)의 제n 로우 어드레스(RAn)에 대한 카운팅값(174n)에 임계값을 더한 값보다 큰지 판단한다(S122).
만약, 제n 로우 어드레스(RAn)에 대한 카운팅 백업 영역(134)에 저장된 백업 카운팅 값(136n)이 카운팅 테이블(170)의 제n 로우 어드레스(RAn)에 대한 카운팅값(174n)에 임계값을 더한 값보다 크다고 판단한 경우(Y), 제n 로우 어드레스(RAn)에 대한 카운팅 백업 영역(134)에 저장된 백업 카운팅 값(136n)을 카운팅 테이블(170)의 제n 로우 어드레스(RAn)에 대한 카운팅값(174n)에 오버 라이트(over write)한다(S130).
만약, 제n 로우 어드레스(RAn)에 대한 카운팅 백업 영역(134)에 저장된 백업 카운팅 값(136n)이 카운팅 테이블(170)의 제n 로우 어드레스(RAn)에 대한 카운팅값(174n)에 임계값을 더한 값보다 크지 않다고 판단한 경우(N), 비교기(180)는 카운팅 테이블(170)의 제n 로우 어드레스(RAn)에 대한 카운팅값(174n)이 제n 로우 어드레스(RAn)에 대한 카운팅 백업 영역(134)에 저장된 백업 카운팅 값(136n)에 임계값을 더한 값보다 큰지를 판단한다(S142).
이후의 단계들은 도 7에서 설명된 바와 유사하므로 설명을 생략한다.
도 1, 도 4, 도 5, 및 도 10을 참조하면, 몇몇 실시예들에 따른 메모리 장치의 동작(S10d)은 비교기(180)를 통한 비교 동작(S110) 후에, 카운팅 테이블(170)의 제n 로우 어드레스(RAn)에 대한 카운팅값(174n)이 제n 로우 어드레스(RAn)에 대한 카운팅 백업 영역(134)에 저장된 백업 카운팅 값(136n)에 임계값을 더한 값보다 큰지를 먼저 판단할 수도 있다(S142).
이후의 동작들은 도 8을 통해 상술된 동작과 동일하므로 설명을 생략한다.
도 11은 몇몇 실시예들에 따른 다른 메모리 장치를 도시한 블록도이다. 이하에서, 상술된 설명들과 중복된 설명은 설명의 간략화를 위해 생략한다.
도 4 및 도 11을 참조하면, 몇몇 실시예들에 따른 메모리 장치(100c)는 도 1의 메모리 장치(100a)의 구성에, 메모리 셀 어레이(130)와 비교기(180) 사이에 배치된 곱셈기(110)를 더 포함한다.
도 9 및 도 10에서 설명된 바와 같이, 비교기(180)가 임계값을 이용하여 오버 라이트와 백업 동작을 판단하는 경우, 곱셈기(110)를 통해, 카운팅 백업 영역(134)에 백업되는 백업 카운팅값(136)의 크기를 줄일 수 있다. 이를 도 12를 통해 자세히 설명한다.
도 12는 몇몇 실시예들에 따른 메모리 장치의 곱셈기를 이용한 동작을 설명하기 위한 예시적인 도면이다.
도 4, 도 11 및 도 12를 참조하면, 제1 로우 어드레스(RA1)와 이에 대응하는 카운팅값을 예를 들어 설명한다.
먼저, 상태 (a)에서, 제1 로우 어드레스(RA1)에 의해 활성화되는 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 저장된 백업 카운팅값이 0인 것으로 가정한다. 또한, 카운팅 테이블(170)에 저장된 제1 로우 어드레스(RA1)에 대한 카운팅값(174)이 임계값인 것으로 가정한다. 임계값은 양의 정수일 수 있다.
비교기(180)는 제1 워드라인(WL1)에 대한 백업 카운팅값(136a)에 임계값이 곱해진 값과 카운팅 테이블(170)에 저장된 카운팅값(174)를 비교한다. 이때, 곱셈기(110)는 제1 워드라인(WL1)에 대한 백업 카운팅값(136a) 0에 임계값을 곱하여, 비교기(180)에 전달할 수 있다.
즉, 비교기(180)는 제1 워드라인(WL1)에 대한 백업 카운팅값(136a)에 임계값이 곱해진 값과 카운팅 테이블(170)에 저장된 카운팅값(174)이 임계값 이상의 차이를 갖는지를 판단한다.
예를 들어, 비교기(180)는 제1 워드라인(WL1)에 대한 백업 카운팅값(136a) 0에 임계값을 곱한 값(0*임계값 = 0)에 임계값을 더한 값(0 + 임계값 = 임계값)보다 카운팅 테이블(170)에 저장된 카운팅값(174), 즉 임계값이 그 이상이기 때문에, 카운팅 테이블(170)에 저장된 카운팅값(174), 즉, 임계값을 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 백업할 수 있다.
이때, 곱셈기(110)는 임계값의 정수배에 해당하는 "1"을 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 저장한다.
즉, 상태 (a)에서 카운팅 테이블(170)에 저장된 카운팅값(174)인 임계값을 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 백업하는 것이 아니라, 임계값의 정수배에 해당되는 "1"을 백업함으로써, 카운팅 백업 영역(134)의 크기를 작게하여 데이터 영역의 크기를 크게 가질 수 있다.
제1 워드라인(WL1)의 카운팅 백업 영역(134)에 "1"이 백업된 상태 (b)를 살펴본다. 상태 (b) 에서, 카운팅 테이블(170)에 저장된 제1 로우 어드레스(RA1)에 대한 카운팅값(174)이 임계값*2인 것으로 가정한다.
비교기(180)는 제1 워드라인(WL1)에 대한 백업 카운팅값 "1"에 임계값이 곱해진 값과 카운팅 테이블(170)에 저장된 카운팅값 "임계값*2"를 비교한다. 이때, 곱셈기(110)는 제1 워드라인(WL1)에 대한 백업 카운팅값(136a) "1"에 임계값을 곱하여, 비교기(180)에 전달할 수 있다.
즉, 비교기(180)는 제1 워드라인(WL1)에 대한 백업 카운팅값 "1"에 임계값이 곱해진 값과 카운팅 테이블(170)에 저장된 카운팅값 "임계값*2"이 임계값 이상의 차이를 갖는지를 판단한다.
예를 들어, 비교기(180)는 제1 워드라인(WL1)에 대한 백업 카운팅값 "1"에 임계값을 곱한 값("1"*임계값 = 임계값)에 임계값을 더한 값(임계값 + 임계값 = 임계값*2)보다 카운팅 테이블(170)에 저장된 카운팅값 "임계값*2"가 임계값 이상이기 때문에, 카운팅 테이블(170)에 저장된 카운팅값 "임계값*2"를 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 백업할 수 있다.
이때, 곱셈기(110)는 임계값의 정수배에 해당하는 "2"를 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 저장한다.
즉, 상태 (b)에서 카운팅 테이블(170)에 저장된 카운팅값 "임계값*2"를 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 백업하는 것이 아니라, 임계값의 정수배에 해당되는 "2"를 백업함으로써, 카운팅 백업 영역(134)의 크기를 작게하여 데이터 영역의 크기를 크게 가질 수 있다.
제1 워드라인(WL1)의 카운팅 백업 영역(134)에 "2"가 백업된 상태 (c)를 살펴본다. 상태 (c) 에서, 카운팅 테이블(170)에 저장된 제1 로우 어드레스(RA1)에 대한 카운팅값(174)이 임계값*3인 것으로 가정한다.
비교기(180)는 제1 워드라인(WL1)에 대한 백업 카운팅값 "2"에 임계값이 곱해진 값과 카운팅 테이블(170)에 저장된 카운팅값 "임계값*3"를 비교한다. 이때, 곱셈기(110)는 제1 워드라인(WL1)에 대한 백업 카운팅값 "2"에 임계값을 곱하여, 비교기(180)에 전달할 수 있다.
즉, 비교기(180)는 제1 워드라인(WL1)에 대한 백업 카운팅값 "2"에 임계값이 곱해진 값과 카운팅 테이블(170)에 저장된 카운팅값 "임계값*3"이 임계값 이상의 차이를 갖는지를 판단한다.
예를 들어, 비교기(180)는 제1 워드라인(WL1)에 대한 백업 카운팅값 "2"에 임계값을 곱한 값("2"*임계값 = 임계값*2)에 임계값을 더한 값(임계값*2 + 임계값 = 임계값*3)보다 카운팅 테이블(170)에 저장된 카운팅값 "임계값*3"가 임계값 이상이기 때문에, 카운팅 테이블(170)에 저장된 카운팅값 "임계값*3"을 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 백업할 수 있다.
이때, 곱셈기(110)는 임계값의 정수배에 해당하는 "3"를 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 저장한다.
즉, 상태 (c)에서 카운팅 테이블(170)에 저장된 카운팅값 "임계값*3"를 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 백업하는 것이 아니라, 임계값의 정수배에 해당되는 "3"를 백업함으로써, 카운팅 백업 영역(134)의 크기를 작게하여 데이터 영역의 크기를 크게 가질 수 있다.
몇몇 실시예들에 따른 메모리 장치는 비교기(180)와 곱셈기(110)를 통한, 상술된 동작을 통하여 메모리 셀 어레이의 카운팅 백업 영역(134)에 저장되는 백업 카운팅값(136)의 크기를 줄임으로써, 메모리 셀 어레이의 데이터 영역(132)의 비중을 더 늘릴 수 있다.
상술된 설명을 이하의 도 13 및 도 14를 통해 흐름도를 통하여 살펴본다.
도 13 및 도 14는 몇몇 실시예들에 따른 메모리 장치의 다른 동작을 설명하기 위한 흐름도들이다.
도 11 내지 도 13을 참조하면, 몇몇 실시예들에 따른 메모리 장치의 동작(S10e)은 먼저, 비교기(180)를 통해, 곱셈기(110)를 통해 수신받은 제n 로우 어드레스(RAn)에 의해 활성화되는 제n 워드라인(WLn)의 카운팅 백업 영역(134)에 저장된 백업 카운팅값에 임계값을 곱한값과, 카운팅 테이블(170)에 저장된 제n 로우 어드레스(RAn)에 대한 카운팅값(174)을 비교한다(S112).
이때, 비교기(180)는 제n 워드라인(WLn)에 대한 백업 카운팅값(136n)에 임계값을 곱한 값이 카운팅 테이블(170)에 저장된 카운팅값(174n)에 임계값을 더한 값 이상인지 판단한다(S124).
만약, 제n 워드라인(WLn)에 대한 백업 카운팅값(136n)에 임계값을 곱한 값이 카운팅 테이블(170)에 저장된 카운팅값(174n) 에 임계값을 더한 값 이상이라고 판단되면(Y), 카운팅 테이블(170)에 저장된 카운팅값(174n)에 제n 워드라인(WLn)에 대한 백업 카운팅값(136n)에 임계값을 곱한 값을 오버 라이트 한다(S132).
만약, 제n 워드라인(WLn)에 대한 백업 카운팅값(136n)에 임계값을 곱한 값이 카운팅 테이블(170)에 저장된 카운팅값(174n) 에 임계값을 더한 값 이상이 아니라고 판단되면(N), 비교기(180)는 제n 워드라인(WLn)에 대한 백업 카운팅값(136n)에 임계값을 곱한 값에 임계값을 더한 값보다 카운팅 테이블(170)에 저장된 카운팅값(174n)이 더 크거나 같은지 판단한다(S144).
만약, 카운팅 테이블(170)에 저장된 카운팅값(174n)이 제n 워드라인(WLn)에 대한 백업 카운팅값(136n)에 임계값을 곱한 값에 임계값을 더한 값 이상이라면(Y), 카운팅 테이블(170)에 저장된 카운팅값(174n)과 제n 워드라인(WLn)에 대한 백업 카운팅값(136n)에 임계값을 곱한 값의 차이를 임계값으로 나눈 정수를 제n 워드라인(WLn)에 대한 백업 카운팅값(136n)에 백업한다(S152).
오버 라이트 동작(S132)과 백업 동작(S152) 이후, 로우 해머링 완화 동작이 필요하다고 판단된 경우, 로우 해머링 완화 동작을 수행할 수 있다.
도 11, 도 12 및 도 14를 참조하면, 몇몇 실시예들에 따른 메모리 장치의 동작(S10f)은 도 13의 메모리 장치의 동작(S10e)와는 달리, 비교 동작(S112) 이후, 비교기(180)를 통해, 제n 워드라인(WLn)에 대한 백업 카운팅값(136n)에 임계값을 곱한 값에 임계값을 더한 값보다 카운팅 테이블(170)에 저장된 카운팅값(174n)이 더 크거나 같은지를 먼저 판단할 수 있다(S144).
이후의 동작은 도 13을 통해 설명된 바와 유사하므로 설명을 생략한다.
도 15는 몇몇 실시예들에 따른 다른 메모리 장치를 도시한 블록도이다.
도 4 및 도 15를 참조하면, 몇몇 실시예들에 따른 메모리 장치(100d)는 도 1의 메모리 장치(100a)의 구성에, 메모리 셀 어레이(130)와 비교기(180) 사이에 배치된 쉬프트 로직 회로(190)를 더 포함한다.
몇몇 실시예들에 따른 메모리 장치(100d)의 동작에서는, 임계값을 2의 k제곱(k는 자연수)으로 설정할 수 있다.
이때, 쉬프트 로직 회로(190)는 메모리 셀 어레이(130) 내의 카운팅 백업 영역(134)에 저장된 백업 카운팅값(136)의 이진 자리를 log2임계값 = log22k = k 자리만큼 이동시킬 수 있다. 즉, 임계값의 정수배를 구성하는 정수배값이 저장된 백업 카운팅값(136)을 비교기로 전송할 때, 쉬프트 로직 회로(190)를 통해, 이진 자리를 log2임계값 = log22k = k 만큼 이동시킴으로써, 도 11의 곱셈기(110)보다 더 간단하게 동작을 수행할 수 있다.
쉬프트 로직 회로(190)를 통한 메모리 장치(100d)의 동작을 도 16을 통해, 자세히 살펴본다.
도 16은 몇몇 실시예들에 따른 다른 메모리 장치의 오버 라이트 동작을 설명하기 위한 예시적인 도면이다.
도 4, 도 15 및 도 16을 참조하면, 제1 로우 어드레스(RA1)와 이에 대응하는 카운팅값을 예를 들어 설명한다.
먼저, 상태 (a)에서, 제1 로우 어드레스(RA1)에 의해 활성화되는 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 저장된 백업 카운팅값이 0인 것으로 가정한다. 또한, 카운팅 테이블(170)에 저장된 제1 로우 어드레스(RA1)에 대한 카운팅값(174)이 임계값인 것으로 가정한다. 임계값은 2의 k제곱(k는 자연수)일 수 있다.
비교기(180)는 제1 워드라인(WL1)에 대한 백업 카운팅값(136a)이 log2임계값 = log22k = k 자리만큼 쉬프트된 값과 카운팅 테이블(170)에 저장된 카운팅값(174)을 비교한다. 이때, 쉬프트 로직 회로(190)는 제1 워드라인(WL1)에 대한 백업 카운팅값(136a) 0에 대해, k 자리만큼 자리수를 올려, 비교기(180)에 전달할 수 있다.
즉, 비교기(180)는 제1 워드라인(WL1)에 대한 백업 카운팅값(136a)의 이진수에 대해 k 자리만큼 올려진 값과 카운팅 테이블(170)에 저장된 카운팅값(174)이 임계값 이상의 차이를 갖는지를 판단한다.
예를 들어, 비교기(180)는 제1 워드라인(WL1)에 대한 백업 카운팅값(136a) 0에 대한 이진수를 k자리만큼 자리수 올림한 값(0)에 임계값을 더한 값(0 + 임계값 = 임계값)보다 카운팅 테이블(170)에 저장된 카운팅값(174) "임계값"이 임계값 이상이기 때문에, 카운팅 테이블(170)에 저장된 카운팅값(174) "임계값"을 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 백업할 수 있다.
이때, 쉬프트 로직 회로(190)는 임계값의 정수배를 구성하는 정수값 "1"을 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 저장한다.
즉, 상태 (a)에서 카운팅 테이블(170)에 저장된 카운팅값(174)인 임계값을 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 백업하는 것이 아니라, 임계값의 정수배를 구성하는 정수값 "1"을 백업함으로써, 카운팅 백업 영역(134)의 크기를 작게하여 데이터 영역의 크기를 크게 가질 수 있다.
제1 워드라인(WL1)의 카운팅 백업 영역(134)에 "1"이 백업된 상태 (b)를 살펴본다. 상태 (b) 에서, 카운팅 테이블(170)에 저장된 제1 로우 어드레스(RA1)에 대한 카운팅값(174)이 임계값*2인 것으로 가정한다.
비교기(180)는 제1 워드라인(WL1)에 대한 백업 카운팅값 "1"에 대한 이진수를 k자리만큼 자리수 올림한 값(1...0)과 카운팅 테이블(170)에 저장된 카운팅값 "임계값*2"를 비교한다. 이때, 쉬프트 로직 회로(190)는 제1 워드라인(WL1)에 대한 백업 카운팅값(136a) "1"에 대한 이진수를 k자리만큼 자리수 올림하여, 비교기(180)에 전달할 수 있다.
즉, 비교기(180)는 제1 워드라인(WL1)에 대한 백업 카운팅값 "1"에 대한 이진수를 k자리만큼 자리수 올림한 값과 카운팅 테이블(170)에 저장된 카운팅값 "임계값*2"이 임계값 이상의 차이를 갖는지를 판단한다.
예를 들어, 비교기(180)는 제1 워드라인(WL1)에 대한 백업 카운팅값 "1"에 대한 이진수(1)을 k자리만큼 자리수 올림한 값(1...0)에 임계값을 더한 값보다 카운팅 테이블(170)에 저장된 카운팅값 "임계값*2"이 임계값 이상이기 때문에, 카운팅 테이블(170)에 저장된 카운팅값 "임계값*2"를 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 백업할 수 있다.
이때, 쉬프트 로직 회로(190)는 임계값의 정수배를 구성하는 정수값 "2"를 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 저장한다.
즉, 상태 (b)에서 카운팅 테이블(170)에 저장된 카운팅값 "임계값*2"를 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 백업하는 것이 아니라, 임계값의 정수배를 구성하는 정수값 "2"를 백업함으로써, 카운팅 백업 영역(134)의 크기를 작게하여 데이터 영역의 크기를 크게 가질 수 있다.
제1 워드라인(WL1)의 카운팅 백업 영역(134)에 "2"가 백업된 상태 (c)를 살펴본다. 상태 (c) 에서, 카운팅 테이블(170)에 저장된 제1 로우 어드레스(RA1)에 대한 카운팅값(174)이 임계값*3인 것으로 가정한다.
비교기(180)는 제1 워드라인(WL1)에 대한 백업 카운팅값 "2"에 대한 이진수를 k자리만큼 자리수 올림한 값과 카운팅 테이블(170)에 저장된 카운팅값 "임계값*3"를 비교한다. 이때, 쉬프트 로직 회로(190)는 제1 워드라인(WL1)에 대한 백업 카운팅값 "2"에 대한 이진수를 k자리만큼 자리수 올림하여, 비교기(180)에 전달할 수 있다.
즉, 비교기(180)는 제1 워드라인(WL1)에 대한 백업 카운팅값 "2" 대한 이진수를 k자리만큼 자리수 올림한 값과 카운팅 테이블(170)에 저장된 카운팅값 "임계값*3"이 임계값 이상의 차이를 갖는지를 판단한다.
예를 들어, 비교기(180)는 제1 워드라인(WL1)에 대한 백업 카운팅값 "2" 대한 이진수를 k자리만큼 자리수 올림한 값(10...0)과 임계값을 더한 값보다 카운팅 테이블(170)에 저장된 카운팅값 "임계값*3"가 임계값 이상이기 때문에, 카운팅 테이블(170)에 저장된 카운팅값 "임계값*3"을 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 백업할 수 있다.
이때, 쉬프트 로직 회로(190)는 임계값의 정수배를 구성하는 정수값 "3"를 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 저장한다.
즉, 상태 (c)에서 카운팅 테이블(170)에 저장된 카운팅값 "임계값*3"를 제1 워드라인(WL1)의 카운팅 백업 영역(134)에 백업하는 것이 아니라, 임계값의 정수배를 구성하는 정수값 "3"를 백업함으로써, 카운팅 백업 영역(134)의 크기를 작게하여 데이터 영역의 크기를 크게 가질 수 있다.
몇몇 실시예들에 따른 메모리 장치는 비교기(180)와 쉬프트 로직 회로(190)를 통한, 상술된 동작을 통하여 메모리 셀 어레이의 카운팅 백업 영역(134)에 저장되는 백업 카운팅값(136)의 크기를 줄임으로써, 메모리 셀 어레이의 데이터 영역(132)의 비중을 더 늘릴 수 있다.
상술된 설명을 이하의 도 17 및 도 18를 통해 흐름도를 통하여 살펴본다. 도 17 및 도 18의 동작은 임계값이 2의 k제곱(k는 자연수)인 경우이다.
도 17 및 도 18은 몇몇 실시예들에 따른 메모리 장치의 다른 동작을 설명하기 위한 흐름도들이다.
도 15 내지 도 17을 참조하면, 몇몇 실시예들에 따른 메모리 장치의 동작(S10g)은 먼저, 비교기(180)를 통해, 쉬프트 로직 회로(190)를 통해 수신받은 제n 로우 어드레스(RAn)에 의해 활성화되는 제n 워드라인(WLn)의 카운팅 백업 영역(134)에 저장된 백업 카운팅값의 쉬프트된값과, 카운팅 테이블(170)에 저장된 제n 로우 어드레스(RAn)에 대한 카운팅값(174)을 비교한다(S114).
이때, 비교기(180)는 제n 워드라인(WLn)에 대한 백업 카운팅값(136n)의 이진수에 대해 k만큼 자리 올림한 값이 카운팅 테이블(170)에 저장된 카운팅값(174n)에 임계값을 더한 값 이상인지 판단한다(S126).
만약, 제n 워드라인(WLn)에 대한 백업 카운팅값(136n)의 이진수에 대해 k만큼 자리 올림한 값이 카운팅 테이블(170)에 저장된 카운팅값(174n)에 임계값을 더한 값 이상이라고 판단되면(Y), 카운팅 테이블(170)에 저장된 카운팅값(174n)에 제n 워드라인(WLn)에 대한 백업 카운팅값(136n)의 이진수에 대해 k만큼 자리 올림한 값을 오버 라이트 한다(S134).
만약, 제n 워드라인(WLn)에 대한 백업 카운팅값(136n)의 이진수에 대해 k만큼 자리 올림한 값이 카운팅 테이블(170)에 저장된 카운팅값(174n)에 임계값을 더한 값 이상이 아니라고 판단되면(N), 비교기(180)는 제n 워드라인(WLn)에 대한 백업 카운팅값(136n)의 이진수에 대해 k만큼 자리 올림한 값에 임계값을 더한 값보다 카운팅 테이블(170)에 저장된 카운팅값(174n)이 더 크거나 같은지 판단한다(S146).
만약, 카운팅 테이블(170)에 저장된 카운팅값(174n)이 제n 워드라인(WLn)에 대한 백업 카운팅값(136n)의 이진수에 대해 k만큼 자리 올림한 값에 임계값을 더한 값 이상이라면(Y), 카운팅 테이블(170)에 저장된 카운팅값(174n)과 제n 워드라인(WLn)에 대한 백업 카운팅값(136n)에 임계값을 곱한 값의 차이를 임계값으로 나눈 정수를 제n 워드라인(WLn)에 대한 백업 카운팅값(136n)에 백업한다(S154).
오버 라이트 동작(S134)과 백업 동작(S154) 이후, 로우 해머링 완화 동작이 필요하다고 판단된 경우, 로우 해머링 완화 동작을 수행할 수 있다.
도 15, 도 16 및 도 18을 참조하면, 몇몇 실시예들에 따른 메모리 장치의 동작(S10h)은 도 17의 메모리 장치의 동작(S10g)와는 달리, 비교 동작(S114) 이후, 비교기(180)를 통해, 제n 워드라인(WLn)에 대한 백업 카운팅값(136n)의 이진수에 대해 k만큼 자리 올림한 값에 임계값을 더한 값보다 카운팅 테이블(170)에 저장된 카운팅값(174n)이 더 크거나 같은지를 먼저 판단할 수 있다(S146).
이후의 동작은 도 17을 통해 설명된 바와 유사하므로 설명을 생략한다.
도 19 내지 도 21은 몇몇 실시예들에 따른 다른 메모리 장치를 도시한 블록도들이다.
도 19를 참조하면, 몇몇 실시예들에 따른 메모리 장치(100e)는 도 1의 메모리 장치(100a)의 구성에, 로우 디코더(160)와 카운팅 테이블(170) 사이에 배치된 로우 어드레스 탐색 로직 회로(111)를 더 포함한다.
도 20을 참조하면, 몇몇 실시예들에 따른 메모리 장치(100f)는 도 19의 메모리 장치(100e)의 구성에, 비교기(180)와 메모리 셀 어레이(130) 사이에 배치된 곱셈기(110)를 더 포함한다.
도 21을 참조하면, 몇몇 실시예들에 따른 메모리 장치(100g)는 도 19의 메모리 장치(100e)의 구성에, 비교기(180)와 메모리 셀 어레이(130) 사이에 배치된 쉬프트 로직 회로(190)를 더 포함한다.
도 19 내지 도 21의 메모리 장치들(100e, 100f, 및 100g)은 로우 어드레스 탐색 로직 회로(111)를 통해, 도 7, 도 8, 도 9, 도 10, 도 13, 도 14, 도 17, 및 도 18을 통해 상술된 메모리 장치의 동작들(S10a 내지 S10h)을 수행하기 전에, 추가 동작을 수행할 수 있다.
도 19 내지 도 21을 참조하면, 예를 들어, 메모리 장치들(100e, 100f, 및 100g)은 로우 디코더(160)를 통해 수신받아 활성화된 로우 어드레스(RA)가 카운팅 테이블(170)에 저장되어 있는지, 로우 어드레스 탐색 로직 회로(111)를 통해 탐색할 수 있다.
이후, 로우 어드레스 탐색 로직 회로(111)를 통해, 로우 디코더(160)를 통해 수신받아 활성화된 로우 어드레스(RA)가 카운팅 테이블(170)에 존재한다고 판단하면, 카운팅 테이블(170)에 저장된 해당 로우 어드레스(RA)에 대한 카운팅값(174)을 "1" 증가시킨다. 이후, 도 7, 도 8, 도 9, 도 10, 도 13, 도 14, 도 17, 및 도 18을 통해 상술된 메모리 장치의 동작들(S10a 내지 S10h) 중 적어도 하나를 수행할 수 있다.
만약, 이후, 로우 어드레스 탐색 로직 회로(111)를 통해, 로우 디코더(160)를 통해 수신받아 활성화된 로우 어드레스(RA)가 카운팅 테이블(170)에 존재하지 않는다고 판단하면, 카운팅 테이블(170)에 해당 로우 어드레스(RA)와 카운팅값을 저장해야 한다. 이때, 로우 어드레스(RA)와 카운팅값을 저장하기 전에, 카운팅 테이블(170)에 저장 공간이 존재하는지 판단해야 한다.
카운팅 테이블(170)에 활성화된 로우 어드레스(RA)와 카운팅값을 저장할 공간이 존재한다고 판단한 경우, 카운팅 테이블(170)에 활성화된 로우 어드레스(RA)와 카운팅값을 저장한다. 이후, 카운팅 테이블(170)에 저장된 활성화된 로우 어드레스(RA)의 카운팅값을 "1"로 셋팅한다.
만약, 카운팅 테이블(170)에 활성화된 로우 어드레스(RA)와 카운팅값을 저장할 공간이 존재하지 않는다고 판단될 경우, 카운팅 테이블(170)에 이미 저장되어 있던 로우 어드레스와 이에 대응되는 카운팅값을 삭제할 수 있다. 이때, 가장 작은 카운팅값을 갖는 로우 어드레스 정보를 삭제할 수 있다.
이후, 카운팅 테이블(170)에 활성화된 로우 어드레스(RA)와 카운팅값을 저장한다. 이후, 카운팅 테이블(170)에 저장된 활성화된 로우 어드레스(RA)의 카운팅값을 "1"로 셋팅한다.
이후, 도 7, 도 8, 도 9, 도 10, 도 13, 도 14, 도 17, 및 도 18을 통해 상술된 메모리 장치의 동작들(S10a 내지 S10h) 중 적어도 하나를 수행할 수 있다.
상술된 메모리 장치들(100e, 100f, 및 100g)의 동작은 후술하는 도 22의 흐름도를 통해 설명된다.
도 22 내지 도 23은 몇몇 실시예들에 따른 메모리 장치의 다른 동작을 설명하기 위한 흐름도들이다.
도 19 내지 도 22를 참조하면, 예를 들어, 메모리 장치들(100e, 100f, 및 100g)의 동작(S20)은 먼저, 로우 디코더(160)를 통해 수신받아 활성화된 로우 어드레스(RA)가 카운팅 테이블(170)에 저장되어 있는지, 로우 어드레스 탐색 로직 회로(111)를 통해 탐색할 수 있다(S210).
이후, 로우 어드레스 탐색 로직 회로(111)를 통해, 로우 디코더(160)를 통해 수신받아 활성화된 로우 어드레스(RA)가 카운팅 테이블(170)에 존재한다고 판단하면(Y), 카운팅 테이블(170)에 저장된 해당 로우 어드레스(RA)에 대한 카운팅값(174)을 "1" 증가시킨다(S220). 이후, 도 7, 도 8, 도 9, 도 10, 도 13, 도 14, 도 17, 및 도 18을 통해 상술된 메모리 장치의 동작들(S10a 내지 S10h) 중 적어도 하나를 수행할 수 있다(S230).
만약, 이후, 로우 어드레스 탐색 로직 회로(111)를 통해, 로우 디코더(160)를 통해 수신받아 활성화된 로우 어드레스(RA)가 카운팅 테이블(170)에 존재하지 않는다고 판단하면(N), 카운팅 테이블(170)에 해당 로우 어드레스(RA)와 카운팅값을 저장해야 한다. 이때, 로우 어드레스(RA)와 카운팅값을 저장하기 전에, 카운팅 테이블(170)에 저장 공간이 존재하는지 판단해야 한다(S240).
카운팅 테이블(170)에 활성화된 로우 어드레스(RA)와 카운팅값을 저장할 공간이 존재한다고 판단한 경우(Y), 카운팅 테이블(170)에 활성화된 로우 어드레스(RA)와 카운팅값을 저장한다(S260). 이후, 카운팅 테이블(170)에 저장된 활성화된 로우 어드레스(RA)의 카운팅값을 "1"로 셋팅한다(S270).
만약, 카운팅 테이블(170)에 활성화된 로우 어드레스(RA)와 카운팅값을 저장할 공간이 존재하지 않는다고 판단될 경우(N), 카운팅 테이블(170)에 이미 저장되어 있던 로우 어드레스와 이에 대응되는 카운팅값을 삭제할 수 있다(S250). 이때, 카운팅 테이블(170)에 저장된 카운팅값 중 일부를 삭제할 수 있다. 다른 예를 들어, 카운팅 테이블(170)에 저장된 가장 작은 카운팅값을 갖는 로우 어드레스 정보를 삭제할 수 있다.
이후, 카운팅 테이블(170)에 활성화된 로우 어드레스(RA)와 카운팅값을 저장한다. 이후, 카운팅 테이블(170)에 저장된 활성화된 로우 어드레스(RA)의 카운팅값을 "1"로 셋팅한다(S270).
이후, 도 7, 도 8, 도 9, 도 10, 도 13, 도 14, 도 17, 및 도 18을 통해 상술된 메모리 장치의 동작들(S10a 내지 S10h) 중 적어도 하나를 수행할 수 있다(S270).
다시 도 1, 도 3, 도 11, 도 15, 및 도 19 내지 도 21을 참조하면, 몇몇 실시예들에 따른 메모리 장치들(100a 내지 100g)은 리프레쉬 주기 동안, 도 1 내지 도 18을 통해 상술된 메모리 장치의 동작들(S10a 내지 S10h)을 수행하기 전에, 추가적인 동작을 수행할 수 있다.
예를 들어, DRAM에서의 정보는 셀 내의 커패시터에 축적된 전하로서 저장되는데 일시적인 저장만이 가능하다. 따라서, 이러한 DRAM 메모리 셀들은 메모리 셀에 저장된 데이터가 누설 전류에 의하여 변경되는 것을 방지하기 위하여 특별한 외부 회로들에 의해서 주기적으로 리프레쉬시킬 필요가 있으며, 외부 리프레쉬 회로는 리프레쉬 시간 간격 내에 DRAM의 각 로우를 한 번씩 구동해야 하는데, 외부로부터 인가되는 명령 신호에 의해 연속적으로 내부 어드레스가 변화함에 의해서 수행될 수 있다.
이때, 제어 로직 회로(120)는 리프레쉬 주기 동안 카운팅 테이블(170)의 카운팅값(174) 중 가장 큰 값을 갖는 로우 어드레스에 대해 리프레쉬를 수행할 수 있다.
리프레쉬가 수행된 로우 어드레스에 대해, 카운팅값(174)을 "1"로 셋팅할 수 있다. 그 후, 도 7, 도 8, 도 9, 도 10, 도 13, 도 14, 도 17, 및 도 18을 통해 상술된 메모리 장치의 동작들(S10a 내지 S10h) 중 적어도 하나를 수행할 수 있다.
상술된 동작을 도 23을 통해, 흐름도로 살펴본다.
도 23을 살펴보면, 몇몇 실시예들에 따른 메모리 장치의 동작(S30)은 먼저, 제어 로직 회로(120)를 통해, 리프레쉬 주기 동안 카운팅 테이블(170)의 카운팅값(174) 중 가장 큰 값을 갖는 로우 어드레스에 대해 리프레쉬를 수행할 수 있다(S310).
이후, 리프레쉬가 수행된 로우 어드레스에 대해, 카운팅값(174)을 "1"로 셋팅할 수 있다. 그 후, 도 7, 도 8, 도 9, 도 10, 도 13, 도 14, 도 17, 및 도 18을 통해 상술된 메모리 장치의 동작들(S10a 내지 S10h) 중 적어도 하나를 수행할 수 있다.
도 24는 몇몇 실시예들에 따른 메모리 장치를 포함하는 메모리 시스템을 도시한 도면이다.
도 24를 참조하면, 몇몇 실시예들에 따른 메모리 시스템(1000)은 기본적으로 휴대용 통신 단말기(mobile phone), 스마트폰(smart phone), 태블릿 PC(tablet personal computer), 웨어러블 기기, 헬스케어 기기 또는 IOT(internet of things) 기기와 같은 모바일(mobile) 시스템일 수 있다. 하지만 도 24의 메모리 시스템(1000)은 반드시 모바일 시스템에 한정되는 것은 아니고, 개인용 컴퓨터(personal computer), 랩탑(laptop) 컴퓨터, 서버(server), 미디어 재생기(media player) 또는 내비게이션(navigation)과 같은 차량용 장비(automotive device) 등이 될 수도 있다.
메모리 시스템(1000)은 메인 프로세서(main processor)(1100), 메모리(1200a, 1200b) 및 스토리지 장치(1300a, 1300b)를 포함할 수 있으며, 추가로 촬영 장치(image capturing device)(1410), 사용자 입력 장치(user input device)(1420), 센서(1430), 통신 장치(1440), 디스플레이(1450), 스피커(1460), 전력 공급 장치(power supplying device)(1470) 및 연결 인터페이스(connecting interface)(1480) 중 하나 이상을 포함할 수 있다.
이하에서, 메모리(1200a, 1200b) 중 적어도 하나는 도 1 내지 도 23을 통해 설명된 몇몇 실시예들에 따른 메모리 장치들 중 적어도 하나인 것으로 가정한다.
메인 프로세서(1100)는 메모리 시스템(1000)의 전반적인 동작, 보다 구체적으로는 메모리 시스템(1000)을 이루는 다른 구성 요소들의 동작을 제어할 수 있다. 이와 같은 메인 프로세서(1100)는 범용 프로세서, 전용 프로세서 또는 애플리케이션 프로세서(application processor) 등으로 구현될 수 있다.
메인 프로세서(1100)는 하나 이상의 CPU 코어(1110)를 포함할 수 있으며, 메모리(1200a, 1200b) 및/또는 스토리지 장치(1300a, 1300b)를 제어하기 위한 컨트롤러(1120)를 더 포함할 수 있다. 실시예에 따라서는, 메인 프로세서(1100)는 AI(artificial intelligence) 데이터 연산 등 고속 데이터 연산을 위한 전용 회로인 가속기(accelerator)(1130)를 더 포함할 수 있다. 이와 같은 가속기(1130)는 GPU(Graphics Processing Unit), NPU(Neural Processing Unit) 및/또는 DPU(Data Processing Unit) 등을 포함할 수 있으며, 메인 프로세서(1100)의 다른 구성 요소와는 물리적으로 독립된 별개의 칩(chip)으로 구현될 수도 있다.
메모리(1200a, 1200b)는 시스템(1000)의 주기억 장치로 사용될 수 있으며, SRAM 및/또는 DRAM 등의 휘발성 메모리를 포함할 수 있으나, 플래시 메모리, PRAM 및/또는 RRAM 등의 비휘발성 메모리를 포함할 수도 있다. 메모리(1200a, 1200b)는 메인 프로세서(1100)와 동일한 패키지 내에 구현되는 것도 가능하다.
스토리지 장치(1300a, 1300b)는 전원 공급 여부와 관계없이 데이터를 저장하는 비휘발성 저장 장치로서 기능할 수 있으며, 메모리(1200a, 1200b)에 비해 상대적으로 큰 저장 용량을 가질 수 있다. 스토리지 장치(1300a, 1300b)는 스토리지 컨트롤러(1310a, 1310b)와, 스토리지 컨트롤러(1310a, 1310b)의 제어 하에 데이터를 저장하는 비휘발성 메모리(non-volatile memory, NVM)(1320a, 1320b)를 포함할 수 있다. 비휘발성 메모리(1320a, 1320b)는 2D(2-dimensional) 구조 혹은 3D(3-dimensional) V-NAND(Vertical NAND) 구조의 플래시 메모리를 포함할 수 있으나, PRAM 및/또는 RRAM 등의 다른 종류의 비휘발성 메모리를 포함할 수도 있다.
스토리지 장치(1300a, 1300b)는 메인 프로세서(1100)와는 물리적으로 분리된 상태로 시스템(1000)에 포함될 수도 있고, 메인 프로세서(1100)와 동일한 패키지 내에 구현될 수도 있다. 또한, 스토리지 장치(1300a, 1300b)는 SSD(solid state device) 혹은 메모리 카드(memory card)와 같은 형태를 가짐으로써, 후술할 연결 인터페이스(1480)와 같은 인터페이스를 통해 시스템(1000)의 다른 구성 요소들과 탈부착 가능하도록 결합될 수도 있다. 이와 같은 스토리지 장치(1300a, 1300b)는 UFS(Universal Flash Storage), eMMC(embedded multi-media card) 혹은 NVMe(non-volatile memory express)와 같은 표준 규약이 적용되는 장치일 수 있으나, 반드시 이에 한정되는 건 아니다.
촬영 장치(1410)는 정지 영상 또는 동영상을 촬영할 수 있으며, 카메라(camera), 캠코더(camcorder) 및/또는 웹캠(webcam) 등일 수 있다.
사용자 입력 장치(1420)는 시스템(1000)의 사용자로부터 입력된 다양한 유형의 데이터를 수신할 수 있으며, 터치 패드(touch pad), 키패드(keyboard), 키보드(keyboard), 마우스(mouse) 및/또는 마이크(microphone) 등일 수 있다.
센서(1430)는 시스템(1000)의 외부로부터 획득될 수 있는 다양한 유형의 물리량을 감지하고, 감지된 물리량을 전기 신호로 변환할 수 있다. 이와 같은 센서(1430)는 온도 센서, 압력 센서, 조도 센서, 위치 센서, 가속도 센서, 바이오 센서(biosensor) 및/또는 자이로스코프(gyroscope) 센서 등일 수 있다.
통신 장치(1440)는 다양한 통신 규약에 따라 시스템(1000) 외부의 다른 장치들과의 사이에서 신호의 송신 및 수신을 수행할 수 있다. 이와 같은 통신 장치(1440)는 안테나, 트랜시버(transceiver) 및/또는 모뎀(MODEM) 등을 포함하여 구현될 수 있다.
디스플레이(1450) 및 스피커(1460)는 시스템(1000)의 사용자에게 각각 시각적 정보와 청각적 정보를 출력하는 출력 장치로 기능할 수 있다.
전력 공급 장치(1470)는 시스템(1000)에 내장된 배터리(도시 안함) 및/또는 외부 전원으로부터 공급되는 전력을 적절히 변환하여 시스템(1000)의 각 구성 요소들에게 공급할 수 있다.
연결 인터페이스(1480)는 시스템(1000)과, 시스템(1000)에 연결되어 시스템(1000과 데이터를 주고받을 수 있는 외부 장치 사이의 연결을 제공할 수 있다. 연결 인터페이스(1480)는 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe, IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multi-media card), eMMC, UFS, eUFS(embedded Universal Flash Storage), CF(compact flash) 카드 인터페이스 등과 같은 다양한 인터페이스 방식으로 구현될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100a 내지 100g: 메모리 장치

Claims (20)

  1. 제1 워드라인에 연결되는 복수의 메모리 셀들을 포함하되, 상기 복수의 메모리 셀들은 데이터가 저장되는 데이터 영역과 상기 제1 워드라인을 활성화한 횟수를 백업하는 카운팅 백업 영역을 포함하는 메모리 셀 어레이;
    상기 제1 워드라인에 대응되는 제1 로우 어드레스와, 상기 제1 워드라인을 활성화한 횟수를 카운팅한 제1 카운팅값을 저장하는 카운팅 테이블; 및
    상기 제1 카운팅값과 상기 카운팅 백업 영역에 저장된 제1 백업 카운팅값을 비교하여, 상기 제1 카운팅값이 상기 제1 백업 카운팅값보다 크면 상기 제1 카운팅값을 상기 카운팅 백업 영역에 백업하고, 상기 제1 백업 카운팅값이 상기 제1 카운팅값보다 크면 상기 제1 백업 카운팅값을 상기 카운팅 테이블에 오버 라이트(over write)하는 비교기를 포함하는 메모리 장치.
  2. 제 1항에 있어서,
    상기 제1 워드라인에 로우 해머링(row hammering)이 발생했는지 판단하고, 상기 제1 워드라인에 로우 해머링이 발생됐다고 판단된 경우, 상기 제1 워드라인의 인접 워드라인에 대하여 타겟 로우 리프레쉬(TRR: Target-Row Refresh) 동작을 수행하는 완화 로직 회로를 더 포함하되, 상기 카운팅 테이블은 상기 완화 로직 회로에 포함되는 메모리 장치.
  3. 제 1항에 있어서,
    상기 비교기는 상기 제1 카운팅값이 상기 제1 백업 카운팅값에 임계값을 더한 값보다 크면 상기 제1 카운팅값을 상기 카운팅 백업 영역에 백업하고, 상기 제1 백업 카운팅값이 상기 제1 카운팅값에 상기 임계값을 더한 값보다 크면 상기 제1 백업 카운팅값을 상기 카운팅 테이블에 오버 라이트하는 메모리 장치.
  4. 제 3항에 있어서,
    상기 메모리 셀 어레이와 상기 비교기 사이에 배치된 곱셈기를 더 포함하되,
    상기 제1 백업 카운팅값은 n(n은 자연수)이며,
    상기 곱셈기는 상기 n에 상기 임계값을 곱하여 상기 비교기로 전송하고,
    상기 비교기는 상기 n에 상기 임계값을 곱한 값이 상기 제1 카운팅값에 상기 임계값을 더한 값보다 크면 상기 n에 상기 임계값을 곱한 값을 상기 카운팅 테이블에 오버 라이트하고, 상기 제1 카운팅값이 상기 n에 상기 임계값을 곱한 값에 상기 임계값을 더한 값보다 크면 n+1을 상기 카운팅 백업 영역에 백업하는 메모리 장치.
  5. 제 3항에 있어서,
    상기 메모리 셀 어레이와 상기 비교기 사이에 배치된 쉬프트(shift) 로직 회로를 더 포함하되,
    상기 제1 백업 카운팅값은 n(n은 자연수)이며,
    상기 임계값은 2의 k(k는 자연수)제곱이며,
    상기 쉬프트 로직 회로는 상기 n을 상기 k만큼 이진 자리수를 이동시켜 상기 비교기로 전송하고,
    상기 비교기는 상기 이진 자리수 이동된 n이 상기 제1 카운팅값에 상기 임계값을 더한 값보다 크면 상기 이동된 n을 상기 카운팅 테이블에 오버 라이트하고, 상기 제1 카운팅값이 상기 이진 자리수 이동된 n에 상기 임계값을 더한 값보다 크면 n+1을 상기 카운팅 백업 영역에 백업하는 메모리 장치.
  6. 제 1항에 있어서,
    상기 메모리 셀 어레이와 상기 카운팅 테이블 사이에 배치된 로우 어드레스 탐색 로직 회로를 더 포함하되,
    상기 로우 어드레스 탐색 로직 회로는,
    상기 메모리 셀 어레이에 포함된 워드라인 중 활성화 대상이되는 제2 워드라인에 대응되는 제2 로우 어드레스가 상기 카운팅 테이블에 존재하는지 확인하는 메모리 장치.
  7. 제 6항에 있어서,
    상기 제2 로우 어드레스가 상기 카운팅 테이블에 존재한다면,
    상기 제2 로우 어드레스를 활성화한 횟수를 카운팅한 제2 카운팅값을 1 증가시키는 메모리 장치.
  8. 제 6항에 있어서,
    상기 제2 로우 어드레스가 상기 카운팅 테이블에 존재하지 않는다면,
    상기 카운팅 테이블에, 상기 제2 로우 어드레스와 상기 제2 로우 어드레스를 활성화한 횟수를 카운팅한 제2 카운팅값을 저장할 공간이 존재하는지 확인하고,
    상기 저장할 공간이 존재하지 않는 경우, 상기 카운팅 테이블에 저장된 카운팅값 중 일부 카운팅값에 대응되는 로우 어드레스와 상기 일부 카운팅값을 삭제하고, 상기 제2 로우 어드레스와 상기 제2 카운팅값을 상기 카운팅 테이블에 저장하는 메모리 장치.
  9. 제 8항에 있어서,
    상기 일부 카운팅값은, 상기 카운팅 테이블에 저장된 카운팅값 중 가장 작은 카운팅값인 메모리 장치.
  10. 외부로부터 커맨드와 어드레스를 수신하고, 상기 커맨드를 바탕으로 제1 전압 제어 신호를 생성하고, 상기 어드레스를 바탕으로 제1 로우 어드레스와 제1 컬럼 어드레스를 생성하는 제어 로직 회로;
    상기 제1 전압 제어 신호를 바탕으로, 제1 워드 라인 전압을 생성하는 전압 생성기;
    상기 제1 워드 라인 전압과 상기 제1 로우 어드레스를 수신하여, 상기 제1 로우 어드레스에 상기 제1 워드 라인 전압을 전달하는 로우 디코더;
    상기 제1 로우 어드레스에 대응하는 제1 워드라인에 연결되는 복수의 메모리 셀들을 포함하되, 상기 복수의 메모리 셀들은 데이터가 저장되는 데이터 영역과 상기 제1 워드라인을 활성화한 횟수를 백업하는 카운팅 백업 영역을 포함하는 메모리 셀 어레이;
    상기 제1 컬럼 어드레스를 수신받아, 상기 제1 컬럼 어드레스에 대응되는 비트 라인을 선택하여 상기 복수의 메모리 셀들 중 적어도 일부와 상기 데이터를 송수신하는 페이지 버퍼;
    상기 제1 로우 어드레스와, 상기 제1 워드라인을 활성화한 횟수를 카운팅한 제1 카운팅값을 저장하는 카운팅 테이블; 및
    상기 제1 카운팅값과 상기 카운팅 백업 영역에 저장된 제1 백업 카운팅값을 비교하여, 상기 제1 카운팅값이 상기 제1 백업 카운팅값보다 크면 상기 제1 카운팅값을 상기 카운팅 백업 영역에 백업하고, 상기 제1 백업 카운팅값이 상기 카운팅값보다 크면 상기 제1 백업 카운팅값을 상기 카운팅 테이블에 오버 라이트하는 비교기를 포함하는 메모리 장치.
  11. 제 10항에 있어서,
    상기 제1 워드라인에 로우 해머링이 발생했는지 판단하고, 상기 제1 워드라인에 로우 해머링이 발생됐다고 판단된 경우, 상기 제1 워드라인에 인접하는 워드라인에 대하여 타겟 로우 리프레쉬 동작을 수행하는 완화 로직 회로를 더 포함하되, 상기 카운팅 테이블은 상기 완화 로직 회로에 포함되는 메모리 장치.
  12. 제 10항에 있어서,
    상기 비교기는 상기 제1 카운팅값이 상기 제1 백업 카운팅값에 임계값을 더한 값보다 크면 상기 제1 카운팅값을 상기 카운팅 백업 영역에 백업하고, 상기 제1 백업 카운팅값이 상기 제1 카운팅값에 상기 임계값을 더한 값보다 크면 상기 제1 백업 카운팅값을 상기 카운팅 테이블에 오버 라이트하는 메모리 장치.
  13. 제 12항에 있어서,
    상기 메모리 셀 어레이와 상기 비교기 사이에 배치된 곱셈기를 더 포함하되,
    상기 제1 백업 카운팅값은 n(n은 자연수)이며,
    상기 곱셈기는 상기 n에 상기 임계값을 곱하여 상기 비교기로 전송하고,
    상기 비교기는 상기 n에 상기 임계값을 곱한 값이 상기 제1 카운팅값에 상기 임계값을 더한 값보다 크면 상기 n에 상기 임계값을 곱한 값을 상기 카운팅 테이블에 오버 라이트하고, 상기 제1 카운팅값이 상기 n에 상기 임계값을 곱한 값에 상기 임계값을 더한 값보다 크면 n+1을 상기 카운팅 백업 영역에 백업하는 메모리 장치.
  14. 제 12항에 있어서,
    상기 메모리 셀 어레이와 상기 비교기 사이에 배치된 쉬프트(shift) 로직 회로를 더 포함하되,
    상기 제1 백업 카운팅값은 n(n은 자연수)이며,
    상기 임계값은 2의 k(k는 자연수)제곱이며,
    상기 쉬프트 로직 회로는 상기 n을 상기 k만큼 이진 자리수를 이동시켜 상기 비교기로 전송하고,
    상기 비교기는 상기 이진 자리수 이동된 n이 상기 제1 카운팅값에 상기 임계값을 더한 값보다 크면 상기 이동된 n을 상기 카운팅 테이블에 오버 라이트하고, 상기 제1 카운팅값이 상기 이진 자리수 이동된 n에 상기 임계값을 더한 값보다 크면 n+1을 상기 카운팅 백업 영역에 백업하는 메모리 장치.
  15. 제 10항에 있어서,
    상기 메모리 셀 어레이와 상기 카운팅 테이블 사이에 배치된 로우 어드레스 탐색 로직 회로를 더 포함하되,
    상기 로우 어드레스 탐색 로직 회로는,
    상기 메모리 셀 어레이에 포함된 워드라인 중 활성화 대상이되는 제2 워드라인에 대응되는 제2 로우 어드레스가 상기 카운팅 테이블에 존재하는지 확인하는 메모리 장치.
  16. 제 15항에 있어서,
    상기 제2 로우 어드레스가 상기 카운팅 테이블에 존재한다면,
    상기 제2 로우 어드레스를 활성화한 횟수를 카운팅한 제2 카운팅값을 1 증가시키는 메모리 장치.
  17. 제 15항에 있어서,
    상기 제2 로우 어드레스가 상기 카운팅 테이블에 존재하지 않는다면,
    상기 카운팅 테이블에, 상기 제2 로우 어드레스와 상기 제2 로우 어드레스를 활성화한 횟수를 카운팅한 제2 카운팅값을 저장할 공간이 존재하는지 확인하고,
    상기 저장할 공간이 존재하지 않는 경우, 상기 카운팅 테이블에 저장된 카운팅값 중 가장 작은 카운팅값에 대응되는 로우 어드레스와 상기 가장 작은 카운팅값을 삭제하고, 상기 제2 로우 어드레스와 상기 제2 카운팅값을 상기 카운팅 테이블에 저장하는 메모리 장치.
  18. 제 10항에 있어서,
    상기 제어 로직 회로를 통해,
    상기 카운팅 테이블에 저장된 카운팅값 중 가장 큰 카운팅값을 갖는 제2 카운팅값과, 상기 제2 카운팅값에 대응되는 상기 메모리 셀 어레이 내 제2 로우 어드레스를 리프레쉬 타임 동안 리프레쉬하고,
    상기 제2 카운팅값을 1로 리셋하는 것을 포함하는 메모리 장치.
  19. 적어도 하나 이상의 CPU 코어를 포함하는 메인 프로세서; 및
    상기 메인 프로세서와 데이터를 주고받는 메모리 장치를 포함하되,
    상기 메모리 장치는,
    제1 워드라인에 연결되는 복수의 메모리 셀들을 포함하되, 상기 복수의 메모리 셀들은 데이터가 저장되는 데이터 영역과 상기 제1 워드라인을 활성화한 횟수를 백업하는 카운팅 백업 영역을 포함하는 메모리 셀 어레이;
    상기 제1 워드라인에 대응되는 제1 로우 어드레스와, 상기 제1 워드라인을 활성화한 횟수를 카운팅한 제1 카운팅값을 저장하는 카운팅 테이블; 및
    상기 제1 카운팅값과 상기 카운팅 백업 영역에 저장된 제1 백업 카운팅값을 비교하여, 상기 제1 카운팅값이 상기 제1 백업 카운팅값보다 크면 상기 제1 카운팅값을 상기 카운팅 백업 영역에 백업하고, 상기 제1 백업 카운팅값이 상기 제1 카운팅값보다 크면 상기 제1 백업 카운팅값을 상기 카운팅 테이블에 오버 라이트하는 비교기를 포함하는 메모리 시스템.
  20. 제 19항에 있어서,
    상기 비교기는 상기 제1 카운팅값이 상기 제1 백업 카운팅값에 임계값을 더한 값보다 크면 상기 제1 카운팅값을 상기 카운팅 백업 영역에 백업하고, 상기 제1 백업 카운팅값이 상기 제1 카운팅값에 상기 임계값을 더한 값보다 크면 상기 제1 백업 카운팅값을 상기 카운팅 테이블에 오버 라이트하는 메모리 시스템.
KR1020210104285A 2021-08-09 2021-08-09 메모리 장치 및 시스템 KR20230022474A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210104285A KR20230022474A (ko) 2021-08-09 2021-08-09 메모리 장치 및 시스템
US17/689,064 US11848043B2 (en) 2021-08-09 2022-03-08 Memory device and memory system
TW111123453A TW202322122A (zh) 2021-08-09 2022-06-23 記憶體裝置及記憶體系統
CN202210774386.6A CN115705862A (zh) 2021-08-09 2022-07-01 存储器件和存储器系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210104285A KR20230022474A (ko) 2021-08-09 2021-08-09 메모리 장치 및 시스템

Publications (1)

Publication Number Publication Date
KR20230022474A true KR20230022474A (ko) 2023-02-16

Family

ID=85151907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210104285A KR20230022474A (ko) 2021-08-09 2021-08-09 메모리 장치 및 시스템

Country Status (4)

Country Link
US (1) US11848043B2 (ko)
KR (1) KR20230022474A (ko)
CN (1) CN115705862A (ko)
TW (1) TW202322122A (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102329673B1 (ko) 2016-01-25 2021-11-22 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102306380B1 (ko) 2017-05-24 2021-09-30 에스케이하이닉스 주식회사 리프레시 대상 로우 선정 회로
KR102321332B1 (ko) 2017-05-30 2021-11-04 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동 방법
KR102358563B1 (ko) 2018-05-09 2022-02-04 삼성전자주식회사 로우 해머 핸들링과 함께 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US10825534B2 (en) 2018-10-26 2020-11-03 Intel Corporation Per row activation count values embedded in storage cell array storage cells
KR20200060053A (ko) 2018-11-22 2020-05-29 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US10943637B2 (en) * 2018-12-27 2021-03-09 Micron Technology, Inc. Apparatus with a row-hammer address latch mechanism
KR20200084599A (ko) 2019-01-03 2020-07-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
KR20210016981A (ko) 2019-08-06 2021-02-17 에스케이하이닉스 주식회사 로우 해머 방지 회로, 로우 해머 방지 회로를 포함하는 메모리 모듈 및 이를 포함하는 메모리 시스템
US20230206980A1 (en) * 2021-12-29 2023-06-29 Micron Technology, Inc. Apparatuses and methods for row hammer counter mat

Also Published As

Publication number Publication date
TW202322122A (zh) 2023-06-01
US11848043B2 (en) 2023-12-19
US20230042955A1 (en) 2023-02-09
CN115705862A (zh) 2023-02-17

Similar Documents

Publication Publication Date Title
US20240096392A1 (en) Data storage device and operating method thereof
US9666249B1 (en) Data storage device with temperature compensation and operating method thereof
US11094364B2 (en) Data storage device and operating method thereof
US11720163B2 (en) Providing energy information to memory
KR101899231B1 (ko) 메모리로의 전력 이용가능성 정보 제공
US11704048B2 (en) Electronic device
US10747660B2 (en) Method and system for forming and using memory superblocks based on performance grades
CN111752852A (zh) 数据存储装置及数据存储装置的操作方法
US10096371B2 (en) Data storage device and operating method thereof
CN111090387B (zh) 存储模块、操作其的方法以及操作控制其的主机的方法
US11961550B2 (en) Memory device, memory system having the same and operating method thereof
US11688453B2 (en) Memory device, memory system and operating method
US20230143468A1 (en) Memory device, a memory system having the same and an operating method thereof
KR20230022474A (ko) 메모리 장치 및 시스템
CN115910146A (zh) 存储器装置和存储器装置的操作方法
US11366736B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
US20240144988A1 (en) Memory device, memory system including memory device, and method of operating memory device
US20230236732A1 (en) Memory device
US9361972B1 (en) Charge level maintenance in a memory
KR20200015260A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20240144990A1 (en) Memory device, memory system including the same and method of operating the same
US20230147402A1 (en) Memory system, refresh control circuit, and refresh control method
KR20230068242A (ko) 메모리 시스템, 리프레시 제어회로 및 리프레시 제어방법
KR20240062601A (ko) 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법