KR20240062601A - 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법 - Google Patents

메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20240062601A
KR20240062601A KR1020220144310A KR20220144310A KR20240062601A KR 20240062601 A KR20240062601 A KR 20240062601A KR 1020220144310 A KR1020220144310 A KR 1020220144310A KR 20220144310 A KR20220144310 A KR 20220144310A KR 20240062601 A KR20240062601 A KR 20240062601A
Authority
KR
South Korea
Prior art keywords
access
count
weighted
row
memory device
Prior art date
Application number
KR1020220144310A
Other languages
English (en)
Inventor
김희중
조성진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220144310A priority Critical patent/KR20240062601A/ko
Priority to US18/319,655 priority patent/US20240144990A1/en
Priority to CN202311286941.1A priority patent/CN117995236A/zh
Publication of KR20240062601A publication Critical patent/KR20240062601A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Dram (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

본 발명에 따른 메모리 장치는, 워드라인들과 비트라인들에 연결된 복수의 메모리 셀들을 갖는 메모리 셀 어레이, 상기 메모리 셀 어레이에 가중된 억세스 카운트 기반으로 리프레쉬 동작을 수행하는 타겟 로우 리프레쉬 로직, 복수의 로우 어드레스들의 각각에 대한 가중된 억세스 카운트를 저장하는 레지스터, 상기 레지스터에 저장된 가중된 억세스 카운트에 억세스 간격(access spacing)에 대응하는 현재 가중된 억세스 카운트를 누적하는 누적기; 및 상기 억세스 간격을 계산하는 계산기를 포함할 수 있다.

Description

메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법{MEMORY DEVICE, MEMORY SYSTEM HAVING THE SAME AND OPERATING METHOD THEREOF}
본 발명은 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법에 관한 것이다.
일반적으로, DRAM(Dynamic Random Access Memory)은 저장된 데이터를 유지하기 위하여 리프레쉬(refresh) 동작을 수행한다. 즉, DRAM은 리프레쉬 동작을 통해서 셀 커패시터에 저장된 데이터를 유지할 수 있다. 집적도의 증가와 같은 공정 기술의 발전에 따라 DRAM의 셀간 간격은 점차 좁아지고 있다. 그리고 셀간 간격의 축소로 인하여 인접한 셀이나 워드 라인에 의한 간섭이 점점 중요한 데이터 신뢰성 요인으로 작용하고 있다. 특정 셀에 상술한 간섭이 집중되더라도, DRAM과 같은 랜덤 액세스 메모리에서는 특정 어드레스에 대한 억세스를 제한하기 어려운 실정이다. 따라서, 특정 셀에 대한 디스터번스(disturbance)가 발생할 수 있고, 이러한 셀에 대한 리프레쉬 특성에도 영향을 미친다.
본 발명의 목적은 로우 해머 디스터번스를 줄이는 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 메모리 장치는, 워드라인들과 비트라인들에 연결된 복수의 메모리 셀들을 갖는 메모리 셀 어레이; 상기 메모리 셀 어레이에 가중된 억세스 카운트 기반으로 리프레쉬 동작을 수행하는 타겟 로우 리프레쉬 로직; 복수의 로우 어드레스들의 각각에 대한 가중된 억세스 카운트를 저장하는 레지스터; 상기 레지스터에 저장된 가중된 억세스 카운트에 억세스 간격(access spacing)에 대응하는 현재 가중된 억세스 카운트를 누적하는 누적기; 및 상기 억세스 간격을 계산하는 계산기를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 장치의 동작 방법은, 외부의 장치로부터 읽기 요청 혹은 쓰기 요청에 따른 로우 어드레스를 수신하는 단계; 상기 로우 어드레스의 이전 억세스 시점부터 현재 억세스 시점에 대응하는 억세스 간격을 계산하는 단계; 상기 억세스 간격을 이용하여 상기 로우 어드레스에 대한 가중된 억세스 카운트를 누적하는 단계; 및 사전에 결정된 시간에 가중된 억세스 카운트 기반으로 리프레쉬 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은, 복수의 뱅크들을 갖는 적어도 하나의 메모리 장치; 및 상기 적어도 하나의 메모리 장치를 제어하는 제어기를 포함하고, 상기 적어도 하나의 메모리 장치는, 로우 어드레스의 억세스에 따른 억세스 카운트 및 이전 억세스 시점에서 현재 억세스 시점까지의 억세스 간격을 고려한 가중된 억세스 카운트를 이용하여 상기 복수의 뱅크들의 각각에 대한 리프레쉬 동작을 수행하는 것을 특징으로 한다.
본 발명의 다른 실시 예에 따른 메모리 장치의 동작 방법은, 로우 어드레스에 대한 이전 억세스 시점부터 현재 억세스 시점까지의 억세스 간격을 계산하는 단계; 상기 억세스 간격에 따른 가중된 억세스 카운트를 테이블에 업데이트하는 단계; 제어기로부터 특수 커맨드를 수신하는 단계; 및 상기 특수 커맨드에 응답하여 상기 테이블을 이용하여 리프레쉬 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법은, 억세스 회수 뿐만 아니라 억세스 간격을 종합적으로 고려하여 리프레쉬 함으로써, 로우 해머 공격을 더욱 효과적으로 방지할 수 있다.
이하에 첨부되는 도면들은 본 실시 예에 관한 이해를 돕기 위한 것으로, 상세한 설명과 함께 실시 예들을 제공한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템(10)을 예시적으로 보여주는 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 장치(100)를 예시적으로 보여주는 도면이다.
도 3은 본 발명의 실시 예에 따른 TRR 로직(102)을 예시적으로 보여주는 도면이다.
도 4는 본 발명의 실시 예에 따른 가중 억세스 카운트(W-CNT)를 개념적으로 보여주는 도면이다.
도 5는 본 발명의 실시 예에 따른 가중된 억세스 카운트를 예시적으로 보여주는 도면이다.
도 6은 본 발명의 실시 예에 따른 로우 어드레스를 저장하는 하드웨어를 예시적으로 보여주는 도면이다.
도 7은 본 발명의 실시 예에 따른 가중된 억세스 카운터 레지스터를 예시적으로 보여주는 도면이다.
도 8는 본 발명의 실시 예에 따른 메모리 장치에서 가중된 억세스 카운트를 저장하는 실시 예를 보여주는 도면이다.
도 9는 본 발명의 다른 실시 예에 따른 메모리 장치(100a)를 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 메모리 장치의 동작을 예시적으로 보여주는 흐름도이다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템의 리프레쉬 동작을 예시적으로 보여주는 래더다이어그램이다.
도 12는 본 발명의 다른 실시 예에 따른 메모리 장치를 예시적으로 보여주는 도면이다.
도 13a 및 도 13b는 본 발명의 칩 형태로 구현된 로우 해머 보호 회로를 갖는 메모리 장치를 예시적으로 보여주는 도면들이다.
도 14는 본 발명의 다른 실시 예에 따른 메모리 시스템을 예시적으로 보여주는 도면이다.
도 15a 및 도 15b는 본 발명의 다른 실시 예에 따른 메모리 장치를 예시적으로 보여주는 도면들이다.
도 16은 본 발명의 실시 예에 따른 메모리 모듈(700)을 예시적으로 보여주는 도면이다.
도 17은 본 발명의 실시 예에 따른 컴퓨팅 시스템(1000)을 예시적으로 보여주는 도면이다.
도 18은 본 발명의 실시 예에 따른 스택 반도체 칩을 포함하는 반도체 패키지를 예시적으로 보여주는 도면이다.
아래에서는 도면들을 이용하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시 할 수 있을 정도로 본 발명의 내용을 명확하고 상세하게 기재할 것이다.
일반적으로, 읽기 동작 혹은 쓰기 동작에서 선택된 워드라인으로 선택 워드라인 전압이 제공된다. 이때, 용량성 커플링(capacitive coupling) 효과에 의하여, 인접한 워드라인들에 선택 워드라인 전압을 인가하지 않더라도 워드라인의 전압이 상승된다. 선택 워드라인에 반복적인 억세스가 진행될 때, 인접한 워드라인들에 대응하는 메모리 셀들로부터 전하가 누설될 수 있다. 최인접 워드라인에 대한 이러한 현상을 로우 해머(row hammer)라고 부른다. 한편, 로우 해머를 검출 및 리프레쉬(refresh) 동작을 수행하는 기술은, 삼성전자에서 출원하였으며, 이 출원의 참고문헌으로 결합된 US 2022-0208251(홍승기), US 2022-0084564(최효진), US 9,589,606(Jiang Lin), US 9,767,883(두수연), US 9,892,779(강규창), US 9,972,377(오종민), US 9,978,440(조상현), US 10,090,039(두수연), US 10,223,311(두수연), US 10,719,467(두수연), US 10,446,216(오종민), US 10,600,470(방종민), US 10,607,683(신훈), US 10,811,077(신훈), US 10,860,222(신훈), US 11,087,821(손종필), US 11,197,531(김형진)에서 설명될 것이다.
본 발명의 실시 예에 따른 메모리 장치, 그것을 갖는 메모리 시스템 및 그것의 동작 방법은, 로우 억세스(row access) 회수 뿐만 아니라 동일 로우에 인가되는 억세스 사이의 시간 간격(spacing)을 고려하여 리프레쉬 대상을 결정함으로써, 보다 효과적으로 로우 해머를 방지할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템(10)을 예시적으로 보여주는 도면이다. 도 1을 참조하면, 메모리 시스템(10)은 메모리 장치(100; MEM) 및 그것을 제어하는 메모리 제어기(200; CTRL)를 포함할 수 있다.
메모리 시스템(10)은 개인용 컴퓨터(Personal Computer; PC) 혹은 모바일 전자기기 내에 포함되도록 구현될 수 있다. 모바일 전자기기는 랩탑 컴퓨터, 이동 전화기, 스마트폰, 태블릿 PC, PDA(Personal Digital Assistant), EDA(Enterprise Digital Assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(Portable Multimedia Player), PND(Personal Navigation Device 혹은 Portable Navigation Device), 휴대용 게임 콘솔(handheld game console), 모바일 인터넷 장치(Mobile Internet Device(MID)), 웨어러블 컴퓨터, IoT(Internet of Things) 장치, IoE(Internet of Everything) 장치, 혹은 드론(drone)으로 구현될 수 있다.
메모리 장치(100)는 데이터를 저장하도록 구현될 수 있다. 실시 예에 있어서, 메모리 장치(100)는 휘발성 메모리 장치로 구현될 수 있다. 예를 들어, 휘발성 메모리 장치는 RAM(Random Access Memory), DRAM(Dynamic RAM), SRAM (Static RAM), 혹은 LPDDR(Low Power Double Data Rate) DRAM로 구현될 수 있다. 실시 예에 있어서, 메모리 장치(100)는 비휘발성 메모리 장치로 구현될 수 있다. 예를 들어, 비휘발성 메모리 장치는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), 혹은 FRAM(Ferroelectric Random Access Memory)로 구현될 수 있다.
도 1을 다시 참조하면, 메모리 장치(100)는, 타겟 로우 리프레쉬 로직(TRR Logic, 102), 가중된 카운트 레지스터(104), 가중된 카운트 누적기(106), 억세스 간격 계산기(108) 및 셀 어레이(MCA, 110)를 포함할 수 있다.
타겟 로우 리프레쉬 로직(TRR Logic, 102)은 외부(예를 들어, CTRL; 200)의 요청 혹은 내부의 요청에 따라 타겟 로우에 대한 리프레쉬 동작을 수행하도록 구현될 수 있다. 타겟 로우 리프레쉬 로직(102)은 가중된 억세스 카운트(W-CNT)를 이용하여 타겟 로우 리프레쉬 동작을 수행할 수 있다. 실시 예에 있어서, 타겟 로우 리프레쉬 동작은 로우 해머 공격을 인지할 때 활성화될 수 있다. 실시 예에 있어서, 특정 공격 패턴에 대하여 학습된 데이터를 이용하여 가중된 억세스 카운트(W-CNT)가 계산될 수 있다.
가중된 카운트 레지스터(104)는 복수의 타겟 로우 어드레스들의 각각에 대한 가중된 억세스 카운트를 저장하도록 구현될 수 있다.
가중된 억세스 카운트 누적기(106)는 타겟 로우에 대응하는 가중된 억세스 카운트를 누적하도록 구현될 수 있다. 예를 들어, 가중된 억세스 카운트 누적기(106)는 억세스 간격(access spacing) 정보를 이용하여 억세스 요청(읽기/쓰기 요청)된 로우 어드레스(row address)에 대한 가중된 억세스 카운트를 누적할 수 있다. 즉, 가중된 억세스 카운트 누적기(106)는 가중된 카운트 레지스터(104)로부터 타겟 로우에 대한 기존의 가중된 억세스 카운트에 억세스 간격 정보에 대응하는 가중된 억세스 카운트를 더할 수 있다. 실시 예에 있어서, 가중된 억세스 카운트 누적기(106)는 PIM(Processing In Memory)의 MAC(Multiplier-Accumulator)에 의해 구현될 수 있다.
억세스 간격 계산기(108)는 타겟 로우에 대하여 이전 억세스 시점부터 현재 억세스 시점까지의 억세스 간격을 계산하도록 구현될 수 있다. 실시 예에 있어서, 억세스 간격 계산기(108)는 억세스 간격을 계산하기 위한 클록/타이머/카운터를 포함할 수 있다. 억세스 간격 계산기(108)는 계산된 억세스 간격에 대응하는 억세스 간격 정보를 가중된 억세스 카운트 누적기(106)로 출력할 수 있다.
메모리 셀 어레이(MCA, 110)는 복수의 메모리 뱅크들을 포함할 수 있다. 복수의 메모리 뱅크들의 각각은 워드라인들과 비트라인들에 연결된 복수의 메모리 셀들을 포함할 수 있다. 여기서 복수의 메모리 셀들의 각각은 휘발성 메모리 셀 혹은 비휘발성 메모리 셀로 구현될 수 있다.
메모리 제어기(200)는 메모리 장치(100)에 저장된 데이터를 읽거나, 메모리 장치(100)에 데이터를 쓰도록 메모리 장치(100)를 제어하도록 구현될 수 있다. 메모리 제어기(200)는 클록(CLK)에 동기하여 메모리 장치(100)에 커맨드(CMD)와 어드레스(ADD)를 제공함으로써, 메모리 장치(100)에 대한 쓰기 동작 혹은 읽기 동작을 제어할 수 있다. 또한, 데이터 라인들(DQ)로 입출력 하는 데이터는 메모리 제어기(200)와 메모리 장치(100) 사이에서 데이터 전송 클록(WCK)에 동기하여 송수신될 수 있다.
또한, 메모리 제어기(200)는 호스트(Host)와 메모리 장치(100) 사이에서 인터페이싱을 제공할 수 있다. 메모리 제어기(200)는 제어 신호 라인들(/RAS, /CAS, /WE), 어드레스 라인(ADD), 데이터 라인들(DQ), 및 경고 신호 라인 등에 의해서 메모리 장치(100)와 데이터 및 신호를 교환할 수 있다.
일반적으로 메모리 장치는 일정 시간(예를 들어, tREFI, tRFC, tREFW) 동안 로우의 액티브(ACT) 신호의 개수를 카운트하고, 가장 높은 카운트를 저장한 로우에 인접한 로우들(빅팀 로우들)에 대하여 추가적인 리프레쉬 동작을 수행하고 있다. 그런데, 반복적으로 억세스 되는 특정 로우에 인접한 로우가 받는 피해의 정도는, 특정 로우가 경험한 억세스 회수 뿐 아니라, 억세스 간의 시간 간격과도 관련되어 있다. 일반적으로 동일 로우에 대한 억세스 간격이 길수록, 빅팀 로우(victim row)의 커패시터로 전하가 더 많이 이동하고 있다.
반면에, 본 발명의 실시 예에 따른 메모리 시스템(10)은 이러한 억세스 간격을 추가적으로 반영한 가중된 억세스 카운트(W-CNT)를 기반으로 리프레쉬 동작을 수행함으로써, 로우 해머 피해를 최소화 시킬 수 있다.
도 2는 본 발명의 실시 예에 따른 메모리 장치(100)를 예시적으로 보여주는 도면이다. 도 2를 참조하면, 메모리 장치(100)는 TRR 로직(102), 가중된 억세스 카운트 레지스터(104), 가중된 억세스 카운트 누적기(106), 억세스 간격 계산기(108), 메모리 셀 어레이(110), 로우 디코더(120), 컬럼 디코더(125), 및 감지 증폭 회로(130)를 포함할 수 있다.
TRR 로직(102)은 복수의 타겟 로우들을 지시하는 어드레스들을 저장하는 제 1 레지스터들과 어드레스들의 각각에 대응하는 억세스 카운트/ACT 카운트를 수행하는 적어도 하나의 카운터, 및 대응하는 억세스 카운트 값들을 저장하는 제 2 레지스터들을 포함할 수 있다. 실시 예에 있어서, TRR 로직(102)은 외부 요청 혹은 내부 요청에 응답하여 활성화 될 수 있다. 예를 들어, TRR 로직(102)은 리프레쉬 관련된 커맨드에 응답하여 가중된 억세스 카운트 레지스터(104)에 저장된 가중된 억세스 카운트(W-CNT)를 이용하여 적어도 하나의 타겟 로우에 대한 리프레쉬 동작을 수행할 수 있다. 여기서 리프레쉬 관련된 커맨드는 메모리 제어기(200, 도 1 참조)로부터 주기적 혹은 비주기적으로 수신될 수 있다. 또한, TRR 로직(102)은 ACT 카운트 값이 사전에 결정된 값보다 클 때마다 가중된 억세스 카운트 레지스터(104)를 이용하여 적어도 하나의 타겟 로우에 대한 리프레쉬 동작을 수행할 수 있다.
가중된 억세스 카운트 레지스터(104)은 타겟 로우들의 각각에 대응하는 가중된 억세스 카운트(W-CNT)를 저장할 수 있다. 실시 예에 있어서, 가중된 억세스 카운트 레지스터(104)는 사전에 결정된 단위 시간(unit time) 마다 업데이트 될 수 있다. 여기서 사전에 결정된 단위 시간은 주기적인 리프레쉬 시간(예를 들어, tREFI)을 복수의 구간들로 구분할 때, 구분된 각각의 시간일 수 있다. 실시 예에 있어서, 복수의 구간들의 개수는 환경 정보에 따라 가변 될 수 있다. 여기서 환경 정보는 메모리 장치(100)의 동작 전압 혹은 온도에 관련된 정보일 수 있다.
가중된 억세스 카운트 누적기(106)는 타겟 로우들의 각각에 대한 억세스 요청에 따라 가중된 억세스 카운트(W-CNT)를 누적할 수 있다. 예를 들어, 가중된 억세스 카운트 누적기(106)은 가중된 억세스 카운트 레지스터(104)로부터 이전 가중된 억세스 카운트(W-CNT_pre)에 억세스 간격 정보에 대응하는 가중된 억세스 카운트를 누적시킨 새로운 가중된 억세스 카운트(W-CNT_cur)를 가중된 억세스 카운트 레지스터(104)에 업데이트 할 수 있다.
억세스 간격 계산기(108)는 억세스 요청된 로우 어드레스(RA)를 수신하고, 로우 어드레스(RA)의 이전 억세스 시점부터 현재 억세스 시점 사이의 억세스 간격을 계산하고, 계산된 억세스 간격 정보(SPC)를 가중된 억세스 카운트 누적기(106)으로 출력할 수 있다.
메모리 셀 어레이(110)는 복수의 뱅크 어레이들을 포함할 수 있다. 뱅크 어레이들의 각각은 복수의 워드라인(WL)들과 복수의 비트라인(BL)들이 교차하는 지점에 형성되는 복수의 메모리 셀(MC)들을 포함할 수 있다. 도 2에 도시된 바와 같이, 복수의 메모리 셀들의 각각은 선택 트랜지스터와 커패시터로 구현될 수 있다.
로우 디코더(120)는 로우 어드레스(RA)를 수신하고, 로우 어드레스(RA)를 디코딩하여 로우 어드레스(RA)에 대응하는 워드라인을 활성화하도록 구현될 수 있다. 예를 들어, 활성화된 로우 디코더는 로우 어드레스(RA)에 대응하는 워드라인을 선택하고, 선택된 워드라인에 워드라인 전압을 인가할 수 있다.
컬럼 디코더(125)는 컬럼 어드레스(CA)를 수신하고, 컬럼 어드레스(CA)에 대응하는 비트라인들을 선택하고, 선택된 비트라인들에 대응하는 감지 증폭기들을 연결하도록 구현될 수 있다.
감지 증폭 회로(130)는 복수의 비트라인들에 연결된 복수의 감지 증폭기들을 포함할 수 있다. 복수의 감지 증폭기들의 각각은 비트라인에 대응하는 데이터를 감지하도록 구현될 수 있다. 예를 들어, 감지 증폭기들의 각각은 비트라인과 상보 비트라인에 연결될 수 있다. 복수의 감지 증폭기들의 각각은 쓰기 동작시 선택된 비트라인에 연결된 메모리 셀에 데이터를 쓰거나, 읽기 동작시 선택된 비트라인에 연결된 메모리 셀로부터 저장된 데이터를 감지하도록 구현될 수 있다. 또한, 복수의 감지 증폭기들의 각각은 리프레쉬 동작에서 메모리 셀에 저장된 데이터를 다시 쓰도록 구현될 수 있다.
도 3은 본 발명의 실시 예에 따른 TRR 로직(102)을 예시적으로 보여주는 도면이다. 도 3를 참조하면, TRR 로직(102)은 타겟 로우 레지스터(102-1), 억세스 카운터(102-2), 및 타겟 로우 어드레스 판별 로직(102-4)을 포함할 수 있다.
타겟 로우 레지스터(102-1)은 복수의 타겟 로우 어드레스들(RA1 ~ RA5)을 저장하도록 구현될 수 있다. 여기서는 설명의 편의를 위하여 타겟 로우 어드레스들의 개수는 5이지만, 본 발명이 여기에 제한되지 않는다고 이해되어야 할 것이다.
억세스 카운터(102-2)는 입출력 요청에 따른 로우 어드레스(RA)를 수신하고 대응하는 타겟 로우 어드레스에 대한 카운트 값을 카운트-업 하도록 구현될 수 있다. 카운트-업된 카운트 값은 가중된 억세스 카운트 누적기(106)로 전송될 수 있다. 한편, 타겟 로우 어드레스들(TRA1 ~ TRA5) 중에서 어느 하나의 리프레쉬 동작이 완료될 후에, 어느 하나의 타겟 로우 어드레스에 대응하는 레지스터의 카운트 값은 리셋 될 수 있다.
타겟 로우 어드레스 판별 로직(102-4)은 가중된 억세스 카운트 레지스터(104)의 가중된 억세스 카운트 값들(W-CNT1 ~ W-CNT5)을 이용하여 리프레쉬를 수행할 타겟 리프레쉬 어드레스(TRADD)를 선택하도록 구현될 수 있다. 예를 들어, 타겟 로우 어드레스 판별 로직(102-4)은 단위 시간 주기마다 가장 가중된 억세스 카운트(W-CNT)를 갖는 로우 어드레스에 인접한 로우 어드레스들을 타겟 리프레쉬 어드레스(TRADD)로 선택할 수 있다.
또한, 타겟 로우 어드레스 판별 로직(102-4)은 전체 ACT 카운트 값에 따라 활성화될 수 있다. 이때 타겟 로우 어드레스 판별 로직은 전체 ACT 카운트 값이 사전에 결정된 값의 배수가 될 때마다 가중된 억세스 카운트 레지스터(104)의 가중된 억세스 카운트들(WCNT1 ~ WCNT5)을 이용하여 리프레쉬를 수행할 타겟 리프레쉬 어드레스(TRADD)를 선택할 수 있다.
또한, 타겟 로우 어드레스 판별 로직(102-4)은 가중된 억세스 카운트(W-CNT)가 기준값을 초과하는 지에 따라 타겟 리프레쉬 어드레스(TRADD)를 선택할 수 있다. 여기서 기준값은 온도에 따라 가변 될 수 있다.
한편, 본 발명의 타겟 로우 어드레스 판별 로직(102-4)은 상술된 방식들 외에 다양한 방식으로 타겟 리프레쉬 어드레스(TRADD)를 선택할 수 있다고 이해되어야 할 것이다.
일반적으로 반복적으로 억세스 되는 특정 로우(row)에 인접한 로우가 받는 피해(victim)의 정도는, 특정 로우에 가해진 억세스의 회수 뿐 아니라, 억세스 간의 시간 간격에도 의존한다. 어그레서 로우(aggressor row; 공격 로우)에 가해지는 억세스 간의 간격(예를 들어, tRP(로우 프리차지 시간))이 클수록, 보다 정확히 어그레서 로우(aggressor row)에 대한 첫번째 억세스 및 이에 후속하는 두번째 억세스 간의 간격이 클수록(두 억세스 간에 충분한 시간 간격이 주어질수록), 첫번째 억세스가 인접한 로우에 미치게 되는 악영향이 크다. 이는 억세스 간격(access spacing)이 길수록, 빅팀 로우(victim row; 희생 로우)의 전하 커패시터(charge capacitor)로 전하가 더 많이 이동함으로써(즉, 전하 이동에 충분한 시간이 주어짐) 전하 커패시터의 전하량이 더 크게 변동하기 때문이다. 본 발명은 이러한 사실을 고려하여 억세스 카운트와 억세스 간격을 모두 고려한 가중 억세스 카운트(weighted 억세스 카운트; W-CNT)의 개념을 개시한다.
도 4는 본 발명의 실시 예에 따른 가중 억세스 카운트(W-CNT)를 개념적으로 보여주는 도면이다. 기본적으로 특정 로우에 대한 억세스가 있을 때마다, 해당 로우에 대한 억세스 카운트의 값이 증가된다. 본 발명은 후속 억세스와의 시간 간격이 클수록 억세스 카운트 값을 크게 증가시킨다. 예를 들어, 동일한 로우에 대해 첫번째 억세스와 후속하는 두번째 억세스가 있을 경우, 첫번째 억세스에 따른 카운트 값의 증가분(x)의 값을, 첫번째 억세스와 두번째 억세스 간의 시간 간격(t)의 값에 따라, 아래의 표 1과 같이 정할 수 있다.
케이스 간격 조건 x
case1 0<t<T1 x=1
case2 T1≤t<T2 x=2
case3 t≥T2 x=3
여기서 T1, T2, x는 임의의 수치로, 장치 특성에 기초하여 적응적으로 결정될 수 있다. x의 값은 특정 로우에 대한 특정 억세스가 인접 로우에 얼마만큼의 악영향을 미치는지를 수치화한 것이다. 예를 들어, 특정 로우에 대해 도 4에 도시된 바와 같이 억세스 된다고 가정한다. 인접한 억세스 간의 시간 간격(t)에 대한 정보 역시 함께 도시하고 있다.
특정 로우에 인가된 각 억세스 간의 간격에 대한 고려 없이, 억세스 회수만을 카운트할 경우, 특정 로우에 대한 누적 카운트 값은 4가 된다. 하지만 본 발명에서는, 후속 억세스(access 2)까지의 간격이 짧아 case 1에 해당되는 access 1은 1회 억세스된 것으로 간주하고(x=1), 후속 억세스(access 3)까지의 간격이 길어 case 3에 해당되는 access 2는 3회 억세스된 것으로 간주하고(x=3), 후속 억세스(access 4)까지의 간격이 중간 정도로 case 2에 해당되는 access 3은 2회 억세스된 것으로 간주(x=3)할 수 있다. access 4의 x 값은 후속 억세스와의 간격에 따라 달라질 수 있다. 여기서 access 4 직후에 누적 카운트 값의 집계가 이루어짐에 따라, access 4의 경우 x=1이라 간주). 이에 따라, 4회의 억세스의 카운트 값(x)을 모두 누적하면 1+3+2+1=7이 된다. 이와 같이 본 발명의 억세스 간 시간 간격을 고려한 카운트 값을 "가중된 억세스 카운트"로 칭할 수 있다.
도 5는 본 발명의 실시 예에 따른 가중된 억세스 카운트 방식을 예시적으로 보여주는 도면이다.
도 5를 참조하면, 단순 카운트 누적과 본 발명에 의한 가중된 억세스 카운트 누적의 비교되고 있다. 여기서 row 1과 row 2는 두 개의 서로 인접해 있지 않은 row를 의미한다.
단순하게 억세스 회수만 카운트하는 방식의 경우, 도시된 시간 주기(time period) 동안 row 1은 4회, row 2는 3회 억세스된 것이다. 따라서, 억세스 회수가 더 많은 row 1에 인접한 row가, row 2에 인접한 로우에 비해 R/H로 인한 피해를 더 많이 받았다고 판정함으로써, row 1에 인접한 로우에 추가 리프레쉬 동작이 수행되고 있다. 하지만, 후속 억세스와의 간격(달리 말하면, 해당 억세스 직후부터 억세스가 더 이상 없었던 시간의 길이)을 고려하여 가중된 억세스 카운트(W-CNT)를 계산하는 본 발명의 실시 예에 따른 억세스 카운트 방식은 두 row의 가중된 억세스 카운트 값을 아래와 표와 같이 계산할 수 있다.
로우 단순 억세스 카운트 방식 가중된 억세스 카운트 방식
row 1 4 5 (1+2+1+1)
row 2 3 9 (3+3+3)
본 발명의 실시 예에 따른 가중된 억세스 카운트 방식에 따르면, row 2(가중된 억세스 카운트 9)에 인접한 로우가, row 1(가중된 억세스 카운트 5)에 인접한 row가 R/H로 인한 피해를 더 많이 받았다고 판정함으로써, row 2에 인접한 로우에 추가 리프레쉬 동작이 수행될 수 있다. 이는 단순 억세스 카운트 방식의 결과와 상이하다.
상술된 바와 같이, 본 발명의 실시 예에 따른 메모리 장치(100)는, 억세스 회수(access count)뿐만 아니라 억세스 간격(access spacing)까지 고려하는 방식을 통해, 인접 로우의 억세스로 인해 상대적으로 더 많은 악영향을 받은 로우를 보다 정확히 알아내고, 추가 리프레쉬 동작을 수행함으로써 R/H로 인한 피해를 효과적으로 방지할 수 있다.
본 발명의 실시 예에 따른 메모리 장치(100)의 R/H 방지 방법은, 일정 시간 구간(예를 들어, tREFI) 동안, 각 row별 가중된 억세스 카운트 값을 누적하고, 시간 구간이 끝나는 시점에서, 가중된 억세스 카운트 값이 가장 높은 로우에 인접한 로우를 빅팀 로우(victim row)로 선택하고, 해당 비팀 로우에 대한 T-refresh(타겟 로우 리프레쉬) 수행할 수 있다. 후속하는 시간 구간마다(즉, 주기적으로), 상술된 과정들이 반복될 수 있다.
한편, 도 4에 도시된 바와 같이, access 1이 감지된 시점에서, 다음 억세스(access 2)가 언제 있을지 예측하기 어렵다. 즉, access 1의 가중된 억세스 카운트 값은 후속 억세스인 access 2의 감지 시점에서나 확정할 수 있다. 이에 가중된 억세스 카운트의 값을 "기본 카운트 + 억세스 간격에 따른 추가 카운트"로 나타내고(즉, 기본 카운트와 추가 카운트 값의 합), 기본 카운트(항상 일정한 값 가짐, 예를 들어 1)는 해당 억세스와 동시에 반영하고, 추가 카운트(시간 간격에 따라 변함, 예를 들어 도 5에서 case 1의 경우 0, case 2의 경우 1, case 3의 경우 2로 정해질 수 있음)는 시간 간격을 고려하여 후속 억세스 시에 반영할 수 있다. 예를 들어, 도 5에 도시된 특정 로우의 누적 카운트 값은 시간의 흐름에 따라 아래와 같이 누적됨으로써, 최종적으로 7이라는(도 5에 관해 위에서 산정한 값과 동일) 누적 카운트 값이 얻어질 수 있다.
access 1 이전: 0
access 1 감지 시: 1 (access 1에 대한 기본 카운트인 1 가산, 직전 억세스가 없었으므로 추가 카운트 가산은 없음)
access 2 감지 시: 2 (access 2에 대한 기본 카운트인 1을 가산하고, 직전의 access 1은 case 1에 해당되므로, access 1의 추가 카운트로서 0 가산)
access 3 감지 시: 5 (access 3에 대한 기본 카운트인 1을 가산하고, 직전의 access 2는 case 3에 해당되므로, access 2의 추가 카운트로서 2 가산)
access 4 감지 시: 7 (access 4에 대한 기본 카운트인 1을 가산하고, 직전의 access 3은 case 2에 해당되므로, access 3의 추가 카운트로서 1 가산)
누적 구간 종료 시: 7 (access 4의 거의 직후에 누적 구간이 종료되었으므로, access 4는 후속 억세스와의 간격이 충분히 작은 case 1과 유사한 것으로 간주하여, access 4의 추가 count로서 0 가산)
도 6은 본 발명의 실시 예에 따른 타겟 로우 어드레스의 카운트를 저장하는 방식을 예시적으로 보여주는 도면이다.
도 6을 참조하면, 억세스가 있을 때마다 직전 억세스의 추가 카운트가 계산될 수 있다. 이러한 추가 카운트 계산은 H/W로 구현될 수 있다. 도 6에 도시된 바와 같이, H/W는 몇 개의 로우 어드레스의 번호와, 각 로우 어드레스에 대응되는 경과 시간 레벨(level)을 저장하는 저장 공간을 포함할 수 있다.
예를 들어, 경과 시간 레벨은 해당 로우가 억세스되고 나서 경과된 시간이 T1 미만일 경우 1, T1 이상 T2 미만일 경우 2, T3 이상일 경우 3으로 나타낼 수 있다. 도 6에 도시된 저장 공간에 저장된 값은, 도 5에서 access 1_3이 감지된 시점의 데이터를 나타낸다. 해당 시점에서, row 2는 마지막 access(access 2_3)로부터의 경과 시간이 T1 미만이므로 경과 시간 level은 1로 저장되어 있고, row 1은 마지막 access(access 1_2)로부터의 경과 시간이 T1보다는 길지만 T2보다는 짧으므로 level 2로 저장되어 있다. Row 1에 대한 access 1_3이 감지된 해당 시점에서, 저장 공간에서 row 1에 대응되는 경과 시간 level이 2이므로, case 2로 판단하여, row 1에 대한 추가 count를 1이라고 확정할 수 있다.
한편, 경과 시간 level 1로 저장되어 있던 로우 역시 추가 억세스 없이 경과 시간이 T1 이상이 되면, 경과 시간 level 2로 변하게 될 것이다. 계속 추가 억세스 없이 경과 시간이 T2 이상이 되면, 해당 로우에 대한 데이터는 저장 공간으로부터 삭제될 것이다. 이 경우는 경과 시간 level 3인 것으로 간주할 수 있다.
이와 같이 마지막 억세스로부터 T2가 경과하지 않은 로우들만을 저장 공간에 저장할 경우, T2라는 시간 동안 억세스될 수 있는 로우의 개수는 제한적이므로(즉, 많은 수의 로우를 저장할 필요가 없음), 저장 공간을 크게 만들 필요가 없다.
도 7은 본 발명의 실시 예에 따른 가중된 억세스 카운터 레지스터를 예시적으로 보여주는 도면이다.
도 7를 참조하면, 각 로우 별 가중된 억세스 카운트의 누적 값은, 가중된 억세스 카운트 레지스터에 저장될 수 있다. 가중된 억세스 카운트 레지스터는 복수의 로우 어드레스들과 각 로우 어드레스에 대응되는 가중된 억세스 카운트 값을 저장할 수 있다. 억세스가 이루어진 로우에 대해서, 해당 억세스에 의해 가산될 가중된 억세스 카운트 값을 계산하고, 계산된 값을 가중된 억세스 카운트 레지스터에 저장된 해당 로우의 가중된 억세스 카운트 값에 더해 질 수 있다.
예를 들어, 도 7에 도시된 바와 같이, "R1"이라는 로우에 억세스가 이루어졌고, 해당 억세스에 의해 가중된 억세스 카운트가 2만큼 늘어나야 한다면, 현재 레지스터에 저장된 R1의 가중된 억세스 카운트 값은 15에 2를 더한 값인 17로 업데이트 될 수 있다. 이후에 일정 시간 구간 종료 시, 레지스터에 어드레스가 저장된 로우들 중 가장 높은 값의 가중된 억세스 카운트를 갖는 로우에 인접한 로우를 빅팀 로우(victim row)로 결정하고, 해당 빅팀 로우에 대한 추가 리프레쉬 동작시 수행될 수 있다.
한편, 본 발명의 실시 예에 따른 가중된 억세스 카운트 계산 기법은 온도 정보를 추가로 반영할 수 있다. 일반적으로 로우 프리차지 시간(tRP)은 고온 보다는 저온에서 상대적으로 길다. 이는 온도에 따라 빅팀 정도가 다르다는 것을 의미한다. 실시 예에 있어서, 고온에서의 가중된 억세스 카운트 정도(degree)는 저온에서의 가중된 억세스 카운트 정도보다 클 수 있다. 다른 실시 예에 있어서, 저온에서의 가중된 억세스 카운트 정도는 고온에서의 가중된 억세스 카운트 정도보다 클 수 있다.
한편, 도 7에 도시된 레지스터에 저장되어 있지 않은 새로운 로우가 억세스s될 경우, 기존에 저장되어 있던 로우들 중 하나의 정보를 삭제함으로써, 새로운 로우에 대한 정보를 저장할 공간이 준비될 수 있다.
한편, 본 발명의 실시 예에 따른 메모리 장치는 가중된 억세스 카운트를 셀 어레이의 일부에 저장하도록 구현될 수 있다.
도 8는 본 발명의 실시 예에 따른 메모리 장치에서 가중된 억세스 카운트를 저장하는 실시 예를 보여주는 도면이다. 도 8를 참조하면, 각 로우(혹은 워드라인)에 연결된 메모리 셀들 중에서 일부 셀(빗금 친 부분)을, 해당 로우의 가중된 억세스 카운트를 저장할 수 있다.
도 9는 본 발명의 다른 실시 예에 따른 메모리 장치(100a)를 예시적으로 보여주는 도면이다.
도 9를 참조하면, 메모리 장치(100a)는 도 2에 도시된 메모리 장치(100)와 비교하여 온도 센서(109)를 더 포함한다. 가중된 억세스 카운트 누적기(106)는 온도 세서(109)의 온도 정보(TEMP)와 억세스 간격 계산기(108)의 억세스 간격 정보(SPC)를 근거로 하여 가중된 억세스 카운트(W-CNT)를 누적할 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 장치의 동작을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 10을 참조하면, 메모리 장치는 다음과 같이 동작할 수 있다.
메모리 장치(100)는 로우 어드레스를 수신할 수 있다(S110). 메모리 장치(100)는 억세스 간격을 계산할 수 있다(S120). 메모리 장치(100)는 억세스 간격을 이용하여 가중된 억세스 카운트(W-CNT)를 누적할 수 있다(S130). 메모리 장치(100)는 가중된 억세스 카운트(W-CNT)에 따라 리프레쉬 동작을 수행할 수 있다(S140).
실시 예에 있어서, 외부의 장치로부터 리프레쉬 관리 커맨드가 수신될 수 있다. 실시 예에 있어서, 억세스에 따른 기본 카운트와 이전 억세스 시점에서 후속 억세스 시점까지의 억세스 간격에 대응하는 추가 카운트를 더함으로써, 로우 별 가중된 억세스 카운트가 누적될 수 있다. 실시 예에 있어서, 리프레쉬 인터벌 시간(tREFI) 동안에 로우 별 가중된 억세스 카운트들이 누적되고, 리프레쉬 인터벌 시간(tREFI)의 종료 시점에 가중된 억세스 카운트들 중에서 가장 큰 값을 갖는 로우 어드레스에 인접한 빅팀 로우가 결정될 수 있다. 실시 예에 있어서, 온도 혹은 특정 공격 패턴에 따라 가중된 억세스 카운트(W-CNT)가 보정될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템의 리프레쉬 동작을 예시적으로 보여주는 래더다이어그램이다.
도 11을 참조하면, 메모리 제어기(CTRL)는 로우 해머 관련된 리프레쉬 동작을 수행하기 위한 특수 커맨드를 발행하고, 발행된 특수 커맨드를 메모리 장치(MEM)로 전송할 수 있다(S10). 여기서 커맨드는 리프레쉬 관리 커맨드(RFM)일 수 있다. 메모리 장치(MEM)는 억세스 간격을 계산할 수 있다(S20). 메모리 장치(MEM)는 단위 시간 주기마다 가중된 억세스 카운트 테이블을 업데이트할 수 있다(S21). 메모리 장치(MEM)는 제어기(CTRL)로부터 특수 커맨드(RFM)를 수신할 수 있다(S22). 메모리 장치(MEM)는 수신된 특수 커맨드에 응답하여 가중된 억세스 카운트 테이블을 이용하여 타겟 로우를 선택하고, 선택된 타겟 로우에 대응하는 빅팀 로우에 대한 리프레쉬 동작을 수행할 수 있다(S23). 이후, 메모리 장치(MEM)는 상술된 리프레쉬 동작에 따라 가중된 억세스 카운트 테이블을 업데이트 할 수 있다(S24).
한편, 본 발명의 실시 예에 따른 메모리 장치는 메모리 제어기로부터 수신된 주기적인 리프레쉬 커맨드에 응답하여 리프레쉬 동작을 더 수행할 수 있다.
도 12는 본 발명의 다른 실시 예에 따른 메모리 장치를 예시적으로 보여주는 도면이다. 도 12를 참조하면, 메모리 장치(300)는 커맨드 디코더 및 어드레스 버퍼(310), 리프레쉬 제어기(320), 로우 해머 검출기(330), 로우 어드레스 발생기(340), 타겟 로우 어드레스 발생기(350), 로우 디코더(360), 컬럼 디코더(365) 및 메모리 셀 어레이(370)를 포함할 수 있다.
커맨드 디코더 및 어드레스 버퍼(310)는 커맨드(CMD)를 디코딩하여 액티브 커맨드(ACT), 리프레쉬 커맨드(REF), 리드 커맨드, 혹은 라이트 커맨드를 발생할 수 있다. 또한, 커맨드 디코더 및 어드레스 버퍼(310)는 어드레스(ADD)를 수신하여 로우 어드레스(RA) 및 컬럼 어드레스(CA)를 출력할 수 있다. 로우 어드레스(RA)는 액티브 커맨드(ACT)와 함께 입력되고, 컬럼 어드레스(CA)는 리드 커맨드 혹은 라이트 커맨드 함께 입력될 수 있다. 리프레쉬 커맨드(REF)은 셀프 리프레쉬 커맨드 혹은 오토 리프레쉬 커맨드일 수 있다. 여기서, 리프레쉬 커맨드(REF)가 셀프 리프레쉬 커맨드인 경우, 리프레쉬 커맨드(REF)는 내부적으로 발생될 수 있다. 또한, 리프레쉬 커맨드(REF)가 오토 리프레쉬 커맨드인 경우, 리프레쉬 커맨드(REF)은 외부의 제어기(CTRL, 도 1 참조)로부터 제공될 수 있다.
리프레쉬 제어기(320)는 리프레쉬 커맨드(REF)에 응답하여 제 1 리프레쉬 로우 어드레스(RRA1)를 발생할 수 있다. 여기서 제 1 리프레쉬 로우 어드레스(RRA1)는 메모리 셀 어레이(MCA; 370)의 복수의 워드라인들을 선택하기 위하여 이용되거나, 메모리 셀 어레이(370)의 복수의 블록들 선택하기 위하여 이용될 수 있다.
해머 로우 검출기(330)는 액티브 커맨드(ACT)에 응답하여 로우 어드레스(RA)를 입력하고, 가중된 억세스 카운트를 이용하여 제 2 리프레쉬 로우 어드레스(RRA2)를 발생하도록 구현될 수 있다.
로우 어드레스 발생기(340)는 액티브 커맨드(ACT)에 응답하여 로우 어드레스(RA)를 선택하고, 리프레쉬 커맨드(REF)에 응답하여 제 1 리프레쉬 로우 어드레스(RRA1)를 선택하여 로우 어드레스 신호(RADD)로 발생하도록 구현될 수 있다.
타겟 로우 어드레스 발생기(350)는 리프레쉬 커맨드(REF)에 응답하여 제 1 리프레쉬 로우 어드레스(RRA1) 및 제 2 리프레쉬 로우 어드레스(RRA)에 중에서 어느 하나를 타겟 로우 어드레스 신호(TRADD)를 출력하도록 구현될 수 있다.
로우 디코더(360)는 액티브 커맨드(ACT)에 응답하여 로우 어드레스 신호(RADD)를 디코딩하여 워드라인 신호들을 발생하거나, 리프레쉬 커맨드(REF)에 응답하여 로우 어드레스 신호(RADD) 및 타겟 로우 어드레스 신호(TRADD) 중 적어도 하나를 디코딩하여 워드라인 신호들을 발생하도록 구현될 수 있다. 발생된 워드라인 신호들에 의해 메모리 셀 어레이(370)의 워드라인들이 활성화 될 수 있다.
한편, 본 발명의 실시 예에 따른 메모리 장치는 별도의 칩 형태로 구현된 로우 해머 보호 회로를 구비할 수 있다.
도 13a 및 도 13b는 본 발명의 칩 형태로 구현된 로우 해머 보호 회로를 갖는 메모리 장치를 예시적으로 보여주는 도면들이다. 도 13a을 참조하면, 메모리 장치(400)는 적어도 하나의 메모리 칩(401)과 메모리 칩(401)의 로우 해머를 방어하기 위한 로우 해머 보호 회로(402)를 포함할 수 있다. 로우 해머 보호 회로(402)는 제어기(CTRL)로부터 수신된 커맨드(예를 들어, RFM CMD)에 응답하여 도 1 내지 도 12에서 설명된 가중된 억세스 카운트(W-CNT)을 이용한 로우 해머 방어 동작을 수행할 수 있다.
한편, 본 발명의 실시 예에 따른 메모리 장치는 로우 해머를 실시간으로 모니터링 하고, 그 결과에 따른 경고 신호를 출력할 수도 있다. 도 13b를 참조하면, 메모리 장치(400a)는 도 13a의 그것과 비교하여 로우 해머 검출 회로(403)를 더 포함하고 있다. 로우 해머 검출 회로(403)는 로우 해머 공격을 실시간으로 모니터링 하고, 로우 해머 공격이 예상될 때(로우 해머 공격을 인지할 때) 경고 신호를 제어기(CTRL)로 출력할 수 있다. 실시 예에 있어서, 경고 신호는 적어도 하나의 데이터 라인(DQ) 혹은 적어도 하나의 데이터 마스크 인버전 라인(DMI(Data Mask Inversion))을 통하여 출력될 수 있다. 다른 실시 예에 있어서, 경고 신호는 별도의 라인을 통하여 출력될 수 있다. 제어기(CTRL)는 이러한 경고 신호를 수신하고, 로우 해머 보호 회로(402)를 활성화하기 위한 커맨드(예를 들어, RFM CMD)를 메모리 장치(400a)에 출력할 수 있다.
한편, 본 발명의 실시 예에 따른 메모리 장치는 리프레쉬 관리 커맨드에 연계하여 동작할 수도 있다.
도 14는 본 발명의 다른 실시 예에 따른 메모리 시스템을 예시적으로 보여주는 도면이다. 도 14를 참조하면, 메모리 시스템(20)은 메모리 장치(100b) 및 메모리 제어기(200b)를 포함할 수 있다.
도 14을 다시 참조하면, 메모리 장치(100b)는 모드 레지스터 회로(101, MRS), 타겟 리프레쉬 회로(102b), 및 메모리 셀 어레이(MCA, 110)를 포함할 수 있다.
모드 레지스터 회로(101)는 동작 모드를 설정하기 위한 값들을 저장하는 복수의 모드 레지스터들을 포함할 수 있다. 특히, 모드 레지스터 회로(101)는 타겟 로우에 대한 리프레쉬 동작을 수행하기 위한 제 1 모드 레지스터(101-1), 제 2 모드 레지스터(101-2), 제 3 모드 레지스터(101-3)를 포함할 수 있다.
제 1 모드 레지스터(101-1)는 RAA(Rolling Accumulated ACT) 값을 비교하기 위한 기준값(RAAIMT, 제 1 값)를 저장할 수 있다. 여기서 RAA 값은 타겟 로우에 대한 시스템(제어기)에서 측정하는 실제의 ACT 회수를 의미한다. 즉, RAAIMT는 RFM(Refresh Management Mode) 커맨드 발행하기 위한 임계 값이다. 예를 들어, 제어기(200)는 타겟 로우에 대한 RAA 값이 RAAIMT 보다 클 때 RFM 커맨드를 발행할 수 있다. 제 2 모드 레지스터(101-2)는 RFM 커맨드 발행 이후에 저장된 RAA 값을 감소하기 위한 최소값(RAADEC, 제 2 값)을 저장할 수 있다. RAADEC은 한번 RFM 커맨드를 발행할 때 감소되는 RAA 값의 최소 단위값이다. 실시 예에 있어서, RAA 값은 RFM 커맨드 발행 이후에 RAAIMT x RAADEC 만큼 감소될 수 있다. 제 3 모드 레지스터(101-3)는 RAA 값의 최대값(RAAMMT)을 결정하는데 필요한 값(RAAMULT, 제 3 값)을 저장할 수 있다. RAAMULT는 한번 REF 커맨드를 발행할 때 RAADEC의 몇 배씩 감소되는 지 결정하는 파라미터이다. 여기서 RAA 값의 최대값(RAAMMT)은 RAAIMT x RAAMULT이다.
실시 예에 있어서, RAAIMT, RAADEC, 및 RAAMULT는 메모리 장치(100)의 초기화 동작시 트레이닝에 의해 결정될 수 있다. 다른 실시 예에 있어서, RAAIMT, RAADEC, 및 RAAMULT는 RFM 커맨드에 응답하여 실시간으로 업데이트 될 수 있다. 예를 들어, RAAIMT, RAADEC, 및 RAAMULT는 위험 레벨(risk level)에 따라 결정될 수 있다.
타겟 리프레쉬 회로(102b)은 RFM 커맨드에 응답하여 가중된 억세스 카운트(W-CNT)을 이용한 리프레쉬 동작을 수행하도록 구현될 수 있다.
메모리 제어기(200b)는 메모리 장치(100)로부터 제공되는 경고 신호를 참조하여 리프레쉬 커맨드를 전달할 수 있다. 예를 들어, 메모리 장치(100b)로부터 출력되는 경고 신호가 활성화되면, 메모리 제어기(200b)는 제어 신호들(예를 들어, /RAS, /CAS, /WE)에 의한 오토 리프레쉬(Auto Refresh) 커맨드를 메모리 장치(100b)로 전달할 수 있다. 또한, 메모리 제어기(200b)는, RAA 값에 따라 RFM 커맨드를 발행할 수 있다. 메모리 제어기(200b)는 버퍼 메모리(210) 및 RAA 리프레쉬 회로(220)를 포함할 수 있다. 버퍼 메모리(210, BUF)는 메모리 장치(100)로부터 RAAIMT, RAADEC, 및 RAAMULT를 수신 및 저장할 수 있다. RAA 리프레쉬 회로(220)는 복수의 타겟 로우들에 대한 RAA 값들을 저장 및 관리하도록 구현될 수 있다. RAA 리프레쉬 회로(220)는 타겟 로우에 대한 RAAIMT, RAADEC, 및 RAAMULT을 이용하여 RAA 값에 따라 RFM 커맨드를 발행할 수 있다. 여기서 RFM 커맨드는 메모리 장치(100)의 모드 레지스터 회로(101)의 저장된 값들(RAAIMT, RAADEC, RAAMULT)의 변경을 지시하는 특정 비트(RU 비트)를 포함할 수 있다.
한편, 본 발명의 실시 예에 따른 메모리 장치의 가중된 억세스 카운트 기반 리프레쉬 동작은 타겟 어드레스에 대한 억세스 카운트 테이블(억세스 카운트 table)을 이용하여 구현될 수도 있다.
도 15a는 본 발명의 다른 실시 예에 따른 메모리 장치(500)을 예시적으로 보여주는 도면이다. 도 15a를 참조하면, 메모리 장치(500)는 억세스 카운트 테이블(512), 억세스 간격 계산기(514), 가중된 억세스 카운트 계산기(520), 타겟-리프레쉬 판별기(530), 및 셀 어레이(540)를 포함할 수 있다.
억세스 카운트 테이블(512)은 타겟 어드레스들에 대한 억세스 카운트 값들을 저장할 수 있다. 억세스 간격 계산기(514)는 타겟 어드레스에 대한 억세스 간격을 계산하도록 구현될 수 있다. 가중된 억세스 카운트 계산기(520)는 억세스 카운트 값과 억세스 간격을 이용하여 가중된 억세스 카운트(W-CNT)를 계산할 수 있다. 타겟-리프레쉬 판별기(530)는 가중된 억세스 카운트(W-CNT)가 기준값 이상일 때 빅팀 로우에 대한 리프레쉬 동작을 수행할 수 있다.
도 15b는 본 발명의 또 다른 실시 예에 따른 메모리 장치(500a)를 예시적으로 보여주는 도면이다. 도 15b를 참조하면, 메모리 장치(500a)는 도 15a에 도시된 메모리 장치(500)과 비교하여 온도 센서(516)을 더 포함할 수 있다. 가중된 억세스 카운트 계산기(520a)는 억세스 카운트 값, 억세스 간격, 및 온도 정보를 이용하여 가중된 억세스 카운트(W-CNT)를 계산할 수 있다. 여기서 온도 정보는 온도 센서(516)으로부터 수신될 수 있다.
한편, 본 발명은 메모리 모듈에 적용 가능하다.
도 16은 본 발명의 실시 예에 따른 메모리 모듈(700)을 예시적으로 보여주는 도면이다. 도 16을 참조하면, 메모리 모듈(700)은 메모리 셀 어레이를 각각 포함하는 복수의 메모리 칩(DRAM)들, 메모리 제어기와 송수신 신호를 라우팅 혹은 메모리 칩들에 대한 메모리 동작을 관리하기 위한 버퍼 칩(RCD), 전원 관리 칩(PMIC)을 포함할 수 있다. 복수의 메모리 칩들의 각각은 도 1 내지 도 15에서 설명된 바와 같이 가중된 억세스 카운트(W-CNT)을 이용한 타겟 로우들에 대한 리프레쉬 동작을 수행할 수 있다.
RCD는 메모리 제어기의 제어에 따라 메모리 칩(DRAM)들과 전원 관리 칩(PMIC)를 제어할 수 있다. 예를 들어, RCD는 메모리 제어기로부터 커맨드 신호, 제어 신호 및 클럭 신호를 수신할 수 있다. 실시 예에 있어서, RCD는 로우 해머 보호 회로를 별도로 구비할 수 있다.
메모리 칩(DRAM)들은 각각 대응하는 데이터 전송 라인을 통하여 데이터 버퍼(DB)들 중 대응하는 데이터 버퍼와 연결되어 데이터 신호(DQ) 및 데이터 스트로브 신호(DQS)를 주고 받을 수 있다. 메모리 칩(DRAM)들은 각각 대응하는 데이터 전송 라인을 통하여 데이터 버퍼(DB)와 연결되어 패리티 데이터(PRT) 및 데이터 스트로브 신호(DQS)를 주고 받을 수 있다.
SPD 칩은 프로그램 가능 읽기 전용 기억 장치(EEPROM)일 수 있다. SPD 칩은 메모리 모듈(700)의 초기 정보 혹은 장치 정보(Device Information)를 포함할 수 있다. 예시적으로, SPD 칩은 메모리 모듈(700)의 모듈 형태, 모듈 구성, 저장 용량, 모듈 종류, 실행 환경 등과 같은 초기 정보 또는 장치 정보를 포함할 수 있다. 메모리 모듈(700)을 포함하는 메모리 시스템이 부팅될 때, 메모리 제어기는 SPD 칩으로부터 장치 정보를 읽고, 읽혀진 장치 정보를 기반으로 메모리 모듈을 인식할 수 있다. 실시 예에 있어서, 랭크는 8개의 뱅크 그룹들을 포함할 수 있다. 뱅크 그룹들의 각각은 4개의 뱅크들을 포함할 수 있다. 실시 예에 있어서, 메모리 칩들은 제 1 채널 전용 메모리 칩들과 제 2 채널 전용 메모리 칩들로 구분될 수 있다.
메모리 제어기는 메모리 칩(DRAM)의 각 채널(channel)로 커맨드를 전송한다. 각 채널은 서로 병렬적으로 동작할 수 있도록 독립적인 커맨드, 주소, 그리고 버스를 가지고 있다. 하나의 채널은 하나 이상의 랭크(rank)를 가지고 있으며, 각 랭크는 독립적인 DRAM 디바이스를 가지고 있다. 또한 채널 내 모든 랭크는 병렬적으로 동작을 수행한다. 각 랭크는 다수의 뱅크를 가지고 있으며, 뱅크 내에는 DRAM 셀들이 2차원 배열 형태로 존재한다. 각각의 뱅크는 병렬적으로 동작 가능하다.
한편, 본 발명의 메모리 장치는 컴퓨팅 장치에 적용 가능하다.
도 17은 본 발명의 실시 예에 따른 컴퓨팅 시스템(1000)을 예시적으로 보여주는 도면이다. 도 17을 참조하면, 컴퓨팅 시스템(1000)은 메인 프로세서(main processor; 1100), 메모리(1200a, 1200b) 및 저장 장치(1300a, 1300b)를 포함할 수 있으며, 추가로 촬영 장치(image capturing device)(1410), 사용자 입력 장치(user input device)(1420), 센서(1430), 통신 장치(1440), 디스플레이(1450), 스피커(1460), 전력 공급 장치(power supplying device)(1470) 및 연결 인터페이스(connecting interface)(1480) 중 하나 이상을 포함할 수 있다.
메인 프로세서(1100)는 시스템(1000)의 전반적인 동작, 보다 구체적으로는 시스템(1000)을 이루는 다른 구성 요소들의 동작을 제어할 수 있다. 이와 같은 메인 프로세서(1100)는 범용 프로세서, 전용 프로세서 혹은 애플리케이션 프로세서(application processor) 등으로 구현될 수 있다.
메인 프로세서(1100)는 하나 이상의 CPU 코어(1110)를 포함할 수 있으며, 메모리(1200a, 1200b) 혹은 저장 장치(1300a, 1300b)를 제어하기 위한 컨트롤러(1120)를 더 포함할 수 있다. 실시 예에 있어서, 메인 프로세서(1100)는 AI(artificial intelligence) 데이터 연산 등 고속 데이터 연산을 위한 전용 회로인 가속기(accelerator) 블록(1130)을 더 포함할 수 있다. 이와 같은 가속기 블록(1130)은 GPU(Graphics Processing Unit), NPU(Neural Processing Unit) 혹은 DPU(Data Processing Unit) 등을 포함할 수 있으며, 메인 프로세서(1100)의 다른 구성 요소와는 물리적으로 독립된 별개의 칩(chip)으로 구현될 수도 있다.
메모리(1200a, 1200b)는 시스템(1000)의 주기억 장치로 사용될 수 있으며, SRAM 혹은 DRAM 등의 휘발성 메모리를 포함할 수 있으나, 플래시 메모리, PRAM 혹은 RRAM 등의 비휘발성 메모리를 포함할 수도 있다. 메모리(1200a, 1200b)는 메인 프로세서(1100)와 동일한 패키지 내에 구현되는 것도 가능하다. 특히, 메모리(1200a, 1200b)는 도 1 내지 도 16에서 설명된 바와 같이 가중된 억세스 카운트(W-CNT)를 계산하고, 가중된 억세스 카운트(W-CNT)을 이용하여 타겟 리프레쉬 동작을 수행할 수 있다.
저장 장치(1300a, 1300b)는 전원 공급 여부와 관계없이 데이터를 저장하는 비휘발성 저장 장치로서 기능할 수 있으며, 메모리(1200a, 1200b)에 비해 상대적으로 큰 저장 용량을 가질 수 있다. 저장 장치(1300a, 1300b)는 저장 컨트롤러(1310a, 1310b)와, 저장 컨트롤러(1310a, 1310b)의 제어 하에 데이터를 저장하는 비휘발성(non-volatile memory, NVM) 저장(1320a, 1320b)를 포함할 수 있다. 비휘발성 메모리(1320a, 1320b)는 2D(2-dimensional) 구조 혹은 3D(3-dimensional) 구조의 V-NAND 플래시 메모리를 포함할 수 있으나, PRAM 혹은 RRAM 등의 다른 종류의 비휘발성 메모리를 포함할 수도 있다.
저장 장치(1300a, 1300b)는 메인 프로세서(1100)와는 물리적으로 분리된 상태로 시스템(1000)에 포함될 수도 있고, 메인 프로세서(1100)와 동일한 패키지 내에 구현될 수도 있다. 또한, 저장 장치(1300a, 1300b)는 SSD(solid state device) 혹은 메모리 카드(memory card)와 같은 형태를 가짐으로써, 후술할 연결 인터페이스(2480)와 같은 인터페이스를 통해 시스템(1000)의 다른 구성 요소들과 탈부착 가능하도록 결합될 수도 있다. 이와 같은 저장 장치(1300a, 1300b)는 UFS(universal flash storage), eMMC(embedded multi-media card) 혹은 NVMe(non-volatile memory express)와 같은 표준 규약이 적용되는 장치일 수 있으나, 반드시 이에 한정되는 건 아니다.
촬영 장치(1410)는 정지 영상 혹은 동영상을 촬영할 수 있으며, 카메라(camera), 캠코더(camcorder) 혹은 웹캠(webcam) 등일 수 있다. 사용자 입력 장치(1420)는 시스템(1000)의 사용자로부터 입력된 다양한 유형의 데이터를 수신할 수 있으며, 터치 패드(touch pad), 키패드(keyboard), 키보드(keyboard), 마우스(mouse) 혹은 마이크(microphone) 등일 수 있다. 센서(1430)는 시스템(1000)의 외부로부터 획득될 수 있는 다양한 유형의 물리량을 감지하고, 감지된 물리량을 전기 신호로 변환할 수 있다. 이와 같은 센서(1430)는 온도 센서, 압력 센서, 조도 센서, 위치 센서, 가속도 센서, 바이오 센서(biosensor) 혹은 자이로스코프(gyroscope) 등일 수 있다.
통신 장치(1440)는 다양한 통신 규약에 따라 시스템(1000) 외부의 다른 장치들과의 사이에서 신호의 송신 및 수신을 수행할 수 있다. 이와 같은 통신 장치(2440)는 안테나, 트랜시버(transceiver) 혹은 모뎀(MODEM) 등을 포함하여 구현될 수 있다. 디스플레이(1450) 및 스피커(1460)는 시스템(1000)의 사용자에게 각각 시각적 정보와 청각적 정보를 출력하는 출력 장치로 기능할 수 있다. 전력 공급 장치(1470)는 시스템(1000)에 내장된 배터리 혹은 외부 전원으로부터 공급되는 전력을 적절히 변환하여 시스템(1000)의 각 구성 요소들에게 공급할 수 있다.
연결 인터페이스(1480)는 시스템(1000)과, 시스템(1000)에 연결되어 시스템(1000)과 데이터를 주고받을 수 있는 외부 장치 사이의 연결을 제공할 수 있다. 연결 인터페이스(2480)는 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe(NVM express), IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multi-media card), eMMC(embedded multi-media card), UFS(Universal Flash Storage), eUFS(embedded Universal Flash Storage), CF(compact flash) 카드 인터페이스 등과 같은 다양한 인터페이스 방식으로 구현될 수 있다.
도 18은 본 발명의 실시 예에 따른 스택 반도체 칩을 포함하는 반도체 패키지를 예시적으로 보여주는 도면이다. 도 18을 참조하면, 반도체 패키지(3000)는 인쇄회로기판과 같은 패키지 기판(3100) 상에 실장된 적어도 하나의 스택 반도체 칩(3300)과 시스템-온-칩(System-On-Chip, SOC)(3400)을 포함하는 메모리 모듈일 수 있다. 패키지 기판(3100)상에 인터포저(3200)가 선택적으로 더 제공될 수 있다. 스택 반도체 칩(3300)는 CoC(Chip-on-Chip)으로 형성될 수 있다.
스택 반도체 칩(3300)은 로직 칩과 같은 버퍼 칩(3310) 상에 적층된 적어도 하나의 메모리 칩(3320)을 포함할 수 있다. 메모리 칩(3320)는 도 1 내지 도 17에서 설명된 바와 같이 빅팀 포인트 테이블을 이용한 로우 해머 보호 회로를 포함할 수 있다.
버퍼 칩(3310) 및 적어도 하나의 메모리 칩(3320)은 스루 실리콘 비아(Through Silicon Via, TSV)에 의해 서로 연결될 수 있다. 버퍼 칩(3320)은 메모리 칩(3320)에 대한 트레이닝 동작을 수행할 수 있다. 스택 반도체 칩(3300)은 일 예로, 500GB/sec 내지 1TB/sec, 혹은 그 이상의 고대역 메모리(High bandwidth memory, HBM)일 수 있다.
본 발명의 실시 예에 따른 메모리 장치 및 그것의 동작 방법은 R/H 현상(특정 로우 address에 대한 집중 access로 인해, 그에 인접한 row의 data가 열화되는 현상)과 관련하여, row 억세스의 회수뿐 아니라 동일 로우에 가해지는 억세스 간의 시간 간격도 인접 row의 피해 정도에 영향을 미친다는 점을 반영할 수 있다. 본 발명은 특정 로우에 대한 억세스가 있을 때마다 해당 로우에 대한 억세스 카운트의 값을 증가시키고, 후속 억세스와의 시간 간격이 클수록 억세스 카운트 값을 크게 증가시킴 → 이와 같이 억세스 회수와 시간 간격 모두를 반영한 카운트 값을 "가중된 억세스 카운트"라 칭하고, 해당 가중된 억세스 카운트 값에 기초하여 추가 refresh 대상 결정할 수 있다.
본 발명은 인접 row의 access로 인해 상대적으로 더 많은 악영향을 받은 row를 보다 정확히 알아내어 추가 refresh를 수행함으로써, R/H로 인한 피해를 효과적으로 방지할 수 있다.
본 발명의 실시 에에 따른 메모리 장치의 로우 해머를 줄이는 방법은, 1) 로우에 대한 access 식별하고 2) 억세스가 이루어진 로우에 대해 가중된 억세스 카운트를 가산하되, 가산되는 가중된 억세스 카운트의 값은 억세스와 후속 억세스 간의 시간 간격에 기초하여 결정하고, 3) 소정 시간 구간 동안 각 row별로 가중된 억세스 카운트 값을 누적하고, 4) 시간 구간 종료 시, 누적 가중된 억세스 카운트 값이 큰 순서에 따라 aggressor row를 결정하고, aggressor 로우에 인접한 victim row를 추가 refresh할 수 있다. 여기서 가산되는 가중된 억세스 카운트의 값은 시간 간격이 길수록 크다. 또한, 가중된 억세스 카운트의 값은 기본 count와 추가 카운트 값의 합이며, 기본 count는 해당 access 시에, 추가 카운트 값은 후속 억세스 시에 시간 간격에 따라 결정될 수 있다. 가중된 억세스 카운트의 값의 크기엔 상한 존재 (일정 시간 간격 이상에 saturation)한다.
또한, R/H attack이 있다고 판단될 경우에만 본 발명이 동작 될 수 있다. 특정 공격 pattern에 대해서 기 학습된 data 이용하여 가중된 억세스 카운트가 산출될 수 있다.
본 발명은 R/H 대응 관련, row 억세스의 회수 뿐 아니라 억세스 간 시간 간격(tRP)도 고려하여 가중된 억세스 카운트를 개시한다. 본 발명의 억세스 간격은 전하 이동 관련 시간 tRP(로우 프리차지 시간)을 주요 지표로 이용하지만, 본 발명이 여기에 제한되지 않는다고 이해되어야 할 것이다. 본 발명의 억세스 간격은 tRAS(로우 액티브 시간)을 이용할 수 있다. 또한, tRP 외에도 온도, ACT의 rising 등 다른 인자가 가중된 억세스 카운트를 결정하는데 이용될 수 있다. tRP의 길이와 가중된 억세스 카운트 간의 함수 관계가 실험적으로 결정될 수 있다.
한편, 상술된 본 발명의 내용은 발명을 실시하기 위한 구체적인 실시 예들에 불과하다. 본 발명은 구체적이고 실제로 이용할 수 있는 수단 자체뿐 아니라, 장차 기술로 활용 할 수 있는 추상적이고 개념적인 아이디어인 기술적 사상을 포함 할 것이다.
10: 메모리 시스템
100: 메모리 장치
110: 메모리 셀 어레이
102: 타겟 로우 리프레쉬 로직
104: 빅팀 포인트 테이블
106: 가중된 억세스 카운트 누적기
200: 메모리 제어기

Claims (20)

  1. 워드라인들과 비트라인들에 연결된 복수의 메모리 셀들을 갖는 메모리 셀 어레이;
    상기 메모리 셀 어레이에 가중된 억세스 카운트 기반으로 리프레쉬 동작을 수행하는 타겟 로우 리프레쉬 로직;
    복수의 로우 어드레스들의 각각에 대한 가중된 억세스 카운트를 저장하는 레지스터;
    상기 레지스터에 저장된 가중된 억세스 카운트에 억세스 간격(access spacing)에 대응하는 현재 가중된 억세스 카운트를 누적하는 누적기; 및
    상기 억세스 간격을 계산하는 계산기를 포함하는 메모리 장치.
  2. 제 1 항에 있어서,
    상기 타겟 로우 리프레쉬 로직은 사전에 결정된 시간마다 상기 레지스터에 저장된 가중된 억세스 카운트들 중에서 가장 큰 카운트 값에 대응하는 로우 어드레스를 선택하고, 상기 선택된 로우 어드레스에 인접한 빅팀 로우 어드레스에 대한 리프레쉬 동작을 수행하는 것을 특징으로 하는 메모리 장치.
  3. 제 1 항에 있어서,
    상기 누적기는 사전에 결정된 시간 동안에 억세스된 로우 어드레스에 대응하는 가중된 억세스 카운트를 누적하는 것을 특징으로 하는 메모리 장치.
  4. 제 1 항에 있어서,
    상기 억세스 간격이 긴 가중된 억세스 카운트는 상기 억세스 간격이 짧은 억세스 카운트보다 큰 것을 특징으로 하는 메모리 장치.
  5. 제 1 항에 있어서,
    상기 가중된 억세스 카운트는 기본 카운트와 추가 카운트의 합으로 결정되고,
    상기 기본 카운트는 억세스 때마다 카운트-업 되고,
    상기 추가 카운트는 후속 억세스 때에 상기 억세스 간격에 따라 결정되는 것을 특징으로 하는 메모리 장치.
  6. 제 1 항에 있어서,
    상기 가중된 억세스 카운트는 상기 억세스 간격이 일정 시간 이상에 대응하는 상한 값을 갖는 것을 특징으로 하는 메모리 장치.
  7. 제 1 항에 있어서,
    상기 계산기는 상기 억세스 간격에 따라 제 1 값, 상기 제 1 값보다 큰 제 2 값, 및 상기 제 2 값보다 큰 제 3 값 중에서 어느 하나를 누적 가중된 억세스 카운트로 결정하고,
    상기 억세스 간격이 0보다 크고 제 1 시간보다 작을 때, 상기 제 1 값이 선택되고,
    상기 억세스 간격이 상기 제 1 시간 이상이고 상기 제 2 시간 보다 작을 때, 상기 제 2 값이 선택되고, 및
    상기 억세스 간격이 상기 제 2 시간 이상일 때 상기 제 3 값이 선택되는 것을 특징으로 하는 메모리 장치.
  8. 제 1 항에 있어서,
    상기 타겟 로우 리프레쉬 동작은 로우 해머 공격을 인지할 때 활성화되는 것을 특징으로 하는 메모리 장치.
  9. 제 1 항에 있어서,
    특정 공격 패턴에 대하여 학습된 데이터를 이용하여 상기 가중된 억세스 카운트가 계산되는 것을 특징으로 하는 메모리 장치.
  10. 제 1 항에 있어서,
    상기 메모리 장치의 온도에 따라 상기 가중된 억세스 카운트의 누적 값이 가변되는 것을 특징으로 하는 메모리 장치.
  11. 메모리 장치의 동작 방법에 있어서,
    외부의 장치로부터 읽기 요청 혹은 쓰기 요청에 따른 로우 어드레스를 수신하는 단계;
    상기 로우 어드레스의 이전 억세스 시점부터 현재 억세스 시점에 대응하는 억세스 간격을 계산하는 단계;
    상기 억세스 간격을 이용하여 상기 로우 어드레스에 대한 가중된 억세스 카운트를 누적하는 단계; 및
    사전에 결정된 시간에 가중된 억세스 카운트 기반으로 리프레쉬 동작을 수행하는 단계를 포함하는 방법.
  12. 제 11 항에 있어서,
    상기 외부의 장치로부터 리프레쉬 관리 커맨드를 수신하는 단계를 더 포함하는 방법.
  13. 제 11 항에 있어서,
    상기 가중된 억세스 카운트를 누적하는 단계는,
    억세스에 따른 기본 카운트와 이전 억세스 시점에서 후속 억세스 시점까지의 상기 억세스 간격에 대응하는 추가 카운트를 더함으로써, 로우 별 가중된 억세스 카운트를 누적하는 단계를 포함하는 방법.
  14. 제 11 항에 있어서,
    리프레쉬 인터벌 시간(tREFI) 동안에 로우 별 가중된 억세스 카운트들이 누적되고,
    상기 리프레쉬 동작을 수행하는 단계는, 리프레쉬 인터벌 시간(tREFI)의 종료 시점에 가중된 억세스 카운트들 중에서 가장 큰 값을 갖는 로우 어드레스에 인접한 빅팀 로우를 결정하는 단계를 포함하는 방법.
  15. 제 11 항에 있어서,
    상기 가중된 억세스 카운트를 누적하는 단계는,
    온도 혹은 특정 공격 패턴에 따라 상기 가중된 억세스 카운트를 보정하는 단계를 포함하는 방법.
  16. 복수의 뱅크들을 갖는 적어도 하나의 메모리 장치; 및
    상기 적어도 하나의 메모리 장치를 제어하는 제어기를 포함하고,
    상기 적어도 하나의 메모리 장치는, 로우 어드레스의 억세스에 따른 억세스 카운트 및 이전 억세스 시점에서 현재 억세스 시점까지의 억세스 간격을 고려한 가중된 억세스 카운트를 이용하여 상기 복수의 뱅크들의 각각에 대한 리프레쉬 동작을 수행하는 것을 특징으로 하는 메모리 시스템.
  17. 제 16 항에 있어서,
    상기 적어도 하나의 메모리 장치는,
    로우 별 억세스 카운트를 저장하는 테이블;
    상기 로우 별 억세스 간격을 계산하는 억세스 간격 계산기;
    상기 테이블로부터 억세스 카운트와 상기 계산기로부터 억세스 간격을 수신하고, 상기 억세스 카운트와 상기 억세스 간격에 따른 가중된 억세스 카운트를 계산하는 억세스 카운트 계산기; 및
    상기 가중된 억세스 카운트가 기준값을 초과할 때 대응하는 로우 어드레스를 타겟 로우 어드레스로 선택하고, 선택된 타겟 로우 어드레스에 인접한 빅팀 로우에 대한 리프레쉬 동작을 수행하는 타겟 리프레쉬 판별기를 포함하는 메모리 시스템.
  18. 제 16 항에 있어서,
    상기 적어도 하나의 메모리 장치는,
    로우 별 억세스 카운트를 저장하는 테이블;
    상기 로우 별 억세스 간격을 계산하는 억세스 간격 계산기;
    상기 적어도 하나의 메모리 장치의 온도를 감지하는 온도 센서;
    상기 테이블로부터 억세스 카운트, 상기 계산기로부터 억세스 간격, 및 상기 온도 센서로부터 온도 정보를 수신하고, 상기 억세스 카운트, 상기 억세스 간격, 및 상기 온도 정보에 따른 가중된 억세스 카운트를 계산하는 억세스 카운트 계산기; 및
    상기 가중된 억세스 카운트가 기준값을 초과할 때 대응하는 로우 어드레스를 타겟 로우 어드레스로 선택하고, 선택된 타겟 로우 어드레스에 인접한 빅팀 로우에 대한 리프레쉬 동작을 수행하는 타겟 리프레쉬 판별기를 포함하는 메모리 시스템.
  19. 제 16 항에 있어서,
    상기 적어도 하나의 메모리 장치는,
    상기 제어기로부터 리프레쉬 관리 커맨드를 수신하고, 상기 리프레쉬 관리 커맨드에 응답하여 가중된 억세스 카운트 기반 리프레쉬 동작을 수행하는 타겟 리프레쉬 회로를 포함하는 메모리 시스템.
  20. 제 19 항에 있어서,
    상기 제어기는, 상기 적어도 하나의 메모리 장치로 로우 해머 공격에 대한 경고 신호를 수신하고, 상기 리프레쉬 관리 커맨드를 상기 적어도 하나의 메모리 장치로 전송하는 것을 특징으로 하는 메모리 시스템.
KR1020220144310A 2022-11-02 2022-11-02 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법 KR20240062601A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220144310A KR20240062601A (ko) 2022-11-02 2022-11-02 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US18/319,655 US20240144990A1 (en) 2022-11-02 2023-05-18 Memory device, memory system including the same and method of operating the same
CN202311286941.1A CN117995236A (zh) 2022-11-02 2023-10-07 存储器件、包括该存储器件的存储系统以及操作该存储器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220144310A KR20240062601A (ko) 2022-11-02 2022-11-02 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20240062601A true KR20240062601A (ko) 2024-05-09

Family

ID=90834158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220144310A KR20240062601A (ko) 2022-11-02 2022-11-02 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US20240144990A1 (ko)
KR (1) KR20240062601A (ko)
CN (1) CN117995236A (ko)

Also Published As

Publication number Publication date
CN117995236A (zh) 2024-05-07
US20240144990A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
US9971697B2 (en) Nonvolatile memory module having DRAM used as cache, computing system having the same, and operating method thereof
US9927986B2 (en) Data storage device with temperature sensor and temperature calibration circuitry and method of operating same
US9129672B2 (en) Semiconductor device and operating method thereof
US10019367B2 (en) Memory module, computing system having the same, and method for testing tag error thereof
US20200176051A1 (en) Data storage device and operating method thereof
US20230205428A1 (en) Memory module and memory system including row hammer counter chip and operating method thereof
CN116107921A (zh) 半导体存储器装置及其操作方法
US20230128653A1 (en) Memory device and method for controlling row hammer
CN112445732A (zh) 存储装置及其操作方法
TW202338821A (zh) 記憶體裝置及控制邏輯電路
US20240170037A1 (en) Memory device, memory system having the same and method of operating the same
US11961550B2 (en) Memory device, memory system having the same and operating method thereof
CN107452423B (zh) 计算系统、非易失性存储器模块以及操作存储设备的方法
US11967352B2 (en) Method of controlling row hammer and a memory device
KR20240062601A (ko) 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
CN114840451A (zh) 存储装置、存储系统和操作存储装置的方法
US20240144988A1 (en) Memory device, memory system including memory device, and method of operating memory device
US20230143468A1 (en) Memory device, a memory system having the same and an operating method thereof
US20230147402A1 (en) Memory system, refresh control circuit, and refresh control method
US20240112719A1 (en) Memory devices, memory systems having the same and operating methods thereof
TWI820744B (zh) 存取儲存單元的方法、包括儲存單元的半導體記憶體裝置、以及記憶體系統
KR20230068242A (ko) 메모리 시스템, 리프레시 제어회로 및 리프레시 제어방법
TW202322122A (zh) 記憶體裝置及記憶體系統