CN114840451A - 存储装置、存储系统和操作存储装置的方法 - Google Patents

存储装置、存储系统和操作存储装置的方法 Download PDF

Info

Publication number
CN114840451A
CN114840451A CN202210082092.7A CN202210082092A CN114840451A CN 114840451 A CN114840451 A CN 114840451A CN 202210082092 A CN202210082092 A CN 202210082092A CN 114840451 A CN114840451 A CN 114840451A
Authority
CN
China
Prior art keywords
row
memory
refresh
bank
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210082092.7A
Other languages
English (en)
Inventor
金泽耘
崔璋石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114840451A publication Critical patent/CN114840451A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4062—Parity or ECC in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)

Abstract

提供了存储装置、存储系统和操作存储装置的方法。所述操作存储装置的方法包括：接收刷新命令；对存储体存储阵列的目标行执行刷新操作；以及在限定由所述存储装置执行的刷新操作的刷新操作周期期间，向存储控制器提供相对于所述目标行的相邻行的状态信息。

Description

存储装置、存储系统和操作存储装置的方法
技术领域
本发明构思通常涉及存储装置。更具体地，本发明构思涉及能够执行高效刷新操作的存储装置、用于此类存储装置的操作方法、以及包括此类存储装置的存储系统。
背景技术
半导体存储装置可以被广泛地分类为易失性存储装置和非易失性存储装置。易失性存储装置(例如，动态随机存取存储器(DRAM))通过单元电容器的充电或放电快速地存储数据，但是在施加的电力不存在的情况下丢失存储的数据。相比之下，非易失性存储装置在施加的电力不存在的情况下保持存储的数据。易失性存储装置常常被用作用于计算机和类似数字平台的主存储器。非易失性存储装置常常被用作用于在诸如计算机、移动通信装置等的宽范围的装置中存储程序和/或数据的大容量存储器。
存储在易失性存储装置(例如，DRAM)的单元电容器中的电荷可能由于泄漏电流而逐渐减少。因此，在电荷水平下降至一致性阈值以下并且存储的数据丢失之前，必须对存储单元再充电。这种对存储单元再充电以在易失性存储装置中保持存储的数据的操作被称为刷新操作，并且只要易失性存储装置仍然在操作中，就必须重复地执行刷新操作。
发明内容
随着使能更大集成密度的高级半导体处理技术的持续发展，使相邻和邻近易失性存储单元分开的间隔已逐渐减小。此类减小的存储单元间隔加剧了相邻和邻近存储单元的激活(或驱动)所引起的存储单元干扰问题。此外，即使当干扰集中在特定存储单元周围时，也难以在易失性存储装置(例如，DRAM)的操作期间限制对相应地址的访问。因此，存储单元干扰可能发生并且不利地影响存储单元阵列中的存储单元的刷新特性。
本发明构思的各方面提供一种存储装置、一种存储系统以及一种相关的操作存储装置的方法，所述方法能够执行可以获得状态信息的刷新操作。
在一个实施例中，本发明构思提供一种存储装置，所述存储装置包括：存储体存储阵列，所述存储体存储阵列包括存储单元；控制单元，所述控制单元被配置为响应于从外部源接收到的刷新命令而指示所述存储体存储阵列的目标行；刷新控制电路，所述刷新控制电路响应于所述控制单元指示所述目标行而提供刷新行地址；行译码器，所述行译码器响应于所述刷新行地址而向所述目标行的存储单元施加刷新驱动电压；状态监测器，所述状态监测器监测所述目标行的存储单元的行特定状态信息；状态寄存器，所述状态寄存器在所述状态监测器的控制下存储所述状态信息；以及数据输入/输出(I/O)缓冲器，所述数据I/O缓冲器响应于所述刷新命令从所述状态寄存器接收所述状态信息并且向所述外部源提供所述状态信息。
在另一实施例中，本发明构思提供一种存储系统，所述存储系统包括存储装置和发出第一刷新命令的存储控制器。所述存储装置包括：存储体存储阵列，所述存储体存储阵列包括存储单元；控制单元，所述控制单元被配置为响应于所述第一刷新命令而指示所述存储体存储阵列的目标行；刷新控制电路，所述刷新控制电路响应于所述控制单元指示所述目标行而提供刷新行地址；行译码器，所述行译码器响应于所述刷新行地址而向所述目标行的存储单元施加刷新驱动电压；状态监测器，所述状态监测器监测所述目标行的存储单元的行特定状态信息；状态寄存器，所述状态寄存器在所述状态监测器的控制下存储所述状态信息；以及数据输入/输出(I/O)缓冲器，所述数据I/O缓冲器响应于所述第一刷新命令从所述状态寄存器接收所述状态信息并且向所述存储控制器提供所述状态信息，其中，所述状态信息包括行锤水平和位错误水平中的至少一种。
在另一实施例中，本发明构思提供一种操作存储装置的方法，所述方法包括：接收刷新命令；对存储体存储阵列的目标行执行刷新操作；以及在限定由所述存储装置执行的刷新操作的刷新操作周期期间，向存储控制器提供相对于所述目标行的相邻行的状态信息。
附图说明
在下文中将参考附图描述本发明构思的制作和使用，在附图中：
图1A和图1B是图示根据本发明构思的实施例的电子系统的框图；
图2、图3和图7是进一步图示根据本发明构思的各种实施例的图1A和图1B的存储装置100的各个框图；
图4是在一个示例中进一步图示图3的控制单元120的框图；
图5和图6是图示根据本发明构思的实施例的存储装置的操作的各个定时图；
图8、图9和图10是不同地图示根据本发明构思的实施例的用于操作存储装置的方法的各个流程图；
图11是列举了针对由存储装置根据状态信息执行的刷新操作的条件的表；
图12和图13是图示针对图10的存储装置的刷新操作的各个概念图；
图14是图示根据本发明构思的实施例的操作存储系统的方法的流程图；
图15是列举了针对由存储装置根据状态信息执行的刷新操作的条件的表；
图16是图示包括根据本发明构思的实施例的存储装置的系统的框图；以及
图17是图示包括根据本发明构思的实施例的存储装置的数据中心的框图。
具体实施方式
贯穿书面描述和附图，相似的附图标记和标签将用于表示相似或类似的元件、特征和/或方法步骤。
图1A和图1B是图示电子系统的框图。
这里，电子系统通常包括主机1和存储系统2。
在一些实施例中，存储系统2包括图1A中描述的存储控制器20和至少一个存储装置(memory device)100。
主机1可以使用诸如以下各项的一种或更多种接口协议来与存储系统2通信：PCI-E(外围组件互连-快速)、ATA(高级技术附件)、SATA(串行ATA)、PATA(并行ATA)、SAS(串行连接SCSI)、USB(通用串行总线)、MMC(多媒体卡)、ESDI(增强小型磁盘接口)、IDE(电子集成驱动器)等。
在图1B的一些实施例中，主机1包括处理器11和存储控制器20。处理器11可以控制电子系统的整体操作，更具体地，组成电子系统的其他组件的操作。这种处理器11可以被实现为通用处理器、专用处理器、应用处理器等。
处理器11可以包括一个或更多个CPU核心，并且还可以包括用于控制存储装置100中的至少一个存储装置的存储控制器20。取决于实施例，处理器11还可以包括加速器块，该加速器块是用于诸如AI(人工智能)数据计算的高速数据计算的专用电路。这样的加速器块可以包括GPU(图形处理单元)、NPU(神经处理单元)和/或DPU(数据处理单元)等，并且可以被实现为在物理上独立于处理器11的其他组件的单独芯片。
存储控制器20可以用于控制存储装置100的操作，包括主机1与存储装置100之间的数据通信(例如，发送和/或接收)。例如，存储控制器20可以响应于从主机1接收到的各种请求(例如，存储系统命令)而控制存储装置100在写入操作和读取操作期间的操作。
存储控制器20可以通过向存储装置100生成和/或提供各种存储装置命令、地址和/或控制信号来控制存储装置100的操作。
这里，(一个或更多个)存储装置100可以是DRAM、DDR SDRAM(双倍数据速率同步动态随机存取存储器)、LPDDR(低功率双倍数据速率)SDRAM、GDDR(图形双倍数据速率)SDRAM和RDRAM(Rambus动态随机存取存储器)中的一种或更多种。
存储控制器20可以基于诸如以下各项的接口标准中的一种与存储装置通信：双倍数据速率(DDR)、低功率双倍数据速率(LPDDR)、图形双倍数据速率(GDDR)、宽I/O、高带宽存储器(HBM)、混合存储器立方体(HMC)等。
在一些实施例中，存储控制器20和存储装置100可以经由相应的(一个或更多个)命令引脚、(一个或更多个)地址引脚和/或(一个或更多个)数据引脚连接。(一个或更多个)命令引脚可以用于经由(一个或更多个)命令传输线传送接收到的(一个或更多个)存储装置命令信号CMD。(一个或更多个)地址引脚可以用于经由(一个或更多个)地址传输线传送(一个或更多个)地址信号ADDR，而(一个或更多个)数据引脚可以用于经由(一个或更多个)数据传输线传送数据DQ。例如，存储装置100经由引脚发送读取数据选通信号RDQS和数据信号DQ，而存储控制器20经由引脚发送命令/地址信号C/A、写入数据选通信号WDQS和数据信号DQ。
响应于从主机1接收到的写入请求，存储控制器20可以经由(一个或更多个)地址引脚向存储装置100提供写入地址，并且可以经由(一个或更多个)数据引脚向存储装置100提供写入数据。响应于从主机1接收到的读取请求，存储控制器20可以经由(一个或更多个)地址引脚向存储装置100提供读取地址，并且可以经由(一个或更多个)数据引脚从存储装置100接收读取数据。
存储控制器在逐行基础上访问(例如，读取或写入)数据是常见的。也就是说，给定存储装置100的存储单元阵列，其中组成存储单元根据行和列(在物理上和/或在逻辑上)布置，存储控制器20可以重复地激活特定行(例如，行k，其中“k”是正整数)。(此后，可以将关于数据访问操作被激活的特定行称为“目标行”)。这种激活(例如，与数据访问操作的执行相关联的电干扰)将确定地(并且相当有意地)影响目标行(行k)的存储单元。然而，这种激活将同样影响与目标行相邻(或接近)的行(例如，(一个或更多个)行k±n，其中“n”是正整数或负整数)的存储单元。(此后，可以将无意中受到针对目标行的数据访问操作影响的相邻(或接近)行称为“相邻行”)。例如，与针对易失性存储装置的目标行的(一个或更多个)数据访问操作的执行相关联的电干扰可能无意中引起一个或更多个相邻行的存储单元中的(一个或更多个)位翻转。
在这方面，存储控制器20可以经由(一个或更多个)数据传输线向主机1传送存储装置100的状态信息，并且主机1可以响应于从存储控制器20接收到的状态信息而控制存储装置100的操作。例如，主机1(通过存储控制器20)可以向存储装置100传送刷新命令。替换地或附加地，主机1可以允许存储装置100执行清理操作(scrubbing operation)。替换地或附加地，主机1可以将存储装置100中的相邻行的数据转移到先前指定的“冗余行”。
图2是在一个示例中进一步图示根据本发明构思的实施例的图1A或图1B的存储装置100的框图。
参考图2，存储装置100可以包括控制单元120、地址寄存器130、存储体控制逻辑134、行地址复用器(RA MUX)140、列地址锁存器(CA锁存器)136、行译码器、列译码器、存储体存储阵列110、读出放大器、输入/输出(I/O)门控电路190、数据I/O缓冲器195、地址转换电路132、状态监测器210、状态寄存器220和刷新控制电路150。
存储体存储阵列110可以包括(在物理上和/或在逻辑上)被划分成存储块的存储单元，其中相应的存储块可以具有变化的物理特性。例如，在存储块当中，第一存储块的运行速度可以不同于第二存储块的运行速度。每个存储块可以包括多个页面，其中在一些实施例中，每个页面包括单个行的存储单元。
在一些实施例中，行译码器可以包括不同地连接到存储体存储阵列110的存储体行译码器160，而列译码器可以包括不同地连接到存储体存储阵列110的存储体列译码器170。读出放大器可以包括不同地连接到存储体存储阵列110的存储体读出放大器115。
在一些实施例中，存储体存储阵列110、存储体读出放大器115、存储体行译码器160和存储体列译码器170中的每一者可以分别构成多个存储体。因此，在一些实施例中，可以将存储装置100理解为包括多个存储体。
控制单元120可以控制存储装置100的操作。例如，控制单元120可以生成控制信号，使得存储装置100执行写入操作、读取操作或刷新操作。也就是说，响应于从主机1接收到的请求，存储控制器20可以生成命令(CMD)、地址(ADD)和/或控制存储装置100的操作的控制信号。替换地或附加地，控制单元120可以生成控制由存储装置100在所限定的条件下执行的一个或更多个自操作的控制信号。例如，控制单元120可以生成控制状态监测器210和/或状态寄存器220的操作的控制信号。
地址寄存器130从存储控制器20接收地址信号ADDR。这里，地址信号ADDR可以包括来自存储控制器20的存储体地址BANK_ADDR、逻辑行地址RADDL和列地址COL_ADDR。因此，地址寄存器130可以向存储体控制逻辑134提供存储体地址BANK_ADDR，向地址转换电路132和控制单元120提供逻辑行地址RADDL，并且向列地址锁存器136提供列地址COL_ADDR。
控制单元120可以接收逻辑行地址RADDL并且生成与存储装置100的操作相关联的各种控制信号。例如，逻辑行地址RADDL可以是指示执行刷新操作或执行数据访问操作的目标行的地址。
地址转换电路132将逻辑行地址RADDL转换成与存储体存储阵列110的存储单元行相关联的物理行地址RADDP，并且将其提供给行地址复用器140。地址转换电路132可以包括使存储体存储阵列110的每个存储单元行的逻辑行地址RADDL和相应的物理行地址RADDP相关联的地址映射表。因此地址映射表可以用于将逻辑行地址RADDL转换成相应的物理行地址RADDP。
存储体控制逻辑134可以响应于存储体地址BANK_ADDR而生成存储体控制信号。响应于存储体控制信号，可以激活来自存储体行译码器160当中的与存储体地址BANK_ADDR相对应的特定存储体行译码器，并且也可以激活来自存储体列译码器170当中的与存储体地址BANK_ADDR相对应的存储体列译码器。
行地址复用器140可以从地址转换电路132接收物理行地址RADDP，并且可以从刷新控制电路150接收刷新行地址REF_ADDR。在一些实施例中，行地址复用器140可以响应于刷新信号REFA而选择性地输出物理行地址RADDP或刷新行地址REF_ADDR。可以响应于刷新命令而生成刷新信号REFA。替换地，可以依照存储装置100的自操作在内部生成刷新信号REFA。作为示例，刷新信号REFA可以是由控制单元120响应于刷新命令REF CMD和逻辑行地址RADDL而生成的信号，或由控制单元120响应于逻辑行地址RADDL根据所限定的条件通过自操作生成的信号。
作为依照刷新信号REFA执行刷新操作的一部分，刷新控制电路150可以输出目标行地址REF_ADDR。
因此，可以将由行地址复用器140提供的行地址应用于存储体行译码器160中的每一个存储体行译码器。存储体行译码器160当中的由存储体控制逻辑134激活的存储体行译码器可以对从行地址复用器140输出的行地址进行译码以输出与行地址相对应的字线。例如，被激活的存储体行译码器可以对与行地址相对应的字线施加字线驱动电压。
存储装置100可以依照刷新信号REFA在低单元中执行刷新操作。在此上下文中，术语“刷新操作”表示读取存储在与刷新行地址REF_ADDR相关联的存储单元中的信息并且该信息此后可以被恢复(或再充电)的操作。
列地址锁存器136可以从地址寄存器130接收列地址COL_ADDR并且暂时存储列地址COL_ADDR。此外，列地址锁存器136可以在突发模式下逐渐增加列地址COL_ADDR。列地址锁存器136可以将暂时存储的或逐渐增加的列地址COL_ADDR应用于存储体列译码器170中的每一个存储体列译码器。
在存储体列译码器170当中，由存储体控制逻辑134激活的存储体列译码器可以通过I/O门控电路190激活与存储体地址BANK_ADDR和列地址COL_ADDR相对应的读出放大器。
在一些实施例中，状态监测器210可以监测存储体存储阵列110的存储单元的行特定状态信息(row-specific status information)。也就是说，能够监测来自被激活的存储体的字线当中的被驱动(或被激活)字线的存储单元的状态信息。在一些实施例中，当每条字线被激活时，状态监测器210可以对针对每条字线的激活的次数(或频率)进行计数(例如，递增)。替换地或附加地，在一些实施例中，状态监测器210可以监测取决于存储装置的操作而影响存储在存储单元中的数据的可靠性的各种类型的环境信息作为状态信息。例如，所谓的“行锤计数(Row Hammer count)”(R/H计数)可以作为包括在状态信息中的环境信息被包括。
在一些实施例中，状态监测器210可以实时地监测存储单元的行特定状态信息，并且将所得的状态信息存储在状态寄存器220中。在这方面，状态监测器210可以经由数据I/O缓冲器195提供来自状态寄存器220的目标行的存储单元和/或相邻行的存储单元的状态信息。例如，在存储装置100接收到刷新命令并且存储装置在内部执行刷新命令的同时，状态监测器210可以控制状态寄存器220经由数据总线(DQ总线)提供存储在状态寄存器220中的状态信息。在此周期期间，可以提供与执行刷新命令的目标行相关联的特定行状态信息和/或可以提供与一个或更多个相邻行相关联的特定行状态信息。这里，可以通过预设控制数据来定义(一个或更多个)相邻行的数目和/或(一个或更多个)相邻行与目标行之间的(一个或更多个)物理关系。
在一些实施例中，状态寄存器220可以在状态监测器210的控制下存储并输出与存储体存储阵列110的存储单元相关联的状态信息。也就是说，状态寄存器220可以在状态监测器210的控制下存储与在操作期间由行地址指示的字线(例如，在存储体存储阵列110中由存储体行译码器160驱动的字线)相关联的存储单元的状态信息。在这方面，行地址可以由行地址复用器140输出。在一些实施例中，当行地址是来自地址转换电路132的物理行地址RADDP时，状态寄存器220可以在状态监测器210的控制下存储与行地址(目标行)相关联的存储单元的状态信息以及与(一个或更多个)相邻行相关联的存储单元的状态信息。
在一些实施例中，当行地址是来自刷新控制电路150的刷新行地址REF_ADDR时，状态寄存器220可以在状态监测器210的控制下向数据I/O缓冲器195输出存储在状态寄存器220中的与一个或更多个相邻行地址以及刷新行地址REF_ADDR(目标行)相关联的存储单元的状态信息。
状态信息可以包括各种类型的信息，诸如取决于存储装置的操作而可能影响存储在存储单元中的数据的可靠性的环境信息。在一些实施例中，状态信息包括以下各项中的至少一种：激活计数数目、行锤水平(row hammer level)(或RH水平)、位错误计数数目。
此外在这方面，当在存储体存储阵列110中重复地激活目标行时，受到所谓的“行锤现象”影响的一个或更多个相邻行的存储单元可能遭受非故意的位翻转。因此，存储控制器20可以请求状态信息以便准确地预测行锤现象发生的可能性。
在一些实施例中，与目标行(或相邻行)的激活计数的最大数目相比，可以关于激活计数的当前数目计算行锤水平。例如，在一些实施例中，每次对存储体存储阵列110执行激活时，存储装置100可以更新针对每行的激活命令的数目。使用所计数的激活命令的数目，可以计算行锤水平，并且存储装置100可以将所计算的行锤水平存储在状态寄存器220中。
I/O门控电路190可以包括输入数据屏蔽逻辑、存储从存储体存储阵列110输出的数据的读取数据锁存器和将数据写入到存储体存储阵列110的写入驱动器以及用于门控I/O数据的电路。
从存储体存储阵列110当中的至少一个存储体阵列读取的读取数据DQ可以由与至少一个存储体阵列相对应的读出放大器检测并且存储在读取数据锁存器中。可以将存储在读取数据锁存器中的读取数据DQ经由数据I/O缓冲器195提供给存储控制器20。
可以从存储控制器20向数据I/O缓冲器195提供写入到存储体存储阵列110当中的至少一个存储体阵列的写入数据DQ。可以将提供给数据I/O缓冲器195的写入数据DQ经由写入驱动器写入到该至少一个存储体阵列。这里，可以以与操作的突发模式(例如，16位突发模式)相关联的所限定的突发为单位发送和/或接收经由数据I/O缓冲器195传送的读取数据和/或写入数据。
图3是在另一示例中图示根据本发明构思的实施例的图1A或图1B的存储装置100的框图，并且图4是在一个示例中进一步图示图3的控制单元120的框图。这里，所图示的图3的实施例与图2的实施例的实质上差异在于状态寄存器220被省略，并且状态监测器210的操作与控制单元120更直接相关。因此，可以将存储体存储阵列110的存储单元的状态信息存储在控制单元120中。
在一些实施例中，状态监测器210可以监测存储体存储阵列110的每个存储体中的存储单元的行特定状态信息。也就是说，能够监测来自与存储体存储阵列110的存储体当中的被激活的存储体相关联的字线当中的被驱动字线的状态信息。
在一些实施例中，状态监测器210可以针对字线当中的字线的每次激活更新激活计数的数目(或频率)。替换地或附加地，状态监测器210可以监测可能影响存储在存储单元中的数据的可靠性的环境信息作为状态信息。例如，行锤(R/H)计数可以作为状态信息被包括。
在像图4所示的实施例一样的一些实施例中，控制单元120可以包括能够对从存储控制器20接收到的命令CMD进行译码的命令译码器121、以及能够设置存储装置100的操作模式的模式寄存器122。例如，命令译码器121可以对写入使能信号(/WE)、行地址选通信号(/RAS)、列地址选通信号(/CAS)、芯片选择信号(/CS)等进行译码以生成与命令CMD相对应的控制信号。此外，控制单元120还可以接收用于以同步方式驱动存储装置100的时钟信号CLK和时钟使能信号(/CKE)。
在一些实施例中，当存储装置100从主机1接收到刷新命令时，控制单元120可以响应于逻辑行地址RADDL向存储体行译码器160传送用于以刷新电压驱动目标行的刷新信号REFA。
模式寄存器122可以存储控制存储装置100的各种操作模式所必需的各种设置值。在这方面，在由JEDEC发布的公开可以获得的技术标准(例如DDR5 SDRAM标准)中描述了各种模式寄存器。此外在这方面，模式寄存器122可以由继JESD79-5之后的一个或更多个技术标准定义。
模式寄存器122可以以各种方式存储存储体存储阵列110的存储单元的行特定状态信息。例如，在存储装置100正在一种或更多种模式下操作的同时，模式寄存器122可以存储由状态监测器210监测的存储单元的行特定状态信息。如上面指出的，状态信息可以包括各种类型的信息，诸如取决于存储装置100的操作可能影响存储在存储单元中的数据的可靠性的环境信息。因此，在一些实施例中，状态信息可以包括激活计数的数目、行锤水平(或RH水平)、位错误计数的数目等中的至少一种。
在一些实施例中，模式寄存器122可以响应于模式寄存器读取(MRR)命令而根据与目标行和/或相邻行相关联的一个或更多个逻辑行地址RADDL向数据I/O缓冲器190提供状态信息。可以关于(1)来自存储控制器20的刷新命令、(2)来自存储控制器20的单独请求、(3)在状态监测器210的控制下来自存储控制器20的周期性或非周期性命令等发出MRR命令。
替换地或附加地，状态信息可以被存储在由控制单元120访问的单独寄存器(未示出)中。在这种情况下，可以响应于针对单独寄存器的读取命令而通过数据I/O缓冲器195提供状态信息。可以关于(1)来自存储控制器20的刷新命令、(2)来自存储控制器20的单独请求、(3)在状态监测器210的控制下来自存储控制器20的周期性或非周期性命令等发出单独寄存器读取命令。
图5和图6是图示根据本发明构思的实施例的存储装置100的操作的相应的定时图。
参考图5，存储装置100可以在刷新操作周期tRFC期间对存储体存储阵列110执行刷新操作。这里，假定了刷新操作根据刷新操作周期tRFC期间的刷新操作循环(例如，行刷新循环时间)刷新由单个刷新命令REF CMD指示的所有行。刷新操作周期tRFC是足以对于任何行避免数据丢失的相邻刷新循环之间的时间。刷新操作可以刷新响应于刷新命令而被刷新的行中的至少一行(例如，目标行)。
当存储装置100接收到刷新命令REF CMD时，它可以通过DQ总线DQ[15:0]输出“刷新操作的目标行”(即，通过刷新操作正在被刷新的行)和“刷新操作的相邻行”(即，与目标行相邻或接近的行)的状态信息。此时，可以响应于刷新命令而在刷新操作周期tRFC内将状态信息输出到存储控制器20。
在一些实施例中，状态信息可以由存储装置100实时地监测和存储。也就是说，当存储装置100接收到刷新命令时，存储装置100可以通过DQ总线输出与目标行和相邻行两者相关联的状态信息。在这方面，状态信息可以由状态监测器210实时地监测，并且当接收到刷新命令或单独请求时，可以在状态监测器210的控制下通过DQ总线输出状态信息。状态信息可以被存储在状态寄存器220中、在控制逻辑120的模式寄存器122中或在单独寄存器(未示出)中。
在一些实施例中，状态信息可以包括存储单元的行特定行锤水平和位错误水平(bit error level)中的至少一种。状态信息可以包括至少一个或更多个位，并且当被输出到DQ总线时，取决于DQ总线大小，一些位可以被零填充或者可以被随机位填充。例如，假定16位的突发DQ总线大小并且可以在没有单独请求的情况下提供状态信息，那么除状态信息之外的剩余位部分可以被零填充或者用随机位填充。在一些特定示例中，行锤水平2位、位错误水平2位，那么剩余12位可以被零填充或随机位填充。替换地，再次假定16位的突发DQ总线大小，可以提供仅由主机请求的请求类型的状态信息，那么剩余部分可以被零填充或随机位填充。例如，行锤水平2位，那么剩余14位可以被零填充或随机位填充。
参考图3、图4和图6，当状态信息被存储在模式寄存器中时，模式寄存器122可以在存储装置100正在操作的同时实时地存储存储单元的每行的状态信息。
当控制单元120接收到刷新命令REF CMD时，控制单元120可以在内部输出模式寄存器读取命令MRR CMD，并且模式寄存器122可以根据MRR命令将存储在模式寄存器122中的状态信息输出到存储控制器20。例如，可以在JEDEC DDR5 SDRAM标准中定义MRR命令。
在一些实施例中，模式寄存器122可以输出与目标行相邻的行的状态信息DQ[15:0]。在一些实施例中，模式寄存器122可以输出至少来自各种状态信息类型当中的由主机请求的请求类型的状态信息。
图7是在又一示例中进一步图示根据本发明构思的实施例的图1A或图1B的存储装置100的框图。为了说明的方便，将突出仅与图2所图示的实施例的实质差异。
图7的存储装置100还可以包括错误检测器300。错误检测器300可以检测在读取操作期间从存储体存储阵列110中检索并由数据I/O缓冲器195输出的读取数据中的(一个或更多个)错误。
在一些实施例中，当在读取数据中发生了单个位错误时，错误检测器300可以检测并校正该错误。错误检测器还可以对已发生了错误的码字的数目进行计数，然后向状态监测器210提供所计数的(错误)码字的数目。状态监测器210可以将所计数的码字的数目作为位错误的数目存储在状态寄存器220中。
位错误的数目可以是存储体存储阵列110的激活行的页面数据的错误位的数目。替换地或附加地，位错误的数目可以是存储体存储阵列110的激活行的每个存储单元中的数据的错误位的数目。存储装置100可以对从存储体存储阵列110中检索到的读取数据执行错误检测，然后可以在作为错误检测的结果发生单个位错误时执行错误校正。存储装置100可以对错误校正的码字的数目进行计数，计算位错误水平，并且将其存储在状态寄存器220中。在一些实施例中，错误检测器300可以响应于由状态监测器210提供的控制信号CON而将与码字的数目相对应的错误位水平(ER)传送到状态寄存器220。在这种情况下，状态寄存器220可以将错误位水平存储为状态信息。
替换地或附加地，当错误检测器300响应于由状态监测器210提供的控制信号CON而向状态寄存器220传送码字的数目(或位错误计数ER的数目)时，状态寄存器220也可以将与码字的数目(ER)相对应的错误位水平存储为状态信息。例如，状态寄存器220可以根据限定的标准来将行锤水平或位错误水平计算并存储为比率。将此后关于图9、图10和图11描述此方法的示例。
图8是图示根据本发明构思的实施例的用于操作存储装置的方法的流程图。
参考图1、图2、图3、图7和图8，在存储装置100的操作(S10)期间，可以监测存储单元的状态(S20)。存储装置100的激活和/或存储单元的监测可以由通过存储控制器20发出的(一个或更多个)命令产生或者由存储装置100的自操作产生。由存储单元的监测产生的状态信息可以被存储在状态寄存器220中、在模式寄存器中和/或在单独寄存器中。
当存储装置100接收到刷新命令(S30)时，它对刷新命令进行译码，提取目标行，并且对目标行执行刷新操作(S40)。此外，存储装置100可以从状态寄存器220读取在刷新操作期间存储的状态信息(S50)。因此，状态信息的读取可以响应于从存储控制器20接收到的刷新命令、响应于从存储控制器20接收到的寄存器读取命令或者响应于存储装置100的自操作而发生。这里，状态信息可以包括目标行和/或一个或更多个相邻行的状态信息，其中可以根据状态信息确定(一个或更多个)相邻行的数目(或范围)。
存储装置100然后将状态信息输出到存储控制器20(S60)。
图9是在一个示例中图示根据本发明构思的实施例的在图8的方法中监测存储单元的状态的步骤(S20)的流程图。
这里，假定了状态信息包括可能影响存储在存储单元中的数据的可靠性的信息，诸如行锤水平和/或位错误水平。
参考图1、图2、图3、图7、图8和图9，存储装置100可以在对存储单元阵列执行激活时对针对每行的激活命令的数目进行计数(S21)。例如，状态监测器210可以对激活命令的数目进行计数。存储装置100可以将所计数的激活命令的数目存储(S23)在状态寄存器220、模式寄存器和单独寄存器中的至少一者中，并且可以基于所存储的激活命令的数目计算行锤水平(S25)。存储装置100可以将所计算出的行锤水平RH存储在状态寄存器220中。
在一些实施例中，存储装置100可以每次从存储体存储阵列110读取数据时检测(一个或更多个)数据错误以便确定是否已发生了单个位错误(S21)。当发生了单个位错误时，存储装置100可以执行错误校正操作，然后对错误校正后的码字的数目进行计数和存储(S23)。可以例如使用以硬件和/或软件实现的错误检测器来执行步骤S21和S23。存储装置100可以基于所存储的码字的数目来计算位错误水平(S25)，并且将其例如存储在状态寄存器220、模式寄存器或单独寄存器中的一者中。
图10是图示根据本发明构思的实施例的操作存储系统的方法的流程图。图11是列举了针对依照状态信息的刷新操作的选项的表。图12和图13是图示由存储装置100依照图10的方法执行刷新操作的相应的概念图。
参考图1、图2、图3、图7和图10，当主机1接收到状态信息(例如，响应于图8所图示的方法的步骤S60)(S100)时，存储控制器20可以检查状态信息(S101)，然后响应于状态信息而发出特定命令以便对存储装置100进行控制。
在一些实施例中，存储控制器20可以响应于对状态信息的检查(S101→THRH)而向存储装置100输出针对相邻行的存储单元的刷新命令(S102)。
存储装置100可以将状态信息存储为以根据给定行锤(RH)阈值标度(或标准)THRH的比率计算和映射的至少两个或更多个位值。参考图11，行锤水平的范围可以被划分成四个部分并映射到两个位。例如，可以根据四个阈值水平THRH(例如，0％、25％、50％和75％)来划分行锤水平。作为示例，针对特定行地址，存储装置100可以将行锤水平计算为激活计数的当前数目与可激活计数的最大数目的比率。当比率为0％时，存储装置100可以将状态信息存储(或映射)为00。当比率介于0％与25％之间时，可以将状态信息映射为01。当比率介于25％与50％之间时，可以将状态信息映射为10，而当比率介于50％与75％之间时，可以将状态信息映射为11。一旦被映射，这些值就可以被输出到存储控制器20。
存储控制器20可以基于行锤水平的值控制存储装置100。例如，当从存储装置接收到的行锤水平为10时，存储控制器20可以向存储装置输出刷新命令以对相邻行(例如，行(n±1)，给定目标行n)执行刷新操作。当行锤水平为11时，存储控制器20可以向存储装置输出刷新命令以对至少两个相邻行(例如，行(n±1)和行(n±2))执行刷新操作。也就是说，能够依照行锤水平控制(一个或更多个)相邻行的适当范围。
参考图10并且基于对状态信息的检查(S101→THRHR)，存储控制器20可以将状态信息与预设取代阈值THRHR进行比较。也就是说，存储控制器20可以确定特定行(例如，目标行或相邻行)是否超过取代阈值，并且将超过取代阈值的特定行确定为替换目标行。此后，存储控制器20可以用冗余行的存储单元替换替换目标行的存储单元(S103)。将此后关于图12和图13描述用冗余行替换的可能方法。
参考图12，如果状态信息满足建立的替换条件(例如，大于或等于第一取代阈值THRHRl)，则存储装置100可以转移存储体存储阵列110中的替换目标行的数据。也就是说，可以替换目标行(行n)或相邻行(行n±k)。此后，由存储装置100转移的数据可以在冗余行的存储单元中操作。可以将经转移的冗余行放置在与存储体存储阵列110的正常区域内的被替换行(例如，行n或行n±k)的原始位置间隔开(例如，至少5行)的行处。这里，术语“正常区域”是指与不可以被直接访问的(一个或更多个)虚设区域相比存储体存储阵列110的可以被访问的区域。
替换地，参考图13，存储体存储阵列110可以包括在正常区域111外部的冗余行将被转移到的备用区域115。这里，备用区域可以包括虚设区域等，并且可以被称为冗余区域。
在前面的实施例中，存储装置100可以在将数据转移到冗余行的同时持续地监测状态信息。如果更新后的状态信息满足返回条件(例如，小于第二取代阈值THRHR2)，则可以将数据从冗余行返回到其原始位置(即，作为替换目标的行)。在这方面，第二取代阈值可以具有小于第一取代阈值的值(THRHR2<THRHR1)。
在所图示的图11、图12和图13的实施例中，存储控制器20允许存储装置100更新某些数据的映射地址信息(例如，物理行地址与逻辑行地址之间的映射信息)，直到存储装置100将数据转移到冗余行(图12和图13中的操作1)并且将数据返回到作为替换目标的行(图12和图13中的操作2)为止。
图14是图示根据本发明构思的实施例的用于操作存储系统的方法的流程图。图15是列举了针对由存储装置响应于第二状态信息而执行的刷新操作的条件的表。
参考图1、图2、图3、图7和图14，当主机1接收到状态信息(S100)时，主机可以基于检查状态信息(S110)向存储装置输出数据清理命令(S111)。可以根据各种错误水平阈值如图15所示执行清理命令。
在这方面，存储装置100可以将状态信息存储为以根据给定范围的错误水平阈值(或标准)THe的比率计算和映射的至少两个或更多个位值。参考图14和图15，检测到的位错误水平可以被划分成四个部分并映射到两个位。例如，位错误水平可以被划分成四个标准THe(例如，0％、25％、50％和75％)。作为示例，存储装置100可以将位错误水平计算为已校正了错误的码字的数目与数据位的总数的比率。当检测到的位错误水平为0％时，存储装置可以将状态信息存储为00，当位错误水平介于0％与25％之间时，可以将状态信息映射为01，当位错误水平介于25％与50％之间时，可以将状态信息映射为10，而当位错误水平介于50％与75％之间时，可以将状态信息映射为11。一旦被映射，位错误水平就可以被输出到存储控制器20。
存储控制器20可以基于位错误水平控制存储装置100。例如，当从存储装置10接收到的位错误水平为10时，存储控制器20可以向存储装置10输出清理命令以对目标行和/或相邻行执行清理操作。例如，当所接收到的位错误水平为11时，存储控制器20可以向存储装置100输出清理命令以对包括目标行的存储体执行清理操作。也就是说，能够关于位错误水平的值扩展清理操作的范围。
图16是图示包括根据本发明构思的实施例的存储装置的系统1000的框图。
这里，系统1000可以是移动系统，诸如移动电话、智能电话、平板PC(平板个人计算机)、可穿戴设备、医疗保健设备、IOT(物联网)设备、个人计算机、膝上型计算机、服务器、媒体播放器、车载装置、导航设备等。
参考图16，系统1000可以包括主处理器1100、存储器1200a和1200b、以及存储设备(storage device)1300a、1300b，并且可以附加地包括以下各项中的一个或更多个：图像捕获装置1410、用户输入装置1420、传感器1430、通信装置1440、显示器1450、扬声器1460、供电装置1470和连接接口1480。
主处理器1100可以控制系统1000的总体操作，更具体地，组成系统1000的其他组件的操作。这样的主处理器1100可以被实现为通用处理器、专用处理器、应用处理器等。
主处理器1100可以包括一个或更多个CPU核心1110，并且还可以包括用于控制存储器1200a和1200b和/或存储设备1300a和1300b的控制器1120。取决于实施例，主处理器1100还可以包括加速器块1130，其是用于诸如AI(人工智能)数据计算的高速数据计算的专用电路。这样的加速器块1130可以包括GPU(图形处理单元)、NPU(神经处理单元)和/或DPU(数据处理单元)等，并且可以被实现为物理上独立于主处理器1100的其他组件的单独芯片。
存储器1200a和1200b可以被用作系统1000的主存储单元，并且可以包括诸如SRAM和/或DRAM的易失性存储器，但是还可以包括诸如闪速存储器、PRAM和/或RRAM的非易失性存储器。当存储器1200a和1200b是易失性存储器时，它们可以被实现为关于本发明构思的前述实施例不同地描述的存储装置100。在一些实施例中，还可以在与主处理器1100相同的封装件中实现存储器1200a和1200b。
存储设备1300a和1300b可以充当用于不管是否供电都存储数据的非易失性存储设备，并且可以具有比存储器1200a和1200b相对更大的容量。存储设备1300a和1300b可以包括存储控制器1310a和1310b以及在存储控制器1310a和1310b的控制下存储数据的非易失性存储器(NVM)1320a和1320b。非易失性存储器1320a和1320b可以包括2D(2维)结构或3D(3维)结构的V-NAND闪速存储器，但是还可以包括诸如PRAM和/或RRAM的其他类型的非易失性存储器。
存储设备1300a和1300b可以在与主处理器1100物理上分离的状态下被包括在系统1000中，并且可以被实现在与主处理器1100相同的封装件中。此外，由于存储设备1300a和1300b具有诸如SSD(固态硬盘)或存储卡的形状，所以存储设备1300a和1300b还可以通过诸如将在下面描述的连接接口1480的接口与系统1000的其他组件可拆卸地耦接。此类存储设备1300a和1300b可以是但不一定限于应用了诸如UFS(通用闪存)、eMMC(嵌入式多媒体卡)或NVMe(非易失性存储器快速)的标准协议的设备。
图像捕获装置1410可以捕获静止图像或运动图像，并且可以是相机、视频相机(摄像机)和/或网络摄像头等。
用户输入装置1420可以从系统1000的用户接收各种类型的数据输入，并且可以是触摸板、键区、键盘、鼠标和/或麦克风。
传感器1430可以检测可以从系统1000的外部获取的各种类型的物理量，并且将所检测到的物理量转换成电信号。这样的传感器1430可以是温度传感器、压力传感器、照度传感器、位置传感器、加速度传感器、生物传感器和/或陀螺仪。
通信装置1440可以根据各种通信协议向系统1000外部的其他装置发送信号并且从系统1000外部的其他装置接收信号。可以通过包括天线、收发器和/或调制解调器等来实现这样的通信装置1440。
显示器1450和扬声器1460可以分别充当向系统1000的用户输出视觉信息和听觉信息的输出装置。
供电装置1470可以适当地转换从系统1000中配备的电池(未示出)和/或外部电源供应的电力并且将电力供应给系统1000的每个组件。
连接接口1480可以提供系统1000与外部装置之间的连接，所述外部装置可以连接到系统1000以向系统1000发送数据并且从系统1000接收数据。连接接口1480可以通过诸如以下各项的各种接口类型来实现：ATA(高级技术附件)、SATA(串行ATA)、e-SATA(外部SATA)、SCSI(小型计算机系统接口)、SAS(串行连接SCSI)、PCI(外围组件互连)、PCIe(PCI快速)、NVMe(NVM快速)、IEEE 1394、USB(通用串行总线)、SD(安全数字)卡、MMC(多媒体卡)、eMMC(嵌入式多媒体卡)、UFS(通用闪存)、eUFS(嵌入式通用闪存)和CF(紧凑型闪存)卡接口。
图17是图示包括根据本发明构思的实施例的存储设备的数据中心3000的框图。
这里，数据中心3000可以是收集各种类型的数据并且提供服务的设施，并且可以被称作数据存储中心。数据中心3000可以是用于数据库操作的搜索引擎和系统，并且可以是由诸如银行或政府机构的企业使用的计算系统。数据中心3000可以包括应用服务器3100至3100n和存储服务器3200至3200m。可以取决于实施例而不同地选择应用服务器3100至3100n的数目和存储服务器3200至3200m的数目，并且应用服务器3100至3100n的数目和存储服务器3200至3200m的数目可以彼此不同。
应用服务器3100或存储服务器3200可以包括处理器3110和3210以及存储器3120和3220中的至少一者。以存储服务器3200为例，处理器3210可以控制存储服务器3200的整体操作，并且访问存储器3220以执行加载到存储器3220中的命令语言和/或数据。存储器3220可以是DDR SDRAM(双倍数据速率同步DRAM)、HBM(高带宽存储器)、HMC(混合存储器立方体)、DIMM(双列直插式存储器模块)、傲腾DIMM或NVMDIMM(非易失性DIMM)。取决于实施例，当存储器3120或3220是易失性存储器时，可以依照本发明构思的前面的实施例实现它们。
取决于实施例，可以不同地选择包括在存储服务器3200中的处理器3210的数目和存储器3220的数目。在实施例中，处理器3210和存储器3220可以提供处理器-存储器对。在实施例中，处理器3210的数目和存储器3220的数目可以彼此不同。处理器3210可以包括单核心处理器或多核心处理器。对存储服务器3200的前述说明还可以被类似地应用于应用服务器3100。取决于实施例，应用服务器3100可以不包括存储设备3150。存储服务器3200可以包括至少一个或更多个存储设备3250。可以取决于实施例而不同地选择包括在存储服务器3200中的存储设备3250的数目。
应用服务器3100至3100n和存储服务器3200至3200m可以通过网络3300彼此通信。网络3300可以使用FC(光纤通道)、以太网等来实现。此时，FC是用于相对高速数据转移的介质，并且可以使用提供高性能/高可用性的光开关。取决于网络3300的访问类型，可以将存储服务器3200至3200m作为文件存储装置、块存储装置或对象存储装置提供。
在示例中，网络3300可以是诸如SAN(存储区域网络)的仅存储网络。例如，SAN可以是使用FC网络并且根据FCP(FC协议)实现的FC-SAN。在另一实施例中，SAN可以是使用TCP/IP网络并且根据iSCSI(TCP/IP上的SCSI或因特网SCSI)协议实现的IP-SAN。在另一实施例中，网络3300可以是诸如TCP/IP网络的一般网络。例如，可以根据诸如FCoE(以太网上的FC)、NAS(网络附连存储)和NVMe-oF(结构上的NVMe)的协议来实现网络3300。
在下文中，将主要描述应用服务器3100和存储服务器3200。对应用服务器3100的说明还可以被应用于另一应用服务器3100n，并且对存储服务器3200的说明还可以被应用于另一存储服务器3200m。
应用服务器3100可以通过网络3300将用户或客户端请求存储的数据存储在存储服务器3200至3200m中的一者中。此外，应用服务器3100可以通过网络3300从存储服务器3200至3200m中的一者获取用户或客户端请求读取的数据。例如，应用服务器3100可以由Web服务器或DBMS(数据库管理系统)实现。
应用服务器3100可以通过网络3300访问包括在另一应用服务器3100n中的存储器3120n或存储设备3150n，或者可以通过网络3300访问包括在存储服务器3200至3200m中的存储器3220至3220m或存储设备3250至3250m。因此，应用服务器3100可以对存储在应用服务器3100至3100n和/或存储服务器3200至3200m中的数据执行各种操作。例如，应用服务器3100可以执行用于在应用服务器3100至3100n和/或存储服务器3200至3200m之间移动或复制数据的命令。此时，数据可以经由存储服务器3200至3200m的存储器3220至3220m被从存储服务器3200至3200m的存储设备3250至3250m移动，或者可以被直接移动到应用服务器3100至3100n的存储器3120至3120n。通过网络3300移动的数据可以是为了安全性和隐私而加密的数据。
以存储服务器3200为例，接口3254可以提供处理器3210与控制器(CTRL)3251之间的物理连接以及NIC 3240与控制器3251之间的物理连接。例如，接口3254可以通过存储设备3250与专用电缆直接连接的DAS(直接附加存储)类型来实现。此外，例如，接口3254可以通过诸如以下各项的各种接口类型来实现：ATA(高级技术附件)、SATA(串行ATA)、e-SATA(外部SATA)、SCSI(小型计算机系统接口)、SAS(串行连接SCSI)、PCI(外围组件互连)、PCIe(PCI快速)、NVMe(NVM快速)、IEEE 1394、USB(通用串行总线)、SD(安全数字)卡、MMC(多媒体卡)、eMMC(嵌入式多媒体卡)、UFS(通用闪存)、eUFS(嵌入式通用闪存)和CF(紧凑型闪存)卡接口。
存储服务器3200还可以包括交换机3230和NIC 3240。交换机3230可以选择性地连接处理器3210和存储设备3250，或者可以根据处理器3210的控制选择性地连接NIC 3240和存储设备3250。
在实施例中，NIC 3240可以包括网络接口卡、网络适配器等。NIC 3240可以通过有线接口、无线接口、蓝牙接口、光接口等连接到网络3300。NIC3240可以包括内部存储器、DSP、主机总线接口等，并且可以通过主机总线接口连接到处理器3210和/或交换机3230等。主机总线接口也可以被实现为上述接口3254的示例之一。在实施例中，NIC 3240还可以与处理器3210、交换机3230和存储设备3250中的至少一者集成在一起。
在存储服务器3200至3200m或应用服务器3100至3100n中，处理器3110和3210可以向存储设备3130至3130n和3250至3250m或存储器3120至3120和320m至3220发送命令以对数据进行编程或读取。此时，数据可以是通过ECC(纠错码)引擎校正了错误的数据。数据是经受数据总线反转(DBI)或数据屏蔽(data masking，DM)处理的数据，并且可以包括CRC(循环冗余码)信息。数据可以是为了安全和隐私而加密的数据。
存储设备3150至3150m和3250至3250m可以响应于从处理器接收到的读取命令而向NAND闪存3252至3252m发送控制信号和命令/地址信号。因此，当从NAND闪存3252至3252m读取数据时，RE(读取使能)信号作为数据输出控制信号被输入，并且可以用来将数据输出到DQ总线。可以使用RE信号来生成DQS(数据选通)信号。取决于WE(写入使能)信号的上升沿或下降沿，命令和地址信号可以被锁存到页面缓冲器。
控制器3251通常可以控制存储设备3250的操作。在实施例中，控制器3251可以包括SRAM(静态随机存取存储器)。控制器3251可以响应于写入命令而在NAND闪存3252中写入数据，或者可以响应于读取命令而从NAND闪存3252读取数据。例如，可以从存储服务器3200中的处理器3210、另一存储服务器3200m中的处理器3210m、或应用服务器3100和3100n中的处理器3110至3110n提供写入命令和/或读取命令。DRAM 3253可以暂时存储(缓冲)要写入在NAND闪存3252中入的数据或从NAND闪存3252读取的数据。另外，DRAM 3253可以存储元数据。这里，元数据是用户数据或由控制器3251生成来管理NAND闪存3252的数据。取决于实施例，DRAM 3253可以是图1至图15中描述的存储装置。存储设备3250可以包括用于安全性和隐私的SE(安全元件)。
本领域的技术人员将领会，在实质上不脱离本发明构思的范围的情况下，可以对前面的实施例做出许多变化和修改。因此，所图示的实施例在被呈现以教导本发明构思的制作和使用的性质上是说明性的。

Claims (20)

1.一种存储装置，所述存储装置包括：
存储体存储阵列，所述存储体存储阵列包括存储单元；
控制单元，所述控制单元被配置为响应于从外部源接收到的刷新命令而指示所述存储体存储阵列的目标行；
刷新控制电路，所述刷新控制电路响应于所述控制单元指示所述目标行而提供刷新行地址；
行译码器，所述行译码器向所述目标行的存储单元施加刷新驱动电压；
状态监测器，所述状态监测器监测所述目标行的存储单元的行特定状态信息；
状态寄存器，所述状态寄存器在所述状态监测器的控制下存储所述状态信息；以及
数据输入/输出缓冲器，所述数据输入/输出缓冲器响应于所述刷新命令从所述状态寄存器接收所述状态信息并且向所述外部源提供所述状态信息。
2.根据权利要求1所述的存储装置，其中，所述状态信息包括行锤水平和位错误水平中的至少一者。
3.根据权利要求2所述的存储装置，其中，所述控制单元还被配置为对针对所述存储体存储阵列的每行的激活命令的数目进行计数，并且响应于所述激活命令的数目而计算所述行锤水平。
4.根据权利要求2所述的存储装置，所述存储装置还包括：
错误检测器，所述错误检测器被配置为检测从所述存储体存储阵列中检索到的读取数据中的错误，确定在所述读取数据中是否发生了单个位错误，对已发生了单个位错误的错误码字的数目进行计数，其中，所述位错误水平对应于所述错误码字的数目。
5.根据权利要求2所述的存储装置，其中，所述状态寄存器将所述行锤水平和所述位错误水平中的所述至少一者存储为以根据阈值标准的范围的比率计算和映射的多位值。
6.根据权利要求1所述的存储装置，其中，所述状态信息包括多种类型的状态信息，并且所述刷新命令指示所述多种类型的状态信息当中的一种类型的状态信息。
7.根据权利要求6所述的存储装置，其中，所述存储体存储阵列对所述目标行执行刷新操作，并且
所述状态寄存器向所述数据输入/输出缓冲器输出与所述多种类型的状态信息当中的所述一种类型的状态信息相对应的状态信息。
8.一种存储系统，所述存储系统包括存储装置和发出第一刷新命令的存储控制器，其中，所述存储装置包括：
存储体存储阵列，所述存储体存储阵列包括存储单元；
控制单元，所述控制单元被配置为响应于所述第一刷新命令而指示所述存储体存储阵列的目标行；
刷新控制电路，所述刷新控制电路响应于所述控制单元指示所述目标行而提供刷新行地址；
行译码器，所述行译码器向所述目标行的存储单元施加刷新驱动电压；
状态监测器，所述状态监测器监测所述目标行的存储单元的行特定状态信息；
状态寄存器，所述状态寄存器在所述状态监测器的控制下存储所述状态信息；以及
数据输入/输出缓冲器，所述数据输入/输出缓冲器响应于所述第一刷新命令从所述状态寄存器接收所述状态信息并且向所述存储控制器提供所述状态信息，其中，所述状态信息包括行锤水平和位错误水平中的至少一者。
9.根据权利要求8所述的存储系统，其中，所述存储控制器响应于所述行锤水平与多个行锤阈值标准的比较而向所述存储装置发出第二刷新命令。
10.根据权利要求9所述的存储系统，其中
所述控制单元还被配置为响应于所述第二刷新命令而指示所述存储体存储阵列的与所述目标行相邻的相邻行；
所述刷新控制电路响应于所述控制单元指示所述相邻行而提供另一刷新行地址；
所述行译码器响应于所述另一刷新行地址而向所述相邻行的存储单元施加另一刷新驱动电压；并且
所述状态监测器监测所述相邻行的存储单元的行特定状态信息。
11.根据权利要求8所述的存储系统，其中，所述存储控制器响应于所述状态信息而向所述存储装置发出清理命令。
12.根据权利要求11所述的存储系统，其中，所述存储装置响应于所述清理命令并且关于所述位错误水平清理所述目标行的存储单元和所述相邻行的存储单元。
13.根据权利要求11所述的存储系统，其中，所述存储装置响应于所述清理命令并且关于所述位错误水平清理所述存储体存储阵列中的包括所述目标行的存储体的存储单元。
14.根据权利要求8所述的存储系统，其中，所述存储控制器将所述状态信息与多个取代阈值进行比较以生成比较结果，并且
响应于所述比较结果而将存储在所述存储体存储阵列的目标行的存储单元中的数据迁移到所述存储体存储阵列的冗余行的存储单元。
15.根据权利要求14所述的存储系统，其中，所述冗余行与所述目标行间隔开，并且
所述冗余行被包括在所述存储体存储阵列的冗余区域中。
16.一种操作存储装置的方法，所述方法包括：
接收刷新命令；
对存储体存储阵列的目标行执行刷新操作；以及
在限定由所述存储装置执行的刷新操作的刷新操作周期期间，向存储控制器提供与所述目标行相邻的相邻行的状态信息。
17.根据权利要求16所述的方法，其中，所述状态信息包括行锤水平和位错误水平中的至少一者。
18.根据权利要求17所述的方法，所述方法还包括：
对针对所述存储体存储阵列的行的激活命令的数目进行计数，以及
基于所述激活命令的数目计算所述行锤水平。
19.根据权利要求17所述的方法，所述方法还包括：
检测由所述存储体存储阵列的行中的存储单元存储的数据中的错误；以及
计算包括所述错误的错误码字的数目，其中，所述位错误水平对应于所述错误码字的数目。
20.根据权利要求16所述的方法，所述方法还包括：
基于所述状态信息执行清理操作。
CN202210082092.7A 2021-02-02 2022-01-24 存储装置、存储系统和操作存储装置的方法 Pending CN114840451A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0014700 2021-02-02
KR1020210014700A KR20220111444A (ko) 2021-02-02 2021-02-02 리프레쉬 동작을 수행하는 메모리 장치, 그 동작방법 및 메모리 시스템

Publications (1)

Publication Number Publication Date
CN114840451A true CN114840451A (zh) 2022-08-02

Family

ID=82402849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210082092.7A Pending CN114840451A (zh) 2021-02-02 2022-01-24 存储装置、存储系统和操作存储装置的方法

Country Status (4)

Country Link
US (1) US11688453B2 (zh)
KR (1) KR20220111444A (zh)
CN (1) CN114840451A (zh)
DE (1) DE102021126634A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210264999A1 (en) * 2021-05-03 2021-08-26 Intel Corporation Method and apparatus for memory chip row hammer threat backpressure signal and host side response
US20240086319A1 (en) * 2022-09-09 2024-03-14 Micron Technology, Inc. Virtual and physical extended memory array
US11948656B1 (en) * 2022-09-21 2024-04-02 Micron Technology, Inc. Counter management for memory systems
KR20240079041A (ko) * 2022-11-28 2024-06-04 서울대학교산학협력단 효율적으로 dram 내부 로우 셔플을 수행하기 위한 메모리 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633952B2 (en) 2000-10-03 2003-10-14 Broadcom Corporation Programmable refresh scheduler for embedded DRAMs
US7043599B1 (en) 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
US7107390B2 (en) 2003-10-08 2006-09-12 Micron Technology, Inc. Parity-scanning and refresh in dynamic memory devices
US8001334B2 (en) 2007-12-06 2011-08-16 Silicon Image, Inc. Bank sharing and refresh in a shared multi-port memory device
US9286965B2 (en) 2010-12-03 2016-03-15 Rambus Inc. Memory refresh method and devices
US9236110B2 (en) * 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9384821B2 (en) * 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9032141B2 (en) * 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9324398B2 (en) * 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9449671B2 (en) * 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
KR102105894B1 (ko) 2013-05-30 2020-05-06 삼성전자주식회사 휘발성 메모리 장치 및 그것의 리프레쉬 방법
KR20170045795A (ko) 2015-10-20 2017-04-28 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US11139015B2 (en) * 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10916293B1 (en) * 2020-01-21 2021-02-09 Elite Semiconductor Memory Technology Inc. Target row refresh mechanism capable of effectively determining target row address to effectively mitigate row hammer errors without using counter circuit

Also Published As

Publication number Publication date
US11688453B2 (en) 2023-06-27
DE102021126634A1 (de) 2022-08-04
US20220246201A1 (en) 2022-08-04
KR20220111444A (ko) 2022-08-09

Similar Documents

Publication Publication Date Title
US11688453B2 (en) Memory device, memory system and operating method
US20170269992A1 (en) Data reliability information in a non-volatile memory device
US10769066B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
US10553270B2 (en) Data storage device and operating method thereof
US11614869B2 (en) Controller for preventing uncorrectable error in memory device, memory device having the same, and operating method thereof
US11789808B2 (en) Memory devices for performing repair operation, memory systems including the same, and operating methods thereof
US11604693B2 (en) Memory device, a controller for controlling the same, a memory system including the same, and an operating method of the same
US11437118B2 (en) Memory device and test method thereof
US11664083B2 (en) Memory, memory system having the same and operating method thereof
KR102507302B1 (ko) 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US11907064B2 (en) Memory controller and memory system including the same
US11042326B2 (en) Data storage device and operating method thereof
US11194512B2 (en) Data storage device which selectively performs a cache read or a normal read operation depending on work load and operating method thereof
US20230063804A1 (en) Memory controller and memory device including the same
JP2019083082A (ja) フラッシュメモリモジュール及びフラッシュメモリ
KR20230046362A (ko) 메모리 모듈의 동작 방법, 메모리 컨트롤러의 동작 방법, 및 메모리 시스템의 동작 방법
KR20230095437A (ko) 메모리 시스템 및 이의 동작 방법
KR20240151006A (ko) 메모리 장치 및 그것의 동작 방법
CN118366502A (zh) 管理刷新操作的存储控制器及其操作方法
CN116504289A (zh) 存储器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination