CN117995236A - 存储器件、包括该存储器件的存储系统以及操作该存储器件的方法 - Google Patents

存储器件、包括该存储器件的存储系统以及操作该存储器件的方法 Download PDF

Info

Publication number
CN117995236A
CN117995236A CN202311286941.1A CN202311286941A CN117995236A CN 117995236 A CN117995236 A CN 117995236A CN 202311286941 A CN202311286941 A CN 202311286941A CN 117995236 A CN117995236 A CN 117995236A
Authority
CN
China
Prior art keywords
access
count
row
weighted
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311286941.1A
Other languages
English (en)
Inventor
金熙重
赵诚珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117995236A publication Critical patent/CN117995236A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)

Abstract

一种存储器件，包括：存储单元阵列，包括耦接到字线和位线的多个存储单元；目标行刷新逻辑，被配置为基于加权访问计数对存储单元阵列执行刷新操作；寄存器，被配置为存储针对多个行地址中的每个行地址的加权访问计数；累加器，被配置为将对应于访问间隔的当前加权访问计数累加到存储在寄存器中的加权访问计数；以及计算器，被配置为计算访问间隔。

Description

存储器件、包括该存储器件的存储系统以及操作该存储器件 的方法
相关申请的交叉引用
本申请要求于2022年11月2日在韩国知识产权局提交的韩国专利申请No.10-2022-0144310的优先权，其公开内容通过引用整体并入本文中。
技术领域
本公开的示例实施例涉及存储器件、包括该存储器件的存储系统以及操作该存储器件的方法。
背景技术
通常，动态随机存取存储器DRAM可以执行刷新操作，以保持所存储的数据。也就是说，DRAM可以通过刷新操作来保持存储在单元电容器中的数据。随着工艺技术的发展(例如，集成密度的增加)，DRAM单元之间的间隙已逐渐变窄。此外，由于单元之间的间隙减小，因此由相邻单元或字线引起的干扰已成为越来越重要的数据可靠性因素。即使当前述干扰集中在特定单元时，也可能难以限制对诸如DRAM之类的随机存取存储器中的特定地址的访问。因此，在特定单元中可能发生干扰，并且单元的刷新特性也可能受到影响。
发明内容
本公开的一些示例实施例提供了可以减小行锤干扰的存储器件、包括该存储器件的存储系统以及操作该存储器件的方法。
根据本公开的一些示例实施例，一种存储器件包括：存储单元阵列，包括耦接到字线和位线的多个存储单元；目标行刷新逻辑，被配置为基于加权访问计数对存储单元阵列执行刷新操作；寄存器，被配置为存储针对多个行地址中的每个行地址的加权访问计数；累加器，被配置为将对应于访问间隔的当前加权访问计数累加到存储在寄存器中的加权访问计数；以及计算器，被配置为计算访问间隔。
根据本公开的一些示例实施例，一种操作存储器件的方法包括：响应于来自外部设备的读取请求或写入请求而接收行地址；从行地址的先前访问时间点计算与当前访问时间点相对应的访问间隔；使用访问间隔来累加针对行地址的加权访问计数；以及在特定时间处基于加权访问计数来执行刷新操作。
根据本公开的一些示例实施例，一种存储系统包括：至少一个存储器件，具有多个存储体；以及控制器，被配置为控制至少一个存储器件，其中，至少一个存储器件被配置为：使用根据对行地址的访问的访问计数和考虑从先前时间点到当前时间点的访问间隔的加权访问计数，对多个存储体中的每个存储体执行刷新操作。
根据本公开的一些示例实施例，一种操作存储器件的方法包括：针对行地址计算从先前时间点到当前时间点的访问间隔；根据表中的访问间隔来更新加权访问计数；从控制器接收特定命令；以及响应于特定命令，使用该表来执行刷新操作。
附图说明
根据结合附图的以下详细描述，将更清楚地理解本公开的上述和其他方面、特征和优点，在附图中：
图1是示出了根据本公开的一些示例实施例的存储系统的图；
图2是示出了根据本公开的一些示例实施例的存储器件的图；
图3是示出了根据本公开的一些示例实施例的TRR逻辑的图；
图4是示出了根据本公开的一些示例实施例的加权访问计数的图；
图5是示出了根据本公开的一些示例实施例的加权访问计数的示例的图；
图6是示出了根据本公开的一些示例实施例的用于存储行地址的硬件的图；
图7是示出了根据本公开的一些示例实施例的加权访问计数寄存器的图；
图8是示出了根据本公开的一些示例实施例的将加权访问计数存储在存储器件中的示例的图；
图9是示出了根据本公开的一些示例实施例的存储器件的图；
图10是示出了根据本公开的一些示例实施例的存储器件的操作的流程图；
图11是示出了根据本公开的一些示例实施例的存储系统的刷新操作的梯形图；
图12是示出了根据本公开的一些示例实施例的存储器件的图；
图13A和图13B是示出了根据本公开的一些示例实施例的具有以芯片形式实现的行锤保护电路的存储器件的图；
图14是示出了根据本公开的一些示例实施例的存储系统的图；
图15A和图15B是示出了根据本公开的一些示例实施例的存储器件的图；
图16是示出了根据本公开的一些示例实施例的存储模块的图；
图17是示出了根据本公开的一些示例实施例的计算系统的图；以及
图18是示出了根据本公开的一些示例实施例的包括堆叠半导体芯片的半导体封装的图。
具体实施方式
在下文中，将参考附图如下描述本公开的示例实施例。
通常，可以在读取操作或写入操作中向所选择的字线提供所选择的字线电压。在这种情况下，即使所选择的字线电压由于电容耦合效应而未施加给相邻字线，字线的电压也可能增加。当对所选择的字线执行重复访问时，电荷可能从与相邻字线相对应的存储单元泄漏。最相邻的字线中的这种现象可以称为行锤。检测并对其执行刷新操作的技术已经由三星电子申请，并且可以参考通过引用并入本文的US 2022-0208251、US 2022-0084564、US 9,589,606、US 9,767,883、US 9,892,779、US 9,972,377、US 9,978,440、US 10,090,039、US 10,223,311、US 10,719,467、US 10,446,216、US 10,600,470、US 10,607,683、US10,811,077、US 10,860,222、US 11,087,821和US 11,197,531。
一些示例实施例中的存储器件、具有该存储器件的存储系统以及操作该存储器件的方法可以通过考虑行访问次数、以及施加到相同行的访问之间的时间间隔确定刷新目标来防止或减少行锤。
图1是示出了根据一些示例实施例的存储系统10的图。参考图1，存储系统10可以包括存储器件(MEM)100和控制存储器件100的存储控制器(CTRL)200。
存储系统10可以实现为被包括在个人计算机(PC)或移动电子设备中。移动电子设备可以实现为膝上型计算机、移动电话、智能电话、平板PC、个人数字助理(PDA)、企业数字助理(EDA)、数字静止相机、数字视频相机、便携式多媒体播放器(PMP)、个人导航设备或便携式导航设备(PND)、手持式游戏控制台、移动互联网设备(MID)、可穿戴计算机、物联网(IoT)设备、万物联网(IoE)设备和/或无人机。
存储器件100可以实现为存储数据。在一些示例实施例中，存储器件100可以实现为易失性存储器件。例如，易失性存储器件可以实现为随机存取存储器(RAM)、动态RAM(DRAM)、静态RAM(SRAM)或低功率双倍数据速率(LPDDR)DRAM。在一些示例实施例中，存储器件100可以实现为非易失性存储器件。例如，非易失性存储器件可以实现为电可擦除可编程只读存储器(EEPROM)、闪存、相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、纳米浮栅存储器(NFGM)、聚合物随机存取存储器(PoRAM)、磁随机存取存储器(MRAM)或铁电随机存取存储器(FRAM)。
返回参考图1，存储器件100可以包括目标行刷新逻辑(TRR逻辑)102、加权计数寄存器104、加权访问计数累加器106、访问间隔计算器108和存储单元阵列(MCA)110。
目标行刷新逻辑102(TRR逻辑)可以实现为根据外部(例如，CTRL；200)请求或内部请求对目标行执行刷新操作。目标行刷新逻辑102可以使用加权访问计数W-CNT来执行目标行刷新操作。在一些示例实施例中，当识别行锤攻击时可以激活目标行刷新操作。在一些示例实施例中，可以使用针对特定攻击模式而学习出的数据来计算加权访问计数W-CNT。
加权计数寄存器104可以实现为存储针对多个目标行地址中的每一个的加权访问计数。
加权访问计数累加器106可以实现为累加与目标行相对应的加权访问计数。例如，加权访问计数累加器106可以使用访问间隔信息来累加针对请求访问(读取/写入请求)的行地址的加权访问计数。也就是说，加权访问计数累加器106可以将与访问间隔信息相对应的加权访问计数添加到来自加权计数寄存器104的针对目标行的现有加权访问计数。在一些示例实施例中，加权访问计数累加器106可以由存内处理(PIM)的乘法累加器(MAC)来实现。
访问间隔计算器108可以实现为针对目标行计算从先前时间点到当前时间点的访问间隔。在一些示例实施例中，访问间隔计算器108可以包括用于计算访问间隔的时钟/定时器/计数器。访问间隔计算器108可以将与计算出的访问间隔相对应的访问间隔信息输出到加权访问计数累加器106。
存储单元阵列(MCA)110可以包括多个存储体。多个存储体中的每一个可以包括连接到字线和位线的多个存储单元。这里，多个存储单元中的每一个可以实现为易失性存储单元或非易失性存储单元。
存储控制器200可以实现为控制存储器件100读取存储在存储器件100中的数据、或将数据写入到存储器件100。存储控制器200可以通过与时钟CLK同步地向存储器件100提供命令CMD和地址ADD来控制存储器件100的写入操作或读取操作。此外，可以与数据传送时钟WCK同步地在存储控制器200和存储器件100之间发送和接收通过数据线DQ输入/输出的数据。
此外，存储控制器200可以提供主机和存储器件100之间的接口。存储控制器200通过控制信号线(/RAS、/CAS、/WE)、地址线ADD、数据线DQ和警告信号线(未示出)来与存储器件100交换数据和信号。
通常，存储器件可以在预定的(或备选地，期望的)时段(例如，刷新时间tREFI、tRFC、tREFW)内对行的激活(ACT)信号的数量进行计数，并且可以对与存储最高计数的行相邻的行(例如，受害行)执行附加的刷新操作。然而，对与重复访问的行相邻的行的损坏程度可能与特定行所经历的访问次数以及访问之间的时间间隔相关。通常，针对相同行的访问间隔越长，越多的电荷就可以移动到受害行中的电容器。
一些示例实施例中的存储系统10可以基于附加地反映这种访问间隔的加权访问计数W-CNT来执行刷新操作，从而减小行锤损坏。
图2是示出了根据一些示例实施例的存储器件100的图。参考图2，存储器件100可以包括TRR逻辑102、加权访问计数寄存器104、加权访问计数累加器106、访问间隔计算器108、存储单元阵列110、行解码器120、列解码器125和读出放大器电路130。
TRR逻辑102可以包括用于存储指示多个目标行的地址的第一寄存器、执行与每个地址相对应的访问计数/激活计数的至少一个计数器、以及用于存储对应的访问计数值的第二寄存器。在一些示例实施例中，TRR逻辑102可以响应于外部请求或内部请求而被激活。例如，TRR逻辑102可以响应于刷新相关命令，使用存储在加权访问计数寄存器104中的加权访问计数W-CNT来对至少一个目标行执行刷新操作。这里，可以从存储控制器200(参见图1)周期性地或非周期性地接收刷新相关命令。此外，每当ACT计数值大于预定(或备选地，期望)值时，TRR逻辑102都可以使用加权访问计数寄存器104对至少一个目标行执行刷新操作。
加权访问计数寄存器104可以存储与每个目标行相对应的加权访问计数W-CNT。在一些示例实施例中，加权访问计数寄存器104可以每预定(或备选地，期望)单位时间更新。这里，当周期性刷新时间(例如，刷新间隔时间tREFI)被划分为多个时段时，预定(或备选地，期望)单位时间可以是每个划分出的时间。在一些示例实施例中，多个时段的数量可以根据环境信息而变化。这里，环境信息可以是与存储器件100的操作电压或温度相关的信息。
加权访问计数累加器106可以响应于对每个目标行的访问请求而累加加权访问计数W-CNT。例如，加权访问计数累加器106可以用新的加权访问计数W-CNT_cur来更新加权访问计数寄存器，该新的加权访问计数W-CNT_cur是通过累加与来自加权访问计数寄存器104的先前加权访问计数(W-CNT_pre)的访问间隔信息相对应的加权访问计数而形成的。
访问间隔计算器108可以接收访问请求的行地址RA，可以计算行地址RA的先前时间点和当前时间点之间的访问间隔，并且可以将计算出的访问间隔信息SPC输出到加权访问计数累加器106。
存储单元阵列110可以包括多个存储体阵列。每个存储体阵列可以包括形成在多条字线WL和多条位线BL的交叉点处的多个存储单元MC。如图2所示，多个存储单元中的每一个可以实现为选择晶体管和电容器。
行解码器120可以实现为：接收行地址RA，并且通过对行地址RA进行解码来激活与行地址RA相对应的字线。例如，所激活的行解码器可以选择与行地址RA相对应的字线，并且可以将字线电压施加到所选择的字线。
列解码器125可以实现为：接收列地址CA，选择与列地址CA相对应的位线，并且连接与所选择的位线相对应的读出放大器。
读出放大器(SA)电路130可以包括连接到多条位线的多个读出放大器。多个读出放大器中的每一个可以实现为读出与位线相对应的数据。例如，每个读出放大器可以连接到位线和互补位线。多个读出放大器中的每一个可以实现为：在写入操作期间将数据写入到与所选择的位线连接的存储单元，或者在读取操作期间从连接到所选择的位线的存储单元读出所存储的数据。此外，多个读出放大器中的每一个可以实现为在刷新操作中重写存储在存储单元中的数据。
图3是示出了根据一些示例实施例的TRR逻辑102的图。参考图3，TRR逻辑102可以包括目标行寄存器102-1、访问计数器102-2和目标行地址确定逻辑102-4。
目标行寄存器102-1可以实现为存储多个目标行地址RA1至RA5。这里，为了便于描述，目标行地址的数量可以是五个，但其一些示例实施例不限于此。
访问计数器102-2可以实现为：响应于输入/输出请求而接收行地址RA，并且对对应的目标行地址的计数值向上计数。可以向加权访问计数累加器106发送经向上计数的计数值。在目标行地址(RA1至RA5)之一完成刷新操作之后，可以复位与目标行地址之一相对应的寄存器的计数值。
目标行地址确定逻辑102-4可以实现为使用加权访问计数寄存器104的加权访问计数值W-CNT1至W-CNT5来选择目标刷新地址TRADD，以执行刷新操作。例如，目标行地址确定逻辑102-4可以将与每单位时间段具有最大加权访问计数W-CNT的行地址相邻的行地址选择为目标刷新地址TRADD。
此外，可以根据总ACT计数值来激活目标行地址确定逻辑102-4。在这种情况下，每当总ACT计数值变为预定(或备选地，期望)值的倍数时，目标行地址确定逻辑可以使用加权访问计数寄存器104的加权访问计数W-CNT1至W-CNT5来选择对其执行刷新操作的目标刷新地址TRADD。
此外，目标行地址确定逻辑102-4可以根据加权访问计数W-CNT是否超过参考值来选择目标刷新地址TRADD。这里，参考值可以根据温度而变化。
应理解，示例实施例中的目标行地址确定逻辑102-4可以以除了上述方法之外的各种方式来选择目标刷新地址TRADD。
通常，对与重复访问的特定行相邻的行的损坏程度可以取决于应用于该特定行的访问次数、以及访问之间的时间间隔。随着对侵略者行的访问之间的间隔(例如，时间)(例如，行预充电时间tRP)增加，更具体地，随着对侵略者行的第一访问和在该第一访问之后的第二访问之间的间隔增加(随着在两次访问之间给出足够的时间)，第一访问对相邻行的损坏可能增加。这是因为：随着(例如，受害行周围的)访问间隔增加，(例如，由于针对电荷移动给出足够的时间)更多的电荷可以移动到受害行的充电电容器，充电电容器上的电荷量可能波动更大。考虑到这一点，在示例实施例中，可以建议考虑访问计数和访问间隔两者的加权访问计数W-CNT。
图4是示出了根据一些示例实施例的加权访问计数的图。基本上，每当存在对特定行的访问时，针对该行的访问计数的值就可以递增。在示例实施例中，随着后续访问的时间间隔递增，访问计数值可以极大地增加。例如，当存在对相同行的第一访问和后续的第二访问时，可以根据第一访问和第二访问之间的时间间隔t的值来确定根据第一访问的计数值的增量x的值，如下表所示。
[表1]
情况 间隔条件 x
情况1 0＜t＜T1 x＝1
情况2 T1≤t＜T2 x＝2
情况3 t≥T2 x＝3
这里，T1、T2和x是任意值，并且可以基于器件特性来自适应地确定。x的值量化对特定行的特定访问如何影响相邻行。
例如，可以假设访问特定行，如图4所示。还示出了关于相邻访问之间的时间间隔t的信息。
当仅对访问次数进行计数而不考虑施加到特定行的访问之间的间隔时，针对特定行的累加计数值可以变为4。然而，在示例实施例中，如图4所示，直到后续访问(访问2)为止的间隔可以较短，并且与情况1相对应的访问1可以被认为是被访问了一次(x＝1)，并且由于直到后续访问(访问3)为止的间隔较长，因此与情况3相对应的访问2可以被认为是被访问了3次(x＝3)，并且由于直到后续访问(访问4)为止的间隔为中等，因此与情况2相对应的访问3可以被认为是被访问了两次(x＝2)。访问4的x值可以根据与后续访问的间隔而变化。这里，由于在访问4之后立即汇总累加的计数值，因此访问4可以是x＝1。因此，当4次访问的计数值x全部被累加时，1+3+2+1＝7。在上述示例实施例中的考虑访问之间的时间间隔的计数值可以称为“加权访问计数”。
图5是示出了根据一些示例实施例的加权访问计数的示例的图。
参考图5，比较简单计数累加和根据示例实施例的加权访问计数累加。这里，行1和行2可以指不相邻的两个行。
在对访问次数进行简单计数的方法的情况下，在所示的时间段期间，行1可以被访问4次，并且行2可以被访问3次。因此，通过确定与具有更大访问次数的行1相邻的行比与行2相邻的行受到更多的由于行锤(R/H)攻击而导致的损坏，可以对与行1相邻的行执行附加刷新操作。然而，示例实施例中的对访问进行计数的方法(该方法可以考虑与后续访问的间隔(即，在对应访问之后尚未立即发生访问的时间长度)来计算加权访问计数W-CNT)可以如下表所示计算两个行的加权访问计数值。
[表2]
行 简单访问计数方法 加权访问计数方法
行1 4 5(1+2+1+1)
行2 3 9(3+3+3)
通过使用如一些示例实施例中所公开的加权访问计数方法，可以确定与行2(加权访问计数为9)相邻的行可能比与行1(加权访问计数为5)相邻的行受到更多的由于R/H而导致的损坏，使得可以对与行2相邻的行执行附加的刷新操作，这可以与简单访问计数方法的结果不同。
如上所述，通过更准确地识别受到相邻行的访问相对更多的损坏的行并执行附加的刷新操作，一些示例实施例中的使用考虑访问次数(访问计数)以及访问间隔的方法的存储器件100可以有效地防止或减小由R/H导致的损坏。
一些示例实施例中的存储器件100的防止或减小R/H的方法可以包括：在预定(或备选地，期望)时间段(例如，刷新间隔时间tREFI)期间累加针对每个行的加权访问计数值，在该时间段结束的时间点处将与具有最高加权访问计数值的行相邻的行选择为受害行，并且针对该受害行执行目标行刷新(T-刷新)操作。针对每个后续时间段，可以周期性地重复上述操作。
如图4所示，在感测到访问1的时间点处可能难以预测何时将发生后续访问(访问2)。也就是说，可以仅在作为后续访问的访问2的检测点处确定访问1的加权访问计数值。因此，加权访问计数的值可以表示为“基本计数+根据访问间隔的附加计数”(基本计数值和附加计数值之和)，可以同时反映基本计数(例如，该基本计数总是具有恒定值，如示例1)，并且可以考虑时间间隔在后续访问中反映附加计数(该附加计数根据时间间隔而变化，例如，在图4中，针对情况1，附加计数可以被确定为0，针对情况2，附加计数可以被确定为1，并且针对情况3，附加计数可以被确定为2)。例如，图4所示的特定行的累加计数值可以如下随时间累加，使得最终可以获得为7的累加计数值(与上面针对图4计算出的值相同)。
在访问1之前：0
当感测到访问1时：1(添加1，其为针对访问1的基本计数，由于不存在先前访问，因此没有添加附加计数)
当感测到访问2时：2(添加1，其为针对访问2的基本计数，并且由于先前的访问1对应于情况1，因此添加0作为针对访问1的附加计数)
当感测到访问3时：5(添加1，其为针对访问3的基本计数，并且由于先前的访问2对应于情况3，因此添加2作为针对访问2的附加计数)
当感测到访问4时：7(添加1，其为针对访问4的基本计数，并且由于先前的访问3对应于情况2，因此添加1作为针对访问3的附加计数)
在累加时段的结束处：7(由于累加时段在访问4之后几乎立即结束，因此访问4被认为类似于情况1(与访问4具有足够小的间隔)，并且添加0作为针对访问4的附加计数)
图6是示出了根据一些示例实施例的用于存储行地址的硬件的图。
参考图6，每当存在访问时，就可以计算先前访问的附加计数。这种附加计数计算可以在硬件中实现。如图6所示，硬件(例如，存储器件)可以包括用于存储若干行地址号和与每个行地址相对应的经过时间级别的存储空间。
例如，当在访问对应行之后所经过的时间小于T1时，经过时间级别可以表示为1，当该时间大于或等于T1且小于T2时，经过时间级别可以表示为2，并且当该时间大于或等于T3时，经过时间级别可以表示为3。存储在图6所示的存储空间中的值表示在图5中的感测到访问1_3的时间点处的数据。在该时间点处，由于距最近访问(访问2_3)的经过时间小于T1，因此行2的经过时间级别被存储为1，并且由于距最近访问(访问1_2)的经过时间长于T1但短于T2，因此行1可以被存储为级别2。在感测到对行1的访问1_3的时间点处，由于存储空间中的对应于行1的经过时间级别为2，因此可以确定为情况2，并且针对行1的附加计数可以确定为1。
当经过时间超过T1而没有附加访问时，存储为经过时间级别1的行也可以改变为经过时间级别2。当经过时间超过T2而没有进一步访问时，可以从存储空间中删除针对对应行的数据，这可以被视为经过时间级别3。
当如上所述仅将距最近访问尚未经过T2的行存储在存储空间中时，可以在时间T2期间访问的行的数量可以是有限的(不需要存储大量的行)，因此可以不需要增加存储空间。
图7是示出了根据一些示例实施例的加权访问计数寄存器的图。
参考图7，针对每个行的加权访问计数的累加值可以存储在加权访问计数寄存器中。加权访问计数寄存器可以存储多个行地址和与每个行地址相对应的加权访问计数值。可以针对已被访问的行计算要由对应访问添加的加权访问计数值，并且可以将计算出的值添加到存储在加权访问计数寄存器中的对应行的加权访问计数值。
例如，如图7所示，当行R1已被访问并且加权访问计数由于对应访问而增加2时，存储在当前寄存器中的行1的加权访问计数的值R1可以更新为17(其为15加2)。此后，在预定(或备选地，期望)时段的结束处，与地址存储在寄存器中的行之中的具有最高加权访问计数的行相邻的行可以被确定为受害行，并且可以对受害行执行附加刷新操作。
一些示例实施例中的加权访问计数计算方法可以附加地反映温度信息。通常，行预充电时间tRP在低温下可以比在高温下相对更长，这可以指示受害程度可以根据温度而不同。在一些示例实施例中，在高温下的加权访问计数的程度可以大于在低温下的加权访问计数的程度。在一些示例实施例中，在低温下的加权访问计数的程度可以大于在高温下的加权访问计数的程度。
当访问未存储在图7所示的寄存器中的新行时，可以通过从先前存储的行之中删除信息来准备用于存储关于新行的信息的空间。
一些示例实施例中的存储器件可以实现为将加权访问计数存储在单元阵列的一部分中。
图8是示出了根据一些示例实施例的将加权访问计数存储在存储器件中的示例的图。参考图8，对应行的加权访问计数可以存储在连接到每个行(或字线)的存储单元之中的一部分单元(阴影区域)中。
图9是示出了根据一些示例实施例的存储器件100a的图。
参考图9，与图2所示的存储器件100相比，存储器件100a还可以包括温度传感器109。加权访问计数累加器106a可以基于温度传感器109的温度信息TEMP和访问间隔计算器108的访问间隔信息SPC来累加加权访问计数W-CNT。
图10是示出了根据一些示例实施例的存储器件的操作的流程图。参考图1至图10，存储器件可以如下操作。
存储器件100可以接收行地址(S110)。存储器件100可以计算访问间隔(S120)。存储器件100可以使用访问间隔来累加加权访问计数W-CNT(S130)。存储器件100可以根据加权访问计数W-CNT来执行刷新操作(S140)。
在一些示例实施例中，可以从外部设备接收刷新管理命令。在一些示例实施例中，可以通过将根据访问的基本计数和与从先前时间点到后续时间点的访问间隔相对应的附加计数相加来累加针对每个行的加权访问计数。在一些示例实施例中，可以在刷新间隔时间tREFI期间累加针对每个行的加权访问计数，并且可以确定与在刷新间隔时间tREFI的结束时间点处具有加权访问计数之中的最大值的行地址相邻的受害行。在一些示例实施例中，可以根据温度或特定攻击模式来校正加权访问计数W-CNT。
图11是示出了根据一些示例实施例的存储系统的刷新操作的梯形图。
参考图11，存储控制器CTRL可以发布用于执行行锤相关的刷新操作的特定命令，并且可以向存储器件MEM发送所发布的特定命令(S10)。这里，该命令可以是刷新管理命令RFM。存储器件MEM可以计算访问间隔(S20)。存储器件MEM可以每单位时间段更新加权访问计数表(S21)。存储器件MEM可以从控制器CTRL接收特定命令CMD(例如，刷新管理命令RFM)(S22)。存储器件MEM可以响应于接收到的特定命令而使用加权访问计数表来选择目标行，并且可以对与所选择的目标行相对应的受害行执行刷新操作(S23)。此后，存储器件MEM可以根据上述刷新操作来更新加权访问计数表(S24)。
一些示例实施例中的存储器件还可以响应于从存储控制器接收的周期性刷新命令来执行刷新操作。
图12是示出了根据一些示例实施例的存储器件的图。参考图12，存储器件300可以包括命令解码器和地址缓冲器310、刷新控制器320、行锤(RH)检测器330、行地址生成器340、目标行地址生成器350、行解码器360、列解码器365和存储单元阵列370。
命令解码器和地址缓冲器310可以对命令CMD进行解码，并且可以生成激活命令ACT、刷新命令REF、读取命令和/或写入命令。此外，命令解码器和地址缓冲器310可以接收地址ADD，并且可以输出行地址RA和列地址CA。行地址RA可以与激活命令ACT一起输入，并且列地址CA可以与读取命令或写入命令一起输入。刷新命令REF可以是自刷新命令或自动刷新命令。这里，当刷新命令REF是自刷新命令时，刷新命令REF可以是内部生成的。此外，当刷新命令REF是自动刷新命令时，刷新命令REF可以从外部控制器CTRL(参见图1)提供。
刷新控制器320可以响应于刷新命令REF而生成第一刷新行地址RRA1。这里，第一刷新行地址RRA1可以用于选择存储单元阵列MCA 370的多条字线或选择存储单元阵列370的多个块。
行锤检测器330可以实现为：响应于激活命令ACT而输入行地址RA，并且使用加权访问计数来生成第二刷新行地址RRA2。
行地址生成器340可以实现为：响应于激活命令ACT而选择行地址RA，响应于刷新命令REF而选择第一刷新行地址RRA1，并且生成行地址信号RADD。
目标行地址生成器350可以实现为响应于刷新命令REF而输出第一刷新行地址RRA1和第二刷新行地址RRA2之一作为目标行地址信号TRADD。
行解码器360可以实现为：通过响应于激活命令ACT而对行地址信号RADD进行解码来生成字线信号，或者通过响应于刷新命令REF而对行地址信号RADD和目标行地址信号TRADD中的至少一个进行解码来生成字线信号。存储单元阵列370的字线可以由所生成的字线信号激活。
一些示例实施例中的存储器件可以包括以芯片形式实现的行锤保护电路。
图13A和图13B是示出了根据一些示例实施例的具有以芯片形式实现的行锤保护电路的存储器件的图。参考图13A，存储器件400可以包括至少一个存储芯片401、以及用于保护存储芯片401免受行锤影响的行锤保护电路402。行锤保护电路402可以响应于从控制器CTRL接收的命令(例如，RFM CMD)而使用参考图1至图12描述的加权访问计数W-CNT来执行行锤防御操作。
一些示例实施例中的存储器件可以实时监测行锤，并且可以根据监测的结果来输出警告信号。参考图13B，与图13A中的存储器件相比，存储器件400a还可以包括行锤检测电路403。行锤检测电路403可以实时监测行锤攻击，并且可以在预期行锤攻击时(或者例如，在识别出行锤攻击时)向控制器CTRL输出警告信号。在一些示例实施例中，可以通过至少一条数据线DQ或至少一条数据掩模反转线DMI来输出警告信号。在一些示例实施例中，可以通过单独的线来输出警告信号。控制器CTRL可以接收警告信号，并且可以向存储器件400a输出用于激活行锤保护电路402的命令(例如，RFM CMD)。
一些示例实施例中的存储器件可以结合刷新管理命令来操作。
图14是示出了根据一些示例实施例的存储系统的图。参考图14，存储系统20可以包括存储器件100b和存储控制器200b。
返回参考图14，存储器件100b可以包括模式寄存器电路MRS101、目标刷新电路102b和MCA 110。
模式寄存器电路101可以包括用于存储用于设置操作模式的值的多个模式寄存器。此外，模式寄存器电路101可以包括用于对目标行执行刷新操作的第一模式寄存器101-1、第二模式寄存器101-2和第三模式寄存器101-3(未示出)。
第一模式寄存器101-1可以存储用于比较滚动累加ACT(RAA)值的参考值RAAIMT(例如，第一值)。这里，RAA值可以指由系统(例如，控制器)针对目标行测量的实际ACT的数量。也就是说，RAAIMT可以是用于发布刷新管理模式RFM命令的阈值。例如，当针对目标行的RAA值大于RAAIMT时，控制器200可以发布RFM命令。第二模式寄存器101-2可以存储用于在发布RFM命令之后减小所存储的RAA值的最小值RAADEC(例如，第二值)。RAADEC可以是当发布一次RFM命令时RAA值可以被减小的最小单位值。在一些示例实施例中，在发布RFM命令之后，RAA值可以减小RAAIMT×RAADEC。第三模式寄存器101-3可以存储确定RAA值的最大值RAAMMT所需的值RAAMULT(例如，第三值)。RAAMULT可以是确定当发布一次REF命令时RAADEC被减小多少次的参数。这里，RAA值的最大值(RAAMMT)可以是RAAIMT×RAAMULT。
在一些示例实施例中，RAAIMT、RAADEC和RAAMULT可以在存储器件100的初始化操作期间通过训练来确定。在一些示例实施例中，RAAIMT、RAADEC和RAAMULT可以响应于RFM命令而实时更新。例如，RAAIMT、RAADEC和RAAMULT可以根据风险级别来确定。
目标刷新电路102b可以实现为响应于RFM命令而使用加权访问计数W-CNT来执行刷新操作。
存储控制器200b可以参考从存储器件100提供的警告信号来发送刷新命令。例如，当从存储器件100b输出的警告信号被激活时，存储控制器200b可以通过控制信号(例如，/RAS、/CAS、/WE)向存储器件100b发送自动刷新命令。此外，存储控制器200b可以根据RAA值来发布RFM命令。存储控制器200b可以包括缓冲存储器210和RAA刷新电路220。缓冲存储器210可以从存储器件100接收并存储RAAIMT、RAADEC和RAAMULT。RAA刷新电路220可以实现为存储并管理针对多个目标行的RAA值。RAA刷新电路220可以根据针对目标行的使用RAAIMT、RAADEC和RAAMULT的RAA值来发布RFM命令。这里，RFM命令可以包括指示改变存储器件100的模式寄存器电路101的所存储的值RAAIMT、RAADEC和RAAMULT的特定位(例如，RU位)。
一些示例实施例中的基于存储器件的加权访问计数的刷新操作可以使用针对目标地址的访问计数表来实现。
图15A是示出了根据一些示例实施例的存储器件500的图。参考图15A，存储器件500可以包括访问计数表512、访问间隔计算器514、加权访问计数计算器520、目标刷新鉴别器530和单元阵列540。
访问计数表512可以存储针对目标地址的访问计数值。访问间隔计算器514可以实现为计算针对目标地址的访问间隔。加权访问计数计算器520可以使用访问计数值和访问间隔来计算加权访问计数W-CNT。当加权访问计数W-CNT大于或等于参考值时，目标刷新鉴别器530可以对受害行执行刷新操作。
图15B是示出了根据一些示例实施例的存储器件500a的图。参考图15B，与图15A所示的存储器件500相比，存储器件500a还可以包括温度传感器516。加权访问计数计算器520a可以使用访问计数值、访问间隔和温度信息来计算加权访问计数W-CNT。这里，可以从温度传感器516接收温度信息。
示例实施例可以适用于存储模块。
图16是示出了根据一些示例实施例的存储模块700的图。参考图16，存储模块700可以包括多个存储芯片DRAM，该多个存储芯片DRAM各自包括存储单元阵列、存储控制器、用于路由发送/接收信号或管理针对存储芯片的存储操作的缓冲芯片RCD、以及电力管理芯片PMIC。多个存储芯片中的每一个可以使用如参考图1至图15B描述的加权访问计数W-CNT对目标行执行刷新操作。
RCD可以在存储控制器的控制下控制存储芯片DRAM和电力管理芯片PMIC。例如，RCD可以从存储控制器接收命令信号、控制信号和时钟信号。在一些示例实施例中，RCD可以包括行锤保护电路。
存储芯片DRAM可以通过对应数据传输线连接到数据缓冲器DB之中的对应数据缓冲器，并且可以发送和接收数据信号DQ和数据选通信号DQS。存储芯片DRAM可以通过对应数据传输线连接到数据缓冲器DB，并且可以交换奇偶校验数据PRT和数据选通信号DQS。
SPD芯片可以是可编程只读存储器EEPROM。SPD芯片可以包括存储模块700的初始信息或设备信息。例如，SPD芯片可以包括存储模块700的初始信息或设备信息，例如模块类型、模块配置、存储容量和执行环境。当引导包括存储模块700的存储系统时，存储控制器可以从SPD芯片读取设备信息，并且可以基于所读取的设备信息来识别存储模块。在一些示例实施例中，存储级可以包括八个存储体组。每个存储体组可以包括四个存储体。在一些示例实施例中，存储芯片可以被划分为专用于第一通道的存储芯片和专用于第二通道的存储芯片。
存储控制器可以向存储芯片DRAM的每个通道发送命令。每个通道可以具有独立的命令、地址和总线，以彼此并行地操作。通道可以具有一个或多个存储级，并且每个存储级可以具有独立的DRAM器件。此外，通道内的整个存储级可以并行地执行操作。每个存储级可以具有多个存储体，并且DRAM单元可以存在于存储体内的二维阵列中。存储体可以并行地操作。
一些示例实施例中的存储器件可以适用于计算设备。
图17是示出了根据一些示例实施例的计算系统的图。参考图17，计算系统1000可以包括主处理器1100、存储器1200a和1200b以及存储设备1300a和1300b，并且还可以包括图像捕获设备1410(也称为光学输入设备1410)、用户输入设备1420、传感器1430、通信设备1440、显示器1450、扬声器1460、供电设备1470和连接接口1480。
主处理器1100可以控制系统1000的整体操作，并且更具体地，控制系统1000中包括的其他组件的操作。主处理器1100可以实现为通用处理器、专用处理器和/或应用处理器。
主处理器1100可以包括一个或多个CPU核1110，并且还可以包括用于控制存储器1200a和1200b或存储设备1300a和1300b的控制器1120。在一些示例实施例中，主处理器1100还可以包括加速器块1130，该加速器块1130可以是用于诸如人工智能(AI)数据操作之类的高速数据操作的专用电路。加速器块1130可以包括图形处理单元(GPU)、神经处理单元(NPU)或数据处理单元(DPU)，并且可以实现为物理上独立于主处理器1100的其他组件的芯片。
存储器1200a和1200b可以用作系统1000的主存储器件，并且可以包括诸如SRAM或DRAM之类的易失性存储器，或者还可以包括诸如闪存、PRAM或RRAM之类的非易失性存储器。存储器1200a和1200b也可以实现在与主处理器1100相同的封装中。此外，如参考图1至图16所描述的，存储器1200a和1200b可以计算加权访问计数W-CNT，并且可以使用加权访问计数W-CNT来执行目标刷新操作。
存储设备1300a和1300b可以用作无论是否供电都可以存储数据的非易失性存储设备，并且与存储器1200a和1200b相比，可以具有相对较大的存储容量。存储设备1300a和1300b可以包括存储控制器1310a和1310b、以及用于在存储控制器1310a和1310b的控制下存储数据的非易失性存储器(NVM)1320a和1320b。非易失性存储器1320a和1320b可以包括二维(2D)结构或3维(3D)结构的V-NAND闪存，或者可以包括诸如PRAM或RRAM之类的其他类型的非易失性存储器。
存储设备1300a和1300b可以包括在系统1000中，同时在物理上与主处理器1100分离，或者可以实现在与主处理器1100相同的封装中。此外，存储设备1300a和1300b可以具有诸如固态设备(SSD)或存储卡之类的形式，使得存储设备1300a和1300b可以通过诸如稍后将描述的连接接口1480之类的接口耦接到要附接到其和从其拆卸的系统1000的其他组件。存储设备1300a和1300b可以实现为应用诸如通用闪存(UFS)、嵌入式多媒体卡(eMMC)或非易失性存储器快速(NVMe)之类的标准协议的设备，但其一些示例实施例不限于此。
图像捕获设备1410可以获得静止图像或运动图像，并且可以实现为相机、摄像机或网络摄像头。用户输入设备1420可以从系统1000的用户接收各种类型的数据输入，并且可以实现为触摸板、键区、键盘、鼠标和/或麦克风。传感器1430可以感测可以从系统1000的外部实体获得的各种类型的物理量，并且可以将检测到的物理量转换为电信号。传感器1430可以实现为温度传感器、压力传感器、照度传感器、位置传感器、加速度传感器、生物传感器和/或陀螺仪。
通信设备1440可以根据各种通信协议在系统1000外部的其他设备之间发送和接收信号。这种通信设备1440可以包括天线、收发器和/或调制解调器。显示器1450和扬声器1460可以用作可以分别向系统1000的用户输出视觉信息和听觉信息的输出设备。供电设备1470可以适当地转换从内置在系统1000中的电池或外部电源供应的电力，并且可以向系统1000的每个组件供电。
连接接口1480可以提供系统1000和外部设备之间的连接，该外部设备连接到系统1000并与系统1000交换数据。连接接口1480可以通过各种接口方法来实现，接口方法例如为高级技术附件(ATA)、串行ATA(SATA)、外部SATA(e-SATA)、小型计算机小型接口(SCSI)、串行附接SCSI(SAS)、外围组件互连(PCI)、PCI快速(PCIe)、NVM快速(NVMe)、IEEE 1394、通用串行总线(USB)、安全数字(SD)卡、多媒体卡(MMC)、嵌入式多媒体卡(eMMC)、通用闪存(UFS)、嵌入式通用闪存(eUFS)和/或紧凑型闪存(CF)卡接口。
图18是示出了根据一些示例实施例的包括堆叠半导体芯片的半导体封装的图。参考图18，半导体封装3000可以实现为存储模块，该存储模块包括安装在诸如印刷电路板之类的封装衬底3100上的至少一个堆叠半导体芯片3300、以及片上系统(SOC)3400。还可以在封装衬底3100上选择性地设置插入层3200。堆叠半导体芯片3300可以以CoC(芯片上芯片)形成。
堆叠半导体芯片3300可以包括堆叠在诸如逻辑芯片之类的缓冲芯片3310上的至少一个存储芯片3320。存储芯片3320可以包括使用如参考图1至图17所描述的受害点表的行锤保护电路。
缓冲芯片3310和至少一个存储芯片3320可以通过硅通孔(TSV)彼此连接。缓冲芯片3310可以对存储芯片3320执行训练操作。堆叠半导体芯片3300可以是例如500GB/秒至1TB/秒或更高带宽的存储器(HBM)。
一些示例实施例中的存储器件以及操作该存储器件的方法可以反映：行访问的次数以及对相同行的访问之间的时间间隔可以影响关于R/H现象(在R/H现象中，相邻行中的数据由于对特定行地址的密集访问而被劣化)对相邻行的损坏程度。在示例实施例中，每当特定行被访问，针对该行的访问计数的值可以递增，并且随着后续访问之间的时间间隔增加，访问计数值可以显著增加。反映访问次数和时间间隔两者的计数值可以称为“加权访问计数”，并且可以基于对应的加权访问计数值来确定附加刷新目标。
根据示例实施例，通过更准确地识别由于相邻行的访问而导致的相对更多损坏的行来执行附加刷新，可以有效地防止或减小由于R/H而导致的损坏。
一些示例实施例中的用于减小存储器件中的行锤的方法可以是：1)识别对行的访问；2)将加权访问计数添加到进行访问的行，并且可以基于访问和后续访问之间的时间间隔来确定要添加的加权访问计数的值；3)可以在预定(或备选地，期望)时间间隔期间针对每个行累加加权访问计数值；以及4)当时间间隔结束时，可以根据累加的加权访问计数值较大的顺序来确定攻击行，并且可以附加地刷新与攻击行相邻的受害行。时间间隔越长，这里添加的加权访问计数的值可以越大。此外，加权访问计数的值可以是基本计数值和附加计数值之和，并且基本计数值可以在对应访问时确定，而附加计数值可以在后续访问时根据时间间隔来确定。加权访问计数的值可以存在上限(在预定(或备选地，期望)时间间隔上饱和)。
此外，可以仅当确定存在R/H攻击时才操作示例实施例。可以使用针对特定攻击模式的(例如，来自经学习的神经网络等的)经预学习的数据来计算加权访问计数。
在示例实施例中，可以考虑与R/H对应相关的行访问次数以及使用行预充电时间(tRP)的访问之间的时间间隔来发起加权访问计数。一些示例实施例中的访问间隔可以使用电荷传输相关时间tRP作为主索引，但其一些示例实施例不限于此。一些示例实施例中的访问间隔可以使用行地址选通(tRAS)。除了tRP之外，诸如温度和ACT上升之类的其他因素也可以用于确定加权访问计数。tRP的长度和加权访问计数之间的函数关系可以通过实验来确定。
根据上述示例实施例，存储器件、包括该存储器件的存储系统以及操作该存储器件的方法可以通过综合考虑访问次数以及访问间隔而执行刷新来更有效地防止或减小行锤攻击。
存储系统10(或其他电路，例如，存储器件100、100a、300、400、400a、500、500a，存储控制器200，TRR逻辑102，目标刷新电路102b，加权计数寄存器104，ADD缓冲器105，加权访问计数累加器106，访问间隔计算器108，温度传感器109、516，MCA 110，行解码器120，列解码器125，读出放大器电路130，目标行寄存器102-1，访问计数器102-2，目标行地址确定逻辑102-4，命令解码器和地址缓冲器310，刷新控制器320，行锤检测器330，行地址生成器340，目标行地址生成器350，行解码器360，列解码器365，存储单元阵列370，R/H保护电路402，R/H检测电路403，MRS101，缓冲存储器210，RAA刷新电路220，访问计数表512，访问间隔计算器514，加权访问计数计算器520、520a，目标刷新鉴别器530，单元阵列540，存储模块700，计算系统1000，主处理器1100，存储器1200a和1200b，存储设备1300a和1300b，图像捕获设备1410，用户输入设备1420，传感器1430，通信设备1440，显示器1450，扬声器1460，供电设备1470，连接接口1480)可以包括：包含逻辑电路的硬件；诸如执行软件的处理器之类的硬件/软件组合；或其组合。例如，处理电路更具体地可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。
虽然以上已经示出并描述了一些示例实施例，但本领域技术人员将清楚的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可以创建修改和改变。

Claims (20)

1.一种存储器件，包括：
存储单元阵列，包括耦接到字线和位线的多个存储单元；
目标行刷新逻辑，被配置为基于加权访问计数对所述存储单元阵列执行刷新操作；
寄存器，被配置为存储针对多个行地址中的每个行地址的所述加权访问计数；
累加器，被配置为将对应于访问间隔的当前加权访问计数累加到存储在所述寄存器中的所述加权访问计数；以及
计算器，被配置为计算所述访问间隔。
2.根据权利要求1所述的存储器件，其中，所述目标行刷新逻辑被配置为：
在特定时间处选择与存储在所述寄存器中的加权访问计数之中的最大计数值相对应的行地址，并且
对与所选择的行地址相邻的受害行地址执行所述刷新操作。
3.根据权利要求1所述的存储器件，其中，所述累加器被配置为累加与在特定时段期间所访问的行地址相对应的加权访问计数。
4.根据权利要求1所述的存储器件，其中，具有长访问间隔的加权访问计数大于具有短访问间隔的访问计数。
5.根据权利要求1所述的存储器件，其中，
所述加权访问计数由基本计数和附加计数之和确定，
所述基本计数针对每次访问向上计数，并且
所述附加计数在后续访问期间根据所述访问间隔来确定。
6.根据权利要求1所述的存储器件，其中，所述加权访问计数具有上限值，在所述上限值处所述访问间隔对应于特定时间段或更长。
7.根据权利要求1所述的存储器件，其中，
所述计算器被配置为根据所述访问间隔将第一值、大于所述第一值的第二值和大于所述第二值的第三值之一确定为累加的加权访问计数，
基于大于0且小于第一时间段的访问间隔来选择所述第一值，
基于大于或等于所述第一时间段且小于第二时间段的访问间隔来选择所述第二值，并且
基于大于或等于所述第二时间段的访问间隔来选择所述第三值。
8.根据权利要求1所述的存储器件，其中，所述目标行刷新逻辑被配置为执行基于识别出行锤攻击而激活的刷新操作。
9.根据权利要求1所述的存储器件，其中，所述存储器件被配置为使用针对特定攻击模式而学习出的数据来计算所述加权访问计数。
10.根据权利要求1所述的存储器件，其中，所述加权访问计数的累加值根据所述存储器件的温度而变化。
11.一种存储器件的操作方法，所述方法包括：
响应于来自外部设备的读取请求或写入请求而接收行地址；
从所述行地址的先前访问时间点计算与当前访问时间点相对应的访问间隔；
使用所述访问间隔来累加针对所述行地址的加权访问计数；以及
在特定时间处基于所述加权访问计数来执行刷新操作。
12.根据权利要求11所述的方法，还包括：
从所述外部设备接收刷新管理命令。
13.根据权利要求11所述的方法，其中，累加所述加权访问计数包括：通过将根据访问的基本计数和与从先前访问时间点到后续访问时间点的所述访问间隔相对应的附加计数相加来累加针对每个行的加权访问计数。
14.根据权利要求11所述的方法，
其中，在刷新间隔时间期间累加针对每个行的加权访问计数，并且
其中，执行刷新操作包括：在所述刷新间隔时间结束的时间点处，确定与具有加权访问计数之中的最大值的行地址相邻的受害行。
15.根据权利要求11所述的方法，其中，累加所述加权访问计数包括：根据温度或特定攻击模式来校正所述加权访问计数。
16.一种存储系统，包括：
至少一个存储器件，具有多个存储体；以及
控制器，被配置为控制所述至少一个存储器件，
其中，所述至少一个存储器件被配置为：使用根据对行地址的访问的访问计数和考虑从先前时间点到当前时间点的访问间隔的加权访问计数，对所述多个存储体中的每个存储体执行刷新操作。
17.根据权利要求16所述的存储系统，其中，所述至少一个存储器件包括：
表，被配置为存储针对每个行的访问计数；
访问间隔计算器，被配置为计算针对每个行的访问间隔；
访问计数计算器，被配置为：接收来自所述表的访问计数和来自所述访问间隔计算器的访问间隔，并且根据所述访问计数和所述访问间隔来计算加权访问计数；以及
目标刷新鉴别器，被配置为：当所述加权访问计数超过参考值时选择对应的行地址作为目标行地址，并且对与所选择的目标行地址相邻的受害行执行刷新操作。
18.根据权利要求16所述的存储系统，其中，所述至少一个存储器件包括：
表，被配置为存储针对每个行的访问计数；
访问间隔计算器，被配置为计算针对每个行的访问间隔；
温度传感器，被配置为感测所述至少一个存储器件的温度；
访问计数计算器，被配置为：接收来自所述表的访问计数、来自所述访问间隔计算器的访问间隔和来自所述温度传感器的温度信息，并且根据所述访问计数、所述访问间隔和所述温度信息来计算加权访问计数；以及
目标刷新鉴别器，被配置为：当所述加权访问计数超过参考值时选择对应的行地址作为目标行地址，并且对与所选择的目标行地址相邻的受害行执行刷新操作。
19.根据权利要求16所述的存储系统，其中，所述至少一个存储器件包括目标刷新电路，所述目标刷新电路被配置为：从所述控制器接收刷新管理命令，并且响应于所述刷新管理命令，基于加权访问计数来执行刷新操作。
20.根据权利要求19所述的存储系统，其中，所述控制器被配置为：从所述至少一个存储器件接收针对行锤攻击的警告信号，并且向所述至少一个存储器件发送所述刷新管理命令。
CN202311286941.1A 2022-11-02 2023-10-07 存储器件、包括该存储器件的存储系统以及操作该存储器件的方法 Pending CN117995236A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0144310 2022-11-02
KR1020220144310A KR20240062601A (ko) 2022-11-02 2022-11-02 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
CN117995236A true CN117995236A (zh) 2024-05-07

Family

ID=90834158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311286941.1A Pending CN117995236A (zh) 2022-11-02 2023-10-07 存储器件、包括该存储器件的存储系统以及操作该存储器件的方法

Country Status (4)

Country Link
US (1) US20240144990A1 (zh)
KR (1) KR20240062601A (zh)
CN (1) CN117995236A (zh)
TW (1) TW202420306A (zh)

Also Published As

Publication number Publication date
KR20240062601A (ko) 2024-05-09
US20240144990A1 (en) 2024-05-02
TW202420306A (zh) 2024-05-16

Similar Documents

Publication Publication Date Title
CN106997324B (zh) 非易失性存储器模块、具有其的计算系统及其操作方法
US9129672B2 (en) Semiconductor device and operating method thereof
US10019367B2 (en) Memory module, computing system having the same, and method for testing tag error thereof
US10521153B2 (en) Computing system, nonvolatile memory module and method of storage device
US12099388B2 (en) Temperature-based runtime variability in victim address selection for probabilistic schemes for row hammer
US11604693B2 (en) Memory device, a controller for controlling the same, a memory system including the same, and an operating method of the same
KR102271117B1 (ko) 데이터에 대한 메모리 동작
US20240233803A1 (en) Memory device, memory system having the same and operating method thereof
US20230128653A1 (en) Memory device and method for controlling row hammer
CN114840451A (zh) 存储装置、存储系统和操作存储装置的方法
CN107452423B (zh) 计算系统、非易失性存储器模块以及操作存储设备的方法
CN117809718A (zh) 存储器设备、具有存储器设备的存储器系统及其操作方法
US12080332B2 (en) Memory device, a memory system having the same and an operating method thereof in which a row address is not separated depending on pages in a byte mode operation
CN115881185A (zh) 存储器装置、存储器系统和存储器装置的操作方法
US20240144990A1 (en) Memory device, memory system including the same and method of operating the same
US20240144988A1 (en) Memory device, memory system including memory device, and method of operating memory device
US20240339145A1 (en) Memory device and operation method thereof
US20230147402A1 (en) Memory system, refresh control circuit, and refresh control method
KR20230068242A (ko) 메모리 시스템, 리프레시 제어회로 및 리프레시 제어방법
TW202322122A (zh) 記憶體裝置及記憶體系統
CN118155700A (zh) 存储器件、存储系统以及存储器件的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication