CN115910146A - 存储器装置和存储器装置的操作方法 - Google Patents

存储器装置和存储器装置的操作方法 Download PDF

Info

Publication number
CN115910146A
CN115910146A CN202210876120.2A CN202210876120A CN115910146A CN 115910146 A CN115910146 A CN 115910146A CN 202210876120 A CN202210876120 A CN 202210876120A CN 115910146 A CN115910146 A CN 115910146A
Authority
CN
China
Prior art keywords
row
memory device
command
precharge
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210876120.2A
Other languages
English (en)
Inventor
柳廷旻
宋元亨
金浩渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115910146A publication Critical patent/CN115910146A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)

Abstract

提供存储器装置和存储器装置的操作方法。所述存储器装置包括：存储器单元阵列，包括存储器单元行；以及控制逻辑电路，用于响应于激活命令、写入命令、读取命令或预充电命令而对存储器单元行执行行操作、写入操作、读取操作或预充电操作，其中，控制逻辑电路还被配置为：在行锤击监视时间帧期间，针对第一存储器单元行，通过对激活命令进行计数来计算第一计数值并且通过对写入命令或读取命令进行计数来计算第二计数值；基于第一计数值与第二计数值的比率，确定第一存储器单元行的行锤击的类型；以及根据确定的行锤击的类型，通过改变预充电操作时间点来调整激活操作与预充电操作之间的预充电准备时间。

Description

存储器装置和存储器装置的操作方法
本申请要求于2021年8月5日在韩国知识产权局提交的第10-2021-0103435号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。
技术领域
发明构思涉及半导体存储器装置，更具体地，涉及用于监视和控制行锤击(rowhammer)的存储器装置。
背景技术
动态随机存取存储器(DRAM)是一种将数据的每一位存储在一个存储器单元中的随机存取半导体存储器。使用半导体芯片的系统使用DRAM作为操作存储器或主存储器来存储由主机使用的数据或指令和/或执行计算操作。通常，DRAM在主机的控制下写入数据或读取数据。当主机执行计算操作时，主机从DRAM获取指令和/或数据，并且执行指令和/或使用数据来执行计算操作。当存在计算操作的结果时，主机将结果写入DRAM。
为了提高DRAM的容量和集成度，DRAM的单元尺寸已经被减小。一些基于DRAM的系统由于繁重的工作负荷而经历间歇性故障。这些故障可由于对单个存储器单元行的重复访问(例如，行锤击事件)而发生。因为邻近于重复访问的存储器单元行的存储器单元由于行锤击条件而被干扰，所以可能发生数据损坏。可通过目标刷新操作来刷新受行锤击条件影响的存储器单元。
然而，目标刷新操作需要刷新电路，这在设计上可能是复杂的。另外，发出附加的刷新命令可生成任务之间的调度和/或切换负荷。
发明内容
发明构思提供了用于通过使用根据行锤击的类型通过改变与tRAS时间参数有关的预充电操作时间点来调整预充电准备时间、对行进行重新路由、或阻断命令的操作来控制行锤击的存储器装置，以及存储器装置的操作方法。
根据发明构思的实施例，提供一种存储器装置，包括：存储器单元阵列，包括多个存储器单元行；多个连接器，用于将所述存储器装置连接到所述存储器装置外部的装置；控制逻辑电路，被配置为：响应于从外部接收的激活命令、写入命令、读取命令或预充电命令，对所述多个存储器单元行执行行操作、写入操作、读取操作或预充电操作；以及输入和输出电路，被配置为将根据写入操作或读取操作的数据发送到所述多个连接器，其中，控制逻辑电路还被配置为：在行锤击监视时间帧期间，针对所述多个存储器单元行之中的第一存储器单元行，通过对激活命令进行计数来计算第一计数值并且通过对写入命令或读取命令进行计数来计算第二计数值；基于第一计数值与第二计数值的比率，确定第一存储器单元行的行锤击的类型；以及根据确定的行锤击的类型，通过改变预充电操作时间点来调整主动操作与预充电操作之间的预充电准备时间。
根据发明构思的实施例，提供一种存储器装置，包括：存储器单元阵列，包括多个存储器单元行；多个信号引脚，被配置为连接到所述存储器装置外部的装置；控制逻辑电路，被配置为：响应于从外部接收的激活命令、写入命令、读取命令或预充电命令，对所述多个存储器单元行执行行操作、写入操作、读取操作或预充电操作；以及输入和输出电路，被配置为将根据写入操作或读取操作的数据发送到所述多个信号引脚，其中，控制逻辑电路还被配置为：在行锤击监视时间帧期间，针对所述多个存储器单元行之中的第一存储器单元行，通过对激活命令进行计数来计算第一计数值并且通过对写入命令或读取命令进行计数来计算第二计数值；基于第一计数值与第二计数值的比率，确定第一存储器单元行的行锤击的类型；以及根据确定的行锤击的类型，将对第一存储器单元行的访问重新路由到第二存储器单元行。
根据发明构思的实施例，提供一种存储器装置，包括：存储器单元阵列，包括多个存储器单元行；多个信号引脚，被配置为连接到所述存储器装置外部的装置；命令缓冲器，被配置为通过所述多个信号引脚的第一部分接收命令；控制逻辑电路，被配置为：响应于通过命令缓冲器接收的激活命令、写入命令、读取命令或预充电命令，对所述多个存储器单元行执行行操作、写入操作、读取操作或预充电操作；以及输入和输出电路，被配置为将根据写入操作或读取操作的数据发送到所述多个信号引脚的第二部分，其中，控制逻辑电路还被配置为：在行锤击监视时间帧期间，针对所述多个存储器单元行之中的第一存储器单元行，通过对激活命令进行计数来计算第一计数值并且通过对写入命令或读取命令进行计数来计算第二计数值；基于第一计数值与第二计数值的比率，确定第一存储器单元行的行锤击的类型；以及根据确定的行锤击的类型，通过禁用命令缓冲器来阻断激活命令、写入命令、读取命令或预充电命令。
根据发明构思的实施例，提供一种包括多个存储器单元行的存储器装置的操作方法，所述操作方法包括：在行锤击监视时间帧期间，针对所述多个存储器单元行之中的第一存储器单元行，通过对激活命令进行计数来获得第一计数值，其中，第一存储器单元行在行锤击监视时间帧期间具有最大数量的访问；在行锤击监视时间帧期间，针对第一存储器单元行，通过对写入命令或读取命令进行计数来获得第二计数值；基于第一计数值与第二计数值的比率，确定第一存储器单元行的行锤击的类型；以及根据确定的行锤击的类型，通过改变预充电操作时间点，调整存储器装置的响应于激活命令的激活操作与响应于预充电命令的预充电操作之间的预充电准备时间。
附图说明
根据以下结合附图的详细描述，将更清楚地理解发明构思的实施例，在附图中：
图1是根据发明构思的示例实施例的包括用于控制行锤击的存储器装置的系统的框图；
图2是根据发明构思的示例实施例的存储器装置的框图；
图3是图2的行锤击控制电路的框图；
图4A和图4B是用于描述图2的存储器装置的刷新操作和存储体激活操作的示图；
图5和图6是用于描述图3的行锤击管理电路的操作的示图；
图7、图8、图9和图10是用于描述图3的行锤击控制电路的操作的流程图；以及
图11是根据发明构思的示例实施例的包括用于控制行锤击的存储器装置的系统的框图。
具体实施方式
图1是根据发明构思的示例实施例的包括用于控制行锤击(row hammer)的存储器装置120的系统100的框图。
参照图1，系统100可包括主机装置110和存储器装置120。主机装置110可通过存储器总线130与存储器装置120通信地连接。
例如，主机装置110可包括计算系统(诸如，计算机、笔记本计算机、服务器、工作站、便携式通信终端、个人数字助理(PDA)、便携式多媒体播放器(PMP)、智能电话和可穿戴装置)。可选地，主机装置110可以是包括在计算系统中的一个或多个组件(诸如，图形卡)。
主机装置110可以是被配置为在系统100中执行通用计算机操作的功能块，并且可对应于中央处理器(CPU)、数字信号处理器(DSP)、图形处理器(GPU)或应用处理器(AP)。主机装置110可包括存储器控制器112，存储器控制器112被配置为管理去往存储器装置120的数据的发送和来自存储器装置120的数据的接收。
存储器控制器112可响应于主机装置110的存储器请求而访问存储器装置120。存储器控制器112可包括存储器物理层接口114，存储器物理层接口114用于执行与存储器装置120的接口连接操作(诸如，选择与存储器位置对应的行和列、将数据写入存储器位置、或读取数据)。存储器物理层接口114在下文中可被称为存储器PHY 114。
存储器控制器112可通过将命令(例如，命令信号)CMD和地址ADDR提供到存储器装置120来控制针对存储器装置120的写入操作或读取操作。另外，用于写入操作的数据DQ可从存储器控制器112被发送到存储器装置120，并且从存储器装置120读取的数据DQ可被发送到存储器控制器112。这些存储器访问操作可由存储器PHY 114以及存储器控制器112与存储器装置120之间的存储器总线130执行。
存储器PHY 114可包括针对存储器控制器112与存储器装置120之间的有效通信所需的信号、频率、时序、操作、详细操作参数和功能而提供的物理层、电层和逻辑层。存储器PHY 114可支持根据联合电子装置工程委员会(JEDEC)标准的双倍数据速率(DDR)和/或低功率DDR(LPDDR)协议特性。
存储器PHY 114可通过存储器总线130将存储器控制器112与存储器装置120连接。为了附图的简洁，示出时钟信号CLK、命令/地址(例如，命令/地址信号)CA和数据DQ各自通过存储器控制器112与存储器装置120之间的一条信号线被提供。然而，实际上，时钟信号CLK、命令/地址CA和数据DQ可通过总线或多条信号线被提供。存储器控制器112与存储器装置120之间的信号线可通过连接器连接。连接器可由引脚、焊球(ball)、信号线或其他硬件组件来实现。
时钟信号CLK可通过存储器总线130的时钟信号线从存储器控制器112发送到存储器装置120。命令/地址信号CA可通过存储器总线130的命令/地址总线从存储器控制器112发送到存储器装置120。芯片选择信号CS可通过存储器总线130的芯片选择线从存储器控制器112发送到存储器装置120。在芯片选择信号CS被激活为逻辑高的状态下通过命令/地址总线发送的信号可指示命令。数据DQ可通过存储器总线130的包括双向信号线的数据总线从存储器控制器112发送到存储器装置120或者从存储器装置120发送到存储器控制器112。
存储器装置120可根据存储器控制器112的控制写入或读取数据DQ，或者执行刷新操作。例如，存储器装置120可包括动态随机存取存储器(诸如，动态随机存取存储器(DRAM)、同步DRAM(SDRAM)、DDR SDRAM、LPDDR SDRAM或图形DDR SDRAM(GDDR SDRAM))。存储器装置120可包括存储器单元阵列200和行锤击控制电路210。
存储器单元阵列200可包括多条字线、多条位线以及形成在字线与位线彼此交叉的点处的多个存储器单元。存储器单元阵列200的存储器单元可包括易失性存储器单元(例如，DRAM单元)。
在行锤击监视时间帧期间，针对存储器单元阵列200的多个存储器单元行之中的至少一个存储器单元行，行锤击控制电路210可通过对激活命令(active command)进行计数，来获得第一计数值。在一个示例中，激活命令可以是行激活命令(row activecommand)。例如，在行锤击监视时间帧期间，行锤击控制电路210可通过对具有最大数量的访问的存储器单元行的激活命令进行计数，来获得第一计数值。例如，行锤击控制电路210可针对每个存储器单元行对激活命令的数量进行计数，并且可将与最大数量的激活命令对应的存储器单元行确定为具有最大数量的访问的存储器单元行。行锤击控制电路210可获得激活命令的最大数量作为第一计数值。行锤击控制电路210可通过对写入命令或读取命令进行计数来获得第二计数值，并且可基于第一计数值与第二计数值的比率来确定存储器单元行的行锤击的类型。
根据发明构思的示例实施例，行锤击控制电路210可根据确定的行锤击的类型来改变响应于存储器装置120的预充电命令的预充电操作时间点。例如，行锤击控制电路210可将针对特定存储器单元行的激活操作与预充电操作之间的时间间隔(在下文中，称为预充电准备时间)调整为增加。例如，行锤击控制电路210可将预充电准备时间增加为N(N是等于或大于2的自然数)倍的行操作(例如，与存储器单元行有关的操作)中的激活命令ACT与预充电命令PRECHARGE之间的tRAS时间参数(或tRAS时间)。当针对特定行(例如，特定存储器单元行)的预充电操作时间点被延迟时，即使当针对特定行的激活命令被附加接收到时，针对特定行的激活操作也可被延迟，使得激活操作在预充电操作之后被执行。
根据发明构思的示例实施例，行锤击控制电路210可根据确定的行锤击的类型而对行进行重新路由使得存储器装置120的另外的存储器单元行被访问，或可阻断存储器装置120的命令。因此，存储器装置120的行锤击可被减轻。
图2是根据发明构思的示例实施例的存储器装置120的框图。
参照图1和图2，存储器装置120可包括存储器单元阵列(MCA)200、行解码器202、字线驱动器204、列解码器206、输入和输出门控电路(或I/O门控电路)208、控制逻辑电路220、地址缓冲器230、命令缓冲器240、命令解码器250、数据输入缓冲器(或输入缓冲器)260和数据输出缓冲器(或输出缓冲器)270。存储器装置120还可包括时钟缓冲器、模式寄存器组(MRS)、电压生成电路、刷新控制电路等。
存储器单元阵列200可包括以矩阵形式设置的多个存储器单元，在矩阵形式中，存储器单元以行和列被布置。存储器单元阵列200可包括连接到存储器单元的多条字线WL(例如，WL1、WL2、WL3……、WLn、……，其中，n为大于3的自然数)和多条位线BL。多条字线WL可连接到存储器单元的行，多条位线BL可连接到存储器单元的列。连接到激活的字线WL的存储器单元的数据可由连接到位线BL的感测放大器感测并放大。存储器单元阵列200可包括第一存储体BANK1、第二存储体BANK2、第三存储体BANK3和第四存储体BANK4。第一存储体BANK1至第四存储体BANK4中的每个可包括正常单元阵列NCA(图6)和冗余单元阵列RCA(图6)。当正常单元阵列NCA中的存储器单元被确定为故障时，该存储器单元可通过使用冗余单元阵列RCA中的冗余存储器单元被修复。本实施例示出包括四个存储体的存储器装置120的示例。然而，根据发明构思的示例实施例，存储器装置120可包括任意数量的存储体。例如，存储器装置120可包括多于四个或少于四个存储体。
行解码器202可选择存储器单元阵列200的多条字线WL中的任何一条。行解码器202可对从地址缓冲器230接收的行地址ROW_ADDR进行解码，选择与行地址ROW_ADDR对应的字线WL，并且可将选择的字线WL连接到被配置为激活该选择的字线WL的字线驱动器204。
列解码器206可从存储器单元阵列200的多条位线BL之中选择预定位线BL。列解码器206可通过对从地址缓冲器230接收的列地址COL_ADDR进行解码来生成列选择信号，并且可将根据列选择信号选择的位线BL连接到输入和输出门控电路208。
输入和输出门控电路208可包括读取数据锁存器和写入驱动器，读取数据锁存器被配置为存储根据列选择信号选择的位线BL的读取数据，写入驱动器被配置为将写入数据写入存储器单元阵列200中。存储在输入和输出门控电路208的读取数据锁存器中的读取数据可通过数据输出缓冲器270被提供到数据总线，并且作为数据DQ被输出到主机装置110。作为数据DQ从主机装置输出的写入数据可通过连接到数据总线的数据输入缓冲器260以及输入和输出门控电路208的写入驱动器而被施加到存储器单元阵列200。
命令解码器250可对由命令缓冲器240接收的命令信号CMD进行解码，并且将与解码的命令信号CMD对应的命令(例如，激活命令ACT、写入命令WR、读取命令RD、预充电命令PRECHARGE等)提供到控制逻辑电路220。
控制逻辑电路220可接收时钟信号CLK和命令CMD，并且可生成用于控制存储器装置120的操作时序和/或存储器操作的控制信号。控制逻辑电路220可将控制信号提供到存储器装置120的电路，使得存储器装置120可根据在操作中设置的配置和存储在MRS中的控制参数被执行。控制逻辑电路220可通过使用控制信号从存储器单元阵列200读取数据并且将数据写入存储器单元阵列200中。
在行锤击监视时间帧期间，根据特定存储器单元行的行锤击的类型，行锤击控制电路210可通过改变响应于预充电命令的预充电操作时间点来调整预充电准备时间，可对行进行重新路由使得另外的存储器单元行被访问，或可阻断存储器装置120的命令。
图3是图2的行锤击控制电路210的框图。图4A和图4B是用于描述图2的存储器装置120的刷新操作和存储体激活操作的示图。图5和图6是用于描述图3的行锤击管理电路350的操作的示图。在下文中，行锤击控制电路210通常表示被配置为控制或管理行锤击的硬件、固件、软件或它们的组合。
参照图2和图3，行锤击控制电路210可被配置为监视针对存储器单元阵列200中的一个或多个存储器单元行的行锤击，并且根据特定存储器单元行的行锤击的类型来控制行锤击。特定存储器单元行表示在预定时间段期间具有最大数量的访问或最大数量的激活命令的存储器单元行。如图4A中所示，预定时间段可被设置为在JEDEC标准中定义的32ms或64ms的刷新窗口时间tREFw。根据发明构思的示例实施例，预定时间段可被设置为图4A的基本刷新率时间tREFi(或基本刷新率)。基本刷新率可例如由在32ms的刷新窗口时间内的大约8K(千)的刷新命令REFRESH的数量来定义。在下文中，预定时间段可被称为行锤击监视时间帧或由控制逻辑电路220设置的时间窗口。
行锤击控制电路210可包括行锤击监视电路310和行锤击管理电路350。行锤击监视电路310可通过针对至少一个存储器单元行计算激活命令ACT的数量和写入命令或读取命令WR/RD的数量来监视行锤击，并且可基于激活命令ACT的数量与写入命令或读取命令WR/RD的数量之间的比率来确定针对特定存储器单元行的行锤击的类型。行锤击监视电路310可包括被配置为提供第一计数值CT1的第一计数器320、被配置为提供第二计数值CT2的第二计数器330、以及计数值的比率比较器电路(或CT1/CT2比率比较器电路)340。第一计数值CT1可对应于激活命令ACT的数量，第二计数值CT2可对应于写入命令或读取命令WR/RD的数量。
在行锤击监视时间帧期间，第一计数器320可将通过对从命令解码器250提供的激活命令ACT的数量进行计数而获得的第一计数值CT1提供到比率比较器电路340，第二计数器330可将通过对由命令解码器250提供的写入命令或读取命令WR/RD进行计数而获得的第二计数值CT2提供到比率比较器电路340。
根据发明构思的示例实施例，行锤击监视电路310可连接到数据输入缓冲器260和数据输出缓冲器270，数据输入缓冲器260和数据输出缓冲器270被配置为响应于写入命令WR或读取命令RD而发送写入数据DQ或读取数据DQ。在这种情况下，在行锤击监视时间帧期间，行锤击监视电路310的第二计数器330可通过对经由数据总线的数据发送和数据接收的数量进行计数来提供第二计数值CT2。
比率比较器电路340可计算第一计数值CT1与第二计数值CT2之间的比率，以确定行锤击的类型。该比率可以是第一计数值CT1与第二计数值CT2的比率(换句话说，CT1/CT2比率)。CT1/CT2比率可与存储在第一寄存器341、第二寄存器342和第三寄存器343中的多个阈值进行比较。第一阈值THRESHOLD1可被存储在第一寄存器341中，大于第一阈值THRESHOLD1的第二阈值THRESHOLD2可被存储在第二寄存器342中，大于第二阈值THRESHOLD2的第三阈值THRESHOLD3可被存储在第三寄存器343中。应理解，附加的寄存器可被包括在比率比较器电路340中。例如，比率比较器电路340可包括存储第四阈值的第四寄存器。第一阈值THRESHOLD1可被设置为与相对小的数量的激活命令ACT对应的最小阈值，第三阈值THRESHOLD3可被设置为与相对大的数量的激活命令ACT对应的最大阈值。
比率比较器电路340可通过比较CT1/CT2比率与第一阈值THRESHOLD1至第三阈值THRESHOLD3来确定行锤击的类型。当CT1/CT2比率超过第三阈值THRESHOLD3时，比率比较器电路340可确定强行锤击。计数值的比率比较器电路340可在CT1/CT2比率在第二阈值THRESHOLD2与第三阈值THRESHOLD3之间时确定中等行锤击，并且可在CT1/CT2比率在第一阈值THRESHOLD1与第二阈值THRESHOLD2之间时确定弱行锤击。由比率比较器电路340确定的行锤击的类型可被提供到行锤击管理电路350。
基于行锤击的类型，行锤击管理电路350可执行用于减轻行锤击的操作，例如，1)通过改变响应于预充电命令的预充电操作时间点来调整预充电准备时间的操作，2)对行进行重新路由的操作，3)阻断命令的操作等。根据JEDEC标准，tRAS时间可以是在激活命令ACT被施加到存储器单元阵列200的存储体的时间点与预充电命令PRECHARGE被施加到存储器单元阵列200的同一存储体的时间点之间的时间。如图4B中所示，在时间点T1的激活命令ACT与在时间点T2的预充电命令PRECHARGE之间的时间指示tRAS时间参数。在tRAS时间期间，在位线BL的感测和放大操作之后，可在存储器单元中恢复根据激活命令ACT连接到同一存储体的选择的字线WL的存储器单元的数据。因此，tRAS时间可被称为行激活时间。然而，关于tRAS时间参数，当比存储器单元的恢复操作早地执行响应于预充电命令PRECHARGE的位线BL的预充电操作时，可能发生数据损坏(诸如，位反转(bit flip))。
行锤击管理电路350可包括tRAS控制电路351、行重新路由电路352和命令阻断电路353。根据行锤击的类型，tRAS控制电路351可通过改变响应于预充电命令的预充电操作时间点来增加预充电准备时间。例如，tRAS控制电路351可通过延迟预充电操作时间点来增加预充电准备时间，并且可支持将存储器单元的恢复操作执行足够的时间段。tRAS控制电路351可在激活命令ACT之后延迟预充电命令PRECHARGE的操作时间点，以将预充电准备时间增加到2倍(2x)、4倍(4x)或8倍(8x)的tRAS时间参数。
行重新路由电路352可将确定为与行锤击的类型之中的强行锤击对应的存储器单元行改变为另外的存储器单元行。在图6中，存储器单元阵列200可包括正常单元阵列NCA和冗余单元阵列RCA，正常单元阵列NCA的缺陷存储器单元行可通过使用冗余单元阵列RCA的存储器单元行被修复。出于区别的目的，正常单元阵列NCA的存储器单元行被称为正常单元行，冗余单元阵列RCA的存储器单元行被称为冗余单元行。如图6中所示，行重新路由电路352可用冗余单元行602替换与强行锤击对应的正常单元行601。当强行锤击的存储器单元行被访问时，行重新路由电路352可支持对冗余存储器单元行而非强行锤击的存储器单元行的访问。
当存储器单元行被确定为与行锤击的类型之中的强行锤击对应时，命令阻断电路353可阻断施加到存储器装置120的命令CMD。命令阻断电路353可通过禁用命令缓冲器240来阻断命令CMD，以防止由于强行锤击导致的故障。
在行锤击监视时间帧期间，根据基于激活命令的数量与写入命令或读取命令的数量之间的比率而确定的行锤击的类型，行锤击控制电路210可通过改变响应于预充电命令的预充电操作时间点来调整预充电准备时间，对行进行重新路由，或阻断预充电命令，因此可减轻存储器装置120的行锤击。在图4B中，CK_t和CK_c表示时钟信号，DES表示装置取消选择命令。
图7至图10是用于描述图3的行锤击控制电路210的操作的流程图。
参照图1、图2、图3和图7，在操作S710中，系统100可执行初始化。当系统100上电时，存储器控制器112和存储器装置120可根据预定方法执行初始设置操作。在存储器装置120的初始化期间，可设置默认操作参数。例如，行锤击监视电路310的第一计数值CT1和第二计数值CT2可被重置为0。另外，在存储器装置120的初始化期间，系统100的供应者或用户可设置行锤击监视时间帧，并且可设置作为用于确定行锤击的类型的标准的第一阈值THRESHOLD1至第三阈值THRESHOLD3。本实施例示出了设置三个阈值THRESHOLD1至THRESHOLD3的示例。然而，根据实施例，可设置各种数量的阈值。例如，可设置少于三个阈值或多于三个阈值。
在操作S720中，针对至少一个存储器单元行，行锤击控制电路210可通过计算激活命令ACT的数量和写入命令或读取命令WR/RD的数量，来监视行锤击。在行锤击监视时间帧期间，行锤击控制电路210可通过计算通过对激活命令ACT的数量进行计数而获得的第一计数值CT1和通过对写入命令或读取命令WR/RD的数量进行计数而获得的第二计数值CT2，来监视行锤击。根据发明构思的示例实施例，可通过对经由数据总线的数据发送和接收的数量进行计数来提供第二计数值CT2。
在操作S730中，行锤击控制电路210可基于第一计数值CT1与第二计数值CT2之间的比率确定行锤击的类型。行锤击控制电路210可根据CT1/CT2比率确定弱行锤击、中等行锤击和强行锤击。此后，根据确定的行锤击的类型，行锤击控制电路210可通过改变响应于预充电命令的预充电操作时间点来调整预充电准备时间(S740)，可对行进行重新路由(S750)，或可阻断命令(S760)，以控制行锤击。
如图8中所示，行锤击控制电路210可执行包括操作S731至操作S733的确定行锤击的类型的操作S730。在操作S731中，行锤击控制电路210可比较CT1/CT2比率与第一阈值THRESHOLD1。换句话说，行锤击控制电路210可确定CT1/CT2比率是否超过第一阈值THRESHOLD1。当CT1/CT2比率未超过第一阈值THRESHOLD1(否)时，行锤击控制电路210可进行到操作S741，并且当CT1/CT2比率超过第一阈值THRESHOLD1(是)时，行锤击控制电路210可进行到操作S732。在操作S741中，行锤击控制电路210可确定未发生行锤击，并且可允许存储体激活操作在正常的1倍(1x)的tRAS时间期间执行(例如，执行1倍(1x)tRAS操作)。
在操作S732中，行锤击控制电路210可比较CT1/CT2比率与第二阈值THRESHOLD2。换句话说，行锤击控制电路210可确定CT1/CT2比率是否超过第二阈值THRESHOLD2。当CT1/CT2比率未超过第二阈值THRESHOLD2(否)时，行锤控制电路210可进行到操作S742，并且当CT1/CT2比率超过第二阈值THRESHOLD2(是)时，行锤控制电路210可进行到操作S733。在操作S742中，行锤击控制电路210可确定发生第一阈值THRESHOLD1与第二阈值THRESHOLD2之间的弱行锤击，并且可通过使tRAS时间变成两倍而允许存储体激活操作执行持续2倍(2x)的tRAS时间(例如，执行2倍(2x)tRAS操作)。
在操作S733中，行锤击控制电路210可比较CT1/CT2比率与第三阈值THRESHOLD3。换句话说，行锤击控制电路210可确定CT1/CT2比率是否超过第三阈值THRESHOLD3。当CT1/CT2比率未超过第三阈值THRESHOLD3(否)时，行锤控制电路210可进行到操作S743，并且当CT1/CT2比率超过第三阈值THRESHOLD3(是)时，行锤控制电路210可进行到操作S744。在操作S743中，行锤击控制电路210可确定发生第二阈值THRESHOLD2与第三阈值THRESHOLD3之间的中等行锤击，并且可通过使tRAS时间变成四倍而允许存储体激活操作执行持续4倍(4x)的tRAS时间(例如，执行4倍(4x)tRAS操作)。
在操作S744中，当CT1/CT2比率超过第三阈值THRESHOLD3时，行锤击控制电路210可确定发生强行锤击，并且可通过将tRAS时间增加到八倍来允许存储体激活操作执行持续8倍(8x)的tRAS时间(例如，执行8倍(8x)tRAS操作)。
针对强行锤击，当行锤击控制电路210执行存储体激活操作持续8倍(8x)的tRAS时间时，系统100的操作和性能可能大为降低。为防止这样，当CT1/CT2比率超过第三阈值THRESHOLD3(是)时，行锤击控制电路210可进行到如图9中所示的操作S750或进行到如图10中所示的操作S760。
在图9的操作S750中，行锤击控制电路210可将正常单元阵列NCA的与强行锤击对应的存储器单元行与冗余单元阵列RCA的冗余单元行互换。因此，当访问强行锤击的存储器单元行时，可访问冗余存储器单元行，而不是强行锤击的存储器单元行。
在图10的操作S760中，行锤击控制电路210可阻断施加到存储器装置120的命令CMD。命令阻断电路353可通过禁用命令缓冲器240来阻断命令CMD。因此，存储器装置120可防止由于强行锤击导致的故障。
再次参照图7，根据行锤击的类型，行锤击控制电路210可在操作S740中通过改变响应于预充电命令的预充电操作时间点来调整预充电准备时间，可在操作S750中对行进行重新路由，或可在操作S760中阻断命令，然后可进行到操作S770。
在操作S770中，行锤击控制电路210可确定行锤击监视时间帧是否过去。当行锤击监视时间帧尚未过去(否)时，行锤击控制电路210可进行到操作S720，并且重复地执行行锤击监视操作。当行锤击监视时间帧过去(是)时，行锤击控制电路210可进行到操作S710，并且执行存储器装置120的初始化。这里，第一计数值CT1和第二计数值CT2可被重置为0。
图11是根据发明构思的示例实施例的包括用于控制行锤击的存储器装置的系统1000的框图。
参照图11，系统1000可包括相机1100、显示器1200、音频处理器1300、调制解调器1400、DRAM 1500a和1500b、闪存1600a和1600b、输入/输出(I/O)装置1700a和1700b、以及AP1800。系统1000可由膝上型计算机、移动终端、智能电话、平板个人计算机(PC)、可穿戴装置、健康护理装置或物联网(IoT)装置来实现。另外，系统1000可由服务器或PC实施。
相机1100可根据用户的控制拍摄静止图像或视频，存储拍摄的图像/视频数据，或者将拍摄的图像/视频数据发送到显示器1200。音频处理器1300可处理包括在闪存1600a和1600b(例如，闪存1600a和1600b中的存储介质1620)或网络的内容中的音频数据。调制解调器1400可调制和发送用于发送和接收有线/无线数据的信号，并且接收端可解调信号以恢复原始信号。I/O装置1700a和1700b可包括用于提供数字输入和/或输出功能的装置，诸如，通用串行总线(USB)、存储装置、数字相机、安全数字(SD)卡、数字通用盘(DVD)、网络适配器、触摸屏等。
AP 1800可使用控制器1810和接口1830来控制系统1000的总体操作。AP 1800可控制显示器1200显示存储在闪存1600a和1600b中的内容的一部分。当用户输入通过I/O装置1700a和1700b被接收到时，AP 1800可执行与用户输入对应的控制操作。AP 1800可包括加速器(例如，加速器块或加速器芯片)1820，加速器块是用于人工智能(AI)数据计算的专用电路，或者加速器芯片1820可与AP 1800分开设置。DRAM 1500b可附加地安装在加速器块或加速器芯片1820中。加速器可以是在AP 1800的特定功能中专用的功能块，并且可包括作为在图形数据处理中专用的功能块的GPU、作为在AI计算和推断中专用的块的神经处理器(NPU)、以及作为在数据传输中专用的块的数据处理单元(DPU)。
系统1000可包括多个DRAM 1500a和1500b。AP 1800可根据符合JEDEC标准的命令和MRS来控制DRAM 1500a和1500b，或者可通过设置用于使用与低电压/高速/可靠性相关的商业专用功能和循环冗余校验(CRC)/纠错码(ECC)功能的DRAM接口规则，来执行通信。例如，AP 1800可通过使用根据JEDEC标准的接口(诸如，LPDDR4、LPDDR5等)来与DRAM 1500a通信，并且可通过设置用于针对加速器控制具有比DRAM 1500a大的带宽的DRAM 1500b的新的DRAM接口规则，来与DRAM 1500b通信。
图11仅示出了DRAM 1500a和1500b。然而，发明构思不限于此，并且满足关于针对AP 1800或加速器芯片1820的带宽、响应速率和电压的条件的存储器(诸如，相变随机存取存储器(PRAM)、静态随机存取存储器(SRAM)、磁阻随机存取存储器(MRAM)、电阻随机存取存储器(RRAM)、铁电随机存取存储器(FRAM)或混合型随机存取存储器(RAM))中的任何一种可被使用。与I/O装置1700a和1700b或闪存1600a和1600b相比，DRAM 1500a和1500b可具有相对小的延迟和相对较小的带宽。DRAM 1500a和1500b可在系统1000的通电时间点被初始化，用操作系统和应用数据加载，并且DRAM 1500a和1500b可用作操作系统和应用数据的临时存储装置或用作各种软件代码的执行空间。
在DRAM 1500a和1500b中，加法/减法/乘法/除法的四种基本算术运算、向量运算、地址运算或快速傅里叶变换(FFT)运算可被执行。另外，在DRAM1500a和1500b中，用于推断的功能可被执行。这里，推断可通过使用人工神经网络的深度学习算法来执行。深度学习算法可包括其中通过使用各种数据训练模型的训练操作和其中训练的模型识别数据的推断操作。根据发明构思的示例实施例，由用户通过使用相机1100拍摄的图像可以是被处理并存储在DRAM 1500b中的信号，并且加速器块或加速器芯片1820可执行用于通过使用存储在DRAM 1500b中的数据来识别数据的AI数据计算和用于推断的功能。
系统1000可包括具有比DRAM 1500a和1500b大的容量的多个存储装置或多个闪存1600a和1600b。加速器块或加速器芯片1820可通过使用闪存1600a和1600b来执行训练操作和AI数据计算。根据发明构思的示例实施例，通过使用包括在存储器控制器1610中的计算装置，闪存1600a和1600b可比AP 1800和/或加速器芯片1820高效地执行由AP 1800和/或加速器芯片1820执行的训练操作和推断的AI数据计算。闪存1600a和1600b可存储由相机1100拍摄的照片或存储从数据网络发送的数据。例如，可存储增强现实(AR)/虚拟现实(VR)、高清(HD)或超高清(UHD)内容。
在行锤击监视时间帧期间，系统1000可基于激活命令的数量与读取命令或写入命令的数量之间的比率来确定针对DRAM 1500a和1500b的行锤击的类型，并且基于确定的行锤击的类型，系统1000可改变响应于预充电命令的预充电操作时间点以调整预充电准备时间，对行进行重新路由，或阻断命令，以便减轻DRAM 1500a和1500b的行锤击。
虽然已经参照发明构思的实施例具体示出和描述了发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可在其中进行形式和细节上的各种改变。

Claims (20)

1.一种存储器装置，包括：
存储器单元阵列，包括多个存储器单元行；
多个连接器，用于将所述存储器装置连接到所述存储器装置外部的装置；
控制逻辑电路，被配置为：响应于从外部接收的激活命令、写入命令、读取命令或预充电命令，对所述多个存储器单元行执行行操作、写入操作、读取操作或预充电操作；以及
输入和输出电路，被配置为将根据写入操作或读取操作的数据发送到所述多个连接器，
其中，控制逻辑电路还被配置为：在行锤击监视时间帧期间，针对所述多个存储器单元行之中的第一存储器单元行，通过对激活命令进行计数来计算第一计数值并且通过对写入命令或读取命令进行计数来计算第二计数值；基于第一计数值与第二计数值的比率，确定第一存储器单元行的行锤击的类型；以及根据确定的行锤击的类型，通过改变预充电操作时间点来调整激活操作与预充电操作之间的预充电准备时间。
2.根据权利要求1所述的存储器装置，其中，在行锤击监视时间帧期间，第一存储器单元行具有来自所述存储器装置外部的装置的最大数量的访问。
3.根据权利要求1所述的存储器装置，其中，控制逻辑电路包括：寄存器，被配置为存储用于确定行锤击的类型的第一阈值、第二阈值和第三阈值，并且
第一阈值是第一阈值至第三阈值中的最小值，第三阈值是第一阈值至第三阈值中的最大值。
4.根据权利要求3所述的存储器装置，其中，控制逻辑电路还被配置为：当所述比率在第一阈值与第二阈值之间时，确定在第一存储器单元行中发生弱行锤击，并且将预充电准备时间增加到第一时间。
5.根据权利要求4所述的存储器装置，其中，第一时间是两倍的激活命令与预充电命令之间的行激活时间tRAS时间参数。
6.根据权利要求4所述的存储器装置，其中，控制逻辑电路还被配置为：当所述比率在第二阈值与第三阈值之间时，确定在第一存储器单元行中出现中等行锤击，并且将预充电准备时间增加到比第一时间大的第二时间。
7.根据权利要求6所述的存储器装置，其中，第二时间是四倍的激活命令与预充电命令之间的tRAS时间参数。
8.根据权利要求6所述的存储器装置，其中，控制逻辑电路还被配置为：当所述比率超过第三阈值时，确定在第一存储器单元行中发生强行锤击，并且将预充电准备时间增加到比第二时间大的第三时间。
9.根据权利要求8所述的存储器装置，其中，第三时间是八倍的激活命令与预充电命令之间的tRAS时间参数。
10.根据权利要求1至权利要求9中的任一项所述的存储器装置，其中，控制逻辑电路还被配置为：基于通过输入和输出电路发送的数据来获得第二计数值。
11.根据权利要求1至权利要求9中的任一项所述的存储器装置，其中，控制逻辑电路还被配置为：使用所述存储器装置中的刷新窗口时间作为行锤击监视时间帧。
12.根据权利要求1至权利要求9中的任一项所述的存储器装置，其中，控制逻辑电路还被配置为：使用所述存储器装置中的基本刷新率时间作为行锤击监视时间帧。
13.根据权利要求1至权利要求9中的任一项所述的存储器装置，其中，控制逻辑电路还被配置为：在行锤击监视时间帧过去之后，重置第一计数值和第二计数值。
14.一种包括多个存储器单元行的存储器装置的操作方法，所述操作方法包括：
在行锤击监视时间帧期间，针对所述多个存储器单元行之中的第一存储器单元行，通过对激活命令进行计数来获得第一计数值，其中，第一存储器单元行在行锤击监视时间帧期间具有最大数量的访问；
在行锤击监视时间帧期间，针对第一存储器单元行，通过对写入命令或读取命令进行计数来获得第二计数值；
基于第一计数值与第二计数值的比率，确定第一存储器单元行的行锤击的类型；以及
根据确定的行锤击的类型，通过改变预充电操作时间点，调整存储器装置的响应于激活命令的激活操作与响应于预充电命令的预充电操作之间的预充电准备时间。
15.根据权利要求14所述的操作方法，还包括：根据确定的行锤击的类型执行行重新路由操作，在行重新路由操作中，对第一存储器单元行的访问被改变到第二存储器单元行。
16.根据权利要求14所述的操作方法，还包括：根据确定的行锤击的类型，通过禁用存储器装置的命令缓冲器而阻断激活命令、写入命令、读取命令或预充电命令。
17.根据权利要求14至权利要求16中的任一项所述的操作方法，其中，获得第二计数值的步骤包括：基于通过存储器装置的输入和输出电路发送的数据来获得第二计数值。
18.根据权利要求14至权利要求16中的任一项所述的操作方法，其中，行锤击监视时间帧是存储器装置中的刷新窗口时间。
19.根据权利要求14至权利要求16中的任一项所述的操作方法，其中，行锤击监视时间帧是存储器装置中的基本刷新率时间。
20.根据权利要求14至权利要求16中的任一项所述的操作方法，还包括：在行锤击监视时间帧过去之后，重置第一计数值和第二计数值。
CN202210876120.2A 2021-08-05 2022-07-25 存储器装置和存储器装置的操作方法 Pending CN115910146A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210103435A KR20230021496A (ko) 2021-08-05 2021-08-05 로우 해머 제어 방법 및 메모리 장치
KR10-2021-0103435 2021-08-05

Publications (1)

Publication Number Publication Date
CN115910146A true CN115910146A (zh) 2023-04-04

Family

ID=85152034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210876120.2A Pending CN115910146A (zh) 2021-08-05 2022-07-25 存储器装置和存储器装置的操作方法

Country Status (3)

Country Link
US (2) US11967352B2 (zh)
KR (1) KR20230021496A (zh)
CN (1) CN115910146A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11948656B1 (en) * 2022-09-21 2024-04-02 Micron Technology, Inc. Counter management for memory systems

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9032141B2 (en) * 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
WO2014193412A1 (en) 2013-05-31 2014-12-04 Hewlett-Packard Development Company, L.P. Memory error determination
US10497409B2 (en) 2014-12-17 2019-12-03 International Business Machines Corporation Implementing DRAM row hammer avoidance
US9911484B2 (en) * 2016-06-29 2018-03-06 Micron Technology, Inc. Oscillator controlled random sampling method and circuit
KR102499255B1 (ko) 2018-02-19 2023-02-13 에스케이하이닉스 주식회사 통합 메모리 디바이스 및 그의 동작 방법
KR102358563B1 (ko) * 2018-05-09 2022-02-04 삼성전자주식회사 로우 해머 핸들링과 함께 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US11054995B2 (en) 2018-09-07 2021-07-06 Micron Technology, Inc. Row hammer protection for a memory device
KR102617016B1 (ko) * 2018-09-17 2023-12-27 삼성전자주식회사 자주 접근되는 어드레스를 검출하는 레지스터 클럭 드라이버를 포함하는 메모리 모듈
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
KR20210016981A (ko) 2019-08-06 2021-02-17 에스케이하이닉스 주식회사 로우 해머 방지 회로, 로우 해머 방지 회로를 포함하는 메모리 모듈 및 이를 포함하는 메모리 시스템
KR20230043618A (ko) * 2021-09-24 2023-03-31 삼성전자주식회사 로우 해머 제어 방법 및 메모리 장치

Also Published As

Publication number Publication date
US11967352B2 (en) 2024-04-23
KR20230021496A (ko) 2023-02-14
US20230044186A1 (en) 2023-02-09
US20240233801A1 (en) 2024-07-11

Similar Documents

Publication Publication Date Title
US11664061B2 (en) Memory devices including processing elements, and memory systems including memory devices
US20240221815A1 (en) Memory device and method for controlling row hammer
US20230205428A1 (en) Memory module and memory system including row hammer counter chip and operating method thereof
US20240233801A1 (en) Method of controlling row hammer and a memory device
US20230178140A1 (en) Memory devices and methods for controlling row hammer
US20230128653A1 (en) Memory device and method for controlling row hammer
EP4095701A1 (en) Memory device and method of controlling row hammer
US20230386563A1 (en) Memory device, electronic device including the same, and operating method of electronic device
US20230376414A1 (en) Memory systems and controllers for generating a command address and methods of operating same
CN116092547A (zh) 存储器装置、存储器系统及该存储器装置的操作方法
US20240096391A1 (en) Memory devices and methods thereof for managing row hammer events therein
US11922992B2 (en) Memory device including sub word line driving circuit
US11804254B2 (en) Memory device and method of refreshing memory device based on temperature
KR20230086543A (ko) 로우 해머 제어 방법 및 메모리 장치
US20240144988A1 (en) Memory device, memory system including memory device, and method of operating memory device
US20230236732A1 (en) Memory device
US20240160732A1 (en) Memory device, operating method of memory device, and memory system
US20240096395A1 (en) Device, operating method, memory device, and cxl memory expansion device
KR20220159860A (ko) 로우 해머 제어 방법 및 메모리 장치
KR20240068513A (ko) 메모리 장치, 메모리 장치의 동작 방법 및 메모리 시스템
KR20240062601A (ko) 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication