KR101899231B1 - 메모리로의 전력 이용가능성 정보 제공 - Google Patents

메모리로의 전력 이용가능성 정보 제공 Download PDF

Info

Publication number
KR101899231B1
KR101899231B1 KR1020167035634A KR20167035634A KR101899231B1 KR 101899231 B1 KR101899231 B1 KR 101899231B1 KR 1020167035634 A KR1020167035634 A KR 1020167035634A KR 20167035634 A KR20167035634 A KR 20167035634A KR 101899231 B1 KR101899231 B1 KR 101899231B1
Authority
KR
South Korea
Prior art keywords
memory
availability information
power
controller
power availability
Prior art date
Application number
KR1020167035634A
Other languages
English (en)
Other versions
KR20170007458A (ko
Inventor
그라지아노 미리치그니
코라도 빌라
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20170007458A publication Critical patent/KR20170007458A/ko
Application granted granted Critical
Publication of KR101899231B1 publication Critical patent/KR101899231B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/142—Contactless power supplies, e.g. RF, induction, or IR
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명은 메모리로 전력 이용가능성 정보를 제공하기 위한 장치들 및 방법들을 포함한다. 다수의 실시예는 메모리 및 제어기를 포함한다. 제어기는 메모리로 전력 또는 전력 이용가능성 정보를 제공하도록 구성되며, 메모리는 전력 이용가능성 정보에 적어도 부분적으로 기초하여 그것의 동작을 조절할지를 결정하도록 구성된다.

Description

메모리로의 전력 이용가능성 정보 제공{PROVIDING POWER AVAILABILITY INFORMATION TO MEMORY}
본 발명은 일반적으로 반도체 메모리 및 방법들, 그리고 보다 상세하게는, 메모리로 전력 이용가능성 정보를 제공하는 것에 관한 것이다.
메모리 디바이스들은 통상적으로 컴퓨터들 또는 다른 전자 디바이스들에 내부의, 반도체, 집적 회로들 및/또는 외부의 착탈가능한 디바이스들로서 제공된다. 휘발성 및 비-휘발성 메모리를 포함하여 많은 상이한 유형의 메모리가 존재한다. 휘발성 메모리는 이의 데이터를 유지하기 위해 전력을 필요로 할 수 있으며, 그 중에서도, 랜덤-액세스 메모리(RAM), 동적 랜덤 액세스 메모리(DRAM), 및 동기식 동적 랜덤 액세스 메모리(SDRAM)를 포함할 수 있다. 비-휘발성 메모리는 전력이 공급되지 않을 때 저장된 데이터를 유지할 수 있으며, 그 중에서도, NAND 플래시 메모리, NOR 플래시 메모리, 상 변화 랜덤 액세스 메모리(PCRAM), 저항성 랜덤 액세스 메모리(RRAM), 및 자기식 랜덤 액세스 메모리(MRAM)를 포함할 수 있다.
메모리 디바이스들은 고체 상태 드라이브(SSD)를 형성하기 위해 함께 조합될 수 있다. SSD는 다양한 다른 유형의 비-휘발성 및 휘발성 메모리 중에서도, 비-휘발성 메모리(예를 들어, NAND 플래시 메모리, NOR 플래시 메모리, 이-멀티미디어카드(eMMC; eMultiMediaCard) 메모리, 범용 플래시 저장(UFS) 메모리, 및/또는 무선 메모리)를 포함할 수 있고/있거나, 휘발성 메모리(예를 들어, DRAM 및/또는 SRAM)를 포함할 수 있다. 플래시 메모리 디바이스들은 전하 저장 구조 이를테면 예를 들어, 플로팅 게이트에 데이터를 저장하는 메모리 셀들을 포함할 수 있으며, 광범위한 전자 애플리케이션을 위한 비-휘발성 메모리로서 이용될 수 있다. 플래시 메모리 디바이스들은 높은 메모리 밀도들, 높은 신뢰성, 낮은 전력 소모를 가능하게 하는 단일-트랜지스터 메모리 셀을 사용할 수 있다.
어레이 아키텍처 내 메모리 셀들은 타겟(예를 들어, 원하는) 데이터 상태로 프로그램될 수 있다. 예를 들어, 전기적 전하는 셀을 특정한 데이터 상태로 프로그램하기 위해 메모리 셀의 전하 저장 구조(예를 들어, 플로팅 게이트) 상에 배치되거나 이로부터 소거될 수 있다. 메모리 셀의 전하 저장 구조 상에 저장된 전하는 셀의 임계 전압(Vt)을 나타낼 수 있으며, 메모리 셀의 상태(예를 들어, 데이터 상태)는 셀의 전하 저장 구조 상에 저장된 전하(예를 들어, Vt)를 감지함으로써 결정될 수 있다.
메모리는 동작하는 동안, 이를테면 메모리의 셀들 상에서 수행되는 프로그램, 감지, 및/또는 소거 동작들 동안 전력(예를 들어, 조정된 공급 전압에서의 전류)을 소비할 수 있다. 이러한 전력은 예를 들어, 호스트에 의해 제공될 수 있다. 그러나, 메모리는 호스트가 메모리로 얼마나 많은 전력을 제공할 수 있는지(예를 들어, 이의 한도)를 모를 수 있으며, 그에 따라 메모리는 그것이 그것의 현재 동작을 지속시키기에 충분한 전력을 가지고 있는지 모를 수 있다. 동작 동안 메모리의 전력 소비가 호스트에 의해 제공될 수 있는 전력량을 초과하는 경우, 메모리의 동작은 실패할 수 있다.
도 1은 본 발명의 다수의 실시예에 따른 컴퓨팅 시스템의 블록도를 예시한다.
도 2는 본 발명의 다수의 실시예에 따른 메모리로 전력 이용가능성 정보를 제공하는 것과 연관된 타이밍도들의 예를 예시한다.
도 3은 본 발명의 다수의 실시예에 따른 메모리로 전력 이용가능성 정보를 제공하는 것과 연관된 타이밍도들의 예를 예시한다.
도 4는 본 발명의 다수의 실시예에 따른 메모리로 전력 이용가능성 정보를 제공하는 것과 연관된 타이밍도들의 예를 예시한다.
본 발명은 메모리로 전력 이용가능성 정보를 제공하기 위한 장치들 및 방법들을 포함한다. 다수의 실시예는 메모리 및 제어기를 포함한다. 제어기는 메모리로 전력 또는 전력 이용가능성 정보를 제공하도록 구성되며, 메모리는 전력 이용가능성 정보에 적어도 부분적으로 기초하여 그것의 동작을 조절할지를 결정하도록 구성된다.
본 발명에 따른 메모리로 전력 이용가능성 정보를 제공하는 것은 메모리에 메모리가 그것의 현재 동작 조건(예를 들어, 현재 전력 소비)으로 계속해서 동작할(예를 들어, 계속해서 동작하기에 충분한 전력을 가질) 수 있는지, 및/또는 그렇게 할 수 있는 시간량을 통지할 수 있다. 전력 이용가능성 정보가 메모리는 그것의 현재 동작 조건으로 계속해서 동작할 수 없을 수 있음을 표시하는 경우, 메모리는 그에 따라 그것의 동작을 조절하며, 그렇게 함으로써 실패를 피할 수 있다.
여기에 사용될 때, "다수의" 어떤 것은 하나 이상의 그러한 것을 나타낼 수 있다. 예를 들어, 다수의 메모리 셀은 하나 이상의 메모리 셀을 나타낼 수 있다.
본 출원에서의 도면들은 첫번째 숫자 또는 숫자들이 도시된 도면 부호에 대응하고 나머지 숫자들이 도면에서의 요소 또는 구성요소를 식별하는 넘버링 관례에 따른다. 상이한 도면들 간 유사한 요소들 또는 구성요소들은 유사한 숫자들의 사용에 의해 식별될 수 있다.
도 1은 본 발명의 다수의 실시예에 따른 컴퓨팅 시스템(100)의 블록도를 예시한다. 도 1에 도시된 바와 같이, 컴퓨팅 시스템(100)은 호스트(102) 및 메모리 디바이스(104)의 형태의 장치를 포함할 수 있다. 여기에 사용될 때, "장치"는 이에 제한되지 않으나, 다양한 구조 또는 구조들의 조합, 이를테면, 예를 들어 회로 또는 회로망, 다이 또는 다이들, 모듈 또는 모듈들, 디바이스 또는 디바이스들, 또는 시스템 또는 시스템들 중 임의의 것을 나타낼 수 있다.
호스트(102)는 메모리(예를 들어, 랜덤-액세스 메모리(RAM)) 및 메모리 액세스 디바이스(예를 들어, 프로세서)(본 발명의 실시예들을 모호하지 않게 하기 위해 도 1에 미도시)를 포함할 수 있다. 해당 기술분야의 통상의 기술자는 "프로세서"는 다수의 프로세서, 이를테면 병렬 프로세싱 시스템, 다수의 코프로세서 등을 의도할 수 있다는 것을 이해할 것이다. 예시적인 호스트들은 랩탑 컴퓨터들, 개인 컴퓨터들, 디지털 카메라들, 디지털 레코딩 및 플레이백 디바이스들, 모바일 디바이스들(예를 들어, 스마트폰, 태블릿들 등), PDA들, 메모리 카드 리더들, 인터페이스 허브들 등을 포함할 수 있다.
도 1에 도시된 바와 같이, 메모리 디바이스(104)는 호스트 인터페이스(106), 메모리(110), 및 호스트 인터페이스(106) 및 메모리(110)에 결합되는 제어기(108)를 포함할 수 있다. 다수의 실시예에서, 메모리 디바이스(104)는 고체 상태 메모리 디바이스일 수 있다. 하나의 메모리가 도 1에 도시되지만, 본 발명의 실시예들은 그렇게 제한되지 않는다(예를 들어, 메모리 디바이스(104)는 제어기(108)에 결합되는 하나보다 많은 메모리를 포함할 수 있다).
호스트 인터페이스(106)는 호스트(102)로부터 전력을 수신하고/하거나, 호스트(102) 및/또는 메모리 디바이스(104) 사이에서 정보(예를 들어, 데이터)를 전달하기 위해 사용될 수 있다. 예를 들어, 호스트 인터페이스(106)는 메모리 디바이스(104) 및 호스트(102) 사이에서 제어, 어드레스, 정보(예를 들어, 데이터), 및 다른 신호들을 전달하기 위한 인터페이스를 제공할 수 있으며, 이는 호스트 인터페이스(106)를 위한 호환가능한 수용기들을 가질 수 있다.
다수의 실시예에서, 호스트 인터페이스(106)는 물리적 호스트 인터페이스, 이를테면 표준화된 물리적 인터페이스일 수 있다. 예를 들어, 메모리 디바이스(104)가 컴퓨팅 시스템(100)에의 정보 저장을 위해 사용될 때, 호스트 인터페이스(106)는 다른 물리적 연결기들 및/또는 인터페이스들 중에서도, 직렬 고급 기술 결합(SATA) 물리적 인터페이스, 주변 구성요소 상호접속 익스프레그(PCIe) 물리적 인터페이스, 또는 범용 직렬 버스(USB) 물리적 인터페이스일 수 있다. 그러한 실시예들에서, 메모리 디바이스(104)는 호스트(102)와의 유선 연결을 통해(예를 들어, 호스트(102) 및 메모리 디바이스(104)는 유선 연결을 통해 결합될 수 있다) 호스트(102)로부터 전력을 수신하고/하거나, 이와 정보 통신할 수 있다.
다수의 실시예에서, 호스트 인터페이스(106)는 무선 호스트 인터페이스일 수 있다. 예를 들어, 호스트 인터페이스(106)는 무선(예를 들어, 오버-디-에어(over-the-air)) 신호들, 이를테면, 예를 들어, 라디오 주파수(RF) 신호들을 송신 및/또는 수신할 수 있는 트랜시버 및/또는 안테나를 포함할 수 있다. 그러한 실시예들에서, 메모리 디바이스(104)는 호스트(102)와의 무선 연결을 통해(예를 들어, 호스트(102) 및 메모리 디바이스(104)는 무선으로 결합될 수 있다) 호스트(102)로부터 전력을 수신하고/하거나, 이와 정보 통신할 수 있다. 예를 들어, 그러한 실시예들에서, 메모리 디바이스(104)는 무선 메모리 태그일 수 있다.
제어기(108)는 다른 동작들 중에서도, 정보를 감지(예를 들어, 판독), 프로그램(예를 들어, 기록), 및/또는 소거하기 위해 메모리(110)와 통신할 수 있다. 제어기(108)는 예를 들어, 제어 회로 및/또는 로직(예를 들어, 하드웨어 및/또는 펌웨어)을 포함할 수 있다. 예를 들어, 제어기(108)는 도 1에 예시된 바와 같이, 전력 관리 유닛(PMU)(112)를 포함할 수 있다. PMU(112)는 여기에 더 설명될 바와 같이, 호스트(102)로부터 전력을 수신하고(예를 들어, 호스트 인터페이스(106)를 통해), 메모리(110)를 위한 전력 이용가능성 정보를 결정하며, 메모리(110)로 전력 및 전력 이용가능성 정보를 제공할 수 있다. 호스트 인터페이스(106)가 무선 호스트 인터페이스인 실시예들에서(예를 들어, 메모리 디바이스(104)가 무선 메모리 태그인 실시예들에서), 제어기(108)는 RF 제어 유닛일 수 있다.
제어기(108)는 메모리(110)와 동일한 물리적 디바이스(예를 들어, 동일한 다이) 상에 포함될 수 있거나, 또는 메모리(110)를 포함하는 물리적 디바이스에 통신가능하게 결합되는 별개의 물리적 디바이스 상에 포함될 수 있다. 다수의 실시예에서, 제어기(108)의 구성요소들은 다수의 물리적 디바이스에 걸쳐 확산될 수 있다(예를 들어, 메모리(110)와 동일한 다이 상에 몇몇 구성요소, 그리고 상이한 다이, 모듈, 또는 보드 상에 몇몇 구성요소).
메모리(110)는 예를 들어, 다수의 비-휘발성 메모리 어레이를 포함할 수 있다(예를 들어, 다수의 비-휘발성 메모리 셀을 포함할 수 있다). 예를 들어, 메모리(110)는 NAND 아키텍처를 갖는 플래시 메모리일 수 있다. 그러나, 본 발명의 실시예들은 특정 유형의 메모리로 제한되지 않는다. 예를 들어, 다수의 실시예에서, 메모리(110)는 이-멀티미디어카드(eMMC) 메모리, 범용 플래시 저장(UFS) 메모리, 및/또는 무선 메모리일 수 있다.
NAND 아키텍처에서, "로우"의 메모리 셀들의 제어 게이트들은 액세스(예를 들어, 워드) 라인과 결합될 수 있는 한편, 메모리 셀들은 선택 게이트 소스 트랜지스터 및 선택 게이트 드레인 트랜지스터 사이에 "스트링"에서 소스 대 드레인 직렬로 결합될 수 있다. 스트링은 선택 게이트 드레인 트랜지스터에 의해 데이터(예를 들어, 비트) 라인에 연결될 수 있다. 용어들 "로우" 및 "스트링"의 사용은 메모리 셀들의 선형 배열도 직교 배열도 시사하지 않는다. 해당 기술분야에서의 통상의 기술자들에 의해 이해될 바와 같이, 메모리 셀들의 비트 라인들 및 소스 라인들로의 연결 방식은 어레이가 NAND 아키텍처인지, NOR 아키텍처인지, 또는 몇몇 다른 메모리 어레이 아키텍처인지에 따른다.
메모리(110)의 메모리 어레이(들)는 그룹화될 수 있는 다수의 메모리 셀을 포함할 수 있다. 여기에 사용될 때, 그룹은 다수의 메모리 셀, 이를테면 페이지, 블록, 평면, 다이, 전체 어레이 또는 다른 메모리 셀들의 그룹들을 포함할 수 있다. 예를 들어, 몇몇 메모리 어레이는 메모리 셀들의 블록을 구성하는 다수의 메모리 셀들의 페이지를 포함할 수 있다. 다수의 블록은 메모리 셀들의 평면에 포함될 수 있다. 다수의 메모리 셀들의 평면은 다이 상에 포함될 수 있다. 예로서, 128 GB 메모리 디바이스는 페이지당 4320 바이트, 블록당 128 페이지, 평면당 2048 블록, 그리고 디바이스당 16 평면을 포함할 수 있다.
도 1에 예시된 실시예는 본 발명의 실시예들을 모호하지 않게 하기 위해 예시되지 않은 추가 회로를 포함할 수 있다. 예를 들어, 메모리 디바이스(104)는 I/O 회로를 통해 I/O 연결들을 거쳐 제공되는 어드레스 신호들을 래치하기 위한 어드레스 회로를 포함할 수 있다. 어드레스 신호들은 메모리(110)(예를 들어, 메모리(110)의 어레이(들))에 액세스하기 위해, 로우 디코더 및 컬럼 디코더에 의해 수신 및 디코딩될 수 있다.
다수의 실시예에서, 제어기(108)(예를 들어, PMU(112))는 호스트 인터페이스(106)를 통해 호스트(102)로부터 전력을 수신할 수 있다. 제어기(108)는 여기에 이전에 설명된 바와 같이, 호스트(102)와 유선 또는 무선 연결을 통해 호스트(102)로부터 전력을 수신할 수 있다. 제어기(108)가 무선 연결을 통해 호스트(102)로부터 전력을 수신하는 실시예들에서, 제어기(108)가 호스트(102)로부터 수신하는 전력량은 호스트(102) 및 메모리 디바이스(104) 간 거리에 따를 수 있다(따라 다를 수 있다). 예를 들어, 호스트(102) 및 메모리 디바이스(104) 간 거리가 클수록, 제어기(108)는 호스트(102)로부터 적은 전력을 수신할 수 있다. 또한, 메모리 디바이스(104)가 호스트(102)로부터 특정한 거리 이상 떨어진 경우(예를 들어, 메모리 디바이스(104)가 호스트(102)의 무선 범위 밖에 있는 경우) 제어기(108)는 호스트(102)로부터 어떠한 전력도 수신하지 않을 수 있다.
제어기(108)(예를 들어, PMU(112))는 메모리(110)를 위한 전력 이용가능성 정보를 결정할 수 있다. 제어기(108)는 예를 들어, 호스트(102)로부터 수신되는 전력량 및 메모리(110)의 현재 동작 조건에 기초하여 전력 이용가능성 정보를 결정할 수 있다. 호스트(102)로부터 수신되는 전력량은 예를 들어, 제어기(108)가 메모리(110)에 제공할 수 있는 최대 전류 레벨(예를 들어, 주어진 공급 전압 레벨에서의 전류량)에 대응할 수 있다. 메모리(110)의 현재 동작 조건은 예를 들어, 메모리(110)의 주어진(예를 들어, 조정된) 공급 전압 레벨(예를 들어, 1.8 볼트)에서의 현재 소비 전류(예를 들어, 메모리(110) 상에서 현재 수행되는 프로그램, 감지, 및/또는 소거 동작 동안 메모리(110)에 의해 소비되는 전류량)를 포함할 수 있다.
메모리(110)를 위한 전력 이용가능성 정보는 예를 들어, 메모리(110)가 그것의 현재 동작 조건으로 계속해서 동작할 수 있는지에 대한 표시를 포함할 수 있다. 즉, 전력 이용가능성 정보는 메모리(110)가 그것의 현재 동작 조건으로 계속해서 동작하기에(예를 들어, 메모리가 그것의 현재 프로그램, 감지, 및/또는 소거 동작을 계속하기에) 충분한 전력(예를 들어, 전류)을 제어기(108)가 계속해서 메모리(110)에 제공할 수 있는지에 대한 표시를 포함할 수 있다. 예를 들어, 전력 이용가능성 정보는 제어기(108)가 메모리(110)가 그것의 현재 동작 조건으로 계속해서 동작하기에 충분한 전력을 그것에 계속해서 제공하기에 충분한 전력을 호스트(102)로부터 수신하고 있다고 결정 시 메모리(110)가 그것의 현재 동작 조건으로 계속해서 동작할 수 있다는 표시를 포함할 수 있으며, 전력 이용가능성 정보는 제어기(108)가 메모리(110)가 그것의 현재 동작 조건으로 계속해서 동작하기에 충분한 전력을 그것에 계속해서 제공하기에 충분한 전력을 호스트(102)로부터 수신하고 있지 않다고 결정 시 메모리(110)가 그것의 현재 동작 조건으로 계속해서 동작할 수 없다는 표시를 포함할 수 있다.
예로서, 전력 이용가능성 정보는 제어기(108)에 의해 메모리(110)에 제공되는 공급 전압이 특정(예를 들어, 임계) 레벨에 도달(예를 들어, ~로 하락) 시 메모리(110)의 동작을 동결(예를 들어, 정지)시키기 위한 그에 대한 표시를 포함할 수 있다. 메모리(110)의 동작이 동결되는 동안(예를 들어, 메모리(110)가 대기 중인 경우), 제어기(108)는 공급 전압을 회복할 수 있다. 공급 전압이 회복되면(예를 들어, 제어기(108)가 그것이 메모리(110)에 충분한 전력을 제공할 수 있다고 결정 시), 메모리(110)는 그것의 동작을 재개할 수 있다.
추가 예로서, 전력 이용가능성 정보는 제어기(108)가 호스트(102)로부터의 전력 수신 중단 시 메모리(110)의 동작을 중지시키기 위한 그에 대한 표시를 포함할 수 있다. 제어기(108)는 예를 들어, 메모리 디바이스(104) 턴 오프 시(의도적으로 또는 의도치 않게), 및/또는 호스트(102)의 무선 범위 밖으로 메모리 디바이스(104) 이동 시, 호스트(102)로부터의 전력 수신을 중단할 수 있다.
메모리(110)를 위한 전력 이용가능성 정보는 메모리(110)가 그것의 현재 동작 조건으로 계속해서 동작할 수 있는 시간량(예를 들어, 기간)에 대한 표시를 포함할 수 있다. 즉, 전력 이용가능성 정보는 메모리(110)가 그것의 현재 동작 조건으로 계속해서 동작하기에 충분한 전력을 제어기(108)가 얼마나 계속해서 메모리(110)에 제공할 수 있는 지에 대한 표시를 포함할 수 있다.
예를 들어, 메모리(110)가 그것의 현재 동작 조건으로 계속해서 동작할 수 있는 시간량은 제어기(108)가 메모리(110)에 제공하는 공급 전압이 특정(예를 들어, 임계) 레벨에 도달(예를 들어, ~로 하락)하기 전 메모리(110)가 그것의 현재 소비 전류를 지속할 수 있는 시간량일 수 있다. 또한, 시간량은 다수의 시간량 중 하나일 수 있다. 예를 들어, 시간량은 무제한이거나, 길거나, 중간이거나 또는 짧을 수 있다. 즉, 그러한 예에서, 전력 이용가능성 정보는 무제한 시간량, 무제한 시간량보다 적은 제1(예를 들어, 긴) 시간량, 제1 시간량보다 적은 제2(예를 들어, 중간) 시간량, 또는 제2 시간량보다 적은 제3(예를 들어, 짧은) 시간량 동안 메모리(110)가 그것의 현재 동작 조건으로 계속해서 동작할 수 있다는 표시를 포함할 수 있다. 상이한 시간량은 예를 들어, 메모리(110)의 특성들(예를 들어, 기술, 아키텍처, 성능 등)에 따를 수 있다. 예로서, 제1, 제2, 및 제3 시간량은 각각, 75 마이크로초, 50 마이크로초, 및 25 마이크로초일 수 있다. 그러나, 본 발명의 실시예들은 특정 시간량으로, 또는 특정 수의 시간량으로 제한되지 않는다.
다수의 실시예에서, 제어기(108)(예를 들어, PMU 112)는 메모리(110)로 전력(예를 들어, 호스트(102)로부터 수신되는 전력) 및 결정된 전력 이용가능성 정보를 제공할 수 있다. 즉, 메모리(110)는 제어기(108)로부터 전력 및 결정된 전력 이용가능성 정보를 수신할 수 있다. 예를 들어, 제어기(108)는 다수의 이진 데이터 값(예를 들어, 비트)을 사용하여 전력 이용가능성 정보를 나타낼 수 있으며, 데이터 값들을 메모리(110)로 전달(예를 들어, 전송)할 수 있다. 예로서, 전력 이용가능성 정보가 메모리(110)가 그것의 현재 동작 조건으로 계속해서 동작할 수 있는지에 대한 표시를 포함하는 실시예들에서, 메모리(110)가 그것의 현재 동작 조건으로 계속해서 동작할 수 있다는 표시는 데이터 값(0)에 의해 표현될 수 있으며, 메모리(110)가 그것의 현재 동작 조건으로 계속해서 동작할 수 없다는 표시는 데이터 값(1)에 의해 표현될 수 있다.
추가 예로서, 전력 이용가능성 정보가 메모리(110)가 그것의 현재 동작 조건으로 계속해서 동작할 수 있는 시간량에 대한 표시를 포함하는 실시예들에서, 메모리(110)가 무제한 시간량 동안 그것의 현재 동작 조건으로 계속해서 동작할 수 있다는 표시는 데이터 값(000)에 의해 표현될 수 있고, 메모리(110)가 긴 시간량 동안 그것의 현재 동작 조건으로 계속해서 동작할 수 있다는 표시는 데이터 값(001)에 의해 표현될 수 있고, 메모리(110)가 중간 시간량 동안 그것의 현재 동작 조건으로 계속해서 동작할 수 있다는 표시는 데이터 값(010)에 의해 표현될 수 있으며, 메모리(110)가 짧은 시간량 동안 그것의 현재 동작 조건으로 계속해서 동작할 수 있다는 표시는 데이터 값(011)에 의해 표현될 수 있다. 또한, 그러한 실시예들에서, 메모리(110)의 동작을 동결시키기 위한 그에 대한 표시는 데이터 값(100, 101, 또는 110)에 의해 표현될 수 있으며, 메모리(110)의 동작을 중지시키기 위한 그에 대한 표시는 데이터 값(111)에 의해 표현될 수 있다. 그러나, 본 발명의 실시예들은 특정 데이터 값들 또는 데이터 값들의 조합으로 제한되지 않는다.
도 1에 예시된 실시예에서, 메모리(110)는 구성 레지스터(114)를 포함한다. 그러한 실시예에서, 제어기(108)는 구성 레지스터(114)를 통해 메모리(110)로 전력 이용가능성 정보를 제공할 수 있다. 추가 예로서, 제어기(108)는 다수의 인터페이스 신호(예를 들어, 어드레스 신호, 데이터 신호 등)를 통해 메모리(110)로 전력 이용가능성 정보를 제공할 수 있다.
다수의 실시예에서, 메모리(110)는 제어기(108)로부터 수신되는 전력 이용가능성 정보에 적어도 부분적으로 기초하여 그것의 동작을 조절할지를 결정할 수 있다. 예를 들어, 메모리(110)는 전력 이용가능성 정보가 메모리(110)가 그것의 현재 동작 조건으로 계속해서 동작할 수 있다는 표시를 포함 시 그것의 현재 동작 조건으로 계속해서 동작(예를 들어, 그것의 현재 프로그램, 감지, 및/또는 소거 동작을 지속)할 수 있으며, 메모리(110)는 전력 이용가능성 정보가 메모리(110)가 그것의 현재 동작 조건으로 계속해서 동작할 수 없다는 표시를 포함 시 그것의 현재 동작 조건으로 동작하는 것을 중단(예를 들어, 그것의 현재 프로그램, 감지, 및/또는 소거 동작을 중지 또는 동결)할 수 있다. 추가 예로서, 전력 이용가능성 정보가 메모리(110)가 시간량 동안 그것의 현재 동작 조건으로 계속해서 동작할 수 있다는 표시를 포함 시, 메모리(110)는 그 시간량 동안 그것의 현재 동작 조건으로 계속해서 동작할 수 있다.
제어기(108)는 메모리 디바이스(104)의 동작 동안 계속해서 전력 이용가능성 정보를 결정하고 이를 메모리(110)로 제공할 수 있다. 예를 들어, 제어기(108)는 호스트(102)로부터 수신되는 전력량의 변경 시, 및/또는 메모리(110)의 동작 조건의 변경 시(예를 들어, ~에 기초하여) 추가(예를 들어, 업데이트된) 전력 이용가능성 정보를 결정하고 이를 메모리(110)로 제공할 수 있다. 즉, 제어기(108)는 제어기(108)가 메모리(110)로 제공할 수 있는 주어진 공급 전압에서의 최대 전류 레벨의 변경 시, 및/또는 메모리(110)에 의한 소비 전류(예를 들어, 이의 소비 전류 레벨)의 변경 시 전력 이용가능성 정보를 결정하고 이를 메모리(110)로 제공할 수 있다. 또한, 제어기(108)는 제어기(108)가 메모리(110)로 제공하는 공급 전압이 특정(예를 들어, 임계) 레벨에 도달(예를 들어, ~로 하락) 시 추가 전력 이용가능성 정보를 결정하고 이를 메모리(110)로 제공할 수 있다. 추가 전력 이용가능성 정보는 예를 들어, 여기에 이전에 설명된 전력 이용가능성 정보와 유사한 방식으로, 메모리(110)가 그것의 현재 동작 조건으로 계속해서 동작할 수 있는지, 및/또는 그렇게 할 수 있는 시간량에 대한 표시를 포함할 수 있다. 추가 전력 이용가능성 정보 수신 시, 메모리(110)는 여기에 이전에 설명된 것과 유사한 방식으로, 추가 전력 이용가능성 정보에 적어도 부분적으로 기초하여 그것의 동작을 조절할지를 결정할 수 있다.
도 2는 본 발명의 다수의 실시예에 따른 메모리로 전력 이용가능성 정보를 제공하는 것과 연관된 타이밍도들(220 및 221)의 예를 예시한다. 메모리는 예를 들어, 도 1과 관련하여 이전에 설명된 메모리(110)일 수 있다.
도 2에 도시된 바와 같이, 타이밍도(220)는 메모리의 동작 동안 메모리와 통신하는 제어기(예를 들어, 도 1과 관련하여 이전에 설명된 제어기(108))가 제공(예를 들어, 공급)하고 있는 공급 전압량을 나타내는, 파형(222)를 포함한다. 타이밍도(220)는 또한 메모리의 동작 동안 제어기가 메모리에 제공할 수 있는 주어진 공급 전압(예를 들어, 1.8 볼트)에서의 최대 전류 레벨을 나타내는, 파형(224)을 포함한다. 주어진 공급 전압에서의 최대 전류 레벨은 (예를 들어, 도 1과 관련하여) 여기에 이전에 설명된 바와 같이, 제어기가 호스트로부터 수신하는 전력량에 대응할 수 있다. 도 2에 예시된 예에서, 주어진 공급 전압에서의 최대 전류 레벨은 메모리의 동작 전체에 걸쳐 일정하게(예를 들어, 동일하게) 유지된다. 도 2에 도시된 바와 같이, 타이밍도(221)는 메모리의 동작 동안 메모리에 의한 소비 전류를 나타내는, 파형(226)을 포함한다.
도 2에 예시된 예에서의 초기 시간(t0)에서, 메모리에 의한 주어진 공급 전압에서의 소비 전류는 제어기가 메모리로 제공할 수 있는 주어진 공급 전압에서의 최대 전류 레벨보다 큰 레벨에 있다. 예를 들어, 시간(t0)에서 메모리에 의한 소비 전류는 50 밀리암페어(mA)일 수 있으나, 시간(t0)에서 제어기가 메모리로 제공할 수 있는 주어진 공급 전압에서의 최대 전류 레벨은 단지 25 mA일 수 있다. 이와 같이, 제어기는 제어기가 메모리로 제공하는 공급 전압이 도 2에 예시된 임계 레벨에 도달(예를 들어, ~로 하락)하기 전 특정 시간량 동안 메모리가 그것의 현재 동작 조건(예를 들어, 그것의 현재 소비 전류 레벨)으로 단지 계속해서 동작할 수 있음을 나타내는 전력 이용가능성 정보를 메모리로 제공할 수 있다. 특정 시간량은 예를 들어, (예를 들어, 도 1과 관련하여) 여기에 이전에 설명된 바와 같이, 다수의 시간량 중 하나, 이를테면, 예를 들어, 긴 시간량일 수 있다. 제어기로부터 전력 이용가능성 정보를 수신하는 것에 응답하여, 메모리는 도 2에 예시된 바와 같이, 특정 시간량 동안(예를 들어, 시간(t0)에서 시간(t1)까지) 그것의 현재 동작 조건으로 계속해서 동작할 수 있다(예를 들어, 계속해서 50 mA의 전류를 소비할 수 있다).
시간(t1)에서, 제어기에 의해 메모리로 제공되는 공급 전압은 도 2에 예시된 바와 같이, 임계 레벨에 도달한다. 이와 같이, 제어기는 메모리의 동작을 동결(예를 들어, 정지)시키기 위한 그에 대한 표시를 포함하는 전력 이용가능성 정보를 메모리로 제공할 수 있다. 이러한 전력 이용가능성 정보를 수신하는 것에 응답하여, 메모리는 도 2에 예시된 바와 같이, 시간(t1)에서 그것의 동작을 동결할 수 있다(예를 들어, 대기 상태로 이동하고/하거나 어떠한 전류도 소비하지 않을 수 있다). 메모리의 동작이 동결되는 동안(예를 들어, 시간(t1)에서 시간(t2)까지), 제어기는 도 2에 예시된 바와 같이, 그것의 공급 전압을 회복할 수 있다.
시간(t2)에서, 도 2에 예시된 바와 같이, 제어기에 의한 공급 전압은 완전히 회복되었으며, 메모리는 소비 전류 레벨(228)(예를 들어, 50 mA)로 그것의 동작을 재개했다. 이와 같이, 제어기는 제어기가 메모리로 제공하는 공급 전압이 임계 레벨에 도달하기 전 특정(예를 들어, 긴) 시간량 동안 메모리가 그것의 현재 동작 조건으로 단지 계속해서 동작할 수 있음을 나타내는 전력 이용가능성 정보를 메모리로 다시 제공할 수 있다. 제어기로부터 전력 이용가능성 정보를 수신하는 것에 응답하여, 메모리는 도 2에 예시된 바와 같이, 그것의 현재 동작 조건으로 계속해서 동작할 수 있다.
시간(t3)에서, 메모리는 도 2에 예시된 바와 같이, 그것의 소비 전류를 레벨(230)(예를 들어, 70 mA)로 증가시킨다. 이러한 증가는 예를 들어, 메모리의 동작(예를 들어, ~ 상에서 수행되는)의 변화의 결과일 수 있다. 이러한 증가의 결과로서, 제어기는 제어기가 메모리로 제공하는 공급 전압이 임계 레벨에 도달하기 전 보다 짧은 시간량 동안 메모리가 그 현재 동작 조건(예를 들어, 소비 전류 레벨(230))으로 단지 계속해서 동작할 수 있음을 나타내는 전력 이용가능성 정보를 메모리로 제공할 수 있다. 보다 짧은 시간량은 여기에 이전에 설명된 바와 같이, 시간량 중 다른 하나, 이를테면, 예를 들어, 짧은 시간량일 수 있다. 제어기로부터 이러한 전력 이용가능성 정보를 수신하는 것에 응답하여, 메모리는 도 2에 예시된 바와 같이, 보다 짧은 시간량 동안(예를 들어, 시간(t3)에서 시간(t4)까지) 그것의 현재 동작 조건으로 계속해서 동작할 수 있다(예를 들어, 계속해서 70 mA의 전류를 소비할 수 있다).
시간(t4)에서, 제어기에 의해 메모리로 제공되는 공급 전압은 도 2에 예시된 바와 같이, 임계 레벨에 도달한다. 이와 같이, 제어기는 메모리의 동작을 동결시키기 위한 그에 대한 표시를 포함하는 전력 이용가능성 정보를 메모리로 제공할 수 있다. 이러한 전력 이용가능성 정보를 수신하는 것에 응답하여, 메모리는 도 2에 예시된 바와 같이, 시간(t4)에서 그것의 동작을 동결할 수 있다. 메모리의 동작이 동결되는 동안(예를 들어, 시간(t4)에서 시간(t5)까지), 제어기는 도 2에 예시된 바와 같이, 그것의 공급 전압을 회복할 수 있다.
시간(t5)에서, 도 2에 예시된 바와 같이, 제어기에 의한 공급 전압은 완전히 회복되었으며, 메모리는 소비 전류 레벨(230)(예를 들어, 70 mA)로 그것의 동작을 재개했다. 이와 같이, 제어기는 제어기가 메모리로 제공하는 공급 전압이 임계 레벨에 도달하기 전 보다 짧은 시간량 동안 메모리가 그것의 현재 동작 조건으로 단지 계속해서 동작할 수 있음을 나타내는 전력 이용가능성 정보를 메모리로 다시 제공할 수 있다. 제어기로부터 이러한 전력 이용가능성 정보를 수신하는 것에 응답하여, 메모리는 도 2에 예시된 바와 같이, 그것의 현재 동작 조건으로 계속해서 동작할 수 있다.
시간(t6)에서, 메모리는 도 2에 예시된 바와 같이, 주어진 공급 전압에서의 그것의 소비 전류를 레벨(232)(예를 들어, 20 mA)로 감소시켰으며, 이는 제어기가 메모리로 제공할 수 있는 주어진 공급 전압에서의 최대 전류 레벨(예를 들어, 25 mA) 미만이다. 이러한 감소는 예를 들어, 메모리의 동작(예를 들어, ~ 상에서 수행되는)의 변화의 결과일 수 있다. 이러한 감소의 결과로서, 제어기는 무제한 시간량 동안 메모리가 그것의 현재 동작 조건으로 계속해서 동작할 수 있음을 나타내는 전력 이용가능성 정보를 메모리로 제공할 수 있다. 제어기로부터 이러한 전력 이용가능성 정보를 수신하는 것에 응답하여, 메모리는 도 2에 예시된 바와 같이, 그것의 현재 동작 조건으로 계속해서 동작할 수 있다(예를 들어, 계속해서 20 mA의 전류를 소비할 수 있다).
도 3은 본 발명의 다수의 실시예에 따른 메모리로 전력 이용가능성 정보를 제공하는 것과 연관된 타이밍도들(340 및 341)의 예를 예시한다. 메모리는 예를 들어, 도 1과 관련하여 이전에 설명된 메모리(110)일 수 있다.
도 3에 도시된 바와 같이, 타이밍도(340)는 메모리의 동작 동안 메모리와 통신하는 제어기(예를 들어, 도 1과 관련하여 이전에 설명된 제어기(108))가 제공(예를 들어, 공급)하고 있는 공급 전압량을 나타내는, 파형(342)를 포함한다. 타이밍도(340)는 또한 메모리의 동작 동안 제어기가 메모리에 제공할 수 있는 주어진 공급 전압(예를 들어, 1.8 볼트)에서의 최대 전류 레벨을 나타내는, 파형(344)을 포함한다. 주어진 공급 전압에서의 최대 전류 레벨은 (예를 들어, 도 1과 관련하여) 여기에 이전에 설명된 바와 같이, 제어기가 호스트로부터 수신하는 전력량에 대응할 수 있다. 도 3에 도시된 바와 같이, 타이밍도(341)는 메모리의 동작 동안 메모리에 의한 소비 전류를 나타내는, 파형(346)을 포함한다. 도 3에 예시된 예에서 초기 시간(t0)에서 시간(t3)까지, 타이밍도들(340 및 341)은 초기 시간(t0)에서 시간(t3)까지 각각, 도 2와 관련하여 이전에 설명된, 타이밍도들(220 및 221)과 유사할 수 있다.
시간(t3)에서, 제어기가 메모리로 제공할 수 있는 주어진 공급 전압에서의 최대 전류 레벨은 도 3에 예시된 바와 같이, 레벨(348)(예를 들어, 100 mA)로 증가했으며, 이는 시간(t3)에서 메모리에 의한 소비 전류(예를 들어, 소비 전류 레벨(350)) 초과이다(~보다 크다). 이러한 증가는 예를 들어, 제어기가 무선 연결을 통해 호스트로부터 전력을 수신하는 실시예들에서 메모리 및/또는 제어기가 호스트에 더 가깝게 이동되는 것의 결과일 수 있다. 이러한 증가의 결과로서, 제어기는 무제한 시간량 동안 메모리가 그것의 현재 동작 조건으로 계속해서 동작할 수 있음을 나타내는 전력 이용가능성 정보를 메모리로 제공할 수 있다. 제어기로부터 이러한 전력 이용가능성 정보를 수신하는 것에 응답하여, 메모리는 도 3에 예시된 바와 같이, 그것의 현재 동작 조건(예를 들어, 소비 전류 레벨(350))으로 계속해서 동작할 수 있다.
시간(t4)에서, 메모리는 도 3에 예시된 바와 같이, 주어진 공급 전압에서의 그것의 소비 전류를 레벨(352)(예를 들어, 70 mA)로 증가시킨다. 이러한 증가는 예를 들어, 메모리의 동작(예를 들어, ~ 상에서 수행되는)의 변화의 결과일 수 있다. 그러나, 이러한 증가가 제어기가 시간(t4)에서 메모리로 제공할 수 있는 최대 전류 레벨(예를 들어, 100 mA)을 초과하는 조정된 공급 전압에서의 메모리의 소비 전류를 초래하지 않기 때문에, 도 3에 예시된 바와 같이, 어떠한 추가(예를 들어, 업데이트된) 전력 이용가능성 정보도 제어기에 의해 메모리로 제공되지 않을 수 있으며, 그것의 현재 동작 조건(예를 들어, 소비 전류 레벨(352))으로 계속해서 동작할 수 있다.
도 4는 본 발명의 다수의 실시예에 따른 메모리로 전력 이용가능성 정보를 제공하는 것과 연관된 타이밍도들(460 및 461)의 예를 예시한다. 메모리는 예를 들어, 도 1과 관련하여 이전에 설명된 메모리(110)일 수 있다.
도 4에 도시된 바와 같이, 타이밍도(460)는 메모리의 동작 동안 메모리와 통신하는 제어기(예를 들어, 도 1과 관련하여 이전에 설명된 제어기(108))가 제공(예를 들어, 공급)하고 있는 공급 전압량을 나타내는, 파형(462)를 포함한다. 타이밍도(460)는 또한 메모리의 동작 동안 제어기가 메모리에 제공할 수 있는 주어진 공급 전압에서의 최대 전류 레벨을 나타내는, 파형(464)을 포함한다. 주어진 공급 전압에서의 최대 전류 레벨은 (예를 들어, 도 1과 관련하여) 여기에 이전에 설명된 바와 같이, 제어기가 호스트로부터 수신하는 전력량에 대응할 수 있다. 도 4에 도시된 바와 같이, 타이밍도(461)는 메모리의 동작 동안 메모리에 의한 소비 전류를 나타내는, 파형(466)을 포함한다. 도 4에 예시된 예에서 초기 시간(t0)에서 시간(t3)까지, 타이밍도들(460 및 461)은 초기 시간(t0)에서 시간(t3)까지 각각, 도 2와 관련하여 이전에 설명된, 타이밍도들(220 및 221)과 유사할 수 있다.
도 4에 예시된 예에서의 시간(t3)에서, 제어기는 호스트로부터 전력을 수신하는 것을 중단했다. 이와 같이, 제어기에 의해 메모리로 제공되는 전력량 및 제어기가 메모리에 제공할 수 있는 공급 전압에서의 최대 전류 레벨은 도 4에 도시된 바와 같이, 각각, 레벨들(468 및 470)(예를 들어, 제로)로 감소한다. 또한, 제어기가 호스트로부터 전력을 수신하는 것을 중단 시, 제어기는 메모리의 동작을 중지시키기 위한 그에 대한 표시를 포함하는 전력 이용가능성 정보를 메모리로 제공할 수 있다. 이러한 전력 이용가능성 정보를 수신하는 것에 응답하여, 메모리는 도 4에 예시된 바와 같이, 시간(t3)에서 그것의 동작을 중지시킬 수 있다(예를 들어, 그것의 소비 전류를 레벨(472)에서 제로로 감소시킬 수 있다).
특정한 실시예들이 여기에서 예시 및 설명되었지만, 해당 기술분야에서의 통상의 기술자들은 동일한 결과들을 달성하기 위해 계산되는 배열이 도시된 특정한 실시예들에 대해 대체될 수 있다는 것을 인식할 것이다. 본 발명은 본 발명의 다수의 실시예의 각색들 또는 변형들을 커버하도록 의도된다. 상기 설명이 한정적 방식이 아니라, 예시적 방식으로 이루어졌다는 것이 이해되어야 한다. 상기 실시예들, 및 여기에서 구체적으로 설명되지 않은 다른 실시예들의 조합이 상기 설명의 리뷰 시 해당 기술분야의 통상의 기술자들에게 분명할 것이다. 본 발명의 다수의 실시예의 범위는 상기 구조들 및 방법들이 사용되는 다른 애플리케이션들을 포함한다. 따라서, 본 발명의 다수의 실시예들의 범위는 첨부된 청구항들을 참조하여, 그러한 청구항들에 권리가 부여되는 균등물들의 전체 범위와 함께, 결정되어야 한다.
앞서 언급한 상세한 설명에서, 몇몇 피처가 본 발명을 간소화하기 위해 단일 실시예로 함께 그룹화된다. 본 발명의 이러한 방법은 본 발명의 개시된 실시예들이 각 청구항에 명백하게 나열되는 것보다 많은 피처를 사용해야 한다는 의도를 반영하는 것으로 해석되지 않아야 한다. 오히려, 다음 청구항들이 반영하는 바와 같이, 본 발명의 청구 대상은 단일 개시된 실시예의 모든 피처보다 적은 피처에 있다. 따라서, 다음의 청구항들은 이에 의해 상세한 설명으로 통합되며, 각 청구항은 개별 실시예로서 독립적이다.

Claims (30)

  1. 메모리; 및
    상기 메모리로 전력 및 전력 이용가능성 정보를 제공하도록 구성된 제어기를 포함하되;
    상기 메모리는 상기 전력 이용가능성 정보에 적어도 부분적으로 기초하여 상기 메모리의 동작을 조절할지를 결정하도록 구성되며,
    상기 전력 이용가능성 정보는 상기 메모리가 상기 메모리의 현재 동작 조건으로 계속해서 동작할 수 있는 시간량에 대한 표시를 포함하는, 장치.
  2. 청구항 1에 있어서, 상기 제어기는 호스트로부터 전력을 수신하도록 구성되되, 상기 호스트로부터 수신되는 상기 전력은 상기 호스트 및 상기 장치 간 거리에 따르는, 장치.
  3. 청구항 1 또는 2에 있어서, 상기 전력 이용가능성 정보는 상기 메모리가 상기 메모리의 현재 동작 조건으로 계속해서 동작할 수 있는지에 대한 표시를 포함하는, 장치.
  4. 삭제
  5. 청구항 1 또는 2에 있어서, 상기 제어기는 상기 전력 이용가능성 정보를 결정하도록 구성되는, 장치.
  6. 청구항 1 또는 2에 있어서,
    상기 메모리는 구성 레지스터를 포함하며; 그리고
    상기 제어기는 상기 구성 레지스터를 통해 상기 메모리로 상기 전력 이용가능성 정보를 제공하도록 구성되는, 장치.
  7. 메모리; 및
    제어기로서:
    상기 메모리를 위한 전력 이용가능성 정보를 결정하되, 상기 전력 이용가능성 정보는 상기 메모리가 상기 메모리의 현재 동작 조건으로 계속해서 동작할 수 있는지, 및/또는 그렇게 할 수 있는 시간량에 대한 상기 메모리에 대한 표시를 포함하는, 상기 메모리를 위한 전력 이용가능성 정보를 결정하도록; 그리고
    상기 메모리로 전력 및 상기 전력 이용가능성 정보를 제공하도록 구성된, 상기 제어기를 포함하는, 장치.
  8. 청구항 7에 있어서, 상기 메모리는, 상기 전력 이용가능성 정보가 상기 메모리가 상기 메모리의 현재 동작 조건으로 계속해서 동작할 수 있다는 표시를 포함 시, 상기 메모리의 현재 동작 조건으로 계속해서 동작하도록 구성되는, 장치.
  9. 청구항 7에 있어서, 상기 메모리는, 상기 전력 이용가능성 정보가 상기 메모리가 상기 메모리의 현재 동작 조건으로 계속해서 동작할 수 없다는 표시를 포함 시, 상기 메모리의 현재 동작 조건으로 동작하는 것을 중단하도록 구성되는, 장치.
  10. 청구항 7에 있어서, 상기 메모리는, 상기 전력 이용가능성 정보가 상기 메모리가 상기 시간량 동안 상기 메모리의 현재 동작 조건으로 계속해서 동작할 수 있다는 표시를 포함 시, 상기 시간량 동안 상기 메모리의 현재 동작 조건으로 계속해서 동작하도록 구성되는, 장치.
  11. 청구항 7 내지 10 중 어느 한 항에 있어서, 상기 메모리가 상기 메모리의 현재 동작 조건으로 계속해서 동작할 수 있는 상기 시간량은 상기 메모리에 제공하는 공급 전압이 특정 레벨에 도달하기 전 상기 메모리가 상기 메모리의 현재 소비 전류를 지속할 수 있는 시간량인, 장치.
  12. 메모리를 동작시키기 위한 방법으로서,
    메모리에 의해, 전력 및 전력 이용가능성 정보를 수신하는 단계; 및
    상기 메모리에 의해, 상기 전력 이용가능성 정보에 적어도 부분적으로 기초하여 상기 메모리의 동작을 조절할지를 결정하는 단계를 포함하며,
    상기 전력 이용가능성 정보를 수신하는 단계는:
    상기 메모리가 무제한 시간량 동안 상기 메모리의 현재 동작 조건으로 계속해서 동작할 수 있다는 표시를 수신하는 단계;
    상기 메모리가 상기 무제한 시간량보다 적은 제1 시간량 동안 상기 메모리의 현재 동작 조건으로 계속해서 동작할 수 있다는 표시를 수신하는 단계;
    상기 메모리가 상기 제1 시간량보다 적은 제2 시간량 동안 상기 메모리의 현재 동작 조건으로 계속해서 동작할 수 있다는 표시를 수신하는 단계; 또는
    상기 메모리가 상기 제2 시간량보다 적은 제3 시간량 동안 상기 메모리의 현재 동작 조건으로 계속해서 동작할 수 있다는 표시를 수신하는 단계를 포함하는, 방법.
  13. 청구항 12에 있어서, 상기 전력 이용가능성 정보를 수신하는 단계는:
    상기 메모리가 상기 메모리의 현재 동작 조건으로 계속해서 동작할 수 있다는 표시를 수신하는 단계; 또는
    상기 메모리가 상기 메모리의 현재 동작 조건으로 계속해서 동작할 수 없다는 표시를 수신하는 단계를 포함하는, 방법.
  14. 삭제
  15. 청구항 12 또는 13에 있어서, 상기 방법은 상기 메모리에 의해, 다수의 인터페이스 신호를 통해 상기 전력 이용가능성 정보를 수신하는 단계를 포함하는, 방법.
  16. 호스트; 및
    제어기 및 메모리를 갖는 메모리 디바이스를 포함하되, 상기 제어기는:
    상기 호스트로부터 전력을 수신하도록;
    상기 메모리를 위한 전력 이용가능성 정보를 결정하도록; 그리고
    상기 메모리로 상기 전력 및 상기 전력 이용가능성 정보를 제공하도록 구성되며,
    상기 전력 이용가능성 정보는 상기 메모리에 제공되는 공급 전압이 특정 레벨에 도달 시 상기 메모리의 동작을 동결시키기 위한 상기 메모리에 대한 표시를 포함하는, 시스템.
  17. 청구항 16에 있어서, 상기 제어기는 상기 호스트로부터 수신되는 전력량 및 상기 메모리의 주어진 공급 전압에서의 소비 전류 레벨에 적어도 부분적으로 기초하여 상기 메모리를 위한 상기 전력 이용가능성 정보를 결정하도록 구성되는, 시스템.
  18. 청구항 16 또는 17에 있어서, 상기 제어기는 상기 호스트와 무선 연결을 통해 상기 호스트로부터 상기 전력을 수신하도록 구성되는, 시스템.
  19. 청구항 16 또는 17에 있어서, 상기 제어기는 상기 호스트와 유선 연결을 통해 상기 호스트로부터 상기 전력을 수신하도록 구성되는, 시스템.
  20. 삭제
  21. 호스트; 및
    제어기 및 메모리를 갖는 메모리 디바이스를 포함하되,
    상기 제어기는:
    상기 호스트로부터 전력을 수신하도록; 그리고
    상기 메모리로 상기 전력 및 전력 이용가능성 정보를 제공하도록 구성되며; 그리고
    상기 메모리는 상기 전력 이용가능성 정보에 적어도 부분적으로 기초하여 상기 메모리의 동작을 조절할지를 결정하도록 구성되며,
    상기 전력 이용가능성 정보는 상기 메모리가 상기 메모리의 현재 동작 조건으로 계속해서 동작할 수 있는 시간량에 대한 표시를 포함하는, 시스템.
  22. 청구항 21에 있어서, 상기 전력 이용가능성 정보는 상기 제어기가 상기 호스트로부터의 전력 수신 중단 시 상기 메모리의 동작을 중지시키기 위한 상기 메모리에 대한 표시를 포함하는, 시스템.
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
KR1020167035634A 2014-05-28 2015-05-14 메모리로의 전력 이용가능성 정보 제공 KR101899231B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/288,618 2014-05-28
US14/288,618 US9343116B2 (en) 2014-05-28 2014-05-28 Providing power availability information to memory
PCT/US2015/030786 WO2015183573A1 (en) 2014-05-28 2015-05-14 Providing power availability information to memory

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020187025592A Division KR102001358B1 (ko) 2014-05-28 2015-05-14 메모리로의 전력 이용가능성 정보 제공

Publications (2)

Publication Number Publication Date
KR20170007458A KR20170007458A (ko) 2017-01-18
KR101899231B1 true KR101899231B1 (ko) 2018-09-14

Family

ID=54699550

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167035634A KR101899231B1 (ko) 2014-05-28 2015-05-14 메모리로의 전력 이용가능성 정보 제공
KR1020187025592A KR102001358B1 (ko) 2014-05-28 2015-05-14 메모리로의 전력 이용가능성 정보 제공

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020187025592A KR102001358B1 (ko) 2014-05-28 2015-05-14 메모리로의 전력 이용가능성 정보 제공

Country Status (7)

Country Link
US (8) US9343116B2 (ko)
EP (2) EP3149733B1 (ko)
JP (2) JP6321887B2 (ko)
KR (2) KR101899231B1 (ko)
CN (2) CN111292778B (ko)
SG (2) SG11201609854XA (ko)
WO (1) WO2015183573A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343116B2 (en) 2014-05-28 2016-05-17 Micron Technology, Inc. Providing power availability information to memory
US10095412B2 (en) * 2015-11-12 2018-10-09 Sandisk Technologies Llc Memory system and method for improving write performance in a multi-die environment
US10503241B2 (en) 2017-05-16 2019-12-10 Micron Technology, Inc. Providing energy information to memory
US20190026829A1 (en) 2017-07-24 2019-01-24 Denso Corporation Trading system, provider terminal, user terminal, and node
JP7113694B2 (ja) 2018-07-31 2022-08-05 株式会社三井ハイテック 鉄心製品の製造方法及び鉄心製品の製造装置
US11720352B2 (en) 2019-12-10 2023-08-08 Micron Technology, Inc. Flexible command pointers to microcode operations
CN113126892A (zh) * 2020-01-15 2021-07-16 伊姆西Ip控股有限责任公司 控制存储系统方法、电子设备和计算机程序产品
US11509473B2 (en) * 2020-07-20 2022-11-22 Pqsecure Technologies, Llc Architecture and method for hybrid isogeny-based cryptosystems
US11120844B1 (en) 2020-08-28 2021-09-14 Micron Technology, Inc. Power switching for embedded memory
US20220326887A1 (en) * 2021-04-06 2022-10-13 Micron Technology, Inc. Log management maintenance operation and command

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1306741A2 (en) 2001-10-29 2003-05-02 Fujitsu Limited Data processing apparatus/device
JP2006195901A (ja) 2005-01-17 2006-07-27 Matsushita Electric Ind Co Ltd 半導体装置
JP2013025786A (ja) 2011-07-18 2013-02-04 O2 Micro Inc メモリカードを操作するためのデバイスおよび方法
WO2014039716A1 (en) 2012-09-06 2014-03-13 Micron Technology, Inc. Apparatus and methods to provide power management for memory devices

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5511204A (en) 1994-09-07 1996-04-23 International Business Machines Corporation Performing system tasks at power-off using system management interrupt
US5594360A (en) 1994-10-19 1997-01-14 Intel Corporation Low current reduced area programming voltage detector for flash memory
JPH11296627A (ja) * 1998-04-14 1999-10-29 Mitsubishi Electric Corp 非接触カード，非接触カードのリーダライタ及び非接触カードの制御方法
US20040225881A1 (en) 2002-12-02 2004-11-11 Walmsley Simon Robert Variant keys
JP2004206409A (ja) 2002-12-25 2004-07-22 Toshiba Corp 非接触式ｉｃカード
GB0320142D0 (en) * 2003-08-28 2003-10-01 Ibm Data storage systems
KR100598379B1 (ko) 2003-09-08 2006-07-06 삼성전자주식회사 컴퓨터 시스템 및 그 제어방법
US20060248355A1 (en) 2005-04-27 2006-11-02 Thayer Larry J Power throttling system and method for a memory controller
US7581073B2 (en) 2006-08-09 2009-08-25 International Business Machines Corporation Systems and methods for providing distributed autonomous power management in a memory system
US9146600B2 (en) 2006-10-11 2015-09-29 Texas Instruments Incorporated Array and peripheral power control decoded from circuitry and registers
US7895454B2 (en) * 2007-02-06 2011-02-22 International Business Machines Corporation Instruction dependent dynamic voltage compensation
US7739461B2 (en) 2007-07-10 2010-06-15 International Business Machines Corporation DRAM power management in a memory controller
KR101493776B1 (ko) 2007-12-07 2015-02-16 삼성전자주식회사 전력 상태에 따른 무선 메모리 디바이스 구동 방법
US7996580B2 (en) 2007-12-10 2011-08-09 Sandisk Il Ltd. System and method for notifying a host of a service required by a slave storage device
US8175528B2 (en) * 2008-03-18 2012-05-08 Spansion Llc Wireless mass storage flash memory
US20090292934A1 (en) 2008-05-22 2009-11-26 Ati Technologies Ulc Integrated circuit with secondary-memory controller for providing a sleep state for reduced power consumption and method therefor
US8230239B2 (en) * 2009-04-02 2012-07-24 Qualcomm Incorporated Multiple power mode system and method for memory
US8504759B2 (en) 2009-05-26 2013-08-06 Micron Technology, Inc. Method and devices for controlling power loss
US8468370B2 (en) * 2009-09-16 2013-06-18 Seagate Technology Llc Systems, methods and devices for control of the operation of data storage devices using solid-state memory and monitoring energy used therein
US20110173462A1 (en) * 2010-01-11 2011-07-14 Apple Inc. Controlling and staggering operations to limit current spikes
US9235251B2 (en) * 2010-01-11 2016-01-12 Qualcomm Incorporated Dynamic low power mode implementation for computing devices
WO2012001917A1 (ja) * 2010-06-29 2012-01-05 パナソニック株式会社 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置
US8797813B2 (en) 2011-05-17 2014-08-05 Maxlinear, Inc. Method and apparatus for memory power and/or area reduction
US20130290606A1 (en) 2012-04-30 2013-10-31 Apple Inc. Power management for a system having non-volatile memory
KR20130127746A (ko) * 2012-05-15 2013-11-25 삼성전자주식회사 전력 소모를 제어하는 방법과 장치
US9941741B2 (en) * 2013-03-20 2018-04-10 Nokia Technologies Oy Method, apparatus, and computer program product for powering electronics in smart covers
US9343116B2 (en) * 2014-05-28 2016-05-17 Micron Technology, Inc. Providing power availability information to memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1306741A2 (en) 2001-10-29 2003-05-02 Fujitsu Limited Data processing apparatus/device
JP2006195901A (ja) 2005-01-17 2006-07-27 Matsushita Electric Ind Co Ltd 半導体装置
JP2013025786A (ja) 2011-07-18 2013-02-04 O2 Micro Inc メモリカードを操作するためのデバイスおよび方法
WO2014039716A1 (en) 2012-09-06 2014-03-13 Micron Technology, Inc. Apparatus and methods to provide power management for memory devices

Also Published As

Publication number Publication date
EP3149733B1 (en) 2019-07-10
US10796731B2 (en) 2020-10-06
CN106415724B (zh) 2020-02-18
WO2015183573A1 (en) 2015-12-03
US11250889B2 (en) 2022-02-15
US20180108384A1 (en) 2018-04-19
KR20170007458A (ko) 2017-01-18
JP6572341B2 (ja) 2019-09-04
EP3149733A1 (en) 2017-04-05
US11749316B2 (en) 2023-09-05
EP3149733A4 (en) 2018-01-03
US20190341083A1 (en) 2019-11-07
US20240005964A1 (en) 2024-01-04
JP2017525061A (ja) 2017-08-31
CN106415724A (zh) 2017-02-15
CN111292778A (zh) 2020-06-16
US10424347B2 (en) 2019-09-24
EP3537441A1 (en) 2019-09-11
US9905275B2 (en) 2018-02-27
JP2018136971A (ja) 2018-08-30
US20210020205A1 (en) 2021-01-21
SG10201800131RA (en) 2018-02-27
JP6321887B2 (ja) 2018-05-09
KR102001358B1 (ko) 2019-07-17
US20160217831A1 (en) 2016-07-28
SG11201609854XA (en) 2016-12-29
KR20180101634A (ko) 2018-09-12
US20170162254A1 (en) 2017-06-08
US9343116B2 (en) 2016-05-17
US20220172750A1 (en) 2022-06-02
EP3537441B1 (en) 2020-12-30
CN111292778B (zh) 2023-12-12
US20150348599A1 (en) 2015-12-03
US9607665B2 (en) 2017-03-28

Similar Documents

Publication Publication Date Title
KR101899231B1 (ko) 메모리로의 전력 이용가능성 정보 제공
TWI677783B (zh) 記憶體裝置及用於向該記憶體裝置提供能源資訊的方法及系統
US20190057049A1 (en) Memory system and operating method thereof
KR20200015260A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant