TWI677783B - 記憶體裝置及用於向該記憶體裝置提供能源資訊的方法及系統 - Google Patents

記憶體裝置及用於向該記憶體裝置提供能源資訊的方法及系統 Download PDF

Info

Publication number
TWI677783B
TWI677783B TW107116659A TW107116659A TWI677783B TW I677783 B TWI677783 B TW I677783B TW 107116659 A TW107116659 A TW 107116659A TW 107116659 A TW107116659 A TW 107116659A TW I677783 B TWI677783 B TW I677783B
Authority
TW
Taiwan
Prior art keywords
memory device
energy
memory
host
mode
Prior art date
Application number
TW107116659A
Other languages
English (en)
Other versions
TW201907264A (zh
Inventor
格瑞 A 布雷格
Greg A. Blodgett
丹尼爾 巴路奇
Daniele Balluchi
達妮羅 卡拉西歐
Danilo Caraccio
拉吉安諾 米契尼
Graziano Mirichigni
Original Assignee
美商美光科技公司
Micron Technology, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司, Micron Technology, Inc. filed Critical 美商美光科技公司
Publication of TW201907264A publication Critical patent/TW201907264A/zh
Application granted granted Critical
Publication of TWI677783B publication Critical patent/TWI677783B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/188—Mounting of power supply units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3212—Monitoring battery levels, e.g. power saving mode being initiated when battery voltage goes below a certain level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/142—Contactless power supplies, e.g. RF, induction, or IR
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本發明包含用於向記憶體提供能量資訊之設備及方法。一實施例包含：由一主機判定耦合至該主機之一能源之一電量已達到或超過一臨限值；及將指示一記憶體裝置之一能量模式之發信號自該主機傳輸至耦合至該主機之該記憶體裝置，其中至少部分基於判定該能源之該電量已達到或超過該臨限值來傳輸該發信號。

Description

記憶體裝置及用於向該記憶體裝置提供能源資訊的方法及系統
本發明大體上係關於半導體記憶體及方法，且更特定言之，本發明係關於向記憶體提供能量資訊。
通常將記憶體裝置提供為電腦或其他電子裝置中之內部半導體積體電路及/或外部可移除裝置。存在包含揮發性及非揮發性記憶體之諸多不同類型之記憶體。揮發性記憶體需要電力來保存其資料且可包含隨機存取記憶體(RAM)、動態隨機存取記憶體(DRAM)及同步動態隨機存取記憶體(SDRAM)等等。非揮發性記憶體可在未被供電時留存儲存資料且可包含「反及」快閃記憶體、「反或」快閃記憶體、相變隨機存取記憶體(PCRAM)、電阻式隨機存取記憶體(RRAM)及磁性隨機存取記憶體(MRAM)等等。
可將記憶體儲存裝置組合在一起以形成一固態硬碟(SSD)。一SSD、一嵌入式多媒體卡(eMMC)記憶體或一通用快閃儲存(UFS)記憶體可包含非揮發性記憶體(例如「反及」快閃記憶體、「反或」快閃記憶體及/或無線記憶體)及/或可包含揮發性記憶體(例如DRAM及/或SRAM)以及各種其他類型之非揮發性及揮發性記憶體。快閃記憶體裝置可包含將資料儲存於一電荷儲存結構(諸如(例如)一浮動閘極或電荷陷阱) 中之記憶體胞元且可用作用於各種電子應用之非揮發性記憶體。快閃記憶體裝置可使用允許高記憶體密度、高可靠性及低電力消耗之一單電晶體記憶體胞元。
改良記憶體儲存裝置大體上可包含增大記憶體胞元密度、提高讀取/寫入速度或否則縮減操作延時、提高可靠性、增加資料保存、減少電力消耗及/或降低製造成本及其他度量。
100‧‧‧運算系統
102‧‧‧主機
104‧‧‧記憶體裝置
106‧‧‧介面
108‧‧‧控制器
110‧‧‧記憶體
111‧‧‧描述符
112‧‧‧能量管理單元(EMU)
114‧‧‧處理器
116‧‧‧控制器
118‧‧‧介面
220‧‧‧表
310‧‧‧記憶體陣列
330-0至330-R‧‧‧實體列
332-0至332-S‧‧‧實體區段
336-0至336-B‧‧‧實體區塊
440‧‧‧運算系統
442‧‧‧主機
444‧‧‧記憶體裝置
446‧‧‧電池
448‧‧‧天線
550‧‧‧方法
552‧‧‧區塊
554‧‧‧區塊
556‧‧‧區塊
558‧‧‧區塊
圖1繪示根據本發明之一實施例之一運算系統之一方塊圖。
圖2繪示根據本發明之一實施例之可用於開啟一記憶體裝置之一電力損失保護關閉模式及一低能量模式之旗標之一表。
圖3繪示根據本發明之一實施例之一記憶體陣列之一部分之一圖式。
圖4繪示根據本發明之一實施例之一運算系統之一方塊圖。
圖5繪示根據本發明之一修正方案之用於操作記憶體之一方法。
本發明包含用於向記憶體提供能量資訊之設備及方法。一實施例包含：由一主機判定耦合至該主機之一能源之一電量是否已達到或超過一臨限值；及將指示一記憶體裝置之一能量模式之發信號自該主機傳輸至耦合至該主機之該記憶體裝置，其中至少部分基於判定該能源之該電 量已達到或超過該臨限值來傳輸該發信號。
記憶體儲存裝置在操作時(諸如，在對記憶體之胞元所執行之程式化、感測及/或抹除操作期間)消耗電力。可由(例如)一主機向記憶體提供此電力。然而，在一些例項中，向記憶體提供之電量可能不足以維持峰值效能。例如，可由主機向記憶體提供之電量及/或能量(例如主機之電池電量)會降至低於一特定臨限值或可突然及/或意外地完全損失(例如，歸因於電池自主機移除或主機被拔除電源)。在此一例項中(例如，當系統能量較低時)，主機會優先限制由記憶體消耗之能量以改良使用者體驗，例如延長記憶體可操作之時間量。
為保護已被程式化及/或在被程式化至記憶體之資料免受此一電力及/或能量減少及/或損失影響，記憶體可對資料執行電力損失保護操作(諸如(例如)突然斷電恢復操作)及/或可對資料做額外備份。然而，此等保護操作會負面影響記憶體之操作及/或效能。例如，此等保護操作會增加對記憶體所執行之一程式化操作之時間量，增加由記憶體使用之電量及/或能量，及/或占用記憶體中之儲存空間。此外，對資料做額外備份亦會花費更多時間及/或使用更多電力及/或能量。
根據本發明之向記憶體提供能量資訊可通知記憶體是否需要記憶體執行電力損失保護操作(諸如(例如)突然斷電恢復操作)以保護已被程式化及/或在被程式化至記憶體之資料免受突然及/或意外電力損失影響。當無需記憶體執行此等電力損失保護操作時，記憶體可縮減對記憶體所執行之操作(例如程式化操作)之時間量，在該等操作期間消耗更少電力及/或能量，及/或藉由不執行電力損失保護操作來增加其儲存空間。
此外，根據本發明之向記憶體提供能量資訊可通知記憶體 是否可取得足夠能量來提供給記憶體以維持正常操作(諸如主機命令處理及維護操作)。當可用於記憶體之能量不足以維持其正常操作時，記憶體可藉由(例如)延緩維護操作(例如廢棄項目收集、損耗均衡、再新等等)來節省能量。
如本文中所使用，「一」可係指一或多個某物，且「複數個」可係指一個以上此等事物。例如，一記憶體裝置可係指一或多個記憶體裝置，且複數個記憶體裝置可係指兩個或兩個以上記憶體裝置。另外，如本文中所使用，標示符「R」、「B」及「S」(尤其相對於圖式中之元件符號)指示：所標示之特定特徵之一或多者可包含於本發明之實施例中。
本文中之圖式遵循一編號慣例，其中第一個或前幾個數字對應於圖號且其餘數字識別圖式中之一元件或組件。可藉由使用類似數字來識別不同圖之間之類似元件或組件。例如，110可指涉圖1中之元件「10」，且一類似元件可在圖3中指稱310。
圖1繪示根據本發明之一實施例之一運算系統100之一方塊圖。如圖1中所展示，運算系統100可包含一主機102及呈一記憶體裝置104之形式之一設備。如本文中所使用，一「設備」可係指(但不限於)各種結構或結構組合之任何者，諸如(例如)一電路或電路系統、一或若干晶粒、一或若干模組、一或若干裝置或一或若干系統。
主機102可包含一記憶體(諸如一隨機存取記憶體(RAM))(圖1中未展示以免使本發明之實施例不清楚)及一記憶體存取裝置(諸如一處理器114)。一般技術者應瞭解，「一處理器」可意指一或多個處理器，諸如一並行處理系統、一或多個共處理器等等。實例性主機可包 含膝上型電腦、個人電腦、數位相機、數位記錄及播放裝置、行動裝置(例如智慧型電話、平板電腦等等)、PDA、記憶卡讀取器、介面集線器及其類似者。
如圖1中所展示，主機102可包含一能量管理單元(EMU)112。EMU 112可判定記憶體裝置104之能量資訊且向記憶體裝置104提供能量及能量資訊，如本文中將進一步描述。例如，主機102可包含或耦合至向主機提供能量之一能源(圖1中未展示)(諸如(例如)一電池、一電容器、一電源插座等等)，且能源亦可用於向記憶體裝置104提供能量。
如圖1中所展示，主機102可包含耦合至處理器114及EMU 112之一控制器116及耦合至控制器116及EMU 112之一介面118。此外，儘管圖1中為避免使本發明之實施例不清楚而未展示，但主機102亦可包含使用一驅動程式(例如一UFS驅動程式)來與記憶體裝置104通信之一應用程式。驅動程式可透過一通用快閃儲存(UFS)主機控制器介面(圖1中未展示)來管理控制器116，該UFS主機控制器介面可包括由控制器116暴露之一組暫存器。
如圖1中所展示，記憶體裝置104可包含一介面106、一記憶體110、描述符111及耦合至介面106、記憶體110及描述符111之一控制器108。在一實施例中，記憶體裝置104可為一通用快閃儲存(UFS)記憶體裝置。一UFS記憶體裝置可為(例如)一記憶卡(全長或微小尺寸)、一嵌入式可啟動大容量儲存裝置或一IO裝置。儘管圖1中為避免使本發明之實施例不清楚而未展示，但一UFS裝置亦可包含多個邏輯單元(LU)及一裝置管理器。裝置管理器可執行諸如電力管理之裝置級功能，LU可執行諸如讀取及寫入之功能，且描述符111可儲存組態相關資訊。此外，儘管圖1中 展示一個記憶體110，但本發明之實施例不受限於此(例如，記憶體裝置104可包含耦合至控制器108之一個以上記憶體)。
介面106及118可用於使資訊(例如資料)傳送於主機102與記憶體裝置104之間。例如，介面106及118可提供一介面來使控制、位址、資訊(例如資料)及其他信號傳遞於記憶體裝置104與主機102之間。
在一實施例中，介面106及118可為實體介面，諸如標準化實體介面。例如，當記憶體裝置104在一運算系統100中用於資訊儲存時，介面106及118可為UFS介面、串列先進技術附件(SATA)實體介面、周邊組件互連快速(PCIe)實體介面或通用串列匯流排(USB)實體介面及其他實體連接器及/或介面。例如，當介面106及118係UFS介面時，介面106及118可包括主機102與記憶體裝置104之間之一UFS互連(UIC)層，其包含MIPI UniPro及MIPI M-PHY。實體層M-PHY可為包含TX及RX對之一差動雙重單工PHY。在此等實施例中，記憶體裝置104可自主機102透過與主機102之一有線連接接收能量及/或透過與主機102之一有線連接與主機102資訊通信(例如，主機102及記憶體裝置104可透過一有線連接耦合)。
控制器108可與記憶體110通信以感測(例如讀取)、程式化(例如寫入)及/或抹除資訊以及其他操作。控制器108可包含(例如)控制器電路系統及/或邏輯(例如硬體及/或韌體)。控制器108可包含於相同於記憶體110之實體裝置(例如相同晶粒)上，或可包含於通信地耦合至包含記憶體110之實體裝置之一單獨實體裝置上。在一實施例中，控制器108之組件可散佈於多個實體裝置上(例如，一些組件位於相同於記憶體110之晶粒上且一些組件位於一不同晶粒、模組或板上)。
記憶體110可包含(例如)一或多個非揮發性記憶體陣列(例如，可包含一或多個非揮發性記憶體胞元)。例如，記憶體110可為具有一「反及」架構之快閃記憶體。本文中將進一步描述記憶體110之一實例(例如，結合圖3)。然而，本發明之實施例不受限於一特定類型之記憶體或記憶體裝置。例如，記憶體110可為DRAM、RRAM、FeRAM或PCRAM及其他類型之記憶體。
在一「反及」架構中，一「列」記憶體胞元之控制閘極可與一存取(例如字)線耦合，而記憶體胞元可在一選擇閘極源極電晶體與一選擇閘極汲極電晶體之間之一「串」中源極至汲極串聯耦合。串可藉由選擇閘極汲極電晶體來連接至一資料(例如位元)線。使用術語「列」及「串」不隱含記憶體胞元之一線性配置及一正交配置。一般技術者應瞭解，記憶體胞元至位元線及源極線之連接方式取決於陣列是否為一「反及」架構、一「反或」架構或一些其他記憶體陣列架構。
記憶體110之(若干)記憶體陣列可包含可被分組之一或多個記憶體胞元。如本文中所使用，一群組可包含一或多個記憶體胞元，諸如記憶體胞元之一頁、區塊、平面、晶粒、整個陣列或其他群組。例如，一些記憶體陣列可包含組成記憶體胞元之一區塊之一或多頁記憶體胞元。一或多個區塊可包含於記憶體胞元之一平面中，且記憶體胞元之一或多個平面可包含於一晶粒上，如本文中將進一步描述(例如，結合圖3)。作為一實例，一128GB記憶體裝置可包含每頁4320個資訊位元組、每區塊128頁、每平面包含2048個區塊及每裝置16個平面。
圖1中所繪示之實施例可包含為避免使本發明之實施例不清楚而未繪示之額外電路系統。例如，記憶體110可包含用於鎖存透過I/O 電路提供於I/O連接器上之位址信號之位址電路系統。位址信號可由一列解碼器及一行解碼器接收及解碼以存取記憶體110(例如記憶體110之(若干)陣列)。
主機102(例如EMU 112、處理器114及/或控制器116)可判定記憶體裝置104(例如記憶體110)之能量資訊且向記憶體裝置104(例如控制器108)提供能量資訊。例如，主機102可處理包含以下各者之資訊：其能源之特性(例如類型)(例如，其電池係可移除或不可移除的)、其能源之電量、其能源之容量(例如電荷儲存容量)、系統100及其使用者活動之特性(例如歸因於(例如)顯示器開啟或關閉之系統電力汲取之速率)、能源當前是否在充電、當前向記憶體裝置104提供之能量是否不受限(例如，由於將主機102插入至一插座中)及/或其能源之年限。主機102可使用此經處理資訊來判定是否需要記憶體裝置104執行電力損失保護操作(例如突然斷電恢復操作)以保護已被程式化及/或在被程式化至記憶體110之資料免受突然及/或意外能量損失影響，及/或使用此經處理資訊來判定是否可自其能源取得足量能量來維持正常操作。接著，主機102可使用(例如)一單一資料位元來向記憶體裝置104提供此(等)判定。
相比而言，在替代方法中，可僅使用由主機提供之能源(例如電池)類型及/或電量來對裝置級作出(例如，處理)此等判定(例如，藉由記憶體裝置104)。然而，無法僅靠能源類型及/或電量來提供足以使裝置能夠準確判定是否需要執行電力損失保護操作或是否可取得足夠能量來維持正常操作之資訊，此係因為(例如)不同主機系統可具有會對剩餘可用性產生不同影響之不同電池容量及/或不同使用者活動特性。然而，向裝置提供至使裝置在作出其判定時使用之此額外資訊對裝置而言係不切實際的 (例如，將使用過多空間及/或占用過多運算資源)。
作為一實例，主機102(例如EMU 112、處理器114及/或控制器116)可判定及提供是否需要記憶體裝置104執行電力損失保護操作之一電力損失保護指標。當主機102可保證一穩定且不間斷能源時，此一指標可提供記憶體裝置之改良效能(例如縮減操作時間、減少能量消耗及/或增加儲存)。此外，此一指標可允許主機102在記憶體裝置104中快速切換於開啟電力損失保護與關閉電力損失保護之間。
例如，當主機102可保證其可向記憶體裝置104提供一穩定且不間斷能源時，其可提供一指標來關閉電力損失保護。例如，主機102可啟用記憶體裝置104之電力損失保護關閉模式。當關閉電力損失保護時(例如，當啟用電力損失保護關閉模式時)，主機102不會向記憶體裝置104循環供電或將一硬體重設信號發送至記憶體裝置104。此外，當關閉電力損失保護時，記憶體裝置104無法保護先前程式化資料免受一意外電力損失。
然而，當主機102無法保證其可向記憶體裝置104提供一穩定且不間斷能源時，其可提供一指標來開啟電力損失保護(例如，為了免受一意外電力損失)。例如，主機102可停用記憶體裝置104之電力損失保護關閉模式。若未在開啟電力損失保護之一電力循環中執行程式化操作，則可在下一電力循環期間執行較少錯誤校正操作或一不同錯誤校正操作以改良啟動時間。此外，若在關閉電力損失保護的情況下發生一意外電力損失，則可捨棄似乎受損之記憶體110中之資料(例如，而非試圖將其修復)。
作為一實例，主機102可在其由不可移除之一能源供電時 保證一穩定且不間斷能源，但無法在其由可移除(例如，可突然移除)之一能源供電時保證一穩定且不間斷能源。此外，若在啟用電力損失保護關閉模式且突然損失電力供應時主機102之一能源供應量(例如其電池之電量)下降至低於一特定臨限值(例如一最小安全操作位準)，則會電力損失發生於將新資料寫入至記憶體及/或由記憶體裝置104執行維護操作時損損壞之區先前程式化至記憶體110之資料。因而，若主機102判定能源供應量已下降至低於臨限值(例如，其電池之電量已下降至低於最小安全操作位準)，則主機102無法保證一穩定且不間斷能源且可提供一指標來開啟電力損失保護(例如，停用電力損失保護關閉模式)。此外，若主機102判定其由可移除之一能源供電，則主機102可使電力損失保護繼續(例如，可不啟用電力損失保護關閉模式)。
在一實施例中，記憶體裝置104(例如記憶體110)可具有(例如，組態有)複數個資料邏輯單元。在此一實施例中，各自邏輯單元可具有與其相關聯之一資料可靠性模式。若關閉電力損失保護(例如，由於主機102歸因於低能量供應或電力損失而不再關注可能之資料損損壞之區)，則主機102可全域停用全部邏輯單元之資料可靠性模式。然而，若開啟電力損失保護(例如，若停用電力損失保護關閉模式)，則一些邏輯單元、無邏輯單元或全部邏輯單元可啟用資料可靠性模式。作為一實例，若記憶體裝置組態有兩個邏輯單元，則兩個邏輯單元可均不啟用資料可靠性模式，僅邏輯單元之一第一者或一第二者可啟用資料可靠性模式，或兩個邏輯單元可啟用資料可靠性模式。在此一實施例中，可僅對其資料可靠性模式被啟用之(若干)邏輯單元執行電力損失保護操作(例如，僅其資料可靠性模式被啟用之邏輯單元可保護其資料免受意外電力損失)；可不對停 用資料可靠性模式之(若干)邏輯單元執行電力損失保護操作(例如，其資料可靠性模式被停用之(若干)邏輯單元無法保護其資料免受意外電力損失)，即使可開啟電力損失保護。
作為一額外實例，主機102(例如EMU 112、處理器114及/或控制器116)可判定及提供是否可取得足夠能量(例如，來自其電池)來維持記憶體裝置104之當前效能位準之一低能量模式指標。例如，低能量模式指標可指示是否可取得足夠來維持記憶體裝置104之正常操作，諸如處理自主機102接收之命令(例如讀取、寫入及抹除命令)及執行維護操作。此一指標可向主機102提供要求記憶體裝置104節省系統能量之一機制。
在一實施例中，主機102(例如EMU 112、處理器114及/或控制器116)可判定主機(或耦合至主機)之能源之電量已達到或超過一臨限值，且至少部分基於判定能源之電量已達到或超過臨限值來將指示記憶體裝置104之一能量模式之發信號傳輸至記憶體裝置104(例如，經由介面118)。例如，發信號可包含指示記憶體裝置104之能量模式之一寫入描述符及資料或可設定或清除啟用或停用記憶體裝置104之能量模式之一旗標。旗標可包括表示選自記憶體裝置104之一組能量模式之一能量模式之一布林(Boolean)值。能量模式可為(例如)：一第一模式，其中主機102具有足夠能量用於記憶體裝置104之正常操作；或一第二模式，其中要求記憶體裝置104節省能量。記憶體裝置104(例如控制器108)可至少部分基於自主機102接收(例如，經由介面106)之發信號來判定是否執行一或多個背景(例如維護)操作。例如，記憶體裝置104可解碼寫入描述符及資料且至少部分基於自寫入描述符及資料解碼之資訊來將與能量模式相關聯之一值寫入至記憶體裝置之一描述符111。
例如，主機102可判定可自主機取得之能量已下降至低於一特定位準，且在判定可自主機取得之能量已下降至低於特定位準之後開啟(例如，啟用)記憶體裝置104之低能量模式。特定位準可對應於足以維持記憶體裝置104之正常操作之能量。可自主機取得之能量可對應於可自主機之一能源取得之能量，諸如(例如)主機之電池之當前電量。主機102可使用(例如)一低能量模式旗標來開啟記憶體裝置104之低能量模式，如本文中將進一步描述(例如，結合圖2)。
在開啟記憶體裝置104之低能量模式之後，記憶體裝置104可節省能量。例如，在由主機102開啟低能量模式之後，記憶體裝置104可減少其能量消耗(例如，自其當前能源消耗量減少)，如本文中將進一步描述。一旦主機102判定可自主機取得之能量已回升至高於特定位準，主機102可關閉(例如，停用)記憶體裝置104之低能量模式。
例如，若主機102由一電池供電且電池之電量下降至低於一特定電量(例如，低電量)，則主機102可開啟(例如，啟用)低能量模式且節省能量；當電池之電量上升至高於特定位準時，主機102可關閉(例如，停用)低能量模式，且記憶體裝置104可恢復其先前效能位準。作為一額外實例，主機102可在判定其直接連接至一額外能源(例如，被插上電源及/或在充電)之後關閉低能量模式。在此一實例中，主機102可在判定其直接連接至一額外能源之後關閉低能量模式，即使電池電量仍低於(例如，尚未回升至高於)特定電量。作為一額外實例，主機102可在判定其溫度位準已上升至高於一特定位準之後開啟低能量模式(例如，即使電池電量高於特定電量)以降低主機102及/或系統100之溫度；當主機102之溫度位準下降至低於特定位準時，主機102可再次關閉低能量模式。
當開啟(例如，啟用)記憶體裝置104之低能量模式時，記憶體裝置104可藉由(例如)限制或延緩部分或全部背景(例如維持)操作之執行來節省能量(例如，減少其能量消耗)(例如，直至關閉低能量模式)。例如，記憶體裝置104可限制或延緩對記憶體110執行除讀取、寫入及/或抹除操作之外之操作，諸如(例如)背景(例如維護)操作。維護操作可包含(例如)擦除操作、廢棄項目收集操作、損耗均衡操作、再新操作及損壞之區塊管理且可在前台(例如，在主機命令處理期間)或背景(例如，當記憶體裝置未處理主機命令時)執行。然而，依此一方式減少記憶體裝置104之能量消耗未必導致記憶體裝置104或系統100之一較低瞬時效能或電力消耗。
開啟記憶體裝置104之低能量模式(例如，延緩維護操作)可在電力耗盡時節省系統能量及/或減少資料損失量，但亦會降低記憶體裝置104之效能(例如，與關閉低能量模式時相比)。例如，在後續關閉低能量模式且記憶體裝置已完成延緩維護操作之前，記憶體裝置104之效能會降低。
作為一額外實例，記憶體裝置104可藉由對記憶體110並行執行較少操作(例如，比關閉低能量模式時少)來節省電力。例如，當開啟低能量模式時，並行操作之晶粒數目可減少至1個或2個。
作為一額外實例，當開啟低能量模式時，記憶體裝置104可藉由降低控制器108之內部時脈之頻率、減小控制器108與記憶體110之間之介面速度及/或關閉記憶體110中之晶粒上終止功能來節省能量。此外，當開啟低能量模式時，在一程式化操作期間程式化至記憶體110之資料可在程式化操作完成之前由主機102儲存(例如，儲存於主機中之SRAM 中)以免受可在程式化期間歸因於(例如)低電池電量而發生之一電源故障(但此不會在主機102僅包含一單一電池時有效)。此外，可在開啟低能量模式時超控電力損失模式。
在一實施例中，開啟低能量模式可包含啟用記憶體裝置104之複數個低能量模式之一者，其中該等模式之各者使用一不同機制來減少裝置之能量消耗。例如，低能量模式之一第一者可包含僅並行執行較少操作，低能量模式之一第二者可包含僅限制或延緩維護操作，且低能量模式之一第三者可為使用多個能量減少機制(例如減少至一操作晶粒、降低內部時脈頻率、減小介面速度等等)之一最低能量模式。可使用多個資料位元來啟用多個低能量模式。
圖2繪示根據本發明之一實施例之可用於開啟(例如，啟用)一記憶體裝置之一電力損失保護關閉模式及一低能量模式之旗標之一表220。例如，旗標可由系統100之主機102用於啟用先前結合圖1所描述之記憶體裝置104之電力損失保護關閉模式及/或低能量模式。如本文中所使用，一旗標可係指表示值之「真」或「假」、0或1、「開啟」或「關閉」類型之一單一布林值。一旗標可被清除或重設、設定、切換或讀取且可用於啟用或停用一記憶體裝置內之特定功能、模式或狀態。
如圖2中所展示，旗標可包含一電力損失保護關閉旗標(例如fPowerLossProtectOff)及一低能量模式旗標(例如fLowEnergyMode)。各自旗標可包含用於向記憶體裝置提供分別啟用電力損失保護關閉模式及低能量模式之一指示之一單一資料位元(例如0或1)，其中兩個旗標之預設位元係0，如圖2中所繪示。例如，fLowEnergyMode係用於啟用或停用低能量模式之執行之旗標。此旗標可界定如下：0=不容許裝置依低能量模式 運行；1=容許裝置依低能量模式運行。此旗標之預設值可為零：不容許低能量模式。當此旗標由主機清除時，裝置將不依低能量模式操作。
在圖2所展示之實例中，電力損失保護關閉旗標之一資料位元0可向記憶體裝置提供啟用電力損失保護關閉模式之一指示。在圖2所繪示之實例中，當停用電力損失保護關閉模式時(例如，當將電力損失保護關閉旗標之資料位元設定為0時)，可基於與邏輯單元相關聯之資料可靠性參數之設定來判定資料之各自邏輯單元之資料可靠性模式。例如，若與一邏輯值相關聯之資料可靠性參數之設定指示針對邏輯單元啟用資料可靠性模式，則可針對邏輯單元啟用電力損失保護關閉模式且可在一電力損失發生時保護儲存於邏輯單元中之既有資料免受損損壞之區。作為一實例，與各自邏輯單元相關聯之資料可靠性參數可包含一單一資料位元，其中設定為1指示針對邏輯單元啟用資料可靠性模式且設定為0指示針對邏輯單元停用資料可靠性模式。
此外，電力損失保護關閉旗標之一資料位元1可向記憶體裝置提供啟用電力損失保護關閉模式之一指示。例如，如圖2中所繪示，主機可在其可保證一穩定電源時停用電力損失保護關閉模式。當啟用電力損失保護關閉模式時(例如，當將電力損失保護關閉旗標之資料位元設定為1時)，記憶體裝置無需保護先前程式化(例如，先前寫入)資料免受意外電力損失。例如，當啟用電力損失保護關閉模式時，可停用資料之全部邏輯單元之資料可靠性模式。然而，在一實施例中，可保護儲存於記憶體中之一些資料(諸如(例如)重放保護記憶體區塊(RPMB)資料)免受電力損失，不管電力損失保護關閉模式旗標之設定如何。
如圖2中所展示，低能量模式旗標之一資料位元0可向記憶 體裝置提供關閉低能量模式之一指示，此係因為主機已判定其可對記憶體裝置提供足夠能量來維持其正常操作。此外，低能量模式旗標之一資料位元1可向記憶體裝置提供開啟低能量模式且節省能量之一指示，此係因為主機已判定其可向記憶體裝置提供之能量較低。
然而，本發明之實施例不受限於圖2中所繪示之特定資料位元實例。例如，在一實施例中，低能量模式旗標可包含用於指示多個低能量模式之多個資料位元，如本文先前所描述。
圖3繪示根據本發明之一實施例之一記憶體陣列310之一部分之一圖式。記憶體陣列310可為(例如)先前結合圖1所描述之記憶體110。此外，儘管圖3中未展示，但記憶體陣列310可與相關聯於其操作之各種周邊電路系統一起定位於一特定半導體晶粒上。
如圖3中所展示，記憶體陣列310可包含記憶體胞元之一或多個實體區塊336-0(區塊0)、336-1(區塊1)、...、336-B(區塊B)。記憶體胞元可為單位階胞元及/或多位階胞元，諸如(例如)兩位階胞元、三位階胞元(TLC)或四位階胞元(QLC)。作為一實例，記憶體陣列100中之實體區塊之數目可為128個區塊、512個區塊或1,024個區塊，但實施例不受限於記憶體陣列310中之實體區塊之2之一特定冪或任何特定數目。
記憶體胞元之一或多個實體區塊(例如區塊336-0、336-1、...、336-B)可包含於記憶體胞元之一平面中，且記憶體胞元之一或多個平面可包含於一晶粒上。例如，在圖3所展示之實例中，各實體區塊336-0、336-1、...、336-B可為一單一晶粒之部分。即，圖3中所繪示之記憶體陣列310之部分可為記憶體胞元之晶粒。
如圖3中所展示，各實體區塊336-0、336-1、...、336-B包 含耦合至存取線(例如字線)之記憶體胞元之一或多個實體列(例如330-0、330-1、...、330-R)。各實體區塊中之列(例如字線)之數目可為32，但實施例不受限於每實體區塊之列330-0、330-1、...、330-R之一特定數目個。此外，儘管圖3中未展示，但記憶體胞元可耦合至感測線(例如資料線及/或數位線)。
一般技術者應瞭解，各列330-0、330-1、...、330-R可包含記憶體胞元之一或多個頁(例如實體頁)。一實體頁係指程式化及/或感測之一單元(例如作為一功能群組一起被程式化及/或感測之一或多個記憶體胞元)。在圖3所展示之實施例中，各列330-0、330-1、...、330-R包括記憶體胞元之一實體頁。然而，本發明之實施例不受限於此。例如，在一實施例中，各列可包括記憶體胞元之多個實體頁(例如耦合至偶數位元線之記憶體胞元之一或多個偶數頁及耦合至奇數位元線之記憶體胞元之一或多個奇數頁)。另外，針對包含多位階胞元之實施例，記憶體胞元之一實體頁可儲存資料之多個頁(例如邏輯頁)(例如一上資料頁及一下資料頁，其中一實體頁中之各胞元儲存接近一上資料頁之一或多個位元及接近一下資料頁之一或多個位元)。
一程式化操作(例如一寫入操作)可包含：將一或多個程式化脈衝(例如16V至20V)施加至一選定字線以將耦合至選定字線之選定胞元之臨限電壓(Vt)增大至對應於一目標(例如所要)資料狀態之一所要程式化電壓位準。諸如一讀取或程式化驗證操作之一感測操作可包含：感測耦合至一選定胞元之一感測線之一電壓及/或電流變化以判定選定胞元之資料狀態。
如圖3中所展示，記憶體胞元之一頁可包括一或多個實體 區段332-0、332-1、...、332-S(例如記憶體胞元之子集)。胞元之各實體區段332-0、332-1、...、332-S可儲存資料之一或多個邏輯區段(例如資料字)。另外，資料之各邏輯區段可對應於資料之一特定頁之一部分。作為一實例，儲存於一特定實體區段中之資料之一第一邏輯區段可對應於對應於一第一資料頁之一邏輯區段，且儲存於特定實體區段中之資料之一第二邏輯區段可對應於一第二資料頁。各實體區段332-0、332-1、...、332-S可儲存系統及/或使用者資料及/或可包含附加資料，諸如錯誤校正碼(ECC)資料及邏輯區塊位址(LBA)資料。
邏輯區塊定址係可由一主機(例如先前結合圖1所描述之主機102)用於識別資料之一邏輯區段之一方案。例如，各邏輯區段可對應於一唯一邏輯區塊位址(LBA)。另外，一LBA亦可對應於(例如，動態映射至)一實體位址。資料之一邏輯區段可為數個資料位元組(例如256個位元組、512個位元組或1,024個位元組)。然而，實施例不受限於此等實例。
應注意，實體區塊336-0、336-1、...、336-B、列330-0、330-1、...、330-R、區段332-0、332-1、...、332-S及頁之其他組態係可行的。例如，實體區塊336-0、336-1、...、336-B之列330-0、330-1、...、330-R可各儲存對應於可包含(例如)512個以上或512個以上資料位元組之一單一邏輯區段之資料。
圖4繪示根據本發明之一實施例之一運算系統440之一方塊圖。如圖4中所展示，運算系統440可包含一主機442、一記憶體裝置444及耦合至主機442之呈一電池446形式之一能源。在圖4所繪示之實例性實施例中，主機442可為一行動裝置，諸如(例如)一智慧型電話或平板電腦。電池446可向主機442及/或記憶體裝置444提供能量。
主機442可包含分別類比於先前結合圖1所描述之EMU 112、處理器114、控制器116及介面118之EMU、處理器、控制器及介面。此外，在圖4所繪示之實例中，主機442可包含可傳輸及/或接收無線(例如空中)信號(諸如(例如)蜂巢式及/或Wi-Fi信號)之呈一天線448形式之一無線介面。記憶體裝置444可包含分別類比於先前結合圖1所描述之記憶體110、描述符111、控制器108及介面106之一記憶體、描述符、一控制器及一介面。
主機442可依類比於本文先前(例如，結合圖1)所描述之方式的一方式判定用於記憶體裝置444之能量資訊且向記憶體裝置444提供能量資訊。例如，主機442可依類比於本文先前所描述之方式的一方式判定及提供是否需要記憶體裝置444執行電力損失保護操作之一電力損失保護指標。作為一額外實例，主機442可依類比於本文先前所描述之方式的一方式判定及提供是否可自電池446取得足量能量來維持記憶體裝置444之當前效能位準之一低能量模式指標。
圖5繪示根據本發明之一修正方案之用於操作記憶體之一方法550。方法550可由(例如)先前分別結合圖1及圖4所描述之記憶體系統100及/或440執行。
在區塊552中，方法550包含：由一主機判定耦合至主機之一能源之一電量已達到或超過一臨限值。主機可為(例如)先前分別結合圖1及圖4所描述之主機102及/或主機442。
在區塊554中，方法550包含：將指示一記憶體裝置之一能量模式之發信號自主機傳輸至耦合至主機之記憶體裝置，其中至少部分基於判定能源之電量已達到或超過臨限值來傳輸發信號。記憶體裝置可為先 前分別結合圖1及圖4所描述之記憶體裝置104及/或444。
在區塊556中，方法550包含：由記憶體裝置自主機接收指示記憶體裝置之能量模式之發信號。在區塊558中，方法550包含：由記憶體裝置至少部分基於自主機接收之發信號來判定是否執行一或多個背景操作。
儘管已在本文中繪示及描述特定實施例，但一般技術者應暸解，經計算以達成相同結果之一配置可取代所展示之特定實施例。本發明意欲涵蓋本發明之實施例之調適或變動。應瞭解，已依一繪示而非限制方式進行以上描述。一般技術者將在檢視以上描述之後明白上述實施例之組合及未在本文中特別描述之其他實施例。本發明之實施例之範疇包含其中使用上述結構及方法之其他應用。因此，應參考隨附申請專利範圍以及此申請專利範圍有權涵蓋之等效物之全部範圍來判定本發明之實施例之範疇。
在上述[實施方式]中，為了簡化本發明而將一些特徵一起集合於一單一實施例中。本發明之方法不應被解譯為反映以下意圖：本發明之揭示實施例必須使用比各請求項中明確敘述之特徵多之特徵。確切而言，如以下申請專利範圍所反映，發明標的展現一單一揭示實施例之非全部特徵。因此，以下申請專利範圍特此併入至[實施方式]中，其中各請求項獨自作為一單獨實施例。

Claims (20)

  1. 一種提供能源資訊至一記憶體裝置的方法，其包括：由一主機判定耦合至該主機之一能源之一電量已達到或超過一臨限值；及將指示該記憶體裝置之一能量模式之發信號自該主機傳輸至該記憶體裝置之一控制器，其中至少部分基於判定該能源之該電量已達到或超過該臨限值來傳輸該發信號；其中該控制器耦合至該記憶體裝置之一記憶體及至該主機。
  2. 如請求項1之方法，其中傳輸指示該記憶體裝置之該能量模式之該發信號包含：傳輸指示該記憶體裝置之該能量模式之一寫入描述符及資料。
  3. 如請求項1或2中任一項之方法，其中傳輸指示該記憶體裝置之該能量模式之該發信號包含：設定或清除啟用或停用該記憶體裝置之該能量模式之一旗標。
  4. 如請求項3之方法，其中該旗標包括表示選自該記憶體裝置之一組能量模式之一能量模式之一布林(Boolean)值。
  5. 如請求項1或2中任一項之方法，其中該能量模式包括：一第一模式，其中該主機具有足夠能量用於該記憶體裝置之正常操作；或一第二模式，其中要求該記憶體裝置節省能量。
  6. 如請求項5之方法，其中該記憶體裝置之該正常操作包含：處理自該主機接收之命令；及執行背景操作。
  7. 如請求項6之方法，其中該等背景操作包含以下之至少一者：損耗均衡、損壞之區塊管理、擦除或廢棄項目收集或其等之任何組合。
  8. 如請求項1或2中任一項之方法，其中該能量模式包括複數個低能量模式之一者，其中該複數個低能量模式之各者包含用於減少該記憶體裝置之能量消耗之一不同機制。
  9. 一種提供能源資訊至一記憶體裝置的方法，其包括：由該記憶體裝置之一控制器自耦合至該控制器之一主機接收指示該記憶體裝置之一能量模式之發信號；及由該控制器至少部分基於自該主機接收之該發信號來判定是否執行一或多個背景操作；其中該控制器耦合至該記憶體裝置之一記憶體。
  10. 如請求項9之方法，其中接收指示該能量模式之該發信號包含：接收指示該記憶體裝置之該能量模式之一寫入描述符及資料。
  11. 如請求項10之方法，其中該方法包含：解碼該寫入描述符及資料；及至少部分基於自該寫入描述符及資料解碼之資訊來將與該能量模式相關聯之一值寫入至該記憶體裝置之一描述符。
  12. 如請求項9或10中任一項之方法，其中接收指示該能量模式之該發信號包含：設定或清除啟用或停用該記憶體裝置之該能量模式之一旗標。
  13. 如請求項12之方法，其中該旗標包括表示選自該記憶體裝置之一組能量模式之一能量模式之一布林值。
  14. 如請求項9或10中任一項之方法，其中該能量模式包括：一第一模式，其中該主機具有足夠能量用於該記憶體裝置之正常操作；或一第二模式，其中要求該記憶體裝置節省能量。
  15. 如請求項14之方法，其中該記憶體裝置之該正常操作包含：處理自該主機接收之命令；及執行該一或多個背景操作。
  16. 一種提供能源資訊至一記憶體裝置的系統，其包括：一主機，其包括：一處理器；及一第一控制器，其耦合至該處理器，其中該處理器或該第一控制器之至少一者經組態以判定與該處理器耦合之一能源之一電量已達到或超過一臨限值；及一第一介面，其與該第一控制器耦合；及該記憶體裝置，其包括：一第二介面，其耦合至該第一介面；一第二控制器，其耦合至該第二介面；及一記憶體，其耦合至該第二控制器；其中該第一介面經組態以將指示一記憶體裝置之一能量模式之發信號經由該第二介面傳輸至該第二控制器，其中至少部分基於該處理器或該控制器判定該能源之該電量已達到或超過該臨限值來傳輸該發信號。
  17. 如請求項16之系統，其中指示該記憶體裝置之該能量模式之該發信號包含指示該記憶體裝置之該能量模式之一寫入描述符及資料。
  18. 如請求項16或17中任一項之系統，其中該能量模式包括複數個低能量模式之一者，其中該複數個低能量模式之各者包含用於減少該記憶體裝置之能量消耗之一不同機制。
  19. 一種記憶體裝置，其包括：一介面，其經組態以接收指示該記憶體裝置之一能量模式之發信號；控制電路系統，其與該介面耦合並經組態以自該介面接收該發信號；及一非揮發性記憶體胞元陣列，其耦合至該控制電路；其中該控制電路系統經組態以至少部分基於指示該記憶體裝置之該能量模式之該發信號來判定是否對該非揮發性記憶體胞元陣列執行一或多個背景操作。
  20. 如請求項19之記憶體裝置，其中該一或多個背景操作包含以下之至少一者：損耗均衡、損壞之區塊管理、擦除或廢棄項目收集或其等之任何組合。
TW107116659A 2017-05-16 2018-05-16 記憶體裝置及用於向該記憶體裝置提供能源資訊的方法及系統 TWI677783B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762506977P 2017-05-16 2017-05-16
US62/506,977 2017-05-16
US15/815,209 2017-11-16
US15/815,209 US10503241B2 (en) 2017-05-16 2017-11-16 Providing energy information to memory

Publications (2)

Publication Number Publication Date
TW201907264A TW201907264A (zh) 2019-02-16
TWI677783B true TWI677783B (zh) 2019-11-21

Family

ID=64271748

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107116659A TWI677783B (zh) 2017-05-16 2018-05-16 記憶體裝置及用於向該記憶體裝置提供能源資訊的方法及系統

Country Status (6)

Country Link
US (4) US10503241B2 (zh)
EP (2) EP4009179A3 (zh)
KR (2) KR102352738B1 (zh)
CN (1) CN110651235A (zh)
TW (1) TWI677783B (zh)
WO (1) WO2018213103A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950313B1 (en) 2019-08-28 2021-03-16 Micron Technology, Inc. Responding to changes in available power supply
US12001684B2 (en) * 2019-12-12 2024-06-04 Pure Storage, Inc. Optimizing dynamic power loss protection adjustment in a storage system
US11892956B2 (en) * 2019-12-31 2024-02-06 Micron Technology, Inc. Performance of memory system background operations
CN113126892A (zh) * 2020-01-15 2021-07-16 伊姆西Ip控股有限责任公司 控制存储系统方法、电子设备和计算机程序产品
TWI738359B (zh) * 2020-05-26 2021-09-01 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
US11899577B2 (en) * 2020-11-24 2024-02-13 Micron Technology, Inc. Selective garbage collection
CN112379766B (zh) * 2020-11-25 2024-04-26 航天通信中心 数据处理方法、装置、非易失性存储介质和处理器
WO2022126481A1 (en) * 2020-12-17 2022-06-23 Micron Technology, Inc. Reduced power consumption by memory system

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130311801A1 (en) * 2012-05-15 2013-11-21 Samsung Electronics Co., Ltd. Method and apparatus for controlling power consumption
TW201428475A (zh) * 2013-01-06 2014-07-16 Via Tech Inc 電源管理方法及應用該方法之電子系統
US8797813B2 (en) * 2011-05-17 2014-08-05 Maxlinear, Inc. Method and apparatus for memory power and/or area reduction
US8804449B2 (en) * 2012-09-06 2014-08-12 Micron Technology, Inc. Apparatus and methods to provide power management for memory devices
CN104380381A (zh) * 2012-05-14 2015-02-25 桑迪士克科技股份有限公司 存储器芯片电力管理
TWM520669U (zh) * 2015-10-21 2016-04-21 宏碁股份有限公司 儲存裝置
CN106415724A (zh) * 2014-05-28 2017-02-15 美光科技公司 将功率可用性信息提供到存储器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889933A (en) * 1997-01-30 1999-03-30 Aiwa Co., Ltd. Adaptive power failure recovery
US20030074591A1 (en) * 2001-10-17 2003-04-17 Mcclendon Thomas W. Self adjusting clocks in computer systems that adjust in response to changes in their environment
US7428633B2 (en) 2002-02-05 2008-09-23 Samsung Electronics Co., Ltd. Embedded device and method of initializing the same
KR100725410B1 (ko) * 2006-01-20 2007-06-07 삼성전자주식회사 전원 상태에 따라 비휘발성 메모리의 블록 회수를 수행하는장치 및 그 방법
KR101506675B1 (ko) 2008-12-09 2015-03-30 삼성전자주식회사 보조 전원 장치를 갖는 사용자 장치
US8478928B2 (en) * 2009-04-23 2013-07-02 Samsung Electronics Co., Ltd. Data storage device and information processing system incorporating data storage device
US8468370B2 (en) * 2009-09-16 2013-06-18 Seagate Technology Llc Systems, methods and devices for control of the operation of data storage devices using solid-state memory and monitoring energy used therein
TWI438632B (zh) * 2011-04-14 2014-05-21 Mstar Semiconductor Inc 記憶體之控制方法及控制器
CN103890693B (zh) * 2011-10-28 2017-01-18 惠普发展公司，有限责任合伙企业 基于参数报告更新的阈值基准
KR101961324B1 (ko) 2012-05-09 2019-03-22 삼성전자주식회사 메모리 장치 및 메모리 장치의 파워 관리 방법
US20140068313A1 (en) 2012-08-31 2014-03-06 Shinobu SHIMPUKU Storage device
US9098278B1 (en) * 2012-10-15 2015-08-04 Google Inc. Battery state detection by use of voltage in a shared power system background
US9836108B2 (en) * 2014-09-10 2017-12-05 Toshiba Memory Corporation Memory system and controller
KR102222444B1 (ko) 2015-03-05 2021-03-04 삼성전자주식회사 전력 상태 정보를 사용하는 저장 장치 및 그것의 동작 방법
KR20160133283A (ko) * 2015-05-12 2016-11-22 삼성전자주식회사 비휘발성 메모리 저장장치를 운영하는 방법 및 이를 구현한 전자장치
US9916165B2 (en) * 2015-08-20 2018-03-13 Dell Products L.P. Systems and methods to optimize boot for information handling system comprising persistent memory

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8797813B2 (en) * 2011-05-17 2014-08-05 Maxlinear, Inc. Method and apparatus for memory power and/or area reduction
CN104380381A (zh) * 2012-05-14 2015-02-25 桑迪士克科技股份有限公司 存储器芯片电力管理
US20130311801A1 (en) * 2012-05-15 2013-11-21 Samsung Electronics Co., Ltd. Method and apparatus for controlling power consumption
US8804449B2 (en) * 2012-09-06 2014-08-12 Micron Technology, Inc. Apparatus and methods to provide power management for memory devices
TW201428475A (zh) * 2013-01-06 2014-07-16 Via Tech Inc 電源管理方法及應用該方法之電子系統
CN106415724A (zh) * 2014-05-28 2017-02-15 美光科技公司 将功率可用性信息提供到存储器
TWM520669U (zh) * 2015-10-21 2016-04-21 宏碁股份有限公司 儲存裝置

Also Published As

Publication number Publication date
EP4009179A3 (en) 2022-08-24
US20200064903A1 (en) 2020-02-27
US10503241B2 (en) 2019-12-10
US20220357791A1 (en) 2022-11-10
KR20190142415A (ko) 2019-12-26
EP4009179A2 (en) 2022-06-08
WO2018213103A1 (en) 2018-11-22
KR102352738B1 (ko) 2022-01-18
TW201907264A (zh) 2019-02-16
US20240069620A1 (en) 2024-02-29
US11397461B2 (en) 2022-07-26
CN110651235A (zh) 2020-01-03
US11720163B2 (en) 2023-08-08
EP3625647A4 (en) 2021-02-17
US20180336146A1 (en) 2018-11-22
KR20220013452A (ko) 2022-02-04
EP3625647B1 (en) 2022-03-09
EP3625647A1 (en) 2020-03-25

Similar Documents

Publication Publication Date Title
TWI677783B (zh) 記憶體裝置及用於向該記憶體裝置提供能源資訊的方法及系統
US10891236B2 (en) Data storage device and operating method thereof
CN107179996B (zh) 数据存储装置和其操作方法
US9645769B2 (en) Performance acceleration during shutdown of a data storage device
US20240005964A1 (en) Providing power availability information to memory
US8489805B2 (en) Memory devices operated within a communication protocol standard timeout requirement
KR20200114052A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200114086A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US10515693B1 (en) Data storage apparatus and operating method thereof
US20160211024A1 (en) Decoding data using a reserved word line
KR20200015260A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20240126450A1 (en) Memory system and operation thereof
KR20200116265A (ko) 컨트롤러 및 그것의 동작 방법