KR20200116265A - 컨트롤러 및 그것의 동작 방법 - Google Patents

컨트롤러 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20200116265A
KR20200116265A KR1020190037826A KR20190037826A KR20200116265A KR 20200116265 A KR20200116265 A KR 20200116265A KR 1020190037826 A KR1020190037826 A KR 1020190037826A KR 20190037826 A KR20190037826 A KR 20190037826A KR 20200116265 A KR20200116265 A KR 20200116265A
Authority
KR
South Korea
Prior art keywords
invalid
page
threshold voltage
read
voltage
Prior art date
Application number
KR1020190037826A
Other languages
English (en)
Inventor
손익준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190037826A priority Critical patent/KR20200116265A/ko
Priority to US16/702,795 priority patent/US11055227B2/en
Publication of KR20200116265A publication Critical patent/KR20200116265A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 컨트롤러 및 그것의 동작 방법에 관한 것이다. 본 발명의 일 실시예에 따르면, 각각 복수의 페이지로 구성되는 페이지 그룹들을 포함하는 불휘발성 메모리 장치를 제어하는 컨트롤러는, 페이지 그룹들 중에서 무효 페이지 그룹을 선택하되, 무효 페이지 그룹은 복수의 페이지 중 어느 하나가 무효 페이지이며, 무효 리드 전압에 의해 구별되는 두 개의 문턱 전압 분포 중 낮은 문턱 전압 분포를 선택하되, 무효 리드 전압은 무효 페이지의 데이터를 구별하기 위하기 위한 리드 전압이며, 무효 페이지 그룹을 구성하는 복수의 메모리 셀 중에서, 낮은 문턱 전압 분포에 포함되는 문턱 전압을 갖는 메모리 셀을 선택하고, 불휘발성 메모리 장치가 선택된 메모리 셀의 문턱 전압을 제1 전압만큼 증가시키는 프로그램 동작을 수행하도록 제어할 수 있다.

Description

컨트롤러 및 그것의 동작 방법{CONTROLLER AND OPERATING METHOD THEREOF}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 컨트롤러 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템을 사용한다. 메모리 시스템은 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 메모리 시스템은 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템은 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive)를 포함한다.
본 발명의 일 실시예는 메모리 시스템의 리드 성능을 향상 시키는 기술을 제공하고자 한다.
본 발명의 일 실시예에 따르면, 각각 복수의 페이지로 구성되는 페이지 그룹들을 포함하는 불휘발성 메모리 장치를 제어하는 컨트롤러는, 페이지 그룹들 중에서 무효 페이지 그룹을 선택하되, 무효 페이지 그룹은 복수의 페이지 중 어느 하나가 무효 페이지이며, 무효 리드 전압에 의해 구별되는 두 개의 문턱 전압 분포 중 낮은 문턱 전압 분포를 선택하되, 무효 리드 전압은 무효 페이지의 데이터를 구별하기 위하기 위한 리드 전압이며, 무효 페이지 그룹을 구성하는 복수의 메모리 셀 중에서, 낮은 문턱 전압 분포에 포함되는 문턱 전압을 갖는 메모리 셀을 선택하고, 불휘발성 메모리 장치가 선택된 메모리 셀의 문턱 전압을 제1 전압만큼 증가시키는 프로그램 동작을 수행하도록 제어할 수 있다.
본 발명의 일 실시예에 따르면, 각각 3 개 이상의 페이지로 구성되는 페이지 그룹들을 포함하는 불휘발성 메모리 장치를 제어하는 컨트롤러는, 페이지 그룹들 중에서 무효 페이지 그룹을 선택하되, 무효 페이지 그룹은 복수의 페이지 중 두 개의 무효 페이지이며, 무효 리드 전압들 각각에 의해 구별되는 두 개의 문턱 전압 분포 중 낮은 문턱 전압 분포를 선택하되, 무효 리드 전압들 각각은 두 개의 무효 페이지의 각각의 데이터를 구별하기 위하기 위한 리드 전압이며, 무효 페이지 그룹을 구성하는 복수의 메모리 셀 중에서, 낮은 문턱 전압 분포들 각각에 포함되는 문턱 전압을 갖는 메모리 셀을 적어도 하나 선택하고, 불휘발성 메모리 장치가 선택된 메모리 셀의 문턱 전압을 제1 전압만큼 증가시키는 프로그램 동작을 수행하도록 제어할 수 있다.
본 발명의 일 실시예에 따르면, 각각 복수의 페이지로 구성되는 페이지 그룹들을 포함하는 불휘발성 메모리 장치를 제어하는 컨트롤러는, 페이지 그룹들 중에서 무효 페이지 그룹을 선택하되, 무효 페이지 그룹은 복수의 페이지 중 일부 페이지가 무효 페이지이며, 무효 페이지의 데이터를 판정하기 위한 리드 전압을 제1 리드 전압으로 결정하고, 제1 리드 전압 보다 작은 유효 리드 전압들 중 가장 큰 리드 전압 값을 갖는 리드 전압을 제2 리드 전압으로 결정하되, 유효 리드 전압들은 무효 페이지 그룹에 포함된 유효 페이지들의 데이터를 판정하기 위한 리드 전압이며, 제1 리드 전압 및 제2 리드 전압에 의해 판정되는 문턱 전압 분포를 선택하고, 복수의 메모리 셀 중에서 선택된 문턱 전압 분포에 포함되는 문턱 전압을 갖는 메모리 셀을 선택하고, 불휘발성 메모리 장치가 선택된 메모리 셀의 문턱 전압이 증가하도록 시프트 하는 프로그램 동작을 수행하도록 제어할 수 있다.
본 발명의 일 실시예에 따르면, 메모리 시스템의 리드 성능이 향상시키는 것이 가능하게 된다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템의 구성을 예시적으로 나타낸 도면.
도 2는 본 발명의 일 실시예에 따른 불휘발성 메모리 장치에 포함된 데이터 저장 영역을 설명하기 위한 도면.
도 3은 본 발명의 일 실시예에 따른 프로그램의 개념을 설명하기 위한 도면.
도 4 내지 도 6은 본 발명의 일 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 도면.
도 7 a 내지 도 7 c는 본 발명의 일 실시예에 따른 프로그램을 설명하기 위한 도면.
도 8 a 내지 도 8 c는 본 발명의 일 실시예에 따른 프로그램을 설명하기 위한 도면.
도 9는 본 발명의 일 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 도면.
도 10은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면.
도 11은 도 10의 컨트롤러의 구성을 예시적으로 나타낸 도면.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면.
도 13은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면.
도 14는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 나타낸 도면.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명한다. 이 때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 설명하도록 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템의 구성을 예시적으로 나타낸 도면이다.
도 1을 참조하면, 본 실시 예에 따른 메모리 시스템(10)은 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(20)에 의해서 액세스되는 데이터를 저장할 수 있다.
메모리 시스템(10)은 호스트(20)와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들어, 메모리 시스템(10)은 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI-express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
메모리 시스템(10)은 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들어, 메모리 시스템(10)은 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 시스템(10)은 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.
불휘발성 메모리 장치(100)는 메모리 시스템(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, ReRAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
도 1에서는 메모리 시스템(10)이 하나의 불휘발성 메모리 장치(100)를 포함하는 것으로 도시하였으나, 이는 설명의 편의를 위한 것으로, 메모리 시스템(10)은 복수의 불휘발성 메모리 장치들을 포함할 수 있다. 따라서, 본 발명은 복수의 불휘발성 메모리 장치들을 포함하는 메모리 시스템(10)에 대해서도 동일하게 적용될 수 있다.
불휘발성 메모리 장치(100)는 복수의 비트라인들(도시되지 않음) 및 복수의 워드라인들(도시되지 않음)이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들을 갖는 메모리 셀 어레이(도시되지 않음)를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있고, 복수의 메모리 블록들은 각각 복수의 페이지 그룹들을 포함할 수 있다. 또한, 각각의 페이지 그룹은 N 개의 페이지로 구성되며, 여기서 N은 각각의 메모리 셀이 저장할 수 있는 비트 수 N에 의해 결정될 수 있다. 예를 들어, 메모리 셀이 3개의 비트를 저장할 수 있는 TLC의 경우, 페이지 그룹은 LBS(Least Significant Bit) 페이지, CBS(Center Significant Bit) 페이지 및 MSB(Most Significant Bit) 페이지로 구성될 수 있다. 또한, 메모리 셀이 2 개의 비트를 저장할 수 있는 MLC의 경우, 페이지 그룹은 LSB 페이지 및 MSB 페이지로 구성될 수 있다.
예를 들어, 메모리 셀 어레이의 각 메모리 셀은 1 비트의 데이터를 저장하는 싱글 레벨 셀(single, level cell, SLC), 2 비트 이상의 데이터를 저장할 수 있는 멀티 레벨 셀(multi level cell, MLC)일 수 있다. 멀티 레벨 셀(MLC)은 2 비트의 데이터, 3 비트의 데이터, 4 비트의 데이터 등을 저장할 수 있다. 일반적으로, 2 비트의 데이터를 저장하는 메모리 셀을 멀티 레벨 셀(MLC)이라 하고, 3 비트의 데이터를 저장하는 메모리 셀을 트리플 레벨 셀(triple level cell, TLC)이라 하고, 4 비트의 데이터를 저장하는 메모리 셀을 쿼드 레벨 셀(quad level cell, QLC)이라 한다.
메모리 셀 어레이는 싱글 레벨 셀(SLC) 및 멀티 레벨 셀(MLC) 중 적어도 하나 이상을 포함할 수 있다. 또한, 메모리 셀 어레이(110)는 2차원 수평 구조의 메모리 셀들을 포함할 수도 있고, 또는 3차원 수직 구조의 메모리 셀들을 포함할 수도 있다.
컨트롤러(200)는 메모리(230)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 메모리 시스템(10)의 제반 동작을 제어할 수 있다. 컨트롤러(200)는 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령(instruction) 또는 알고리즘을 해독하고 구동할 수 있다. 컨트롤러(200)는 하드웨어, 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다.
컨트롤러(200)는 호스트 인터페이스(210), 프로세서(220), 메모리(230) 및 메모리 인터페이스(240)를 포함할 수 있다. 도 1에 도시하지는 않았으나, 컨트롤러(200)는 호스트(20)로부터 제공된 쓰기 데이터를 ECC(error correction code) 인코딩하여 패리티(parity)를 생성하고, 불휘발성 메모리 장치(100)로부터 독출된 읽기 데이터를 패리티(parity)를 이용하여 ECC(error correction code) 디코딩하는 ECC 엔진을 더 포함할 수 있다.
호스트 인터페이스(210)는 호스트(20)의 프로토콜에 대응하여 호스트(20)와 메모리 시스템(10) 사이를 인터페이싱할 수 있다. 예를 들어, 호스트 인터페이스(210)는 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI express) 프로토콜 중 어느 하나를 통해 호스트(20)와 통신할 수 있다.
프로세서(220)는 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 프로세서(220)는 호스트(20)로부터 전송된 요청을 처리할 수 있다. 호스트(20)로부터 전송된 요청을 처리하기 위해서, 프로세서(220)는 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 펌웨어를 구동하고, 호스트 인터페이스(210), 메모리(230) 및 메모리 인터페이스(240) 등과 같은 내부 기능 블록들 및 불휘발성 메모리 장치(100)를 제어할 수 있다.
프로세서(220)는 호스트(20)로부터 전송된 요청들에 근거하여 불휘발성 메모리 장치(100)의 동작을 제어할 제어 신호들을 생성하고, 생성된 제어 신호들을 메모리 인터페이스(240)를 통해 불휘발성 메모리 장치(100)로 제공할 수 있다.
메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 메모리(230)는 프로세서(220)에 의해서 구동되는 펌웨어를 저장할 수 있다. 또한, 메모리(230)는 펌웨어의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 메모리(230)는 프로세서(220)의 동작 메모리(working memory)로서 동작할 수 있다.
메모리(230)는 호스트(20)로부터 불휘발성 메모리 장치(100)로 전송될 쓰기 데이터 또는 불휘발성 메모리 장치(100)로부터 호스트(20)로 전송될 읽기 데이터를 임시 저장하기 위한 데이터 버퍼(data buffer)를 포함하도록 구성될 수 있다. 즉, 메모리(230)는 버퍼 메모리(buffer memory)로서 동작할 수 있다.
메모리 인터페이스(240)는 프로세서(220)의 제어에 따라 불휘발성 메모리 장치(100)를 제어할 수 있다. 메모리 인터페이스(240)는 메모리 컨트롤러로도 불릴 수 있다. 메모리 인터페이스(240)는 제어 신호들을 불휘발성 메모리 장치(100)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(100)를 제어하기 위한 커맨드, 어드레스, 동작 제어 신호 등을 포함할 수 있다. 메모리 인터페이스(240)는 데이터 버퍼에 저장된 데이터를 불휘발성 메모리 장치(100)로 제공하거나, 불휘발성 메모리 장치(100)로부터 전송된 데이터를 데이터 버퍼에 저장할 수 있다.
도 2는 본 발명의 일 실시예에 따른 페이지 그룹을 설명하기 위한 도면이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 페이지 그룹의 예로서, 메모리 셀이 TLC인 경우의 페이지 그룹이 도시되어 있다. 페이지 그룹은 물리적으로는 비트 라인을 공유하는 복수의 메모리 셀로 구성될 수 있다. 메모리 셀이 TLC인 경우, 각 메모리 셀은 세 개의 비트 즉, MSB, CSB 및 LSB를 저장할 수 있으므로, 페이지 그룹은 논리적으로는 각 메모리 셀의 MSB로 구성되는 MSB 페이지, 각 메모리 셀의 CSB로 구성되는 CSB 페이지 및 각 메모리 셀의 LSB로 구성되는 LSB 페이지로 구성될 수 있다.
즉, N 개의 비트를 저장할 수 있는 메모리 셀로 구성되는 페이지 그룹은 논리적으로 N 개의 페이지로 구성될 수 있다.
도 3은 본 발명의 일 실시예에 따른 프로그램의 개념을 설명하기 위한 도면이다. 도 3을 참조하면, MLC, TLC, QLC 등에서 메모리 셀이 가질 수 있는 문턱 전압 분포들 중 4 개의 문턱 전압 분포가 예시적으로 도시되어 있다. 메모리 시스템(10)은 복수의 페이지를 포함하는 페이지 그룹에서 일부의 페이지가 무효 페이지이면, 무효 페이지에 해당하는 데이터를 판정할 필요가 없을 수 있다. 즉, 구별할 필요가 없는 문턱 전압 분포들 간의 사이를 줄이고, 구별할 필요가 있는 문턱 전압 분포와 구별할 필요가 없는 문턱 전압 분포 간의 사이를 늘린다면, 메모리 시스템(10)의 리드 성능을 높일 수 있다.
예를 들어, 도 3에 도시된 바와 같이 일부의 페이지가 무효에 해당하여, 4 개의 문턱 전압 분포 중 문턱 전압 분포 K+1(state K+1) 과 문턱 전압 분포 K+2(state K+2)를 구별할 필요가 없는 경우, 메모리 시스템(10)이 문턱 전압 분포 K+1을 문턱 전압 분포 K+2 방향으로 시프트 시켜, 문턱 전압 분포 K(state K)과 문턱 분포 K+1 간의 차이를 Ma에서 Mb로 늘리고 문턱 전압 분포 K+1 과 문턱 전압 분포 K+2 간의 차이를 La에서 Lb로 줄이면, 리드 동작시 문턱 전압 분포 K+1 이 문턱 전압 분포 K로 판정될 가능성이 낮아지므로, 리드 마진을 높일 수 있다. 즉, 메모리 시스템(10)이 문턱 전압 분포 K+1에 포함되는 문턱 전압을 갖는 메모리 셀의 문턱 전압을 문턱 전압 분포 K+2 방향으로 시프트 시키면, 문턱 전압 분포 K에 포함되는 문턱 전압 분포를 갖는 메모리 셀과 시프트된 문턱 전압 분포를 갖는 메모리 셀에 대한 리드 동작시 상호간의 구별이 보다 정확해지므로, 메모리 시스템(10)의 리드 동작의 성능을 높이는 것이 가능하게 된다.
또한, 이때, 메모리 시스템(10)이 문턱 전압 분포 K와 문턱 전압 분포 K+1을 구별하기 위한 리드 전압을 문턱 전압 분포 K+2 방향(또는 무효 리드 전압 방향)으로 시프트된 리드 전압(Shifted Read Voltage)를 이용하여 리드 동작을 수행하면, 문턱 전압 분포 K가 문턱 전압 분포 K+1로 판정될 가능성이 더 낮아 질 수 있어, 더 큰 리드 마진을 얻을 수 있다. 이 경우, 메모리 시스템(10)은 문턱 전압 분포 K+1에 해당하는 문턱 전압을 갖는 메모리 셀의 문턱 전압을 시프트하는 프로그램 동작시, 시프트된 리드 전압을 고려하여, 시프트된 리드 전압 보다 높은 문턱 전압을 갖도록하는 전압만큼 증가시키는 프로그램 동작을 수행함이 바람직하다.
도 4는 본 발명의 일 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 도면이다.
도 4를 참조하면, 단계 S410에서 메모리 시스템(10)은 무효 페이지 그룹을 선택할 수 있다. 여기서, 무효 페이지 그룹은 복수의 페이지 그룹들 중에서, 페이지 그룹을 구성하는 복수의 페이지 중 일부 페이지가 무효인 페이지 그룹을 의미할 수 있다. 구체적 예로, 컨트롤러(200)는 페이지 그룹에 포함된 복수의 페이지 중 일부가 무효화된 페이지(이하, 무효 페이지)인 적어도 하나의 무효 페이지 그룹을, 불휘발성 메모리 장치(100)에 포함된 복수의 페이지 그룹 중에서 선택할 수 있다.
일 실시예에서, 컨트롤러(200)는 페이지의 유효 또는 무효 여부를 나타내는 플래그 정보를 기반으로 무효 페이지 그룹을 선택할 수 있다. 즉, 컨트롤러(200)는 플래그 정보가 매핑되어 저장된 맵 테이블을 조회하여, 일부 페이지가 무효 페이지인 무효 페이지 그룹을 선택할 수 있다.
일 실시예에서, 페이지 그룹을 구성하는 복수의 메모리 셀이 MLC인 경우, 페이지 그룹은 LSB 페이지 및 MSB 페이지를 포함할 수 있으므로, 컨트롤러(200)는 LSB 페이지 및 MSB 페이지 중 어느 하나가 무효 페이지인 페이지 그룹을 무효 페이지 그룹으로 선택할 수 있다.
일 실시예에서, 페이지 그룹을 구성하는 복수의 메모리 셀이 TLC인 경우, 페이지 그룹은 LSB 페이지, CSB 페이지 및 MSB 페이지를 포함할 수 있으므로, 컨트롤러(200)는 LSB 페이지, CSB 페이지 및 MSB 페이지 중 어느 하나 또는 두 개의 페이지가 무효 페이지인 페이지 그룹을 무효 페이지 그룹으로 선택할 수 있다.
단계 S420에서, 메모리 시스템(10)은 프로그램 동작 대상이 되는 문턱 전압 분포를 선택할 수 있다. 구체적 예로, 컨트롤러(200)는 무효 페이지 그룹에 포함된 적어도 하나의 무효 페이지에 대응하는 리드 전압인 무효 리드 전압을 결정할 수 있다. 컨트롤러(200)는 무효 페이지 그룹을 구성하는 복수의 메모리 셀이 가질 수 있는 복수의 문턱 전압 분포 중 무효 리드 전압에 의해 판별되는 제1 문턱 전압 분포 및 제2 문턱 전압 분포를 결정할 수 있다. 컨트롤러(200)는 제1 문턱 전압 분포 및 제2 문턱 전압 분포 중 낮은 전압 값을 갖는 제1 문턱 전압 분포를 프로그램 동작 대상 문턱 전압 분포로 결정할 수 있다.
일 실시예에서, 무효 리드 전압은 무효 페이지에 해당하는 데이터를 '0' 또는 '1'로 판정하기 위한 리드 전압을 의미할 수 있다.
단계 S430에서, 메모리 시스템(10)은 프로그램 대상 메모리 셀을 선택할 수 있다. 구체적 예로, 컨트롤러(200)는 무효 페이지 그룹을 구성하는 복수의 메모리 셀 중 프로그램 동작 대상 문턱 전압 분포를 갖는 메모리 셀(이하, 프로그램 대상 메모리 셀)을 선택할 수 있다.
일 실시예에서, 컨트롤러(200)는 무효 페이지그룹에 대한 리드 동작을 수행한 결과를 기반으로 프로그램 대상 메모리 셀을 선택할 수 있다. 예를 들어, 컨트롤러(200)는 무효 페이지 그룹을 구성하는 복수의 메모리 셀의 문턱 전압 분포를 확인하기 위해, 무효 페이지 그룹에 대한 리드 동작을 수행하도록 불휘발성 메모리 장치(100)를 제어할 수 있다. 불휘발성 메모리 장치(100)는 무효 페이지 그룹에 대한 리드 결과를 컨트롤러(200)에 전송할 수 있다. 여기서, 리드 결과는 무효 페이지 그룹을 구성하는 복수의 메모리 셀 각각의 문턱 전압 분포 상태 또는 각 메모리 셀이 나타내는 데이터 데이터의 정보(예, 00, 01, 01, 11)를 포함할 수 있다.
일 실시예에서, 컨트롤러(200)는 무효 페이지 그룹을 구성하는 복수의 메모리 셀에 대한 리드 동작시, ECC 디코딩 동작을 수행하지 않을 수 있다. 즉, 컨트롤러(200)는 각 페이지에 대한 리드 전압에 따라 구별되는 문턱 전압에 따라 각 메모리 셀의 문턱 전압 분포를 결정할 수 있다.
단계 S440에서, 메모리 시스템(10)은 프로그램 대상 메모리 셀에 대한 프로그램 동작을 수행할 수 있다. 구체적 예로, 컨트롤러(200)는 제1 문턱 전압 분포를 갖는 프로그램 대상 메모리 셀의 문턱 전압 분포를 제2 문턱 전압 분포 방향으로 시프트 하는 프로그램 동작인 프로그램 동작을 수행하도록, 불휘발성 메모리 장치(100)를 제어할 수 있다. 불휘발성 메모리 장치(100)는 무효 페이지 그룹을 구성하는 복수의 메모리 셀 중 프로그램 대상 메모리 셀을 선택하여, 문턱 전압을 시프트하는 프로그램 동작을 수행할 수 있다.
일 실시예에서, 컨트롤러(200)는 제1 전압만큼 시프트 하도록 불휘발성 메모리 장치(100)를 제어할 수 있다. 여기서, 제1 전압은 무효 페이지 그룹을 구성하는 복수의 메모리 셀 각각이 저장할 수 있는 데이터 비트의 수, 즉 메모리 셀이 MLC, TLC, QLC 등인지 여부에 따라 상이하게 설정될 수 있다. 또한, 제1 전압은 무효 페이지 그룹을 구성하는 복수의 메모리 셀이 가질 수 있는 문턱 전압 분포 중 어느 문턱 전압 분포가 프로그램 대상 문턱 전압 분포 결정되는지 여부에 따라 상이하게 설정될 수 있다.
일 실시예에서, 제1 전압은 메모리 셀의 문턱 전압이 무효 리드 전압에 의해 구별되는 두 개의 문턱 전압 분포 중 큰 문턱 전압 분포의 전압 범위를 넘지 않게 하는 0 보다 큰 전압일 수 있다.
일 실시예에서, 제1 전압은 메모리 셀의 문턱 전압이 무효 리드 전압 전압 보다 크지 않게 하는 0 보다 큰 전압일 수 있다.
일 실시예에서, 컨트롤러(200)는 프로그램 동작이 수행된 페이지 그룹에 대한 맵핑 테이블에 프로그램 동작이 수행됨을 나타내는 데이터를 매핑하여 저장할 수 있다.
단계 S450에서, 메모리 시스템(10)은 프로그램 동작이 수행된 무효 페이지 그룹에 대한 리드 동작을 수행할 수 있다. 컨트롤러(200)는 호스트(20)로부터 리드 커맨드가 수신되면, 리드 커맨드가 프로그램 동작이 수행된 무효 페이지 그룹에 대한 것인지 여부를 판단할 수 있다. 컨트롤러(200)는 프로그램 동작이 수행된 무효 페이지 그룹에 대한 리드 커맨드로 판단되면, 무효 페이지 그룹에 포함된 유효 페이지에 대응하는 리드 전압인 유효 리드 전압이 시프트 된 프로그램 리드 전압을 기반으로 리드 동작을 수행하도록, 불휘발성 메모리 장치(100)를 제어할 수 있다. 불휘발성 메모리 장치(100)는 프로그램 리드 전압을 기반으로 무효 페이지 그룹에 대한 리드 동작을 수행할 수 있다.
일 실시예에서, 컨트롤러(200)는 유효 리드 전압이 제2 전압만큼 제2 문턱 전압 방향으로 시프트 된 리드 전압을 프로그램 리드 전압으로 결정할 수 있다. 여기서, 제2 전압은 무효 페이지 그룹을 구성하는 복수의 메모리 셀 각각이 저장할 수 있는 데이터 비트의 수, 즉 메모리 셀이 MLC, TLC, QLC 등인지 여부에 따라 상이하게 설정될 수 있다. 또한, 제2 전압은 무효 페이지 그룹을 구성하는 복수의 메모리 셀이 가질 수 있는 문턱 전압 분포 중 어느 문턱 전압 분포가 프로그램 대상 문턱 전압 분포 결정되는지 여부에 따라 상이하게 설정될 수 있다. 또한, 제2 전압은 제1 전압에 따라 상이하게 설정될 수 있다.
일 실시예에서, 컨트롤러(200)는 무효 페이지 그룹을 리드 하기 위한 복수의 리드 전압 중 무효 리드 전압 보다 작은 유효 리드 전압을 적어도 하나 결정하고, 무효 리드 전압 보다 작은 유효 리드 전압들 중에서 가장 큰 유효 리드 전압을 프로그램 리드 전압으로 결정할 수 있다.
도 5는 본 발명의 일 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 도면이다.
도 5를 참조하면, 단계 S510에서, 컨트롤러(200)는 불휘발성 메모리 장치(100)에 포함된 복수의 페이지 그룹 중 일부 페이지가 무효인 무효 페이지 그룹을 선택할 수 있다.
단계 S520에서, 데이터 저장 장치는 무효 페이지 그룹의 일부 무효 상태의 유지 여부를 예측할 수 있다. 구체적 예로, 컨트롤러(200)는 무효 페이지 그룹에 포함된 복수의 페이지 중 일부가 무효 페이지인 일부 무효 상태가 유지될지 여부를 예측할 수 있다.
일 실시예에서, 데이터 저장 장치는 콜드 데이터 여부를 기반으로 일부 무효 상태가 유지될지 여부를 예측할 수 있다. 구체적 예로, 컨트롤러(200)는 무효 페이지 그룹에 포함된 페이지에 저장된 데이터가 콜드 데이터이면, 일부 무효 상태가 유지될 것으로 예측할 수 있다. 또한, 컨트롤러(200)는 무효 페이지 그룹에 포함된 페이지에 저장된 데이터가 핫 데이터이면, 일부 무효 상태가 유지되지 않을 것으로 예측할 수 있다.
일 실시예에서, 데이터 저장 장치는 무효 페이지의 무효화 시간을 기반으로 일부 무효 상태가 유지될지 여부를 예측할 수 있다. 구체적 예로, 컨트롤러(200)는 무효 페이지 그룹에 포함된 복수의 무효 페이지 간의 무효화 시간 간격이 제1 시간 이상이면, 일부 무효 상태가 유지될 것으로 예측할 수 있다. 또한, 컨트롤러(200)는 무효 페이지 그룹에 포함된 복수의 무효 페이지 간의 무효화 시간 간격이 제1 시간 미만이면, 일부 무효 상태가 유지되지 않을 것으로 예측할 수 있다. 다른 예로, 컨트롤러(200)는 무효 페이지 그룹에 포함된 복수의 무효 페이지 중 가장 최근에 무효화된 무효 페이지가 무효화된 이후, 제2 시간이 경과하면, 일부 무효 상태가 유지될 것으로 예측할 수 있다. 또한, 컨트롤러(200)는 무효 페이지 그룹에 포함된 복수의 무효 페이지 중 가장 최근에 무효화된 무효 페이지가 무효화된 이후, 제2 시간이 경과하지 않으면, 일부 무효 상태가 유지되지 않을 것으로 예측할 수 있다. 여기서, 제1 시간 및 제2 시간은 메모리 시스템(10)의 제조 단계나 사용 단계에서 설정될 수 있다.
단계 S530에서, 메모리 시스템(10)은 프로그램 대상인 문턱 전압 분포를 선택할 수 있다. 구체적 예로, 컨트롤러(200)는 무효 페이지 그룹의 일부 무효 상태가 유지될 것으로 예측되면, 무효 리드 전압에 의해 판별되는 제1 문턱 전압 분포 및 제2 문턱 전압 분포 중 낮은 전압 값을 갖는 제1 문턱 전압 분포를 프로그램 동작 대상 문턱 전압 분포로 선택할 수 있다.
단계 S540에서, 메모리 시스템(10)은 프로그램 대상 메모리 셀을 선택할 수 있다. 구체적 예로, 컨트롤러(200)는 무효 페이지 그룹을 구성하는 복수의 메모리 셀 중 프로그램 동작 대상 문턱 전압 분포를 갖는 메모리 셀인 프로그램 대상 메모리 셀을 선택할 수 있다.
단계 S550에서, 메모리 시스템(10)은 프로그램 대상 메모리 셀에 대한 프로그램 동작을 수행할 수 있다. 구체적 예로, 컨트롤러(200)는 제1 문턱 전압 분포를 갖는 프로그램 대상 메모리 셀의 문턱 전압 분포를 제2 문턱 전압 분포 방향으로 제1 전압만큼 시프트 하는 프로그램 동작인 프로그램 동작을 수행하도록, 불휘발성 메모리 장치(100)를 제어할 수 있다. 불휘발성 메모리 장치(100)는 무효 페이지 그룹을 구성하는 복수의 메모리 셀 중 프로그램 대상 메모리 셀을 선택하여, 리 프로 그램 동작을 수행할 수 있다.
도 6은 본 발명의 일 실시예에 따른 메모리 시스템의 동작 방법을 설명하기 위한 도면이다.
도 6을 참조하면, 단계 S610에서 컨트롤러(200)는 호스트(20)로부터 리드 커맨드를 수신할 수 있다.
단계 S620에서, 컨트롤러(200)는 리드 커맨드에 따른 리드 동작이 수행되는 페이지 그룹이 프로그램 동작이 수행된 무효 페이지인지 여부를 확인할 수 있다.
일 실시예에서, 컨트롤러(200)는 맵 데이터에 맵핑되어 저장된 프로그램 동작의 수행 여부를 나타내는 데이터를 기반으로, 리드 커맨드에 대응하는 페이지 그룹이 프로그램이 수행된 무효 페이지인지 여부를 확인할 수 있다.
단계 S630에서, 메모리 시스템(10)은 프로그램 리드 전압을 기반으로 리드 동작이 수행할 수 있다. 구체적 예로, 컨트롤러(200)는 리드 커맨드에 대응하는 페이지 그룹이 프로그램 동작이 수행된 페이지 그룹인 경우, 프로그램 리드 전압을 기반으로 리드 동작을 수행하도록, 불휘발성 메모리 장치(100)를 제어할 수 있다. 불휘발성 메모리 장치(100)는 프로그램 리드 전압을 기반으로 프로그램 동작이 수행된 무효 페이지에 저장된 데이터를 리드할 수 있다.
단계 S640에서, 메모리 시스템(10)은 표준 리드 전압을 기반으로 리드 동작을 수행할 수 있다. 구체적 예로, 컨트롤러(200)는 리드 커맨드에 대응하는 페이지 그룹이 프로그램 동작이 수행되지 않은 페이지 그룹인 경우, 표준 리드 전압을 기반으로 리드 동작을 수행하도록 불휘발성 메모리 장치(100)를 제어할 수 있다. 이때, 불휘발성 메모리 장치(100)는 표준 리드 전압을 기반으로 리드 커맨드에 대응하는 페이지 그룹에 저장된 데이터를 리드할 수 있다.
도 7 a 내지 도 7c는 본 발명의 일 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 도면이다.
도 7 a를 참조하면, 메모리 셀이 MLC인 경우 메모리 셀이 가질 수 있는 4 개의 문턱 전압 분포의 예가 도시되어 있다.
도 7 b는 페이지 그룹에 포함된 LSB 페이지 및 MSB 페이지 중 LSB 페이지가 무효 페이지인 무효 페이지 그룹인 경우, 프로그램 동작의 예가 도시되어 있다. 이때, 메모리 시스템(10)은 문턱 전압 분포를 구별하기 위한 복수의 문턱 전압 분포(LSB 0, MSB 0 및 MSB 1) 중에서, 무효 페이지인 LSB 페이지의 데이터를 판정하기 위한 리드 전압인 LSB 0을 무효 리드 전압으로 선택할 수 있다. 메모리 시스템(10)은 문턱 전압 분포 1(state 1) 및 문턱 전압 분포 2(state 2)를 무효 리드 전압 LSB 0에 의해 구별되는 문턱 전압 분포로 선택할 수 있다. 메모리 시스템(10)은 문턱 전압 분포 1 및 문턱 전압 분포 2 중 낮은 문턱 전압 분포 1을 프로그램 대상 문턱 전압 분포로 선택할 수 있다. 메모리 시스템(10)은 프로그램 대상 문턱 전압 분포로 선택된 문턱 전압 분포 1을 문턱 전압 분포 2 방향으로 제1 전압만큼 시프트 시키는 프로그램 동작인 프로그램 동작을 수행할 수 있다. 또한, 메모리 시스템(10)은 복수의 리드 전압 중 유효 페이지의 데이터를 판정하기 위한 리드 전압인 MSB 0 및 MSB 1 중에서 무효 리드 전압 LSB 0 보다 작은 리드 전압 MSB 0을 문턱 전압 분포 2 방향 또는 무효 리드 전압 LSB 0방향으로 제2 전압만큼 시프트된 리드 전압 MSB 0-1를 이용하여 문턱 전압 분포 0을 구별할 수 있다. 즉, 메모리 시스템(10)은 문턱 전압 분포 0과 문턱 전압 분포 1을 구별하기 위한 리드 전압 MSB가 시프트된 MSB 0-1을 이용하여 문턱 전압 분포 0을 구별할 수 있다. 이때, 메모리 시스템(10)은 무효 페이지에 대한 리드 동작시, 리드 전압 MSB 0-1 및 MSB 1만 이용하여 유효 페이지의 데이터를 판정할 수 있다.
도 7 c는 페이지 그룹에 포함된 LSB 페이지 및 MSB 페이지 중 MSB 페이지가 무효 페이지인 무효 페이지 그룹인 경우, 프로그램 동작의 예가 도시되어 있다. 이때, 메모리 시스템(10)은 문턱 전압 분포를 구별하기 위한 복수의 문턱 전압 분포(LSB 0, MSB 0 및 MSB 1) 중에서, 무효 페이지인 MSB 페이지의 데이터를 판정하기 위한 리드 전압인 MSB 0 및 MSB 1을 선택할 수 있다. 메모리 시스템(10)은 리드 전압인 MSB 0 및 MSB 1 중 MSB 1을 무효 리드 전압으로 선택할 수 있다. 이는 문턱 전압 분포 0은 프로그램되기 전의 문턱 전압 상태로 문턱 전압 분포의 기준이 되기 때문이며, 이를 시프트 시킨다고 하더라도 리드 마진을 증가시키는 효과가 없기 때문이다. 메모리 시스템(10)은 문턱 전압 분포 2 및 문턱 전압 분포 3을 무효 리드 전압 MSB 1에 의해 구별되는 문턱 전압 분포로 선택할 수 있다. 메모리 시스템(10)은 문턱 전압 분포 2 및 문턱 전압 분포 3 중 낮은 문턱 전압 분포 2를 프로그램 대상 문턱 전압 분포로 선택할 수 있다. 메모리 시스템(10)은 프로그램 대상 문턱 전압 분포로 선택된 문턱 전압 분포 2를 문턱 전압 분포 3 방향으로 제1 전압만큼 시프트 시키는 프로그램 동작인 프로그램 동작을 수행할 수 있다. 또한, 메모리 시스템(10)은 복수의 리드 전압 중 유효 페이지의 데이터를 판정하기 위한 리드 전압인 LSB 0을 문턱 전압 분포 3 방향 또는 무효 리드 전압 MSB 1방향으로 제2 전압만큼 시프트된 리드 전압 LSB 0-1를 이용하여 문턱 전압 분포 1을 구별할 수 있다. 즉, 메모리 시스템(10)은 문턱 전압 분포 1과 문턱 전압 분포 2를 구별하기 위한 리드 전압 LSB가 시프트된 LSB 0-1을 이용하여 문턱 전압 분포 1을 구별할 수 있다. 이때, 메모리 시스템(10)은 무효 페이지에 대한 리드 동작시, 리드 전압 LSB 0-1만 이용하여 유효 페이지의 데이터를 판정할 수 있다.
도 8 a 내지 도 8c는 본 발명의 일 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 도면이다.
도 8 a를 참조하면, 메모리 셀이 TLC인 경우 메모리 셀이 가질 수 있는 8 개의 문턱 전압 분포의 예가 도시되어 있다.
도 8 b를 참조하면, 페이지 그룹에 포함된 LSB 페이지, CSB 페이지 및 MSB 페이지 중 어느 하나가 무효 페이지인 예로, CSB 페이지가 무효인 경우 프로그램 동작의 예가 도시되어 있다. 메모리 시스템(10)은 무효 리드 전압인 CSB 0, CSB 1 및 CSB 2각각에 의한 프로그램 대상 문턱 전압 분포인 문턱 전압 분포 1, 문턱 전압 분포 3 및 문턱 전압 분포 5를 선택할 수 있다. 메모리 시스템(10)은 문턱 전압 분포 1, 문턱 전압 분포 3 및 문턱 전압 분포 5를 제1 전압만큼 시프트하는 프로그램 동작을 수행할 수 있다. 또한, 메모리 시스템(10)은 유효 리드 전압인 MSB 0, LSB 0 및 MSB 1을 각각 제2 전압만큼 시프트한 프로그램 리드 전압인 MSB 0-1, LSB 0-1 및 MSB 1-1을 이용하여 리드 동작을 수행할 수 있다.
도 8 c를 참조하면, 페이지 그룹에 포함된 LSB 페이지, CSB 페이지 및 MSB 페이지 중 어느 두 개가 무효 페이지인 예로, CSB 및 MSB 페이지가 무효인 경우 프로그램 동작의 예가 도시되어 있다. 메모리 시스템(10)은 복수의 무효 리드 전압 CSB 1, MSB 1 및 CSB 2가 연속하여 존재하는 경우, 이들 중 가장 작은 CSB에 의해 구별되는 문턱 전압 분포인 문턱 전압 분포 3 및 문턱 전압 분포 4 중 문턱 전압 분포 3을 프로그램 대상 문턱 전압 분포로 결정할 수 있다. 메모리 시스템(10)은 문턱 전압 분포 3을 갖는 메모리 셀의 문턱 전압 분포를 문턱 전압 분포 4 방향으로 제1 전압만큼 시프트 시킬 수 있다. 또한, 메모리 시스템(10)은 유효 리드 전압 LSB 0이 제2 전압만큼 시프트된 프로그램 리드 전압인 LSB 0-1을 이용하여 리드 동작을 수행할 수 있다.
도 9는 본 발명의 일 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 도면이다.
도 9를 참조하면, 페이지 그룹의 예로서, 물리적으로는 4 개의 MLC 메모리 셀로 구성되는 페이지 그룹이 도시되어 있으며 이때, 페이지 그룹은 논리적으로는 LSB 페이지 및 MSL 페이지로 구성될 수 있다. 메모리 셀 1(cell 1)은 문턱 전압 분포 0(state 0), 메모리 셀 2(cell 2)는 문턱 전압 분포 1(state 1), 메모리 셀 3(cell 3)은 문턱 전압 분포 3(state 3) 및 메모리 셀 4(cell 4)는 문턱 전압 분포 4(state 4)에 해당하는 문턱 전압 갖도록 프로그램 되어 있다. 이후, 페이지 그룹을 포함하는 LSB 페이지 및 MSB 페이지 중 LSB 페이지에 저장된 데이터가 무효화되면, 문턱 전압 분포 1과 문턱 전압 분포 2를 구별하는 것은 의미가 없게 되므로, 메모리 시스템(10)은 무효 리드 전압인 LSB 0에 의해 판별되는 두 개의 문턱 전압 분포인 문턱 전압 분포 1 및 문턱 전압 분포 2 중 낮은 문턱 전압 분포인 문턱 전압 분포 1에 해당하는 문턱 전압을 갖는 메모리 셀 2를 시프트할 메모리 셀로 선택할 수 있다. 메모리 시스템(10)은 선택된 메모리 2의 문턱 전압을 문턱 전압 분포 2에 해당하는 만큼 시프트하는 프로그램 동작을 수행할 수 있다. 이로써, 문턱 전압 분포 1에 해당하는 문턱 전압을 갖는 메모리 셀 2의 문턱 전압 분포가 문턱 전압 분포 1과 더 명확하고 안정적으로 구별하는 것이 가능하게 되므로, 메리 셀 2에 대한 리드 동작시 리드 성능이 향상됨을 확인할 수 있다.
또한, 이때 메모리 셀 1과 메모리 셀2의 문턱 전압의 차이가 증가하게 되므로, 메모리 시스템(10)은 메모리 셀과 메모리 셀의 문턱 전압 분포를 결정하기 위한 리드 전압인 MSB 0을 MSB 0-1로 시프트 시킴으로써, 메모리 셀 1의 문턱 전압의 문턱 전압 분포를 문턱 전압 분포 1과 더 명확하게 구별 가능하게 되므로, 메모리 셀 1에 대한 리드 동작시 리드 성능이 향상됨을 확인할 수 있다.
도 10은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 8를 참조하면, 데이터 처리 시스템(2000)은 호스트(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 11은 도 10의 컨트롤러의 구성을 예시적으로 나타낸 도면이다. 도 11을 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트(2100)의 프로토콜에 따라서, 호스트(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트(2100)가 SSD(2200)를 범용 메모리 시스템, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 12를 참조하면, 데이터 처리 시스템(3000)은 호스트(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트(3100)는 호스트의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 메모리 시스템(3200)은 접속 터미널(3110)에 마운트(mount)될 수 있다.
메모리 시스템(3200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(3200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 10에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 메모리 시스템(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 메모리 시스템(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트(3100)와 메모리 시스템(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트(3100)와 메모리 시스템(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 메모리 시스템(3200)의 어느 한 변에 배치될 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 13을 참조하면, 데이터 처리 시스템(4000)은 호스트(4100)와 메모리 시스템(4200)을 포함할 수 있다.
호스트(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트(4100)는 호스트의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
메모리 시스템(4200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(4200)은 솔더 볼(solder ball)(4250)을 통해서 호스트(4100)에 마운트될 수 있다. 메모리 시스템(4200)은 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 메모리 시스템(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 11에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 메모리 시스템(4200)의 저장 매체로 사용될 수 있다.
도 14는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템(5000)을 예시적으로 나타낸 도면이다. 도 14를 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트(5100) 및 메모리 시스템(5200)을 포함할 수 있다. 메모리 시스템(5200)은 도 1의 메모리 시스템(10), 도 11의 메모리 시스템(2200), 도 12의 메모리 시스템(3200) 및 도 13의 메모리 시스템(4200)으로 구성될 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 메모리 시스템 100: 불휘발성 메모리 장치
200: 컨트롤러 210: 호스트 인터페이스
220: 프로세서 230: 메모리
240: 메모리 인터페이스

Claims (18)

  1. 각각 복수의 페이지로 구성되는 페이지 그룹들을 포함하는 불휘발성 메모리 장치를 제어하는 컨트롤러로서,
    상기 페이지 그룹들 중에서 무효 페이지 그룹을 선택하되, 상기 무효 페이지 그룹은 복수의 페이지 중 어느 하나가 무효 페이지이며,
    무효 리드 전압에 의해 구별되는 두 개의 문턱 전압 분포 중 낮은 문턱 전압 분포를 선택하되, 상기 무효 리드 전압은 상기 무효 페이지의 데이터를 구별하기 위하기 위한 리드 전압이며,
    상기 무효 페이지 그룹을 구성하는 복수의 메모리 셀 중에서, 상기 낮은 문턱 전압 분포에 포함되는 문턱 전압을 갖는 메모리 셀을 선택하고,
    상기 불휘발성 메모리 장치가 상기 선택된 메모리 셀의 문턱 전압을 제1 전압만큼 증가시키는 프로그램 동작을 수행하도록 제어하는,
    컨트롤러.
  2. 제 1 항에 있어서,
    상기 제1 전압은,
    상기 프로그램 동작 수행이 수행된 후, 상기 선택된 메모리 셀의 문턱 전압이 상기 두 개의 문턱 전압 분포 중 높은 문턱 전압 분포를 넘지 않는 값인 것을 특징으로 컨트롤러.
  3. 제 1 항에 있어서,
    상기 제1 전압은,
    상기 프로그램 동작이 수행된 후, 상기 선택된 메모리 셀의 문턱 전압이 상기 무효 리드 전압 보다 크게 되는 값인 것을 특징으로 하는 컨트롤러.
  4. 제 1 항에 있어서,
    상기 무효 페이지 그룹에 저장된 데이터의 콜드 데이터 여부를 더 판단하되,
    상기 콜드 데이터로 판단되면, 상기 메모리 셀을 선택하는 동작을 수행하는 것을 특징으로 하는 컨트롤러.
  5. 제 1 항에 있어서,
    호스트로부터 리드 요청이 수신되면, 상기 리드 요청이 상기 무효 페이지 그룹에 대한 상기 리드 커맨드인지 더 판단하고,
    상기 불휘발성 메모리 장치가 상기 무효 페이지 그룹에 대한 리드 커맨드 수행시 상기 무효 리드 전압에 의한 리드 동작은 수행하지 않도록 제어하는 컨트롤러.
  6. 각각 3 개 이상의 페이지로 구성되는 페이지 그룹들을 포함하는 불휘발성 메모리 장치를 제어하는 컨트롤러로서,
    상기 페이지 그룹들 중에서 무효 페이지 그룹을 선택하되, 상기 무효 페이지 그룹은 복수의 페이지 중 두 개의 무효 페이지이며,
    무효 리드 전압들 각각에 의해 구별되는 두 개의 문턱 전압 분포 중 낮은 문턱 전압 분포를 선택하되, 상기 무효 리드 전압들 각각은 상기 두 개의 무효 페이지의 각각의 데이터를 구별하기 위하기 위한 리드 전압이며,
    상기 무효 페이지 그룹을 구성하는 복수의 메모리 셀 중에서, 상기 낮은 문턱 전압 분포들 각각에 포함되는 문턱 전압을 갖는 메모리 셀을 적어도 하나 선택하고,
    상기 불휘발성 메모리 장치가 선택된 메모리 셀의 문턱 전압을 제1 전압만큼 증가시키는 프로그램 동작을 수행하도록 제어하는,
    컨트롤러.
  7. 제 6 항에 있어서,
    상기 제1 전압은,
    상기 프로그램 동작이 수행된 후, 상기 선택된 메모리 셀의 문턱 전압이 상기 두 개의 문턱 전압 분포 중 큰 문턱 전압 분포를 넘지 않는 값인 것을 특징으로 컨트롤러.
  8. 제 6 항에 있어서,
    상기 제1 전압은,
    상기 프로그램 동작이 수행된 후, 상기 선택된 메모리 셀의 문턱 전압이 상기 무효 리드 전압 보다 크게 되는 값인 것을 특징으로 하는 컨트롤러.
  9. 제 6 항에 있어서,
    상기 무효 리드 전압들이 두 개 이상 이웃하여 존재하는 경우, 제1 리드 전압을 기반으로 상기 낮은 문턱 전압 분포를 선택하되,
    상기 제1 리드 전압은 이웃하는 두 개 이상의 무효 리드 전압들 중에서 가장 작은 전압 값을 갖는 무효 리드 전압인 것을 특징으로 하는 컨트롤러.
  10. 제 6 항에 있어서,
    상기 무효 페이지 그룹에 저장된 데이터의 콜드 데이터 여부를 더 판단하되,
    상기 콜드 데이터로 판단되면, 상기 낮은 문턱 전압 분포를 갖는 메모리 셀을 선택하는 동작을 수행하는 것을 특징으로 하는 컨트롤러.
  11. 제 6 항에 있어서,
    상기 복수의 메모리 셀 각각이 트리플 레벨 셀(Triple Level Cell, MLC)경우,
    상기 페이지 그룹들 각각은 MSB(Most Significant Bit) 페이지, CSB(Center Significant Bit) 페이지 및 LSB(Least Significant Bit) 페이지를 포함하고,
    상기 무효 페이지 그룹은,
    상기 MSB 페이지, CSB 페이지 및 LSB 페이지 중 어느 두 개의 페이지가 상기 무효 페이지인 것을 특징으로 하는 컨트롤러.
  12. 제 6 항에 있어서,
    호스트로부터 리드 요청이 수신되면, 상기 리드 요청이 상기 무효 페이지 그룹에 대한 상기 리드 커맨드인지 더 판단하고,
    상기 불휘발성 메모리 장치가 상기 선택된 페이지 그룹에 대한 리드 커맨드 수행시 상기 제1 리드 전압에 의한 리드 동작은 수행하지 않도록 제어하는 컨트롤러.
  13. 각각 복수의 페이지로 구성되는 페이지 그룹들을 포함하는 불휘발성 메모리 장치를 제어하는 컨트롤러로서,
    상기 페이지 그룹들 중에서 무효 페이지 그룹을 선택하되, 상기 무효 페이지 그룹은 복수의 페이지 중 일부 페이지가 무효 페이지이며,
    상기 무효 페이지의 데이터를 판정하기 위한 리드 전압을 제1 리드 전압으로 결정하고,
    상기 제1 리드 전압 보다 작은 유효 리드 전압들 중 가장 큰 리드 전압 값을 갖는 리드 전압을 제2 리드 전압으로 결정하되, 상기 유효 리드 전압들은 상기 무효 페이지 그룹에 포함된 유효 페이지들의 데이터를 판정하기 위한 리드 전압이며,
    상기 제1 리드 전압 및 제2 리드 전압에 의해 판정되는 문턱 전압 분포를 선택하고,
    상기 복수의 메모리 셀 중에서 선택된 문턱 전압 분포에 포함되는 문턱 전압을 갖는 메모리 셀을 선택하고,
    상기 불휘발성 메모리 장치가 선택된 메모리 셀의 문턱 전압이 증가하도록 시프트 하는 프로그램 동작을 수행하도록 제어하는 컨트롤러.
  14. 제 15 항에 있어서,
    상기 선택된 메모리 셀의 문턱 전압이, 제1 리드 전압 보다 큰지 않는 범위 내에서 상기 선택된 메모리 셀의 문턱 전압이 증가하는 상기 프로그램 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 컨트롤러.
  15. 제 13 항에 있어서,
    상기 선택된 페이지 그룹에 저장된 데이터의 콜드 데이터 여부를 더 판단하되,
    상기 콜드 데이터로 판단되면, 상기 메모리 셀을 선택하는 동작을 수행하는 것을 특징으로 하는 컨트롤러.
  16. 제 13 항에 있어서,
    상기 복수의 메모리 셀 각각이 멀티 레벨 셀(Multi Level Cell, MLC)인 경우,
    상기 복수의 페이지 그룹들은 각각 MSB(Most Significant Bit) 페이지 및 LSB(Least Significant Bit) 페이지를 포함하고,
    상기 무효 페이지 그룹은 상기 MSB 페이지 및 LSB 페이지 중 어느 하나가 무효 페이지인 것을 특징으로 하는 컨트롤러.
  17. 제 13 항에 있어서,
    상기 복수의 메모리 셀 각각이 트리플 레벨 셀(Triple Level Cell, MLC)인 경우,
    상기 페이지 그룹들 각각은 MSB(Most Significant Bit) 페이지, CSB(Center Significant Bit) 페이지 및 LSB(Least Significant Bit) 페이지를 포함하고,
    상기 무효 페이지 그룹은,
    상기 MSB 페이지, CSB 페이지 및 LSB 페이지 중 어느 하나 또는 두 개가 상기 무효 페이지인 것을 특징으로 하는 컨트롤러.
  18. 제 13 항에 있어서,
    호스트로부터 리드 요청이 수신되면, 상기 리드 요청이 상기 선택된 페이지 그룹에 대한 상기 리드 커맨드인지 더 판단하고,
    상기 불휘발성 메모리 장치가 상기 선택된 페이지 그룹에 대한 리드 커맨드 수행시 상기 제1 리드 전압에 의한 리드 동작은 수행하지 않도록, 제어하는 컨트롤러.
KR1020190037826A 2019-04-01 2019-04-01 컨트롤러 및 그것의 동작 방법 KR20200116265A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190037826A KR20200116265A (ko) 2019-04-01 2019-04-01 컨트롤러 및 그것의 동작 방법
US16/702,795 US11055227B2 (en) 2019-04-01 2019-12-04 Controller and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190037826A KR20200116265A (ko) 2019-04-01 2019-04-01 컨트롤러 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20200116265A true KR20200116265A (ko) 2020-10-12

Family

ID=72605957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190037826A KR20200116265A (ko) 2019-04-01 2019-04-01 컨트롤러 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US11055227B2 (ko)
KR (1) KR20200116265A (ko)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673025B1 (ko) 2006-01-24 2007-01-24 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법
US8848442B2 (en) * 2006-03-06 2014-09-30 Sandisk Il Ltd. Multi-bit-per-cell flash memory device with non-bijective mapping
KR101010468B1 (ko) * 2009-06-29 2011-01-21 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
KR101662309B1 (ko) * 2010-02-08 2016-10-04 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
US9245653B2 (en) * 2010-03-15 2016-01-26 Intelligent Intellectual Property Holdings 2 Llc Reduced level cell mode for non-volatile memory
KR101734204B1 (ko) * 2010-06-01 2017-05-12 삼성전자주식회사 프로그램 시퀀서를 포함하는 플래시 메모리 장치 및 시스템, 그리고 그것의 프로그램 방법
US8732391B2 (en) * 2012-04-23 2014-05-20 Sandisk Technologies Inc. Obsolete block management for data retention in nonvolatile memory
KR102025263B1 (ko) * 2012-10-05 2019-09-25 삼성전자주식회사 메모리 시스템 및 그것의 읽기 교정 방법
KR102081581B1 (ko) 2012-11-02 2020-02-26 삼성전자 주식회사 메모리 장치 구동 방법
KR102053958B1 (ko) * 2013-05-27 2019-12-10 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 재프로그램 방법
US20160225459A1 (en) * 2015-01-30 2016-08-04 Micron Technology, Inc. Apparatuses operable in multiple power modes and methods of operating the same
US9466384B1 (en) * 2015-04-13 2016-10-11 Macronix International Co., Ltd. Memory device and associated erase method
JP6457364B2 (ja) * 2015-09-11 2019-01-23 東芝メモリ株式会社 メモリシステム
US9570159B1 (en) * 2015-10-15 2017-02-14 Intel Corporation Methods and apparatus to preserve data of a solid state drive during a power loss event
US20170277629A1 (en) * 2016-03-25 2017-09-28 Alibaba Group Holding Limited Extending the useful lifespan of nonvolatile memory
KR102579824B1 (ko) * 2018-02-27 2023-09-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법

Also Published As

Publication number Publication date
US20200310977A1 (en) 2020-10-01
US11055227B2 (en) 2021-07-06

Similar Documents

Publication Publication Date Title
US20240096392A1 (en) Data storage device and operating method thereof
US10769066B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
US10943639B2 (en) Data storage device and operating method thereof
KR20200073017A (ko) 데이터 저장 장치와, 그것의 동작 방법
US20200218653A1 (en) Controller, data storage device, and operating method thereof
US10878924B2 (en) Data storage device intergrating host read commands and method of operating the same
KR20200121645A (ko) 컨트롤러 및 그것의 동작 방법과 메모리 시스템
US11163696B2 (en) Controller, memory system and operating method thereof for controlling a non-volatile memory device during a sync-up operation
US11003395B2 (en) Controller, memory system, and operating methods thereof
KR20200114086A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200115831A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US20210397558A1 (en) Storage device and operating method thereof
US11429612B2 (en) Address search circuit and method of semiconductor memory apparatus and controller therefor
US11194512B2 (en) Data storage device which selectively performs a cache read or a normal read operation depending on work load and operating method thereof
US20200250082A1 (en) Controller, memory system, and operating method thereof
KR20210002190A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20210011198A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20210001206A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200104601A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US11055227B2 (en) Controller and operating method thereof
US11216384B2 (en) Controller, memory system and operating method of the controller
KR20210031367A (ko) 컨트롤러 및 그것의 동작 방법
KR20200114354A (ko) 메모리 시스템 및 그것의 동작 방법
KR20210059960A (ko) 데이터 저장 장치, 스토리지 시스템 및 데이터 저장 장치의 동작 방법
KR20200042780A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal