CN116978420A - 用于基于存取的刷新操作的设备及方法 - Google Patents

用于基于存取的刷新操作的设备及方法 Download PDF

Info

Publication number
CN116978420A
CN116978420A CN202310471593.9A CN202310471593A CN116978420A CN 116978420 A CN116978420 A CN 116978420A CN 202310471593 A CN202310471593 A CN 202310471593A CN 116978420 A CN116978420 A CN 116978420A
Authority
CN
China
Prior art keywords
refresh
bank
sub
control circuit
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310471593.9A
Other languages
English (en)
Inventor
铃木尊雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116978420A publication Critical patent/CN116978420A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本公开涉及用于基于存取的刷新操作的设备及方法。存储体可被分成多个子存储体，每一子存储体具有刷新控制电路。可响应于存取第二子存储体中的字线而刷新第一子存储体中的字线。一旦在所述子存储体中已经执行阈值数量个刷新，就可忽略对其它子存储体的进一步存取。如果在刷新周期结束时没有达到所述阈值，那么所述刷新控制电路可发出刷新信号。

Description

用于基于存取的刷新操作的设备及方法
技术领域
本公开大体上涉及半导体装置，且更具体来说，涉及半导体存储器装置。
背景技术
特定来说，本公开涉及易失性存储器，例如动态随机存取存储器(DRAM)。信息可作为物理信号(例如，电容元件上的电荷)存储在存储器的个别存储器单元上。当被存取时，存储器单元可耦合到数字线(或位线)，并且数字线上的电压可基于存储在经耦合的存储器单元中的信息而改变。
在易失性存储器装置中，信息可随着时间衰减。为了防止信息被刷新，可周期性地刷新信息(例如，通过将存储器单元上的电荷恢复到初始电平)。然而，刷新操作可能需要原本可用于存储器中的存取操作的时间。
发明内容
本公开的方面提供一种方法，其包括：存取存储体的第一子存储体中的字线；以及响应于存取所述第一子存储体中的所述字线而刷新所述存储体的第二子存储体中的字线。
本公开的另一方面提供一种设备，其包括：存储体，其包括第一子存储体及第二子存储体；以及刷新控制电路，其经配置以当存取所述第二子存储体中的字线时，刷新所述第一子存储体中的至少一个字线。
本公开的另一方面提供一种方法，其包括：存取存储体中的字线；确定刷新计数是否已达到阈值；如果所述刷新计数未达到所述阈值，那么确定所述字线是否在所述存储体的第一子存储体中；以及如果所述经存取字线被确定为不在所述第一子存储体中，那么刷新所述第一子存储体中的字线。
本公开的另一方面提供一种设备，其包括：存储体的第一子存储体；所述存储体的第二子存储体；第一刷新控制电路，其与所述第一子存储体相关联，所述第一刷新控制电路经配置以响应于对所述第一子存储体的刷新操作而产生第一刷新地址；以及第二刷新控制电路，其与所述第二子存储体相关联，所述第二刷新控制电路经配置以响应于对所述第二子存储体的刷新操作而产生第二刷新地址。
附图说明
图1是根据本公开的实施例的半导体装置的框图。
图2是根据本公开的一些实施例的子存储体刷新逻辑的框图。
图3是根据本公开的一些实施例的方法的框图。
图4是根据本公开的一些实施例的方法的流程图。
图5是根据本公开的一些实施例的刷新操作的时序图。
图6是根据本公开的一些实施例的刷新操作的时序图。
图7是根据本公开的一些实施例的刷新操作的时序图。
图8是根据本公开的一些实施例的刷新控制电路的框图。
具体实施方式
某些实施例的以下描述本质上仅是示范性的，且绝不希望限制本公开的范围或其应用或使用。在本系统及方法的实施例的以下详细描述中，参考形成其一部分且通过可在其中实践所描述系统及方法的说明特定实施例的方式来展示的附图。足够详细地描述这些实施例以使得所属领域的技术人员能够实践当前揭示的系统及方法，并且应理解，可利用其它实施例且可在不背离本公开的精神及范围的情况下进行结构及逻辑改变。此外，出于清楚的目的，在某些特征的详细描述对于所属领域的技术人员来说是显而易见时将不对其进行论述，以免使本公开的实施例的描述模糊。因此，以下详细描述不应以限制意义来理解，并且本公开的范围仅由所附权利要求书界定。
存储器阵列可大体包含数个存储器单元，其布置在字线(行)及位线/数字线(列)的相交点处。为了防止信息丢失，存储器可逐行(或以行组)刷新存储器单元。在刷新循环的过程中，存储器可刷新存储器单元。存储器可具有刷新周期tREFI，其确定刷新操作之间的最大时序，以便确保在刷新循环的过程中刷新所有存储器单元。例如，tREFI可基于需要刷新任何个别存储器单元的预期时间除以刷新循环中的刷新操作的总数(例如，行数或每次刷新操作刷新的行数)。刷新周期tREFI可相对较短(例如<10微秒)。因此，可需要相对频繁地执行刷新操作。在刷新操作防止存取操作的情况下，这可能有问题。
本公开涉及用于基于存取的刷新操作的设备、系统及方法。存储器阵列可具有被分成两个或更多个子存储体的存储体。当存取第一子存储体时，可对同一存储体的第二子存储体执行刷新操作。如果以这种方式执行足够多的刷新(例如，如果第一子存储体被足够地存取)，那么可不需要产生刷新信号。以这种方式，可在存取操作正在进行时执行刷新。
例如，每一子存储体可具有刷新控制电路。刷新控制电路可具有在tREFI周期开始时复位的刷新旗标。当设置旗标时，当接收地址作为存取命令的部分时，刷新控制电路可确定所述地址是否与子存储体相关联。如果不是，那么产生子存储体的刷新地址，并刷新子存储体的(若干)字线。
在一些实施例中，每当以这种方式执行刷新时，计数器可被更新(例如，递增)。当计数器达到阈值时，刷新旗标可被取消设置。这可有助于防止子存储体的过度刷新。在一些实施例中，如果刷新旗标在tREFI周期结束时仍然被设置(例如，因为没有执行足够的刷新操作)，那么刷新控制电路可发送导致执行刷新的刷新信号。在一些实施例中，主机(例如，存储器的控制器)可监视对子存储体的存取，并且可提供导致执行刷新的刷新命令。
图1是根据本公开的实施例的半导体装置的框图。半导体装置100可为半导体存储器装置，例如集成于单个半导体芯片上的DRAM装置。
半导体装置100包含存储器阵列118。存储器阵列118展示为包含多个存储体。在图1的实施例中，存储器阵列118展示为包含八个存储体BANK0到BANK7。在其它实施例的存储器阵列118中可包含更多或更少存储体。如本文更详细解释的，每一存储体可进一步分成两个或更多个子存储体。虽然本文大体上描述其中每一存储体包含两个子存储体的实施例，但是其它实施例可包含每一存储体的更多子存储体。
每一存储器子存储体包含多个字线WL、多个位线BL、及布置在多个字线WL与多个位线BL的相交点处的多个存储器单元MC。字线WL的选择由行解码器108执行，且位线BL的选择由列解码器110执行。在图1的实施例中，行解码器108包含每一存储体的相应行解码器，且列解码器110包含每一存储体的相应列解码器。在一些实施例中，逐存储体重复的例如行及列解码器以及刷新控制电路116的组件也可包含逐子存储体重复的组件。例如，对于每一子存储体可存在刷新控制电路116。
位线BL耦合到相应感测放大器(SAMP)。从位线BL读取的数据由感测放大器SAMP放大，且通过本地数据线(LIO)、传送门(TG)及全局数据线(GIO)传送到读取/写入放大器120。相反，从读取/写入放大器120输出的写入数据通过互补主数据线GIO、传送门TG和互补本地数据线LIO传送到感测放大器SAMP，并写入耦合到位线BL的存储器单元MC中。
半导体装置100可采用多个外部端子(例如焊垫)，其包含耦合到命令及地址(C/A)总线以接收命令及地址的命令及地址端子、用以接收时钟CK及/CK的时钟端子、耦合到数据总线以提供数据的数据端子DQ及用以接收电源电势VDD、VSS、VDDQ及VSSQ的电源端子。
时钟端子经供应有提供到输入电路112的外部时钟CK及/CK。外部时钟可为互补的。输入电路112基于CK及/CK时钟产生内部时钟ICLK。ICLK时钟经提供到命令解码器106及内部时钟产生器114。内部时钟产生器114基于ICLK时钟提供各种内部时钟LCLK。LCLK时钟可用于各种内部电路的时序操作。内部数据时钟LCLK经提供到输入/输出电路122以对包含于输入/输出电路122中的电路操作进行定时，例如，经提供到数据接收器以对写入数据的接收进行定时。输入/输出电路122可包含数个接口连接，每一接口连接可耦合到DQ垫(例如，可充当到装置100的外部连接的焊垫)中的一者。
C/A端子可被供应有存储器地址。供应到C/A端子的存储器地址经由命令/地址输入电路102传送到地址解码器104。地址解码器104接收地址且将经解码行地址XADD供应到行解码器108，且将经解码列地址YADD供应到列解码器110。列解码器110可提供列选择信号CS，其可激活感测放大器SAMP中的选定一者。地址解码器104还可供应经解码存储体地址BADD，所述存储体地址BADD可指示含有经解码行地址XADD和列地址YADD的存储器阵列118的存储体。行地址XADD可指示由BADD指示的存储体内的子存储体。
C/A端子可被供应有命令。命令实例包含用于控制各种操作的时序的时序命令、用于存取存储器的存取命令(例如用于执行读取操作的读取命令及用于执行写入操作的写入命令)以及其它命令及操作。存取命令可与一或多个行地址XADD、列地址YADD及存储体地址BADD相关联以指示要存取的存储器单元。
命令可被提供为经由命令/地址输入电路102到命令解码器106的内部命令信号。命令解码器106包含解码内部命令信号以产生用于执行操作的各种内部信号及命令的电路。举例来说，命令解码器106可提供用以选择字线的行命令信号及用以选择位线的列命令信号。
装置100可接收是读取命令的存取命令。当接收到读取命令且及时与读取命令一起供应存储体地址、行地址及列地址时，从对应于行地址及列地址的存储器阵列118中的存储器单元读取读取数据。读取命令由命令解码器106接收，命令解码器106提供内部命令使得从存储器阵列118读取的数据经提供到读取/写入放大器120。读取数据沿着数据总线提供且经由输入/输出电路122从数据端子DQ输出到外部。
装置100可接收是写入命令的存取命令。当接收到写入命令且及时与写入命令一起供应存储体地址、行地址及列地址时，供应到数据端子DQ的写入数据沿着数据总线提供且写入到对应于行地址及列地址的存储器阵列118中的存储器单元。写入命令由命令解码器106接收，命令解码器106提供内部命令使得写入数据由输入/输出电路122中的数据接收器接收。写入时钟也可经提供到外部时钟端子以对由输入/输出电路122的数据接收器接收写入数据进行定时。写入数据经由输入/输出电路122供应到读取/写入放大器120，且由读取/写入放大器120供应到存储器阵列118以写入到存储器单元MC中。
装置100包含刷新控制电路116，每一刷新控制电路116与存储器阵列118的子存储体相关联。每一刷新控制电路116可确定何时对相关联的子存储体执行刷新操作。刷新控制电路116提供刷新地址RXADD(连同一或多个刷新信号，图1中未展示)。行解码器108对与RXADD相关联的一或多个字线执行刷新操作。
刷新控制电路116可执行多种类型的刷新操作，其可确定如何产生地址RXADD，以及例如有多少字线与地址RXADD相关联的其它细节。例如，刷新控制电路116可执行顺序刷新操作，其中基于刷新操作的序列来产生刷新地址RXADD。例如，在使用地址RXADD的第一顺序刷新操作之后，下一顺序刷新操作可产生地址RXADD+1。顺序刷新地址可与多个字线相关联，例如通过与整行地址XADD相比截断地址RXADD，并刷新共享公共截断部分的所有字线。在刷新循环的过程中，顺序刷新操作可刷新子阵列中的所有字线(例如，通过循序产生与所有字线相关联的地址)，且然后所述序列可再循环。
连同顺序刷新操作，刷新控制电路116可执行目标刷新操作，其中刷新地址RXADD基于检测到的侵略者字线。对行的某些存取模式(例如，行锤击)可导致其它附近行的存储器单元中的数据衰减速率增加。识别这些侵略者行非常有用，使得可刷新其受害者。刷新控制电路可包含检测侵略者(例如，当对给定行的存取数超过阈值时)并且然后基于检测到的侵略者产生刷新地址RXADD的逻辑。例如，如果侵略者是AggXADD，那么刷新控制电路可刷新相邻及/或附近的字线，例如AggXADD+1、AggXADD-1、AggXADD+2、AggXADD-2等中的一或多者。目标刷新操作可基于已经发生的数个序列操作来发生。在一些实施例中，目标刷新操作可“窃取”原本已经用于顺序刷新操作的时隙。例如，每第N个循序刷新操作可被目标刷新操作替换。
刷新控制电路116可以部分基于对同一存储体的其它子存储体的存取的时序来对相关联子存储体执行刷新操作。例如，如果每一存储体有两个子存储体，那么当存取第一子存储体中的字线时，与第二子存储体相关联的刷新控制电路116可刷新第二子存储体中的一或多个字线。刷新控制电路116还可接收刷新管理RFM命令，其可使刷新控制电路116执行目标刷新操作。RFM命令可由装置100外部的控制器发出。
在一些实施例中，刷新控制电路可从刷新周期(tREFI)定时器接收时序信号，其可用于管理在每一刷新周期中执行的刷新数。例如，刷新控制电路116可在每一刷新周期中执行多达一定数量的刷新，且然后忽略执行进一步刷新的后续机会(例如，忽略对另一子存储体的进一步存取)。刷新控制电路116还可确定在刷新周期中是否没有执行足够的刷新，并且如果是，那么发出导致执行刷新的刷新命令。
在一些实施例中，关于刷新控制电路116描述的一或多个功能可由主机的刷新控制电路来执行，或存储器装置100的控制器可监视对不同子存储体的存取，并且基于所述存取来对另一子存储体中执行的刷新数(例如，如果在第一子存储体中执行存取，那么控制器可增加第二子存储体的刷新计数器)进行计数。如果控制器确定在刷新周期期间没有执行足够的刷新操作，那么可向所述子存储体发出额外的刷新命令。在一些实施例中，每当刷新开始被忽略时，存储器可通知控制器。如果控制器没有得到通知，那么在刷新周期结束时，控制器可向指定的子存储体提供刷新命令。
电源端子被供应有电源电势VDD及VSS。电源电势VDD及VSS经供应到内部电压产生器电路124。内部电压产生器电路124基于供应到电源端子的电源电势VDD及VSS产生各种内部电势VARY及类似物。
电源端子也经供应有电源电势VDDQ及VSSQ。电源电势VDDQ及VSSQ经供应到输入/输出电路122。在本公开的实施例中，供应到电源端子的电源电势VDDQ及VSSQ可为与供应到电源端子的电源电势VDD及VSS相同的电势。在本公开的另一实施例中，供应到电源端子的电源电势VDDQ及VSSQ可为与供应到电源端子的电源电势VDD及VSS不同的电势。供应到电源端子的电源电势VDDQ及VSSQ用于输入/输出电路122使得由输入/输出电路122产生的电源噪声不会传播到其它电路块。
图2是根据本公开的一些实施例的子存储体刷新逻辑的框图。在一些实施例中，子存储体刷新逻辑200可表示装置100的一部分。为了清楚起见，图2可省略某些分量及信号。
子存储体刷新逻辑200展示第一子存储体210及第二子存储体220，这两者可为存储器阵列(例如图1的118)中的同一存储体的子存储体。每一子存储体包含相应的字线、第一子存储体210中的第一字线212及第二子存储体220中的第二字线222。每一子存储体与相应的刷新控制电路(例如，图1的116)、相关联于第一子存储体210的第一刷新控制电路214及相关联于第二子存储体220的第二刷新控制电路224相关联。两个刷新控制电路214及224共同耦合到刷新周期定时电路202(例如，图1的130)。
刷新周期定时电路202在每一tREFI周期开始时提供旗标复位信号。例如，刷新周期定时电路202可对周期信号的激活(例如，上升沿)进行计数，周期信号可为振荡器信号或例如CK的系统时钟信号(及/或从系统时钟导出的信号)。当所述计数达到阈值时，定时器电路202可提供旗标复位信号并复位所述计数。
每一刷新控制电路214及224可基于对另一子存储体的存取来刷新其相应子存储体中的一或多个字线。例如，当在子存储体210中存取例如212的字线时，刷新控制电路224可刷新第二子存储体220中的字线(例如222)，同时在第一子存储体210中存取字线。类似地，当在子存储体220中存取例如222的字线时，刷新控制电路214可刷新第一子存储体210中的字线(例如212)，同时在第二子存储体220中存取字线。两个刷新控制电路可独立地产生其相应的刷新地址。例如，两个不同的刷新控制电路两者可执行顺序刷新操作，但是在其相应的地址序列中的不同位置。
在一些实施例中，旗标复位信号可用于帮助控制每一刷新周期中的数个刷新操作。例如，响应于旗标复位信号，每一刷新控制电路214及224可将刷新旗标设置为有效电平。每一刷新控制电路214及224可在设置刷新旗标时对其相应的子存储体执行刷新。当已经执行阈值数量的刷新时，刷新控制电路可取消设置其刷新旗标。如果在刷新旗标仍然被设置(指示没有执行足够的刷新)时接收到旗标复位信号，那么刷新控制电路可发出刷新信号REF。响应于刷新信号，可刷新子存储体，但是可中断对两个子存储体的存取操作。
图3是根据本公开的一些实施例的方法的框图。在一些实施例中，方法300可由如本文描述的一或多个设备或系统来实施，例如图1的装置100及/或图2的子存储体刷新逻辑200。
方法300包含框310，框310描述存取存储体的第一子存储体中的字线。例如，存储器可在C/A终端(例如，从控制器)接收存取命令以及行、列及存储体地址。存储体地址可与存储体相关联，并且行地址可与第一子存储体中的字线相关联。
方法300包含框320，框320描述响应于存取第一子存储体中的字线而刷新存储体的第二子存储体中的字线。例如，与第二子存储体相关联的刷新控制电路(例如，图2的刷新控制电路224)可接收所述地址，确定所述地址是否与第二子存储体相关联，并且如果不是，那么提供刷新地址。所述方法可包含在存取第一子存储体中的字线时刷新第二子存储体中的字线。
在一些实施例中，方法300可包含确定在当前刷新周期中是否已经对第二子存储体执行阈值数量的刷新操作，并且如果是，那么跳过刷新第二子存储体。在一些实施例中，方法300可包含确定在先前刷新周期内是否已经执行少于阈值数量的刷新操作，并且如果是，那么发出刷新命令。方法300可包含响应于刷新命令执行至少一个刷新操作。
图4是根据本公开的一些实施例的方法的流程图。在一些实施例中，图4的方法400可为图3的方法300的实施方案，其包含跟踪刷新数。在一些实施例中，方法400可由如本文描述的一或多个设备或系统来实施，例如图1的装置100及/或图2的子存储体刷新逻辑200。例如，方法400可表示由与存储体的第一子存储体(例如，210)相关联的第一刷新控制电路(例如，图2的214)执行的方法。在一些实施例中，方法400的一或多个步骤可由存储器的控制器执行。
方法400通常以框405开始，框405描述开始刷新周期。刷新周期可为是存储器的设置的时间段tREFI。存储器可包含tREFI定时器(例如，图1的130及/或图2的202)，其提供信号(例如，Flag_reset)以指示刷新周期何时开始。方法400可包含响应于刷新周期开始(例如，响应于信号Flag_reset)复位刷新计数。在一些实施例中，对于多个子存储体的刷新控制电路，刷新周期可共同开始。例如，信号Flag_reset可被共同提供给多个刷新控制电路，每一刷新控制电路与不同的子存储体相关联。
方法400包含框440(其包含框410到430)，其描述在刷新周期期间发生的事情。刷新周期可在下一次从tREFI定时器接收到信号时结束(例如，在tREFI已经经过一段时间之后)。
方法400包含框410，其描述存取字线。例如，例如读取或写入的存取命令可与相关联的行地址一起被提供。方法400包含框415，其描述确定第一刷新计数是否已经达到阈值。第一刷新计数可为存储在第一刷新控制电路中的刷新计数。第一刷新计数可与第一子存储体相关联，并且可独立于与其它子存储体相关联的刷新计数。如果第一刷新计数已经达到阈值，那么所述方法可返回到空闲状态，直到接收到下一个存取命令(例如，框410)。由于在刷新周期期间(例如，在框440期间)不复位计数，所以方法400可包含在当前刷新周期的剩余时间内跳过第一子存储体的进一步刷新动作(例如，框420到430的步骤)。方法400包含框420，其描述确定字线(在框410中存取)是否在存储体的第一子存储体中。如果是，那么方法400可返回到框440的空闲状态，直到接收到下一个存取命令。如果字线不在第一子存储体中，那么方法400可前进到框425。例如，方法400可确定所存取的字线在存储体的不同子存储体中。
框425描述刷新存储体的第一子存储体中的字线。方法400可包含产生刷新地址及刷新与刷新地址相关联的一或多个字线。刷新地址可为顺序刷新地址或目标刷新地址。方法400包含描述改变第一刷新计数的框430。例如，方法400可包含响应于刷新第一子存储体中的字线而递增第一刷新计数。
框440的步骤通常可重复(例如，每当执行对存储体的存取时重复)，直到时间段tREFI过去，所述时间段可标记刷新周期结束。方法400包含描述结束刷新周期的框435。例如，当tREFI定时器指示时间段tREFI已经过去时，刷新周期可结束。类似于框405中描述的刷新周期的开始，对于超过一个刷新控制电路，刷新周期可共同结束。
方法400包含框445，其描述在刷新周期结束时确定第一刷新计数是否低于阈值。如果第一刷新计数不低于阈值，那么方法400可在下一刷新周期开始时返回到框405。如果计数低于阈值，那么方法400可前进到框450，其描述为第一子存储体产生刷新信号。方法400可包含响应于刷新信号刷新第一子存储体中的字线。方法400可在下一个刷新周期开始时返回到框405。
方法400可表示由与存储器的单个子存储体相关联的刷新控制电路执行的方法。例如，框440及445到450的步骤可各自由与每一子存储体相关联的刷新控制电路分开执行。例如，每一刷新控制电路可包含单独刷新计数(例如，与第一子存储体相关联的第一刷新计数、与第二子存储体相关联的第二刷新计数等)，并且可使用所述刷新计数来确定是否应该为所述子存储体产生刷新信号。
例如，所述方法可包含开始第一及第二刷新控制电路两者共同的刷新周期。方法400可包含存取存储体中的字线(例如，框410)，并用第一刷新控制电路确定第一刷新计数是否已达到阈值(例如，框415)，以及用第二刷新控制电路确定第二刷新计数是否已达到阈值。如果不是，那么所述方法可包含用第一刷新控制电路确定字线是否在第一子存储体中(例如，框420)，以及用第二刷新控制电路确定字线是否在第二子存储体中。如果字线不在第一子存储体中，那么所述方法可包含刷新第一子存储体中的字线并改变(例如，递增)第一刷新计数(例如，框425到430)。如果字线不在第二子存储体中，那么方法400可包含刷新第二子存储体中的字线并改变(例如，递增)第二刷新计数。方法400可包含在刷新周期(其对于两个刷新控制电路可共同结束)结束时确定第一刷新计数是否低于阈值以及第二刷新计数是否低于阈值。如果第一刷新计数低于阈值，那么所述方法可包含产生第一子存储体的刷新信号以及响应于刷新信号刷新第一子存储体中的字线。如果第二刷新计数低于阈值，那么所述方法可包含产生第二子存储体的刷新信号以及响应于刷新信号刷新第二子存储体中的字线。如果第一及第二刷新计数两者低于阈值，那么可为两个子存储体产生刷新信号。如果只有一个子存储体的刷新计数低于阈值，但另一子存储体等于或高于阈值，那么仅刷新刷新计数低于阈值的子存储体。
在一些实施例中，控制器可执行方法400的步骤445及450。例如，控制器可包含刷新计数，并且可响应于发出存取命令而改变刷新计数。例如，当控制器发出不在第一子存储体中的存取命令时，控制器中的第一刷新计数可被改变(例如，递增)。在刷新周期结束时，如果刷新计数低于阈值，那么控制器可向第一子存储体发出刷新命令。
在一些实施例中，存储器可管理计数，但是控制器可管理提供块450的额外刷新信号。例如，方法400可包含通知控制器第一刷新计数是否已经达到阈值(例如，作为块415的部分)。如果在刷新周期结束时尚未通知控制器，那么控制器可向指向第一子存储体的存储器发出刷新命令。
图5到7展示表示根据本公开的一些实施例的存储器的实例操作的时序图。图5到7的不同时序图表示不同实例场景，其说明操作的不同情况。在一些实施例中，时序图中的每一者可表示单个存储器装置的操作(例如，在不同的时间及/或在不同的环境下)。
图5到7的时序图通常展示存储体的第一及第二子存储体(本文标记为子存储体A及子存储体B)中的刷新及存取操作。时序图还展示可由子存储体接收的命令，例如表示刷新周期何时开始(以及前一个刷新周期何时结束)的tREFI定时器信号及可由与子存储体相关联的刷新控制电路产生的刷新命令。
图5到7的时序图可表示图4的方法400的实施方案，并且可由图1到2的任何设备来实施。作为实例，图5到7中的每一者表示实例实施例，其中每一子存储体期望每一刷新周期执行两个刷新操作(例如，图4的阈值是两个)。然而，在其它实例实施例中，可预期每一刷新周期更多或更少的刷新操作。
图5是根据本公开的一些实施例的刷新操作的时序图。时序图500表示子存储体的操作，其中正在执行足够的存取操作，使得在每一刷新周期期间对每一子存储体执行足够的刷新操作(例如，刷新计数满足阈值)。
在初始时间t0，第一刷新周期开始，并且使与子存储体A及B相关联的刷新计数器两者复位(例如，复位为零)。紧接在t0之后，接收到针对子存储体B的存取命令。由于存取是对子存储体B的，并且由于子存储体A的刷新计数器低于阈值(例如，零小于二)，所以在子存储体A中执行刷新操作。类似地，对子存储体A的后续存取导致在子存储体B中执行刷新，并且对每一子存储体的下一次存取导致在另一子存储体中的刷新。然而，一旦在每一子存储体中已经执行两次刷新(例如，因为阈值是二)，即使当在另一子存储体中存在进一步存取时，也不执行进一步刷新。
在t1开始下一个刷新周期时，计数器两者被复位，并且此模式重复。由于在从t1、t2及t3开始的刷新周期期间，满足刷新的阈值数量(例如，归因于在另一子存储体中的至少两次存取而存在两次刷新)，所以不提供刷新信号REF。
图6是根据本公开的一些实施例的刷新操作的时序图。时序图600表示刷新间隔过去而没有对任一子存储体执行任何存取(例如，在刷新间隔中没有执行足够的刷新操作)的情况，这导致产生刷新信号REF。
类似于图5，在对两个子存储体执行足够的刷新的情况下，刷新周期t0及t1两者可能已经过去。在从t2开始的刷新周期期间，在任一子存储体处没有接收到存取命令。因此，当刷新周期在t3结束时，两个子存储体都具有低于阈值的刷新计数器。响应于从t3开始的新的刷新周期，用于两个子存储体的刷新控制电路可提供刷新信号REF，并且响应于所述刷新信号，在两个子存储体中执行两个刷新操作。响应于REF执行的刷新操作可防止存储体中(例如，在任一子存储体中)的存取操作发生。
图7是根据本公开的一些实施例的刷新操作的时序图。时序图700表示在刷新周期期间在一个子存储体中而不在另一子存储体中执行阈值数量的刷新的情况。
从t0开始的刷新周期类似于图5到6，其中执行阈值数量的刷新操作(例如，因为在另一子存储体中执行至少阈值数量的存取)。在从t1开始的刷新周期期间，仅存取子存储体A。因此，在子存储体B中执行两次刷新(因为在子存储体A中执行至少两次存取)。但是，在子存储体A中不执行刷新(因为没有对子存储体B的存取)。在刷新周期结束时(例如，在t2，下一个刷新周期的开始)，与子存储体A相关联的刷新控制电路可发出刷新信号REF(因为子存储体A的刷新计数器在刷新周期结束时低于阈值)。因此，可响应于刷新信号REF在子存储体A中执行刷新操作。响应于在t2发出的刷新信号REF，在子存储体B中不执行额外的刷新操作。与图6类似，在从t2开始的刷新周期期间不执行存取，且因此在下一个刷新周期开始时，为两个子存储体发出刷新信号REF。
图8是根据本公开的一些实施例的刷新控制电路的框图。在一些实施例中，刷新控制电路800可实施图1的刷新控制电路116及/或图2的214/224。刷新控制电路800可与存储器阵列的一个子存储体相关联。每一子存储体可具有类似于刷新控制电路800的刷新控制电路。
刷新控制电路800包含确定是否应该执行刷新的刷新旗标802、确定所存取的行地址XADD是否与相同于刷新控制电路800的子存储体相关联的地址比较器804、当需要刷新时产生刷新地址RXADD的刷新地址逻辑806、在刷新间隔期间计数刷新操作数的刷新计数器电路808以及提供刷新信号REF的刷新信号电路810。图8中还展示测量刷新间隔的刷新周期定时器电路820(例如，图1的130及/或图2的202)。
刷新周期定时器电路820在刷新周期开始时提供旗标复位信号Flag_reset。刷新周期可为时间段tREFI。刷新周期定时器电路820对时间量进行计数，并且每当周期tREFI过去时提供信号Flag_reset。
刷新控制电路800包含刷新旗标电路802，其响应于信号Flag_reset将刷新旗标RefFlag设置为有效电平。可响应于来自刷新计数器电路的信号ThreshReach，将刷新标记电路802取消设置为无效电平。
地址比较器804可接收当前存储体中正在被存取的行地址XADD。当刷新旗标RefFlag被设置在有效电平时，地址比较器804可确定地址XADD是否与相同于刷新控制电路800的子存储体相关联。如果地址XADD不是子存储体的部分，那么地址比较器可提供互补匹配信号MatchF的激活(例如，在高逻辑电平)。如果地址XADD在同一子存储体中，那么可在无效电平(例如，低逻辑电平)下提供MatchF。如果刷新旗标RefFlag取消设置(处于无效电平)，那么地址比较器804可忽略地址XADD，并且信号MatchF可保持在无效电平。
响应于信号MatchF的激活，刷新地址逻辑806提供刷新地址RXADD。刷新地址逻辑806可使用内部逻辑来确定提供什么类型的刷新地址(例如，顺序刷新地址或目标刷新地址)。尽管图8中未展示，刷新地址逻辑806可接收行地址XADD并使用接收到的地址来产生目标刷新地址。刷新地址逻辑806还可响应于由刷新信号电路810提供的刷新信号REF来提供一或多个刷新地址RXADD。刷新地址逻辑可响应于REF而不是响应于MatchF提供更多的刷新地址。例如，可响应于MatchF提供一个RXADD，并且可响应于REF供应两个RXADD。刷新地址逻辑806还可响应于可由存储器的控制器提供的刷新管理信号RFM为目标刷新操作提供RXADD。
刷新计数器电路808可包含响应于MatchF的激活而改变的刷新计数器。例如，响应于MatchF的激活，刷新计数器电路808可使刷新计数递增。每当更新刷新计数器电路时，刷新计数器电路808可将刷新计数与阈值进行比较。当刷新计数满足(或超过)阈值时，刷新计数器电路808可提供达到阈值的信号ThreshReach的激活。可基于在每一刷新周期中预期的刷新操作的数量来设置阈值。刷新计数器电路808可响应于Flag_reset信号(指示新刷新周期的开始)将刷新计数复位为初始值(例如，0)。
响应于信号ThreshReach，刷新旗标电路802可取消设置刷新旗标RefFlag。一旦刷新旗标被取消设置，地址比较器804可不再比较接收到的地址XADD以确定地址XADD是否在相关联的子存储体中。因此，一旦在刷新周期中达到刷新计数并且ThreshReach已经被激活，那么RefFlag可被取消设置，并且归因于激活可不再执行刷新(但是仍然可执行归因于REF或RFM信号的刷新)。
当接收到指示当前刷新周期的结束及下一个周期的开始的信号Flag_reset时，刷新信号电路810可检查RefFlag的状态。如果RefFlag仍然被设置(指示刷新计数没有达到阈值)，那么刷新信号电路810可发出刷新信号REF。归因于刷新信号而执行的刷新可中断存储体的其它子存储体中的存取操作。
当然，应了解，本文描述的实例、实施例或过程中的任一者可与一或多个其它实例、实施例及/或过程组合，或者根据本系统、装置及方法，在单独装置或装置部分当中分离和/或执行。
最后，以上论述意在仅说明本系统，并且不应被解释为将所附权利要求书限于任何特定实施例或实施例群组。因此，尽管已经参考示范性实施例对本系统进行详细描述，但还应了解，在不背离如随后在所附权利要求书中阐述的本系统的更广泛及预期的精神及范围的情况下，所属领域的一般技术人员可设计出众多修改及替代实施例。因此，说明书及图式应以说明性方式来看并且不希望限制所附权利要求书的范围。

Claims (23)

1.一种方法，其包括：
存取存储体的第一子存储体中的字线；以及
响应于存取所述第一子存储体中的所述字线而刷新所述存储体的第二子存储体中的字线。
2.根据权利要求1所述的方法，其进一步包括对对所述第二子存储体执行刷新操作的次数进行计数。
3.根据权利要求2所述的方法，其进一步包括如果所述次数在刷新周期结束时小于阈值，那么提供刷新信号。
4.根据权利要求2所述的方法，其进一步包括如果所述次数满足或超过阈值，那么在刷新周期的剩余时间内跳过刷新所述第二子存储体。
5.根据权利要求1所述的方法，其进一步包括：
存取所述第二子存储体中的字线；以及
响应于存取所述第二子存储体中的所述字线，刷新所述第一子存储体中的字线。
6.根据权利要求1所述的方法，其进一步包括：
在刷新周期开始时设置刷新旗标；以及
当设置所述刷新旗标时，刷新所述第二子存储体中的所述字线。
7.根据权利要求6所述的方法，其进一步包括当已经在所述第二子存储体中执行阈值数量个刷新操作时，取消设置所述刷新旗标。
8.一种设备，其包括：
存储体，其包括第一子存储体及第二子存储体；以及
刷新控制电路，其经配置以当存取所述第二子存储体中的字线时，刷新所述第一子存储体中的至少一个字线。
9.根据权利要求8所述的设备，其进一步包括：
第二刷新控制电路，其经配置以当存取所述第一子存储体中的字线时，刷新所述第二子存储体中的至少一个字线。
10.根据权利要求8所述的设备，其进一步包括刷新周期定时器电路，其经配置以在每一刷新周期开始时提供旗标复位信号，其中所述刷新控制电路包含响应于所述旗标复位信号而复位到置位状态的刷新旗标，并且其中所述刷新控制电路经配置以当存取所述第二子存储体中的字线并且所述刷新旗标处于所述置位状态时，刷新所述第一子存储体中的所述至少一个字线。
11.根据权利要求10所述的设备，其中所述刷新控制电路包括刷新计数器电路，所述刷新计数器电路经配置以当所述第二子存储体中的字线被存取时，对所述刷新控制电路刷新所述第一子存储体中的所述至少一个字线的次数进行计数，并且其中当所述计数达到阈值时，将所述刷新旗标改变为未置位状态。
12.根据权利要求10所述的设备，其中所述刷新控制电路经配置以在接收到所述旗标复位信号并且所述刷新旗标处于所述置位状态时提供刷新信号。
13.根据权利要求8所述的设备，其中所述刷新控制电路包括：
地址比较器，其经配置以当与所述字线相关联的行地址与所述第二子存储体中的地址不匹配时，在活动电平下提供互补匹配信号；以及
刷新地址逻辑电路，其经配置以响应于所述活动电平的匹配信号提供刷新地址。
14.根据权利要求13所述的设备，其中所述刷新地址逻辑电路进一步经配置以响应于刷新信号或刷新管理信号来提供所述刷新地址。
15.一种方法，其包括：
存取存储体中的字线；
确定刷新计数是否已达到阈值；
如果所述刷新计数未达到所述阈值，那么确定所述字线是否在所述存储体的第一子存储体中；以及
如果所述经存取字线被确定为不在所述第一子存储体中，那么刷新所述第一子存储体中的字线。
16.根据权利要求15所述的方法，其进一步包括响应于刷新所述字线而改变所述刷新计数。
17.根据权利要求15所述的方法，其进一步包括在所述刷新计数在刷新周期结束时低于所述阈值时产生刷新信号。
18.根据权利要求17所述的方法，其进一步包括响应于所述刷新信号刷新所述第一子存储体的字线。
19.根据权利要求15所述的方法，其进一步包括响应于从控制器接收的刷新管理信号刷新所述第一子存储体的字线。
20.根据权利要求15所述的方法，其进一步包括：
接收与所述字线相关联的行地址；及
基于与所述字线相关联的所述行地址确定所述字线是否在第一子存储体中。
21.一种设备，其包括：
存储体的第一子存储体；
所述存储体的第二子存储体；
第一刷新控制电路，其与所述第一子存储体相关联，所述第一刷新控制电路经配置以响应于对所述第一子存储体的刷新操作而产生第一刷新地址；以及
第二刷新控制电路，其与所述第二子存储体相关联，所述第二刷新控制电路经配置以响应于对所述第二子存储体的刷新操作而产生第二刷新地址。
22.根据权利要求21所述的设备，其中所述第一刷新控制电路经配置以响应于所述第二子存储体中的存取来提供所述第一刷新地址，并且其中所述第二刷新控制电路经配置以响应于所述第一子存储体中的存取来提供所述第二刷新地址。
23.根据权利要求21所述的设备，其中所述第一刷新控制电路经配置以独立于所述第二刷新控制电路产生第二刷新地址而产生所述第一刷新地址。
CN202310471593.9A 2022-04-28 2023-04-26 用于基于存取的刷新操作的设备及方法 Pending CN116978420A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/731,529 2022-04-28
US17/731,529 US20230352075A1 (en) 2022-04-28 2022-04-28 Apparatuses and methods for access based refresh operations

Publications (1)

Publication Number Publication Date
CN116978420A true CN116978420A (zh) 2023-10-31

Family

ID=88482182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310471593.9A Pending CN116978420A (zh) 2022-04-28 2023-04-26 用于基于存取的刷新操作的设备及方法

Country Status (2)

Country Link
US (1) US20230352075A1 (zh)
CN (1) CN116978420A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002216473A (ja) * 2001-01-16 2002-08-02 Matsushita Electric Ind Co Ltd 半導体メモリ装置
JP6780897B2 (ja) * 2017-04-14 2020-11-04 ホアウェイ・テクノロジーズ・カンパニー・リミテッド メモリリフレッシュ技術及びコンピュータシステム
US10950288B2 (en) * 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation
US11417384B2 (en) * 2020-08-27 2022-08-16 Micron Technology, Inc. Apparatuses and methods for control of refresh operations

Also Published As

Publication number Publication date
US20230352075A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
US12002501B2 (en) Apparatuses and methods for distributed targeted refresh operations
US11984148B2 (en) Apparatuses and methods for tracking victim rows
CN112242160B (zh) 用于跟踪行存取的设备和方法
US11798610B2 (en) Apparatuses and methods for controlling steal rates
CN112997251B (zh) 具有行锤击地址锁存机构的设备
US11699476B2 (en) Apparatuses and methods for monitoring word line accesses
US11749331B2 (en) Refresh modes for performing various refresh operation types
CN107025927B (zh) 执行锤刷新操作的存储器设备和包括其的存储器系统
US20220059153A1 (en) Refresh logic circuit layouts thereof
US11309010B2 (en) Apparatuses, systems, and methods for memory directed access pause
KR20210136151A (ko) 타겟 리프레시 동작의 엇갈린 타이밍을 위한 장치 및 방법
US11557331B2 (en) Apparatuses and methods for controlling refresh operations
KR20220005103A (ko) 스킵된 리프레시 동작들의 엇갈린 타이밍을 위한 장치 및 방법
CN116978420A (zh) 用于基于存取的刷新操作的设备及方法
US20230352076A1 (en) Apparatuses and methods for access based targeted refresh operations
CN116364143A (zh) 用于行锤击计数器垫的设备和方法
CN113314177A (zh) 用于锁存器复位逻辑的设备、系统及方法
US20230410874A1 (en) Apparatuses and methods for partial array self refresh masking
CN116564379A (zh) 用于直接刷新管理命令的设备、系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication