CN112786087B - 刷新电路及存储器 - Google Patents
刷新电路及存储器 Download PDFInfo
- Publication number
- CN112786087B CN112786087B CN202110277829.6A CN202110277829A CN112786087B CN 112786087 B CN112786087 B CN 112786087B CN 202110277829 A CN202110277829 A CN 202110277829A CN 112786087 B CN112786087 B CN 112786087B
- Authority
- CN
- China
- Prior art keywords
- address
- row
- refresh
- output
- row hammer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
本发明实施例提供一种刷新电路及存储器，刷新电路包括：行锤地址生成模块，用于接收行激活命令、预充电命令以及所述行激活命令对应的单行地址，输出所述单行地址对应的行锤地址，每一所述单行地址与一字线对应，所述行激活命令用于开启所述单行地址指向的字线，所述预充电命令用于关闭所述字线；若所述字线的单次开启时间大于预设时间，输出所述行锤地址；信号选择器，用于接收所述行锤地址和常规刷新地址，并至少输出所述行锤地址，所述信号选择器输出的所述行锤地址和所述常规刷新地址作为刷新命令对应的刷新对象。本发明实施例有利于提高数据存储准确性。
Description
技术领域
本发明实施例涉及半导体领域，特别涉及一种刷新电路及存储器。
背景技术
随着半导体存储装置的密度不断增加，存储器单元呈现物理体积缩小、存储电荷减少以及抗噪声容限降低的特点，存储器单元之间的电磁相互作用对存储器单元的影响增大，存储器单元数据丢失的可能性增加。
具体地，当存储器单元中某一单行地址的单次开启时间过长时，可能引发相邻地址(一般称为“行锤地址”)的电容器的放电速率高于自然放电速率，进而导致相邻地址的电容器在刷新信号到来之前因丢失过多电荷而发生数据丢失，这种情况一般称之为“行锤效应”；为抑制行锤效应，需要对行锤地址进行及时的刷新操作，以重新补充电荷，避免存储数据发生错误。
发明内容
本发明实施例提供一种刷新电路及存储器，有利于及时刷新行锤地址，保证行锤地址的数据存储准确性。
为解决上述问题，本发明实施例提供一种刷新电路，包括：行锤地址生成模块，用于接收行激活命令、预充电命令以及所述行激活命令对应的单行地址，输出所述单行地址对应的行锤地址，每一所述单行地址与一字线对应，所述行激活命令用于开启所述单行地址指向的字线，所述预充电命令用于关闭所述字线；若所述字线的单次开启时间大于预设时间，输出所述行锤地址；信号选择器，用于接收所述行锤地址和常规刷新地址，并至少输出所述行锤地址，所述信号选择器输出的所述行锤地址和所述常规刷新地址作为刷新命令对应的刷新对象。
另外，所述单行地址为m，m为正整数；所述行锤地址包括：第一单行地址，所述第一单行地址为m-1；第二单行地址，所述第二单行地址为m+1。
另外，所述行锤地址生成模块包括：计时单元，用于接收所述行激活命令和所述预充电命令，以获取所述单次开启时间，若所述单次开启时间大于所述预设时间，则输出超时信号；行地址锁存单元，用于接收所述单行地址并连接所述计时单元的输出端，若接收到所述超时信号，则锁存并输出所述单行地址；行锤地址生成单元，用于接收所述行地址锁存单元输出的所述单行地址，并输出所述单行地址对应的所述行锤地址。
另外，所述行地址锁存单元用于顺序输出每一所述超时信号对应的单行地址，且在后输出的单行地址代替在先输出的单行地址，所述行锤地址生成单元用于顺序输出接收到的每一所述单行地址对应的行锤地址，且在后输出的行锤地址替代在先输出的行锤地址。
另外，所述计时单元包括：第一计数单元，用于接收所述行激活命令、所述预充电命令以及时钟信号，并在接收到所述行激活命令之后、接收到所述预充电命令之前，对接收到的所述时钟信号的周期个数进行计数，输出第一计数值；比较单元，用于接收第一计数值，若所述第一计数值大于预设计数值，输出所述超时信号；其中，所述预设计数值等于所述预设时间除以所述时钟信号的周期。
另外，所述第一计数单元包括由多个D触发器串联组成的异步二进制加法计数器。
另外，所述计时单元还包括：存储子单元，用于写入并存储所述预设计数值，所述存储子单元的输出端与所述比较单元的输入端连接，所述比较单元用于通过所述存储子单元获取所述预设计数值。
另外，所述预设计数值可调。
另外，所述信号选择器还用于接收选择信号，在接收到所述选择信号之前，依次接收并输出每一所述常规刷新地址，在接收到所述选择信号之后，中止输出所述常规刷新地址，依次接收并输出每一所述行锤地址；其中，所述选择信号表征所述信号选择器已接收到n-2个所述常规刷新地址，n为每一所述刷新命令对应的刷新行数，n>2。
另外，刷新电路还包括：第二计数单元，用于对所述信号选择器接收到的所述常规刷新地址的个数进行计数，获取第二计数值，若所述第二计数值等于n-2，输出所述选择信号。
另外，所述信号选择器在输出完所述常规刷新地址和所述行锤地址之后，重置所述第二计数值，中止输出所述选择信号。
另外，所述第二计数单元还用于写入并更新所述n-2的值，若所述第二计数值等于更新后的所述n-2，输出所述选择信号。
另外，刷新电路还包括：常规刷新地址生成单元，用于生成并输出至少一个所述常规刷新地址，所述常规刷新地址生成单元的输出端分别与所述信号选择器的输入端和所述第二计数单元的输入端连接，所述第二计数单元用于接收所述常规刷新地址生成单元输出的至少一个所述常规刷新地址。
另外，在接收到所述行锤地址之前，所述信号选择器接收并输出每一所述常规刷新地址；若接收到所述行锤地址，所述信号选择器中止输出所述常规刷新地址，并输出接收到的每一所述行锤地址；在输出完所述行锤地址后，继续接收并输出每一所述常规刷新地址。
相应地，本发明实施例还提供一种存储器，包括上述任一项所述的刷新电路。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，在接收行锤地址和常规刷新地址的情况下，至少输出行锤地址，无需根据默认的常规刷新地址的刷新顺序进行依次刷新，实现行锤地址的优先刷新，避免行锤地址对应的电容器在刷新信号到来之前因丢失过多电荷而发生数据丢失，保证数据存储的准确性。
另外，可根据不同存储器中电容器的性能动态调整预设计数值，从而使得刷新电路适用于不同存储器。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
图1为本发明实施例提供的一种刷新电路的功能结构示意图；
图2为图1所示刷新电路中计时单元的功能结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
参考图1，刷新电路包括：行锤地址生成模块10，用于接收行激活命令10a、预充电命令10b以及行激活命令10a对应的单行地址10c，输出单行地址10c对应的行锤地址10d，每一单行地址10c与一字线对应，行激活命令10a用于开启单行地址10c指向的字线，预充电命令10b用于关闭字线；若字线的单次开启时间大于预设时间，输出行锤地址10d；信号选择器20，用于接收行锤地址10d和常规刷新地址30d，并至少输出行锤地址10d，信号选择器20输出的行锤地址10d和常规刷新地址30d作为刷新命令对应的刷新对象。
其中，行锤地址生成模块10用于接收多个不同的单行地址10c，当行锤地址生成模块10接收到的单行地址10c发生变化时，单行地址10c指向的字线相应发生变化，用于开启和关闭字线的行激活命令10a和预充电命令10b相应发生变化。信号选择器20在刷新命令到来时输出行锤地址10d或常规刷新地址30d，每一刷新命令对应预设数量的刷新行数，也就是说，在一个刷新命令的激励下，信号选择器20可输出预设数量的待刷新地址，待刷新地址为行锤地址10d或常规刷新地址30d。“预设数量”的值可随着刷新电路应用环境的变化而变化，以下以预设数量为m作为示例进行说明。
每一行激活命令10a和每一预充电命令10b对应特定的字线，通过特定字线对应的行激活命令10a和预充电命令10b的接收时间间隔，可以确定特定字线的单次开启时长。预设时间的大小与存储器的性能有关，具体来说，与电容器的存储电荷以及电容器在行锤效应下的放电速率有关，存储电荷越多，或者电容器在行锤效应下的放电速率越慢，特定字线可承受的单次开启时间越长，可设置预设时间的阈值范围越大。
行锤地址10d为单行地址10c的相邻地址，具体来说，若单行地址10c为m，m为正整数，则行锤地址10d包括第一单行地址和第二单行地址，第一单行地址为m-1，第二单行地址为m+1。需要说明的是，行锤地址10d是相邻地址的统称，单位为“组”，一组行锤地址10d可包括一个单行地址10c的一个或多个相邻地址，在一些实施例中，行锤地址仅包括m+1或m-1，或者，还包括m+2或m-2中的至少一者。
本文主要讨论的是刷新电路在接收到行锤地址10d之后的功能，即至少输出行锤地址10d，以实现行锤地址10d的优先刷新；关于刷新电路在接收到行锤地址10d之前的功能，即按照默认的常规刷新地址的刷新顺序进行刷新，属于本领域技术人员已经知晓的内容，本文仅做简单描述。
本实施例中，行锤地址生成模块10包括：计时单元11，用于接收行激活命令10a和预充电命令10b，以获取单次开启时间，若单次开启时间大于预设时间，则输出超时信号11a；行地址锁存单元12，用于接收单行地址10c并连接计时单元11的输出端，若接收到超时信号11a，则锁存并输出单行地址10c；行锤地址生成单元13，用于接收行地址锁存单元12输出的单行地址10c，并输出单行地址10c对应的行锤地址10d。
本实施例中，以信号选择器20在刷新命令到来之前，仅接收最新生成的一组行锤地址10d作为示例进行详细说明，最新生成的一组行锤地址10d中可以包括一个或多个相邻地址；在其他实施例中，信号选择器接收最先产生的一组或多组行锤地址，或者，接收行地址锁存单元输出的所有单行地址对应的行锤地址。
由于行地址锁存单元12用于接收多个不同的单行地址10c，而每一单行地址10c指向的字线的单次开启时间都可能大于预设时间，因此，行地址锁存单元12可能需要锁存并输出多个单行地址10c。
本实施例中，行地址锁存单元12用于顺序输出每一超时信号11a对应的单行地址10c，且在后输出的单行地址10c代替在先输出的单行地址10c，行锤地址生成单元13用于顺序输出接收到的每一单行地址10c对应的行锤地址10d，且在后输出的行锤地址10d代替在先输出的行锤地址10d。如此，可在刷新命令到来之前，行锤地址生成单元13仅输出最新生成的一组行锤地址10d，信号选择器20仅接收最新生成的一组行锤地址10d，进而在刷新命令到来之时，信号选择器20仅输出最新生成的一组行锤地址10d。
在其他实施例中，行地址锁存单元在接收到超时信号之后，输出已经接收到的所有超时信号对应的所有单行地址，或者，行地址锁存单元顺序输出每一超时信号对应的单行地址，行锤地址生成单元具有存储功能，或者，行地址锁存单元顺序输出每一超时信号对应的单行地址，信号选择器具有存储功能。如此，可使得行锤地址生成单元接收到所有单行地址并输出所有单行地址对应的行锤地址，以及使得信号选择器接收到所有单行地址对应的行锤地址，从而在刷新命令到来之时，输出所有单行地址对应的行锤地址。
进一步的，可通过增加限制条件，使得在刷新命令到来之时，信号选择器仅输出x个单行地址对应的x组行锤地址，x为正整数。限制条件可以为以下任意一种：第一，限制行地址锁存单元的锁存能力或输出能力，使得行地址锁存单元仅能锁存并输出x个单行地址，而第x+1个无法锁存并输出；第二，限制行锤地址生成单元的存储能力或输出能力，使得行锤地址生成单元仅能存储并输出x组行锤地址，无法存储第x+1个单行地址或者无法输出第x+1组行锤地址；第三，限制信号选择器的存储能力，使得信号选择器仅能存储x-1组行锤地址，如此，除了已经存储的x-1组行锤地址，基于在后输出代替在先输出的规则，在刷新命令到来之时，信号选择器仅能接收最新生成的一组行锤地址，从而输出前x-1组行锤地址以及最后一组行锤地址，共x组。
本实施例中，参考图2，计时单元11包括：第一计数单元111，用于接收行激活命令10a、预充电命令10b以及时钟信号10e，并在接收到行激活命令10a之后、接收到预充电命令10b之前，对接收到的时钟信号10e的周期个数进行计数，输出第一计数值111a；比较单元112，用于接收第一计数值111a，若第一计数值111a大于预设计数值，输出超时信号11a；其中，预设计数值等于预设时间除以时钟信号10e的周期。
时钟信号10e为周期性的内部时钟信号，不同存储器的时钟信号10e的周期可能不同；进一步地，在预设时间不变的情况下，应用于不同存储器的刷新电路的预设计数值可能不同。此外，第一计数单元111可以是由多个D触发器串联组成的异步二进制加法计数器，对时钟信号10e的周期个数进行计数。
本实施例中，计时单元11还包括：存储子单元113，用于写入并存储预设计数值113a，存储子单元113的输出端与比较单元112的输入端连接，比较单元112用于通过存储子单元113获取预设计数值113a。进一步地，可通过写入新的预设计数值113a的方式更新存储子单元113存储的预设计数值113a，使得预设计数值113a具有可调整的特性。
在其他实施例中，比较单元内存储有固定的预设计数值。不同刷新电路的预设计数值可以不同，以应用于不同类型的存储器。
本实施例中，以信号选择器20仅接收最后生成的一组行锤地址10d，且最后一组行锤地址10d仅包含2个相邻地址为基础，以信号选择器20先输出n-2个常规刷新地址30d再输出2个相邻地址作为实际输出方式进行示例性说明。
在其他实施例中，信号选择器的实际输出方式为：在接收到行锤地址之前，、接收并输出每一常规刷新地址；若接收到行锤地址，中止输出常规刷新地址，并输出接收到的每一行锤地址；在输出完行锤地址之后，继续接收并输出每一常规刷新地址。
本实施例中，信号选择器20还用于接收选择信号40a，在接收到选择信号20a之前，依次接收并输出每一常规刷新地址30d，在接收到选择信号30d之后，中止输出常规刷新地址30d，依次接收并输出每一行锤地址10d；其中，选择信号40a表征信号选择器20已接收到n-2个常规刷新地址30d，n为每一刷新命令对应的刷新行数，n>2。
在其他实施例中，选择信号表征信号选择器已接收到n-k个常规刷新地址，n>k，k由信号选择器输出的行锤地址的组数乘以每一组行锤地址包含的相邻地址的个数得到。
本实施例中，刷新电路还包括：第二计数单元40，用于对信号选择器20接收到的常规刷新地址30d的个数进行计数，获取第二计数值，若第二计数值等于n-2，输出选择信号40a。
可以知晓的是，选择信号40a为第二计数单元40输出的标识信号，用于切换信号选择器20接收行地址信息的开关，使得信号选择器20与常规刷新地址生成单元30之间的通路关闭，信号选择器20与行锤地址生成单元13之间的通路打开，从而接收并输出行锤地址10d；此外，该标识信号可以是第二计数值这一数值本身。
本实施例中，信号选择器20在输出完常规刷新地址30d和行锤地址10d之后，准确来说，是在输出完n-2个常规刷新地址30d和一组行锤地址10d之后，重置第二计数值，中止输出选择信号40a，以等待下一个刷新命令到来，从而重复执行上述输出步骤，即先输出n-2个常规刷新地址30d，再输出一组行锤地址10d。
本实施例中，第二计数单元40还用于写入并更新n-2的值；在更新n-2的值以后，若第二计数值等于更新后的n-2，则输出选择信号40a。如此，有利于根据信号选择器20输出行锤地址10d的策略及时更新n-2的值，保证能够在刷新命令对应的刷新行数内完成行锤地址10d的刷新，或者，将刷新命令对应的刷新行数全部用于行锤地址10d的刷新。
本实施例中，刷新电路还包括：常规刷新地址生成单元30，用于生成并输出至少一个常规刷新地址30d，常规刷新地址生成单元30的输出端分别与信号选择器20的输入端和第二计数单元40的输入端连接，第二计数单元40用于接收常规刷新地址生成单元30输出的至少一个常规刷新地址30d。
本实施例中，在接收行锤地址和常规刷新地址的情况下，至少输出行锤地址，无需根据默认的常规刷新地址的刷新顺序进行依次刷新，实现行锤地址的优先刷新，避免行锤地址对应的电容器在刷新信号到来之前因丢失过多电荷而发生数据丢失，保证数据存储的准确性。
相应地，本发明实施例还提供一种存储器，包含上述任一项的刷新电路。存储器可通过优先刷新行锤地址，避免行锤地址对应的电容器在刷新信号到来之前因丢失过多电荷而发生数据丢失，提高存储器的数据存储准确性。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。
Claims (14)
1.一种刷新电路，其特征在于，包括：
行锤地址生成模块，用于接收行激活命令、预充电命令以及所述行激活命令对应的单行地址，输出所述单行地址对应的行锤地址，每一所述单行地址与一字线对应，所述行激活命令用于开启所述单行地址指向的字线，所述预充电命令用于关闭所述字线；若所述字线的单次开启时间大于预设时间，输出所述行锤地址；
信号选择器，用于接收所述行锤地址和常规刷新地址，并至少输出所述行锤地址，所述信号选择器输出的所述行锤地址和所述常规刷新地址作为刷新命令对应的刷新对象；
所述行锤地址生成模块包括：计时单元，用于接收所述行激活命令和所述预充电命令，以获取所述单次开启时间，若所述单次开启时间大于所述预设时间，则输出超时信号；
行地址锁存单元，用于接收所述单行地址并连接所述计时单元的输出端，若接收到所述超时信号，则锁存并输出所述单行地址；
行锤地址生成单元，用于接收所述行地址锁存单元输出的所述单行地址，并输出所述单行地址对应的所述行锤地址。
2.根据权利要求1所述的刷新电路，其特征在于，所述单行地址为m，m为正整数；所述行锤地址包括：第一单行地址，所述第一单行地址为m-1；第二单行地址，所述第二单行地址为m+1。
3.根据权利要求1所述的刷新电路，其特征在于，所述行地址锁存单元用于顺序输出每一所述超时信号对应的单行地址，且在后输出的单行地址代替在先输出的单行地址，所述行锤地址生成单元用于顺序输出接收到的每一所述单行地址对应的行锤地址，且在后输出的行锤地址替代在先输出的行锤地址。
4.根据权利要求1所述的刷新电路，其特征在于，所述计时单元包括：
第一计数单元，用于接收所述行激活命令、所述预充电命令以及时钟信号，并在接收到所述行激活命令之后、接收到所述预充电命令之前，对接收到的所述时钟信号的周期个数进行计数，输出第一计数值；
比较单元，用于接收第一计数值，若所述第一计数值大于预设计数值，输出所述超时信号；其中，所述预设计数值等于所述预设时间除以所述时钟信号的周期。
5.根据权利要求4所述的刷新电路，其特征在于，所述第一计数单元包括由多个D触发器串联组成的异步二进制加法计数器。
6.根据权利要求4所述的刷新电路，其特征在于，所述计时单元还包括：存储子单元，用于写入并存储所述预设计数值，所述存储子单元的输出端与所述比较单元的输入端连接，所述比较单元用于通过所述存储子单元获取所述预设计数值。
7.根据权利要求4或6所述的刷新电路，其特征在于，所述预设计数值可调。
8.根据权利要求1所述的刷新电路，其特征在于，所述信号选择器还用于接收选择信号，在接收到所述选择信号之前，依次接收并输出每一所述常规刷新地址，在接收到所述选择信号之后，中止输出所述常规刷新地址，依次接收并输出每一所述行锤地址；
其中，所述选择信号表征所述信号选择器已接收到n-2个所述常规刷新地址，n为每一所述刷新命令对应的刷新行数，n>2。
9.根据权利要求8所述的刷新电路，其特征在于，还包括：第二计数单元，用于对所述信号选择器接收到的所述常规刷新地址的个数进行计数，获取第二计数值，若所述第二计数值等于n-2，输出所述选择信号。
10.根据权利要求9所述的刷新电路，其特征在于，所述信号选择器在输出完所述常规刷新地址和所述行锤地址之后，重置所述第二计数值，中止输出所述选择信号。
11.根据权利要求9所述的刷新电路，其特征在于，所述第二计数单元还用于写入并更新所述n-2的值，若所述第二计数值等于更新后的所述n-2，输出所述选择信号。
12.根据权利要求9所述的刷新电路，其特征在于，还包括：常规刷新地址生成单元，用于生成并输出至少一个所述常规刷新地址，所述常规刷新地址生成单元的输出端分别与所述信号选择器的输入端和所述第二计数单元的输入端连接，所述第二计数单元用于接收所述常规刷新地址生成单元输出的至少一个所述常规刷新地址。
13.根据权利要求1所述的刷新电路，其特征在于，在接收到所述行锤地址之前，所述信号选择器接收并输出每一所述常规刷新地址；若接收到所述行锤地址，所述信号选择器中止输出所述常规刷新地址，并输出接收到的每一所述行锤地址；在输出完所述行锤地址后，继续接收并输出每一所述常规刷新地址。
14.一种存储器，其特征在于，包含权利要求1-13中任一项所述的刷新电路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110277829.6A CN112786087B (zh) | 2021-03-15 | 2021-03-15 | 刷新电路及存储器 |
| PCT/CN2021/105218 WO2022193490A1 (zh) | 2021-03-15 | 2021-07-08 | 刷新电路及存储器 |
| US17/453,877 US11854595B2 (en) | 2021-03-15 | 2021-11-08 | Refresh circuit and memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110277829.6A CN112786087B (zh) | 2021-03-15 | 2021-03-15 | 刷新电路及存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112786087A CN112786087A (zh) | 2021-05-11 |
| CN112786087B true CN112786087B (zh) | 2022-04-26 |
Family
ID=75762652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110277829.6A Active CN112786087B (zh) | 2021-03-15 | 2021-03-15 | 刷新电路及存储器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112786087B (zh) |
| WO (1) | WO2022193490A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11854595B2 (en) | 2021-03-15 | 2023-12-26 | Changxin Memory Technologies, Inc. | Refresh circuit and memory |
| EP4191592A1 (en) | 2021-03-15 | 2023-06-07 | Changxin Memory Technologies, Inc. | Refresh control circuit and memory |
| CN112786087B (zh) * | 2021-03-15 | 2022-04-26 | 长鑫存储技术有限公司 | 刷新电路及存储器 |
| US11869567B2 (en) | 2021-03-15 | 2024-01-09 | Changxin Memory Technologies, Inc. | Refresh control circuit and memory |
| FR3130412B1 (fr) * | 2021-12-09 | 2023-12-22 | Upmem | Dispositif mémoire DRAM mettant un œuvre un mécanisme de gestion du martelage de rang |
| CN114420181B (zh) * | 2022-01-14 | 2023-09-08 | 长鑫存储技术有限公司 | 刷新电路和存储器 |
| CN116030859B (zh) * | 2023-02-13 | 2023-06-16 | 长鑫存储技术有限公司 | 一种刷新控制电路及存储器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102168115B1 (ko) * | 2014-01-21 | 2020-10-20 | 에스케이하이닉스 주식회사 | 메모리 및 이를 포함하는 메모리 시스템 |
| KR102193993B1 (ko) * | 2014-02-21 | 2020-12-22 | 삼성전자주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
| KR102329673B1 (ko) * | 2016-01-25 | 2021-11-22 | 삼성전자주식회사 | 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템 |
| CN108885892B (zh) * | 2016-04-08 | 2022-05-10 | 超极存储器股份有限公司 | 半导体存储装置 |
| KR20190033387A (ko) * | 2017-09-21 | 2019-03-29 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그의 동작 방법 |
| KR20190123875A (ko) * | 2018-04-25 | 2019-11-04 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 구비하는 메모리 시스템 |
| KR102358563B1 (ko) * | 2018-05-09 | 2022-02-04 | 삼성전자주식회사 | 로우 해머 핸들링과 함께 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템 |
| US11043254B2 (en) * | 2019-03-19 | 2021-06-22 | Micron Technology, Inc. | Semiconductor device having cam that stores address signals |
| US10950288B2 (en) * | 2019-03-29 | 2021-03-16 | Intel Corporation | Refresh command control for host assist of row hammer mitigation |
| CN112786087B (zh) * | 2021-03-15 | 2022-04-26 | 长鑫存储技术有限公司 | 刷新电路及存储器 |
-
2021
- 2021-03-15 CN CN202110277829.6A patent/CN112786087B/zh active Active
- 2021-07-08 WO PCT/CN2021/105218 patent/WO2022193490A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| CN112786087A (zh) | 2021-05-11 |
| WO2022193490A1 (zh) | 2022-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112786087B (zh) | 刷新电路及存储器 | |
| CN113557570B (zh) | 具有存储地址信号的cam的半导体装置 | |
| CN114420181B (zh) | 刷新电路和存储器 | |
| CN108694972A (zh) | 半导体存储器件 | |
| CN112767983B (zh) | 刷新控制电路及存储器 | |
| CN103295624B (zh) | 采用8t高性能单端口位单元的高性能双端口sram架构 | |
| US20150055420A1 (en) | Apparatuses and methods for selective row refreshes | |
| CN106856098B (zh) | 一种用于DRAM或eDRAM刷新的装置及其方法 | |
| CN109584944A (zh) | 支持多输入移位寄存器功能的输入输出电路及存储器件 | |
| US11373697B2 (en) | Semiconductor memory device having plurality of address storing circuits for storing sampling address as latch addresses and a duplication decision circuit, and method of refreshing operation | |
| US11854595B2 (en) | Refresh circuit and memory | |
| CN113393879B (zh) | 非易失存储器与sram混合的存算一体数据快速加载结构 | |
| US11721383B2 (en) | Refresh circuit and refresh method of a semiconductor memory having a signal generation module configured to generate an inversion signal and carry signals based on a refresh command; an adjustment unit to generate an inversion adjustment signal according to the inversion | |
| CN115083467B (zh) | 刷新控制电路及存储器 | |
| US20220230670A1 (en) | Semiconductor memory device and operation method thereof | |
| US20070070671A1 (en) | Integrated semiconductor memory with transmission of data via a data interface | |
| JP2004362756A5 (zh) | ||
| US20100329060A1 (en) | Counter control signal generator and refresh circuit | |
| WO2023015640A1 (zh) | 刷新计数器电路、刷新计数方法及半导体存储 | |
| US11361809B2 (en) | Pseudo static memory device | |
| US20240104209A1 (en) | Memory device for performing target refresh operation and operating method thereof | |
| US20210335430A1 (en) | Address counting circuit and semiconductor device including the address counting circuit | |
| CN116153353A (zh) | 监测电路、统计方法和存储器 | |
| CN115910154A (zh) | 一种多值存储器存储数据的方法及多值存储器 | |
| CN117724600A (zh) | 读写控制电路及读写控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |