CN104978993A - 易失性存储器、存储模块及其操作方法 - Google Patents

易失性存储器、存储模块及其操作方法 Download PDF

Info

Publication number
CN104978993A
CN104978993A CN201510035799.2A CN201510035799A CN104978993A CN 104978993 A CN104978993 A CN 104978993A CN 201510035799 A CN201510035799 A CN 201510035799A CN 104978993 A CN104978993 A CN 104978993A
Authority
CN
China
Prior art keywords
row
storage
self
refresh
memory module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510035799.2A
Other languages
English (en)
Other versions
CN104978993B (zh
Inventor
宋清基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104978993A publication Critical patent/CN104978993A/zh
Application granted granted Critical
Publication of CN104978993B publication Critical patent/CN104978993B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)

Abstract

一种存储模块，包括：应急电源供应器；多个存储排，其中每个包括一个或多个易失性存储器；非易失性存储器；以及控制器，适于在电源故障期间通过使用应急电源供应器将存储排的数据备份至非易失性存储器，其中，存储排被顺序备份，且在存储排之中的一个存储排被备份时，将其他存储排控制在自刷新模式下。

Description

易失性存储器、存储模块及其操作方法
相关申请的交叉引用
本申请要求2014年4月7日提交的申请号为10-2014-0041192的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及存储器和包括该种存储器的存储模块。
背景技术
数据处理系统(诸如个人计算机(PC)，工作站、服务器计算机和通信系统)通常包括其中多个存储器或芯片作为数据储存存储器安装在模块板上的存储模块。
在数据处理系统中使用的存储模块包括易失性存储器，诸如动态随机存取存储器(DRAM)。易失性存储器可以以高数据率操作，但当切断电源时，易失性存储器丢失储存在其中的数据。因此，已经引入了非易失性双列插入式内存模块(NVDIMM)。NVDIMM采用应急电源和非易失性存储器以及易失性存储器。当主机电源不稳定时，NVDIMM使用应急电源将易失性存储器的数据备份至非易失性存储器。NVDIMM可以保护数据免于由于主机电源的故障而丢失。
电容器通常用作用于NVDIMM的应急电源。为了产生高电源，电容器可以具有高电容，而这导致其生产成本的增加。因此，开发一种以低电源消耗将易失性存储器的数据安全备份至非易失性存储器的技术是有利的。
发明内容
本发明的一个实施例涉及以最小功率消耗将易失性存储器的数据安全备份至非易失性存储器的技术。
根据本发明的一个实施例，存储模块包括：应急电源供应器；多个存储排，其中每个包括一个或多个易失性存储器；非易失性存储器；以及控制器，适于在电源故障期间通过使用应急电源供应器将存储排的数据备份至非易失性存储器，其中，存储排被顺序地备份，且在存储排中的一个存储排被备份的同时，将其他存储排控制在自刷新模式下。
存储排之中的两个或更多个存储排可以共享时钟使能信号，且共享时钟使能信号的两个或更多个存储排被控制成独自地进入自刷新模式。
根据本发明的另一个实施例，存储模块包括：应急电源供应器；多个存储排，其中每个包括一个或多个易失性存储器；非易失性存储器；以及控制器，适于在电源故障期间通过使用应急电源供应器来将存储排的数据备份至非易失性存储器，其中，存储排被顺序地备份，且被控制成进入最大功率节约模式。
存储排可以在最大功率节约模式下比在自刷新模式下消耗更少的功率。在最大功率节约模式下，可以将存储排与应急电源供应器切断。在存储排被备份之前，存储排可以被控制在自刷新模式下。
根据本发明的另一个实施例，易失性存储器包括：时钟使能接收单元；适于接收时钟使能信号；模式设置单元，适于设置用于防止易失性存储器进入自刷新模式的自刷新防止模式；自刷新控制单元，适于响应于时钟使能信号和内部刷新命令而设置自刷新模式信号，同时在自刷新防止模式下将自刷新模式信号保持在禁用状态。
易失性存储器还可以包括：命令接收单元，适于接收命令；地址接收单元，适于接收地址；以及命令解码单元，适于通过对命令解码来产生内部模式寄存器设置命令和内部刷新命令，其中模式设置单元基于内部模式寄存器设置命令和地址来设置自刷新防止模式。.
根据本发明的另一个实施例，一种易失性存储器包括：时钟使能接收单元，适于接收时钟使能信号；命令接收单元，适于接收命令；地址接收单元，适于接收地址；命令解码单元，适于通过对命令解码来产生内部模式寄存器设置命令和内部刷新命令；模式设置单元，适于基于内部模式寄存器设置命令和地址来产生进入信号；以及自刷新控制单元，适于响应于时钟使能信号和内部刷新命令而产生自刷新模式信号，同时当进入信号被使能时将自刷新模式信号使能。
根据本发明的另一个实施例，一种操作包括非易失性存储器和多个存储排的存储模块的方法，每个存储排包括一个或多个易失性存储器，该方法包括：检测主机的电源故障；将存储模块的电源从主机电源切换至应急电源；将存储排的数据顺序备份至非易失性存储器；以及将所述存储排之中的除了在顺序备份下正在备份数据的存储排之外的存储排控制在自刷新模式下。
该方法还可以包括：当所述主机电源被恢复时，将所述非易失性存储器中备份的所述数据重新储存回所述存储排中。
根据本发明的另一个实施例，一种操作包括非易失性存储器和多个存储排的存储模块的方法，每个存储排包括一个或多个易失性存储器，所述方法包括：检测主机的电源故障；将所述存储模块的电源从主机电源切换至应急电源；将所述存储排的数据顺序备份至所述非易失性存储器；以及在所述存储排的数据备份之后，控制相应的存储排进入最大功率节约模式。
所述存储排在所述最大功率节约模式下可以比在自刷新模式下消耗更少的功率。控制存储排进入最大功率节约模式可以包括切断存储排与应急电源。该方法还可以包括在将存储排的数据备份之前将存储排控制在自刷新模式下。
附图说明
图1是说明根据本发明的一个实施例的存储模块100的框图；
图2是说明根据本发明的一个实施例的易失性存储芯片120_0的框图；
图3是说明根据本发明的另一个实施例的易失性存储芯片120_0的框图；
图4说明根据本发明的一个实施例的操作存储模块100的方法；
图5说明根据本发明的另一个实施例的操作存储模块100的方法；
图6说明根据本发明的另一个实施例的操作存储模块100的方法。
具体实施方式
以下将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以以不同形式实施，且不应当被解释为局限于本文所列实施例。更确切地，提供这些实施例，使得本公开将充分和完整，且将向本领域的技术人员更全面地传达本发明的范围。在本公开中，相同的附图标记在本发明的各种附图和实施例中表示相同的部分。
图1是说明根据本发明的一个实施例的存储模块100的框图。
参见图1，当主机的电源不稳定时，存储模块100可以通过将储存在易失性存储芯片120_0至120_15中的数据备份至非易失性存储芯片140来保护数据免于丢失。为了简单描述，也示出了主机的存储控制器1。存储器控制器1提供控制信号CTRL、地址ADDR和时钟CLK，用于在向存储模块100传送数据和从存储模块100接收数据的同时控制存储模块100。
参见图1，存储模块100可以包括模块控制芯片110、易失性存储芯片(VMs)120_0至120_15、非易失性存储控制芯片(NVM CTRL)130、非易失性存储芯片(NVM)140、应急电源150和电源故障检测芯片160。易失性存储芯片120_0至120_15可以是动态随机存取存储器(DRAMs)，以及非易失性存储芯片140可以是快闪存储器。然而，易失性存储芯片120_0至120_15可以是不同于DRAM的易失性存储器，以及非易失性存储芯片140也可以是不同于快闪存储器的非易失性存储器。
当主机的电源HOST_VDD和HOST_VSS处于正常/稳定状态时，模块控制芯片110可以缓冲且将控制信号CTRL(控制信号CTRL是用于控制易失性存储芯片120_0至120_15的命令和信号)、地址ADDR和时钟CLK从存储器控制器1供应至易失性存储芯片120_0至120_15。另外，模块控制芯片110可以在存储器控制器1和易失性存储芯片120_0至120_15之间缓冲且传送数据DATA。总之，当主机的电源处于稳定状态时，模块控制芯片110可以执行中继易失性存储芯片120_0至120_15和存储器控制器1之间的通信的功能。
当在主机的电源HOST_VDD和HOST_VSS中检测到故障时，换言之，当主机的电源电压HOST_VDD和/或接地电压HOST_VSS被检测为不稳定时，电源故障检测芯片160可以切断主机电源HOST_VDD和HOST_VSS至存储模块100的供应，且控制存储模块100利用应急电源供应器150的电源来操作。应急电源供应器150可以由一个或多个电容器(例如，具有大型电容的超级电容器)形成，且应急电源供应器150可以在将易失性存储芯片120_0至120_15的数据备份至非易失性存储芯片140中时将应急电源供应至存储模块100。同时，电源故障检测芯片160可以在检测到电源故障之后通知模块控制芯片110关于主机电源HOST_VDD和HOST_VSS中的故障。
被通知主机电源HOST_VDD和HOST_VSS中的故障后，模块控制芯片110可以执行控制以将储存在易失性存储芯片120_0至120_15中的数据备份至非易失性存储芯片140中。更具体地，模块控制芯片110可以通过将在模块控制芯片110中产生的控制信号CTRL和地址ADD施加至非易失性存储控制芯片130和易失性存储芯片120_0至120_15而控制非易失性存储控制芯片130以读取储存在易失性存储芯片120_0至120_15中的数据且将从易失性存储芯片120_0至120_15读出的数据编程(或写入)至非易失性存储芯片140中。非易失性存储控制芯片130可以控制非易失性存储芯片140以将自模块控制芯片110传送的数据DATA(其是从易失性存储芯片120_0至120_15读出的数据)编程至非易失性存储芯片140中。
当主机电源HOST_VDD和HOST_VSS回到稳定状态时，在电源故障时被备份在非易失性存储芯片140中的数据可以被传回至易失性存储芯片120_0至120_15且被恢复。
易失性存储芯片120_0至120_15可以划分成多个存储排RANK0至RANK3。这里，存储排可以表示共享一个芯片选择信号CS的芯片组。存储排的芯片可以具有用于接收数据DATA的不同引脚，但它们可以共享相同的芯片选择信号CS、相同控制信号CTRL和相同地址ADDR。因此，相同存储排的易失性存储芯片可以逻辑上被认作一个存储芯片且同时操作。例如，存储排RANK0至RANK3可以分别对应于不同的芯片选择信号CS0至CS3。
不同的时钟使能信号CKE可以被分配且用于存储排RANK0至RANK3，但在大多数情况下，一时钟使能信号CKE被分配至两个或更多个存储排。时钟使能信号CKE是用于控制自刷新操作的信号，且它们用于表示存储器必须与时钟CLK同步地操作的区段。附图示出了时钟使能信号CKE0被分配至存储排RANK0和RANK2，且时钟使能信号CKE1被分配至存储排RANK1和RANK3的情况。共享时钟使能信号的存储排通常同时进入自刷新模式。以下将参照图2和图3描述共享相同时钟使能信号的同时独自地进入自刷新模式的技术。
尽管芯片选择信号CS0至CS3和时钟使能信号CKE0和CKE1属于控制信号CTRL，但它们被示出作为被分配至存储排RANK0至RANK3的独立信号CS0至CS3、CKE0和CKE1。另外，图1中示出的结构不是物理上的区别，而是彼此功能区别。例如，在图1中所示的结构中的每个可以表示一个半导体芯片，但图1中所示的结构中不止两个可以形成在一个物理半导体芯片中。
图2是说明根据本发明的一个实施例的易失性存储芯片120_0的框图。其他易失性存储芯片120_1至120_15可以形成得与图2的易失性存储芯片相同。
参见图2，易失性存储芯片120_0可以包括时钟使能信号接收单元210、命令接收单元220、地址接收单元230、时钟接收单元240、数据传送/接收单元250、命令解码单元260、模式设置单元270、自刷新控制单元280、刷新控制单元290和存储器阵列200。
时钟使能信号接收单元210可以接收时钟使能信号CKE0。由于易失性存储芯片120_0属于存储排RANK0，所以时钟使能信号接收单元210可以接收时钟使能信号CKE0和CKE1之间的时钟使能信号CKE0。
命令接收单元220可以接收由多比特位信号形成的命令CMD。命令CMD可以包括行地址选通信号(RAS)、列地址选通信号(CAS)、激活信号ACT和芯片选择信号CS0。由于易失性存储芯片120_0属于存储排RANK0，所以命令接收单元220可以接收芯片选择信号CS0至CS3之中的芯片选择信号CS0。
地址接收单元230可以接收由多比特位信号形成的地址ADDR。时钟接收单元240可以接收时钟CLK。时钟接收单元240接收的时钟CLK可以是包括时钟和通过对时钟取反获得的时钟取反的差分时钟。时钟接收单元240接收的时钟CLK可以用于易失性存储芯片120_0的同步操作。数据传送/接收单元250可以接收自外部输入的写入数据DATA、且将接收的数据传送至存储器阵列200，或接收自存储器阵列200输出的数据、且将接收的数据作为读取数据DATA传送至外部。
命令解码单元260可以通过对经由命令接收单元220接收的命令CMD解码来产生各种内部命令IACT、IPCG、IRD、IWT、IREF和IMRS。命令解码单元260产生的内部命令可以包括：内部激活命令IACT，用于命令激活操作；内部预充电命令IPCG，用于命令预充电操作；内部读取命令IRD，用于命令读取操作；内部写入命令IWT，用于命令写入操作；内部刷新操作IREF，用于命令刷新操作；以及内部模式寄存器设置命令IMRS，用于命令设置操作。
当内部模式寄存器设置命令IMRS被使能时，模式设置单元270可以通过对经由地址接收单元230接收的地址ADDR解码来执行各种设置操作。模式设置单元270执行的设置操作可以包括设置各种内部电压电平、设置各种延迟值以及设置各种模式。模式设置单元270设置的模式可以包括自刷新防止模式。在自刷新防止模式中，自刷新防止信号SREF_BLOCK可以被使能。
自刷新控制单元280可以控制自刷新模式的进入/退出。自刷新控制单元280可以当内部刷新命令IREF在时钟使能信号CKE0从逻辑高电平禁用至逻辑低电平的区段中被使能时将自刷新模式信号SREF使能。当时钟使能信号CKE0从逻辑低电平使能成逻辑高电平时，其可以禁用自刷新模式信号SREF。自刷新模式信号SREF的使能可以表示当前模式是自刷新模式，以及自刷新模式信号SREF的禁用可以表示当前模式不是自刷新模式。同时，当自刷新防止信号SREF_BLOCK被使能时，自刷新控制单元280不将自刷新模式信号SREF使能，而与内部刷新命令IREF的值和时钟使能信号CKE0的值无关。通过设置自刷新防止模式，不理会自外部传送的自刷新命令是可能的。以这种方式，控制共享相同时钟使能信号CKE0的不同存储排(例如，存储排RANK0和RANK2)来独自地进入自刷新模式或退出自刷新模式是可能的。
刷新控制单元290可以控制存储器阵列200内部的多个行在自刷新模式信号SREF被使能的区段期间以预定周期被顺序地刷新。同时，当内部刷新命令IREF被使能时，刷新控制单元290控制存储器阵列200内部的多个行之中的一个行被刷新。每当内部刷新命令IREF被使能时，存储器阵列200内部被刷新的行可以继续改变。这种刷新操作被称作为自动刷新操作(auto-refresh operation)，其与自刷新操作(self-refreshoperation)不同。
存储器阵列200可以包括：单元阵列，包括以多个行和多个列布置的多个存储器单元；行电路，用于控制单元阵列的行操作(例如，激活操作、预充电操作和刷新操作)；和列电路，用于控制单元阵列的列操作(例如，读取操作和写入操作)。内部命令IACT、IPCG、IRD和IWT指定的操作可以在存储器阵列200的存储器单元之中的由地址ADDR指定的存储器单元中执行。
图3是说明根据本发明的另一个实施例的易失性存储芯片120_0的框图。其他易失性存储芯片120_1至120_15可以被形成得与图3中所示的易失性存储芯片120_0相同。
参见图3，易失性存储芯片120_0可以包括时钟使能信号接收单元210、命令接收单元220、地址接收单元230、时钟接收单元240、数据传送/接收单元250、命令解码单元260、刷新控制单元290和存储器阵列200。图3中所示的这个实施例的易失性存储芯片120_0可以包括模式设置单元370和自刷新控制单元380，其与图2中所示的操作不同。在下文中，描述了模式设置单元370和自刷新控制单元380。
当内部模式寄存器设置命令IMRS被使能时，模式设置单元370可以通过对经由地址接收单元230接收的地址ADDR解码来执行各种设置操作。模式设置单元370执行的设置操作可以包括设置各种内部电压电平、设置各种延迟值、以及设置各种模式。模式设置单元370还可以产生进入信号ENTRY和退出信号EXIT。在内部模式寄存器设置命令IMRS被使能的同时，进入信号ENTRY可以当地址ADDR具有特定组合时被使能。同样地，在内部模式寄存器设置命令IMRS被使能的同时，退出信号EXIT可以当地址ADDR具有与进入信号ENTRY的特定组合不同的特定组合时被使能。
自刷新控制单元380可以控制从自刷新模式的退出/对自刷新模式的进入。当内部刷新命令IREF在时钟使能信号CKE0从逻辑高电平禁用至逻辑低电平的区段中使能时，自刷新控制单元380可以使能自刷新模式信号SREF。当时钟使能信号CKE0从逻辑低电平被使能至逻辑高电平时，其可以禁用自刷新模式信号SREF。自刷新模式信号SREF的使能可以表示当前模式是自刷新模式，以及自刷新模式信号SREF的禁用可以表示当前模式不是自刷新模式。同时，自刷新控制单元380可以当进入信号ENTRY被使能时使能自刷新模式信号SREF，以及其可以当退出信号EXIT被使能时禁用自刷新模式信号SREF。在图3的实施例中，进入信号ENTRY和退出信号EXIT经由命令CMD和地址ADDR的组合产生，而不使用时钟使能信号CKE0，以及从自刷新模式的退出/对自刷新模式的进入可以基于进入信号ENTRY和退出信号EXIT来执行。以这种方式，控制共享相同时钟使能信号CKE0的不同存储排(例如，存储排RANK0和RANK2)来独自地进入自刷新模式或从自刷新模式退出是可能的。
图4说明根据本发明的一个实施例的操作存储模块100的方法。以下描述的是当在主机的电源中出现故障时将易失性存储芯片120_0至120_15的数据备份至非易失性存储器140的过程。
参见图4，在步骤S401中，故障可能出现在主机的电源HOST_VDD和HOST_VSS中。主机的电源HOST_VDD和HOST_VSS中的故障可以表示主机的电源HOST_VDD和HOST_VSS变得不稳定以致存储模块100可能不稳定操作。
在检测到主机电源HOST_VDD和HOST_VSS中的故障之后，在步骤S403中存储模块100可以将其电源从不稳定的主机电源HOST_VDD和HOST_VSS切换至应急电源供应器150供应的应急电源。
然后备份操作开始，且在步骤S405中属于存储排RANK0的易失性存储芯片120_0至120_3的数据可以被备份至非易失性存储器140中。这可以表示：在易失性存储芯片120_0to 120_3中执行读取操作，以及在非易失性存储器140中执行用于对从易失性存储芯片120_0to 120_3读出的数据编程(写入)的编程操作。在存储排RANK0的数据被备份的同时，其他存储排RANK1、RANK2和RANK3可以被控制在自刷新模式下。尽管存储排RANK2与存储排RANK0共享相同的时钟使能信号CKE0，但是可以经由参照图2或图3描述的方法控制存储排2RANK2在存储排0RANK0未进入自刷新模式的同时独自进入自刷新模式。
在存储排RANK0的备份操作完成之后，在步骤S407中，属于存储排RANK1的易失性存储芯片120_4to 120_7的数据可以被备份至非易失性存储芯片140中。在存储排RANK1被备份的同时，其他存储排RANK0、RANK2和RANK3可以被控制在自刷新模式下。
同时，在步骤S409和S411中，存储排RANK2和存储排RANK3可以以与备份存储排RANK0和存储排RANK1相同方式被备份，且所有的备份操作可以以这种方式完成。
在主机电源HOST_VDD和HOST_VSS恢复之后，经由上述方法被备份在非易失性存储器140中的数据可以被传送回易失性存储芯片120_0至120_15且储存在其中。
根据图4的备份方法，除了正在备份的存储排之外的其他存储排全部被控制在自刷新模式下。由于在自刷新模式下易失性存储芯片120_0至120_15对于防止数据丢失消耗最小的功率，所以图4的备份方法可以在将用于备份操作的功率消耗最小化的同时防止数据丢失。
图5说明根据本发明的另一个实施例的操作存储模块100的方法。以下描述的是当在主机的电源中出现故障时将易失性存储芯片120_0至120_15的数据备份至非易失性存储器140中的过程。
参见图5，在步骤S501中，故障可能出现在主机的电源HOST_VDD和HOST_VSS中。主机的电源HOST_VDD和HOST_VSS中的故障可以表示主机的电源HOST_VDD和HOST_VSS变得不稳定使得存储模块100可能不稳定操作。
在主机电源HOST_VDD和HOST_VSS中检测到故障之后，在步骤S503中，存储模块100可以将其电源从不稳定主机电源HOST_VDD和HOST_VSS切换至应急电源供应器150供应的应急电源。
然后备份操作开始，且在步骤S505属于存储排RANK0的易失性存储芯片120_0至120_3的数据可以被备份至非易失性存储器140中。这可以表示：在易失性存储芯片120_0至120_3中执行读取操作，以及在非易失性存储器140中执行用于对从易失性存储芯片120_0至120_3读出的数据编程(写入)的编程操作。在存储排RANK0的数据被备份的同时，可以控制其他存储排RANK1、RANK2和RANK3(未执行备份操作)以预定周期执行自动刷新操作以便不丢失数据。
在完成存储排RANK0的备份操作之后，在步骤S507，属于存储排RANK1的易失性存储芯片120_4至120_7的数据可以被备份至非易失性存储器140中。已完成备份操作的存储排RANK0可以被控制在最大功率节约模式下。在最大功率节约模式下，可以在模块控制芯片110的控制下切断对存储排RANK0的电源供应，或存储排RANK0可以消耗比其处于自刷新模式下(换言之，其保持数据)更少的功率。由于存储排RANK0的数据已被备份，所以存储排RANK0的数据是否丢失不重要。因而，可以以上述方式控制存储排RANK0。可以控制其他存储排RANK2和RANK3以预定周期执行自动刷新操作以不丢失数据。
在存储排RANK1的备份操作完成之后，属于存储排RANK2的易失性存储芯片120_8to 120_11的数据可以在步骤S509中备份至非易失性存储器140中。可以以最大功率节约模式控制完成备份操作的存储排RANK0和RANK1，且可以切断对存储排RANK0和RANK1的电源供应。可以控制其他存储排RANK3以在预定时段执行自动刷新操作以便不丢失数据。
在存储排RANK2的备份操作完成之后，在步骤S511中，属于存储排RANK3的易失性存储芯片120_12to 120_15的数据可以被备份至非易失性存储器140中。已完成备份操作的存储排RANK0、RANK1和RANK2可以被控制在最大功率节约模式下，且可以切断对存储排RANK0、RANK1和RANK2的电源供应。
在主机电源HOST_VDD和HOST_VSS恢复之后，经由上述方法被备份到非易失性存储器140中的数据可以被传送回易失性存储芯片120_0至120_15并储存在其中。
根据图5的备份方法，已完成备份操作的存储排(是不需要保持它们的数据的存储排)都被控制在最大功率节约模式下。由于已完成备份操作的存储排根本不消耗功率或相比于它们处于自刷新模式时消耗更少的功率，所以存储模块100用于备份数据消耗的功率量可以减少。
图6说明根据本发明的另一个实施例的操作存储模块100的方法。以下描述的是包括图4的备份方法和图5的备份方法的特征的备份方法。
参见图6，在步骤S601中，故障可能出现在主机的电源HOST_VDD和HOST_VSS中。主机的电源HOST_VDD和HOST_VSS中的故障可以表示主机的电源HOST_VDD和HOST_VSS变得不稳定使得存储模块100可能不稳定操作。
在主机电源HOST_VDD和HOST_VSS中检测到故障之后，在步骤S603存储模块100可以将其电源从不稳定的主机电源HOST_VDD和HOST_VSS切换至应急电源供应器150供应的应急电源。
然后备份操作开始，且在步骤S605，属于存储排RANK0的易失性存储芯片120_0至120_3的数据可以被备份至非易失性存储器140中。这可以表示：在易失性存储芯片120_0至120_3中执行读取操作，以及在非易失性存储器140中执行用于对易失性存储芯片120_0至120_3读出的数据进行编程(写入)的编程操作。在存储排RANK0的数据被备份的同时，其他存储排RANK1,RANK2and RANK3(未执行备份操作)可以被控制在自刷新模式下。
在完成存储排RANK0的备份操作之后，在步骤S607，属于存储排RANK1的易失性存储芯片120_4至120_7的数据可以被备份至非易失性存储芯片140。已完成备份操作的存储排RANK0可以被控制在最大功率节约模式下，以及还未完成备份操作的其他存储排RANK2和RANK3可以被控制在自刷新模式下。
在步骤S609中，在存储排RANK2被备份的同时，已完成备份操作的存储排RANK0和RANK1可以被控制在最大功率节约模式下，以及还未完成备份操作的其他存储排RANK3可以被控制在自刷新模式下。同样地，在步骤S611中，在存储排RANK3被备份的同时，已完成备份操作的存储排RANK0、RANK1和RANK2可以被控制在最大功率节约模式下。
根据图6的备份方法，当某个存储排被备份时，其他存储排之中的已完成备份操作的存储排可以被控制在最大功率节约模式下，以及未完成备份操作的存储排可以控制被在自刷新模式下。因此，已完成备份操作的存储排可以被控制为根本不消耗功率，以及还未完成备份操作的存储排可以被控制成消耗防止数据丢失所需的最小功率量。以这种方式，可以最小化存储模块100备份数据消耗的功率量。降低存储模块100备份数据消耗的功率量可以意味着安装在存储模块100上的应急电源供应器150的容量可以降低，这导致存储模块100的生产成本降低。
根据本发明的一个实施例，存储模块可以以最小的功率消耗将易失性存储器的数据备份至非易失性存储器中。
尽管已参照特定实施例描述了本发明，但对于本领域的技术人员将显然的是，在不脱离由在所附权利要求中限定的本发明的精神和范围的情况下，可以做出各种改变和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种存储模块，包括：
应急电源供应器；
多个存储排，每个包括一个或多个易失性存储器；
非易失性存储器；以及
控制器，适于通过在电源故障期间使用所述应急电源供应器来将所述存储排的数据备份至所述非易失性存储器中，
其中，所述存储排被顺序备份，且在所述存储排之中一个存储排被备份的同时，其他存储排被控制在自刷新模式下。
技术方案2.如技术方案1所述的存储模块，其中，所述存储排之中的两个或更多个存储排共享时钟使能信号，且共享所述时钟使能信号的所述两个或更多个存储排被控制成独自地进入自刷新模式。
技术方案3.如技术方案1所述的存储模块，其中，所述电源故障是所述存储模块的主机的电源故障。
技术方案4.如技术方案3所述的存储模块，还包括：
电源故障检测器，适于检测所述主机的所述电源故障。
技术方案5.如技术方案1所述的存储模块，其中，所述应急电源供应器包括至少一个电容器。
技术方案6.一种存储模块，包括：
应急电源供应器；
多个存储排，每个包括一个或多个易失性存储器；
非易失性存储器；以及
控制器，适于在电源故障期间通过使用所述应急电源供应器来将所述存储排的数据备份至所述非易失性存储器中，
其中，所述存储排被顺序地备份，且被控制成进入最大功率节约模式。
技术方案7.如技术方案6所述的存储模块，其中，所述存储排在所述最大功率节约模式下比在自刷新模式下消耗更少的功率。
技术方案8.如技术方案6所述的存储模块，其中，在所述最大功率节约模式下，所述存储排被与所述应急电源供应器切断。
技术方案9.如技术方案6所述的存储模块，其中，在所述存储排被备份之前，所述存储排被控制在自刷新模式下。
技术方案10.一种易失性存储器，包括：
时钟使能接收单元，适于接收时钟使能信号；
模式设置单元，适于设置用于防止所述易失性存储器进入自刷新模式的自刷新防止模式；以及
自刷新控制单元，适于：响应于所述时钟使能信号和内部刷新命令而产生自刷新模式信号，同时在所述自刷新防止模式下将所述自刷新模式信号保持在禁用状态。
技术方案11.如技术方案10所述的易失性存储器，还包括：
命令接收单元，适于接收命令；
地址接收单元，适于接收地址；以及
命令解码单元，适于通过对所述命令解码来产生内部模式寄存器设置命令和所述内部刷新命令，
其中，所述模式设置单元基于所述内部模式寄存器设置命令和所述地址来设置所述自刷新防止模式。
技术方案12.一种易失性存储器，包括：
时钟使能接收单元，适于接收时钟使能信号；
命令接收单元，适于接收命令；
地址接收单元，适于接收地址；
命令解码单元，适于通过对所述命令解码来产生内部模式寄存器设置命令和内部刷新命令；
模式设置单元，适于基于所述内部模式寄存器设置命令和所述地址来产生进入信号；以及
自刷新控制单元，适于响应于所述时钟使能信号和所述内部刷新命令而产生自刷新模式信号，同时当所述进入信号被使能时将所述自刷新模式信号使能。
技术方案13.如技术方案12所述的易失性存储器，其中，所述模式设置单元基于所述内部模式寄存器设置命令和所述地址来产生退出信号，以及
其中，当所述退出信号被使能时，所述自刷新控制单元禁用所述自刷新模式信号。
技术方案14.一种操作存储模块的方法，所述存储模块包括非易失性存储器和多个存储排，所述多个存储排中的每个包括一个或多个易失性存储器，所述方法包括：
检测主机的电源故障；
将所述存储模块的电源从主机电源切换至应急电源；
顺序地将所述存储排的数据备份至所述非易失性存储器中；以及
将所述存储排之中的除了在顺序地备份下正在备份数据的存储排之外的存储排控制在自刷新模式下。
技术方案15.如技术方案14所述的方法，还包括：
当所述主机电源被恢复时，将所述非易失性存储器中备份的所述数据重新储存回所述存储排中。
技术方案16.一种操作存储模块的方法，所述存储模块包括非易失性存储器和多个存储排，所述多个存储排中的每个包括一个或多个易失性存储器，所述方法包括：
检测主机的电源故障；
将所述存储模块的电源从主机电源切换至应急电源；
顺序地将所述存储排的数据备份至所述非易失性存储器；以及
在所述存储排的数据备份之后，控制相应的存储排进入最大功率节约模式。
技术方案17.如技术方案16所述的方法，其中，所述存储排在所述最大功率节约模式下比在自刷新模式下消耗更少的功率。
技术方案18.如技术方案16所述的方法，其中，控制存储排进入所述最大功率节约模式包括：
将所述存储排与所述应急电源切断。
技术方案19.如技术方案16所述的方法，还包括：
在所述备份之前将所述存储排控制在自刷新模式下。

Claims (10)

1.一种存储模块，包括：
应急电源供应器；
多个存储排，每个包括一个或多个易失性存储器；
非易失性存储器；以及
控制器，适于通过在电源故障期间使用所述应急电源供应器来将所述存储排的数据备份至所述非易失性存储器中，
其中，所述存储排被顺序备份，且在所述存储排之中一个存储排被备份的同时，其他存储排被控制在自刷新模式下。
2.如权利要求1所述的存储模块，其中，所述存储排之中的两个或更多个存储排共享时钟使能信号，且共享所述时钟使能信号的所述两个或更多个存储排被控制成独自地进入自刷新模式。
3.如权利要求1所述的存储模块，其中，所述电源故障是所述存储模块的主机的电源故障。
4.如权利要求3所述的存储模块，还包括：
电源故障检测器，适于检测所述主机的所述电源故障。
5.如权利要求1所述的存储模块，其中，所述应急电源供应器包括至少一个电容器。
6.一种存储模块，包括：
应急电源供应器；
多个存储排，每个包括一个或多个易失性存储器；
非易失性存储器；以及
控制器，适于在电源故障期间通过使用所述应急电源供应器来将所述存储排的数据备份至所述非易失性存储器中，
其中，所述存储排被顺序地备份，且被控制成进入最大功率节约模式。
7.一种易失性存储器，包括：
时钟使能接收单元，适于接收时钟使能信号；
模式设置单元，适于设置用于防止所述易失性存储器进入自刷新模式的自刷新防止模式；以及
自刷新控制单元，适于：响应于所述时钟使能信号和内部刷新命令而产生自刷新模式信号，同时在所述自刷新防止模式下将所述自刷新模式信号保持在禁用状态。
8.一种易失性存储器，包括：
时钟使能接收单元，适于接收时钟使能信号；
命令接收单元，适于接收命令；
地址接收单元，适于接收地址；
命令解码单元，适于通过对所述命令解码来产生内部模式寄存器设置命令和内部刷新命令；
模式设置单元，适于基于所述内部模式寄存器设置命令和所述地址来产生进入信号；以及
自刷新控制单元，适于响应于所述时钟使能信号和所述内部刷新命令而产生自刷新模式信号，同时当所述进入信号被使能时将所述自刷新模式信号使能。
9.一种操作存储模块的方法，所述存储模块包括非易失性存储器和多个存储排，所述多个存储排中的每个包括一个或多个易失性存储器，所述方法包括：
检测主机的电源故障；
将所述存储模块的电源从主机电源切换至应急电源；
顺序地将所述存储排的数据备份至所述非易失性存储器中；以及
将所述存储排之中的除了在顺序地备份下正在备份数据的存储排之外的存储排控制在自刷新模式下。
10.一种操作存储模块的方法，所述存储模块包括非易失性存储器和多个存储排，所述多个存储排中的每个包括一个或多个易失性存储器，所述方法包括：
检测主机的电源故障；
将所述存储模块的电源从主机电源切换至应急电源；
顺序地将所述存储排的数据备份至所述非易失性存储器；以及
在所述存储排的数据备份之后，控制相应的存储排进入最大功率节约模式。
CN201510035799.2A 2014-04-07 2015-01-23 易失性存储器、存储模块及其操作方法 Active CN104978993B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0041192 2014-04-07
KR1020140041192A KR102174818B1 (ko) 2014-04-07 2014-04-07 휘발성 메모리, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법

Publications (2)

Publication Number Publication Date
CN104978993A true CN104978993A (zh) 2015-10-14
CN104978993B CN104978993B (zh) 2020-06-09

Family

ID=54210326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510035799.2A Active CN104978993B (zh) 2014-04-07 2015-01-23 易失性存储器、存储模块及其操作方法

Country Status (4)

Country Link
US (3) US20150287461A1 (zh)
KR (1) KR102174818B1 (zh)
CN (1) CN104978993B (zh)
TW (1) TWI648745B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106816180A (zh) * 2015-11-27 2017-06-09 爱思开海力士有限公司 存储器件及其操作方法
WO2017113247A1 (zh) * 2015-12-30 2017-07-06 华为技术有限公司 降低内存功耗的方法及计算机设备
CN107239368A (zh) * 2016-03-28 2017-10-10 爱思开海力士有限公司 非易失性存储器模块及其操作方法
CN107239366A (zh) * 2016-03-28 2017-10-10 爱思开海力士有限公司 非易失性双列直插式存储器系统的掉电中断
CN109313425A (zh) * 2017-03-21 2019-02-05 三菱电机株式会社 可编程逻辑控制器、存储器模块及程序
CN111886584A (zh) * 2018-02-08 2020-11-03 美光科技公司 从易失性到非易失性存储器的备份操作

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102174818B1 (ko) * 2014-04-07 2020-11-06 에스케이하이닉스 주식회사 휘발성 메모리, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법
JP6180450B2 (ja) * 2015-02-02 2017-08-16 キヤノン株式会社 制御装置、制御装置の制御方法及びプログラム
US10031677B1 (en) * 2015-10-14 2018-07-24 Rambus Inc. High-throughput low-latency hybrid memory module
KR102407437B1 (ko) * 2015-12-30 2022-06-10 삼성전자주식회사 불휘발성 메모리 모듈을 포함하는 메모리 시스템 및 전자 장치
US9891864B2 (en) 2016-01-19 2018-02-13 Micron Technology, Inc. Non-volatile memory module architecture to support memory error correction
CN107015759A (zh) * 2016-01-28 2017-08-04 胡敏 一种新型服务器存储缓存加速方法
US9847105B2 (en) * 2016-02-01 2017-12-19 Samsung Electric Co., Ltd. Memory package, memory module including the same, and operation method of memory package
KR20210013387A (ko) 2019-07-24 2021-02-04 삼성전자주식회사 메모리 시스템
US11487339B2 (en) 2019-08-29 2022-11-01 Micron Technology, Inc. Operating mode register
TWI759703B (zh) * 2020-03-20 2022-04-01 群聯電子股份有限公司 電路布局結構與記憶體儲存裝置
US11561739B1 (en) * 2020-06-01 2023-01-24 Smart Modular Technologies, Inc. Catastrophic event memory backup system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355536A (zh) * 2000-11-30 2002-06-26 富士通株式会社 具有多个低功耗模式的半导体存储器件
US20060002220A1 (en) * 2004-07-02 2006-01-05 Seagate Technology Llc Assessing energy requirements for a refreshed device
US20070195613A1 (en) * 2006-02-09 2007-08-23 Rajan Suresh N Memory module with memory stack and interface with enhanced capabilities
US20100202239A1 (en) * 2009-02-11 2010-08-12 Stec, Inc. Staged-backup flash backed dram module
US20130138898A1 (en) * 2011-11-28 2013-05-30 Elpida Memory, Inc. Memory module including plural memory devices and command address register buffer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6771553B2 (en) * 2001-10-18 2004-08-03 Micron Technology, Inc. Low power auto-refresh circuit and method for dynamic random access memories
US8694812B2 (en) * 2010-03-29 2014-04-08 Dot Hill Systems Corporation Memory calibration method and apparatus for power reduction during flash operation
KR102174818B1 (ko) * 2014-04-07 2020-11-06 에스케이하이닉스 주식회사 휘발성 메모리, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355536A (zh) * 2000-11-30 2002-06-26 富士通株式会社 具有多个低功耗模式的半导体存储器件
US20060002220A1 (en) * 2004-07-02 2006-01-05 Seagate Technology Llc Assessing energy requirements for a refreshed device
US20070195613A1 (en) * 2006-02-09 2007-08-23 Rajan Suresh N Memory module with memory stack and interface with enhanced capabilities
US20100202239A1 (en) * 2009-02-11 2010-08-12 Stec, Inc. Staged-backup flash backed dram module
US20130138898A1 (en) * 2011-11-28 2013-05-30 Elpida Memory, Inc. Memory module including plural memory devices and command address register buffer

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106816180B (zh) * 2015-11-27 2020-11-10 爱思开海力士有限公司 存储器件及其操作方法
CN106816180A (zh) * 2015-11-27 2017-06-09 爱思开海力士有限公司 存储器件及其操作方法
US10496303B2 (en) 2015-12-30 2019-12-03 Huawei Technologies Co., Ltd. Method for reducing power consumption memory, and computer device
WO2017113247A1 (zh) * 2015-12-30 2017-07-06 华为技术有限公司 降低内存功耗的方法及计算机设备
CN107407953A (zh) * 2015-12-30 2017-11-28 华为技术有限公司 降低内存功耗的方法及计算机设备
CN107407953B (zh) * 2015-12-30 2020-08-07 华为技术有限公司 降低内存功耗的方法及计算机设备
CN107239366A (zh) * 2016-03-28 2017-10-10 爱思开海力士有限公司 非易失性双列直插式存储器系统的掉电中断
CN107239366B (zh) * 2016-03-28 2020-09-08 爱思开海力士有限公司 非易失性双列直插式存储器系统的掉电中断
CN107239368A (zh) * 2016-03-28 2017-10-10 爱思开海力士有限公司 非易失性存储器模块及其操作方法
CN107239368B (zh) * 2016-03-28 2020-11-24 爱思开海力士有限公司 非易失性存储器模块及其操作方法
CN109313425A (zh) * 2017-03-21 2019-02-05 三菱电机株式会社 可编程逻辑控制器、存储器模块及程序
CN109313425B (zh) * 2017-03-21 2020-11-03 三菱电机株式会社 可编程逻辑控制器
CN111886584A (zh) * 2018-02-08 2020-11-03 美光科技公司 从易失性到非易失性存储器的备份操作

Also Published As

Publication number Publication date
US20160300611A1 (en) 2016-10-13
US20150287461A1 (en) 2015-10-08
CN104978993B (zh) 2020-06-09
KR20150116522A (ko) 2015-10-16
US9818482B2 (en) 2017-11-14
TW201539475A (zh) 2015-10-16
KR102174818B1 (ko) 2020-11-06
US10127982B2 (en) 2018-11-13
TWI648745B (zh) 2019-01-21
US20180033485A1 (en) 2018-02-01

Similar Documents

Publication Publication Date Title
CN104978993A (zh) 易失性存储器、存储模块及其操作方法
US10665273B2 (en) Semiconductor memory devices, memory systems and refresh methods of the same
US20170140810A1 (en) Memory device and memory system including the same for controlling collision between access operation and refresh operation
CN106055493B (zh) 存储系统、存储模块及其操作方法
US8351237B2 (en) Ferroelectric random access memory and memory system
US8576652B2 (en) Semiconductor memory device, memory system including memory controller, and refresh control method for a semiconductor memory device
US20150302913A1 (en) Volatile memory device, memory module including the same, and method of operating memory module
US9298558B2 (en) Memory and memory module including the same
KR20160056056A (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US20130100755A1 (en) Semiconductor memory device implementing comprehensive partial array self refresh scheme
US9837137B2 (en) Semiconductor device
TW201619832A (zh) 半導體裝置及包含該半導體裝置的記憶體系統
US9741422B1 (en) Device for controlling a refresh operation to a plurality of banks in a semiconductor device
US8638621B2 (en) Semiconductor memory device having a hierarchical bit line scheme
US9431087B2 (en) Multi-channel self refresh device
US20220374168A1 (en) Memory with memory-initiated command insertion, and associated systems, devices, and methods
US20220157367A1 (en) Apparatuses, systems, and methods for system on chip replacement mode
US20200066324A1 (en) Apparatus for supplying power supply voltage to semiconductor chip including volatile memory cell
US20230221871A1 (en) Memory device and operating method thereof
CN113126738A (zh) 消耗功率管理方法及存储模组
CN117457044A (zh) 半导体存储器装置和包括半导体存储器装置的存储器系统
CN117457047A (zh) 半导体存储器装置和包括半导体存储器装置的存储器系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant