KR102468864B1 - 반도체 장치, 메모리 시스템 및 그 리페어 방법 - Google Patents

반도체 장치, 메모리 시스템 및 그 리페어 방법 Download PDF

Info

Publication number
KR102468864B1
KR102468864B1 KR1020160084684A KR20160084684A KR102468864B1 KR 102468864 B1 KR102468864 B1 KR 102468864B1 KR 1020160084684 A KR1020160084684 A KR 1020160084684A KR 20160084684 A KR20160084684 A KR 20160084684A KR 102468864 B1 KR102468864 B1 KR 102468864B1
Authority
KR
South Korea
Prior art keywords
address
copy
memory
memory device
repair
Prior art date
Application number
KR1020160084684A
Other languages
English (en)
Other versions
KR20180004936A (ko
Inventor
김대석
구영준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160084684A priority Critical patent/KR102468864B1/ko
Priority to US15/416,405 priority patent/US10198201B2/en
Publication of KR20180004936A publication Critical patent/KR20180004936A/ko
Application granted granted Critical
Publication of KR102468864B1 publication Critical patent/KR102468864B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 기술은 패일 어드레스를 저장하기 위한 퓨즈 셀 어레이; 상기 패일 어드레스를 포함하는 테스트 정보에 따라 복사 어드레스를 생성하도록 구성된 어드레스 생성 회로; 상기 테스트 정보에 따라 복사 개시 신호를 활성화시키고, 복사 완료 신호에 따라 상기 퓨즈 셀 어레이에 상기 패일 어드레스를 저장하는 리페어 동작을 제어하도록 구성된 제어 회로; 및 상기 복사 개시 신호에 따라 데이터 복사 동작을 위한 어드레스 및 복수의 명령들을 생성하고, 상기 데이터 복사 동작이 완료되면 상기 복사 완료 신호를 활성화시키도록 구성된 커맨드 생성 회로를 포함할 수 있다.

Description

반도체 장치, 메모리 시스템 및 그 리페어 방법{SEMICONDUCTOR APPARATUS, MEMORY SYSTEM AND REPAIR METHOD OF THE SANE}
본 발명은 반도체 회로에 관한 것으로서, 특히 반도체 장치, 메모리 시스템 및 그 리페어 방법에 관한 것이다.
반도체 장치는 다수의 메모리 셀을 포함하며, 다수의 메모리 셀에 대한 테스틀 통해 오류가 발생한 메모리 셀(이하, 패일 셀)을 검출하여 여분의 메모리 셀(이하, 리던던트 셀)로 대체하는 리페어 동작을 수행할 수 있다.
종래의 기술에 따른 리페어 동작은 패일 비트(Fail bit)만이 아닌 패일 비트를 포함하는 로우 또는 컬럼 전체를 리던던트 로우 또는 리던던트 컬럼으로 대체하는 동작이 될 수 있다.
따라서 패일 비트를 제외한 오류가 발생하지 않은 데이터 즉, 정상적으로 보존되어야 하는 데이터까지 새로운 데이터로 대체되는 문제가 발생하게 된다.
본 발명의 실시예는 리페어 동작에서의 불필요한 데이터 손실을 방지할 수 있는 반도체 장치, 메모리 시스템 및 그 리페어 방법을 제공한다.
본 발명의 실시예는 패일 어드레스를 저장하기 위한 퓨즈 셀 어레이; 상기 패일 어드레스를 포함하는 테스트 정보에 따라 복사 어드레스를 생성하도록 구성된 어드레스 생성 회로; 상기 테스트 정보에 따라 복사 개시 신호를 활성화시키고, 복사 완료 신호에 따라 상기 퓨즈 셀 어레이에 상기 패일 어드레스를 저장하는 리페어 동작을 제어하도록 구성된 제어 회로; 및 상기 복사 개시 신호에 따라 데이터 복사 동작을 위한 어드레스 및 복수의 명령들을 생성하고, 상기 데이터 복사 동작이 완료되면 상기 복사 완료 신호를 활성화시키도록 구성된 커맨드 생성 회로를 포함할 수 있다.
본 발명의 실시예는 리페어 동작 구간에 진입하면, 패일 어드레스에 따른 워드 라인과 연결된 노멀 메모리 셀들의 데이터를 상기 패일 어드레스에 대응되는 리던던트 메모리 셀들에 복사하는 데이터 복사 동작을 수행한 후, 상기 패일 어드레스를 퓨즈 셀 어레이에 기록하는 리페어 동작을 수행하도록 구성되는 메모리 장치; 및 상기 메모리 장치를 제어하도록 구성된 메모리 컨트롤러를 포함할 수 있다.
본 발명의 실시예는 테스트 결과에 따른 패일 어드레스를 제공받는 단계; 상기 패일 어드레스에 대응되는 워드 라인과 연결된 모든 노멀 메모리 셀들의 데이터를 상기 워드 라인에 대응되는 리던던트 워드 라인과 연결된 리던던트 메모리 셀들에 복사하는 데이터 복사 동작을 수행하는 단계; 및 상기 데이터 복사 동작이 완료되면 상기 패일 어드레스를 퓨즈 셀 어레이에 기록하는 리페어 동작을 수행하는 단계를 포함할 수 있다.
본 기술은 리페어 동작에서의 불필요한 데이터 손실을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템메모리 시스템(100)의 구성을 나타낸 도면,
도 2는 본 발명의 실시예에 따른 메모리 장치(101)의 테스트 정보(TEST_INF) 제공방법을 설명하기 위한 도면,
도 3은 본 발명의 실시예에 따른 메모리 장치(101)의 구성을 나타낸 도면,
도 4는 본 발명의 실시예에 따른 리페어 동작 시 데이터 처리방법을 설명하기 위한 타이밍도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 메모리 시스템(100)은 메모리 장치(101) 및 메모리 컨트롤러(102)를 포함할 수 있다.
메모리 컨트롤러(102)는 채널을 통해 메모리 장치(101)에 커맨드(CMD)/어드레스(ADD)/데이터(DATA)를 제공하거나, 메모리 장치(101)로부터 데이터를 입력 받을 수 있다.
메모리 컨트롤러(102)는 리페어 시작 신호(REPAIR_START)에 따라 메모리 장치(101)가 리페어 동작 중임을 인지할 수 있다.
메모리 컨트롤러(102)는 리페어 시작 신호(REPAIR_START)에 따라 메모리 장치(101)가 리페어 동작 중임을 인지하고 메모리 장치(101)로의 노멀 동작 명령 제공을 중지할 수 있다.
메모리 컨트롤러(102)는 리페어 종료 신호(REPAIR_FINISH)에 따라 메모리 장치(101)의 리페어 동작이 종료되었음을 인지할 수 있다.
메모리 컨트롤러(102)는 리페어 종료 신호(REPAIR_FINISH)에 따라 메모리 장치(101)의 리페어 동작이 종료되었음을 인지하고 메모리 장치(101)로의 노멀 동작 명령 제공을 개시할 수 있다.
메모리 컨트롤러(102)는 메모리 장치(101)에 대한 테스트를 진행하고 그에 따른 테스트 정보를 메모리 장치(101)에 제공할 수 있다.
메모리 컨트롤러(102)는 메모리 장치(101)에서 제공된 리던던트 메모리 셀들의 어드레스 정보를 이용하여 그에 해당하는 데이터를 메모리 장치(101)에 요청할 수 있다.
한편, 메모리 컨트롤러(102)는 리페어 종료 신호(REPAIR_FINISH)와 무관하게 새로운 형태의 명령 예를 들어, 특정 어드레스가 지정되지 않은 복사 데이터 리드 명령을 메모리 장치(101)에 제공할 수 있다.
메모리 장치(101)는 리페어 동작 구간에 진입하면, 실제 리페어 동작 수행에 앞서, 데이터 복사 동작 즉, 패일 어드레스에 따른 워드 라인과 연결된 모든 메모리 셀의 데이터를 상기 패일 어드레스에 대응되는 리던던트 메모리 셀에 복사한 후, 리페어 동작을 수행하도록 구성될 수 있다.
이때 리페어 동작은 패일 어드레스를 도 4를 참조하여 설명할 퓨즈 셀 어레이에 기록하는 동작을 포함할 수 있다.
메모리 장치(101)는 리페어 시작 신호(REPAIR_START)를 생성하여 자신의 리페어 동작이 수행됨을 메모리 컨트롤러(102)에 알릴 수 있다.
메모리 장치(101)는 리페어 동작이 종료되면 리페어 종료 신호(REPAIR_FINISH)를 생성하여 자신의 리페어 동작이 종료되었음을 메모리 컨트롤러(102)에 알릴 수 있다.
메모리 장치(101)는 리페어 종료 신호(REPAIR_FINISH)와 함께 데이터 복사 동작에 따라 리던던트 메모리 셀에 복사된 데이터의 위치를 나타내는 정보 즉, 리던던트 메모리 셀들의 어드레스 정보를 메모리 컨트롤러(102)에 제공할 수 있다.
메모리 장치(101)는 데이터 복사 동작을 통해 저장된 데이터의 어드레스 정보를 알고 있으므로 메모리 컨트롤러(102)에서 출력된 복사 데이터 리드 명령에 따라 해당 데이터를 메모리 컨트롤러(102)에 제공할 수 있다.
도 2에 도시된 바와 같이, 메모리 장치(101)는 내부의 셀프 테스트 회로(110)(BIST: Built-In Self Test)를 통해 자신의 메모리 셀들에 대한 테스트가 수행될 수 있고, 테스트 결과에 따른 테스트 정보(TEST_INF)를 제공받을 수 있다.
테스트 정보(TEST_INF)는 패일 어드레스를 포함할 수 있다.
메모리 장치(101)는 테스트 정보(TEST_INF)를 메모리 컨트롤러(102)로부터 제공받을 수도 있다.
도 3에 도시된 바와 같이, 메모리 장치(101)는 패일 어드레스 저장 회로(300), 어드레스 생성 회로(400), 제어 회로(500), 커맨드 생성 회로(600), 메모리 셀 어레이(700) 및 퓨즈 셀 어레이(800)를 포함할 수 있다.
메모리 셀 어레이(700)는 복수의 노멀 메모리 셀(710), 복수의 노멀 메모리 셀(710)과 연결된 복수의 워드 라인(WL), 복수의 리던던트 메모리 셀(720), 복수의 리던던트 메모리 셀(720)과 연결된 복수의 리던던트 워드 라인(RWL), 그리고 복수의 컬럼 라인(CL)을 포함할 수 있다.
메모리 셀 어레이(700)는 복수의 명령들(RD, ACT, WT, PRE)에 따라 어드레스(ADD)에 대응되는 노멀 메모리 셀(710) 또는 리던던트 메모리 셀(720)에 대한 리드 동작, 액티브 동작, 라이트 동작 또는 프리차지 동작을 수행할 수 있다.
복수의 명령들(RD, ACT, WT, PRE) 중에서 RD는 리드 명령, ACT는 로우 액티브 명령, WT는 라이트 명령, 그리고 PRE는 프리차지 명령일 수 있다.
패일 어드레스 저장 회로(300)는 도 3을 참조하여 설명한 바와 같이, 메모리 컨트롤러(102) 또는 셀프 테스트 회로(110)에서 제공된 테스트 정보(TEST_INF)에 포함된 패일 어드레스(F_ADD)를 저장 및 출력할 수 있다.
어드레스 생성 회로(400)는 패일 어드레스(F_ADD)에 따라 복사 해야 할 데이터가 기록된 노멀 메모리 셀(710)들을 지정하는 복사 어드레스(COPY_ADD)를 생성할 수 있다.
복사 어드레스(COPY_ADD)는 패일 어드레스(F_ADD)에 포함된 로우 어드레스 및 로우 어드레스에 대응되는 모든 컬럼 어드레스를 포함할 수 있다.
퓨즈 셀 어레이(800)는 전자 퓨즈(E-Fuse)들을 포함할 수 있다.
퓨즈 셀 어레이(800)는 리페어 동작 과정에서 전자 퓨즈(E-Fuse)를 럽쳐(Rupture)함으로써 패일 어드레스(F_ADD)를 기록할 수 있다.
제어 회로(500)는 테스트 정보(TEST_INF)에 따라 복사 개시 신호(COPY_START)를 활성화시킬 수 있다.
제어 회로(500)는 복사 완료 신호(COPY_DONE)에 따라 복사 개시 신호(COPY_START)를 비 활성화시키고, 리페어 시작 신호(REPAIR_START)를 활성화시킬 수 있다.
제어 회로(500)는 리페어 시작 신호(REPAIR_START)를 활성화시킨 이후, 정해진 시간 동안 적어도 하나 이상의 제어 신호(CTRL)를 이용하여 퓨즈 셀 어레이(800)를 제어함으로써 리페어 동작 즉, 패일 어드레스(F_ADD) 기록이 이루어지도록 할 수 있다.
제어 회로(500)는 리페어 동작이 완료되면 리페어 시작 신호(REPAIR_START)를 비 활성화시키고, 리페어 종료 신호(REPAIR_FINISH)를 활성화시킬 수 있다.
커맨드 생성 회로(600)는 복사 개시 신호(COPY_START)에 따라 데이터 복사 동작 즉, 복사 어드레스(COPY_ADD)에 대응되는 노멀 메모리 셀(710)들의 데이터를 그에 대응되는 리던던트 메모리 셀(720)들에 복사하는 동작을 수행하기 위한 어드레스(ADD) 및 복수의 명령들(RD, ACT, WT, PRE)을 생성할 수 있다.
상술한 바와 같이, 복사 어드레스(COPY_ADD)는 패일 어드레스(F_ADD)에 포함된 로우 어드레스 및 로우 어드레스에 대응되는 모든 컬럼 어드레스를 포함할 수 있다.
따라서 커맨드 생성 회로(600)는 로우 어드레스 및 그에 대응되는 모든 컬럼 어드레스 각각을 어드레스(ADD)로서 순차적으로 출력할 수 있다.
커맨드 생성 회로(600)는 각 어드레스(ADD) 출력 시마다 각 어드레스(ADD)에 따른 노멀 메모리 셀(710)의 데이터가 외부 출력 없이 해당 리던던트 메모리 셀(720)에 기록되도록 복수의 명령들(RD, ACT, WT, PRE)을 정해진 순서에 따라 생성할 수 있다.
커맨드 생성 회로(600)는 복사 어드레스(COPY_ADD)에 대한 데이터 복사 동작이 완료되면 복사 완료 신호(COPY_DONE)를 활성화시킬 수 있다.
이하, 본 발명의 실시예에 따른 리페어 방법을 도 1 내지 도 4를 참조하여 설명하기로 한다.
먼저, 본 발명의 실시예에 따른 메모리 시스템(100)은 그 동작 과정 중에서 정해진 시간 예를 들어, 시스템 초기화 과정에서 테스트가 진행되고 그에 따른 테스트 정보(TEST_INF)가 생성될 수 있다.
즉, 도 1의 메모리 컨트롤러(102) 또는 도 2의 셀프 테스트 회로(110)에서 테스트 정보(TEST_INF)가 생성될 수 있다.
테스트 정보(TEST_INF)에 포함된 패일 어드레스(F_ADD)에 따라 복사 어드레스(COPY_ADD)가 생성된다.
제어 회로(500)가 테스트 정보(TEST_INF)에 따라 복사 개시 신호(COPY_START)가 활성화시킨다.
복사 개시 신호(COPY_START)가 활성화됨에 따라 커맨드 생성 회로(600)가 어드레스(ADD) 및 복수의 명령들(RD, ACT, WT, PRE)을 정해진 순서에 따라 생성한다.
먼저, 커맨드 생성 회로(600)는 패일이 발생된 로우 어드레스 Xi에 대한 액티브 명령 ACT를 생성한다.
메모리 셀 어레이(700)는 로우 어드레스 Xi에 해당하는 워드 라인(WL)을 액티브 시킨다.
커맨드 생성 회로(600)는 액티브된 워드 라인(WL)의 첫 번째 컬럼에 대응되는 노멀 메모리 셀(710)의 데이터가 출력되도록 컬럼 어드레스 Y0와 함께 리드 명령 RD과 프리차지 명령 PRE을 순차적으로 생성한다.
메모리 셀 어레이(700)는 리드 명령 RD에 따라 로우 어드레스 Xi 및 컬럼 어드레스 Y0에 해당하는 노멀 메모리 셀(710)의 데이터가 출력되도록 하고, 프리차지 명령 PRE에 따라 프리차지 동작을 수행한다.
이어서 커맨드 생성 회로(600)는 리드 명령 RD에 따라 출력된 데이터를 복사해 놓기 위한 리던던트 메모리 셀(720)에 해당하는 로우 어드레스 RED Xi에 대한 액티브 명령 ACT를 생성한다.
메모리 셀 어레이(700)는 로우 어드레스 RED Xi에 해당하는 리던던트 워드 라인(RWL)을 액티브 시킨다.
커맨드 생성 회로(600)는 리드 명령 RD에 따라 출력된 데이터가 액티브된 리던던트 워드 라인(RWL)의 첫 번째 컬럼에 대응되는 리던던트 메모리 셀(720)에 기록되도록 컬럼 어드레스 RED Y0와 함께 라이트 명령 WT과 프리차지 명령 PRE을 순차적으로 생성한다.
메모리 셀 어레이(700)는 리드 명령 RD에 따라 출력된 데이터를 라이트 명령 WT에 따라 로우 어드레스 RED Xi 및 컬럼 어드레스 RED Y0에 해당하는 리던던트 메모리 셀(720)에 기록한 후, 프리차지 명령 PRE에 따라 프리차지 동작을 수행한다.
상술한 동작을 반복하여, 로우 어드레스 Xi에 해당하는 워드 라인(WL)의 마지막 컬럼(컬럼 어드레스 Yn)에 대응되는 노멀 메모리 셀(710)의 데이터를 로우 어드레스 RED Xi에 해당하는 리던던트 워드 라인(RWL)의 마지막 컬럼(컬럼 어드레스 RED Yn)에 대응되는 리던던트 메모리 셀(720)에 기록함으로써 데이터 복사 동작이 완료될 수 있다.
커맨드 생성 회로(600)는 데이터 복사 동작이 완료됨에 따라 복사 완료 신호(COPY_DONE)를 활성화시킨다.
제어 회로(500)는 복사 완료 신호(COPY_DONE)에 따라 복사 개시 신호(COPY_START)를 비 활성화시키고, 리페어 시작 신호(REPAIR_START)를 활성화시킬 수 있다.
제어 회로(500)는 리페어 시작 신호(REPAIR_START)를 활성화시킨 이후, 정해진 시간 동안 제어 라인(900)을 통해 퓨즈 셀 어레이(800)를 제어하여 리페어 동작 즉, 패일 어드레스(F_ADD) 기록이 이루어지도록 할 수 있다.
제어 회로(500)는 리페어 동작이 완료되면 리페어 시작 신호(REPAIR_START)를 비 활성화시키고, 리페어 종료 신호(REPAIR_FINISH)를 활성화시킬 수 있다.
한편, 도 2의 메모리 컨트롤러(102)는 리페어 시작 신호(REPAIR_START)에 따라 메모리 장치(101)가 리페어 동작 중임을 인지하고 메모리 장치(101)로의 노멀 동작 명령을 제공하지 않고 대기할 수 있다.
메모리 컨트롤러(102)는 리페어 종료 신호(REPAIR_FINISH)에 따라 메모리 장치(101)의 리페어 동작이 종료되었음을 인지할 수 있다.
따라서 메모리 컨트롤러(102)는 메모리 장치(101)에서 제공된 리던던트 메모리 셀들의 어드레스 정보를 이용하여 그에 해당하는 데이터를 메모리 장치(101)에 요청할 수 있다.
한편, 메모리 컨트롤러(102)는 메모리 장치(101)로부터 리던던트 메모리 셀들의 어드레스 정보를 제공받지 못하는 경우에도, 새로운 형태의 명령 예를 들어, 특정 어드레스가 지정되지 않은 복사 데이터 리드 명령을 메모리 장치(101)에 제공할 수 있다.
메모리 장치(101)는 데이터 복사 동작을 통해 저장된 데이터의 어드레스 정보를 알고 있으므로 복사 데이터 리드 명령에 따라 해당 데이터를 메모리 컨트롤러(102)에 제공할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (21)

  1. 패일 어드레스를 저장하기 위한 퓨즈 셀 어레이, 상기 패일 어드레스를 포함하는 테스트 정보에 따라 복사 어드레스를 생성하도록 구성된 어드레스 생성 회로, 상기 테스트 정보에 따라 복사 개시 신호를 활성화시키고 복사 완료 신호에 따라 상기 퓨즈 셀 어레이에 상기 패일 어드레스를 저장하는 리페어 동작을 제어하도록 구성된 제어 회로 및 상기 복사 개시 신호에 따라 데이터 복사 동작을 위한 어드레스 및 복수의 명령들을 생성하고, 상기 데이터 복사 동작이 완료되면 상기 복사 완료 신호를 활성화시키도록 구성된 커맨드 생성 회로를 포함하는 메모리 장치; 및
    상기 메모리 장치와 연결된 메모리 컨트롤러를 포함하며,
    상기 메모리 장치는 상기 패일 어드레스에 따른 워드 라인과 연결된 모든 노멀 메모리 셀들의 데이터를 상기 패일 어드레스에 대응되는 리던던트 메모리 셀들에 복사하는 상기 데이터 복사 동작을 수행한 후, 상기 리페어 동작을 수행하도록 구성되는 메모리 시스템.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 복사 어드레스는
    복사 해야 할 데이터가 기록된 노멀 메모리 셀들을 지정하기 위한 어드레스인 메모리 시스템.
  3. 삭제
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    정해진 테스트를 수행하여 상기 테스트 정보를 생성하기 위한 셀프 테스트 회로를 더 포함하는 메모리 시스템.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 테스트 정보에 포함된 패일 어드레스를 저장 및 출력하도록 구성된 패일 어드레스 저장 회로를 더 포함하는 메모리 시스템.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 복사 어드레스는
    상기 패일 어드레스에 포함된 로우 어드레스 및 상기 로우 어드레스에 대응되는 컬럼 어드레스들을 포함하는 메모리 시스템.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 제어 회로는
    상기 복사 완료 신호의 활성화에 따라 상기 메모리 컨트롤러에 제공되는 리페어 시작 신호를 활성화시키도록 구성되는 메모리 시스템.
  8. 리페어 동작 구간에 진입하면, 패일 어드레스에 따른 워드 라인과 연결된 노멀 메모리 셀들의 데이터를 상기 패일 어드레스에 대응되는 리던던트 메모리 셀들에 복사하는 데이터 복사 동작을 수행한 후, 상기 패일 어드레스를 퓨즈 셀 어레이에 기록하는 리페어 동작을 수행하도록 구성되는 메모리 장치; 및
    상기 메모리 장치를 제어하도록 구성된 메모리 컨트롤러를 포함하는 메모리 시스템.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 메모리 컨트롤러는
    상기 메모리 장치에 대한 테스트를 진행하고 그에 따라 검출된 상기 패일 어드레스를 상기 메모리 장치에 제공하도록 구성되는 메모리 시스템.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 메모리 장치는
    상기 리페어 동작의 시작을 정의하는 리페어 시작 신호 및 상기 리페어 동작의 종료를 정의하는 리페어 종료 신호를 상기 메모리 컨트롤러에 제공하도록 구성되는 메모리 시스템.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10 항에 있어서,
    상기 메모리 컨트롤러는 상기 리페어 시작 신호에 따라 상기 메모리 장치로의 노멀 동작 명령 제공을 중지하고, 상기 리페어 종료 신호에 따라 상기 메모리 장치로의 상기 노멀 동작 명령 제공을 개시하도록 구성되는 메모리 시스템.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 메모리 장치는
    상기 리던던트 메모리 셀들의 어드레스 정보를 상기 메모리 컨트롤러에 제공하도록 구성되는 메모리 시스템.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 메모리 컨트롤러는 어드레스를 지정하지 않은 복사 데이터 리드 명령을 메모리 장치에 제공하고,
    상기 메모리 장치는 상기 리던던트 메모리 셀들에 복사된 데이터를 상기 복사 데이터 리드 명령에 따라 상기 메모리 컨트롤러에 제공하도록 구성되는 메모리 시스템.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 메모리 장치는
    상기 패일 어드레스를 저장하기 위한 상기 퓨즈 셀 어레이,
    상기 패일 어드레스를 포함하는 테스트 정보에 따라 상기 노멀 메모리 셀들을 지정하기 위한 복사 어드레스를 생성하도록 구성된 어드레스 생성 회로,
    상기 테스트 정보에 따라 복사 개시 신호를 활성화시키고, 복사 완료 신호에 따라 상기 퓨즈 셀 어레이에 상기 패일 어드레스를 저장하는 리페어 동작을 제어하도록 구성된 제어 회로, 및
    상기 복사 개시 신호에 따라 상기 데이터 복사 동작을 위한 어드레스 및 복수의 명령들을 생성하고, 상기 데이터 복사 동작이 완료되면 상기 복사 완료 신호를 활성화시키도록 구성된 커맨드 생성 회로를 포함하는 메모리 시스템.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서,
    정해진 테스트를 수행하여 상기 상기 테스트 정보를 생성하기 위한 셀프 테스트 회로를 더 포함하는 메모리 시스템.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서,
    상기 테스트 정보에 포함된 상기 패일 어드레스를 저장 및 출력하도록 구성된 패일 어드레스 저장 회로를 더 포함하는 메모리 시스템.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서,
    상기 복사 어드레스는
    상기 패일 어드레스에 포함된 로우 어드레스 및 상기 로우 어드레스에 대응되는 컬럼 어드레스들을 포함하는 메모리 시스템.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서,
    상기 제어 회로는
    상기 복사 완료 신호의 활성화에 따라 리페어 시작 신호를 활성화시키도록 구성되는 메모리 시스템.
  19. 메모리 컨트롤러와 연결된 메모리 장치의 리페어 방법으로서,
    상기 메모리 장치가 테스트 결과에 따른 패일 어드레스를 상기 메모리 컨트롤러로부터 제공받는 단계;
    상기 메모리 장치가 상기 패일 어드레스에 대응되는 워드 라인과 연결된 모든 노멀 메모리 셀들의 데이터를 상기 워드 라인에 대응되는 리던던트 워드 라인과 연결된 리던던트 메모리 셀들에 복사하는 데이터 복사 동작을 수행하는 단계; 및
    상기 메모리 장치가 상기 데이터 복사 동작이 완료되면 상기 패일 어드레스를 퓨즈 셀 어레이에 기록하는 리페어 동작을 수행하는 단계를 포함하는 메모리 장치의 리페어 방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 19 항에 있어서,
    상기 리던던트 메모리 셀들의 어드레스 정보를 상기 메모리 컨트롤러에 제공하는 단계를 더 포함하는 메모리 장치의 리페어 방법.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제 19 항에 있어서,
    상기 메모리 컨트롤러가 어드레스를 지정하지 않은 복사 데이터 리드 명령을 메모리 장치에 제공하고,
    상기 메모리 장치는 상기 리던던트 메모리 셀들에 복사된 데이터를 상기 복사 데이터 리드 명령에 따라 상기 메모리 컨트롤러에 제공하는 단계를 더 포함하는 메모리 장치의 리페어 방법.
KR1020160084684A 2016-07-05 2016-07-05 반도체 장치, 메모리 시스템 및 그 리페어 방법 KR102468864B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160084684A KR102468864B1 (ko) 2016-07-05 2016-07-05 반도체 장치, 메모리 시스템 및 그 리페어 방법
US15/416,405 US10198201B2 (en) 2016-07-05 2017-01-26 Semiconductor apparatus, memory system and repair method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160084684A KR102468864B1 (ko) 2016-07-05 2016-07-05 반도체 장치, 메모리 시스템 및 그 리페어 방법

Publications (2)

Publication Number Publication Date
KR20180004936A KR20180004936A (ko) 2018-01-15
KR102468864B1 true KR102468864B1 (ko) 2022-11-18

Family

ID=60910775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160084684A KR102468864B1 (ko) 2016-07-05 2016-07-05 반도체 장치, 메모리 시스템 및 그 리페어 방법

Country Status (2)

Country Link
US (1) US10198201B2 (ko)
KR (1) KR102468864B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113168883B (zh) * 2021-03-24 2022-10-21 长江存储科技有限责任公司 具有使用冗余库的故障主库修复的存储器器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150261632A1 (en) * 2014-03-13 2015-09-17 Qualcomm Incorporated Systems and methods for reducing memory failures
WO2016022156A1 (en) * 2014-08-08 2016-02-11 Hewlett-Packard Development Company, L. P. Error counters on a memory device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0514664A3 (en) 1991-05-20 1993-05-26 International Business Machines Corporation Dynamic random access memory with a redundancy decoder
US6553510B1 (en) * 1999-09-02 2003-04-22 Micron Technology, Inc. Memory device including redundancy routine for correcting random errors
KR100380346B1 (ko) 2000-10-16 2003-04-11 삼성전자주식회사 리던던시 로직셀을 갖는 반도체 메모리 장치 및 리페어 방법
KR100399435B1 (ko) * 2001-02-27 2003-09-29 주식회사 하이닉스반도체 반도체 메모리 장치와 그의 리페어 해석 방법
JP2002358795A (ja) * 2001-05-31 2002-12-13 Hitachi Ltd 不揮発性半導体記憶装置および製造方法
KR100816053B1 (ko) * 2006-11-21 2008-03-21 엠텍비젼 주식회사 셀프 카피 기능을 가지는 메모리 장치, 메모리 시스템 및듀얼 포트 메모리 장치
JP5378574B1 (ja) * 2012-06-13 2013-12-25 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
KR20140065218A (ko) * 2012-11-21 2014-05-29 삼성전자주식회사 반도체 메모리 장치 및 그것의 포스트 패키지 리페어 방법
US9442675B2 (en) * 2013-05-08 2016-09-13 Qualcomm Incorporated Redirecting data from a defective data entry in memory to a redundant data entry prior to data access, and related systems and methods
KR102088343B1 (ko) * 2014-02-05 2020-03-12 삼성전자주식회사 반도체 메모리 장치
KR102204390B1 (ko) * 2014-09-12 2021-01-18 삼성전자주식회사 빠른 불량 셀 구제 동작의 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150261632A1 (en) * 2014-03-13 2015-09-17 Qualcomm Incorporated Systems and methods for reducing memory failures
WO2016022156A1 (en) * 2014-08-08 2016-02-11 Hewlett-Packard Development Company, L. P. Error counters on a memory device

Also Published As

Publication number Publication date
US10198201B2 (en) 2019-02-05
KR20180004936A (ko) 2018-01-15
US20180011645A1 (en) 2018-01-11

Similar Documents

Publication Publication Date Title
US20150098287A1 (en) Memory device and operation method of memory device and memory system
TWI677874B (zh) 記憶體裝置及其操作方法
RU2682387C1 (ru) Полупроводниковое запоминающее устройство
US9576629B2 (en) Memory device and memory system including the same, and operation method of memory device
KR102031147B1 (ko) 메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법
US8913451B2 (en) Memory device and test method thereof
KR20160046502A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
US9697885B1 (en) Semiconductor memory device and method for transferring weak cell information
KR20160014976A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
US8867288B2 (en) Memory device and test method thereof
KR20170007927A (ko) 반도체장치 및 반도체시스템
TW201445570A (zh) 半導體裝置
KR102156276B1 (ko) 메모리 장치 및 이의 동작 방법
KR102468864B1 (ko) 반도체 장치, 메모리 시스템 및 그 리페어 방법
US20200027496A1 (en) Semiconductor device
CN115966245A (zh) 用于自动软封装后修复的设备系统及方法
US9064605B2 (en) Semiconductor system and method for reparing the same
US9165686B2 (en) Test mediation device, system for testing memory device and method for testing memory device
US10636510B2 (en) Fuse rupture method and semiconductor device related to a rupture operation
CN113284544A (zh) 具有行修复机制的存储器装置及其操作方法
KR20160005988A (ko) 반도체 장치의 어레이 퓨즈 테스트 방법
KR20150130608A (ko) 메모리 장치
KR20230166984A (ko) 메모리 장치의 테스트 회로 및 그것의 동작하는 방법
KR20240069284A (ko) 타겟 리프레쉬 동작을 수행하는 메모리 장치 및 그의 동작 방법
KR102150477B1 (ko) 반도체 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant