JP5591621B2 - 半導体装置及びその制御方法 - Google Patents
半導体装置及びその制御方法 Download PDFInfo
- Publication number
- JP5591621B2 JP5591621B2 JP2010175451A JP2010175451A JP5591621B2 JP 5591621 B2 JP5591621 B2 JP 5591621B2 JP 2010175451 A JP2010175451 A JP 2010175451A JP 2010175451 A JP2010175451 A JP 2010175451A JP 5591621 B2 JP5591621 B2 JP 5591621B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- semiconductor device
- power supply
- supply line
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 94
- 238000000034 method Methods 0.000 title claims description 13
- 230000007704 transition Effects 0.000 claims description 14
- 230000000630 rising effect Effects 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- 101000711846 Homo sapiens Transcription factor SOX-9 Proteins 0.000 description 2
- 102100034204 Transcription factor SOX-9 Human genes 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000002789 length control Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/1778—Structural details for adapting physical parameters
- H03K19/17784—Structural details for adapting physical parameters for supply voltage
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
次に、本発明の第1の実施形態について、図3を用いてより詳細に説明する。図3は、図2における第3メモリセルアクセス制御部503と状態切り替え制御回路60の詳細を示す図である。
続いて、第2の実施形態について図面を参照して詳細に説明する。図8は第2の実施形態に係る半導体装置1aの全体の構成を示したブロック図である。
10 クロック発生回路
20 コマンド制御部
30 モードレジスタ
40 メモリセルアレイ
50 メモリセルアクセス部
60、61、61a 状態切り替え制御回路
70 遅延回路
501 第1メモリセルアクセス制御部
502 第2メモリセルアクセス制御部
503 第3メモリセルアクセス制御部
513、523 第3メモリセルアクセス制御回路
601 ラッチ回路
611、614 判定電圧生成部
612 コンパレータ
613 AND回路
5131 論理回路
INV1〜INV3、INV10、INV11 インバータ回路
NAND1 NAND回路
NT1 Nチャンネルトランジスタ
OR1 OR回路
P10〜P12、P20、P21 ノード
PT1 Pチャンネルトランジスタ
R1、R2、R3、R4 抵抗
Claims (10)
- 第1及び第2の電源線と、
第1のサブ電源線と、
前記第1の電源線と前記第1のサブ電源線との間に配置され、第1の信号に応じて制御される第1のスイッチ回路と、
前記第1のサブ電源線と前記第2の電源線との間に配置された第1の論理回路であって、
前記第1の論理回路は、それぞれ第2及び第3の信号を受け取る第1及び第2の入力ノードと、出力ノードとを備え、活性状態時は前記第2の信号の論理レベルに関連したアクティブ電圧を前記出力ノードに出力し、非活性状態時は前記第2の信号の前記論理レベルに関わらず前記第2の電源線の電圧に関連したスタンバイ電圧を前記出力ノードに出力する前記第1の論理回路と、
前記第1の信号と前記第1の信号から独立した信号である第4の信号とに応じて前記第3の信号を生成し、前記第3の信号を前記第1の論理回路の前記第2の入力ノードに供給することで、前記第1の論理回路を非活性状態から活性状態に遷移させる第1の制御回路と、
を備え、
前記第4の信号は、半導体装置に与えられる動作制御信号に基づいて生成されることを特徴とする半導体装置。 - 前記第1の制御回路は、前記第1の信号を前記第4の信号の立ち上がり又は立ち下がりのいずれか一方のタイミングで保持する保持回路を備える請求項1に記載の半導体装置。
- 前記第1の信号は、半導体装置の外部から与えられる制御信号と、半導体装置の内部ステータスを示す信号とを論理演算することにより生成される請求項1に記載の半導体装置。
- 前記第1のサブ電源線の電位と所定の基準電位とを比較し、比較結果に応じて前記第4の信号を生成し、前記第1の制御回路に前記第4の信号を供給する第2の制御回路を備える請求項1に記載の半導体装置。
- 前記第2の制御回路は、前記第1及び第2の電源線との間に接続された抵抗列から生成する電位と、前記第1のサブ電源線の電位と、の比較をするコンパレータを備え、
前記コンパレータの出力信号を前記第4の信号とする請求項4に記載の半導体装置。 - 前記第1の信号は、外部から入力され、半導体装置を低消費電力状態に遷移させる信号である請求項1から5いずれか一に記載の半導体装置。
- さらに、第2のサブ電源線と、
前記第2の電源線と前記第2のサブ電源線との間に配置され、前記第1の信号に応じて制御される第2のスイッチ回路と、
前記第2のサブ電源線と前記第1の電源線との間に配置され、前記第1の論理回路の出力を入力とする第2の論理回路と、
を備える請求項1から6いずれか一に記載の半導体装置。 - メイン電源線と、
サブ電源線と、
前記メイン電源線と前記サブ電源線との間に接続され、前記メイン電源線と前記サブ電源線との導通/非導通を制御する電源スイッチと、
前記サブ電源線から電力の供給を受けて動作する論理回路と、
前記電源スイッチの導通/非導通と前記論理回路の活性状態と非活性状態を第1の信号に基づいて制御する半導体装置の制御方法であって、
前記第1の信号の活性化に基づいて、前記電源スイッチを非導通の状態から導通の状態に切り換えた後、
前記第1の信号とは独立した制御信号と前記第1の信号との論理に基づいて前記論理回路を非活性状態から活性状態に切り換えることを特徴とする半導体装置の制御方法。 - 前記制御信号が、前記半導体装置の外部から与えられた前記半導体装置の動作制御信号である請求項8に記載の半導体装置の制御方法。
- 前記制御信号は、前記電源スイッチが非導通の状態から導通の状態に遷移した後、前記サブ電源線の電位が所定の電位に達したときに出力される信号である請求項8に記載の半導体装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010175451A JP5591621B2 (ja) | 2010-08-04 | 2010-08-04 | 半導体装置及びその制御方法 |
US13/137,287 US8547770B2 (en) | 2010-08-04 | 2011-08-03 | Semiconductor apparatus and its control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010175451A JP5591621B2 (ja) | 2010-08-04 | 2010-08-04 | 半導体装置及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012039240A JP2012039240A (ja) | 2012-02-23 |
JP5591621B2 true JP5591621B2 (ja) | 2014-09-17 |
Family
ID=45556092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010175451A Active JP5591621B2 (ja) | 2010-08-04 | 2010-08-04 | 半導体装置及びその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8547770B2 (ja) |
JP (1) | JP5591621B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012069198A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 不揮発性半導体記憶装置 |
US9507408B2 (en) * | 2012-09-27 | 2016-11-29 | Intel Corporation | Power gating for termination power supplies |
US10943626B1 (en) * | 2017-12-26 | 2021-03-09 | SK Hynix Inc. | Semiconductor memory device with power gating circuit for data input-output control block and data input/output block and semiconductor system including the same |
US11100962B2 (en) | 2017-12-26 | 2021-08-24 | SK Hynix Inc. | Semiconductor device with a power-down mode and a power gating circuit and semiconductor system including the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06237164A (ja) * | 1993-02-10 | 1994-08-23 | Hitachi Ltd | 電力低減機構を持つ半導体集積回路とそれを用いた電子装置 |
WO1999066640A1 (en) * | 1998-06-18 | 1999-12-23 | Hitachi, Ltd. | Semiconductor integrated circuit |
JP4071379B2 (ja) * | 1998-11-30 | 2008-04-02 | 株式会社ルネサステクノロジ | 半導体回路装置 |
JP2006059910A (ja) * | 2004-08-18 | 2006-03-02 | Fujitsu Ltd | 半導体装置 |
JP4950458B2 (ja) * | 2005-08-19 | 2012-06-13 | 株式会社東芝 | 半導体集積回路装置 |
JP2007267162A (ja) * | 2006-03-29 | 2007-10-11 | Nec Electronics Corp | 半導体集積回路 |
WO2008126207A1 (ja) * | 2007-03-27 | 2008-10-23 | Fujitsu Microelectronics Limited | 半導体集積回路の設計方法 |
US7848172B2 (en) * | 2008-11-24 | 2010-12-07 | Agere Systems Inc. | Memory circuit having reduced power consumption |
JP5193846B2 (ja) * | 2008-12-25 | 2013-05-08 | 株式会社東芝 | 同期化回路 |
-
2010
- 2010-08-04 JP JP2010175451A patent/JP5591621B2/ja active Active
-
2011
- 2011-08-03 US US13/137,287 patent/US8547770B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012039240A (ja) | 2012-02-23 |
US8547770B2 (en) | 2013-10-01 |
US20120033521A1 (en) | 2012-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5932133B2 (ja) | 書込マージンを改善されたメモリセル | |
US8476930B2 (en) | Level shifter with embedded logic and low minimum voltage | |
JP5282560B2 (ja) | 半導体装置及びシステム | |
KR102304087B1 (ko) | 다중 모드들을 갖는 에스램 워드라인 드라이버 공급 블록 | |
JP2017033623A (ja) | 電気的メモリ動作におけるダイナミック電力セービングのためのシステム及び方法 | |
US8111575B2 (en) | Semiconductor device | |
JP5209083B2 (ja) | 半導体装置 | |
KR101716965B1 (ko) | 비트 라인 컨트롤 기능을 갖는 메모리 | |
JP2012023730A (ja) | 二段電圧レベルシフト | |
JP5580751B2 (ja) | 半導体装置 | |
JP3754593B2 (ja) | データビットを記憶するメモリーセルを有する集積回路および集積回路において書き込みデータビットをメモリーセルに書き込む方法 | |
JP5591621B2 (ja) | 半導体装置及びその制御方法 | |
JP4267006B2 (ja) | 半導体記憶装置 | |
CN115413357A (zh) | 供电电压选择电路 | |
US20080098244A1 (en) | Power controller, a method of operating the power controller and a semiconductor memory system employing the same | |
TW202008362A (zh) | 電源供應控制電路 | |
KR100745072B1 (ko) | 내부전압 방전회로 | |
KR20180016148A (ko) | 전류 차단 회로, 이를 포함하는 반도체 장치 및 이의 동작 방법 | |
JP2003228982A5 (ja) | ||
US8649237B2 (en) | Power-up signal generation circuit | |
JP2006252718A (ja) | 半導体記憶装置 | |
US20140354339A1 (en) | Semiconductor devices | |
JP6144324B2 (ja) | 書込マージンを改善されたメモリセル | |
JP2014164777A (ja) | Sram | |
TWI648736B (zh) | 動態隨機存取記憶體 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130605 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140715 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140730 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5591621 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |